Neste trabalho são desenvolvidos o projeto e a fabricação de transistores de efeito de campo (Field Effect Transistor), FET do tipo metal-óxidosemicondutor (metal-oxide-semiconductor), MOS em lâminas de silício sobre isolante (Silicon On Insulator), SOI com formação de fonte/dreno induzida por campo elétrico. Estes transistores receberam o nome de Back Enhanced BESOI MOSFET. Por terem as regiões de fonte e dreno induzidas por campo elétrico, estes transistores apresentam a possibilidade de atuarem como transistores do tipo MOSFET baseado em condução de lacunas (pMOS), ou do tipo MOSFET baseda em condução de lacunas (nMOS), dependendo da polarização aplicada na porta de programação. Transistores com estas características são também chamados pela literatura de Transistor de Efeito de Campo Reconfigurável (Reconfigurable Field Effect Transistor), RFET (). Esta flexibilidade de operação apresenta novas possibilidades para o desenvolvimento de futuros circuitos integrados e, no caso do BESOI MOSFET, também apresenta possibilidades de aplicação como sensores integrados. São apresentadas neste trabalho 4 rodadas de fabricação destes BESOI, em que a característica mais notável em comparação com os RFET apresentados pela literatura é a simplicidade na sequência de fabricação. Na primeira rodada, são obtidos transistores com camada de silício de 23 nm, espessura de óxido de porta de 15 nm, espessura de óxido enterrado de 200nm e com alumínio (Al) como metal de porta e de contatos de fonte e dreno. O processo térmico de sinterização dos contatos de Al permitiu bons resultados para operação do tipo pMOS, mas resultados insatisfatórios para operação do tipo nMOS. Na segunda rodada de fabricação as espessuras de silício sobre o isolante e óxido de porta são reduzidas ambas para 10nm, com o objetivo de melhorar o acoplamento eletrostático. Mas, a principal alteração nesta rodada é a utilização de siliceto de níquel como eletrodo de contato para fonte e dreno, que proporciona uma característica reconfigurável mais equilibrada, ou seja, melhora o funcionamento do transistor nMOS em relação à rodada anterior, mas ainda assim a corrente de dreno se diferencia do pMOS de ordens de grandeza. As duas rodadas iniciais usam óxido enterrado de 200nm, o que exige uma tensão na porta de programação (back gate) de até dezenas de volts. Para reduzir, em até 7 vezes a tensão aplicada, foram propostas alterações no processo de fabricação e executada uma rodada de fabricação em lâminas UTBB (Ultra-Thin Body and Burried oxide). Com a espessura do óxido enterrado de 25 nm, foi possível não só reduzir a tensão na porta de programação, como também incrementar a corrente de dreno em 67%, devido a condução de corrente nas duas interfaces com o canal de silício, ou seja, a interface localizada entre o filme de silício e o óxido de porta (primeira interface) e entre o filme de silício e óxido enterrado (segunda interface). Finalmente a quarta rodada de fabricação partiu de um novo conjunto de fotomáscaras e uma sequência de processos otimizada que permitiu incrementar o desempenho dos dispositivos. A formação do siliciceto de níquel NiSi e posterior deposição de Al para contatos melhorou o fator de simetria (razão das correntes de elétrons e lacunas para polarizações simétricas) para 0,95. Ou seja, a operação como nMOS foi muito superior aos resultados anteriores. Este resultado permitiu a utilização do BE SOI como biossensor de glicose após etapas de funcionalização da superfície. Nesta rodada de fabricação também foram obtidos transistores com contatos de Al e sem etapas de sinterização. Os resultados neste caso mostraram um bom desempenho na operação como nMOS e resultados insatisfatórios na operação como pMOS, ou seja, o inverso do obtido quando se realiza a etapa de sinterização dos contatos. Este resultado sugere que o projeto deste dispositivo com contatos duplos (sinterizados e não sinterizados) de Al, pode apresentara um nível de corrente de dreno até 20 vezes superior, em relação ao dispositivo de contato simples de NiSi). Se somar a isto, os incrementos de corrente proporcionados com a utilização das lâminas UTBB, os transistores reconfiguráveis do tipo BE SOI MOSFET aproximam-se significativamente dos níveis de corrente dos MOSFETs convencionais.

In this work, the design and fabrication of SOI (Silicon On Insulator) transistors with source / drain formation induced by electric field are developed. These transistors received the name "Back Enhanced" BESOI MOSFET. Because the source and drain regions are induced by an electric field, these transistors present the possibility of acting as pMOS or nMOS transistors, depending on the polarization applied to the programming gate. Transistors with these characteristics are also referred in the literature as RFET (Reconfigurable Field Effect Transistor). This operational flexibility presents new possibilities for the development of future integrated circuits and, in the case of BESOI MOSFET, it also presents possibilities for application as integrated sensors. In this work, 4 rounds of fabrication of these BESOI are presented, in which the most notable feature in comparison with the RFETs presented in the literature is the simplicity in the fabrication sequence. In the first round, transistors are obtained with a 23 nm silicon layer, a 15 nm gate oxide thickness, a 200nm buried oxide thickness and with aluminum as the gate metal and source and drain contacts. The thermal process of sintering the Al contacts allowed good results for pMOS type operation, but unsatisfactory results for nMOS type operation. In the second round of fabrication, the thickness of the silicon layer (over insulator) and gate oxide is reduced to 10 nm, in order to improve the electrostatic coupling. But the main change in this round is the use of nickel silicide as contact material in source and drain, which provides a more balanced reconfigurable characteristic, that is, it increases the operation of the type N transistor, in relation to the previous round. The first two rounds use 200nm buried oxide, which requires a voltage at the back gate of up to dozens of volts. To reduce the applied tension by up to 7x, changes were proposed and other round of fabrication was performed on UTBB (Ultra- Thin Body and Burried oxide) wafer. With the 25 nm buried oxide thickness, it was possible not only to reduce the voltage at the programming gate, but also to increase the drain current by 67% due to the current conduction at the two interfaces (front and back). Finally, the fourth fabrication round started with a new set of photomasks and an optimized sequence of processes that allowed increasing the performance of the devices. The formation of NiSi and subsequent deposition of Al to contacts improved the symmetry factor (ratio of electron and hole currents for symmetrical polarizations) to 0.95. That is, the operation as nMOS was much superior to the previous results. This result allowed the use of BE SOI as a glucose biosensor after surface functionalization steps. In this fabrication round, transistors with Al contacts and without sintering steps were also obtained. The results show the good performance in the operation as nMOS and the unsatisfactory results in the operation as pMOS.In this fabrication round, transistors with Al contacts and without sintering steps were also obtained. The results show the good performance in the operation as nMOS and the unsatisfactory results in the operation as pMOS. In other words, results that are complementary to those obtained when performing the sintering step of the contacts. Allowing to design, for future works, devices with double contacts (sintered and non-sintered) of Al, with a current level 20 times higher. In addition to this, the current increments provided with the use of UTBB wafer, the reconfigurable BE SOI MOSFETs approach conventional MOSFETs in current levels.