Neste trabalho é apresentado um estudo do ponto ZTC (Zero Temperature Coefficient) em dispositivos SOI MOSFETs, funcionando em modo parcialmente (PD-SOI) e totalmente (FD-SOI) depletados. O estudo é realizado a partir de um modelo analítico simples, proposto para determinação da tensão de polarização da porta do transistor no ponto ZTC (VZTC), através dos modelos de primeira ordem das características da corrente de dreno (IDS) em função da tensão aplicada a porta (VGF) do transistor, considerando as regiões de operação linear e de saturação. Para a validação do modelo, os resultados obtidos são confrontados com dados experimentais, e foi obtido um bom ajuste dos valores, apesar das simplificações adotadas para o modelo proposto. Foi realizada uma análise para estudar o impacto no valor de VZTC com a variação no valor de parâmetros de referência, como a concentração de portadores (Naf) e a espessura do óxido de porta (toxf). O erro máximo observado em VZTC, impondo a variação nos parâmetros Naf e toxf, para os dispositivos PD é de 3,1% e 4,6% na região linear, respectivamente; e 3,5% e 7,2% na região de saturação, respectivamente. Para os dispositivos FD o erro máximo observado, devido a variação nos parâmetros Naf e toxf, foi de 11% e 10% operando no regime linear, respectivamente e 5,3% e 8,4% no regime de saturação, respectivamente. Através do modelo proposto foi realizado o estudo da estabilidade do ponto ZTC em função da variação da degradação da mobilidade com a temperatura (fator c), comprimento de canal (L) e a tensão de dreno (VDS) para os dispositivos supracitados. A analise da influência do fator c em VZTC mostrou-se mais importante nos dispositivos parcialmente depletados (PD). A tensão VZTC, para os dispositivos nMOS, apresentou um menor valor operando na região de saturação, e torna-se mais pronunciada essa diferença para dispositivos com menor comprimento de canal, para ambos os tipos de dispositivos. Observando a variação de VZTC com VDS, nota-se uma diminuição no valor de VZTC para altos valores de VDS, para os dois tipos de dispositivos estudados, n e pMOS. Os resultados do modelo proposto foram avaliados com dados experimentais de outras tecnologias SOI MOSFET. Também foi obtido um bom ajuste com os valores para as tecnologias GC-SOI e GC-GAA SOI, operando em regime linear e saturação.

This paper presents a study of ZTC point ("Zero Temperature Coefficient) in SOI MOSFETs devices, partially (PD-SOI) and fully (FD-SOI) depleted mode. The study is performed from a simple analytical model proposed for the determination of the gate bias voltage at ZTC point (VZTC) using the first-order models of the drain current (IDS) characteristics as a function of the gate voltage (VGF), operating in the linear and saturation regimes. To validate the model proposed results were compared with experimental data, and the analytical predictions are in very close agreement with experimental results in spite of the simplification used for the VZTC model proposed. Analysis was performed to study the impact on the VZTC value with the change in the parameters used as reference, such as Naf and toxf. The maximum error observed for the PD devices is 3.1% and 4.6% in the linear region and 3.5% and 7.2% in the saturation region, respectively. For FD devices the maximum error observed was 11% and 10% operating in the linear and 5.3% and 8.4% in the saturation regime. In order to verify the stability of the ZTC point as a function of the mobility degradation (c), channel length (L) and drain voltage (VDS), the proposed model was applied to the devices mentioned above. The VZTC changes in the temperature range investigated showed a temperature mobility degradation dependence and are more pronounced in PD devices. The VZTC voltage for nMOS devices presented a lower value operating in the saturation region than in the linear region, and this difference becomes more pronounced to devices with smaller channel length for both devices, n and pMOS. Analyzing the VZTC variation with drain voltage (VDS), showed a decrease in VZTC value for higher VDS, for both studied devices. The model proposed results were evaluated using experimental data from other SOI MOSFET technologies. And also we have obtained for the GC SOI and GC-GAA-SOI technologies a very close agreement, operating in both regions, linear and saturation.