Durante muitos anos, o ganho em desempenho computacional foi alcançado principalmente a partir da evolução na tecnologia, com a introdução de novas famílias de processadores com frequência de operação cada vez mais alta. Entretanto, limitação físicas passaram a impedir que este aumento pudesse seguir avançando. Nos últimos anos, o paralelismo se tornou a principal fonte de exploração para ganho em desempenho computacional. Porém, a grande quantidade de elementos de processamento, métodos de programação e arquiteturas distintas, acabaram tornando o processo de exploração desta capacidade computacional demasiado laborioso. O modelo a fluxo de dados trata de uma arquitetura de computadores não convencional, que tem a finalidade de garantir a exploração de paralelismo de forma nativa. Este trabalho visa a implementação de um protótipo funcional deste modelo de computação paralela, inspirada no conjunto de instruções da Máquina a Fluxo de Dados de Manchester, a partir de um cluster FPGAs de baixo custo, em um formato que garanta uma boa capacidade para escalabilidade, capaz de explorar até centenas de unidades de processamento, em um sistema que ficou conhecido como Multianel. A implementação deste protótipo funcional levou à verificação de speedups que atingem a ordem de algumas dezenas, para programas com grande capacidade de paralelismo, não derivados de estruturas de dados regulares.

For many year, the computational performance gain has been achieved mainly through technology advances, with the manufacturers introducing new processor families with increasingly higher frequency operation. However, physical limitations has prevented such frequency increase, limiting this strategy for performance gain advances. In the last few years, the parallelism has become the main source of exploring this capacity. In spite of the large amount of processing elements, programming methods and architecture models ended up turning the process of exploiting this computational capacity too laborious. The dataflow model is a non-conventional computer architecture, designed to exploit a large amount of parallelism in a native way. This work aim to implement a functional prototype of this parallel computer model, inspired by the Manchester Dataflow Machine instruction set, through a low cost FPGA cluster, ensuring a well capacity for scalability to explore up to hundreds of processing elements, using an approach known as Multiring. The implementation of this working prototype led to speedups in the order of tens, for programs with a high degree of paralelism, not derived from regular data structures.