Dissertação de Mestrado

Este trabalho apresenta o projeto e simulação de um circuito integrado de um amplificador operacional de transcondutância (Operational Transconductance Amplifier, OTA) de dois estágios, utilizando-se dados experimentais de Silicon-On- Insulator Fin-Field-Effect-Transistors (SOI FinFETs) em temperatura ambiente e metodologia gm / ID para o projeto do circuito. O circuito de polarização do OTA foi construído com uma fonte de corrente não ideal (usando apenas dois transistores), e também ideal (simulando comportamento insensível à temperatura). O circuito com fonte de corrente não ideal foi projetado e simulado para transistores com comprimentos de canal LG de 150, 400 e 900 nm, à temperatura ambiente (300 K). Os circuitos com fonte de corrente não ideal e ideal foram projetados e simulados com transistores de comprimento de canal LG de 150 nm, em temperaturas entre 180 K e 600 K, com passos de 60 K. No projeto, foi utilizado o simulador de circuitos Cadence Virtuoso, e para isso foram criados modelos de todos os transistores utilizados no trabalho usando-se a metodologia Lookup Table (LUT). O impacto do aumento da temperatura nos SOI FinFETs foi realizado através de simulações numéricas de dispositivos (Sentaurus, da Synopsys), e posteriormente modelandose usando a respectiva LUT na simulação de circuitos com o simulador de circuitos Cadence Virtuoso. Como resultado, os circuitos construídos com dispositivos de maiores comprimentos de canal apresentaram menor consumo de corrente, menor potência dissipada, maiores tensões Early e melhores ganhos de tensão, sendo este último passando de 67,2 dB (LG = 150 nm) para 96,9 dB (LG = 900 nm). Porém, como menores correntes resultam em menores transcondutâncias, houve redução nos valores do produto ganho-faixa de frequência GBW, passando de 755 MHz (LG = 150 nm) para 89 MHz (LG = 900 nm). Para os circuitos com transistores de LG = 150 nm a diferentes temperaturas, observou-se uma redução nos valores de correntes e transcondutâncias devido à degradação da mobilidade dos portadores, conforme o aumento da temperatura. Menores valores de transcondutância resultaram em menores valores de GBW, que passou de 1250 MHz em 180 K para 313 MHz em 600 K, para o circuito com fonte de corrente não ideal, e de 1116 MHz em 180 K para 352 MHz em 600 K, para o circuito com fonte de corrente ideal. Uma vez que as eficiências gm / ID dos transistores e tensões Early também sofreram degradações com o aumento da temperatura, notou-se redução no ganho de tensão AV do circuito de 72,8 dB em 180 K para 54,0 dB em 600 K, para o circuito com fonte de corrente não ideal, e de 75,7 dB em 180 K para 51,9 dB em 600 K, para o circuito com fonte de corrente ideal. Comparando-se as topologias implementadas com fontes de corrente não ideal e ideal no circuito de polarização dos circuitos, não houve diferenças consideráveis no ganho de tensão AV, GBW e margem de fase. As análises desta topologia do OTA com transistores de diferentes comprimentos de canal ou diferentes temperaturas concluem que o circuito apresenta estabilidade sob tais condições. Especificamente sob variações de temperatura, concluiu-se que não há vantagens significativas para se utilizar uma topologia mais complexa para a fonte de corrente de polarização (para torná-lo próximo do ideal) em comparação como a fonte simples de dois transistores utilizada.

This work presents the design and simulation of a two-stage operational transconductance amplifier (OTA) integrated circuit, using experimental data from Silicon-On-Insulator Fin-Field-Effect-Transistors (SOI FinFETs) at room temperature and the gm / ID methodology for circuit design. The OTA bias circuit was built with a non-ideal current source (using only two transistors) and also an ideal current source (simulating temperature-insensitive behavior). The non-ideal current source circuit was designed and simulated for transistors with LG channel lengths of 150, 400 and 900 nm, at room temperature (300 K). The circuits with non-ideal and ideal current sources were designed and simulated with transistors with a LG channel length of 150 nm, at temperatures between 180 K and 600 K, with steps of 60 K. In the design, the Cadence Virtuoso circuit simulator was used, and for this purpose, models of all transistors used in the work were created using the Lookup Table (LUT) methodology. The impact of the temperature increase on the SOI FinFETs was performed through numerical simulations of devices (Sentaurus, from Synopsys), and subsequently modeled using the respective LUT in the circuit simulation with the Cadence circuit simulator. As a result, the circuits built with devices with longer channel lengths presented lower current consumption, lower power dissipation, higher Early voltages and better voltage gains, the latter increasing from 67.2 dB (LG = 150 nm) to 96.9 dB (LG = 900 nm). However, since lower currents result in lower transconductances, there was a reduction in the values of the gain-bandwidth product (GBW), going from 755 MHz (LG = 150 nm) to 89 MHz (LG = 900 nm). For the circuits with transistors of LG = 150 nm at different temperatures, a reduction in the values of currents and transconductances was observed due to the degradation of the carrier mobility as the temperature increased. Lower transconductance values resulted in lower GBW values, which went from 1250 MHz at 180 K to 313 MHz at 600 K, for the circuit with a non-ideal current source, and from 1116 MHz at 180 K to 352 MHz at 600 K, for the circuit with an ideal current source. Since the gm / ID efficiencies and the Early voltages also suffered degradation with increasing temperature, a reduction in the AV voltage gain of the circuit was noted from 72.8 dB at 180 K to 54.0 dB at 600 K, for the circuit with a non-ideal current source, and from 75.7 dB at 180 K to 51.9 dB at 600 K, for the circuit with an ideal current source. Comparing the topologies implemented with non-ideal and ideal current sources in the bias circuit of the circuits, there were no considerable differences in the AV voltage gain, GBW and phase margin. The analyses of this OTA topology with transistors of different channel lengths or different temperatures conclude that the circuit presents stability under such conditions. Specifically under temperature variations, it was concluded that there are no significant advantages to using a more complex topology for the bias current source (to make it close to ideal) compared to the simple two-transistor source used.