Esta dissertação trata do projeto, construção e caracterização de circuitos integrados digitais de alta velocidade em arseneto de galio, operando em taxas de gigabits por segundo. Circuitos digitais de alta velocidade são essenciais para melhorar o desempenho de computadores, sistemas de comunicação de alta capacidade, sistemas eletrônicos militares e de instrumentação. Circuitos integrados monolíticos em arseneto de galio apresentam um bom compromisso entre consumo de potência e taxa de operação na faixa de gigabits por segundo, sendo uma solução para aplicações em alta velocidade. Neste trabalho são apresentadas as principais famílias lógicas estáticas implementáveis a partir de transistores MESFETS de 'GA''AS', bem como uma análise comparativa de suas características. São abordadas as principais questões relativas ao projeto de circuitos integrados de alta velocidade através do projeto detalhado de um demultiplexador no tempo. O circuito foi projetado visando operar ate 2,5gb/s com dois modos de demultiplexagem, 1:4 e 1:16, e integra um circuito rotacionador de bits de saí da. Analisa-se as topologias desses dois tipos de circuito, apresentando-se o projeto de um demultiplexador empregando topologia tipo árvore com flip-flop tipo d e tristage, a qual associa alta velocidade de operação e baixo consumo de potência.

The subject of this work is the design, construction and characterization of digital integrated circuits on Gallium Arsenide, operating at gigabits per second rates. High speed digital are essential to improve the performance of computers, high capacity communication systems, military systems and instrumentation. Gallium Arsenide monolithic integrated circuits are a solution for high speed applications, presenting low power consumption at gigabits per second operating range. This work presents the main static logic families employing GaAs MESFETs and a compariosn among their characteristic. The main issued on the design of high speed digital integrates circuits are discussed and applied to the design of a demultiplexer circuit. This circuits was designed to operate up to 2.5 Gb/s as a 1:4 or a 1:16 demultiplexer and integrates a ship circuit. Topologies for high speed demultiplexer and ship circuits are analyzed and the design of a demultiplexer employing tree type architecture and D-type and Tristate flip-flops is presented in detail. The skip circuit was designed employing a new topology obtained modifying circuits presented in the literature. The designed circuit was constructed using a commercially available foundry servisse based on a 1 micron MESFET technology. The design approach employed SCFL standard cells. The resulting chip area is 2.78 x 2.78 milimeters square. Issued on characterization of high speed digital circuits are discussed and the experimental results of the demultiplexer are presented. The circuit demonstrated correct operation in both 1:4 and 1:16 demultiplexing modes, operating up to 2.7 Gb/s with 1.4 W of power consumption. The correct operation of the circuit demonstrated the effectiveness of the circuit topology proposed in this work. The performance of the demultiplexer with the integrated skip circuit allows its use on signal processing at optical communication systems using SDH and SONET standards.