O objetivo deste trabalho é estudar o comportamento dos transistores de nanofolha de silício (NS, da sigla em inglês para Nanosheet) em função da temperatura tanto experimentalmente como por simulação numérica, focando em baixas temperaturas. O comportamento dos transistores de nanofolha com porta toda ao redor (GAA, da sigla em inglês para Gate-All-Around), NMOS e PMOS, foi estudado na faixa de temperatura de 398 K até 173 K, analisando parâmetros digitais e analógicos da tecnologia e avaliando o efeito quântico em alguns casos, tal como na tensão de limiar (VTH) e na inclinação de sublimiar (SS). Medidas experimentais foram realizadas em diversas temperaturas (398 K, 300 K, 233 K e 173 K) para a extração dos parâmetros elétricos e calibração das simulações numéricas. Os comprimentos de canal (L) dos transistores utilizados são de 28 nm, 70 nm, 100 nm e 200 nm, todos para uma espessura do canal (tSi) de silício de 11 nm. Foram simulados, contudo, os dispositivos NMOS de comprimentos 28 nm, 70 nm e 200 nm, para as espessuras de 5, 8 e 11 nm, realizando simulações com e sem o modelo quântico. A tensão de limiar foi constante em função do comprimento de canal no NMOS, mas apresenta dependência desse parâmetro no PMOS, indicando que uma otimização da função trabalho do metal de porta ainda é necessária. Este parâmetro apresentou um comportamento linear em função da temperatura. O confinamento quântico foi observado em todos os dispositivos analisados, mas sua relevância no aumento da tensão de limiar variou conforme a espessura do canal. Nos dispositivos com espessura de canal de 8 e 11 nm, o valor da tensão de limiar ficou em torno de 0,20 V com ou sem o modelo quântico, indicando um efeito desprezível neste parâmetro. Para espessura de canal de 5 nm, a tensão de limiar subiu de 0,21 V para 0,23 V devido ao modelo quântico, sugerindo uma maior importância desse efeito. Esse incremento na tensão de limiar não varia significativamente com a temperatura, mas sua contribuição para o parâmetro se torna proporcionalmente menos relevante conforme a temperatura diminui devido ao aumento da tensão de limiar nessas condições. A redução de barreira induzida pelo dreno (DIBL) diminui para baixas temperaturas e aumenta significativamente para comprimento de canal 28 nm devido ao efeito de canal curto. A inclinação de sublimiar (SS) também diminui em baixas temperaturas, mas se afasta do limite teórico (kT/q)·ln(10) devido à presença de armadilhas de interface. Este parâmetro, todavia, não foi afetado significativamente pelo efeito quântico. Tanto a transcondutância gm quanto a condutância de saída gD aumentam em baixas temperaturas, comportamento relacionado ao incremento da mobilidade devido à redução da degradação por espalhamento de rede. O ganho intrínseco de tensão AV, dado pela razão gm/gD, tem um comportamento praticamente constante em função da temperatura na faixa analisada.

The goal of this work is to study the silicon nanosheet (NS) transistor behavior as a function of the temperature both experimentally and with numerical simulations, focusing on low temperatures. The gate-all-around (GAA) nanosheet transistor behavior, NMOS and PMOS, was studied in the temperature range of 398 K down to 173 K, analyzing digital and analog parameters of the technology and evaluating the quantum effect in some cases, such as in the threshold voltage (VTH) and in the subthreshold swing (SS). Experimental measurements at different temperatures (398 K, 300 K, 233 K and 173 K) were used to extract the electrical parameters and to calibrate the numerical simulations. The channel length (L) of the used transistors is 28 nm, 70 nm, 100 nm and 200 nm, with a silicon channel thickness (tSi) of 11 nm for all of them. It was simulated, however, the NMOS devices with 28 nm, 70 nm and 200 nm channel length, for the thicknesses of 5, 8 and 11 nm, simulating with and without the quantum model. The threshold voltage was constant as a function of the channel length in NMOS, but it has presented a dependence on this parameter in PMOS, indicating that a gate metal work function optimization is still necessary. This parameter showed a linear behavior as a function of the temperature. The quantum confinement was observed in all analyzed devices, but its relevance in the threshold voltage increase varied with the channel thickness. In the devices with channel thickness of 8 and 11 nm, the threshold voltage value was around 0.20 V with and without the quantum model, indicating a negligible effect over this parameter. For the channel thickness of 5 nm, the threshold voltage increased from 0.21 V to 0.23 V due to the quantum model, suggesting a higher importance of this effect. This increment in the threshold voltage does not vary significantly with the temperature, but its contribution to the parameter becomes proportionally less relevant as the temperature drops since the threshold voltage increases in these conditions. The drain-induced barrier lowering (DIBL) decreases in low temperatures and increases significantly for the channel length of 28 nm due to the short channel effect. The subthreshold swing (SS) also decreases in low temperatures, but it deviates from the theoretical limit (kT/q)·ln(10) due to the presence of interface traps. This parameter, however, was not significantly affected by the quantum effect. Both the transconductance gm and the output conductance gD increase in low temperatures, behavior related to the mobility increase due to the phonon scattering reduction. The intrinsic voltage gain AV, given by the ratio gm/gD, presents a behavior practically constant with the temperature in the analyzed range.