Dissertação de Mestrado

À medida que os MOSFETs (Transistor de Efeito de campo MOS) evoluíram desde a década de 1970, tecnologias como SOI (Silício sobre Isolante) e FinFETs (Transistor de Efeito de Campo Fin) foram adotadas para mitigar os efeitos de canal curto. No entanto, os transistores fabricados em nanofolhas de silício de porta ao redor (GAA-NSH) emergem como candidatos promissores para nós tecnológicos avançados, oferecendo alto controle eletrostático e maior eficiência energética, especialmente em aplicações sub-7 nm. Ao longo deste trabalho investigou-se o potencial dos dispositivos GAA-NSH no projeto de reguladores lineares de baixa queda de tensão (LDO) e avaliou seu desempenho com a tecnologia TSMC de transistores MOSFET de 130 nm. Os LDOs projetados utilizaram transistores GAA-NSH, fabricados no imec e modelados em Verilog-A, utilizando dados experimentais (técnicas de Lookup Table - LUT), aplicando a metodologia gm/ID para otimização dos pontos de polarização. O modelo criado apresentou erro inferior a 1% quando validado com as curvas experimentais. As simulações do projeto foram realizadas no ambiente Cadence Virtuoso. A análise das curvas de transcondutância (gm) e eficiência (gm/ID) revelou o desempenho superior dos transistores NSH, especialmente em termos de controle eletrostático e operação com baixas tensões de dropout. O projeto do LDO foi desenvolvido para uma tensão de dropout de 300 mV, utilizando um amplificador de erro, resistores de realimentação e técnicas de compensação Miller para assegurar a estabilidade do sistema. Os resultados mostram que os LDOs projetados com GAA-NSH superaram os projetados com tecnologia MOSFET de 130 nm quando comparadas a regulação de carga, a regulação de linha e a corrente quiescente. O circuito LDO-NSH com gm/ID = 10,5 V¹, com a corrente de carga em 100 A e a tensão de alimentação de 1,8 V, atingiu um ganho de malha aberta de 54,3 dB e um PSR (Rejeição de Fonte) de aproximadamente -68,76 dB, evidenciando a viabilidade dos transistores fabricados em nanofolhas de silício para aplicações analógicas avançadas.

As MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) have evolved since the 1970s, technologies such as SOI (Silicon on Insulator) and FinFETs (Fin Field-Effect Transistors) have been adopted to mitigate shortchannel effects. However, transistors fabricated using silicon nanosheets with Gate-All-Around (GAA-NSH) architecture have emerged as promising candidates for advanced technological nodes, offering high electrostatic control and improved energy efficiency, particularly in sub-7 nm applications. This work investigates the potential of GAA-NSH devices in designing low-dropout linear regulators (LDOs) and evaluates their performance using 130 nm TSMC MOSFET technology. The designed LDOs utilized GAA-NSH transistors, fabricated at imec and modeled in Verilog-A based on experimental data (Lookup Table - LUT techniques), applying the gm/ID methodology for optimization of bias points. The developed model demonstrated an error margin of less than 1% when validated against experimental curves. Design simulations were conducted in the Cadence Virtuoso environment. Analysis of transconductance (gm) and efficiency (gm/ID) curves revealed the superior performance of NSH transistors, particularly in terms of electrostatic control and operation at low dropout voltages. The LDO design was developed for a dropout voltage of 300 mV, utilizing an error amplifier, feedback resistors, and Miller compensation techniques to ensure system stability. The results indicate that the LDOs designed with GAA-NSH outperformed those designed with 130 nm MOSFET technology in terms of load regulation, line regulation, and quiescent current. The LDO-NSH circuit, with gm/ID = 10.5 V¹, a load current of 100 A, and a supply voltage of 1.8 V, achieved an open-loop gain of 54.3 dB and a Power Supply Rejection (PSR) of approximately -68.76 dB, underscoring the viability of silicon nanosheet transistors for advanced analog applications.