• JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
 
  Bookmark and Share
 
 
Disertación de Maestría
DOI
10.11606/D.18.2013.tde-26082013-133826
Documento
Autor
Nombre completo
André Berti Sassi
Instituto/Escuela/Facultad
Área de Conocimiento
Fecha de Defensa
Publicación
São Carlos, 2013
Director
Tribunal
Soares Júnior, João Navarro (Presidente)
Pérez, Marcelo Arturo Jara
Rodrigues, Evandro Luis Linhari
Título en portugués
Projeto de uma ULA de inteiros e de baixo consumo em tecnologia CMOS
Palabras clave en portugués
Circuitos integrados
CMOS
Consumo de potência
Unidades lógico-aritméticas
Resumen en portugués
A redução no consumo de potência em circuitos eletrônicos tem se tornado um dos requisitos mais importantes em projetos, especialmente com o recente aumento no número e na variedade de dispositivos móveis ou operados à bateria. Em tais dispositivos, o gerenciamento eficiente de energia é, muitas vezes, considerado mais importante que sua capacidade de processamento. Unidades lógico-aritméticas (ULAs) são componentes fundamentais em processadores, sendo responsáveis por executar as instruções que envolvem processamento numérico ou lógico. Normalmente, a ULA é o componente de maior consumo em um processador, o que a torna alvo de diversos estudos sobre técnicas para redução de consumo. Este trabalho apresenta um resumo sobre consumo de potência em circuitos digitais CMOS e as principais técnicas para sua redução, assim como os fundamentos para o projeto de ULAs, incluindo um estudo sobre algumas topologias para construção de somadores, deslocadores e multiplicadores e uma visão geral sobre a implementação de operações com números de ponto-flutuante e sobre a organização interna da ULA. É realizado o projeto de uma ULA de números inteiros de 16 bits em uma tecnologia CMOS de 0,35 'mü'm com aplicação de algumas das técnicas de redução de consumo apresentadas, que opera a uma frequência máxima de 212 MHz em tensão de alimentação de 3,3 V, consumindo, em média, 57 'mü'W e ocupando uma área de 0,121 'MM POT.2'. Este projeto é, ainda, comparado a uma ULA de referência, projetada na mesma tecnologia e com mesmas características funcionais, mas sem a utilização de quaisquer técnicas de redução de consumo.
Título en inglés
Design of a low-power integer ALU on CMOS technology
Palabras clave en inglés
Arithmetic and logic units
CMOS
Integrated circuits
Power consumption
Resumen en inglés
The power consumption reduction in electronic circuits has turned one of the most important design requirements, especially with the recent increase of the number and variety of mobile or battery operated devices. In such devices, the efficient energy management is, many times, considered more important than its processing capability. Logic and arithmetic units (ALUs) are fundamental components in processors, being responsible for executing the instructions involving logic and numeric processing. Usually, the ALU is the most power consuming component in a processor, which makes it the target of several studies about power reduction techniques. This work presents a brief about power consumption in CMOS digital circuits and the major techniques for its reduction as well the fundamentals of ALU design, including a study about some topologies for adders, shifters and multipliers and a general view about floating-point number operations and about ALUs internal organization. It is realized the design of a 16-bit integer ALU in a 0,35 'mü'm CMOS technology with the application of some presented power reduction techniques that operates on a maximum frequency of 212 MHz on 3,3 V supply voltage, consuming, on average, 57 'mü'W and occupying an area of 0,121 'MM POT.2'. This design is also compared to a reference ALU, designed on the same technology and with same functional characteristics, but without using any power reduction techniques.
 
ADVERTENCIA - La consulta de este documento queda condicionada a la aceptación de las siguientes condiciones de uso:
Este documento es únicamente para usos privados enmarcados en actividades de investigación y docencia. No se autoriza su reproducción con finalidades de lucro. Esta reserva de derechos afecta tanto los datos del documento como a sus contenidos. En la utilización o cita de partes del documento es obligado indicar el nombre de la persona autora.
Sassi.pdf (3.49 Mbytes)
Fecha de Publicación
2013-08-30
 
ADVERTENCIA: Aprenda que son los trabajos derivados haciendo clic aquí.
Todos los derechos de la tesis/disertación pertenecen a los autores
Centro de Informática de São Carlos
Biblioteca Digital de Tesis y Disertaciones de la USP. Copyright © 2001-2022. Todos los derechos reservados.