SERVIÇO DE PÓS-GRADUAÇÃO DO ICMC-USP

Data de Depósito: 29.07.2002

Assinatura: _____

ARCHITECT-R: uma ferramenta para o desenvolvimento de robôs móveis reconfiguráveis

Richard Aderbal Gonçalves

Orientador: *Prof. Dr. Eduardo Marques*

Dissertação apresentada ao Instituto de Ciências Matemáticas e de Computação - ICMC-USP, como parte dos requisitos para obtenção do título de Mestre em Ciências de Computação e Matemática Computacional.

USP – São Carlos
Julho/2002

A Comissão Julgadora:

Prof. Dr. Eduardo Marques

Prof. Dr. Edward David Moreno Ordonez

Prof. Dr. Rafael Dueire Lins

"Se a princípio uma idéia não é absurda,
então não existe a menor esperança para ela"

-Albert Einstein

Dedico essa monografia ao meu pai e a minha mãe,
pois eles me deram as três coisas mais importantes
do mundo: **SONHOS, FÉ e AMOR**
Sem isso seria impossível viver, OBRIGADO!

Agradecimentos

Primeiramente eu gostaria de agradecer aos meus pais pelo carinho, atenção e, principalmente, pelo amor que eles dedicaram na minha criação. Sem eles nada seria possível;

Gostaria de agradecer imensamente ao meu orientador, Prof. Eduardo Marques, por me tratar não meramente como um orientado mas quase como se fosse um filho;

Agradeço também ao Dr. Márcio Merino Fernandes da Siroyan-Londres, que colaborou com dicas preciosas e foi a semente que deu origem a todo esse trabalho e ao trabalho que esta por vir;

Agradeço a minha namorada pela sua compreensão, afeto, amor e ajuda quase que irrestrita, sem os quais eu não teria terminado essa monografia;

Agradeço a Profa. Dra. Maria Carolina Monard pelas conversas que tivemos ao longo desses anos que eu estive aqui no ICMC e que sempre contribuíram de alguma forma para eu me tornar uma pessoa melhor (gostaria eu de ter mais conversas com essa pessoa maravilhosa!);

Gostaria também de agradecer a Beth e as demais meninas da seção de pós-graduação as quais sempre foram compreensivas e me trataram com o maior respeito mesmo em momentos que eu não fiz por merecer;

Além disso, não poderia deixar de agradecer a atual coordenadora da pós-graduação, Dra. Solange Oliveira Rezende, a qual me auxiliou muito em dois momentos decisivos para a realização dessa monografia;

E não poderia deixar de agradecer aos meus amigos (em especial ao Luciano e ao Bonaldo) e ao pessoal do LCR.

Resumo

Nos últimos anos o interesse por robôs, em especial por robôs móveis, tem crescido muito. Grandes avanços foram obtidos nessa área. Contudo a tarefa de programar um robô móvel ainda se mostra uma tarefa extremamente árdua tanto em termos da complexidade quanto do tempo despendido. Algumas novas linguagens próprias para a programação de robôs têm sido propostas pelo meio acadêmico, tais como a CES desenvolvida pelo Institute of Robotics da CMU-USA. Outra tarefa essencial para que os robôs móveis tenham um futuro ainda mais promissor é a criação de hardware dedicado para acelerar a execução dos algoritmos que controlam o robô de forma que ele possa tomar decisões mais complexas de maneira mais rápida. Essa tarefa envolve o conhecimento profundo dos algoritmos utilizados pelos mesmos além de conhecimentos sólidos no projeto e desenvolvimento de hardware especializado. Na tentativa de amenizar essas dificuldades, será proposta neste trabalho uma ferramenta para o desenvolvimento de robôs móveis reconfiguráveis, denominada ARCHITECT-R. O objetivo do ARCHITECT-R é a geração automática de hardware especializado para robôs móveis através de algoritmos descritos na linguagem CES. A proposta do ARCHITECT-R é bastante arrojada e praticamente impossível de ser desenvolvida por uma só pessoa em um programa de mestrado. Por isso o trabalho que será realizado no decorrer desse mestrado será apenas a criação de uma parte dessa ferramenta. Mais especificamente, serão tratados a criação de blocos arquiteturais (hardwares reconfiguráveis) para redes neurais artificiais utilizados pela linguagem CES e a especificação do sistema.

Abstract

In the last few years, the interest in robotics (specially in mobile robots) has grown up and many advances have been obtained in this area. But the task of programming a mobile robot still a very difficult task, both in terms of complexity and time spent. Some new languages specially designed for programming robots have been proposed by researchers. The CES language is a example of such a language. It was developed in the Institute of Robotics, CMU-USA, and will be used as the basic robot programming language for this work. Another important task for the future of mobile robots is the design of dedicated hardware to accelerate the execution of robot's algorithms. This way, the robot will be able to take better and faster decisions. This task involves deep knowledge of the algorithms used and the design of dedicated hardware. An attempt to diminish this difficulties is proposed in this work. This attempt is the development of a reconfigurable robot hardware design tool. This tool is called ARCHITECT-R. The objective of the ARCHITECT-R is the automatic design of dedicated hardware for mobile robots using algorithms' descriptions in the CES language. This is a very ambitious purpose and would be impossible to be achieved by a rescarcher alone. This way, just a very small part of the tool is treated in this work. Specifically, the generation of dedicated reconfigurable hardware for neural networks and the UML specification of the tool. Many future works, which will have to be done for the complete development of this tool, is proposed in the last chapter of this dissertation.

Sumário

1	Introdução, Justificativa e Objetivos	1
2	Computação Reconfigurável	7
2.1	Paralelismo em Nível de Instrução	10
2.2	ILP e Computação Reconfigurável	13
2.3	Sistemas Reconfiguráveis	15
2.3.1	GARP	15
2.3.2	RAW	19
2.3.3	Chimaera	21
2.3.4	DISC	24
2.3.5	PRISC	26
2.3.6	PipeRench	27
2.4	Perspectivas da Computação Reconfigurável	30
3	Geração Automática de Arquiteturas de Computadores	32
3.1	PICO - Program In, Chip Out	33
3.2	Lx	35
3.3	Considerações Finais	40

4	Robótica	41
4.1	Paradigmas da Robótica	42
4.1.1	Paradigma Deliberativo	43
4.1.2	Paradigma Reativo	44
4.1.3	Paradigma Híbrido	46
4.2	Arquiteturas de Robôs	47
4.2.1	Exemplo de uma Arquitetura Hierárquica: Nested Hierarchical Controller	49
4.2.2	Exemplo de uma Arquitetura Reativa: Subsumption	50
4.2.3	Exemplo de uma Arquitetura Híbrida: Autonomous Robot Architecture	52
4.3	Robôs Probabilísticos	52
4.4	Robôs Reconfiguráveis	53
4.4.1	Polypod	55
4.4.2	I-Cubes	57
4.4.3	Crystalline	59
4.5	Linguagens para a Programação de Robôs	62
4.5.1	Exemplo de uma Linguagem Visual de Programação de Robôs: SDM	63
4.6	Alguns Problemas em Aberto na Robótica	64
5	A Linguagem de Programação de Robôs CES	68
5.1	Programação Probabilística na CES	69
5.1.1	Tipos de Dados Probabilísticos	69
5.1.2	Operadores Aritméticos	70
5.1.3	Conversão de Tipos	71
5.2	Principais Funções	72
5.3	O Comando probloop	72
5.4	Aprendizado de Máquina na Linguagem CES	72

6	Descrição e Especificação do Sistema ARCHITECT-R	74
6.1	O Compilador do ARCHITECT-R	75
6.2	Hardware do Sistema ARCHITECT-R	76
6.3	LEGUS System	76
6.4	Sistema Operacional do ARCHITECT-R	78
6.5	Simulador do ARCHITECT-R	79
6.6	Diagrama de Blocos do Sistema ARCHITECT-R	80
6.7	Especificação do ARCHITECT-R: UML	81
6.7.1	Principais Técnicas	83
6.7.2	Ferramentas para Especificação	84
6.7.3	Escolha da Ferramenta para a Especificação do ARCHITECT-R	85
7	Compilador do ARCHITECT-R	87
7.1	GNU Pro	88
7.2	SUIF2	89
7.3	Elcor	89
7.4	Nenya/Galadriel	90
7.5	Considerações Finais	92
8	Construindo RPU's para o ARCHITECT-R	93
8.1	Redes Neurais Multi-Camadas	94
8.2	Redes Neurais MLP em Hardware	97
8.2.1	Hardwares Comerciais	98
8.2.2	Hardwares Científicos	100
8.3	Dispositivos Lógico Programáveis e Ferramentas de Desenvolvimento de Hardware Utilizadas	106
8.3.1	Famílias APEX e APEX II de Dispositivos Lógico Programáveis	106
8.3.2	Família Stratix de Dispositivos Lógico Programáveis	110

8.3.3	Excalibur	111
8.3.4	Simulador de Linguagens de Descrição de Hardware ModelSim	114
8.4	Implementação do Gerador de Redes Neurais Multi-Camadas	115
8.4.1	Tratamentos para a Multiplicação	115
8.4.2	Tratamentos para a Acumulação	119
8.4.3	Tratamentos para a Função de Ativação	121
8.4.4	Implementação do Hardware da Fase Forward da Rede	128
8.4.5	Considerações Finais	130
9	Trabalhos Futuros e Conclusão	132
9.1	Trabalhos Futuros	132
9.1.1	Geradores de RPU's	132
9.1.2	Criação do Compilador	133
9.1.3	Eletrônica Evolutiva	134
9.1.4	Reconfigurabilidade Dinâmica	135
9.1.5	Compilação Dinâmica	135
9.1.6	Extensão da Linguagem CES	136
9.1.7	Construção do LEGUS System	137
9.1.8	Criação de Robôs Miniatura para Jogos de Futebol de Robôs	138
9.2	Conclusão	139
	Referências Bibliográficas	140

Lista de Figuras

1.1	Objetivos do Projeto Architect-R	4
2.1	Formas de acoplamento de um hardware reconfigurável [145].	8
2.2	Formas de Reconfiguração [145].	10
2.3	Diagrama de Blocos do GARP [82].	16
2.4	Bloco Lógico do Hardware Reconfigurável do GARP [137].	17
2.5	Arquitetura dos Computadores RAW [10].	19
2.6	Arquitetura do Sistema Chimacra [125].	22
2.7	Arquitetura do Blocos Lógicos do Sistema Chimacra [152].	22
2.8	Diagrama de Blocos do Sistema DISC [97].	24
2.9	Biblioteca de Módulos de Instrução [97].	25
2.10	Arquitetura dos Computadores PRISC [47].	26
2.11	Ganho de Desempenho utilizando o PRISC [46].	27
2.12	a) Estágios Virtuais do Pipeline. b) Estágios Reais do Pipeline [135]. . .	28
2.13	Arquitetura do PipeRench [135].	29
2.14	Arquitetura dos Elementos de Processamento [135].	29
2.15	Ganho de Desempenho do PipeRench com Relação a um Computador Ultra Sparc II 300 MHz [36].	31

3.1	Ciclo de Desenvolvimento no PICO [156].	33
3.2	Sistema de Desenvolvimento do PICO-VLIW [129].	34
3.3	Sistema de Desenvolvimento do PICO-NPA[63].	35
3.4	Arquitetura do Hardware do Lx [56].	36
3.5	Ciclo de Desenvolvimento no Lx [56].	37
3.6	Ciclo Detalhado de Desenvolvimento do Lx [56].	38
3.7	Possibilidades de Customização dentro dos Geradores de Arquiteturas.[56].	39
4.1	Decomposição Horizontal.	44
4.2	Decomposição Vertical.	44
4.3	Exemplo de Descrição dos Comportamentos de um Robô Móvel em Subsumption [130].	51
4.4	Módulo Segmento do Polypod [127].	56
4.5	Módulo Nó do Polypod [127].	56
4.6	Módulos do Polypod Configurados em Forma de Lagarta [110].	56
4.7	Possíveis Movimentos dos Elementos de Ligação dos I-Cubes [119].	57
4.8	Interface Gráfica de Programação dos I-Cubes [119].	58
4.9	I-Cubes Escalando um Objeto [119].	59
4.10	I-Cubes Posicionando um Cubo para Monitoramento de uma Região [119].	59
4.11	Átomo Crystalline Expandido e Contraído [107].	60
4.12	Dois Átomos se Movendo [105].	61
4.13	Metamorfose de um Robô Crystalline em Forma de Cachorro para a Forma de um Sofá [119].	61
4.14	Um Átomo Defeituoso (Mais Escuro) sendo Eliminado do Sistema e Substituído por um Átomo que estava Contraído [99].	61
4.15	Tela de Criação de Camadas [120].	63
4.16	Camada 1 (Layer 1) Inibindo (S) a Camada 0 (Level 0) [120].	64
4.17	Associando a saída Lm ao Motor da Roda Esquerda do Robô [120].	65

4.18 Comportamento Sendo Criado Através do Editor de Máquinas de Estado [120].	65
6.1 Diagrama de Blocos do LEGUS System.	77
6.2 Diagrama de Blocos do Projeto ARCHITECT-R.	82
8.1 Descrição de um Neurônio Computacional [150].	94
8.2 Possíveis Funções de Ativação de um Neurônio [150].	95
8.3 Uma Rede Neural MLP com uma Camada Intermediária.	95
8.4 Aviões Utilizando o NNP (Acima e Abaixo à Direita) e Placa com Chips NNP (Abaixo à Esquerda) [41].	99
8.5 Arquitetura do Sand/1 [50].	101
8.6 Arquitetura do RRAN [93].	102
8.7 Diagrama de Blocos do Hardware de Propagação para Frente [94].	103
8.8 Diagrama de Blocos do Hardware de Propagação para Trás [94].	104
8.9 Diagrama de Blocos do Hardware de Atualização dos Pesos [94].	105
8.10 Arquitetura MultiCore TM [19].	108
8.11 Estrutura MegaLab [19].	108
8.12 Estrutura de um Elemento Lógico (LE) [19].	109
8.13 Bloco DSP da Stratix no Modo Multiplica e Acumula [23].	111
8.14 Placa de Desenvolvimento do Kit Excalibur com Processador Nios [20].	112
8.15 Diagrama de Blocos do Processador Nios [16].	113
8.16 Flexibilidade e Escalabilidade dos Processadores Embutidos NIOS [16].	113
8.17 Diagrama de Blocos do Circuito que Calcula o Logaritmo de um Número Multiplicado por 2^{16} [109].	117
8.18 Diagrama de Blocos do Circuito que Calcula a Exponencial de Número Dividido por 2^{2*16} [109].	118
8.19 Diagrama de Blocos do Circuito que Calcula a Aproximação da Função $1/(1 + e^{-x})$	122

8.20 Diagrama de Blocos do Circuito que Calcula a Aproximação da Função	
$(1 - e^{-x})/(1 + e^{-x})$	123
8.21 Diagrama de Blocos de um Neurônio em Hardware.	128

Lista de Tabelas

2.1	Trecho de Programa Escrito em Linguagem de Baixo Nível	12
2.2	Conjunto de Instruções de uma Máquina VLIW Hipotética	12
2.3	Execução do Código na Máquina VLIW Hipotética	12
2.4	Ganho de Desempenho do GARP sobre o SPARC utilizando-se Código Gerado na Mão.	18
2.5	Ganho de Desempenho do RAW sobre o SPARC 20/71 utilizando-se Código Gerado na Mão.	21
2.6	Desempenho do Sistema Chimera	24
8.1	Dados sobre Multiplicadores nas Famílias Apex e Stratix da Altera . .	116
8.2	Dados sobre Implementação do Multiplicador em Aritmética Logarítmica nas Famílias Apex e Stratix da Altera	118
8.3	Dados sobre Acumuladores nas Famílias Apex e Stratix da Altera . .	120
8.4	Análise das Aproximações <i>Cordic-like</i> para as Funções de Ativação. .	124
8.5	Análise das Aproximações Híbridas com Multiplicadores para as Funções de Ativação.	125
8.6	Análise das Aproximações Híbridas sem Multiplicadores para as Funções de Ativação (8 Intervalos).	126

8.7 Análise das Aproximações Híbridas sem Multiplicadores para as Funções de Ativação (16 Intervalos).	127
---	-----

Introdução, Justificativa e Objetivos

Robôs móveis têm sido alvo de inúmeras pesquisas nos últimos anos. Essas pesquisas proporcionaram grandes avanços na área, especialmente no que diz respeito aos algoritmos de aprendizado de máquina e ao uso de técnicas de probabilidade para lidar com as incertezas do ambiente com o qual o robô irá interagir e com a imprecisão dos dados obtidos pelos sensores do mesmo.

Contudo, a tarefa de se programar um robô ainda é bastante complexa e exige o desprendimento de muito tempo. Para tentar solucionar esse problema algumas linguagens inovadoras e próprias para a programação dos mesmos têm sido propostas [27] [120] [148] [57] [91]. Nesse trabalho será abordada uma dessas linguagens, denominada CES (C for Embedded System) [158] [161] que foi desenvolvida pelo Doutor Sebastian Thrun do IR-CMU (Institute of Robotics - Carnegie Mellon University). Essa linguagem visa principalmente diminuir a complexidade de se programar robôs móveis e o tempo gasto em tal programação.

Outra tarefa de suma importância para o desenvolvimento da robótica é a criação de hardware especializado para a execução dos algoritmos utilizados nos robôs. Esse desenvolvimento tem se mostrado uma tarefa extremamente árdua e que exige muitos conhecimentos por parte do desenvolvedor, conhecimentos tanto da área de algoritmos de aprendizado de máquinas quanto de técnicas de projeto e de desenvolvimento de hardware. Além de complexa, hoje, essa tarefa se mostra extremamente lenta devido à falta de ferramentas próprias para a criação de hardwares para robótica (as ferramentas utilizadas são para o desenvolvimento de hardware geral, com algumas exceções [120] [131]). Além disso, os poucos hardwares criados especialmente para robôs costumam ser ASICs (*Application Specific Integrated Circuit*), os quais são extremamente caros. O custo de desenvolvimento de um ASIC é da ordem de 1 milhão de dólares, o que é proibitivo para a maioria dos grupos de pesquisa ou desenvolvimento em robótica [77].

Outra desvantagem dos ASICs é que eles não podem ser modificados para se adaptarem a mudanças tanto de curto prazo (por exemplo, mudança na intensidade da iluminação) quanto de longo prazo (por exemplo, mudança de utilização do robô). Para ilustrar melhor esta questão suponham que exista um ASIC para o controle de navegação de um robô móvel utilizando um algoritmo X e que em pesquisas futuras tenha sido descoberto que o algoritmo Y é mais eficiente. O projetista do robô teria que tomar uma importante decisão: reconstruir (do zero) todo o hardware de navegação do robô para que ele incorpore esse novo algoritmo, ou manter o hardware antigo.

Uma tecnologia que tem se mostrado muito interessante do ponto de vista comercial, que vem sendo utilizada com uma frequência ascendente e que pode resolver esse problema, é a Computação Reconfigurável. Sistemas de Computação Reconfigurável [84] são plataformas de hardware cujas arquiteturas podem ser modificadas pelo software, em tempo de execução, para melhor adequar-se à aplicação executada naquele instante. O termo, geralmente, refere-se à habilidade de reconfigurar um circuito FPGA (*Field Programmable Gate Array*) baseado na tecnologia SRAM

(*Static Random Access Memory*). Então, através desta tecnologia obtêm-se chips extremamente eficientes e totalmente reaproveitáveis, pois estes podem ser reprogramados e reutilizados quantas vezes forem necessárias. É importante ressaltar que é o hardware reconfigurável que se adapta à aplicação e não o contrário. Por isso, seria muito interessante a existência de uma ferramenta que automatizasse a criação desse hardware reconfigurável para o robô a partir de um programa fonte da aplicação e que ao mesmo tempo otimizasse a geração do código objeto do programa para esse determinado hardware.

Dentro deste contexto foi criado o Projeto ARCHITECT-R [52] [4] [51] que visa a criação de uma ferramenta como a mencionada, explorando as técnicas de Computação Reconfigurável.

O objetivo do Projeto ARCHITECT-R (Fig. 1.1) é tornar-se uma ferramenta avançada de desenvolvimento de hardware para robótica. A partir de uma dada aplicação, escrita em linguagem CES, ela deverá gerar automaticamente (através de técnicas avançadas de ILP - Paralelismo em Nível de Instrução, computação reconfigurável, compilação e inteligência artificial) uma arquitetura reconfigurável para a execução desta aplicação específica e um conjunto otimizado de instruções de máquina para essa dada arquitetura. A arquitetura proposta será especificada por blocos lógicos arquiteturais escritos na linguagem de descrição de hardware VHDL (*VHSIC Hardware Description Language*, onde VHSIC é a sigla de *Very High Speed Integrated Circuit*) [76] [162] ou Verilog [43] [89].

Uma das tarefas mais importantes para o desenvolvimento do sistema ARCHITECT-R é a construção do compilador para a linguagem CES, atualmente não existe nenhum compilador para essa linguagem. Desse modo, pretende-se escolher como compilador base do ARCHITECT-R o GNU Pro [66] [67] [124], ou o SUIF [68] ou ainda o Elcor/Impact do sistema trimaran [144] [128] [61], todos para linguagens C/C++ e estendê-lo com técnicas de compilação para computação reconfiguráveis, algumas das quais contidas no compilador Nanya/Galadriel (*front-end e back-end compiler*, respectivamente) [122] [121] [39].

Figura 1.1: Objetivos do Projeto Architect-R.

Outra tarefa importantíssima será a construção de RPUs (*Reconfigurable Processor Units*), as quais são análogas as unidades de processamento dos microprocessadores convencionais, com a diferença de que estas unidades podem ser inseridas ou retiradas do hardware de acordo com a necessidade de utilização destes hardwares¹. Essas RPUs serão responsáveis por implementar diretamente no hardware alguns dos algoritmos mais comumente usados na robótica (tais como algoritmos de redes neurais, algoritmos genéticos e lógica fuzzy), bem como funções específicas da CES que podem sofrer um ganho muito elevado quando construídas no próprio hardware; em especial as funções que envolvem probabilidade.

Cabe ressaltar que para que o projeto ARCHITECT-R obtenha sucesso é necessário que o sistema conte com o suporte de um sistema operacional especial. Esse sistema operacional será responsável pela reconfiguração do robô e por prover algumas

¹ Alguns autores também chamam esse tipo de hardware de SFUs (*Special Functional Units*)

utilidades tipicamente associadas a sistemas operacionais (tais como comunicação de processos, controle de processos, controle de entrada e saída). Esse sistema operacional será particularmente complexo porque ele terá que trabalhar num sistema reconfigurável dinâmico; ou seja, o sistema pode ser reconfigurado em tempo de execução, utilizando-se múltiplos processadores. Esse sistema operacional de tempo-real (RTOS) será desenvolvido a partir do eCos (*Embedded Configurable Operating System*) [72] [73] [64], o qual é um sistema operacional parecido com o Linux especialmente criado para aplicações embarcadas e de tempo-real.

A ferramenta ainda terá que contar com um elemento que integre todos os elementos descritos acima da melhor forma possível. Esse elemento integrador foi denominado Legus. As funções do Legus são: definir quais as RPUs que estarão ativas a cada momento, qual é o conjunto de instruções que o compilador pode utilizar a cada momento e qual a tarefa que o sistema operacional terá que desempenhar.

O ARCHITECT-R não seria completo sem uma forma de validar o programa e o hardware gerado e de testar o desempenho do sistema. Para isso será necessário o desenvolvimento de um simulador parametrizável do sistema, semelhante ao utilizado no TRIMARAN da HP [144].

A proposta do ARCHITECT-R é bastante arrojada e praticamente impossível de ser desenvolvida por uma só pessoa em um programa de mestrado. Por isso o trabalho que será realizado no decorrer desse mestrado será apenas a criação de uma parte dessa ferramenta. Mais especificamente, serão tratados a criação de blocos arquiteturais (hardwares reconfiguráveis) para redes neurais artificiais utilizados pela linguagem CES e a modificação do compilador GNU Pro para reconhecer e utilizar esses blocos.

É importante ressaltar que o ARCHITECT-R é um trabalho conjunto do Laboratório de Computação Reconfigurável (LCR) do ICMC-USP com o LABIC (Laboratório de Inteligência Computacional), e servirá como ferramenta de apoio ao desenvolvimento do projeto ARMOSH (Aprendizado de Robôs Móveis via Software e Hardware - processo FAPESP nro. 2000/02959-3) que visa implementar algoritmos

de robótica em software e hardware reconfigurável [58].

No Capítulo 2 será discutida a computação reconfigurável e serão mostrados alguns exemplos de arquiteturas reconfiguráveis. O Capítulo 3 discute dois dos principais geradores de arquiteturas: o PICO e o Lx, ambos da HP. No Capítulo 4 serão introduzidos os robôs móveis e a sua problemática. O Capítulo 5 descreve a linguagem de programação de robôs CES, a qual será a linguagem utilizada no ARCHITECT-R. No Capítulo 6 será descrita a ferramenta para desenvolvimento de robôs móveis ARCHITECT-R e a linguagem UML, a qual está sendo usada para a especificação da ferramenta. As opções de compiladores para serem utilizadas no ARCHITECT-R são discutidas no Capítulo 7. As etapas para a construção de um gerador de RPU's para redes neurais MLP são comentadas no Capítulo 8. Concluindo a dissertação, o Capítulo 9 apresenta algumas opções de trabalhos futuros e algumas considerações finais sobre o trabalho.

Computação Reconfigurável

Existem classicamente duas formas de se executar um algoritmo computacional [90]: através de ASICs ou microprocessadores. Como os ASICs (também chamados de hardware totalmente customizados) são projetados para executarem uma determinada operação, eles são extremamente rápidos e eficientes quando estão executando a operação para a qual eles foram desenvolvidos. Contudo, após fabricado o ASIC não pode ser alterado. Caso seja necessário modificá-lo, ele tem que ser desenvolvido e fabricado novamente, o que é uma tarefa bastante onerosa (tanto do ponto de vista do tempo despendido quanto do dinheiro gasto no processo).

Por outro lado, os microprocessadores são dispositivos bastante flexíveis que podem ser programados para desempenhar qualquer operação digital. Entretanto, ele tem um desempenho menor quando comparado com um ASIC por causa do tempo gasto na busca e decodificação de instruções e por causa da sua não-especialização.

Uma nova forma de computação que vem ganhando destaque, principalmente

nos últimos anos, é a computação reconfigurável [71] [2] [83] [78] [146] [149] [145] [77].

Em termos mais básicos podemos definir a computação reconfigurável como sendo a capacidade que um sistema (hardware) possui de ser programado e reprogramado (quer seja em tempo de execução ou não) após a sua fabricação.

O hardware reconfigurável introduz um novo conceito que antes não existia: o conceito de hardware virtual. O conceito de hardware virtual é o de que só é necessário ter ativo no sistema o hardware dedicado para executar as tarefas que estão sendo executadas naquele instante. Deste modo, sempre que uma parte do hardware virtual não é mais necessária ela é "eliminada" do chip e sempre que uma nova funcionalidade é requerida ela é "inserida" no chip (o que é análogo ao conceito de memória virtual). Essa característica de poder possuir hardware virtual faz com que o hardware reconfigurável se adapte as reais necessidades da aplicação (software). Com isso, obtém-se a flexibilidade do software com o desempenho do hardware. Além disso, preenche-se a lacuna que existia anteriormente entre o software (flexível e lento) e o hardware (inflexível e rápido) [145] [146].

O hardware reconfigurável pode ser classificado segundo dois critérios [90]: acoplamento e reconfigurabilidade.

Em relação ao acoplamento têm-se as seguintes possibilidades (Fig.2.1):

Figura 2.1: Formas de acoplamento de um hardware reconfigurável [145].

- **Unidades Funcionais Reconfiguráveis (RPU's):** neste modelo o hardware reconfigurável é utilizado como se fosse uma unidade funcional do processador principal, acessando os registradores do próprio processador para armazenar seus dados de entrada e de saída. Isto permite um ambiente de programação tradicional com a adição de algumas instruções especiais que podem mudar com o tempo.
- **Coprocessador:** neste modelo o coprocessador é inicializado pelo processador principal que diz quais são, ou onde estão, os dados que o coprocessador necessita. O coprocessador efetua as operações necessárias independente do processador principal e retorna os resultados após o término da sua execução. Esse modo implica em um overhead maior de comunicação entre o processador e o hardware reconfigurável. Contudo pode aumentar o grau de paralelismo do sistema visto que o coprocessador opera independente do processador. Geralmente os coprocessador reconfiguráveis são maiores do que as unidades funcionais reconfiguráveis.
- **Processador:** agora o hardware reconfigurável opera como um processador adicional num ambiente multiprocessado. O overhead deste modelo é ainda maior do que no modelo coprocessador. Entretanto, o hardware reconfigurável ganha mais independência do processador, o que possibilita que ainda mais partes do processamento sejam passadas para o hardware reconfigurável.
- **Standalone:** aqui o hardware reconfigurável opera sozinho, sem a interferência de um processador. Esse modelo é recomendado para casos onde deseja-se processamento de alta capacidade que necessita de um hardware dedicado.

Em relação a reconfigurabilidade tem-se os seguintes modos (Fig.2.2):

- **Total:** implica em que todo o hardware tem que reconfigurado de uma só vez.

Figura 2.2: Formas de Reconfiguração [145].

- **Parcial:** permite que apenas alguns trechos do hardware sejam reconfigurados, mantendo-se os demais trechos intactos.
- **Estática:** o dispositivo necessita ser desligado para ser reconfigurado.
- **Dinâmica:** o dispositivo pode ser reconfigurado em tempo de execução.
- **De contexto único:** apenas uma configuração é carregada por vez.
- **De múltiplos contextos:** múltiplas configurações podem estar carregadas em um determinado momento. Contudo, apenas uma configuração pode estar ativa (sendo executada). Esse modelo permite uma reconfiguração rápida do dispositivo, a qual é feita através da troca da configuração ativa pela configuração necessária. Esse conceito é semelhante ao uso de uma memória cache numa arquitetura convencional, onde as páginas trocadas seriam os arquivos de reconfiguração do hardware a ser programado.

2.1 Paralelismo em Nível de Instrução

O paralelismo em nível de instrução (ILP) é uma família de técnicas de desenvolvimento de hardware (em especial, processadores) e compiladores que aumentam o desempenho dos computadores, fazendo com que operações, tais como leitura e

escrita de memória, adição de inteiros e multiplicação de ponto flutuante, sejam executadas em paralelo [8] [134].

As operações envolvidas são operações normais no estilo RISC (Reduced Instruction Set) e o programador escreve as suas aplicações como se estivesse escrevendo uma aplicação seqüencial convencional, ou seja, utilizando linguagens de alto nível como C/C++ ou Java. Um fator importante destas técnicas é que elas são transparentes aos usuários e, portanto, podem manter toda a base de software seqüencial instalada e ainda melhorar o seu desempenho.

Arquiteturas VLIW (Very Long Instruction Word) e Superescalares são exemplos de hardwares que utilizam técnicas de ILP. Software pipelining, previsão de saltos, execução especulativa e execução prediativa [133] [141] [154] são exemplos de técnicas de ILP utilizadas pelo compilador Elcor [128] [154].

Como um exemplo didático de ILP, será apresentado o trecho de programa escrito em linguagem de baixo nível da tabela 2.1.

Para este exemplo é utilizada uma arquitetura VLIW com 2 unidades de inteiros (IU), 2 unidades gerenciadoras de memória (MMU) e 1 unidade de salto (BR), e possuindo um conjunto de instruções descrito na tabela 2.2. Tomando-se por base a execução seqüencial do trecho de código da tabela 2.1 tem-se um tempo de execução de 9 ciclos. Utilizando-se técnicas simples de ILP aplicadas a essa arquitetura o tempo de execução caiu para 6 ciclos (Tab. 2.3) e houve um ganho de 33,3%, provando que mesmo aplicando-se apenas técnicas simples de ILP, pode-se ter um ganho considerável de desempenho¹.

A principal vantagem das técnicas de otimização ILP sobre outras técnicas (tais como vetorização) é que a ILP pode ser aplicada em código seqüencial convencional o que permite manter a base de software seqüencial instalada e melhorar o seu desempenho.

As técnicas de ILP são exploradas com muito sucesso nas ferramentas da HP

¹Um ganho ainda mais considerável de desempenho poderia ser obtido, visto que a maioria das unidades funcionais ficam ociosas a maior parte da execução do trecho.

Tabela 2.1: Trecho de Programa Escrito em Linguagem de Baixo Nível

Instruções	Ciclos
Loop: I1: T1=LOAD X(J)	2
I2: T2=T2+5	1
I3: T3=T2*T4	3
I4: U=U+T3	1
I5: J=J+1	1
I6: If J < 10 GOTO (Loop)	1
Total de Ciclos	9

Tabela 2.2: Conjunto de Instruções de uma Máquina VLIW Hipotética

Operação Executada	Unidade Funcional	Ciclos
Adição e Subtração	IU1 e IU2	1
Multiplicação	IU1	3
Leitura de Memória	MMU1 e MMU2	2
Escrita de Memória	MMU1 e MMU2	1
Comparação	BR	1
Salto Incondicional	BR	1
Salto Condicional	BR	1

Tabela 2.3: Execução do Código na Máquina VLIW Hipotética

Ciclo de Execução	IU1	IU2	MMU1	MMU2	BR
1	I2	I5	I1	⊗	⊗
2	⊗	⊗	⊗	⊗	⊗
3	I3	⊗	⊗	⊗	⊗
4	⊗	⊗	⊗	⊗	⊗
5	⊗	⊗	⊗	⊗	⊗
6	I4	⊗	⊗	⊗	I6

para desenvolvimento de arquiteturas [128] [154] [26].

Existem dois projetos na IIP para a geração de arquiteturas customizadas estilo EPIC [142] [153]. As ferramentas são o PICO (Program-On-Chip-Out) [129] [156] e Lx [56], os quais possuem objetivos arquiteturais semelhantes ao ARCHITECT-R.

Esses trabalhos serão analisados, posteriormente, no decorrer do desenvolvimento do ARCHITECT-R.

2.2 ILP e Computação Reconfigurável

Computação Reconfigurável são sistemas de computação paralela que exploram paralelismo em nível de instrução possuem o mesmo objetivo: acelerar a execução de uma dada aplicação e explorar suas peculiaridades.

Para a computação paralela, a melhora no desempenho é obtida através da exploração do paralelismo existente num programa e em seu mapeamento nas várias unidades funcionais de uma dada arquitetura. Para a Computação Reconfigurável, a aceleração na execução de uma aplicação é obtida transferindo-se as partes do programa que são computacionalmente mais intensivas (lentas) para as Unidades de Processamento Reconfigurável (RPU's). Essas duas técnicas podem ser unidas para a obtenção de melhores resultados.

O desenvolvimento de aplicações num ambiente de computação reconfigurável requer o uso de uma das seguintes metodologias:

1. O uso de objetos de hardware (cores) adquiridos junto a distribuidores ou desenvolvidos por um projetista de hardware, tendo-se em mente uma interface específica com a linguagem de software que está sendo utilizada. Essa metodologia é apropriada para o desenvolvimento de aplicações que necessitam de funções padrão tais como: redes neurais artificiais, algoritmos genéticos e transformação de Fourier. Contudo, essa metodologia exige que o usuário utilize as funções da linguagem que já estão mapeadas no hardware. Se o usuário não fizer uso dessas funções o sistema reconfigurável será mais lento,

consumirá mais energia e será mais caro do que um sistema convencional com os mesmos recursos de hardware e compilação. Ou seja, reutilizar os cores prontos agiliza demais as implementações mas restringe a flexibilidade.

2. O uso de uma ferramenta para a compilação de um programa em linguagem de alto nível para um código objeto que será executado num processador junto com seus arquivos de configuração usados para programar as RPU's. Essa abordagem é mais complexa, porém mais flexível.

Cada uma das metodologias anteriores possui suas vantagens e suas desvantagens. A melhor forma de obter as melhores RPU's possíveis é utilizando-se um compilador especial que detecte as melhores partes do código fonte para serem executadas em hardware reconfigurável, e que passe essa informação para uma ferramenta de síntese lógica de alto nível (HLS - High Level Synthesis)², a qual gerará as RPU's necessárias valendo-se de uma biblioteca de componentes de hardware. Essa abordagem será utilizada no ARCHITECT-R (Capítulo 6).

Para isso, o compilador deve empregar técnicas de otimização de forma a expor o máximo possível de paralelismo existente no programa. As técnicas que são tipicamente empregadas são: *hyperblock e superblock formation, loop unrolling, software pipelining, trace scheduling, strength reduction; common subexpression elimination e function inlining*.

Os componentes que formarão a biblioteca de componentes de hardware devem ser aqueles que serão mais tipicamente utilizados, os quais produzem o maior ganho de desempenho, e que podem ser identificados em tempo de compilação. Por exemplo, não adiantaria provermos componentes de hardware que implementassem redes neurais multi-camadas se não tivéssemos como identificar que um determinado trecho da aplicação necessita daquele componente. Utilizando-se essa técnica obtém-se os benefícios de cada uma das metodologias anteriormente citadas, minimizando os seus malefícios.

²HLS é o processo de transformação de uma descrição de hardware para hardware real.

2.3 Sistemas Reconfiguráveis

No passado, a computação reconfigurável era utilizada apenas para resolver problemas intrinsecamente paralelos, ou seja, problemas onde a habilidade do hardware reconfigurável de explorar o paralelismo espacial[49] garantia uma performance muito maior do que a dos dispositivos de propósito geral e, às vezes, até mesmo do que os supercomputadores. Contudo, essas tarefas eram bastante específicas e na maioria das vezes poderiam ser melhor solucionadas através do uso de ASICs.

A tendência moderna é a de se utilizar a computação reconfigurável para acelerar aplicações de propósito geral ou de uma área específica [54]. Para isso é necessário o desenvolvimento de novas ferramentas que apoiem o desenvolvimento das aplicações para esses sistemas, em especial o desenvolvimento de novos compiladores que sejam capazes de tirar o maior proveito possível do hardware reconfigurável. O desenvolvimento dessas ferramentas ainda está numa fase bastante inicial, mas os resultados obtidos já são bastante promissores.

Alguns sistemas reconfiguráveis que foram criados com sucesso são descritos nas seções seguintes.

2.3.1 GARP

O GARP [80] [86] [137] [82] [79] é o projeto de um sistema reconfigurável que está sendo desenvolvido na Universidade de Berkeley que tem por objetivo investigar a viabilidade de sistemas reconfiguráveis e da compilação para esses sistemas. O GARP combina um processador escalar MIPS com hardware reconfigurável, o qual é utilizado como um acelerador (Fig. 2.3). O hardware reconfigurável e a interface entre os componentes do sistema foram desenvolvidos tendo-se em mente a sua utilização em aplicações computacionais de propósito geral. O GARP foi projetado para trabalhar num ambiente de processamento que inclui programas estruturados, bibliotecas de subrotinas, mudanças de contexto, memória virtual e múltiplos usuários.

Figura 2.3: Diagrama de Blocos do GARP [82].

O projeto considerou que a parte reconfigurável do GARP seria utilizada para acelerar a execução de loops de aplicações de propósito geral. Dessa forma, a parte reconfigurável foi implementada como um coprocessador. Foram criadas instruções especiais no processador para controlar esse coprocessador.

As configurações do hardware reconfigurável podem ser armazenadas na memória principal (onde o tempo de reconfiguração é da ordem de milhares de ciclos de processamento), na cache do processador (onde o tempo de reconfiguração é da ordem de centenas de ciclos de processamento) ou numa cache especial de reconfiguração (onde a reconfiguração leva aproximadamente cinco ciclos).

O processador possui instruções especiais para configurar o coprocessador e carregar os dados necessários para iniciar a sua execução; como por exemplo, a posição inicial da memória onde o coprocessador deve ir buscar os dados sobre os quais ele deve executar uma determinada operação. Quando a configuração é carregada o coprocessador começa a executar a tarefa desejada até terminá-la. Uma nova configuração somente pode ser feita após o término dessa tarefa. Se o processador necessitar reconfigurar o hardware, ele é bloqueado até que a tarefa seja completada.

O hardware reconfigurável presente no GARP (Fig. 2.4) foi especialmente pro-

jetado e otimizado para executar tarefas numéricas (soma, subtração, multiplicação e divisão).

O GARP conta com um compilador para a linguagem C [82] [80]. Esse compilador é derivado do SUIF [68]. O compilador é responsável pelas seguintes tarefas:

Figura 2.4: Bloco Lógico do Hardware Reconfigurável do GARP [137].

Tabela 2.4: Ganho de Desempenho do GARP sobre o SPARC utilizando-se Código Gerado na Mão.

Aplicação	Tamanho dos Dados	Ganho de Desempenho
filtro de média para imagens	640x480 pixels	43
DES	1MByte	18.7
strlen	1024 chars	14.2
strlen	16 chars	1.84
sort	2 MBytes	2.2

- Traduzir o código-fonte para uma linguagem intermediária;
- Particionar o que será computado no hardware reconfigurável e o que será computado no MIPS;
- Mapear, posicionar e fazer o roteamento da parte que será implementa em hardware;
- Gerar as configurações, gera o código que será rodado no MIPS;
- Inserir algumas instruções para a sincronização entre o coprocessador e o MIPS.

A maioria das técnicas aplicadas por esse processador derivam de técnicas de paralelismo em nível de instrução (ILP) [81] [122] [96] [151] [3] [144] [128].

Uma característica marcante do GARP é que a compilação de uma aplicação nesse sistema leva menos tempo do que a síntese de hardware na maioria dos compiladores de linguagens de descrição de hardware (HDLs). Isso não ocorre na maioria dos sistemas reconfiguráveis e é decorrente principalmente da estrutura do hardware reconfigurável [137].

O GARP tem obtido bons resultados quando comparado com processadores de propósito geral (Tab. 2.4). Contudo, o GARP ainda não foi implementado em silício e todos os resultados obtidos até agora são decorrentes de simulação.

2.3.2 RAW

O RAW é um sistema reconfigurável que está sendo desenvolvido no MIT. O princípio pelo qual o RAW³ [10] [9] [30] [29] [7] é o de criar hardwares simples cuja arquitetura esteja totalmente exposta ao compilador (ou ao software). Essa é a mesma premissa de projeto dos processador VLIW, com a diferença de que o RAW possui elementos reconfiguráveis.

A arquitetura do RAW (Fig. 2.5) é composta por um conjunto de blocos interconectados, os quais possuem memória de instruções, memória de dados, unidades lógicas e aritméticas (ULAs), hardware reconfigurável e comutadores programáveis (para lidar com roteamento dinâmico e estático). Cada bloco suporta múltiplos níveis de granularidade das operações (bit, byte e word) o que permite que o programador explore melhor cada um dos blocos. Além disso, a parte reconfigurável de cada bloco permite que o programador crie operações especiais para aquela aplicação em particular.

A estrutura do RAW foi criada para explorar o paralelismo em nível de instrução (ILP). Em particular, para explorar a possibilidade de pipeline entre as operações.

³O nome RAW vem do fato de que a arquitetura é simples - "crua".

Figura 2.5: Arquitetura dos Computadores RAW [10].

Entretanto, seu hardware simplista não permite alguns conceitos avançados de ILP, tais como execução especulativa e renomeamento de registradores. Os projetistas desenvolveram o hardware de forma a ficar o mais simples possível para assim conseguir colocar mais blocos num único processador RAW.

O RAW foi desenvolvido de forma a expor o máximo possível da arquitetura do hardware para o compilador e fazer com que o compilador faça o agendamento estático das instruções. Devido a esse fato, foi incluído no hardware o mínimo de suporte possível para lidar com elementos dinâmicos, tais como ponteiros e desvios. Como o hardware possui pouco suporte a elementos dinâmicos, é de responsabilidade do compilador gerar código para lidar com essa parte da aplicação.

Ainda não existe um compilador para o RAW, mas existem algumas diretivas para a sua criação. O compilador para o RAW deverá aceitar um programa escrito numa linguagem de alto nível e mapeá-la numa arquitetura RAW de forma a explorar o máximo de ILP possível. Para isso serão necessários os seguintes passos [10]:

- **Particionamento:** nessa fase o código é paralelizado (dividido em threads) de forma que todos os blocos da arquitetura estejam ocupados. Durante essa etapa é considerado que todos os blocos podem comunicar-se com todos os demais blocos e que a quantidade de registradores presentes em cada bloco é ilimitada.
- **Posicionamento:** nessa fase cada thread é alocado para um bloco de forma a minimizar a latência de comunicação entre os blocos.
- **Roteamento:** durante essa fase os recursos de conexão da arquitetura são alocados.
- **Configuração:** nessa etapa são criadas e alocadas as configurações do hardware reconfigurável de cada um dos blocos. Pretende-se utilizar uma ferramenta de síntese lógica para isso.

Tabela 2.5: Ganho de Desempenho do RAW sobre o SPARC 20/71 utilizando-se Código Gerado na Mão.

Aplicação	Tamanho dos Dados	Ganho de Desempenho
Bubble Sort	64 elementos de 32 bits	7
Jacobi	256 elementos de 8 bits	230
Merge Sort	14 elementos de 32 bits	2.6
N Rainhas	16 elementos de 1 bit	3.96
Fechamento Transitivo	512 elementos de 1 bit	398

Não existe nenhuma implementação física do RAW; todos os experimentos realizados até hoje foram obtidos utilizando-se um simulador. Os resultados iniciais obtidos são promissores (ver Tab. 2.5).

2.3.3 Chimaera

O projeto Chimaera [125] [123] [11] [126] [152] foi desenvolvido na Universidade de Washington. O principal objetivo do projeto Chimaera é prover processadores com conjuntos de instrução (ISA) variáveis, de forma que instruções mais apropriadas para cada aplicação possam ser inseridas.

O sistema Chimaera é composto de um processador central e de uma unidade funcional reconfigurável. Como a parte reconfigurável foi implementada como uma unidade funcional, o hardware reconfigurável tem acesso aos registradores do processador central.

A arquitetura do Chimaera (Fig. 2.6) é composta de um array reconfigurável (RA), de um arquivo de registradores sombra (SRF), unidade de controle de execução (ECU), da unidade de controle de configuração e cache e do processador central (CCCU).

O array reconfigurável é uma coleção de blocos lógicos programáveis organizados em linhas interconectadas (atualmente são 32 colunas). Cada coluna possui 32 blocos lógicos (o mesmo número de bits em um registrador do processador central). Cada

Figura 2.6: Arquitetura do Sistema Chimaera [125].

bloco lógico pode ser configurado para trabalhar como um 4-LUT (LookUp-Table de 4 bits), como duas 3-LUTs, ou como uma 3-LUT e lógica de computação de carry-out. A computação do carry-out permite a otimização de operações de soma, subtração, comparação e paridade.

Figura 2.7: Arquitetura dos Blocos Lógicos do Sistema Chimaera [152].

A entrada e saída de dados do array (RA) reconfigurável é feita através do arquivo de registradores sombra (SRF).

O RA pode conter configurações para mais de uma operação de RPU. Cada configuração é responsável por uma operação de RPU. As configurações são feitas através da unidade de controle de configuração e cache (CCCU) e da unidade de controle de execução (ECU). A CCCU é responsável por determinar quais configurações estão ativas e gerenciar a cache de configuração. A ECU é responsável por determinar quando uma operação de RPU é requerida e por ativar a CCCU caso a configuração necessária para aquela operação esteja ativa. Cada operação de RPU possui um opcode, um registrador de destino e um ID para a sua configuração (cada configuração é univocamente identificada pelo seu ID).

As configurações são organizadas em linhas, ou seja, todas as configurações possuem um número de bits que é múltiplo do número de bits necessário para configurar uma linha do RA. Essa estrutura permite que a reconfiguração dinâmica e parcial do RA seja feita de forma simples e rápida.

O compilador do Chimaera [11] [126] foi desenvolvido a partir do GCC [66]. Para lidar com as operações de RPU (unidade funcional reconfigurável) foram introduzidas três novas otimizações ao gcc:

1. **SWAR (SIMD Within a Register):** otimização que concatena 4 operações de 8 bits em uma única operação de 32 bits. Aplicações multimídia podem tirar bastante proveito desse tipo de otimização.
2. **Localização de controle:** transforma blocos de instruções contendo desvios em uma única instrução (análogo aos algoritmos de *hyperblock* e *superblock formation* [151] [128]). Esse tipo de otimização visa tornar visível para o compilador um nível maior de paralelismo em nível de instrução.
3. **Combinação de Instruções:** combina múltiplas instruções em uma única instrução da RPU. As operações que serão combinadas devem ser possíveis de ser implementadas na RA, ou seja, devem ser operações aritméticas ou lógicas.

O sistema Chimaera já está todo implementado e obteve bons resultados durante seus experimentos (Tab. 2.6).

Tabela 2.6: Desempenho do Sistema Chimaera

Benchmark	Descrição	MIPS
Mpegenc	Encoder de MPEG	1139
Adpcm enc	Compressão de Voz	6.6
Adpcm dec	Descompressão de Voz	5.6
Comp	Compressão de Imagens	34.1
Decomp	Descompressão de Imagens	32.7

2.3.4 DISC

O DISC [98] [97] é uma arquitetura reconfigurável implementada pela universidade de Young. Como o próprio nome já diz (DISC é a abreviação em inglês para Computador com Conjunto de Instruções Dinâmico), o DISC foi criado para permitir que o conjunto de instruções do processador se adapte as necessidades da aplicação executada.

O sistema DISC é composto de um processador de propósito geral, um controlador geral e do hardware reconfigurável (Fig. 2.8).

Figura 2.8: Diagrama de Blocos do Sistema DISC [97].

O hardware reconfigurável é composto de 56 linhas de blocos reconfiguráveis, onde cada uma possui 56 blocos lógicos. A reconfiguração do hardware reconfigurável é feita basicamente da mesma forma que no Chimaera: as configurações são divididas

em linhas e carregadas sempre que for necessário.

O controlador geral é o responsável por fazer a comunicação com o processador central, com os periféricos e com a memória. Além disso, ele também é o responsável por armazenar as configurações e fazer a reconfiguração do hardware reconfigurável sempre que necessário.

Para se saber quais instruções são possíveis durante a execução do sistema é utilizada uma biblioteca de módulos de instrução, as quais possuíam as configurações associadas a cada instrução. Essa biblioteca é carregada junto com o controlador geral (Fig. 2.9). Todas as instruções (configurações) customizadas devem ser feitas pelo próprio usuário.

Figura 2.9: Biblioteca de Módulos de Instrução[97].

O DISC é uma arquitetura simples e foi projetada visando a performance do sistema. Os desenvolvedores apenas querem estudar um computador com um conjunto de instruções dinâmico e a sua problemática.

2.3.5 PRISC

PRISC (Programmable Instruction Set Computers) [47] [46] é uma arquitetura reconfigurável desenvolvida pela Universidade de Harvard. O PRISC amplia o conjunto de instruções de um processador RISC de forma a introduzir instruções especiais para a aplicação que está sendo executada.

Essas instruções especiais introduzidas são executadas em uma unidade funcional programável (PFUs). Para gerar essas instruções específicas de forma automática foram desenvolvidas rotinas especiais de compilação que analisam a complexidade de criação de hardware para cada instrução. Usando essa informação o compilador interage com ferramentas de síntese de hardware para selecionar sequências de instruções que se beneficiam da execução nas PFUs.

No PRISC o hardware reconfigurável foi inserido diretamente na CPU. Dessa forma, ele interage diretamente com os registradores do processador RISC (Fig. 2.10).

Figura 2.10: Arquitetura dos Computadores PRISC [47].

De maneira geral, o hardware reconfigurável é mais lento do que hardware especializado para uma determinada tarefa. Assim, o PRISC não permite que uma funcionalidade existente nas unidades funcionais convencionais seja replicada na PFU. A PFU possui duas entradas e uma única saída, de modo que ela somente pode implementar funções de até duas entradas com uma única saída. Para exe-

enttar as operações na PFU foi desenvolvida uma única instrução: `expfu` (execute a unidade funcional programável). Essa instrução é composta de cinco campos: o opcode, o primeiro registrador fonte, o segundo registrador fonte, o registrador destino e o número da operação especial a ser executada. Durante a fase de compilação foi assinalado um número de operação para cada instrução especial que o compilador designou para ser executada na PFU.

Apesar de simples, a arquitetura do PRISC obteve bons resultados em aplicações CAD⁴ (Fig. 2.11).

Figura 2.11: Ganho de Desempenho utilizando o PRISC [46].

2.3.6 PipeRench

O PipeRench [135] [136] [36] é uma arquitetura reconfigurável desenvolvida pela Universidade de Carnegie Mellon (Fig. 2.12).

O PipeRench utiliza uma técnica chamada de reconfiguração de pipeline. Essa técnica permite que o hardware execute mais estágios de pipeline do que seria possível utilizando-se as técnicas convencionais. Ela tira proveito da capacidade do hardware reconfigurável criar hardware virtual. Dessa forma, um pipeline de cinco

⁴EQN: transforma uma equação lógica em uma tabela verdade.

S2K: é parte de uma ferramenta de abstração de transistores.

WLC: é uma aplicação que testa a conectividade de fios num projeto esquemático.

LSIM: é um simulador lógico.

Figura 2.12: a) Estágios Virtuais do Pipeline. b) Estágios Reais do Pipeline [135].

estágios pode ser executado num hardware que somente permite que três estágios estejam ativos a cada instante. A reconfiguração de pipeline impõe uma restrição sobre o tipo de operações que podem ser executadas: elas só podem ser dependentes do estágio atual e anterior do pipeline.

Na sua implementação atual o PipeRench é um processador reconfigurável conectado a um processador convencional. O PipeRench é composto de múltiplas camadas (estágios reais do pipeline), as quais são compostas de inúmeros elementos de processamento (PEs) (Fig. 2.13).

Cada PE é composto de um arquivo de registradores e de uma unidade lógica aritmética (ULA) (Fig. 2.14). Cada ULA é composta por LUTs e por uma lógica adicional para permitir a avaliação e propagação rápida de carry-bits. Cada PE pode acessar dados dos PEs do estágio anterior ou dos PEs do mesmo estágio que ele.

O compilador do PipeRench é parametrizável. Ele aceita como parâmetros o número de estágios reais do pipeline, o número de elementos de processamento por estágio do pipeline, a largura de dados que cada PE pode processar, entre outras

Figura 2.13: Arquitetura do PipeRench [135].

Figura 2.14: Arquitetura dos Elementos de Processamento [135].

coisas.

A linguagem utilizada por esse compilador é a DIL (Dataflow Intermediate Lan-

guage), a qual deriva os operadores da linguagem C. Uma característica importante da DIL é que ela permite que o usuário especifique o tamanho dos dados de forma a utilizar o mínimo de bits possível (se o usuário não especificar o tamanho dos dados, esses são setados para valores *default*).

Duas otimizações importantes para o PipeRench é a *loop unrolling*, a qual desenrola loops (transforma o *loop* em código linear), e a *function inlining*, a qual substitui chamadas de procedimentos e funções pelo código do procedimento ou função requisitada. Essas otimizações são importantes por exporem um maior grau de paralelismo em nível de instrução para as etapas seguintes do compilador [122] [128]. Depois dessas otimizações o compilador efetua mais uma transformação do código-fonte de forma a tornar operações complexas, tais como multiplicação e divisão, em operações mais simples, tais como *shifts* e somas. Isso é importante porque cada estágio do pipeline deve levar o mesmo tempo para ser executado e essas operações complexas afetariam a performance do sistema. Após realizar todas as otimizações o compilador cria as configurações para cada um dos estágios do pipeline e gera o código executável que será executado no PipeRench.

O PipeRench foi comparado com um computador UltraSparc II de 300 MHz. Os resultados obtidos podem ser vistos na figura 2.15

2.4 Perspectivas da Computação Reconfigurável

Os chips de computadores estão ficando cada vez mais densos (com mais portas lógicas) e essa tendência deverá ser mantida nos próximos anos. Entretanto, espera-se que por volta de 2010 este aumento de densidade dos chips não resulte mais em um aumento da velocidade (*clock*) ou performance (*throughput*) dos computadores de propósito geral. Espera-se que nessa época os chips consigam comportar por volta de um bilhão de portas lógicas. Com isso, o objetivo dos projetistas de hardware será descobrir a melhor forma de aproveitar toda essa quantidade de recursos [77].

Uma possível resposta para esse problema é a introdução de ítems customizados

Figura 2.15: Ganho de Desempenho do PipeRench com Relação a um Computador Ultra Sparc II 300 MHz [36].

nos processadores de propósito geral. A tendência atual é de que a computação reconfigurável seja utilizada para esse fim. Mas antes que isso se torne uma realidade, é necessário que a construção de hardware customizado utilizando computação reconfigurável se torne uma tarefa mais fácil. De preferência automatizada.

O objetivo do ARCHITECT-R, e dos sistemas de computação reconfigurável citados anteriormente, é exatamente o de tornar automática essa construção de itens customizados. Ao fazerem isso, esses projetos não visam um impacto na tecnologia moderna de construção de computadores; mas sim um impacto futuro na computação como um todo.

Geração Automática de Arquiteturas de Computadores

Devido a constante evolução da tecnologia de integração de circuitos, o mercado de computação está sofrendo uma tendência de migração dos computadores pessoais para sistemas embutidos. Conseqüentemente, haverá cada vez mais a necessidade da criação de novos circuitos eletrônicos. Além dessa demanda por quantidade, a complexidade dos circuitos a serem projetados também está aumentando vertiginosamente. No caminho inverso, o número de profissionais voltadas para o projeto de hardware têm caído ou se mantido constante.

Assim sendo, é inevitável vislumbrar um futuro (bastante próximo) onde não haverá profissionais suficientes para atender a demanda. Cientes disso, as grandes empresas desenvolvedoras de hardware têm buscado caminhos alternativos. Um desses caminhos alternativos é a criação de geradores automáticos de hardware; em

particular, geradores automáticos de arquiteturas de computadores. Geradores automáticos de arquiteturas de computadores são sistemas computacionais capazes de desenvolver o hardware e as ferramentas necessárias para a utilização desse hardware, tais como compiladores e sistemas operacionais. Atualmente somente software é usado, contudo existe a possibilidade de, no futuro, se utilizar hardware para esse fim também.

A empresa que tem investido mais fortemente nesse seguimento e, por conseguinte tem obtido os melhores resultados, é a HP. Ela possui atualmente duas pesquisas distintas nessa área: o PICO e o Lx, as quais serão discutidas nas seções seguintes.

3.1 PICO - Program In, Chip Out

Como o próprio nome diz, a intenção desse projeto é gerar toda uma arquitetura (incluindo as ferramentas) à partir do código-fonte de um programa. O ciclo de desenvolvimento do PICO [156] [129] [63] pode ser observado na Figura 3.1.

Figura 3.1: Ciclo de Desenvolvimento no PICO [156].

Além do programa (*workload*), o PICO também recebe como entrada alguns parâmetros que especificam algumas necessidades da aplicação para a qual a arquite-

tura deverá ser gerada (tais como consumo máximo de energia, tamanho máximo do chip de silício, número máximo/mínimo de registradores, *throughput*, entre outros). Depois disso, o sistema efetua uma busca no espaço de possíveis arquiteturas (através do Spacewalker) de forma a encontrar uma arquitetura que se constitua como uma solução (quasi) ótima para a aplicação. O espaço de busca é constituído por arquiteturas estilo EPIC [142] [153] [26] que respeitem os parâmetros de entrada.

Na verdade, o Spacewalker pode ser dividido em dois programas distintos: um para buscar a arquitetura convencional ótima (PICO-VLIW - Fig. 3.2) e outro para encontrar arquiteturas sistólicas para otimização de loops (PICO-NPA - Fig. 3.3).

Figura 3.2: Sistema de Desenvolvimento do PICO-VLIW [129].

Após o Spacewalker determinar a arquitetura ótima, a descrição (em formato mdes [155]) é utilizada para a geração do hardware da arquitetura, um compilador baseado no Elcor [128] e um simulador [144]. O simulador é, então, utilizado para verificar o sistema e fornecer dados para um avaliador que analisa se a arquitetura pode ou não ser melhorada. Se houver a possibilidade de melhoras, o sistema é reativado à partir do Spacewalker só que com novos parâmetros de especificação da arquitetura de forma a guiar o Spacewalker a uma nova arquitetura melhor.

Figura 3.3: Sistema de Desenvolvimento do PICO-NPA[63].

3.2 Lx

O Lx [56] é um gerador menos voltado para pesquisa e mais voltado para o uso comercial. Essa característica faz com que ele se utilize de uma arquitetura base menos rebuscada (Fig. 3.4).

Além disso, o sistema em si é menos automatizado: ao invés de esperar que a ferramenta faça todo o trabalho, o Lx espera como entrada (além do código-fonte e parâmetros de especificação da arquitetura) a arquitetura inicial, a qual deve ter sido gerada por um projetista humano (Fig. 3.5).

As limitações anteriormente citadas fazem com que a ferramenta seja mais rápida que o PICO. Outra diferença fundamental entre o PICO e o Lx é que no caso do segundo, circuitos específicos para algumas partes da aplicação (geralmente loops) devem ser criados pelo projetista humano no momento do desenvolvimento da arquitetura inicial (o que pode vir a limitar bastante a utilização desse tipo de recurso).

O ciclo básico de desenvolvimento de ambas as ferramentas é basicamente o mesmo, só que as ferramentas geradas e utilizadas são distintas como pode ser observado na Figura 3.6.

Figura 3.4: Arquitetura do Hardware do Lx [56].

Figura 3.5: Ciclo de Desenvolvimento no Lx [56].

Figura 3.6: Ciclo Detalhado de Desenvolvimento do Lx [56].

Uma das características do Lx é que ele desenvolvido visando projetos bastante flexíveis, ou seja, de forma que a arquitetura gerada para uma aplicação possa ser utilizada de forma quasi-ótima por um conjunto de aplicações (Fig. - o Lx se encaixa no lado esquerdo da figura). Na verdade, o fator que tem sido mais pesquisado dentro do Lx é o quão boa uma arquitetura gerada para uma aplicação específica pode ser para o conjunto de aplicações que pertencem a mesma área.

Figura 3.7: Possibilidades de Customização dentro dos Geradores de Arquiteturas.[56].

3.3 Considerações Finais

Com a demanda crescente por circuitos digitais para sistemas embutidos e a complexidade também crescente de tais circuitos, algumas empresas de desenvolvimento de hardware ficaram preocupadas com a falta de profissionais para essa área. A maioria das empresas (como a Motorola, por exemplo) adotaram o uso de reuso de componentes de hardware na forma de IPs (sigla em inglês para Propriedade Intelectual). Outras empresas mais de vanguarda, como é o caso da HP, optaram pela criação de geradores de arquiteturas de computadores. Apesar de mais complexos (e ainda distantes dos desempenhos obtidos por projetistas humanos), esse tipo de ferramenta possui grande potencial futuro e muitas dessas ferramentas devem surgir num futuro relativamente próximo. Não espera-se que esse tipo de ferramenta venha a substituir os projetistas humanos, visto que a criação dos componentes de hardware que servem como base para a geração do hardware de tais ferramentas ainda será desenvolvido por projetistas humanos, mas, sim, que sirvam como uma ferramenta de desenvolvimento inicial dos projetos, os quais deverão ser revistos e melhorados por projetistas humanos experientes.

Ainda é importante salientar que muitas das idéias do ARCHITECT-R foram derivadas do PICO e do Lx. Contudo o ARCHITECT-R ainda mantém suas qualidades devido a algumas idéias próprias e inéditas tais como o uso de compilação dinâmica aliado ao uso de computação reconfigurável.

Robótica

Robôs são dispositivos mecânicos versáteis (por exemplo, braços mecânicos articulados, veículos terrestres, aéreos ou submarinos, etc.) equipados com sensores e atuadores sob o controle de um sistema computacional. Eles realizam tarefas executando movimentos num espaço físico. Este espaço é povoado por vários objetos e está sujeito às leis da natureza [1].

Numa primeira etapa, houve um grande desenvolvimento na área de robótica industrial. A implantação no chão de fábrica de robôs industriais trouxe benefícios como a melhoria da eficácia e da qualidade, redução da mão-de-obra, maior confiabilidade e redução de custos. Vantagens adicionais incluem a capacidade de realizar tarefas para as quais os humanos teriam grande dificuldade e a remoção de humanos de tarefas em ambientes perigosos. Esses robôs eram pouco sofisticados e na maioria das vezes atuavam em ambientes estáticos.

Numa nova etapa de evolução, pesquisadores em robótica têm concentrado es-

forços na construção de Robôs Móveis, introduzindo as capacidades de mobilidade e autonomia para reagir adequadamente a ambientes dinâmicos, o que abre um vasto campo de novas aplicações e conseqüentemente novos desafios.

4.1 Paradigmas da Robótica

Um paradigma é uma filosofia ou um conjunto de suposições e técnicas que caracterizam uma abordagem de resolução de um problema [140]. A aplicação do paradigma correto torna a resolução de um problema mais simples. Portanto, ter conhecimento dos paradigmas de robótica é importante para se programar um robô de forma correta para uma determinada aplicação.

Atualmente existem três paradigmas em robótica: deliberativo, reativo e híbrido. Os paradigmas divergem sobre dois aspectos:

1. Pela forma como eles relacionam as três primitivas da robótica: sentir, planejar e agir. Se uma função recebe dados dos sensores do robô e transforma esses dados em informações úteis para outras funções do robô, essa função é classificada na categoria de sentir. Se uma função recebe informações (quer seja direto dos sensores quer seja de outras funções) e produz uma ou mais tarefas que o robô deve realizar, essa função é classificada na categoria de planejar. Se uma função produz dados para os atuadores do robô, essa função é classificada na categoria de agir.
2. Pela forma como os dados sensoriais são processados e distribuídos pelo sistema. Os dados podem ser processados localmente por cada função ou podem ser processados por uma única função que produz um modelo global do mundo (ambiente onde o robô está atuando) e distribui essa informação para as demais funções.

4.1.1 Paradigma Deliberativo

O paradigma deliberativo é o mais antigo dos paradigmas. Ele dominou as implementações de robôs de 1967 até 1980 (quando surgiu o paradigma reativo).

O modelo deliberativo é sequencial por natureza. Inicialmente o robô “sente” o mundo, o ambiente e constrói um mapa global do ambiente (por ambiente não entendam apenas o mundo exterior ao robô, o seu estado interno também faz parte do seu ambiente). Depois disso, já sem receber dados dos seus sensores, o robô planeja a melhor forma de obter os seus objetivos. Finalmente, o robô age de forma a seguir o plano traçado. Essa sequência é seguida de forma cíclica durante toda a execução do algoritmo do robô.

Como fica claro na sequência de ações do robô, o paradigma deliberativo recebe todos os dados dos sensores em uma etapa e gera a representação global do ambiente que é utilizada durante as fases de planejamento e atuação.

A principal vantagem desse paradigma é que ele é simples e fácil de ser codificado: existe uma ordem clara entre as tarefas a serem executadas.

O principal problema desse paradigma é que ele se baseia na suposição do mundo fechado, ou seja, ele supõe que todas as informações que o robô precisa saber estão contidas no seu modelo de mundo. Isso é ruim por dois motivos: primeiro é muito difícil especificar e armazenar todas as informações sobre o ambiente e, se houver o esquecimento de algum detalhe, o robô pode ser surpreendido e não funcionar corretamente. Segundo, para realizar até mesmo tarefas simples o robô precisa lidar com um conjunto de dados bastante grande no qual a maioria das informações são irrelevantes, o que torna o robô mais lento do que o necessário (por que o robô precisa saber que existe uma porta na sala ao lado se tudo que ele quer é pegar um objeto que está no meio dessa sala?).

Uma desvantagem adicional desse sistema é de que o robô leva muito tempo para reagir a mudanças no seu ambiente. Suponha que o robô desempenhe suas tarefas numa biblioteca e que uma prateleira esteja caindo sobre ele, se ele estiver na sua

fase de planejamento (que geralmente é demorada) a prateleira irá cair em cima do robô antes que ele receba os dados dos sensores dizendo que a prateleira está caindo.

4.1.2 Paradigma Reativo

O paradigma reativo surgiu da insatisfação dos pesquisadores com o paradigma deliberativo e com o aumento do fluxo de idéias etimológicas [140]. Essas idéias sugeriam que a inteligência nos animais era decomposta verticalmente e não horizontalmente como no sistema deliberativo (Figs. 4.1 e 4.2). Desta forma, o paradigma reativo recebe os dados dos sensores e já age, sem nenhum planejamento. Ou seja, o ciclo sentir-planejar-agir do sistema deliberativo é reduzido para sentir-agir.

Figura 4.1: Decomposição Horizontal.

Figura 4.2: Decomposição Vertical.

Todo o paradigma reativo é baseado no conceito de comportamentos. Um comportamento é um mapeamento direto dos dados dos sensores em padrões de ações, as quais são utilizadas para se obter um determinado objetivo. Geralmente, um robô possui vários comportamentos. Esses comportamentos são organizados em camadas de forma que comportamentos em camadas superiores possam inibir comportamen-

tos em camadas inferiores¹. Um exemplo disso é um robô que possui o comportamento de ficar andando aleatoriamente por uma sala numa camada e numa camada superior possui o comportamento de seguir paredes. Enquanto o robô não identificar uma parede ele irá andar aleatoriamente. Assim que ele identificar uma parede ele irá segui-la; e, portanto, irá parar de andar aleatoriamente. Desta forma, o comportamento de seguir paredes inibiu o comportamento de andar aleatoriamente.

A forma como um robô reativo funciona depende de todos os comportamentos que esse robô possui (isso é chamado de comportamento emergente). Quase sempre um robô com mais comportamentos é considerado mais inteligente do que outro. Contudo, na verdade, os robôs reativos não são inteligentes: eles apenas são estimulados e respondem a esse estímulo. A inteligência dos robôs reativos está nos olhos do observador [132]. Quem irá dizer que um robô que é capaz de buscar um objeto e trazê-lo até você não possui nenhum tipo de inteligência?

Nas primeiras implementações de robôs reativos foi usada a idéia de um sensor e um comportamento [140]. Entretanto, com o passar do tempo e com os resultados de inúmeras pesquisas, ficou comprovado que para comportamentos mais avançados era melhor utilizar os dados de vários sensores², pois isso implicava num aumento da precisão das informações recebidas pelo comportamento.

Uma característica interessante dos robôs reativos é que eles não possuem nenhuma representação do ambiente; ou seja, "o mundo é a sua melhor representação" [132]. Se por um lado isso é uma vantagem sobre o paradigma deliberativo, que na maioria das vezes necessita de quantidades enormes de dispositivos de armazenamento de dados para manter as suas representações do ambiente, por outro lado também é uma desvantagem. Como um robô reativo que possui o comportamento de seguir uma parede sabe que ele não está andando em círculos? Simples, ele não sabe! [140]

A principal vantagem do paradigma reativo é que ele permite a criação de robôs mais rápidos, visto que eles não possuem a fase de planejamento. Outra vantagem

¹Geralmente, os comportamentos das camadas de nível mais alto são mais rebuscados.

²Essa técnica é denominada fusão de sensores

é que por ser modular (os robôs são decompostos em comportamentos), é mais fácil reaproveitar os componentes utilizados na criação de um robô em outro (qual robô móvel que não precisa se preocupar em evitar colisão?).

4.1.3 Paradigma Híbrido

Os paradigmas deliberativo e reativo podem ser vistos como complementares. Conseqüentemente era apenas uma questão de tempo até que pesquisadores cogitassem uní-los. A princípio, acreditou-se que essa mistura apenas traria desvantagens. Os robôs seriam mais lentos do que os reativos e ainda mais complexos de se programar do que os robôs deliberativos. O consenso na época era de que se uma determinada pesquisa estivesse projetando um robô para um ambiente suficientemente bem comportado e fácil de representar, ela deveria utilizar o paradigma deliberativo, caso contrário ela deveria utilizar o paradigma reativo.

Contudo, atualmente, acredita-se que o paradigma híbrido é o melhor de todos os paradigmas. Com a possibilidade de se executar trechos de programas em paralelo, surgiu a oportunidade de se executar o planejamento e os comportamentos reativos ao mesmo tempo. Deste modo, a perda de desempenho já não é mais tão significativa e essa arquitetura paralela permite que a parte deliberativa escolha quais os comportamentos que devem estar presentes no robô a cada instante. Assim, o comportamento do robô pode ser dinamicamente reconfigurado, o que pode trazer um ganho de desempenho ao invés de deteriorização do mesmo.

Em termos das primitivas básicas da robótica, os robôs híbridos possuem uma fase de planejamento em paralelo com uma fase sentir-agir. Isso é importante, pois permite, por exemplo, que os robôs tracem a melhor trajetória entre a sua localização atual e seu objetivo, sem que ele fique lento ou perca a capacidade de evitar obstáculos. Para que os robôs híbridos possam planejar foi necessário reintroduzir uma representação do ambiente. Porém, essa representação não precisa mais ser tão precisa: a parte reativa do robô pode lidar com alguns imprevistos rapidamente. Então, concluindo, qual deve ser a proporção entre deliberativo e

reativo que um robô híbrido deve ter? Essa questão ainda permanece em aberto e muitos acreditam que a sua resposta seja dependente da aplicação do robô.

4.2 Arquiteturas de Robôs

Arquiteturas de Robôs são sistemas computacionais e especificações das características desejadas em um robô, os quais provém linguagens e ferramentas para a construção de sistemas robóticos [33].

A escolha de uma arquitetura para o robô afeta todo o projeto e desenvolvimento do mesmo [85]. Assim surgiu a seguinte pergunta: como avaliar a utilidade de uma determinada arquitetura? Arkin propôs os seguintes critérios [33]:

- **Suporte à Paralelismo:** a maioria dos comportamentos de um robô são inerentemente paralelos, pois o robô necessita adquirir dados dos seus sensores, planejar uma forma de obter seu objetivo, evitar colidir com objetos e pessoas e tudo isso deve ser feito ao mesmo tempo. Portanto, é importante considerar qual o suporte que a arquitetura fornece para a execução paralela de tarefas.
- **Portabilidade de Hardware:** esse critério se refere à capacidade da arquitetura em se adaptar aos atuadores e sensores do robô e de a mesma ser mapeada diretamente em hardware.
- **Portabilidade de Ambiente e Utilidade:** testa se a arquitetura possui a capacidade de se adaptar a novos ambientes e a diferentes propósitos de utilização.
- **Suporte à Modularidade:** diz respeito ao suporte que a arquitetura provê para a re-utilização dos componentes (via de regra componentes de software) do projeto atual em futuros projetos.
- **Robustez:** é a capacidade da arquitetura em prover tolerância a falhas.

- **Recursos de Desenvolvimento:** quais as ferramentas e os ambientes de desenvolvimento que a arquitetura provê para o desenvolvedor de sistemas robóticos.
- **Performance:** esse critério diz respeito ao tempo de execução do sistema, seu consumo de energia e, principalmente, se a tarefa para a qual o robô foi projetado foi realizada com sucesso.

As arquiteturas de robôs podem ser classificadas em três categorias:

1. **Hierárquicas:** adota o estilo *top-down*. Esse estilo enfatiza a supremacia do controle de alto nível e tenta inibir as comunicações de baixo nível. As primeiras arquiteturas utilizavam esse estilo, mas hoje em dia ela é difícil de ser empregada. Ela é empregada em robôs deliberativos.
2. **Comportamentais:** adota o estilo *bottom-up*. Esse estilo faz uso de módulos chamados comportamentos. Esses módulos são executados paralelamente e enfatizam a interação através da comunicação e com o ambiente. É empregada em robôs reativos.
3. **Híbridas:** mistura os dois estilos anteriores. Tenta facilitar a comunicação entre o controle eficiente de baixo nível (reativo) com o controle de planejamento de alto nível (deliberativo). É empregada em robôs híbridos.

O maior problema enfrentado pelos desenvolvedores de sistemas robóticos contemporâneos é o fato de que não existe nenhuma arquitetura preponderante em nenhuma das três categorias: na maioria dos casos, a arquitetura é criada para o robô que está sendo desenvolvido [138]. Isso possui sérias implicações tais como:

1. A dificuldade de re-utilização de código gerado durante o projeto de um robô para o projeto de outros robôs;
2. A dificuldade de validação de um sistema robótico; e

3. A dificuldade na especificação e desenvolvimento do sistema robótico.

O principal motivo pelo qual ainda não surgiu nenhuma arquitetura que seja considerada preponderante é o fato de que, na maioria das vezes, cada robô possui características e necessidades muito peculiares.

4.2.1 Exemplo de uma Arquitetura Hierárquica: Nested Hierarchical Controller

A arquitetura Nested Hierarchical Controller (NHC) foi criada para a navegação de robôs [6]. Ela possui componentes que são facilmente classificados em sensores, planejadores e atuadores. Como dito anteriormente, a parte de controle (planejadores) possui a maior prioridade do sistema.

Os robôs que implementam essa arquitetura, inicialmente, obtêm os dados dos seus sensores e geram o mapa do ambiente. Depois disso, o robô deve planejar a melhor forma de obter o seu objetivo. Uma característica marcante da NHC é que ela possui três planejadores: Planejador de Missão, Navegador e Piloto. O Planejador de Missão possui prioridade sobre os outros planejadores; é mais "inteligente" do que eles, e é responsável por localizar onde o robô está e aonde ele deve chegar. O Navegador possui maior prioridade do que o Piloto e recebe os dados do Planejador de Missão, ficando responsável por traçar a rota pela qual o robô deve seguir para chegar ao seu objetivo. O Piloto simplesmente recebe a rota do navegador e as ordens de ações (tais como siga em frente, vire à direita, etc.) que são passadas ao Controle de Baixo Nível. O Controle de Baixo Nível é o "atuador" do robô. Ele recebe as informações do Piloto e as decodifica de forma a fazer os motores funcionarem.

Essa quebra em três etapas de planejamento permite que o robô realize planejamentos mais simples sempre que possível. Somente quando o mapa do ambiente muda é que o Planejador de Missão é executado novamente. Se isso não ocorrer, o Piloto sabe exatamente quais são as ordens que ele deve passar para o Controle de Baixo. Isso permite que o sistema execute mais rapidamente do que se existisse

um único planejador, visto que o Piloto é menos complexo do que o Planejador de Missão e por isso é capaz de executar as suas rotinas em menor tempo.

4.2.2 Exemplo de uma Arquitetura Reativa: Subsumption

A arquitetura Subsumption [130] [131] é considerada como a arquitetura reativa de maior influência nos pesquisadores de robótica [140]. Isso se deve principalmente a dois fatores: primeiro porque ele era totalmente contrário a tudo que estava sendo desenvolvido na área de robótica na época do seu surgimento, e segundo por causa do tom dogmático dos artigos que introduziram essa arquitetura. Nesses artigos, Rodney Brooks [33] pregava os seguintes dogmas da robótica:

- Comportamento complexos não são necessariamente o produto de controles complexos;
- A inteligência está nos olhos do observador;
- Simplicidade é uma virtude;
- Robôs devem ser baratos;
- Planejar é apenas uma forma de evitar descobrir o que deve ser feito a seguir;
- Toda computação *on-board* é importante;
- Os sistemas devem ser feitos de forma incremental;
- Nada de representação.

Muito do sucesso dessa arquitetura se deve ao fato de que ela possibilitou aos robôs que eles eram capazes de andar e evitar obstáculos de forma suave, ao contrário dos robôs deliberativos da época que possuíam uma certa pausa decorrente do tempo gasto no planejamento antes de se mover.

Os comportamentos, a base dos robôs reativos, são organizados em camadas na arquitetura Subsumption. As camadas mais inferiores realizam tarefas (comportamentos) vitais para o robô, tais como evitar obstáculos. As camadas mais superiores realizam tarefas mais inteligentes (complexas). Os comportamentos nas camadas superiores podem inibir ou sobrescrever a saída de comportamentos em camadas inferiores a eles.

A linguagem utilizada para se programar robôs utilizando a arquitetura subsumption é uma extensão das máquinas de estado finito (Fig. 4.3). Uma característica importante da subsumption decorre desse estilo de codificação: ela pode ser compilada diretamente para hardware, o que torna os robôs extremamente rápidos.

Figura 4.3: Exemplo de Descrição dos Comportamentos de um Robô Móvel em Subsumption [130].

4.2.3 Exemplo de uma Arquitetura Híbrida: Autonomous Robot Architecture

Essa arquitetura foi a primeira arquitetura híbrida a ser proposta. A Autonomous Robot Architecture (AuRA) [34] [35] consiste de cinco subsistemas:

1. **Cartógrafo:** encapsula as funções de criação e leitura de mapas necessário para a navegação;
2. **Planejador:** pode ser dividido em três sub-módulos (Planejador de Missões, Navegador e Piloto), análogos aos planejadores da arquitetura NHC;
3. **Sensores:** responsáveis por obter e fundir os dados do ambiente e enviá-los ao atuadores e ao cartógrafo;
4. **Atuadores:** incorporam alguns comportamentos (como evitar colisões) e recebem o traçado a ser seguido dado pelo Piloto;
5. **Controle Homeostático:** é responsável por manter o equilíbrio do sistema através da modificação dos comportamentos dos atuadores.

Os subsistemas descritos podem ser classificados como fazendo parte do paradigma deliberativo ou reativo. Os dois primeiros subsistemas podem ser classificados como sendo deliberativos. Os dois seguintes são claramente reativos. Já o Controle Homeostático reside num local entre esses dois paradigmas.

4.3 Robôs Probabilísticos

Robôs são incrivelmente imprecisos quanto ao estado de seu ambiente. Essas imprecisões são consequências de limitações dos sensores, ruídos nos sensores e do fato de que a maioria dos ambientes são imprevisíveis. Na hora de se obter dados dos sensores, robôs probabilísticos [160] [157] [59] [147] [157], computam distribuições

probabilísticas sobre o que deve estar acontecendo no seu ambiente ao invés de gerar apenas um único resultado determinístico. Desta forma, eles podem se recuperar de forma mais suave de possíveis erros, podem lidar com ambigüidades e podem integrar dados de vários sensores de forma mais consistente.

Qual é a vantagem de se usar robôs probabilísticos? A vantagem é que um robô que carrega uma noção de suas incertezas (de sua ignorância) e age de acordo, obterá melhores resultados do que um que não conhece suas próprias limitações.

As duas principais áreas em que a computação probabilística tem sido utilizada com sucesso são: percepção e controle. A percepção de um robô sobre o seu ambiente é conhecida como o problema mais fundamental para prover um robô móvel com capacidades autônomas. Particularmente complexo, é o problema da localização global no qual um robô não sabe a sua posição inicial e tem que se localizar.

Sob uma ótica probabilística, o problema da localização é um problema de estimativa de uma densidade probabilística, onde o robô procura estimar uma distribuição posterior sobre o domínio de suas possíveis localizações condicionadas aos dados disponíveis.

O principal objetivo da robótica é construir robôs que façam a coisa certa, ou seja, que ajam corretamente. Como mencionado anteriormente, um robô que tem noção das suas incertezas e levam em consideração essas incertezas na hora de tomar suas decisões tenderão a tomar decisões melhores. Os dois principais conceitos envolvidos nos algoritmos probabilísticos são a regra de Bayes e a Suposição de Markov [160].

4.4 Robôs Reconfiguráveis

Robôs reconfiguráveis são aqueles que possuem a habilidade de modificar a sua própria forma (configuração), visando melhor se adequar a realização de uma determinada tarefa. Os estudos nessa área têm crescido muito nos últimos anos devido a necessidade de se criar robôs móveis que possam se adaptar às dificuldades do terreno para se locomover da forma mais eficiente possível. Esse tipo de robô é par-

ticularmente requerido para as aplicações de reconhecimento de terreno em regiões perigosas (em guerra) e para o resgate de reféns e feridos em locais perigosos para a entrada de seres humanos; apesar de que outras aplicações também podem aproveitar esse tipo de robô.

Geralmente, os robôs reconfiguráveis são modulares, ou seja, são compostos de múltiplos módulos que se unem de forma a permitir que o robô obtenha o seu objetivo. Esses módulos costumam ser bastante simples e, geralmente, os robôs são compostos por módulos de um único tipo.

As vantagens de robôs modulares reconfiguráveis são [110]:

- **Manufatura:** como os módulos que compõem esse tipo de robô são relativamente simples eles costumam ser mais fáceis de serem fabricados do que os componentes dos robôs clássicos. Quando vários desses módulos são criados o custo de fabricação e desenvolvimento de robôs também caem; pois esses módulos podem ser reutilizados em inúmeros robôs para as mais diferentes tarefas;
- **Reparo:** como o robô é composto de múltiplos módulos, basta reparar (ou substituir) o módulo com problema;
- **Robustez:** como existe a redundância de módulos, muitas vezes a tarefa de um módulo danificado pode ser executada por outro módulo. Além disso, o sistema possui uma degeneração gradativa, ou seja, o sistema ainda funciona bem com apenas alguns poucos módulos danificados.

Entretanto, robôs reconfiguráveis introduzem novas problemáticas:

- Deve ser determinada qual a configuração que deve estar ativa num determinado momento.
- Deve ser considerado o custo de reconfiguração do robô e qual o benefício que a reconfiguração poderá trazer.

- O objetivo do robô deve ser considerado no momento de reconfigurar o robô. Para ilustrar esse problema suponha um robô com duas configurações: uma para terrenos acidentados - o robô se locomove mas lentamente nessa configuração - e outra para terrenos planos - ele consegue se mover mais rapidamente. O objetivo desse robô é desativar uma bomba e ele está na configuração para terrenos plano e irá entrar num terreno acidentado. Isso levaria a configurar o robô para o modo de terreno acidentado, porém o robô tem pouco tempo para desativar a bomba e na configuração de terreno acidentado ele não conseguirá chegar na bomba a tempo. Nesse caso o robô poderia manter a configuração mais rápida numa tentativa desesperada de chegar na junto a bomba no seu devido tempo.
- Ao planejar a melhor forma de se obter o objetivo, torna-se essencial considerar a sequência de configurações necessárias para seguir o plano especificado.
- Se o robô for modular é preciso prover um mecanismo de comunicação e cooperação entre os módulos e considerar qual o número de módulos necessários para se obter o objetivo.

A maioria desses problemas permanece em aberto, mas há vários projetos envolvendo muitos aspectos mencionados. A seguir serão descritos de forma breve alguns projetos na área de robôs reconfiguráveis modulares.

4.4.1 Polypod

O Polypod[110] [127] foi desenvolvido na Universidade de Stanford com o patrocínio da XEROX. O Polypod é um robô reconfigurável bi-modular, ou seja, ele é composto por exatamente dois tipos de módulos, os quais são descritos a seguir.

1. **Módulo Segmentos :** são os módulos principais do Polypod. Eles possuem todos os componentes para tornarem-se um robô por si só, com exceção da fonte de energia. Ele possui um microprocessador, um motor, sensores de

proximidade, torque e ângulo e também módulos de comunicação local (infravermelho) e global (serial) (Fig. 4.4).

2. **Módulo Nós (Fig. 4.5):** São responsáveis por fornecer energia para os segmentos e por permitir que os segmentos sejam conectados de forma não serial.

Figura 4.4: Módulo Segmento do Polypod [127].

Figura 4.5: Módulo Nó do Polypod [127].

Figura 4.6: Módulos do Polypod Configurados em Forma de Lagarta [110].

Inúmeras configurações foram testadas para avaliar como cada uma se comportava em cada tipo de terreno e como deveria ser o controle da reconfiguração do robô. A figura 4.6 demonstra uma configuração do Polypod.

4.4.2 I-Cubes

O I-Cubes³ [118] [119] [92] são robôs reconfiguráveis modulares bi-partidos desenvolvidos na CMU. Eles são compostos por dois tipos de módulos: ligações e cubos. Os módulos de ligação são os atuadores do sistema (permitem que o robô se mova, suba objetos, etc.). Os cubos são basicamente elementos de conexão para os módulos de ligação. Os cubos podem ou não conter sensores dependendo da tarefa a ser realizada.

Os elementos de conexão são capazes de se conectar e desconectar das faces dos cubos. Portanto, eles podem realizar os seguintes movimentos (Fig. 4.7):

1. De uma face de um cubo para outra;
2. De um cubo para outro;
3. Mover um cubo.

Figura 4.7: Possíveis Movimentos dos Elementos de Ligação dos I-Cubes [119].

³O nome I-Cubes vem de ice cubes (cubos de gelo).

Os arranjos de módulos de ligação e cubos formam um grafo onde os cubos são os nós e os elementos de ligação são as arestas. O grafo formado muda sempre que houver um movimento de um módulo de ligação.

Os I-Cubes possuem as seguintes características:

- Cada módulo do robô pode ser controlado de forma independente;
- Todos os módulos de ligação e cubos são idênticos;
- Módulos podem transmitir e receber informações dos outros módulos com os quais eles estão conectados;
- Permite movimentação em 3 dimensões.

Os I-Cubes são controlados através de uma interface gráfica de programação e monitoramento (Fig. 4.8) ou manualmente, através de botões existentes nos módulos.

Figura 4.8: Interface Gráfica de Programação dos I-Cubes [119].

Os I-Cubes foram testados em várias situações; tais como escalar um objeto e levantar um robô (cubo) provido de sensor para monitorar uma região.

Figura 4.9: I-Cubes Escalando um Objeto [119].

Figura 4.10: I-Cubes Posicionando um Cubo para Monitoramento de uma Região [119].

4.4.3 Crystalline

Crystalline [105] [38] [106] [108] [107] [99] é um projeto de robôs reconfiguráveis uni-modulares que está sendo desenvolvido por pesquisadores da Universidade de Dartmouth, Inglaterra.

A fonte de inspiração para o projeto foi o comportamento dos músculos dos seres vivos. Os músculos são capazes de se contraírem ou expandirem de acordo com a tarefa a ser realizada.

Baseado nisso foram criados cubos, denominados átomos, capazes de se contraírem para metade do seu tamanho e se expandirem ao seu tamanho original (Fig. 4.11). Múltiplos átomos são conectados através das suas faces. Cada átomo é composto de baterias, um microprocessador da Atmel, um motor para expandir/contrair o átomo, um motor de rotação para girar o átomo e dispositivos de comunicação

(serial ou infra-vermelho) com um PC, o qual é responsável pela programação dos átomos.

Figura 4.11: Átomo Crystalline Expandido e Contraído [107].

Os robôs Crystalline possuem quatro primitivas (operações) básicas:

1. **expand(atom, dimension)** - expande o átomo atom na dimensão dimension (x, y ou z).
2. **contract(atom, dimension)** - contrai o átomo atom na dimensão dimension (x, y ou z).
3. **bond(atom, dimension)** - conecta o átomo atom com o vizinho na direção dimension.
4. **free(atom, dimension)** - libera o átomo atom do seu vizinho na direção dimension.

Quando diversos átomos são conectados, essas quatro propriedades permitem o movimento arbitrário de um átomo para qualquer região da estrutura formada. A figura 4.12 ilustra o movimento de dois átomos e a figura 4.13 ilustra a metamorfose de uma estrutura de átomos em forma de um cachorro para a forma de um sofá.

Figura 4.12: Dois Átomos se Movendo [105].

Figura 4.13: Metamorfose de um Robô Crystalline em Forma de Cachorro para a Forma de um Sofá [119].

Uma característica importante que está sendo incorporada aos robôs Crystalline é o auto-reparo. Os robôs Crystalline são capazes de identificar quando um átomo não está funcionando corretamente e eliminá-lo do sistema. Outros átomos se expandem de forma a realizar a tarefa que estava sendo realizada pelo átomo defeituoso (Fig. 4.14).

Figura 4.14: Um Átomo Defeituoso (Mais Escuro) sendo Eliminado do Sistema e Substituído por um Átomo que estava Contraído [99].

4.5 Linguagens para a Programação de Robôs

Robô são sistemas complexos e, portanto, difíceis de serem programados. Muitas linguagens foram criadas com o objetivo de tornar essa tarefa mais amena [27] [148] [120] [91] [158] [161].

As linguagens de programação de robôs podem ser divididas em duas categorias principais: linguagens visuais e linguagens textuais.

A programação em linguagens visuais é feita através do uso de desenhos, ícones, botões e caixas de diálogo. Esse tipo de programação costuma ter uma curva de aprendizado bastante acentuada e permite que mesmo usuários leigos possam criar facilmente algumas funcionalidades. O principal problema desse tipo de linguagem é que ela não dá muito poder ao programador: nem todo tipo de funcionalidade permite uma representação gráfica. Esse tipo de programação se adequa bem ao paradigma reativo onde a maioria dos comportamentos podem ser criados através do uso de máquinas de estado finito, as quais são representação visuais. Contudo, é difícil imaginar como um robô deliberativo ou híbrido poderia ser programado dessa forma. Além disso, na maioria das vezes, o programa executável por elas gerado poderia ser muito mais otimizado.

Já as linguagens textuais dão grande liberdade ao programador: ele pode combinar as construções da linguagem como ele bem entender. Geralmente, o código criado é bem mais rápido do que aquele que foi criado utilizando uma linguagem visual. Porém, o programador tem mais trabalho para codificar a funcionalidade.

Na subseção 4.5.1 é descrita de forma bastante sucinta uma linguagem de programação visual, a SDM [120]. Como exemplo de uma linguagem de programação textual podemos citar a CES [158] [161], a qual será descrita no capítulo 5 devido a sua grande relevância para esse projeto.

4.5.1 Exemplo de uma Linguagem Visual de Programação de Robôs: SDM

A Software Definition Module (SDM) [120] é uma linguagem visual criada para a construção de robôs utilizando-se a arquitetura subsumption (reativa) [130] [131]. A arquitetura subsumption é baseada em comportamentos, camadas e a inibição de comportamentos. A SDM tem uma tela para a criação de comportamentos e camadas (Fig. 4.15). Existem ícones que permitem que um comportamento numa camada iniba o comportamento de uma camada inferior (Fig. 4.16). Os sensores e atuadores podem ser adicionados como entradas ou saídas de um comportamento, arrastando-os para esse comportamento (Fig. 4.17). Os comportamentos são criados através de editores de máquinas de estado (Fig. 4.18).

Figura 4.15: Tela de Criação de Camadas [120].

Uma vantagem adicional dessa linguagem é que a programação e a simulação do robô podem ser feitas num único ambiente. Isso elimina a necessidade do desenvolvedor de robôs em se familiarizar com um ambiente de programação e com um ambiente de simulação: os dois estão integrados.

Apesar de ser baseada na arquitetura subsumption essa linguagem não tira

Figura 4.16: Camada 1 (Layer 1) Inibindo (S) a Camada 0 (Level 0) [120].

proveito da maior virtude da subsumption: a capacidade de gerar hardware à partir da descrição dos comportamentos presentes no robô. A SDM gera um programa executável para um robô cujo hardware já está construído. Essa linguagem é muito simples e permite que robôs reativos sejam criados facilmente. Contudo, a criação de robôs de outros paradigmas que não o reativo é simplesmente impossível nessa linguagem.

4.6 Alguns Problemas em Aberto na Robótica

Os robôs que são construídos hoje em dia são bastante limitados se comparados aos robôs que são propostos pela ficção científica (HAL de 2001: Uma Odisséia no Espaço; RD2D2 e C3PO de Guerra nas Estrelas e mais recentemente o robô

Figura 4.17: Associando a saída Lm ao Motor da Roda Esquerda do Robô [120].

Figura 4.18: Comportamento Sendo Criado Através do Editor de Máquinas de Estado [120].

menino do filme *AI*⁴). Portanto, os robôs ainda têm que evoluir muito para atender as expectativas criadas em seus usuários pelos contos de ficção científica. Alguns dos problemas a serem resolvidos são [5]:

- **Navegação:** o maior problema em navegação é como representar os dados do ambiente. Robôs reativos apresentam a seguinte resposta: simplesmente não representando os dados do ambiente. Contudo, os robôs reativos não conseguem traçar rotas ótimas entre a sua localização atual e seu destino, exatamente por não possuírem nenhum tipo de representação do ambiente. Por outro lado é absolutamente inviável representar todos os detalhes do ambiente na memória de um robô. Conseqüentemente surgem as questões: Qual representação utilizar? Quais as estruturas de dados necessárias? Qual o grau de detalhismo da representação? Quantos sensores são suficientes para coletar os dados necessários para a boa navegação do robô? É necessário a fusão de sensores?
- **Reconhecimento:** os robôs devem ser capazes de reconhecer alguns padrões do ambiente, como por exemplo, pegar um objeto, consertar um dispositivo ou simplesmente interagir com uma pessoa. Na maioria das vezes esse problema requer algoritmos complexos e custosos do ponto de vista computacional. Fica em aberto, portanto, a criação de novos algoritmos para o reconhecimento de padrões (objetos) e a forma de representar eficientemente esses padrões.
- **Aprendizado:** uma característica marcante dos robôs da ficção científica é que eles são capazes de raciocinar e aprender novos conceitos. Essa capacidade é bastante limitada (quando existe) nos robôs atuais. Nesse ponto surge a pergunta: será possível criar robôs realmente inteligentes? O que eles serão capazes de aprender? Quais algoritmos devem ser utilizados? Os robôs poderão se voltar contra os humanos num futuro próximo?

⁴O qual teve uma contribuição científica do Brooks, o qual não esconde de ninguém que seu maior sonho é criar um robô que aja como um ser humano

- **Miniaturização:** os robôs, atualmente, costumam ser muito grandes para as tarefas que eles fazem. Por exemplo, será que um robô realmente precisa ter um metro e meio de altura para guiar alguns visitantes por um museu? Surge, então, a questão de criar novos sensores, atuadores e elementos de processamento que sejam mais rápidos, consumam menos energia e sejam menores. A diminuição no tamanho dos robôs será extremamente benéfica principalmente para as indústrias.
- **Cooperação:** quantos robôs são necessários para realizar uma determinada tarefa? Se o uso de mais de um robô se fizer necessário ou trouxer benefícios para a execução de uma determinada tarefa cria-se então a necessidade de cooperação entre esses robôs. Mas como eles devem cooperar? Eles devem se comunicar explicitamente ou apenas um deve monitorar (por meio de câmeras, por exemplo) as atividades do outro? Se eles devem se comunicar, como eles devem se comunicar? Por rádio, infravermelho, som? Um pode realizar a tarefa do outro se o outro não a estiver realizando de forma precisa ou eficiente? São muitas questões que somente o tempo e muito esforço em pesquisa poderão responder.

A Linguagem de Programação de Robôs CES

A linguagem CES foi desenvolvida especialmente para a programação de robôs, em especial a programação de robôs probabilísticos. Ela suporta o desenvolvimento de código adaptável: instruir um robô em CES alterna fases de programação convencional e de treinamento, na qual o código é melhorado através de exemplos (treinamento supervisionado).

Na presente data, existem basicamente duas metodologias para a programação de robôs (as quais são utilizadas de forma isoladas apesar de serem complementares): a programação convencional e o aprendizado de máquina. A maioria dos robôs foram programados usando linguagens procedimentais ou orientadas à objetos, tais como C, C++ ou Java. Contudo, os robôs, suas tarefas e o ambiente nos quais eles interagem são extremamente complexos, o que faz com a programação robótica

geralmente seja muito custosa (tanto do ponto de vista financeiro quanto do tempo de desenvolvimento).

Trabalhos recentes substituíram com sucesso a programação convencional por técnicas que lhes permitiam treinar seus códigos [45] [44] [159] [165]. Mas o problema das linguagens que adotaram esse paradigma é que elas romperam totalmente com as linguagens convencionais e existem várias tarefas da programação de um robô que são muito mais facilmente descritas em linguagem convencional.

A CES tenta extrair as vantagens de ambos os lados: ela permite que o código seja treinado e ao mesmo tempo provê todos os recursos das linguagens tradicionais (no caso da linguagem C). Além dos recursos anteriormente descritos, a linguagem possui funções e tipos de dados especiais para lidar com computações que envolvam distribuições probabilísticas. Esse recurso foi incorporado à linguagem devido ao sucesso que técnicas envolvendo tais distribuições têm obtido na programação de robôs (em especial na área de navegação de robôs móveis)[160].

É importante salientar que os resultados obtidos até o presente momento pela linguagem CES são bastante animadores: um código de robô móvel escrito em linguagem C que possui 50000 linhas foi portado para um código CES equivalente de apenas 58, um ganho de duas ordens de magnitude[161].

5.1 Programação Probabilística na CES

Essa seção descreve os tipos de dados probabilísticos, seus operadores e funções. Esses recursos possibilitam que o programador possa lidar de forma mais natural com as imprecisões dos dados obtidos pelos sensores dos robôs e com as incertezas existente nos ambientes com os quais eles interagem [161][160].

5.1.1 Tipos de Dados Probabilísticos

A CES utiliza métodos da teoria da probabilidade para representar e processar informações incertas. Tais informações são representadas pelo novo tipo de dado:

`prob<type>` (essa variável descreve uma distribuição estatística de dados do tipo `type` - onde `type` é um tipo de dado numérico).

Esse novo tipo de dados é utilizado para declarar variáveis que representam distribuições probabilísticas sobre os valores do tipo especificado por `type`. Por exemplo, uma variável declarada como sendo `prob< int >` especifica para cada valor inteiro x a probabilidade do valor daquela variável ser x ($\Pr(X=x)$). De acordo com Kolmogorov, esses valores devem ser não negativos e a soma desses valores não deve exceder 1. Essas propriedades são garantidas pela linguagem.

A linguagem provê mecanismos para inicializar as variáveis probabilísticas com algumas distribuições contínuas pré-definidas (aquelas que possuem maior relevância dentro do contexto da programação robótica) ou para distribuições discretas.

5.1.2 Operadores Aritméticos

Aritmética com tipos de dados probabilísticos é análoga a aritmética convencional em C/C++. Por exemplo, vamos assumir que x , y e z são três variáveis probabilísticas do tipo `Probint`¹ e que x e y possuem a seguinte distribuição:

$$\begin{aligned} \Pr(x) = & 0.5 \text{ se } x = 0 \\ & 0.5 \text{ se } x = 3 \\ & 0 \text{ caso contrário} \end{aligned} \tag{5.1}$$

$$\begin{aligned} \Pr(y) = & 0.1 \text{ se } 0 \leq y < 10 \\ & 0 \text{ caso contrário} \end{aligned} \tag{5.2}$$

Então a expressão $z = x + y$ gera a seguinte distribuição:

¹tipo probabilístico no domínio dos inteiros, analogamente existem tipos probabilísticos para o domínio dos reais e de outros tipos numéricos

$$\begin{aligned}
Pr(z) = & \quad 0.05 \text{ se } 0 \leq z < 3 \\
& \quad 0.1 \text{ se } 3 \leq z < 10 \\
& \quad 0.05 \text{ se } 10 \leq z < 13 \\
& \quad 0 \text{ caso contrário}
\end{aligned} \tag{5.3}$$

A operação descrita acima assume a independência entre os operandos do lado direito da atribuição. Mais especificamente, ela assume a independência estocástica entre x e y .

5.1.3 Conversão de Tipos

Para tornar mais simples a programação utilizando tipos probabilísticos e tipos numéricos convencionais, a CES provê mecanismos para a conversão de tipos. Vejamos como funciona a conversão entre tipos probabilísticos e convencionais²:

a expressão

$$y = (probfloat)x; \tag{5.4}$$

faz com que y represente a seguinte distribuição:

$$\begin{aligned}
Pr(y) = & \quad 1 \text{ se } y = x \\
& \quad 0 \text{ se } y \neq x
\end{aligned} \tag{5.5}$$

E a expressão:

$$x = (float)y; \tag{5.6}$$

faz com que x receba a média da distribuição y .

²o mecanismo utilizado aqui é o *casting*

5.2 Principais Funções

As duas principais funções probabilísticas da CES são o truncamento e a inversão. O truncamento elimina todas as probabilidades que são menores que o parâmetro passado vezes a maior probabilidade existente dentro da distribuição e normaliza a distribuição (faz com que a soma dos valores dos dados da distribuição antes e depois do truncamento se mantenha constante). O valor passado como parâmetro deve estar contido no intervalo $[0,1]$. Essa função é particularmente útil para eliminar situações que são extremamente improváveis mas que podem ocorrer (ou seja, situações cuja probabilidade de ocorrência é muito baixa). Já a função de inversão é a função matemática de inversão clássica. Ou seja, se $Pr(X = x) = y$ a inversa de X é $Pr(Y = y) = x$.

5.3 O Comando probloop

O comando probloop foi criado na linguagem CES para permitir que o programador lide com dados probabilísticos como se fossem valores tradicionais. Isso é especialmente útil quando estamos lidando com dados que são dependentes (os operadores da linguagem assumem independência entre os dados).

A sintaxe do comando probloop é a seguinte:

probloop(var-list-in; var-list-out) program-code

onde var-list-in e var-list-out são listas de variáveis probabilísticas separadas por vírgulas e program-code é qualquer código em linguagem CES.

5.4 Aprendizado de Máquina na Linguagem CES

Programar em CES é uma tarefa que intercala desenvolvimento de código convencional e fases de aprendizado. Ao programar um robô em CES o programador pode definir um nível básico de funcionalidades (em linguagem convencional) e deixar

mecanismos que dependem de aprendizado (como, por exemplo, uma rede neural) para serem treinados mais tarde. É importante salientar que esses elementos de aprendizado podem ser treinados (ou re-treinados) durante qualquer instante da fase de programação e que não é necessário treiná-los todos ao mesmo tempo.

Com isso, conseguimos definir muito mais facilmente como esses elementos que envolvem aprendizado interagem com os elementos de programação convencional. Além disso, toda a lógica do robô que independe dessa fase de aprendizado pode ser programada e validada antes, durante ou depois que os elementos que envolvem aprendizado tenham sido treinados (dando uma maior flexibilidade ao programador).

A maneira pela qual definimos esses elementos treináveis no código é declarando funções de aprendizado (como, por exemplo, uma rede neural). A sintaxe é a seguinte:

`fa<tipo-entradas,tipo-saídas>(tipo-função, parâmetros) nome-da-função;`

onde `nome-da-função` é o nome que o usuário quiser dar para aquela função de aprendizagem específica; `tipo-função` pode ser uma rede neural, uma regressão linear, entre outros; os parâmetros são dependentes da função escolhida e o `tipo-entradas` e `tipo-saídas` definem o tipo das entradas e saídas respectivamente.

Para se treinar uma função evocamos o método `train` dessa função: `nome-da-função.train()`. Durante essa fase é utilizado o método de `gradient descent` para atualizar os parâmetros da rede (no caso de uma rede neural, por exemplo, os parâmetros são seus pesos e suas bias).

E para utilizarmos essa função depois de treinada usamos a função `eval`: `nome-da-função.eval()`.

Uma das funções de aprendizado mais utilizadas da CES é aquela que cria redes neurais multi camadas (MLP) [161]. Devido a esse fato, as primeiras unidades funcionais reconfiguráveis que serão criadas para o ARCHITECT-R [51] [4] [52] são as que implementam esse tipo de redes, as quais são descritas no próximo capítulo.

Descrição e Especificação do Sistema

ARCHITECT-R

O ARCHITECT-R [51] [4] [52] é uma proposta de um sistema de computação reconfigurável aplicado à robótica que atua no desenvolvimento de pesquisas nas áreas de compiladores e arquitetura de computadores reconfiguráveis, visando à exploração máxima do paralelismo encontrado nas mais diversas aplicações dessa área.

Para isso serão utilizadas técnicas modernas de otimização de compiladores [151] [42] [122] [128], exploração de paralelismo em nível de instruções (ILP) [8] [134] e computação reconfigurável [71] [60] [139].

O ARCHITECT-R é um projeto bastante ousado e incorpora conhecimentos de áreas bastante distintas. Portanto, é imprescindível para a sua implementação que ele seja muito bem especificado e particionado de forma a permitir que o seu desenvolvimento seja modular e incremental. Para que isso aconteça é necessário

que as funcionalidades dos diferentes módulos do projeto sejam descritas de forma clara, servindo como base para a especificação e futura implementação do sistema.

Nas seções seguintes serão descritos os módulos do ARCHITECT-R e a linguagem UML, a qual foi utilizada para a sua especificação.

6.1 O Compilador do ARCHITECT-R

O compilador do sistema ARCHITECT-R extrairá o máximo de paralelismo possível das aplicações, utilizando-se técnicas de otimização de código baseadas em ILP e trabalhando em conjunto com o LEGUS System (Seção 6.1).

Uma decisão fundamental na construção de um compilador [42] é a escolha da linguagem a partir da qual ele gerará o código fonte. Tendo-se em mente que o sistema ARCHITECT-R possui um domínio bastante específico (robótica), optou-se por se utilizar uma linguagem específica para esse domínio: a CES.

Outro fator relevante dentro do contexto do compilador é a utilização de técnicas de ILP. A opção pelo uso dessas técnicas é baseada no fato de que, geralmente, os programas para controle, navegação e demais funcionalidades de um robô podem sofrer grandes ganhos em termos de desempenho com a utilização do paralelismo em nível de instrução sem terem que sofrer modificações notórias ao programador; ou seja, o programador continua desenvolvendo o seu código da mesma forma, porém o resultado final será mais eficiente.

Dada a notória complexidade em se escrever um compilador otimizante, esse projeto não criará um novo compilador: será escolhido um compilador para servir de base de desenvolvimento e lhe serão acrescentadas as funcionalidades restantes que o ARCHITECT-R necessite. Dada a importância do compilador para o sucesso do ARCHITECT-R, optou-se por comentar, mais detalhadamente, assuntos relacionados ao mesmo num capítulo à parte (Capítulo 7).

6.2 Hardware do Sistema ARCHITECT-R

Uma parte do hardware do sistema ARCHITECT-R será gerado usando as ferramentas do sistema Excalibur [13] da Altera. A ferramenta Excalibur da Altera é uma solução que provê tanto a capacidade de configuração dos dispositivos lógicos programáveis (PLDs) quanto o desempenho e facilidade de uso dos processadores embutidos[12]. A linha Excalibur da Altera oferece *cores*¹ de processadores RISC otimizados especialmente para lógica programável. Possuindo tanto *soft cores* como *hard cores*, esta linha é capaz de atender aos requisitos de flexibilidade e desempenho que as aplicações de robótica necessitam.

Uma outra parte do hardware do sistema ARCHITECT-R será composta por blocos arquiteturais especiais (redes neurais, algoritmos genéticos, *support vector machines*, entre outros). Esses blocos arquiteturais serão criados usando a linguagem de descrição de hardware VHDL [76] [162] e/ou Verilog [43] [89], dando uma maior flexibilidade para a utilização dos mesmos. Esses blocos serão incorporados ao hardware criado pelo Excalibur na forma de Unidades Funcionais Reconfiguráveis (RPU's).

Dessa forma, temos uma arquitetura de hardware bastante flexível para atender todos os requisitos dos sistemas de robótica. A criação do hardware do ARCHITECT-R, mais especificamente a criação de RPU's, será mais detalhada no capítulo 8.

6.3 LEGUS System

O LEGUS System (Fig. 6.1) [4] é formado por uma base de conhecimento, uma biblioteca de blocos arquiteturais especificados em VHDL e/ou Verilog e um agente inteligente que é responsável pela síntese final da arquitetura do sistema.

A idéia do LEGUS System é a mesma do jogo LEGO®, onde a criança monta

¹ *Cores* são códigos sintetizáveis (ou pré-sintetizados), geralmente parametrizáveis, que implementam algum tipo de hardware (nesse caso particular, um processador).

Figura 6.1: Diagrama de Blocos do LEGUS System.

uma determinada estrutura escolhendo os blocos mais adequados para aquela tarefa. No LEGUS System, o agente inteligente imita a criança, agrupando os blocos arquiteturais que serão combinados em várias unidades funcionais e interligados com os bancos de registradores, de forma a gerar a arquitetura mais otimizada para a aplicação específica. O resultado final é um processador. Este tipo de processador é conhecido por ASIP (Application Specific Processor).

A base de conhecimento será composta pelas especificações dos vários blocos que podem ser usados pelo compilador para compor a arquitetura e seus atributos. Alguns dos atributos serão:

- Número de LABs (*arrays* de blocos lógicos) ocupados pelo circuito;
- Número de IOBs (blocos de entrada e saída) necessários para o circuito;
- Profundidade do pipeline do circuito;
- *Clock* máximo do circuito;
- Número e tipo de registradores necessários para o circuito;

CAPÍTULO 6. DESCRIÇÃO E ESPECIFICAÇÃO DO SISTEMA ARCHITECT-R78

- Número e tipo das Unidades Funcionais que compõem o circuito.

A biblioteca de blocos arquiteturais possui a codificação em linguagem de descrição de hardware (HDL) dos componentes que podem ser usados na criação das RPU's.

O Legus System irá operar de acordo com o algoritmo a seguir:

1. Determinar quais unidades funcionais reconfiguráveis podem melhorar o desempenho do sistema;
2. Determinar o impacto de cada RPU escolhida no desempenho do sistema;
3. Inserir as RPU's que forem possíveis, inserindo primeiro aquelas que possuem um maior impacto no desempenho do sistema;
4. Modificar o código fonte de forma a acomodar essas novas RPU's;
5. Resolver as inconsistências geradas;
6. Permitir que o ARCHITECT-R gere e simule o sistema proposto;
7. Retornar ao primeiro passo e usa os dados da simulação para corrigir possíveis erros e melhorar o desempenho;
8. Encerrar o ciclo quando não for mais possível otimizar o sistema ou não conseguir resolver as inconsistências.

Como pode ser observado na Figura 6.2, o Legus System é a parte fundamental do ARCHITECT-R.

6.4 Sistema Operacional do ARCHITECT-R

Um sistema operacional para um sistema de computação reconfigurável diverge de um sistema operacional convencional em vários aspectos:

- Deve ser capaz de identificar quais as unidades funcionais (reconfiguráveis e convencionais) estão disponíveis a cada instante;
- Deve ser capaz de realizar a comunicação entre essas unidades funcionais;
- Deve prover mecanismos de suporte para cache de configurações;
- Deve prover mecanismos para o gerenciamento dos recursos do sistema, os quais podem ser reconfiguráveis ou não;
- É responsável por efetuar a reconfiguração em tempo de execução do sistema;
- Deve se adequar às necessidades imediatas do sistema, as quais são dinâmicas.

Essas novas características tornam a construção deste sistema operacional uma tarefa árdua e bastante complexa. Para aliviar um pouco essa complexidade, o sistema operacional do ARCHITECT-R será desenvolvido à partir do eCos [72] [64] [73]. Uma característica importante do eCos é que ele é parametrizável; ou seja, pode ser configurado de forma a melhor se adequar ao sistema como um todo. Deste modo, ele estará totalmente portado para o ASIP gerado pelo ARCHITECT-R.

6.5 Simulador do ARCHITECT-R

O simulador do ARCHITECT-R tem por objetivo permitir a validação do sistema gerado e testar a sua eficiência. Para isso, o simulador deverá prover as seguintes funcionalidades:

- Coletar dados estatísticos sobre a utilização de cada uma das instruções do sistema;
- Coletar dados estatísticos sobre a frequência de execução de cada trecho do programa;
- Coletar dados estatísticos sobre a utilização das Unidades Funcionais Reconfiguráveis;

CAPÍTULO 6. DESCRIÇÃO E ESPECIFICAÇÃO DO SISTEMA ARCHITECT-R80

- Coletar dados sobre a execução prediativa e especulativa de instruções;
- Coletar dados sobre o número de reconfigurações que foram realizadas durante a execução do sistema;
- Determinar o tempo mínimo e máximo entre a reconfiguração do sistema para uma determinada configuração;
- Determinar quais são as configurações que estão presentes na cache de configuração;
- Determinar o número de *caches misses* da cache de configurações;
- Determinar o número de vezes que cada configuração foi carregada;
- Demonstrar quais seriam os resultados do sistema se ele realmente estivesse sendo executado.

Muitas das funcionalidades do simulador do ARCHITECT-R estão presentes no simulador do sistema TRIMARAN [40] [144]. Dessa forma, pretende-se modificar o simulador do TRIMARAN de forma a se adequar ao projeto ARCHITECT-R.

6.6 Diagrama de Blocos do Sistema ARCHITECT-R

A Figura 6.2 apresenta o diagrama de blocos do sistema ARCHITECT-R. Pode-se notar que os elementos principais do ARCHITECT-R são: o *front-end* compiler², o *back-end* compiler³ e o LEGUS System. Também foi introduzido no sistema um

²É a parte do compilador que realiza análise léxica, sintática e semântica. Além disso também é responsável pela geração de código intermediário e pela realização de otimizações independentes de máquina.

³É a parte do compilador que realiza as otimizações dependentes de máquina e a geração de código executável.

processador de I/O para o tratamento separado das instruções de entrada e saída de uma determinada aplicação. Este processador se comunicará com o hardware reconfigurável de modo a realizar as operações de carga de dados e a retirada dos resultados do processamento.

O hardware reconfigurável será inicialmente implementado com a família de FPGAs APEX [12] [17] [18]. Para o desenvolvimento da aplicação nas FPGAs APEX será utilizado o sistema Excalibur da Altera. Tanto o hardware reconfigurável como o dispositivo de I/O serão controlados pelo kernel do sistema operacional, o qual será encarregado, inclusive, da reconfiguração dinâmica da FPGA.

O fato do ARCHITECT-R estar usando a tecnologia de computação reconfigurável, permitirá a construção de arquiteturas que serão reconfiguradas em tempo de execução (sem que o hardware seja desligado), dando às mesmas a possibilidade de trabalhar com diversos tipos de hardware numa mesma implementação. Isto viabilizará a obtenção de um sistema mais flexível e de mais fácil adaptação a diferentes ambientes, voltado principalmente a aplicações de robótica em ambientes extremamente dinâmicos.

6.7 Especificação do ARCHITECT-R: UML

A UML (sigla em inglês para Linguagem de Modelamento Unificada) [87] [32] é conjunto de técnicas de descrição, a maioria gráficas, para a especificação e documentação de sistemas orientados a objetos. Ela foi proposta por Grady Booch, Ivar Jacobson e James Rumbaugh como uma notação padrão para análise e desenvolvimento de sistemas. A UML incorpora técnicas derivadas de outros métodos de sucesso que foram criados pelos mesmo autores. Na verdade a UML surgiu como uma forma de unificar (é desse fato que deriva o termo "unificada" no nome do método) os métodos desses autores. Contudo também foram incorporados outros princípios que não faziam parte de nenhum dos métodos originais.

Uma das principais vantagens desse método é fato de que ele permite tanto

CAPÍTULO 6. DESCRIÇÃO E ESPECIFICAÇÃO DO SISTEMA ARCHITECT-R82

Figura 6.2: Diagrama de Blocos do Projeto ARCHITECT-R.

descrever uma ampla gama de sistemas (sistemas de software ou hardware, sistemas complexos ou simples e assim por diante). Além disso, ela provê técnicas para a descrição de vários aspectos do sistema sendo modelado.

6.7.1 Principais Técnicas

As principais técnicas utilizadas na UML são:

- **Diagramas de Estruturas Estáticas:** modela, basicamente, os dados de um sistema orientado a objetos. Contém, também, informações sobre a funcionalidade dos dados. Essa classe de diagramas pode ser dividida em dois tipos: Diagrama de Classes e Diagrama de Objetos. Os diagramas de Classes mostram as classes associadas com o sistema, seus atributos, operações, relacionamentos e dependências. Diagramas de Classes constituem a pedra fundamental da descrição de um sistema orientado a objetos. Diagramas de Objetos demonstram as várias instâncias que podem aparecer em tempo de execução;
- **Diagrama de Casos de Uso:** modela as interações entre os usuários e o sistema num nível de abstração bastante elevado. Serve como estrutura para descrições mais concretas da funcionalidade do sistema;
- **Diagramas de Seqüência:** demonstra a comunicação entre os usuários e os objetos do sistema. Possui construções para a criação e remoção de objetos, bem como para distinção entre comunicações síncronas e assíncronas;
- **Diagramas de Colaboração:** Constitui um caso especial de diagramas de objetos onde o modelo é estendido para conter informações sobre o fluxo de mensagens entre os objetos e sobre a criação e remoção de objetos. Como é facilmente perceptível pelo leitor, os diagramas de colaboração e de seqüência possuem basicamente a mesma finalidade (modelam o mesmo tipo de informação), a principal diferença entre eles é que os diagramas de colaboração

se concentram nos relacionamentos entre os objetos enquanto que os diagramas de sequência focam o aspecto temporal da ordem dos eventos;

- **Diagramas de Atividades:** São um tipo especial de diagramas de transição de estados usados especificamente para controlar os estados;
- **Diagramas de Componentes:** Demonstra a estrutura dos componentes nos quais o sistema está particionado;
- **Diagrama de Distribuição:** Enquanto todos os demais diagramas utilizados pelo UML se preocupam em modelar o sistema de forma abstrata, esse diagrama se preocupa com a parte concreta do sistema (sua implementação). Esses diagramas modelam os códigos executáveis e os recursos computacionais que serão empregados na implementação do sistema.

6.7.2 Ferramentas para Especificação

Poseidon UML

O Poseidon UML da Gentleware é uma ferramenta para especificação de sistemas orientados a objetos em UML. Ela é derivada do ArgoUML o qual é uma ferramenta de especificação UML criada pelo meio científico. O Poseidon UML é semelhante a vários outros sistemas para modelagem de software, contudo possui algumas características que o tornam peculiar:

- Implementa totalmente o padrão UML além de outros correlacionados;
- Foi totalmente desenvolvida em linguagem Java, o que a torna independente de plataforma;
- É um produto de código aberto, o que permite que a ferramenta esteja sempre sendo evoluída;
- Por ser derivada de uma ferramenta desenvolvida pelo meio científico, ela ainda possui uma versão gratuita para usuários não-comerciais.

CAPÍTULO 6. DESCRIÇÃO E ESPECIFICAÇÃO DO SISTEMA ARCHITECT-R85

Esse último fator constitui o principal atrativo dessa ferramenta que apesar de implementar totalmente o padrão UML ainda é um pouco pobre em recursos de documentação textual da especificação.

Rational Rose

O Rational Rose é a ferramenta de especificação UML mais amplamente utilizada pelas grandes incorporações e provavelmente a mais evoluída também.

Ela implementa totalmente a linguagem UML e ainda a estende em alguns aspectos. Algumas das características que a distingue das ferramentas similares são:

- Geração de esqueletos de código à partir da especificação. Aceita as linguagens C++ e Java;
- Geração de página web com toda documentação gráfica e textual da especificação;
- Geração de especificação à partir do código-fonte em C++ ou Java (ou seja, engenharia reversa);
- Extensão da linguagem UML para permitir um melhor modelamento dos dados.

O Rational Rose é em inúmeros aspectos superior ao Poseidon UML em termos de recursos, contudo o seu custo também é bem mais elevado.

6.7.3 Escolha da Ferramenta para a Especificação do ARCHITECT-R

A escolha da ferramenta de especificação e documentação de UML levou em consideração fatores tecnológicos e financeiros. Do ponto de vista tecnológico, sem a menor dúvida a melhor escolha recairia sobre o Rational Rose, contudo o seu alto custo absorveria boa parte dos recursos bastante escassos que estão desprendidos na construção desse sistema. Haveria a possibilidade da documentação ser feita na versão de avaliação do Rational Rose, a qual é gratuita. Contudo essa versão só pode

CAPÍTULO 6. DESCRIÇÃO E ESPECIFICAÇÃO DO SISTEMA ARCHITECT-R86

ser utilizada por trinta dias, fato que inviabilizaria futuras modificações/atualizações da descrição sem que a mesma tivesse que ser portada desse documento para uma ferramenta de especificação.

Feitas essas considerações optou-se pela utilização do Poseidon UML, o qual é inteiramente gratuito e pode ser rodando tanto em plataforma Unix/Linux quanto em plataforma Windows, o que pode vir a ser de grande valia em etapas futuras do projeto, quando pretende-se migrá-lo para o ambiente Linux.

Apesar de possuir menos recursos tecnológicos, a ferramenta Poseidon UML não ofereceu em instante nenhuma restrições para o projeto da especificação do sistema ARCHITECT-R, a qual se encontra no endereço: <http://www.icmc.sc.usp.br/lcr/architect.zargo>.

Optou-se por colocar a especificação na internet de forma que todas as pessoas envolvidas com o projeto tenham acesso a ela. Para manter um certo controle sobre essa documentação apenas uma pessoa é capaz de modificar a versão que está no *site* (no presente momento, a pessoa responsável é o autor desse documento). Outras pessoas podem modificar a documentação, mas devem enviar a sua versão modificada para a pessoa responsável pela documentação para que a mesma venha a avaliá-la e decidir se é prudente ou não submetê-la como documentação mais recente do sistema.

Compilador do ARCHITECT-R

O compilador do ARCHITECT-R é uma das partes fundamentais do sistema. Por isso, todas as decisões a ele relacionadas devem ser tomadas com extremo cuidado, visto que podem ter influências diretas em todo o sistema.

Dessa forma, foram estudados alguns compiladores que apresentavam potencial para servir como base para o desenvolvimento do compilador do ARCHITECT-R.

Entre eles, destacaram-se o GNU Pro, o SCIF2 e o Elcor entre os compiladores para arquiteturas "convencionais" e o Nanya/Galadriel (*front-end* e *back-end compiler*, respectivamente) dentre os compiladores para arquiteturas reconfiguráveis. Esses são descritos mais detalhadamente nas seções a seguir.

7.1 GNU Pro

O GNU Pro [66] [124] [67] é um compilador de código aberto que serve como referência para implementação de compiladores para a linguagem C. Ele já foi portado para inúmeras arquiteturas (Pentium, Power PC, Athlon XP, PA-RISC, entre várias outras) e vários sistemas operacionais (Linux, HP UX, AIX, Windows, entre outros). Ele é composto por compiladores para diversas linguagens (entre elas JAVA, C/C++, Fortran, Pascal e Cobol), por um depurador, um *link-editor* e um montador.

É um compilador bastante robusto e relativamente fácil de ser portado (principalmente, devido a imensa quantidade de informação sobre o assunto na internet).

Possui praticamente todas as técnicas clássicas de otimização de código (todas aquelas citadas no livro do Aho [42], o qual pode ser considerado a bíblia da área). O seu problema para uso no ARCHITECT-R se encontra no fato de que ele foi criado tendo em mente arquiteturas super-escalares, enquanto que o ARCHITECT-R pretende explorar arquiteturas no estilo EPIC [142]. Isso pode fazer com que uma parte das otimizações tenham que ser refeitas e várias outras otimizações tenham que ser incluídas para que o compilador possa lidar com esse tipo de arquitetura.

Outro problema que pode ser encontrado é o fato de que portar o código do GNU Pro para uma nova arquitetura exige a modificação/criação de inúmeras linhas de código. É difícil prever o grau de complexidade que isso pode vir a trazer para a ferramenta, visto que é obrigação do LEGUS System fornecer/criar um compilador otimizador para a arquitetura por ele criada. Fato que é agravado pelo fato de que o compilador não foi criado para a arquitetura alvo do ARCHITECT-R.

Um fator que é extremamente favorável ao uso do GNU Pro é o fato dele já ter sido portado para trabalhar com a ferramenta Excalibur [13] [14], a qual será utilizada pela ferramenta como plataforma de desenvolvimento de hardware, na verdade ele é parte dessa ferramenta. Contudo a arquitetura dos processadores utilizados no Excalibur é adequada ao GNU Pro (ou seja, escalar ou super-escalar,

dependendo da versão: NIOS ou ARM, respectivamente).

7.2 SUIF2

O SUIF2 [68] [101] [95] [164] [163] pode ser encarado mais como um ambiente para desenvolvimento de compiladores do que como um compilador propriamente dito. Isso possui a vantagem de torná-lo mais fácil de portar do que o GNU Pro, por exemplo.

Ele foi desenvolvido na Universidade de Stanford para estudo da criação de técnicas de otimização de compiladores. É uma das referências mais fortes no meio acadêmico dentro da área de compiladores, vindo a fazer parte do projeto para desenvolvimento de compiladores do governo americano.

Sua principal virtude é a farta documentação sobre a sua utilização para criar inúmeras técnicas de otimização. Contudo não existe nenhum compilador comercial que utilize o SUIF2 como base e seja do conhecimento do autor.

Um fator que deve ser mais estudado no SUIF2 é a sua capacidade de se adequar à arquiteturas EPIC reconfiguráveis. Esse fator é determinante para avaliar a possibilidade de seu uso como compilador base para o ARCHITECT-R.

7.3 Elcor

O Elcor [154] [128] já foi projetado para lidar com arquiteturas EPIC, VLIW e super-escalares, o que é uma vantagem significativa para o seu possível uso como compilador base do ARCHITECT-R.

O Elcor possui uma linguagem intermediária bastante propícia para a exploração de paralelismo em nível de instrução e paralelização de loops (os quais são fundamentais para o sucesso do compilador do ARCHITECT-R).

Outra vantagem bastante significativa que ele é parametrizável. Isso significa que esse recebe a descrição de uma arquitetura (em linguagem mdes [155]) e já é

capaz de gerar código para essa arquitetura, o que simplificaria em muito o projeto não só do compilador, mas também do LEGUS System.

Somado a tudo isso está o fato do Elcor fazer parte do Trimaran. O Trimaran [144] é um ambiente para desenvolvimento de compiladores e arquiteturas que foi criado pela HP e disponibilizado para uso pelo meio acadêmico. Ele possui, além do Elcor, ferramentas para descrever uma nova arquitetura e para simular e avaliar o desempenho do sistema sendo criado. O avaliador de desempenho seria particularmente útil por fornecer bastante medidas sobre o desempenho da arquitetura em tempo de execução, as quais poderiam ser utilizadas para re-alimentar o LEGUS System e permitir o refinamento da arquitetura atual para uma arquitetura mais adequada para a aplicação sendo utilizada.

Outra ferramenta interessante do Trimaran é um visualizador dos grafos utilizados pelo compilador, o que permite que o projetista do compilador possa acompanhar visualmente os resultados que estão sendo gerados pelas otimizações do seu compilador e torna mais fácil a melhoria (ou detecção de erros) nessas otimizações.

Outro fator que pesa favoravelmente ao Elcor é o suporte técnico da HP, o qual tem sido fornecido para todo o sistema Trimaran.

7.4 NENYA/GALADRIEL

O NENYA/GALADRIEL [121] [39] [122] são, respectivamente, o *front-end* e o *back-end compiler* para arquiteturas reconfiguráveis desenvolvida a tese de doutoramento de João Manoel de Paiva Cardoso [121].

Esses compiladores reconhecem *bytecodes* (representação intermediária utilizada pela linguagem Java) e cria uma arquitetura reconfigurável própria para a execução dos mesmos.

Existem alguns compiladores para arquiteturas reconfiguráveis, alguns dos quais foram citados no capítulo 2, dessa dissertação. A escolha desses compiladores reconfiguráveis em particular ocorreu devido ao grau de sofisticação dos mesmos: ele pos-

suem inúmeras técnicas de otimização relevantes para arquiteturas reconfiguráveis. Alguns exemplos são:

- **Análise de Tamanho de Variáveis Escalares:** analisa qual o tamanho mínimo que uma variável precisa ter para armazenar corretamente o resultado a ela atribuído. Essa otimização tem impacto direto na área ocupada do chip reconfigurável e no tempo de execução do trecho de programa que envolve essa variável. Especial atenção é dada as variáveis as quais são atribuídos valores durante iterações de um *loop*. Variáveis que fazem parte de vetores são desconsideradas devido a complexidade de sua implementação;
- **Eliminação de Algumas Operações Envolvendo Constantes:** em hardware, algumas operações podem ser simplesmente implementadas como conexões de fios, ou seja, praticamente não ocupam hardware (são praticamente eliminadas). O exemplo mais clássico do uso desse tipo de otimização é a multiplicação ou divisão de um número que é potência de 2;
- **Substituição de Multiplicações e Divisões por Somas e Subtrações:** a multiplicação e a divisão são operações classicamente difíceis de serem implementadas em hardware. Essa otimização permite que quando o segundo operando é um valor constante, essas operações possam ser substituídas por somas e subtrações com ganhos tanto em termos de área quanto em termos de tempo de execução da operação ¹
- **Criação e Gerenciamento de Configurações de Hardware:** essa é, talvez, a tarefa mais complexa de um compilador para arquiteturas reconfiguráveis. Durante essa otimização o compilador deve gerar hardware específico para atender algumas instruções, particionar esse hardware em diferentes configurações de hardware, escalonar as instruções especiais a serem executadas e selecionar qual configuração deve estar ativa a cada instante da execução da aplicação.

¹Apesar que o uso de Aritmética Distribuída poderia, em alguns casos, obter resultados melhores);

A inclusão dessas otimizações no compilador do ARCHITECT-R são necessárias e deverão ser feitas independentes do compilador base escolhido.

7.5 Considerações Finais

A escolha do compilador base para o ARCHITECT-R é uma das tarefas mais importantes para o desenvolvimento desse sistema. Uma escolha errada prejudica o projeto como um todo.

Dentro dos aspectos importantes para o projeto, o Elcor leva uma considerável vantagem sobre os seus concorrentes. Essa vantagem se deve principalmente a dois fatos: ele é parametrizável e ele está integrado ao Trimaran. Então, a princípio, esse deverá ser o compilador base para o ARCHITECT-R.

Apesar de possuir inúmeras qualidades, o Elcor não é perfeito e deve ser melhor adequado para as necessidades do sistema. Nesse sentido, a principal tarefa a ser realizada nesse compilador será a inclusão de otimizações para que o compilador possa lidar com arquiteturas reconfiguráveis. Uma das primeiras tarefas dentro desse escopo, será portar as otimizações do Nenuya/Galadriel para o Elcor. Essa tarefa, por si só, já bastante complexa e deverá tomar um tempo considerável dos projetos futuros do sistema. Mas o desenvolvedor do compilador não deverá ser satisfazer em apenas portar essas otimizações: ele deverá melhorá-las e acrescentar novas otimizações, algumas das quais citadas na tese de doutoramento do João [121].

Espera-se que o compilador do ARCHITECT-R possa ainda criar novas otimizações para arquiteturas reconfiguráveis e EPIC, colaborando para o estado da arte nessas áreas.

Construindo RPU's para o ARCHITECT-R

Como já foi citado anteriormente, as RPU's são parte integrante e possuem grande relevância dentro do projeto ARCHITECT-R. Levando-se em consideração esse fato, e também o fato de que os códigos escritos em linguagem CES utilizam frequentemente redes do tipo MLP [161] [158], fica claro que a implementação dessas redes em hardware pode aumentar significativamente o desempenho das aplicações escritas em CES. Assim sendo, a implementação de um gerador de RPU's para redes neurais será a primeira implementação de um gerador de hardware reconfigurável a ser desenvolvida para o ARCHITECT-R.

Nas seções seguintes serão descritas as redes neurais MLP, as ferramentas de hardware utilizadas e as implementações propostas.

8.1 Redes Neurais Multi-Camadas

As Redes Neurais Artificiais são uma forma de computação inspirada no cérebro humano. Elas não possuem regras ou algoritmos e constituem uma alternativa a computação convencional [150].

As redes neurais são compostas por unidades de processamento simples (neurônios - Fig. 8.1) que calculam determinadas funções matemáticas (funções de transferência - Fig. 8.2). Essas unidades estão normalmente organizadas em camadas e interligadas por um grande número de conexões. Em grande parte dos modelos de redes neurais, essas conexões estão associadas a pesos, os quais armazenam o conhecimento armazenado pela rede. Para obter o seu conhecimento, uma rede neural deve ser treinada.

Figura 8.1: Descrição de um Neurônio Computacional [150].

As redes neurais MLP (sigla em inglês redes multicamadas) possuem uma camada de entrada, uma camada de saída e uma ou mais camadas intermediárias (Fig. 8.3).

Esse tipo de rede possui duas fases: forward (para frente, ou seja, os sinais são propagados das camadas de níveis mais baixos para as camadas de níveis mais altos) e backward (para trás, ou seja, os sinais são propagados das camadas de níveis mais altos para as camadas de níveis mais baixos). A fase forward corresponde a execução propriamente dita, já a fase backward corresponde ao aprendizado da rede.

Figura 8.2: Possíveis Funções de Ativação de um Neurônio [150].

Figura 8.3: Uma Rede Neural MLP com uma Camada Intermediária.

A equação que determina a saída de um determinado neurônio da rede na fase forward é:

$$y_j = f(\sum_{i=0}^m w_{ji} * x_i)$$

onde:

y_j corresponde a saída do neurônio j;

$f(x)$ corresponde a função de ativação do neurônio;

w_{ji} é o peso associado a entrada i no neurônio j;

x_i é a entrada i .

As redes MLP utilizam aprendizado supervisionado; ou seja, a rede recebe um conjunto de entradas e as saídas desejadas para elas, a rede calcula a suas saídas, compara com as saídas desejadas e atualiza os pesos (conhecimento) de forma a diminuir o erro entre as saídas geradas e as saídas desejadas.

O algoritmo mais conhecido para treinamento destas redes é o algoritmo de backpropagation [88]. Através desse algoritmo pode-se estimar o valor do erro nas camadas intermediárias da rede neural e, conseqüentemente, ajustar os pesos dos neurônios. Os ajustes são realizados utilizando-se o método dos gradientes segundo a equação 8.1.

$$\begin{aligned}\Delta W_{ij} &= \eta \cdot \delta_j \cdot o_i \\ \delta_j &= f'_j(net_j)(t_j - o_j) \quad \text{para a camada de saída} \\ \delta_j &= f'_j(net_j) \sum_k \delta_k w_{jk} \quad \text{para as camadas intermediárias}\end{aligned}\tag{8.1}$$

onde:

η é o fator de aprendizado;

δ_j diferença entre a saída da rede e o valor desejado na unidade j ;

t_j valor desejado na unidade j ;

o_i saída da unidade precedente i ;

i índice do predecessor da unidade j atual com peso de w_{ij} i para j ;

j índice da unidade atual;

k índice do predecessor da unidade j atual com peso w_{jk} de j para k ;

net_j somatório do produto entre as entradas e os pesos;

f'_j derivada da função de ativação.

As funções de ativação mais comumente utilizadas são a sigmoideal logística $(1/1 + e^{-(net_j(t) - \Theta_j)})$ e tangente hiperbólica $(tanh(net_j(t) + \Theta_j))$. O que gera a necessidade de se lidar com essas funções em hardware (quer seja pela implementação direta dessas funções quer seja através de funções que aproximam as mesmas).

8.2 Redes Neurais MLP em Hardware

As redes neurais MLP possuem uma estrutura bastante homogênea o que facilita o desenvolvimento de hardware, em especial hardware reconfigurável. Por isso, existem várias implementações de redes neurais em hardware reconfigurável [103] [53] [104] [102] [62] [37] [69] [93]. Contudo, algumas considerações devem ser feitas:

- O aprendizado da rede deve ser feita no hardware (on-line) ou fora dele (off-line)?
- A representação numérica dos dados deve ser de ponto-fixa ou de ponto flutuante?
- Quantos bits são necessários para representar os dados de entrada, pesos e saídas da rede?
- A função de transferência deve ser implementada no hardware dedicado ou num processador de propósito geral?
- Se a função de transferência for implementada no hardware, qual deve ser o método de calculá-la (tabela, aproximação polinomial, CORDIC ou híbrida)?
- Quais funções de transferência estarão disponíveis?
- Quais algoritmos de aprendizado poderão ser utilizados?
- Como será a implementação da arquitetura da rede neural (arrays sistólicos, vetorial ou outras)?

O problema é que para a maioria desses problemas as respostas dependem da aplicação que está sendo desenvolvida, e deste modo, ou o usuário tem que criar um novo hardware customizado para aquela aplicação específica ou ele utiliza um "hardware de propósito geral". A vantagem de se utilizar um hardware totalmente customizado é que o desempenho tenderá a ser melhor, contudo o custo de implementação desse hardware será altíssimo. Por outro lado, o uso de hardware mais geral denigre o desempenho do sistema ao custo de uma maior flexibilidade. O ideal

seria a criação de um hardware totalmente customizado sem que o usuário precisasse projetá-lo. É exatamente nesse ponto que se encaixam os geradores de hardware, os quais permitem alto grau de customização do hardware a um baixo custo de implementação.

Um dos objetivos desse projeto é a criação de um (protótipo de) gerador de hardware reconfigurável para redes neurais MLP. Contudo, antes de tratarmos da implementação em hardware utilizada nesse trabalho, faz-se necessária uma revisão das redes neurais MLP implementadas em hardware, destacando-se suas vantagens e desvantagens de forma que a nossa implementação possa ser melhor avaliada.

Visando uma melhor caracterização dos hardwares, os mesmos foram divididos em hardwares comerciais e hardwares científicos.

8.2.1 Hardwares Comerciais

Accurate Automation's Neural Network Processor (NNP)

O NNP [41] utiliza arquitetura de múltiplos chips com características MIMD, o que possibilita a execução em múltiplos chips sem degradação de desempenho. Cada chip possui um processador de 16 bits com capacidade de armazenamento do valor dos pesos no próprio chip. Cada chip pode conter até 8,192 neurônios e a velocidade de processamento é de 140 MCPS (Milhões de Conexões por Segundo). O processador possui um conjunto de instruções com apenas 9 instruções (contudo as instruções são bastante complexas, tais como o cálculo da função de ativação de uma rede neural). O número máximo de processadores que podem ser utilizados num único sistema é 10, o que corresponde a uma taxa máxima de 1,4 GCPS (Bilhões de Conexões por Segundo). A comunicação entre processadores é feita através de um barramento proprietário. Uma das vantagens desse hardware é que ele possui um conjunto de ferramentas especiais para o desenvolvimento do software. O preço estimado de cada chip é de US\$4.000,00.

É importante ressaltar que o NNP foi utilizado no projeto LoFlyte, o qual visava

a criação de aeronaves com a capacidades de direção autónoma (Fig. 8.4).

Figura 8.4: Aviões Utilizando o NNP (Acima e Abaixo à Direita) e Placa com Chips NNP (Abaixo à Esquerda) [41].

Adaptive Solutions CNAPS

O CNAPS [70] é um sistema completo de desenvolvimento de redes neurais baseado no chip CNAPS-1064 Digital Parallel Processor, o qual possui 64 sub-processadores trabalhando em modo SIMD. Cada sub-processador possui 4k bytes de memória local e uma unidade de aritmética de ponto fixo para dados de 1, 8 ou 16 bits. Desse modo, cada sub-processador pode emular um ou mais neurônios e vários desses chips podem ser utilizados em paralelo. O conjunto de ferramentas para o CNAPS

inclui um compilador para a linguagem C (CNAP-C), uma biblioteca de funções comumente utilizadas (Quicklib) e algumas redes pré-compiladas (BuildNet). O desempenho máximo obtido foi 10,24 bilhões de instruções de MAC (multiplica e acumula) por segundo utilizando-se 128 processadores (é importante salientar que essa medida não corresponde ao MCPS, visto que essa segunda medida também leva em consideração a função de ativação da rede).

8.2.2 Hardwares Científicos

Neural Chip SAND/1

O SAND/1 (Figura 8.5) [50] possui uma arquitetura baseada em arrays sistólicos, tendo sido desenvolvido visando a utilizando de mais de um chip no processamento de uma rede neural (ou seja, ele é fortemente expansível). Cada processador SAND/1 possui quatro elementos de processamento sendo que cada um deles possui um multiplicador e dois somadores em pipeline para a avaliação da somatória do produto das entradas pelos pesos ($\sum x_i * w_k i$). Como dito anteriormente, o processador funciona como um array sistólico e dessa forma a entrada é passada para o primeiro elemento de processamento o qual, após os cálculos, passa esse valor para o próximo elemento de processamento e assim sucessivamente. Esse fato alivia o uso de elementos de roteamento para a distribuição das entradas. Os valores dos pesos dos neurônios são armazenados em memórias externas. O cálculo da função de ativação também é feita fora do processador e geralmente faz uso de uma tabela implementada como ROM. O desempenho do processador é de 200 milhões de MACs por segundo.

RRAN: Run-time Reconfiguration Artificial Neural Network

O RRAN [93] [94] (Fig. 8.6) divide os cálculos necessário para a execução e treinamento de uma rede neural multi-camadas em três etapas:

1. **Estágio de Propagação para Frente** (Fig. 8.7) : possui seis unidades de MACs para o cálculo da somatória do produto dos valores de entrada pelos

Figura 8.5: Arquitetura do Sand/1 [50].

Figura 8.6: Arquitetura do RAN [93].

pesos e uma tabela implementada como ROM que implementa a função de ativação, também calcula o erro na camada de saída;

2. **Estágio de Propagação para Trás** (Fig. 8.8): possui seis unidades de MACs para o cálculo da somatória do produto dos pesos pelos δ s, uma tabela implementada como ROM para fornecer o valor da derivada da função de ativação e um multiplicador para o cálculo do produto dessa derivada pela somatória anteriormente citada;
3. **Estágio de Atualização dos Pesos** (Fig. 8.9): possui doze multiplicadores para o cálculo dos valores de atualização dos pesos da rede e somador/subtrator para atualizar esses valores.

Figura 8.7: Diagrama de Blocos do Hardware de Propagação para Frente [94].

Figura 8.8: Diagrama de Blocos do Hardware de Propagação para Trás [94].

Figura 8.9: Diagrama de Blocos do Hardware de Atualização dos Pesos [94].

Essa separação em etapas foi feita para aproveitar a propriedade de reconfiguração dos circuitos FPGA XC3090 onde esse hardware foi implementado. Dessa forma, cada etapa corresponde a uma configuração do circuito; sendo, portanto, necessária uma reconfiguração após a execução de cada etapa.

Essa implementação foi importante pois demonstrou que o uso de reconfiguração de circuitos poderia trazer benefícios em termos de desempenho do sistema, o qual correspondia a aproximadamente 2 MCPS em 60 FPGAs XC3090.

Por economia de hardware, todas as funções foram implementadas de forma serial, ou seja, bit a bit.

É importante, ainda, salientar que essa implementação permite o treinamento da rede no próprio hardware (o que é raro de se acontecer devido aos custos dessa implementação).

8.3 Dispositivos Lógico Programáveis e Ferramentas de Desenvolvimento de Hardware Utilizadas

O hardware e as ferramentas de desenvolvimento envolvidas têm vital importância para a qualidade do hardware gerado e devem ser levadas em consideração na criação de geradores de RPUs. Os dispositivos lógico programáveis e as ferramentas utilizadas são descritos nas subseções a seguir.

8.3.1 Famílias APEX e APEX II de Dispositivos Lógico Programáveis

As famílias APEX e APEX II [17] [18] [19], as FPGAs (Field Programmable Gate Array) mais avançadas da Altera, foram desenvolvidas tendo-se em mente que o uso futuro dos dispositivos lógicos programáveis serão os chamados SOPCs (System on a Programmable Chip). SOPCs são sistemas que integram toda a funcionalidade necessária (processadores, periféricos, memória, entre outras coisas) num único chip.

Para atingir esse objetivo, os dispositivos APEX possuem grande capacidade e diversidade de elementos lógicos internos e uma velocidade bastante elevada com dispositivos externos (via de regra, apenas dispositivos de entrada e saída para a interface com o usuário). A família APEX e APEX II implementam a arquitetura MultiCoreTM, a qual incorpora look-up tables (LUTs), termos-produto e memória embutida (Fig. 8.10). As LUTs são utilizadas para implementar funções que necessitam de registradores: os termos-produto são utilizados para implementar lógica combinacional intensiva; e a memória embutida é utilizada para criar RAMs, ROMs, FIFOs, CAMs, entre outras estruturas de memória. Os termos-produto e as memórias são implementadas pelos ESBs (Embedded System Blocks). A arquitetura MultiCore é dividida em múltiplos elementos denominados estruturas MegaLABTM. Cada estrutura MegaLab contém um grupo de Logic Array Blocks (LABs - arranjo de blocos lógicos)¹, um ESB e uma interconexão que mapeia os sinais na estrutura (Fig. 8.11). Cada LAB é composto por 10 elementos lógicos (LEs) (Fig. 8.12). Os LEs, por sua vez, formam a estrutura lógica mais básica da arquitetura MultiCore. Cada LE é composto de uma LUT de quatro entradas, um registrador e lógica para propagação de cadeia de carry-bits (usada para funções aritméticas e propagação em cascata (usada em funções com uma grande quantidade de entradas - fan-in.

Os elementos lógicos podem operar em três modos [19]:

1. **Normal:** usado na maioria das funções lógicas, em especial aquelas que possuem muitas entradas;
2. **Aritmético:** usado para implementar funções aritméticas, em especial somadores, subtratores, acumuladores e comparadores;
3. **Contador:** utilizada na criação de contadores (síncronos). Possui a limitação de que se um LE de uma LAB opera nesse modo, nenhum LE desse mesmo LAB pode operar no modo aritmético.

Cada macrocélula da APEX permite que dois termos-produto sejam calcula-

¹No caso da APEX EP20K200E, esse grupo é formado por 16 LABs.

Figura 8.10: Arquitetura MultiCore™ [19].

Figura 8.11: Estrutura MegaLab [19].

Figura 8.12: Estrutura de um Elemento Lógico (LE) [19].

dos. Estes termos-produto podem servir de entrada para a porta OR ou XOR da macrocélula, ou pode servir para expandir a lógica de outras macrocélulas.

O último tipo de estrutura utilizada pela família APEX são os Embedded System Blocks (ESBs), os quais implementam dispositivos de memória interna dos chips. Os ESBs podem ser configurados para funcionar como RAM, ROM, FIFO ou CAM.

8.3.2 Família Stratix de Dispositivos Lógico Programáveis

A família Stratix [24] [25] corresponde ao estado da arte em termos de dispositivos lógico programáveis da Altera, uma das principais fabricantes de PLDs do mercado mundial.

Os elementos lógicos e esquemas de conexões entre os recursos do chip de uma Stratix são idênticos aos das ApexII. O que torna a Stratix mais evoluída é a inclusão de blocos especiais para DSP e blocos especiais para memórias TriMax e a maior capacidade dos seus dispositivos.

Blocos de DSP são elementos especiais de hardware que foram introduzidos de forma a acelerar aplicações DSP. Tais aplicações, comumente, necessitam muito de multiplicações; o que, como dito anteriormente, não é muito eficiente de ser implementado em FPGA. Para suprir essa falha deficiência, a Altera introduziu esses blocos DSP. Eles são implementados usando tecnologia ASIC de última geração.

Existem diversos blocos DSP em cada FPGA Stratix. Cada bloco possui três modos de operação (visando as mais diferentes aplicações DSP): multiplica, multiplica e soma (ou subtrai) e multiplica e acumula (Fig. 8.13). Cada um desses três modos pode utilizar operandos de três diferentes tamanhos: 9, 18 e 36 bits.

A outra modificação feita foi a inclusão de memórias em três diferentes tamanhos: 32 x 18, 128 x 16 e 4000 x 144 bits. A inclusão dessas memórias no chip também foi motivada pelas aplicações DSP, as quais necessitam de muitos dados locais, os quais (agora) podem ser armazenados facilmente no próprio PLD.

Figura 8.13: Bloco DSP da Stratix no Modo Multiplica e Acumula [23].

8.3.3 Excalibur

O Excalibur [13] [14] é um kit de desenvolvimento de hardware e software para dispositivos lógico programáveis (PLD). O kit possui:

- Core de um processador RISC configurável (NIOS);
- Compilador GNU Pro;
- Software de desenvolvimento de hardware para PLDs Quartus II;
- Placa de desenvolvimento com uma APEX EP20K200E, dois barramentos PCI, uma interface serial, 1Mbyte de memória flash, 256 Kbytes de memória SRAM, entre outros periféricos [20] (Fig. 8.14).

Soft Core NIOS

O processador embutido NIOS® (Fig. 8.15) é um *soft-core* que pode ser agregado pelo usuário em seus projetos.

Figura 8.14: Placa de Desenvolvimento do Kit Excalibur com Processador Nios [20].

Inicialmente, destinado para a família de dispositivos APEX da Altera, este processador ocupa apenas 12% da área de um dispositivo de 200 mil portas lógicas (EP20K200E). A família APEX já possui dispositivos com até 4 milhões de portas lógicas (APEXII EP2A90), significando que há uma grande quantidade de recursos disponíveis para o restante do sistema. Vários periféricos já estão disponíveis e em desenvolvimento para o NIOS, como *timers* [22], contadores, receptores e transmissores assíncronos universais (UARTs) [15], dispositivos de entrada e saída paralela (PIOs) [21], controladores de disco e controladores SDRAM.

As possibilidades para o processador embutido NIOS são amplas. Por exemplo, sistemas DSPs (Digital Signal Processors) podem ser desenvolvidos com a adição de itens como filtros FIR (Finite Impulse Response), osciladores e transformada de

Figura 8.15: Diagrama de Blocos do Processador Nios [16].

Fourier (FFT). A eficiência de uso do dispositivo possibilita também que múltiplas instâncias do processador possam ser usadas para aplicações de alto desempenho que requeiram implementações com múltiplos processadores, como mostra a Figura 8.16.

Figura 8.16: Flexibilidade e Escalabilidade dos Processadores Embutidos NIOS [16].

Por ser parametrizável, o processador NIOS permitirá que o LEGUS System

possa fazer o balanço entre o custo e o desempenho dos processadores a serem utilizados. Apesar da possibilidade de configuração dos processadores NIOS, o conjunto de instruções permanece sempre o mesmo.

8.3.4 Simulador de Linguagens de Descrição de Hardware ModelSim

O ModelSim [112] [113] [111] é o simulador de linguagens de descrição de hardware mais popular do mundo. Ele possui inúmeros recursos que são indispensáveis para uma boa depuração de um hardware sendo desenvolvido, particularmente ele é bastante propício para o uso de testbenches ². Essa ferramenta torna a depuração de um hardware bastante semelhante a depuração de software, simplificando o trabalho do projetista de hardware.

A principal virtude do ModelSim é poder diagnosticar de maneira mais precisa qual o erro que está acontecendo no seu hardware (caso algum esteja acontecendo) e demonstrar de maneira mais clara do que os simuladores de sinais de onda, comumente utilizados para depuração de hardware, o que realmente está acontecendo no hardware sendo depurado.

Outra vantagem importante do simulador que ele tende a diminuir o tempo de projeto do hardware. Isso ocorre devido a maior facilidade de se compreender e encontrar os erros que podem ocorrer no hardware.

É importante salientar que todos os circuitos de hardware gerados nesse trabalho foram validados utilizando-se o ModelSim. Sem essa ferramenta o trabalho de validação dos circuitos reconfiguráveis teria sido, com certeza, muito mais árduo.

²Conjunto de testes especial para testar a funcionalidade do hardware

8.4 Implementação do Gerador de Redes Neurais Multi-Camadas

Nessa implementação de um gerador de Redes Neurais MLP será considerada apenas a fase forward das redes, futuras implementações desse gerador podem vir a acrescentar a fase de aprendizado em hardware das mesmas.

A principais funções envolvidas na fase forward são: multiplicação, adição (mais especificamente acumulação) e avaliação da função de ativação. Portanto, a primeira tarefa para a criação de uma rede neural eficiente é exatamente a criação de módulos que implementem em hardware essas funções de uma maneira eficiente.

8.4.1 Tratamentos para a Multiplicação

A multiplicação talvez seja a função mais crítica para a criação de um hardware para redes neurais. Isso se deve não somente a complexidade da função em si, mas também ao número elevado de vezes que essa função tem que ser executada para se obter o resultado da rede.

Devido a esse fato, o hardware que implementa a multiplicação deve ser o mais rápido possível para não comprometer o caminho crítico do circuito. Para isso, existem duas alternativas: a criação de multiplicadores combinacionais extremamente rápidos (e, portanto, ocupando muita área) ou o uso de *pipeline* no multiplicador (ao custo de um certo acréscimo na área do circuito, mas com uma redução considerável na latência do circuito).

A Tabela 8.1 apresenta os dados de área e latência de diversos tamanhos de multiplicadores nas FPGAs das famílias Apex e Stratix da Altera. Pode ser observado que tanto a área quanto a latência dos multiplicadores da Apex crescem quase que linearmente com o número de bits. Já os multiplicadores da Stratix possuem um comportamento mais interessante: a utilização e latência do circuito só cresce a cada 9 bits. Contudo o número de DSPs existentes em cada Stratix pode ser bastante

limitado. Esses dados são extremamente relevantes para a criação do circuito da rede neural, visto que (na maioria dos casos) a latência desse circuito determina a latência do pipeline do circuito da rede neural.

Tabela 8.1: Dados sobre Multiplicadores nas Famílias Apex e Stratix da Altera

Família	Número de Bits	Área	Latência
Apex	8	103 LEs	22.5ns
	9	142 LEs	26.1ns
	10	162 LEs	30.1ns
	12	228 LEs	33.6ns
	14	285 LEs	34.8ns
	16	373 LEs	36.5ns
	18	444 LEs	42.1ns
Stratix	8	1 DSP	4.1ns
	9	1 DSP	4.1ns
	10	2 DSPs	4.9ns
	14	2 DSPs	4.9ns
	16	2 DSPs	4.9ns
	18	2 DSPs	4.9ns

Outra possibilidade é a utilização de aritmética logarítmica, onde a multiplicação é reduzida a uma soma. O problema dessa abordagem é que o número tem que ser convertido para a representação logarítmica e de volta para a representação binária de ponto fixo, o que exige uma aproximação da função logarítmica e exponencial. Para facilitar o cálculo do logaritmo, o valor de entrada da função logarítmica é multiplicado por 2^{16} (considerando entradas de 16 bits, para outros valores de entrada essa constante deve ser adaptada), eliminando a parte fracionária do valor de entrada. Usando essa aproximação, a multiplicação fica reduzida a seguinte equação:

$$x * y = Exp_2(Log_2(x * 2^{16}) + Log_2(y * 2^{16}))/2^{2*16}$$

Como os circuitos que implementam as funções logarítmica e exponencial serão

utilizados apenas para a multiplicação, tanto a multiplicação por 2^{16} quanto a divisão por $2^{2 \cdot 16}$ são incorporados nos seus respectivos circuitos. A Figura 8.17 mostra a implementação do circuito da função logarítmica e a Figura 8.18 demonstra a implementação do circuito da função exponencial.

Figura 8.17: Diagrama de Blocos do Circuito que Calcula o Logaritmo de um Número Multiplicado por 2^{16} [109].

A Tabelas 8.2 mostra a latência e a área dos circuitos que implementam a multiplicação utilizando aritmética logarítmica. O erro máximo desses blocos é de 8.6×10^{-2} .

Considerando os dados apresentados fica evidente que no caso de uso de FPGAs da família Apex o uso de aritmética logarítmica é bastante vantajoso. Já no caso da família Stratix o uso ou não de aritmética logarítmica depende da rede sendo implementada e do circuito que está sendo utilizado, ou seja, só utilizamos aritmética logarítmica em uma Stratix quando o número de multiplicadores presentes for muito menor do que o número de neurônios presentes na rede.

Figura 8.18: Diagrama de Blocos do Circuito que Calcula a Exponencial de Número Dividido por 2^{2*16} [109].

Tabela 8.2: Dados sobre Implementação do Multiplicador em Aritmética Logarítmica nas Famílias Apex e Stratix da Altera

Família	Circuito	Área	Latência
Apex	Somador	20 LEs	17.9us
	Log	18 LEs	14.1 ns
	Exp	17 LEs	13.9 ns
Stratix	Somador	20 LEs	10.8ns
	Log	18 LEs	9.8 ns
	Exp	17 LEs	12.8 ns

8.4.2 Tratamentos para a Acumulação

A acumulação pode ser tratada basicamente de duas maneiras: uso de um somador completo ou uso de um somador do tipo *carry-save* durante as etapas de acumulação com uso de um somador completo no final para somar os valores da soma com os valores de *carry*.

A primeira abordagem apresenta como vantagem o uso de menos recursos (área) de hardware ao custo de uma maior latência do circuito sendo gerado. Já a segunda abordagem pode reduzir a latência do circuito ao custo de um pequeno acréscimo na área do mesmo.

Outro fator que interfere tanto na latência quanto na área ocupada pelo circuito é o tipo de somador completo: *carry-propagate adder*, *conditional-sum adder*, *carry look-ahead adder*, *Ling adder*, entre outros. Cada um desses somadores possui um compromisso diferente entre área ocupada e latência, sendo que cada um deles é ótimo com relação a algum aspecto.

A Tabela 8.3 demonstra a área e a latência gasta na implementação de acumuladores de diversos tamanhos. No caso da família Apex, o acumulador implementa um somador do tipo *carry-propagate* que utiliza parte especial dos elementos lógicos dessa família. Já na família Stratix, o somador implementado é um *carry-select* que também utiliza parte especial dos elementos lógicos (só que essa parte só existe nos elementos lógicos da família Stratix). O uso de acumuladores do tipo *carry-save* não foi considerado nessas duas famílias, visto que esse tipo de somador ocuparia mais área e teria quase a mesma latência que os somadores considerados. O uso de *carry look-ahead adder* também não foi considerado pois a latência dos acumuladores considerados é compatível com a latência dos demais blocos e a área ocupada seria maior.

A escolha da abordagem a ser utilizada depende da latência dos demais blocos sendo utilizados, do tamanho dos dados de entrada do acumulador e do PLD sendo utilizado.

Tabela 8.3: Dados sobre Acumuladores nas Famílias Apex e Stratix da Altera

Família	Número de Bits	Área	Latência
Apex	8	18 LEs	4ns
	9	20 LEs	4.3ns
	10	22 LEs	4.8ns
	14	30 LEs	5.3ns
	16	34 LEs	5.5ns
	18	36 LEs	5.7ns
Stratix	8	8 LEs	3.3ns
	9	9 LEs	3.3ns
	10	10 LEs	3.3ns
	14	14 LEs	3.3ns
	16	16 LEs	3.3ns
	18	18 LEs	3.3ns
	60	62 LEs	5.8ns

8.4.3 Tratamentos para a Função de Ativação

Existem basicamente quatro tipos de implementação de funções [74], [28]:

- **Cordic-like**³: implementa a aproximação da função apenas utilizando operações de soma e *shift*. Costuma ser extremamente rápida, mas apenas algumas funções podem ser aproximadas usando esse método;
- **Polinomial**: utiliza aproximações polinomiais da função. É o método mais comumente utilizado em implementações em software;
- **Tabela**: aproxima o valor da função por valores pré-tabelados;
- **Híbrido**: utiliza um misto do método por tabelas e polinomial.

Nesse estudo foram considerados um método *Cordic-like* e dois métodos híbridos. Eles foram escolhidos por serem os mais propícios para as funções de ativação utilizadas em redes neurais MLP.

O primeiro método considerado foi um *Cordic-like* baseado naquele publicado em [109]. O método ali descrito é para aproximar a função sigmoideal logística escalonada para o intervalo $[-1, 1]$. Nessa dissertação o método foi adaptado para aproximar as funções $1/(1 + e^{-x})$ e $(1 - e^{-x})/(1 + e^{-x})$.

As Figuras 8.19 e 8.20 demonstram as implementações do hardware para a primeira função e a segunda função, respectivamente. A Tabela 8.4 apresenta os resultados obtidos. Como pode ser observado, a média do erro é 0, o que já era esperado devido a simetria tanto dos métodos de aproximação quanto das funções sendo aproximadas. Outros dados relevantes são o erro médio absoluto que fica na casa dos 10^{-3} e o erro máximo absoluto o qual fica na casa dos 10^{-2} , o que é equivalente a outras aproximações encontradas na literatura sobre redes neurais [65]. Dessa forma, o método proposto pode ser empregado em implementações em hardware reconfigurável para redes neurais MLP sem maiores restrições.

³Também conhecida por método *shift-add*.

Figura 8.19: Diagrama de Blocos do Circuito que Calcula a Aproximação da Função $1/(1 + e^{-x})$.

Figura 8.20: Diagrama de Blocos do Circuito que Calcula a Aproximação da Função $(1 - e^{-x}) / (1 + e^{-x})$.

Tabela 8.4: Análise das Aproximações *Cordic-like* para as Funções de Ativação.

Função	Erro Absoluto Máximo	Média do Erro Absoluto	Média do Erro
$1/(1 + e^{-x})$	$1.9 * 10^{-2}$	$4.5 * 10^{-3}$	0
$(1 - e^{-x})/(1 + e^{-x})$	$3.8 * 10^{-2}$	$9.1 * 10^{-3}$	0

O circuito que implementa a aproximação da função $1/(1 + e^{-x})$ ocupa 15 LEs numa Apex e 15 LEs numa Stratix, enquanto o circuito que implementa a aproximação da função $(1 - e^{-x})/(1 + e^{-x})$ ocupa 17 LEs na Apex e 17 LEs na Stratix. O primeiro circuito apresenta latência de 14 ns numa Apex e 10.4 ns numa Stratix, já o segundo possui latência de 14 ns e 10.2 ns numa Apex e numa Stratix, respectivamente.

O segundo método implementado é um método híbrido, proposto em [65]. Ele mescla o uso de duas tabelas com uma aproximação linear. A aproximação linear considerada é $F(x) = A + Cx$. Assim sendo, cada aproximação exige uma multiplicação e uma soma, o que torna a implementação muito custosa para uma Apex, sendo apenas considerada em FPGAs da família Stratix.

As tabelas implementadas servem cada uma para armazenar uma das variáveis da aproximação para cada intervalo de aproximação. Foram considerados 8 intervalos iguais entre -4 e 4. Portanto o tamanho de cada tabela é igual ao número de bits necessário para armazenar as variáveis multiplicado por 8 intervalos. Considerando 14 bits de precisão para cada uma das variáveis temos que cada tabela armazena $8 * 14\text{bits} = 112\text{ bits}$. Assim sendo, ambas as tabelas cabem num único bloco M512 de uma Stratix.

Os valores das variáveis A e C são encontrados através do uso do método dos mínimos quadrados, o que se reduz as equações:

$$X = \sum_{i=0}^{N-1} x_i$$

$$X^2 = \sum_{i=0}^{N-1} x_i^2$$

$$Y = \sum_{i=0}^{N-1} F(x_i)$$

$$XY = \sum_{i=0}^{N-1} x_i * F(x_i)$$

$$C = (X * Y - XY) / (X * X - X^2)$$

$$A = Y - C * X$$

onde N é o número de dados amostrados em cada intervalo.

O método foi utilizado para aproximar as funções $1/(1+e^{-x})$, $(1-e^{-x})/(1+e^{-x})$ e $(e^x - e^{-x})/(e^x + e^{-x})$, as quais são comumente utilizadas em redes neurais MLP.

A Tabela 8.5 apresenta os resultados obtidos. O erro absoluto máximo e a média dos erros absolutos obtidos são ligeiramente superiores ao método anterior. Contudo, o erro médio obtido é diferente de zero, apesar de ser pequeno.

Tabela 8.5: Análise das Aproximações Híbridas com Multiplicadores para as Funções de Ativação.

Função	Erro Absoluto Máximo	Média do Erro Absoluto	Média do Erro
$1/(1+e^{-x})$	$7.8 * 10^{-3}$	$1.9 * 10^{-3}$	$-1,1 * 10^{-5}$
$(1-e^{-x})/(1+e^{-x})$	$1.6 * 10^{-2}$	$3.8 * 10^{-3}$	$-1,8 * 10^{-5}$
$(e^x - e^{-x})/(e^x + e^{-x})$	$5.8 * 10^{-2}$	$9.5 * 10^{-3}$	$-2.3 * 10^{-5}$

O circuito que implementa essa aproximação possui três etapas de pipeline⁴ com latência igual a aproximadamente 5 ns (tempo aproximado da multiplicação, a qual é a função mais lenta do circuito implementado). Ocupando 1 bloco de DSP, 1 bloco de memória M512, 65 elementos lógicos (para o somador e os registradores).

O método anterior é superior ao primeiro método em termos de precisão mas consome maior área do PLD. Isso se deve principalmente ao multiplicador necessário para a implementação. Pensando nisso, foi proposta uma nova implementação que restringe o valor de C a potências de 2 (ou seja, shifts) [65].

⁴Primeira etapa: lê o valor de C da tabela.

Segunda etapa: lê o valor de A da tabela e calcula $C * x$.

Terceira etapa: efetua a soma $A + (C * x)$.

Na aproximação utilizadas no método anterior, se o valor de C for fixo podemos facilmente calcular o valor de A através da equação $A = Y - C * X$. Dessa forma, implementamos um procedimento que faz uma busca exaustiva nos possíveis valores de C começando em ± 1 até $\pm 2^{-20}$. O valor de C para o qual o erro médio obtido é mínimo no intervalo sendo considerado é utilizado para calcular o valor de A e assim temos uma aproximação linear das funções de ativação sem a necessidade de multiplicação. Os valores de A podem ser armazenados numa tabela idêntica a utilizada no método anterior. Já para os valores de C que variam de 0 até $\pm 2^{-13}$, são necessários apenas $16 \times 5 \text{ bits} = 80 \text{ bits}$ para a tabela que o armazena. Isso ocorre porque não armazenamos diretamente o valor de C , mas sim o seu sinal e o expoente ao qual devemos elevar o 2 (ou seja, o valor dos shifts a esquerda que devem ser realizados).

O hardware necessário é um *barrel-shifter*, um somador, as tabelas e os registradores para armazenar os resultados entre as etapas do pipeline, o que resulta em 138 LEs utilizados e uma latência de 18.5 ns numa Apex e 126 LEs e 12.5 ns numa Stratix.

Como pode ser observado na Tabela 8.6, os erros do terceiro método são um pouco superiores ao segundo método e inferiores ao primeiro método (exceção feita a função , para a qual o terceiro método não é aconselhável).

Tabela 8.6: Análise das Aproximações Híbridas sem Multiplicadores para as Funções de Ativação (8 Intervalos).

Função	Erro Absoluto Máximo	Média do Erro Absoluto	Média do Erro
$1/(1 + e^{-x})$	$2 * 10^{-2}$	$3.7 * 10^{-3}$	$-1,1 * 10^{-5}$
$(1 - e^{-x})/(1 + e^{-x})$	$4,0 * 10^{-2}$	$7,4 * 10^{-3}$	$-1,8 * 10^{-5}$
$(e^x - e^{-x})/(e^x + e^{-x})$	$1,7 * 10^{-1}$	$1,9 * 10^{-2}$	$-2,2 * 10^{-5}$

Como os resultados obtidos pelo terceiro método não foram satisfatórios a princípio, decidiu-se dobrar o número de intervalos, o que culminou numa melhora significativa

dos resultados obtidos, como pode ser observado na Tabela 8.7.

Tabela 8.7: Análise das Aproximações Híbridas sem Multiplicadores para as Funções de Ativação (16 Intervalos).

Função	Erro Absoluto Máximo	Média do Erro Absoluto	Média do Erro
$1/(1 + e^{-x})$	$1.4 * 10^{-2}$	$2.1 * 10^{-3}$	$1,7 * 10^{-6}$
$(1 - e^{-x})/(1 + e^{-x})$	$2.8 * 10^{-2}$	$4.2 * 10^{-3}$	$-1,4 * 10^{-5}$
$(e^x - e^{-x})/(e^x + e^{-x})$	$4 * 10^{-2}$	$4.1 * 10^{-3}$	$-2.3 * 10^{-5}$

O primeiro método deve ser o escolhido no caso de FPGAs da família Apex, visto que é o método mais vantajoso tanto do ponto de vista de área quanto do ponto de vista de latência para essa família em particular. Nessa família de FPGAs o segundo método jamais deve ser escolhido (devido a imensa área ocupada e a enorme latência do circuito gerado). Já o terceiro método, para essa família de FPGAs, deve ser escolhido sempre que se necessite de uma precisão melhor que aquela obtida com o primeiro método.

No caso de se estar projetando a aplicação com FPGAs da família Stratix as opções são mais complexas. Deve-se dar preferência para o primeiro método sempre que a área for um problema crítico para a implementação. Já se o problema for tempo, o segundo método é mais apropriado visto que ele possui latência correspondente a metade da latência dos demais métodos para essa família de FPGAs. O terceiro método é um compromisso entre precisão e área e deve ser utilizado em momentos que o segundo método não puder ser utilizado e se desejar uma precisão maior do que aquela obtida com o primeiro método.

É importante salientar, ainda, que o segundo e o terceiro método possuem o potencial para aproximar praticamente qualquer função e o seu uso deverá ser fortemente considerado na construção de outros geradores de RPUs para o ARCHITECT-R (atualmente, está sendo estudado o uso desses métodos na implementação da função de aptidão de algoritmos genéticos).

8.4.4 Implementação do Hardware da Fase Forward da Rede

A unidade básica de implementação de uma rede neural em hardware pode ser considerada como sendo um neurônio. A estrutura básica de um neurônio em hardware é apresentada na Figura 8.21. Como pode ser observado pela figura, os tratamentos para os diversos blocos discutidos anteriormente formam a base para a implementação de um neurônio.

Figura 8.21: Diagrama de Blocos de um Neurônio em Hardware.

Se considerarmos 2 possíveis forma de implementação para a multiplicação (5 se considerarmos todas as formas de implementação de uma multiplicação em uma Stratix), 2 possíveis forma de implementação da acumulação (a acumulação pode ser implementada no próprio DSP que implementa a multiplicação numa Stratix), 3 possíveis funções de ativação e 3 formas de se implementar a função de ativação temos que são propostos 12 diferentes neurônios nesse trabalho.

Essa quantidade é relativamente grande para ser tratada por um projetista humano. Daí a necessidade de se construir uma ferramenta que automatize o processo de criação do hardware da rede neural à partir de sua especificação.

Porém, antes de tratarmos do software responsável pela geração da rede, ainda temos alguns assuntos pendentes: o armazenamento dos pesos da rede e a distribuição dos dados de entrada para os neurônios, os quais são tratados a seguir.

Armazenamento dos Pesos

É aconselhável que os pesos sejam armazenados, sempre que possível, na própria PLD. Isso se deve ao fato de que o armazenamento externo desses pesos ou afetariam demais o desempenho do sistema ou ocupariam muitos recursos de entrada e saída do PLD, os quais costumam ser bastante restritos.

Caso o PLD não possua memória interna suficiente para o armazenamento de todos os pesos ao mesmo tempo, sugere-se o particionamento temporal dos mesmos, de forma a ter o menor impacto possível no desempenho do hardware.

A única ressalva que se faz ao uso de armazenamento interno dos pesos é no caso de implementações sequenciais, onde o armazenamento interno dos pesos não auxilia no desempenho do sistema (na verdade pode até denegrí-lo).

Distribuição dos Dados de Entrada

No caso de implementações sequenciais, não temos nenhuma opção, visto que os dados de entrada vão direto para o único neurônio implementado. Já no caso de redes com múltiplos neurônios temos basicamente duas opções:

- Distribuição dos dados de entrada para todos os neurônios da rede ao mesmo tempo: essa opção só deve ser considerada no caso de poucos neurônios, caso contrário pode consumir recursos importante do PLD com o roteamento das entradas, o que não é interessante. Não implica em ganho de desempenho caso o circuito não possua uma forma de salvar os resultados de vários (não necessariamente todos) os neurônios ao mesmo tempo;
- Estilo *systolic array*: os dados são passados para o primeiro neurônio que após utilizá-los passa para o segundo neurônio e assim por diante. Economiza recursos de roteamento mas gasta recursos com a criação de uma cadeia de shift. É particularmente vantajosa no caso das FPGAs Stratix onde o uso desse recurso não incorre em gasto algum, visto que o mesmo já está embutido nos blocos DSP, os quais são utilizados para a multiplicação.

8.4.5 Considerações Finais

O software que cria as redes neurais à partir da descrição das mesma ainda não encontra-se finalizado. Alguns testes empíricos ainda se fazem necessários de forma a obter uma equação razoável para quando cada uma das técnicas descritas anteriormente deve ser utilizada de forma a obter um circuito (quasi-) ótimo. A princípio pode-se fazer a simplificação de que FPGAs da família Apex devem utilizar multiplicação em aritmética logarítmica, o acumulador normal e o método *Cordic-like* para aproximação da função. O que é uma boa aproximação para FPGAs dessa família. O caso complica-se quando é tratada a família de FPGAs Stratix, a qual foi lançada apenas recentemente (final de junho) e a maioria das informações ainda não estão devidamente documentadas. Nesse caso recomenda-se o uso dos multiplicadores convencionais (preferencialmente de 9 bits) e do segundo método de aproximação de função quando o quesito tempo for fundamental. Já quando o quesito área for fundamental recomenda-se o uso do primeiro método de aproximação.

Contudo essas considerações dizem respeito apenas a forma de cada neurônio. Outra informação é o número de neurônios que serão implementados em hardware (nem sempre o máximo possível é a melhor implementação). Recomenda-se equacionar o número de neurônios em cada camada e implementar um número de neurônios onde o desperdício de recursos não seja muito grande (a não na última camada, a qual costuma ter um número bem menor de neurônios do que as demais camadas).

A forma como os dados devem ser distribuídos também é importante. Nas Apex recomenda-se distribuir os dados para todos os neurônios para redes pequenas e utilizar *arrays* sistólicos para redes grandes. Já no caso das Stratix, recomenda-se, sempre, utilizar *arrays* sistólicos.

Outro fator relevante que ainda não foi comentado é como integrar a rede neural ao processador NIOS. Existem basicamente duas formas: como uma instrução do processador ou como um periférico. A primeira reduz a latência do circuito en-

quanto a segunda da maior liberdade para o desenvolvedor. Até o presente momento entende-se que para a implementação de hardware específico para cada rede neural é mais vantajoso a implementação como uma instrução do processador e para o uso compartilhado do hardware (ou seja, mais de uma rede mapeada no mesmo conjunto (subconjunto) de neurônios) é mais interessante a implementação como periférico.

O software está sendo desenvolvido atualmente em linguagem JAVA, mas estuda-se a mudança para a linguagem C++, de forma a se compatibilizar com os demais geradores de RPUS sendo criados para o ARCHITECT-R.

Além disso, estuda-se a possibilidade de utilizar como descrição de uma rede neural (além da linguagem CES) os arquivos de descrição de redes neurais do formato SNNS [55], de modo a facilitar a migração de aplicações em software para hardware.

Pretende-se também, num futuro breve, implementar-se a fase de treinamento das redes neurais em hardware. Idéias iniciais já estão sendo testadas, mas necessitam de muito trabalho de refinamento ainda.

Trabalhos Futuros e Conclusão

9.1 Trabalhos Futuros

Como dito anteriormente, o ARCHITECT-R é um projeto bastante grande e arrojado. Nessa dissertação foram apenas pincelados alguns aspectos da ferramenta, restando uma enormidade de trabalhos futuros a serem realizados, alguns dos quais são levemente comentados nas subseções seguintes.

9.1.1 Geradores de RPU's

A base para a construção de hardware são os geradores de unidades funcionais reconfiguráveis. Tais são geradores constituem a única forma de acesso a construção de hardware de todo o sistema. Assim sendo, eles são considerados de vital importância para o bom funcionamento do sistema.

A qualidade do hardware gerado para uma aplicação utilizando o ARCHITECT-

R é diretamente proporcional a qualidade dos geradores de RPU's utilizados/criados. E, portanto, serão necessários bons projetistas de hardware e software para desenvolvê-los.

Outro fato que deve ser ressaltado, é que muitos dos componentes criados para um gerador de RPU's pode ser reaproveitado em outros geradores de RPU's (tais como somadores, aproximadores de funções, multiplicadores, divisores de frequência, entre vários outros). Para que essa reutilização possa ser bem feita, é necessária a adoção de um padrão de desenvolvimento desses circuitos. É do entender do autor dessa dissertação que o padrão com maior potencial para beneficiar o sistema como um todo é o SRS [114] [116] [117] [115]. Esse padrão é adotado para a construção de circuitos integrados em vários centros de desenvolvimento da Motorola espalhados por todo o mundo e tem possibilitado o re-uso de inúmeros dos componentes criados.

Outro fator a ser considerado é quais são os próximos geradores a serem desenvolvidos. Através de um estudo das necessidades de programas de robôs ficou constatado que os próximos geradores deverão ser aqueles relacionados a Processamento de Sinais Digitais, Support Vector Machines e Algoritmos Genéticos (este último atualmente em desenvolvimento por uma aluna de pós-graduação do grupo de pesquisa).

Além disso, deve ser estudada a inter-relação entre esses geradores; como, por exemplo, o uso de geradores de redes neurais e algoritmos genéticos, associados ao uso de Eletrônica Evolutiva (a qual será comentada mais adiante nesse documento) para a geração dos chamados "cérebros artificiais" de robôs [100]. Essa área de pesquisa parece bastante promissora nos próximos anos e pode trazer avanços significativos para a área de robótica.

9.1.2 Criação do Compilador

Na construção do compilador do ARCHITECT-R poderão ser estudadas técnicas inovadoras de gerenciamento de memória, paralelização de loops, alocação de registradores em arquiteturas reconfiguráveis, exploração de paralelismo em nível de

instrução em arquiteturas reconfiguráveis, influencia do tamanho das variáveis utilizadas tanto na área do hardware quanto do tempo de execução do mesmo, entre inúmeros outros fatores (principalmente aqueles ligados à compilação para arquiteturas reconfiguráveis, os quais foram pouco pesquisados até o presente momento).

Além disso, para o interfaceamento com os sensores e atuadores do robô, poderão ser desenvolvidas pesquisas sobre compilação para arquiteturas DSPs (a qual é diferente da compilação para arquiteturas convencionais).

9.1.3 Eletrônica Evolutiva

Eletrônica Evolutiva [143] é a geração de circuitos de hardware através do uso de Algoritmos Evolutivos. Algoritmos Evolutivos é uma classe de algoritmos baseados nos princípios da evolução natural. Assim sendo, os circuitos criados são, na verdade, evoluídos. As principais vantagens desse método é que, assim que os parâmetros são setados, ele não necessita da interferência humana e são capazes de buscar soluções não-convencionais. Entretanto, o uso de Algoritmos Evolutivos torna o desenvolvimento mais lento do que através da maioria das outras técnicas utilizadas para a criação de circuitos eletrônicos.

O uso dessa técnica deve ser analisada como uma forma potencial de criação de geradores de RPUs, visto que bons resultados tem sido obtidos na geração de circuitos através do uso dessa técnica. Outro motivo (esse ainda muito distante) é a possibilidade de que com a integração de geradores de RPUs para Algoritmos Evolutivos (em especial, para Algoritmos Genéticos) possa ser introduzida a capacidade de o próprio robô evoluir o seu próprio hardware. Mais uma vez é importante salientar que essa possibilidade ainda é bastante remota visto que ela depende de melhor desenvolvimento da tecnologia de reconfiguração dinâmica, da tecnologia de Eletrônica Evolutiva propriamente dita e da criação e uso da tecnologia de compilação dinâmica em computação reconfigurável. Contudo, isso poderia permitir o desenvolvimento de "cérebros artificiais" com capacidade de auto-evolução, o que seria uma evolução impressionante dentro do campo da robótica.

9.1.4 Reconfigurabilidade Dinâmica

Reconfigurabilidade dinâmica é a capacidade de Dispositivos Lógicos Programáveis (PLDs), geralmente FPGAs, possuem em modificar a sua configuração; e, por conseguinte, o hardware sendo executado, para melhor se adequar a aplicação. Essa capacidade cria o que é comumente chamado de hardware virtual, ou seja, faz com que o chip do PLD comporte implementar mais hardware do que é comumente possível. Esse conceito é análogo ao conceito de memória virtual.

Muitas pesquisas têm sido feitas sobre esse assunto. Contudo, tanto as ferramentas como os recursos dos dispositivos ainda se encontram em etapas de desenvolvimento bastante preliminares.

Além disso, o uso de computação reconfigurável introduz um overhead no tempo de execução do circuito: o overhead de reconfiguração do circuito. Com o tamanho dos PLDs crescendo tão vertiginosamente (mais rápido do que o desenvolvimento observado nas memórias), esse tempo de reconfiguração tende a ser aumentado ao invés de diminuído.

Um recurso que pode ser usado, mas foi muito pouco estudado e encontra-se igualmente pouco desenvolvido, é a cache de configurações. Tal cache poderia reduzir em muito o tempo de reconfiguração desses circuitos. Além disso, para que o dispositivos suportasse aplicações de tempo real com requisitos bastante apertados, seria necessário o uso de técnicas de prefetch dos dados de configuração, o que já é bastante complexo de ser utilizado mesmo em software onde o estudo do uso de tais técnicas encontrasse muito mais avançado.

Essas são tarefas difíceis, mas que, com certeza, terão que ser tratadas durante as fases de desenvolvimento futuro do ARCHITECT-R.

9.1.5 Compilação Dinâmica

Compilação dinâmica [31] [75] [48] envolve o conceito de se modificar o código executável de um programa em tempo de execução de forma a se adequar melhor

as características de execução atuais da aplicação ou de forma a se adequar a um ambiente para o qual ele não foi criado inicialmente. Esse conceito possui algumas semelhanças com o conceito de reconfiguração de dinâmica e a possibilidade do uso conjunto de tais técnicas potencialmente pode ter um impacto bastante positivo no desempenho do circuito sendo executado. Contudo, o uso de tais técnicas nunca foi estudado até a presente data. Espera-se que em trabalhos futuros do grupo de computação reconfigurável do ICMC/USP, a junção de tais técnicas possam ser estudadas e possivelmente implementadas (mesmo que seja apenas para o desbravamento da área), de forma a trazer alguma contribuição para a área.

No entanto, faz-se necessário destacar que cada uma dessas áreas já é bastante complexa por si só, e que a junção de ambas tende a exponencializar tais complexidades.

9.1.6 Extensão da Linguagem CES

A linguagem CES já possui inúmeros recursos para a construção de software para robótica, existem alguns itens que podem ser melhorados/acrescentados. Um exemplo disso é o suporte a DSP, o qual é muito utilizado para o processamento dos sinais recebidos pelos sensores e enviados para os atuadores, o qual é inexistente na linguagem CES. Essa extensão envolveria a inclusão de tipos de dados especiais para DSP (tais como números de ponto fixo e logarítmicos) e de funções especiais para tratamento de sinais (tais como filtros e compressores/decompressores de dados). A inclusão dessas funcionalidades poderia facilitar ainda mais a programação dos robôs além de servir de novas fontes potenciais para otimização do hardware.

Outras alterações que poderiam melhorar a linguagem CES seriam as inclusões de novas funções de aprendizado (supervisionado ou não), além da inclusão de funções particulares de robótica, tais como navegação e mapeamento.

Outros recursos que poderiam ser acrescentados são aqueles que permitam o suporte a aplicações de tempo-real.

9.1.7 Construção do LEGUS System

O LEGUS System é o coração do ARCHITECT-R e, por isso, todas as opções que possam vir a trazer melhorias a esse sistema devem estudadas e dentro do possível testadas e validadas.

As duas principais correntes para a criação do LEGUS são: sistemas inteligentes e algoritmos evolutivos. Essas duas opções são bastante antagônicas: uma defende o uso de busca heurística enquanto a outra defende o uso de busca cega, uma exige o máximo de conhecimentos providos de um especialista enquanto a outra exige o mínimo possível, o primeiro método é bastante rápido enquanto o outro é lento e assim por diante.

A principal vantagem do uso de um sistemas inteligentes é o grau de controle que o sistema ARCHITECT-R possuiria sobre o hardware sendo gerado. Já o uso de algoritmos evolutivos não permite ao sistema ter muito controle sobre o hardware sendo gerado, mas possui a capacidade de gerar circuitos bastante distintos (e potencialmente mais eficientes) daqueles comumente criados por um projetista humana, o que não é possível com o uso de sistemas inteligentes.

Um fator que deve ser observado é que nem todos os geradores de RPU's necessitam utilizar o mesmo estilo. Na verdade, é até recomendável que cada gerador empregue um estilo próprio, de forma a explorar ao máximo as características intrínsecas a RPU sendo gerada. Também é importante lembrar que os geradores não precisam utilizar um único método para a geração do hardware. Por exemplo, pretende-se estudar a utilização tanto de um sistema especialista quanto de algoritmos evolutivos (e até mesmo de sistemas híbridos) no gerador de RPU's para a criação de redes neurais (MLP ou não).

9.1.8 Criação de Robôs Miniatura para Jogos de Futebol de Robôs

Inspirados pela conquista do Penta-Campeonato do Brasil, pesquisadores da área de robótica pretendem criar uma liga brasileira de futebol de robôs (FBFR - Federação Brasileira de Futebol de Robôs). A criação dessa liga serviria para criar uma maior integração entre os pesquisadores e como uma meta para ser alcançada pelos pesquisadores.

Esse tipo de aplicação parece particularmente propício para a ferramenta ARCHITECT-R:

- O uso de PLDs daria uma vantagem computacional (em termos de desempenho) bastante elevada quando comparada com os microcontroladores comumente utilizados nesse tipo de aplicação;
- Daria uma maior liberdade quanto ao interfaceamento com os sensores/atuadores e protocolos de comunicação com os outros robôs e um possível *host*, o que possibilitaria um melhor uso dos recursos periféricos do robô;
- Tempo de programação menor, visto que esse tipo de robô, geralmente, é programado utilizando-se linguagens de baixo nível;
- Possibilidade de modificação rápida dos algoritmos do robô (inclusive em termos de hardware) para melhor se adequar às estratégias utilizadas pelo time adversário;
- Possibilidade de mudança quase que imediata para a estratégia antiga caso uma mudança de estratégia não resulte em resultados melhores, mas sim piores, através do uso de buffers de configuração;
- Possibilidade de reconfiguração (ou seja, re-uso) dos robôs utilizados, em especial, para tarefas bastante distintas mantendo a execução dos algoritmos utilizados em hardware.

Além disso, os robôs serviriam como uma boa plataforma empírica para validação das idéias propostas na ferramenta.

9.2 Conclusão

O projeto ARCHITECT-R possui um potencial enorme para desenvolver inúmeras áreas da computação, em especial a robótica e a computação reconfigurável. Só que para que isso se torne realidade será necessário profundos investimentos, tanto de recursos financeiros quanto (e, principalmente) de recursos humanos.

Muitas idéias já foram elaboradas nos últimos anos e agora é o momento de começar a colocar em prática tais idéias e validá-las em experimentos reais.

A criação de uma parcela do sistema que permita a execução da ferramenta (mesmo que apenas num conjunto muito pequeno de exemplos) deve ser vista como a principal prioridade dos pesquisadores relacionados com o projeto.

A futura criação de um robô bastante simples com um chip FPGA seria também colaboraria em muito para o andamento das pesquisas, visto que o mesmo constituiria um ambiente de validação empírico bastante confiável e que potencializaria a possibilidade de publicações relacionadas com a ferramenta dentro de meios relacionados com a robótica.

O ARCHITECT-R pode vir a formar inúmeros profissionais em áreas carentes no país (tanto no campo de pesquisa como no campo industrial), tais como: compiladores, sistemas digitais, sistemas operacionais de tempo-real, compilação dinâmica, computação reconfigurável, entre outras. Somente esse potencial para criação de mão-de-obra em áreas carentes no país já justificariam o desenvolvimento do projeto, mas somado com o potencial comercial, tecnológico e científico, o tornam como o projeto mais promissor dentro do grupo de pesquisa de computação reconfigurável até o presente momento.

Referências Bibliográficas

- [1] Salant M.A. . *Introdução à Robótica*. McGraw Hill, 1990.
- [2] DeHon A. *Reconfigurable Architectures for General-Purpose Computing*. PhD thesis, MIT, 1996.
- [3] Faraboschi P.; Desoli G.; Fisher J. A. Clustered instruction-level parallel processors. Technical Report HPL-98-204, HP-Labs, 1998.
- [4] Gonçalves R. A. Proposta de uma ferramenta para o auxílio ao desenvolvimento de hardware. Technical report, ICMC-USP, 2000.
- [5] Jones J. L.; Flynn A. M.; Seiger B. A. *Mobile Robots: Inspiration to Implementation*. A K Peters, 1999.
- [6] Meystel A. *Knowledge Based Nested Hierarchical Control*, volume 2, pages 63–152. JAI Press, 1990.
- [7] Moritz C. A.; Yeung D.; Agarwal A. Exploiting optimal cost-performance designs for raw microprocessors.
- [8] Rau B. R.; Fischer J. A. Instruction-level parallel processing: History, overview and perspective. Technical Report HPL-92-132, HP Labs, 1992.

- [9] Waingold E.; Taylor M. B.; Sarkar V.; Lee W.; Lee V.; Kim J.; Frank M.; Finch P.; Devabliaktuni S.; Barua R.; Babb J.; Amarasinghe S.; Agarwal A. Baring it all to software: The raw machine.
- [10] Waingold E.; Taylor M. B.; Srikrishna D.; Sakar V.; Lee W.; Lee V.; Kim J.; Frank M.; Finch P.; Barua R.; Babb J.; Amarasinghe S.; Agarwal A. Baring it all to software: Raw machines. *IEEE Computer Magazine*, 2000.
- [11] Ye Z. A. A c compiler for a processor with a reconfigurable functional unit. Master's thesis, Northwest University, 1999.
- [12] Altera. www.altera.com.
- [13] Altera. Excalibur backgrounder. white paper, 2000.
- [14] Altera. Excalibur development kit. data sheet, 2000.
- [15] Altera. Nios soft core: Nios uart peripheral. data sheet, 2000.
- [16] Altera. Nios softcore embedded processor. data sheet, 2000.
- [17] Altera. Apex 20k. data sheet, 2001.
- [18] Altera. Apex 20kc. data sheet, 2001.
- [19] Altera. Apex ii. data sheet, 2001.
- [20] Altera. Nios embedded processor development board. data sheet, 2001.
- [21] Altera. Nios embedded processor: Parallel i/o module. data sheet, 2001.
- [22] Altera. Nios embedded processor: Timer peripheral. data sheet, 2001.
- [23] Altera. Stratix. Data Sheet, Abril 2002.
- [24] Altera. Stratix programmable logic device family. Data Sheet, 2002.
- [25] Altera. Using plds for high-performance dsp applications. White Paper, 2002.
- [26] Kathail V.; Schlansker M.; Rau B. Hpl playdoh architecture specification: Version 1.0, 1994.
- [27] Nabbe B. A language for reconfigurable robots. Technical Report CMU-IR-TR-98-32, CMU, 1998.

- [28] Parhami B. *Computer Arithmetic: Algorithms and Hardware Designs*. Oxford University Press, 2000.
- [29] Taylor M. B. Design decisions in the implementation of a raw architecture workstation. Master's thesis, Massachusetts Institute of Technology, 1999.
- [30] Taylor M. B. The raw prototype design document. Technical report, Massachusetts Institute of Technology, 2000.
- [31] ; Duesterwald E.; Banerjia S. Bala V. Transparent dynamic optimization: The design and implementation of dynamo. Technical Report HPL-1999-78, HP, 1999.
- [32] Klaus Bergner, Andreas Rausch, and Marc Sihling. Using uml for modeling a distributed java application. Technical Report TUM-I9735, Technische Universität München, 1997.
- [33] Arkin C. *Behavior-Based Robotics*. The MIT Press, 2000.
- [34] Arkin R. C. Towards the unification of navigational planning and reactive control. *AAAI Spring Symposium on Robot Navigation*, 1989.
- [35] Arkin R. C. Integrating behavioral, perceptual, and world knowledge in reactive navigation. *IEEE Robotics and Autonomous Systems*, 6:105–122, 1990.
- [36] Budiu M.; Goldstein S. C. Fast compilation for pipelined reconfigurable fabrics. In *ACM/SIGDA International Symposium on Field Programmable Gate Arrays*, pages 195–205. ACM Press, 1999.
- [37] Figueiredo M. A.; Gloster C. Implementation of a probabilistic neural network for multi-spectral image classification on a fpga-based custom computing machine.
- [38] Kotay K.; Rus D.; Vona M.; McGray C. The self-reconfiguring robotic molecule. *IEEE International Conference on Robotics and Automation*, 1998.

- [39] João M. P. Cardoso. A novel algorithm combining temporal partitioning and sharing of functional units. In *IEEE 9th Symposium on Field-Programmable Custom Computing Machines (FCCM'01)*, Mai 2001.
- [40] Compiler and Architecture Research Group at Hewlett Packard. The simulation and performance monitoring environment of trimaran.
- [41] Accurate Automation Corporation. Accurate automation's neural network processor (nnp) on-line brochure. http://www.accurate-automation.com/Products/nnp_brochure.htm.
- [42] Aho A. V.; Sethi R.; Ullman J. D. *Compilers: Principles, Techniques and Tools*. Addison-Wesley Publishing Company, 1986.
- [43] Ciletti M. D. *Modeling, Synthesis and Rapid Prototyping with Verilog HDL*. Prentice Hall, 1999.
- [44] Pormelean D. *Advances in Neural Information Processing Systems 3*, chapter Rapidly adapting neural networks for autonomous navigation, pages 429–435. Morgan Kaufmann, 1991.
- [45] Pormelean D. *Neural Network Perception for Mobile Robot Guidance*. Kluwer Academic Publishers, 1993.
- [46] Razdan R.; Brace K.; Smith M. D. Prisc software acceleration techniques. *International Conference on Computer Design*, 1994.
- [47] Razdan R.; Smith M. D. A high-performance microarchitecture with hardware-programmable functional units. *IEEE MICRO*, 1994.
- [48] Instituto de Computação Unicamp. Guaraniá. <http://www.ic.unicamp.br/oliva/guarana/>.
- [49] DeHon. The density advantage of configurable computing. *IEEE Computer Magazine*, 2000.
- [50] Fischer E. Neural chip sand/1 for real time pattern recognition.

- [51] Gonçalves R. A.; Wolf D. F.; Coelho F. A. S.; Teixeira M. A.; Ribeiro A. A. L.; Marques E. Architect: Um sistema de computação reconfigurável. In *CORE2000 Workshop de Computação Reconfigurável*, 2000.
- [52] Gonçalves R. A.; Wolf D. F.; Rodrigues M. I.; Osorio L. F.; Moraes P. A.; Genuário L. B.; Teixeira M. A.; Ribeiro A. A. L.; Romero R. A. F.; Marques E. Architect-r: A system for reconfigurable robots design - an overview and initial results. *IFIP VLSI-SOC*, 2001.
- [53] Pérez-Urbe A.; Sanches E. Fpga implementation of an adjustable-size neural network. *International Conference on Neural Networks*, pages 29–31, 1996.
- [54] Vemuri R. R.; Harr R. E. Configurable computing: Technology and applications. *IEEE Computer Magazine*, 2000.
- [55] Zell A. et al. *SNNS: Stuttgart Neural Network Simulator User's Guide v. 4.2*. UNIVERSITY OF STUTTGART and UNIVERSITY OF TUBINGEN.
- [56] Faraboschi P.; Brown G.; Fisher J. A.; Desoli G.; Homewood F. Lx: A technology platform for customizable vliw embedded processing. *International Symposium on Computer Architecture*, 2000.
- [57] Nishiyama H.; Ohwada H.; Mizoguchi F. A multiagent robot language for communication and concurrency control.
- [58] Romero R. A. F. Armosli: Aprendizado em robôs móveis via software e hardware. Technical report, ICMC-USP, 2000.
- [59] Thrun S.; Fox D.; W. Burgard W.; Dellaert F. Robust monte carlo localization for mobile robots, 2000.
- [60] Wakerly J. F. *Digital Design Principles and Practices*. Prentice Hall, 2000.
- [61] Desoli G. Instruction assignment for clustered vliw dsp compilers: A new approach. Technical Report HPL-98-13, IIP, 1998.

- [62] Molz R. F.; Engel P. M.; Moraes F. G. Uso de um ambiente codesign para a implementação de redes neurais. *IV Congresso Brasileiro de Redes Neurais*, pages 13–18, 1999.
- [63] Schreiber R.; Aditya S.; Ran B. R.; Kathail V.; Mahilke S.; Abraham S.; Snider G. High-level synthesis of nonprogrammable hardware accelerators. Technical Report HIPL-2000-31, IIP, 2000.
- [64] Thomas G. ecos: An operating system for embedded systems. *Dr. Dobbs's Journal*, 2000.
- [65] Vassiliadis S.; Zhang M.; Delagado-Frias J. G. Elementary function generators for neural-network emulators. *IEEE Transactions on Neural Networks*, 11(6):1438–1449, November 2000.
- [66] GNU. Gcc online documentation. <http://www.gnu.org/software/gcc/onlinedocs/>.
- [67] GNU. Using, maintaining and enhancing cobol for the gnu compiler collection (gcc).
- [68] The Stanford SUIF Compiler Group. Suif compiler system. www.suif.stanford.edu.
- [69] Hikawa H. Implementation of a simplified multi layer neural network with on-chip learning.
- [70] McCartor H. *Advances in Neural Information Processing Systems*, chapter Back Propagation Implementation on the Adaptive Solutions CNAPS Neurocomputer Chip, pages 1028–1031. Morgan Kaufmann Pub, 3 edition, 1991.
- [71] Villasenor J.; Mangione-Smith W. II. Configurable computing. *Scientific American*, june 1997.
- [72] Red Hat. ecos. <http://www.redhat.com/embedded/technologies/ecos/>.
- [73] Red Hat. ecos documentation. <http://sources.redhat.com/ecos/docs.html>.
- [74] Koren I. *Computer Arithmetic Algorithms*. Prentice Hall, 1993.
- [75] IBM. Daisy: Dynamically architected instruction set from yorktown. www.research.ibm.com/daisy.

- [76] Ashenden P. J. *The VHDL Designers Guide to VHDL*. Morgan Kaufmann, 1996.
- [77] Beckett J. As you like it: New technology lets non-techies customize computers. www.hpl.hp.com/news/shackleford.html.
- [78] Brown S; Rose J. Architecture of fpgas and cplds: A tutorial.
- [79] Callahan T. J.; Chong P.; DeHon A.; Wawrzynek J. Fast module mapping and placement for datapaths in fpgas.
- [80] Callahan T. J; Hauser J. R.; Wawrzynek J. The garp architecture and c compiler. *IEEE Computer Magazine*, 2000.
- [81] Callahan T. J; Wawrzynek J. Instruction level parallelism for reconfigurable computing.
- [82] Callahan T.; Wawrzynek J. Compiling c to a hybrid architecture.
- [83] DeHon A.; Wawrzynek J. The case for reconfigurable processors.
- [84] DeHon A.; Wawrzynek J. Reconfigurable computing: What, why, and design automation requirements? In *Proceedings of the 1999 Design Automation Conference*, pages 610–615, 1999.
- [85] Gowdy J. *Emergent Architectures: A Case Study for Outdoor Mobile Robots*. PhD thesis, Carnegie Mellon University, 2000.
- [86] Hauser J. R.; Wawrzynek J. Garp: A mips processor with a reconfigurable coprocessor.
- [87] Paltor I. P.; Lilius J. Digital sound recorder: A case study on designing embedded systems using uml notation. Technical report, Turku Centre for Computer Science, 1999.
- [88] Rumelhart D. E.; Hinton G. E.; Williams R. J. Learning representations by back-propagation erros. *Nature*, 323:533–536, 1986.
- [89] Coffam K. *Real World FPGA Design with Verilog*. Prentice Hall, 2000.
- [90] Compton K. Programming architectures for run-time reconfigurable systems. Master's thesis, Northwestern University, 1999.

- [91] Gertz M; Stewart D. B; Khosla P. K. An iconic programming language for sensor-based robots. *SCIAR*, 1992.
- [92] ÜNSAL C.; Kiliççöte H.; Patton M. E.; Khosla P. K. Motion planning for a modular self-reconfiguring robotic system.
- [93] Eldredge J. G.; Hutchings B. L. Rran: A hardware implementation of backpropagation algorithm using reconfigurable fpga.
- [94] Eldredge J. G.; Hutchings B. L. Density enhancement of a neural network using fpgas and run-time reconfiguration. *Proceedings of the IEEE Workshop on FPGAs for Custom Computing Machines*, pages 180–188, 1994.
- [95] Moore D. L. *The SUIF Programmer Guide*. Stanford University.
- [96] Schlansker M.; Conte T. M.; Delnert J.; Ebeioğlu K.; Fang J. Z.; Thompson C. L. Compilers for instruction-level parallelism. *IEEE Computer Magazine*, 30(12):63–69, 1997.
- [97] Wirthlin M. J.; Hutchings B. L. Disc: The dynamic instruction set computer.
- [98] Wirthlin M. J.; Hutchings B. L. A dynamic instruction set computer. *IEEE Workshop on FPGAs for Custom Computing Machines*, 1995.
- [99] Fitch R.; Rus D.; Vona M. A basis for self-repair robots using self-reconfiguring crystal modules, 2000.
- [100] Garis H.; Korkin M. The cam-brain machine (cbm): An fpga-based hardware tool that evolves 1000 neuron-net circuit module in seconds and updates a 75 million neuron artificial brain for real-time robot control.
- [101] Lam M. An overview of the suif2 system.
- [102] Molz R. F.; Engel P. M.; Moraes F. G.; Torres L.; Robert M. Estudo da viabilidade de implementação de um sistema de localização e reconhecimento de objetos com o uso de rnas implementadas em fpgas. *CORE*, pages 226–235, 2000.

- [103] Moreno J. M; Cabestany J.; Cantó E.; Faura J.; Insenser J. M. Dynamically reconfigurable strategies for implementing neural networks models in programmable hardware. *Conference on Mixed Design of Integrated Systems*, pages 379–384, 1999.
- [104] Moreno J. M; Cabestany J.; Cantó E.; Faura J.; Insenser J. M. *Engineering Applications of Bio-Inspired Artificial Neural Networks*, chapter The Role of Dynamically Reconfiguration for Implementing Neural Networks Models in Programmable Hardware, pages 85–94. Springer-Verlag, 1999.
- [105] Rus D.; Vona M. Crystalline robots: Self-reconfiguration with compressible unit modules.
- [106] Rus D.; Vona M. Self-reconfiguration planning with compressible unit modules. *IEEE International Conference on Robotics and Automation*, 1999.
- [107] Rus D.; Vona M. A basis for self-reconfiguring robots using crystal modules. *IEEE/RSJ International Conference on intelligent Robots and Systems*, 2000.
- [108] Rus D.; Vona M. A physical implementation of the self-reconfiguring crystalline robot. *IEEE International Conference on Robotics and Automation*, 2000.
- [109] Skrbek M. Fast neural network implementation. *Neural Network World*, (5):375–391, 1999.
- [110] Yim M. *Locomotion with a Unit-Modular Reconfigurable Robot*. PhD thesis, University of Stanford, 1994.
- [111] Model Technology Incorporated. *ModelSim Command Reference*.
- [112] Model Technology Incorporated. *ModelSim Tutorial*.
- [113] Model Technology Incorporated. *ModelSim User's Guide*.
- [114] Motorola. Semiconductor reuse standard: Documentation. Technical Report IP-MXDSRSDOC00001 V3.0, Motorola CO., 2001.
- [115] Motorola. Semiconductor reuse standard: Functional verification. Technical Report IPMXDSRSFVX00001 V3.0, Motorola CO., 2001.

- [116] Motorola. Semiconductor reuse standard: Ip interface. Technical Report IPMXD-SRSIPI00001 V3.0, Motorola CO., 2001.
- [117] Motorola. Semiconductor reuse standard: Vc design-for-test. Technical Report IPMXDSRSDFT00001 V3.0, Motorola CO., 2001.
- [118] Ünsal C.; Khosla P. K. Mechatronic design of a modular self-reconfiguring robotic system. *IEEE Conference on Robotics and Automation*, 2000.
- [119] Ünsal C.; Khosla P. K. Solutions for 3-d self-reconfiguration in a modular robotic system: implementation and motion planning. *Proceedings of SPIE: Sensor Fusion and Decentralized Control in Robotics Systems III*, 4196:388–401, 2000.
- [120] Banysad O. A visual programming environment for autonomous robots. Master's thesis, Dalhousie University, 2000.
- [121] Cardoso J. M. P. *Compilação de Algoritmos em JAVA para Sistemas Computacionais Reconfiguráveis com Exploração s Paralelismo ao Nível das Operações*. PhD thesis, UNIVERSIDADE TÉCNICA DE LISBOA, Outubro 2000.
- [122] Cardoso J. M. P.; Vestias M. P. Architectures and compilers to support reconfigurable computing. www.acm.org/crossroads/xrds5-3/reconcept.html, january 2000.
- [123] Hauck S.; Fry T. W.; Hosler M. M.; Kao J. P. The chimaera reconfigurable functional unit. *IEEE Symposium on FPGAs for Custom Computing Machines*, 1997.
- [124] Nilsson H. P. Porting the gnu c compiler to the cris architecture. Technical report, Lund Institution of Technologie, 1998.
- [125] Ye Z. A.; Moshovos A.; Hauck S.; Banerjee P. Chimaera: A high-performance architecture with a tightly-coupled reconfigurable functional unit.
- [126] Ye Z. A.; Shenoy N.; Hauck S.; Banerjee P. A c compiler for a processor with a reconfigurable functional unit.
- [127] XEROX PARC. Polypod. <http://www.parc.xerox.com/spl/projects/modrobots/Polypod/polypod.htm>.

- [128] Aditya S.; Kathail V.; Rau B. R. Elcor's machine description system: Version 3.0. Technical Report HPL-98-128, HP, 1998.
- [129] Aditya S.; Rau B. R. Automatic architecture synthesis and compiler retargeting for vliw and epic processors. Technical Report HPL-1999-93, HP Labs, 2000.
- [130] Brooks R. A robust layered control system for a mobile robot. *IEEE Journal of Robotics and Automation*, 1(1):1-10, 1986.
- [131] Brooks R. A hardware retargetable distributed layered architecture for mobile robot control. *ICRA*, 1987.
- [132] Brooks R. Intelligence without reason. Technical Report 1293, MIT, 1991.
- [133] Chekuri C.; Motwani R.; Johnson R. Profile-driven instruction level parallel scheduling. Technical Report HPL-96-16, HP Labs, 1996.
- [134] Fischer J. A.; Rau B. R. Instruction-level parallel processing. Technical Report HPL-92-02, HP Labs, 1992.
- [135] Goldstein S. C.; Schmidt H.; Budiu M.; Cadambi S.; Moe M.; Taylor R. R. Piplerich: A reconfigurable architecture and compiler. *IEEE Computer Magazine*, 2000.
- [136] Goldstein S. C.; Schmit H.; Moe M.; Budiu M.; Cadambi S.; Taylor R. R.; Laufer R. Piplerich: A coprocessor for streaming multimedia acceleration. In *ISCA*, pages 28-39, 1999.
- [137] Hauser J. R. The garp architecture, 1997.
- [138] Manière E. C.; Simmons R. Architecture, the backbone of robotic systems. *ICRA*, 2000.
- [139] Mano M. M.; Kime C. R. *Logic and Computer Design Fundamentals*. Prentice Hall, 2000.
- [140] Murphy R. R. *Introduction to AI Robotics*. The MIT Press, 2000.
- [141] Rau B. R. Dynamic scheduling techniques for vliw processors. Technical Report HPL-93-52, HP Labs, 1993.

- [142] Schlansker M. S.; Rau B. R. Epic: Explicitly parallel instruction computing. *Computer Magazine*, pages 37–45, 2000.
- [143] Zebulum R. S.; Pacheco M. A. C.; Vellasco M. M. B. R. *Evolutionary Eletronics: Automatic Design of Eletronic Circuits and Systems by Genetic Algortihms*. CRC Press, 2001.
- [144] HP CAR; IMPACT Group; ReaCT-ILP. *TRIMARAN - An Infrastructure for Research in Instruction-Level Parallelism*. www.trimaran.org.
- [145] Compton K.; Hauck S. Configurable computing: A survey of systems and software. Technical report, University of Washington, 1999.
- [146] Compton K.; Hauck S. An introduction to reconfigurable computing. *IEEE Computer*, 2000.
- [147] Dellaert F.; Seitz S. M.; Thorpe C. E.; Thrun S. Em, mcmc, and chain flipping for structure from motion with unknown correspondence. *Machine Learning*.
- [148] Doty K. L.; Jantz S. Progo: A beginning language for programming autonomous mobile robots.
- [149] Hauck S. The future of reconfigurable systems. *5th Canadian Conference on Field Programmable Devices*, 1998.
- [150] Haykin S. *Neural Networks: A Comprehensive Foundation*. MacMillan Publishing/IEEE Press, 1994.
- [151] Muchnick S. *Advanced Compiler Design and Implementation*, volume 1. Morgan Kaufmann, 1997.
- [152] Nelson K.; Hauck S. Mapping methods for the chimacra reconfigurable functional unit. Technical report, Northwest University, 1997.
- [153] Palem K. V.; Talla S. Adaptive explicitly parallel instruction computing. *Fourth Australasian Computer Architecture Conference*, 1999.
- [154] Rau B. R.; Kathail V.; Aditya S. Machine-description driven compilers for epic processors. Technical Report HPL-98-40, HP, 1998.

- [155] Rau B. R.; Kathail V.; Aditya S. Machine-description driven compilers for epic processors. Technical Report HPL-1998-40, HP, 1998.
- [156] Rau B. R.; Schlansker M. S. Embedded computer architecture and automation. *Computer Magazine*, pages 75–83, 2001.
- [157] Thrun S. Bayesian landmark learning for mobile robot localization. *Machine Learning*, 33:41, 1998.
- [158] Thrun S. A framework for programming embedded systems: Initial design and results. Technical Report CMU-CS-98-142, Carnegie Mellon, 1998.
- [159] Thrun S. Learning metric-topological maps for indoor mobile robot navigation. *Artificial Intelligence*, 1(99):21–71, 1998.
- [160] Thrun S. Probabilistic algorithm in robotics. Technical Report CMU-CS-00-126, Carnegie Mellon, 2000.
- [161] Thrun S. Towards programming tools for robotics that integrate probabilistic computation and learning. Technical report, Carnegie Mellon, 2000.
- [162] Yalamanchili S. *Introductory VHDL: From Simulation to Synthesis*. Prentice Hall, 2001.
- [163] Stanford Univeristy. *The SUIF Interfaces Guide*.
- [164] Stanford Univeristy. *The SUIF Program Representation Guide*.
- [165] Thrun S.; Fox D.; Burgard W. A probabilistic approach to concurrent mapping and localization for mobile robots. *Autonomous Robots*, 5:253–271, 1998.