MICHELLY DE SOUZA

MODELAGEM, SIMULAÇÃO E FABRICAÇÃO DE CIRCUITOS
ANALÓGICOS COM TRANSISTORES SOI CONVENCIONAIS E DE
CANAL GRADUAL OPERANDO EM TEMPERATURAS CRIOGÊNICAS

São Paulo

2008

MICHELLY DE SOUZA

MODELAGEM, SIMULAÇÃO E FABRICAÇÃO DE CIRCUITOS
ANALÓGICOS COM TRANSISTORES SOI CONVENCIONAIS E DE
CANAL GRADUAL OPERANDO EM TEMPERATURAS CRIOGÊNICAS

Tese apresentada à Escola Politécnica da
Universidade de São Paulo para a obtenção
do título de Doutor em Engenharia.

Área de concentração: Microeletrônica.

Orientador: Prof. Dr. Marcelo Antonio
Pavanello.

São Paulo
2008

Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com anuência de seu orientador.

São Paulo, 03 de Novembro de 2008.

Assinatura do autor _____

Assinatura do orientador _____

FICHA CATALOGRÁFICA

Souza, Michelly de

Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas / M. de Souza. -- ed. rev. -- São Paulo, 2008.

197 p.

Tese (Doutorado) - Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos.

1.Transistores (Modelagem) 2.Dispositivos eletrônicos 3.Circuitos analógicos 3.Medidas elétricas I.Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II.t.

Dedico este trabalho à minha família,
a quem devo tudo o que sou
e a quem muito amo.

AGRADECIMENTOS

Ao Prof. Dr. Marcelo Antonio Pavanello, não somente pela dedicada e sempre presente orientação, mas também pela amizade e confiança depositada ao longo dos anos. O meu sincero agradecimento por ter contribuído para que eu me tornasse a pesquisadora que sou hoje.

Ao Prof. Dr. Denis Flandre, do Laboratório de Microeletrônica da *Université catholique de Louvain*, Bélgica, por ter me recebido em seu grupo de pesquisa, disponibilizando a infra-estrutura necessária para a fabricação de nossos transistores e circuitos, e pelas valiosas discussões e sugestões ao longo deste trabalho.

Ao Laboratório de Sistemas Integráveis da Escola Politécnica da Universidade de São Paulo, por disponibilizar a infra-estrutura para a realização de nossas atividades de pesquisa.

Ao Centro Universitário da FEI, que gentilmente nos disponibilizou seu laboratório para a realização de medidas experimentais em baixas temperaturas.

Aos membros do grupo SOI-CMOS, pelo companheirismo durante estes anos e ao Prof. Dr. João Antonio Martino, por ter me dado a oportunidade de fazer parte deste grupo de pesquisa.

À minha mãe e irmã, Niljane e Gisely, pelo constante incentivo e apoio em todas as minhas escolhas, e pela compreensão nos muitos momentos de ausência.

Ao querido Marwin, por estar sempre ao meu lado, com seu apoio e dedicação, que certamente contribuíram para que este trabalho fosse possível.

À FAPESP, pelo apoio financeiro inestimável, que permitiu a realização deste trabalho.

A tantas outras pessoas, que de alguma forma colaboraram para a realização deste trabalho e que, de forma involuntária, foram aqui omitidas.

RESUMO

Neste trabalho apresentamos a análise do comportamento analógico de transistores MOS implementados em tecnologia Silício sobre Isolante (SOI), de canal gradual (GC) e com tensão mecânica aplicada ao canal, operando em baixas temperaturas (de 380 K a 90 K), em comparação com dispositivos SOI convencionais. Este estudo foi realizado utilizando-se medidas experimentais de transistores e pequenos circuitos fabricados, bem como através da utilização de simulações numéricas bidimensionais e modelos analíticos.

No caso dos transistores de canal gradual, inicialmente foi proposto um modelo analítico contínuo para a simulação da corrente de dreno em baixas temperaturas. Este modelo foi validado para temperaturas entre 300 K e 100 K e incluído na biblioteca de modelos de um simulador de circuitos. Foram analisadas características importantes para o funcionamento de circuitos analógicos, tais como a distorção harmônica de dispositivos operando em saturação e o descasamento de alguns parâmetros, como tensão de limiar e corrente de dreno, em diversas temperaturas. No caso da distorção, foi verificada uma melhora significativa promovida pela utilização da estrutura de canal gradual, ultrapassando 20 dB em 100 K. O descasamento apresentou piora em relação ao transistor convencional, devido a imperfeições de alinhamento que podem ocorrer no processo de fabricação, principalmente na etapa de definição da região fracamente dopada do canal. Foi observada uma piora de até 2,5 mV na variação da tensão de limiar e mais de 2% na corrente de dreno, em temperatura ambiente, em relação ao transistor uniformemente dopado.

O impacto da utilização de transistores GC SOI em espelhos de corrente e amplificadores dreno comum também foi também avaliado. Os resultados experimentais mostraram que a estrutura de canal gradual é capaz de promover a melhora no desempenho destes dois blocos analógicos em comparação com transistores uniformemente dopados em todo o intervalo de temperaturas estudado. Amplificadores dreno comum com ganho praticamente constante e próximo do limite teórico e espelhos de corrente com precisão de espelhamento superior àquela

apresentada por transistores convencionais, com maior excursão do sinal de saída e maior resistência de saída, foram obtidos.

Foram também comparadas características analógicas de transistores SOI com tensão mecânica uniaxial e biaxial agindo sobre o canal em função da temperatura. Os resultados obtidos indicam que a tensão mecânica sobre o canal resulta em ganho de tensão melhor, ou no mínimo igual, àquele obtido com um transistor convencional com as mesmas dimensões e tecnologia.

Palavras-chave: Tecnologia SOI. SOI nMOSFET de Canal Gradual. Transistores com canal tensionado. Circuitos Analógicos.

ABSTRACT

In this work an analysis of the analog behavior of MOS transistors implemented in Silicon-on-Insulator technology, with graded-channel (GC) and mechanical strain applied to the channel, operating at low temperatures (from 380 K down to 90 K), in comparison to standard SOI devices is presented. This study has been carried out by using experimental measurements of transistors and small circuits, as well as through two-dimensional numerical simulations and analytical models.

In the case of graded-channel transistors, an analytical model for the simulation of the drain current at low temperatures has been initially proposed. This model has been validated from 300 K down to 100 K and included to the models library of a circuit simulator. Important characteristics for analog circuits have been evaluated, namely the harmonic distortion of devices biased in saturation regime and the mismatching of parameters like the threshold voltage and the drain current, at several temperatures. Regarding the distortion, it has been verified a significant improvement due to the use of the graded-channel architecture, which reached more than 20 dB at 100 K. The matching has been worsened in comparison to standard transistor, due to misalignments that may take place in the devices processing, mainly in the definition of the lightly doped region in the channel. It has been observed a worsening of up to 2.5 mV in the threshold voltage variation and more than 2 % in the drain current, at room temperature, in comparison to the uniformly doped device.

The impact of the application of GC transistors in current mirrors and common-drain amplifiers has been also evaluated. The experimental results showed that the graded-channel structure is able to provide improved performance of these analog blocks in comparison with uniformly doped transistors in the entire studied range of temperatures. Common-drain amplifiers with virtually constant gain, close to the theoretical limit and current mirrors with improved mirroring precision in comparison to standard transistors, with increased output swing and output resistance have been obtained.

Analog characteristics of SOI transistors with uniaxial and biaxial mechanical strain in the channel have been also compared as a function of the temperature. The

analysis of experimental measurements indicates that the use of mechanical strain results in better or, at least, similar voltage gain than standard transistors, for the same dimensions and technology.

Keywords: SOI technology. Graded-Channel SOI nMOSFET. Strain SOI. Analog circuits.

LISTA DE FIGURAS

Figura 1 – Perfil transversal de um transistor SOI nMOSFET.	38
Figura 2 – Diagramas de faixas de energia para transistores MOS convencional (A), SOI de camada espessa (B) e SOI de camada fina (C).	40
Figura 3 – Concentração intrínseca de portadores e largura da faixa proibida do silício em função da temperatura, calculadas através das eqs. (5) e (6)..	45
Figura 4 – Porcentagem de impurezas ionizadas e potencial de Fermi em função da temperatura, para um substrato de silício tipo p, com $N_A=1.10^{17} \text{ cm}^{-3}$	47
Figura 5 – Curvas das diversas componentes que compõem a mobilidade de elétrons independente de campo elétrico em função da temperatura, para substrato de silício tipo p dopado com $N_A = 1.10^{17} \text{ cm}^{-3}$	57
Figura 6 – Mobilidade de elétrons independente de campo elétrico em função da temperatura, para substrato de silício tipo p e diferentes concentrações de dopantes.	58
Figura 7 – Transcondutância em função da tensão de porta, simulada para um dispositivo SOI totalmente depletado com $L=0,5 \text{ }\mu\text{m}$ e $V_{DS}=100 \text{ mV}$, em diferentes temperaturas.	61
Figura 8 – Variação dos parâmetros α_M e β_M com a temperatura ⁶⁹	63
Figura 9 – Corrente de dreno (A) e condutância de dreno (B) em função da tensão de dreno, simuladas numericamente, com e sem o efeito de auto- aquecimento.	64
Figura 10 – Amplificador de tensão com um único transistor MOS.	65
Figura 11 – Relação g_m/I_{DS} em função de $I_{DS}/(W/L)$, simulada para transistores SOI totalmente depletados com $L=0,5 \text{ }\mu\text{m}$, operando em saturação ($V_{DS}=1,2$ V), em diferentes temperaturas.	66
Figura 12 – Condutância de dreno em função da tensão de dreno, simulada para transistores SOI totalmente depletados com $L= 0,5 \text{ }\mu\text{m}$, com $V_{GT}= 200$ mV, em diferentes temperaturas.	68
Figura 13 – Perfil do transistor SOI MOSFET canal n totalmente depletado com perfil de dopantes assimétrico na região de canal (GC SOI nMOSFET).	72
Figura 14 – Associação série de dois transistores SOI convencionais, representando	

o comportamento elétrico do transistor GC SOI.....	74
Figura 15 – Comparação entre as curvas da corrente de dreno e transcondutância em função de V_{GF} , modeladas (linhas) e medidas (símbolos), para todos os dispositivos operando em $T=100$ K.	83
Figura 16 – Curvas da corrente de dreno e transcondutância em função de V_{GF} , modeladas (linhas) e medidas (símbolos), em diferentes temperaturas para o dispositivo GC SOI com $L_{LD}/L=0,28$	83
Figura 17 – Curvas I_{DS} em função de V_{DS} (A) e g_D em função de V_{DS} (B), para dispositivos GC SOI com $L_{LD}/L=0,28$ medidas (símbolos) e modeladas (linhas) em diversas temperaturas com $V_{GT}=200$ mV.....	84
Figura 18 – Curvas I_{DS} em função de V_{DS} (A) e g_D em função de V_{DS} (B), para dispositivos GC SOI com $L_{LD}/L=0,47$ medidas (símbolos) e modeladas (linhas) sob diversas condições de polarização de dreno, com $T=300$ K.	85
Figura 19 – Curvas I_{DS} em função de V_{DS} (A) e g_D em função de V_{DS} (B), para dispositivos GC SOI com $L_{LD}/L=0,47$ medidas (símbolos) e modeladas (linhas) sob diversas condições de polarização de dreno, com $T=100$ K.	85
Figura 20 – Comparação entre as curvas I_{DS} em função de V_{GF} , com $V_{DS}=100$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), de dispositivos SOI convencional (A) e GC SOI com $L_{LD}/L=0,5$ (B).	89
Figura 21 – Comparação entre as curvas da transcondutância em função de V_{GF} , com $V_{DS}=100$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para dispositivos SOI convencional (A) e GC SOI com $L_{LD}/L=0,5$ (B).....	89
Figura 22 – Comparação entre as curvas I_{DS} e g_m em função de V_{GF} , com $V_{DS}=100$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para todos os dispositivos estudados, com $T=100$ K.....	90
Figura 23 – Comparação entre as curvas I_{DS} em função de V_{GF} com $V_{DS}=1,2$ V, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para dispositivos GC SOI com $L_{LD}/L=0,5$ em diversas temperaturas.	90
Figura 24 – Comparação entre as curvas g_m/I_{DS} em função de $I_{DS}/(W/L_{eff})$, com $V_{DS}=1,2$ V, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para dispositivos GC SOI com $L_{LD}/L=0,5$ em diversas temperaturas.	91
Figura 25 – Comparação entre as curvas I_{DS} em função de V_{DS} , com $V_{GT}=200$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), de	

dispositivos e GC SOI com $L_{LD}/L=0,4$ em diversas temperaturas.	92
Figura 26 – Comparação entre as curvas I_{DS} e g_D em função de V_{DS} , com $V_{GT}=200$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para todos os dispositivos simulados, com $T=100$ K.	92
Figura 27 – Transcondutância em função da sobretensão de condução de dispositivos com $L=0,5$ μm para diferentes valores de V_{DS}	98
Figura 28 – Comparação entre as curvas experimentais (símbolos) e calculadas (linhas) da condutância de dreno em função da tensão de dreno, para diferentes dispositivos, com $V_{GT}=200$ mV (A) e para diferentes polarizações, para um transistor GC SOI com $L_{LD}/L=0,28$ (B).	100
Figura 29 – Ganho de tensão de malha aberta em função de V_{GT} para dispositivos GC SOI e SOI convencional, polarizados com $V_{DS}=0,8$ e $1,5$ V.	100
Figura 30 - Leiaute do chip fabricado	103
Figura 31 – Fotos dos espelhos de corrente fabricados, com estruturas Cascode (A) e Wilson (B).	104
Figura 32 – Fotos de uma das estruturas para estudo de descasamento.	104
Figura 33 – Curvas I_{DS} em função de V_{GT} obtidas através de medidas (símbolos) e do modelo analítico (linhas), com $V_{DS}=1,5$ V.	106
Figura 34 – Tensão Early e ganho de tensão de malha aberta em função da relação g_m/I_{DS} (valores medidos).	107
Figura 35 – Comparação entre as curvas THD/A_V (A) e $HD2/A_V$ e $HD3/A_V$ (B) obtidas a partir de dados experimentais (símbolos) e modelados (linhas), com $V_a=50$ mV.	108
Figura 36 – THD/A_V (A) e $HD3/A_V$ (B) obtidos através de dados experimentais (símbolos) e do modelo analítico (linhas), variando V_a com $g_m/I_{DS}= 5 V^{-1}$	110
Figura 37 – THD/A_V em função de g_m/I_{DS} para dispositivos GC SOI e SOI convencional operando em 300 K (A) e 100 K (B), com $V_{DS}=1,1$ V e $V_a=50$ mV.	111
Figura 38 – Curvas g_m^2 e dg_m/dV_{GF} em função de g_m/I_{DS} obtidas através das curvas modeladas de dispositivos SOI convencional e GC SOI com $L_{LD}/L=0,28$ com $V_{DS}=1,1$ V em $T=100$ K e 300 K.	112
Figura 39 – Curvas da condutância de dreno em função de g_m/I_{DS} obtidas através das curvas modeladas de dispositivos SOI convencional e GC SOI com	

$L_{LD}/L=0,28$, com $V_{DS} = 1,1$ V em $T=100$ K e 300 K.....	113
Figura 40 – $\sigma_{V_{thf}} / V_{thf,mean}$ em função da relação $1/\sqrt{W \times L_{eff}}$ para transistores de canal gradual com diversas relações L_{LD}/L	117
Figura 41 – Desvio padrão da corrente de dreno em função da sobretensão de condução com baixa tensão aplicada ao dreno ($V_{DS}=25$ mV) obtido experimentalmente.	119
Figura 42 – Desvio padrão da corrente de dreno obtida através do modelo analítico e de seus termos β e k_Q em função da tensão aplicada à porta com $V_{DS}=100$ mV.	121
Figura 43 – Desvio padrão da corrente de dreno obtida através do modelo analítico e de seus termos β e k_Q em função da corrente de dreno normalizada, em saturação ($V_{DS}=1,5$ V).	122
Figura 44 – Desvio padrão da tensão de saturação obtida através do modelo analítico em função da corrente de dreno normalizada, em saturação ($V_{DS}=1,5$ V).....	123
Figura 45 – Comparação entre o desvio padrão da corrente de dreno medida e simulada em função da sobretensão de condução em região linear ($V_{DS}=25$ mV).	124
Figura 46 – Desvio padrão da corrente de dreno simulada em saturação ($V_{DS}=1,5$ V) em função da corrente de dreno normalizada.	125
Figura 47 – Valor médio da tensão de limiar em função do comprimento efetivo de canal para diferentes temperaturas.	126
Figura 48 – Desvio padrão da tensão de limiar em função do comprimento efetivo de canal medido em diferentes temperaturas.	127
Figura 49 – Desvio padrão da porcentagem de impurezas ionizadas em função da temperatura, calculados a partir das equações apresentadas na seção 2.2, considerando diferentes concentrações de dopantes, N_A , e impondo variação de $\pm 10\%$	128
Figura 50 – $\sigma_{V_{thf}} / V_{thf,mean}$ em função do comprimento efetivo de canal, medido para diferentes temperaturas.....	129
Figura 51 – Variação da corrente de dreno em função da corrente de dreno normalizada, medida para transistores SOI convencional e GC SOI com $L_{LD}/L=0,24$ em saturação ($V_{DS}= 1,5$ V).	130

Figura 52 – Transistor configurado como amplificador dreno comum ou seguidor de fonte.	131
Figura 53 – Curvas V_{OUT} e A_V em função de V_{IN} de seguidores de fonte implementados com transistores SOI convencional e de canal gradual, medidas em inversão fraca (A) e forte (B).	133
Figura 54 – Modelo equivalente de pequenos sinais para o seguidor de fonte.	134
Figura 55 – Transcondutância em função da tensão de entrada, extraída a partir de curvas I_{DS} em função de V_{GF} experimentais, medidas com $V_{DD} = 2,5$ V e $V_S = 0$ V.	136
Figura 56 – Condutância de saída experimental extraída para $V_{DD}=1,5$ V (símbolos abertos) e 2,5 V (símbolos fechados), com $V_S=0$ V.	136
Figura 57 – Fator $1/n$ obtido experimentalmente e A_V calculado, em função da tensão de entrada com $V_{DD}=1,5$ V.	138
Figura 58 – Distorção harmônica total (THD) em função de V_{IN} , for seguidores de fonte polarizados em inversão fraca (A) e forte (B), com $V_{DD}=2,5$ V e $V_a=50$ mV.	139
Figura 59 – Ganho de tensão em função da tensão de entrada simulado para seguidores de fonte com transistores convencional e de canal gradual ($L=2 \mu m$), com (linhas) e sem (símbolos) o modelo de ionização por impacto, em inversão fraca (A) e forte (B), com $V_{DD}=2,5$ V.	142
Figura 60 – Ganho experimental de seguidores de fonte implementados com transistores SOI convencionais e de canal gradual com diferentes comprimentos de canal, polarizados em inversão fraca (A) e forte (B), com $I_{bias}/(W/L_{eff}) = 0,1$ nA e $4,0 \mu A$, respectivamente, e $V_{DD}=2,5$ V.	144
Figura 61 – Distorção harmônica total em função de V_{IN} para seguidores de fonte operando em inversão forte, polarizados com $I_{bias}/(W/L_{eff})$ e $V_{DD}=2,5$ V, considerando $V_a = 50$ mV.	146
Figura 62 – Curvas A_V em função de V_{IN} simuladas para seguidores de fonte implementados com transistores convencionais e GC SOI com $L_{LD}/L=0,2$ e diferentes comprimentos de canal, em inversão fraca (A) e forte (B), com $I_{bias}/(W/L_{eff})=0,1$ nA e $4,0 \mu A$, com $V_{DD}=2,5$ V.	148
Figura 63 – THD em função de V_{IN} extraídas das curvas V_{OUT} em função de V_{IN} simuladas em inversão forte, para transistores convencionais e de canal	

gradual com diferentes comprimentos de canal, considerando $V_a=50$ mV.	149
Figura 64 – Curvas V_{OUT} em função de V_{IN} de seguidores de fonte implementados com transistores convencional e GC SOI com $L = 2$ μm , medidas em inversão fraca (A) e forte (B), em 90 K e 300 K.....	150
Figura 65 – Ganho em função da tensão de entrada, medidos para seguidores de fonte implementados com transistores convencional e GC SOI com $L = 2$ μm , medidas em inversão fraca (A) e forte (B), em 90 K e 300 K.	151
Figura 66 – Ganho de tensão para transistores convencional e GC SOI com $L_{LD}/L=0,2$, configurados como amplificador dreno comum operando em inversão forte, para diferentes temperaturas.	152
Figura 67 – Representação esquemática de espelhos de corrente nas arquiteturas Wilson (A) e Cascode (B).	155
Figura 68 – Precisão de espelhamento em função da corrente de entrada normalizada, obtidas experimentalmente, para espelhos de corrente nas arquiteturas Wilson (A) e Cascode (B), com a temperatura variando de 380 K a 150 K.....	156
Figura 69 – Curvas I_{OUT} em função de $V_{D,OUT}$ medidas para espelhos de corrente Wilson (A) e Cascode (B), com transistores SOI convencionais e de canal gradual, em $T=150$ K e 300 K.....	158
Figura 70 – Tensão de saturação e de ruptura em função da temperatura, extraídas a partir das curvas I_{OUT} em função de $V_{D,OUT}$, com $I_{IN}=1\mu\text{A}$	159
Figura 71 – Excursão de saída em função da temperatura extraída de espelhos de corrente implementados com transistores GC SOI e convencionais, nas arquiteturas Wilson (A) e Cascode (B).	160
Figura 72 – Resistência de saída em função da temperatura para espelhos de corrente Wilson (A) e Cascode (B) implementados com transistores convencionais e de canal gradual.	161
Figura 73 – Corrente de dreno, porta e corrente de dreno intrínseca na ausência da corrente de porta, todas em função da tensão de porta, para um transistor SOI nMOSFET convencional, com $L=10$ μm e $W=1$ μm , polarizado com $V_{DS}=50$ mV.	164
Figura 74 – Corrente de dreno (A) e transcondutância (B) em função da sobretensão	

de condução obtida com $V_{DS}=50$ mV para dispositivos com $L=160$ nm com e sem sCESL, em 150 K e 300 K.	165
Figura 75 – Transcondutância máxima em função da temperatura para transistores com e sem sCESL com diferentes comprimentos de canal	166
Figura 76 – Transcondutância máxima, obtida em região linear, em função do comprimento de canal com $T= 100$ K, 200 K e 300 K.	166
Figura 77 – Ganho de transcondutância proporcionado pelo sCESL, em relação ao SOI convencional, em função da temperatura, para dispositivos com $L=160$ nm e 910 nm.	167
Figura 78 – Inclinação de sublimiar em função da temperatura para dispositivos com $L=160$ nm.	168
Figura 79 – Transcondutância máxima em função da temperatura, extraída para transistores com e sem sCESL, com $V_{DS}=0,55$ V para diferentes comprimentos de canal.	168
Figura 80 – Condutância de dreno em função da temperatura, extraída para dispositivos com $L=160$ nm, com $V_{DS}=0,55$ V e diferentes valores de V_{GT}	169
Figura 81 – Ganho de tensão intrínseco de dispositivos com $L=160$ nm, obtido com $V_{DS}=0,55$ V e $g_m/I_{DS}=3$ V ⁻¹ , e V_{GT} necessário, em função da temperatura.	170
Figura 82 – THD/A_V e $HD3/A_V$ em função de g_m/I_{DS} para dispositivos com $L=160$ nm com $V_{DS}=0,55$ V e $V_a=50$ mV.....	171
Figura 83 – Transcondutância máxima em função da temperatura, extraída com $V_{DS}=100$ mV e 550 mV para transistores com e sem tensão mecânica ($L=160$ μ m).	172
Figura 84 – Relação g_m/I_{DS} em função da corrente de dreno normalizada, medida para transistores convencional e com tensão mecânica, com $L=160$ nm, em diversas temperaturas.	173
Figura 85 – Condutância de saída e ganho de tensão em função da temperatura, extraídos com $V_{DS}=550$ mV e $V_{GT}=400$ mV.....	174

LISTA DE TABELAS

Tabela 1 – Parâmetros de modelo utilizados na comparação com curvas experimentais obtidas para transistores GC SOI com $L_{LD}/L=0,28$ e $0,47$ em 300 e 100 K.	82
Tabela 2 – Ganho intrínseco obtido através do modelo analítico e de dados experimentais, para os dispositivos GC com $L_{LD}/L=0,28$, polarizados com	86
Tabela 3 – Parâmetros de modelo utilizados na comparação com curvas obtidas através do simulador numérico para transistores convencional e GC SOI com $L_{LD}/L=0,50$, em 300 K e 100 K.	88
Tabela 4 – Ganho de malha aberta, obtido com $V_{GT}=200$ mV e $V_{DS}=1,5$ V.	106
Tabela 5 – THD/ A_V extraído com $g_m/I_{DS}=5V^{-1}$	109
Tabela 6 – Valor médio e desvio padrão da tensão de limiar de transistores SOI convencional e GC SOI.	115
Tabela 7 – Valores de $\sigma_{0V_{thf}}$ e $\sigma_{0V_{thf}}/V_{thf,mean}$ calculados a partir dos dados experimentais apresentados na Figura 40.	118
Tabela 8 – Fator de corpo (n) extraído através da inclinação de sublimiar de curvas I_{DS} em função de V_{GF} experimentais, com $V_{DS} = 50$ mV and $1,5$ V.	135
Tabela 9 – Fator de corpo (n) extraído através da inclinação de sublimiar de curvas I_{DS} em função de V_{GF} experimentais, com $V_{DS} = 50$ mV and $1,5$ V, para transistores SOI convencionais e de canal gradual para diferentes comprimentos de canal.	145
Tabela 10 – Valores simulados de g_m , g_D e k e sua variação com a temperatura, e ganho calculado, extraídos com $V_{IN} = V_{DS} = 1$ V para seguidores de fonte implementados com transistores convencional e GC SOI com $L_{LD}/L=0,20$	154
Tabela 11 – DIBL extraído com $V_{DS} = 100$ mV e 1 V para transistores com $L=160$ nm em diferentes temperaturas.....	174

LISTA DE ABREVIATURAS E SIGLAS

CMOS	Complementary Metal-Oxide-Semiconductor
DIBL	Drain-Induced Barrier Lowering
FD	Fully depleted
GC	Graded-Channel
HD2	Second Order Harmonic Distortion
HD3	Third Order Harmonic Distortion
IFM	Integral Function Method
IMEC	Interuniversity Microelectronics Center
HD	Highly Doped
LD	Lightly Doped
LDD	Lightly Doped Drain
LPLV	Low-power Low-voltage
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor
NFD	Near-fully depleted
PD	Partially Depleted
sCESL	strained Contact-Etch Stop Layer
SOI	Silicon-On-Insular
SRB	Stress Relaxed Buffer
sSOI	strained Silicon-On-Insulator
THD	Total Harmonic Distortion
UCL	Université catholique de Louvain
UDM	User Definable Models
ULSI	Ultra Large Scale Integration
ZTC	Zero-temperature coefficient

LISTA DE SÍMBOLOS

A	Parâmetro de ajuste para o cálculo da corrente gerada por ionização por impacto
A_{TS}	Parâmetro que controla a transição entre as regiões de triodo e saturação
A_V	Ganho de tensão de malha aberta em baixa frequência
B_{TS}	Parâmetro que controla a transição entre as regiões de triodo e saturação
BV_{CM}	Tensão de ruptura do espelho de corrente [V]
BV_{DS}	Tensão de ruptura de dreno [V]
C_{bb}	Parâmetro resultante da associação de capacitâncias do transistor SOI de camada fina [F/cm^2]
C_D	Capacitância da região de depleção por unidade de área [F/cm^2]
C_{itb}	Capacitância das armadilhas de interface na segunda interface por unidade de área [F/cm^2]
C_{itf}	Capacitância das armadilhas de interface na primeira interface por unidade de área [F/cm^2]
C_L	Capacitância de carga [F]
C_{ox}	Capacitância do óxido de porta do transistor MOS por unidade de área [F/cm^2]
C_{oxb}	Capacitância do óxido enterrado por unidade de área [F/cm^2]
C_{oxf}	Capacitância do óxido de porta do transistor SOI por unidade de área [F/cm^2]
C_{Si}	Capacitância da camada de silício por unidade de área [F/cm^2]
E_A	Nível de energia das impurezas aceitadoras [eV]
E_C	Nível de energia inferior da faixa de condução [eV]
E_D	Nível de energia das impurezas doadoras [eV]
E_{eff}	Campo elétrico normal médio no canal nas direções vertical e lateral [V/cm]
E_F	Nível de Fermi do semiconductor [eV]

E_{FB}	Nível de Fermi do substrato [eV]
E_{FM}	Nível de Fermi do metal/eletrodo de porta [eV]
E_{Fn}	Nível de Fermi para elétrons [eV]
E_{Fp}	Nível de Fermi para lacunas [eV]
E_g	Largura da faixa proibida [eV]
E_i	Nível intrínseco [eV]
E_v	Nível de energia superior da faixa de valência [eV]
g_D	Condutância de dreno [S]
g_{Dsat}	Condutância de dreno na região de saturação [S]
g_m	Transcondutância do transistor [S]
g_{m3}	Transcondutância do transistor Q3 dos espelhos de corrente (Figura 67) [S]
$g_{m,max}$	Transcondutância máxima do transistor [S]
g_m/I_{DS}	Relação entre a transcondutância e a corrente de dreno do transistor MOS [V^{-1}]
g_{ms}	Transcondutância de fonte do transistor [S]
h	Constante de Planck [$6,63 \times 10^{-34}$ J.s]
HD2	Distorção do harmônico de segunda ordem [dB]
HD3	Distorção do harmônico de terceira ordem [dB]
I_{bias}	Corrente constante de polarização fornecida pela fonte de corrente [A]
i_C	Coefficiente que indica o nível de inversão do transistor
I_D	Corrente de dreno [A]
I_{D0}	Corrente de dreno intrínseca, na ausência de corrente de porta [A]
I_{DS}	Corrente entre dreno e fonte [A]
$I_{DS}/(W/L_{eff})$	Corrente normalizada entre dreno e fonte [A]
$I_{DS,mean}$	Corrente de dreno média [A]
I_{DSsat}	Corrente de saturação entre dreno e fonte [A]

$I_{DS,total}$	Corrente de dreno total, considerando o efeito de ionização por impacto [A]
I_G	Corrente de porta [A]
I_{GD}	Corrente entre porta e dreno [A]
I_i	Corrente gerada por ionização por impacto [A]
I_{IN}	Corrente no ramo de entrada do espelho de corrente [A]
I_n	Corrente de dreno normalizada [A]
I_{OUT}	Corrente no ramo de saída do espelho de corrente [A]
I_s	Corrente de normalização [A]
k	Constante de Boltzmann [$1,38066 \times 10^{-23}$ J/K]
k_Q	Termo dependente das cargas de inversão, utilizado no cálculo da corrente de dreno
$k_{Q,mean}$	Valor médio do termo dependente das cargas de inversão, utilizado no cálculo da corrente de dreno
L	Comprimento de máscara do canal do transistor [μm]
l_c	Comprimento característico [μm]
L_{eff}	Comprimento efetivo do canal do transistor [μm]
L_{HD}	Comprimento da região fortemente dopada no transistor GC SOI [μm]
L_{LD}	Comprimento da região fracamente dopada no transistor GC SOI [μm]
L_{LD}/L	Relação entre o comprimento da região fracamente dopada e o comprimento de canal, no transistor GC SOI
L_{sat}	Comprimento da região saturada [μm]
M	Fator de multiplicação de corrente devido ao elevado campo elétrico
m_0	Massa do elétron [$9,11 \times 10^{-31}$ kg]
m_{ce}^*	Massa efetiva de condução para elétrons
m_{ch}^*	Massa efetiva de condução para lacunas
m_{de}^*	Massa efetiva de densidade de estados para elétrons

m_{dh}^*	Massa efetiva de densidade de estados para lacunas
n	Fator de corpo
N_A	Concentração de impurezas aceitadoras em um semiconductor [cm^{-3}]
N_A^-	Concentração de impurezas aceitadoras ionizadas em um semiconductor [cm^{-3}]
$N_{A,eff}$	Concentração efetica de dopantes [cm^{-3}]
N_{AH}	Concentração de dopantes da camada de silício do transistor GC SOI na região fortemente dopada do canal [cm^{-3}]
N_{AL}	Concentração de dopantes da camada de silício do transistor GC SOI na região fracamente dopada do canal [cm^{-3}]
N_C	Densidade de estados na faixa de condução
N_D	Concentração de impurezas doadoras em um semiconductor [cm^{-3}]
N_D^+	Concentração de impurezas doadoras ionizadas em um semiconductor [cm^{-3}]
n_i	Concentração intrínseca de portadores [cm^{-3}]
N_{itb}	Densidades de armadilhas de interface na segunda interface por unidade de área [F/cm^2]
N_{itf}	Densidade de armadilhas de interface na primeira interface por unidade de área [F/cm^2]
N_V	Densidade de estados na faixa de valência
q	Carga elementar do elétron [$1,6 \times 10^{-19} \text{ C}$]
Q_0	Carga de inversão para $V_{GF} = V_{thfi}$ [C/cm^2]
Q_D	Densidade de carga de inversão na fronteira do canal com a região de dreno do transistor SOI [C/cm^2]
Q_{depl}	Carga de depleção na camada de silício [C/cm^2]
$Q_{depl,ef}$	Carga de depleção efetiva da camada de silício [C/cm^2]
$Q_{D,HD}$	Densidade de carga de inversão na fronteira do canal com a região de dreno do transistor SOI fortemente dopado [C/cm^2]
$Q_{D,LD}$	Densidade de carga de inversão na fronteira do canal com a região de dreno do transistor SOI fracamente dopado [C/cm^2]

Q_{nf}	Densidade de cargas de inversão na primeira interface do transistor SOI [C/cm^2]
Q_{ox}	Densidade de cargas fixas no óxido de porta do transistor MOS [C/cm^2]
Q_{oxf}	Densidade de cargas fixas no óxido de porta na primeira interface [C/cm^2]
Q_{oxb}	Densidade de cargas fixas no óxido enterrado na segunda interface [C/cm^2]
Q_S	Densidade de carga de inversão na fronteira do canal com a região de fonte do transistor SOI [C/cm^2]
Q_{SB}	Carga de acumulação ($Q_{SB}>0$) ou inversão ($Q_{SB}<0$) na segunda interface por unidade de área [C/cm^2]
$Q_{S,HD}$	Densidade de carga de inversão na fronteira do canal com a região de fonte do transistor SOI fortemente dopado [C/cm^2]
$Q_{S,LD}$	Densidade de carga de inversão na fronteira do canal com a região de fonte do transistor SOI fracamente dopado [C/cm^2]
R	Resistência interna da fonte de corrente utilizada para a polarização do seguidor de fonte [Ω]
r_{d2}	Resistência de saída do transistor Q2 dos espelhos de corrente (Figura 67) [Ω]
r_{d3}	Resistência de saída do transistor Q3 dos espelhos de corrente (Figura 67) [Ω]
R_{OUT}	Resistência de saída do espelho de corrente [Ω]
S	Inclinação de sublimiar [mV/dec]
S_{NT}	Parâmetro de ajuste que controla a transição entre os regimes de inversão fraca e forte
T	Temperatura absoluta [K]
THD	Distorção harmônica total [dB]
t_{oxb}	Espessura do óxido enterrado [nm]
t_{oxf}	Espessura do óxido de porta [nm]
t_{Si}	Espessura da camada de silício [nm]
V_o	Componente contínua do sinal senoidal considerado na análise de distorção harmônica [V]

V_a	Amplitude do sinal senoidal aplicado à entrada de um circuito para a análise de distorção harmônica [V]
V_D	Tensão aplicada ao dreno do transistor SOI [V]
$V_{D,HD}$	Tensão no dreno do transistor fortemente dopado [V]
$V_{D,HD0}$	Tensão no dreno do transistor fortemente dopado no instante em que o fracamente dopado atinge a saturação [V]
$V_{D,HD,LIN}$	Tensão entre dreno e fonte do transistor fortemente dopado em região linear [V]
$V_{D,HD,SAT}$	Tensão entre dreno e fonte do transistor fortemente dopado em saturação[V]
$V_{D,IN}$	Tensão de entrada do espelho de corrente [V]
$V_{D,OUT}$	Tensão de saída do espelho de corrente [V]
V_{DD}	Tensão de alimentação do amplificador [V]
V_{DE}	Tensão de dreno efetiva [V]
v_{ds}	Componente alternada da tensão de saída do amplificador operacional de transcondutância [V]
V_{DS}	Tensão entre dreno e fonte [V]
$V_{DS,SAT}$	Tensão de saturação [V]
$V_{DS,SAT,HD}$	Tensão de saturação do transistor fortemente dopado [V]
$V_{DS,SAT,LD}$	Tensão de saturação do transistor fracamente dopado [V]
V_{DSE}	Tensão efetiva entre dreno e fonte [V]
V_{EA}	Tensão Early [V]
V_{FB}	Tensão de faixa plana da estrutura MOS [V]
V_{GB}	Tensão aplicada ao substrato do transistor SOI [V]
$V_{GB,accB}$	Tensão aplicada ao substrato para que a segunda interface acumule [V]
v_{gf}	Componente alternada da tensão de entrada do amplificador operacional de transcondutância [V]
V_{GF}	Tensão aplicada à primeira porta do transistor SOI [V]
V_{GS}	Tensão entre porta e fonte do transistor MOS [V]

V_{GT}	Sobretensão de condução [V]
$V_{GT,HD}$	Sobretensão de condução do transistor fortemente dopado [V]
$V_{GT,LD}$	Sobretensão de condução do transistor fracamente dopado [V]
V_{IN}	Tensão de entrada do amplificador [V]
$V_{INTERM,SAT}$	Potencial do nó intermediário do canal para a situação em que os dois transistores estão saturados [V]
V_{ip}	Tensão de entrada de pico [V]
V_{OS}	Excursão de saída de espelhos de corrente [V]
V_{OUT}	Tensão de saída do amplificador [V]
V_S	Tensão aplicada à fonte do transistor SOI [V]
V_{SAT}	Tensão de saturação em inversão forte [V]
v_{sat}	Velocidade de saturação dos portadores na camada de silício [cm/s]
$V_{SAT,CM}$	Tensão de saturação do espelho de corrente [V]
$v_{sat,e}$	Velocidade de saturação dos elétrons na camada de silício [cm/s]
$v_{sat,h}$	Velocidade de saturação das lacunas na camada de silício [cm/s]
$v_{sat,HD}$	Velocidade de saturação dos portadores na camada de silício do transistor fortemente dopado [V/cm]
$v_{sat,LD}$	Velocidade de saturação dos portadores na camada de silício do transistor fracamente dopado [V/cm]
V_T	Potencial térmico [V]
V_{thf}	Tensão de limiar da primeira interface em inversão forte [V]
V_{thf0}	Tensão de limiar de um transistor de canal longo [V]
$V_{thf,HD}$	Tensão de limiar da primeira interface da região fortemente dopada do transistor GC SOI em inversão forte [V]
$V_{thf,LD}$	Tensão de limiar da primeira interface da região fracamente dopada do transistor GC SOI em inversão forte [V]
$V_{thf,accB}$	Tensão de limiar da primeira interface com a segunda interface acumulada [V]

$V_{thf,deplB}$	Tensão de limiar da primeira interface com a segunda interface depletada [V]
$V_{thf,invB}$	Tensão de limiar da primeira interface com a segunda interface invertida [V]
V_{thfi}	Tensão de limiar equivalente da primeira interface do transistor SOI em inversão fraca [V]
$V_{thfi,HD}$	Tensão de limiar equivalente da primeira interface da região fortemente dopada do transistor GC SOI em inversão fraca [V]
$V_{thfi,LD}$	Tensão de limiar equivalente da primeira interface da região fracamente dopada do transistor GC SOI em inversão fraca [V]
$V_{thf,mean}$	Tensão de limiar média [V]
W	Largura do canal do transistor [μm]
x	Eixo na direção da profundidade da camada de silício
x_{dmax}	Profundidade máxima da região de depleção [μm]
y	Eixo na direção do comprimento de canal do transistor SOI
α	Parâmetro resultante da associação das capacitâncias do transistor MOS
α_M	Parâmetro de ajuste para o cálculo da corrente gerada por ionização por impacto [m^{-1}]
α_S	Constante de espalhamento [cm/V]
α_{V_T}	Parâmetro utilizado no cálculo da variação da tensão de limiar com a temperatura
β	Fator de corrente
β_M	Parâmetro de ajuste para o cálculo da corrente gerada por ionização por impacto [V/m]
β_{mean}	Valor médio do fator de corrente
ϵ_{ox}	Permissividade do óxido de silício [$3,45 \times 10^{-13}$ F/cm]
ϵ_{Si}	Permissividade do silício [$1,06 \times 10^{-12}$ F/cm]
ΔL	Redução do comprimento efetivo de canal devido à difusão lateral [μm]
$\Delta I_{DS} / I_{DS}$	Descasamento na corrente de dreno

$\Delta k_Q / k_Q$	Descasamento no termo dependente das cargas na corrente de dreno
$\Delta V_{thf} / V_{thf}$	Descasamento na tensão de limiar
$\Delta \beta / \beta$	Descasamento no fator de corrente
ϕ_F	Potencial de Fermi [V]
ϕ_{MS}	Diferença da função de trabalho entre metal e silício [V]
ϕ_{MSB}	Diferença de função de trabalho entre o substrato e a camada de silício [V]
ϕ_{MSF}	Diferença da função de trabalho entre metal de porta e semiconductor [V]
ϕ_{SB}	Potencial de superfície da segunda interface do transistor SOI [V]
ϕ_{SF}	Potencial de superfície da primeira interface do transistor SOI [V]
λ	Parâmetro que considera o efeito de modulação do comprimento de canal devido à tensão aplicada ao dreno [V^{-1}]
μ_0	Mobilidade dos portadores independente de campo elétrico [$cm^2/V.s$]
μ_{CC}	Mobilidade dos portadores lacunas devido ao espalhamento portador-portador [$cm^2/V.s$]
μ_{ii}	Mobilidade dos portadores devido ao espalhamento por impurezas ionizadas [$cm^2/V.s$]
μ_n	Mobilidade efetiva dos elétrons na região do canal [$cm^2/V.s$]
μ_{nHD}	Mobilidade efetiva dos elétrons na região fortemente dopada do canal do transistor GC SOI [$cm^2/V.s$]
μ_{ni}	Mobilidade dos portadores devido ao espalhamentos por impurezas neutras [$cm^2/V.s$]
μ_{nLD}	Mobilidade efetiva dos elétrons na região fracamente dopada do canal do transistor GC SOI [$cm^2/V.s$]
μ_{pe}	Mobilidade dos elétrons devido ao espalhamento de rede [$cm^2/V.s$]
μ_{ph}	Mobilidade das lacunas devido ao espalhamento de rede [$cm^2/V.s$]

μ_{ps}	Mobilidade dos portadores devido ao espalhamento de rede [$\text{cm}^2/\text{V.s}$]
μ_{psii}	Mobilidade dos portadores devido aos espalhamentos de rede e por impurezas ionizadas [$\text{cm}^2/\text{V.s}$]
μ_{psiih}	Mobilidade das lacunas devido aos espalhamentos de rede e por impurezas ionizadas [$\text{cm}^2/\text{V.s}$]
μ_{psie}	Mobilidade dos elétrons devido aos espalhamentos de rede e por impurezas ionizadas [$\text{cm}^2/\text{V.s}$]
σ	Parâmetro que considera o efeito de DIBL
σ_{IDS}	Desvio padrão da corrente
σ_{k_Q}	Desvio padrão do termo dependente das cargas na corrente de dreno
$\sigma(N_A^-/N_A)$	Desvio padrão da porcentagem de impurezas ionizadas
$\sigma_{V_{thf}}$	Desvio padrão da tensão de limiar
$\sigma_{0V_{thf}}$	Desvio padrão da tensão de limiar normalizado em relação à área de porta
$\sigma_{V_{thf,CED}}$	Desvio padrão da tensão de limiar devido à variação no número de dopantes na camada de depleção
$\sigma_{V_{DS,SAT}}$	Desvio padrão da tensão de saturação
σ_{β}	Desvio padrão do fator de corrente

SUMÁRIO

1	INTRODUÇÃO	33
2	CONCEITOS BÁSICOS.....	37
2.1	TECNOLOGIA SILÍCIO-SOBRE-ISOLANTE	37
2.1.1	Tipos de transistores SOI.....	38
2.1.2	Vantagens do transistor SOI totalmente depletado	41
2.1.3	Transistores com canal tensionado	42
2.2	INFLUÊNCIA DA REDUÇÃO DA TEMPERATURA NAS PROPRIEDADES ELÉTRICAS DOS SEMICONDUTORES	44
2.2.1	Concentração intrínseca de portadores e largura da faixa proibida	44
2.2.2	Ionização incompleta de portadores e Potencial de Fermi	46
2.3	PARÂMETROS ELÉTRICOS DO TRANSISTOR SOI CONVENCIONAL CONSIDERANDO A INFLUÊNCIA DA REDUÇÃO DA TEMPERATURA.....	47
2.3.1	Tensão de limiar.....	48
2.3.1.1	Variação da tensão de limiar com a temperatura	49
2.3.2	Inclinação de sublimiar	51
2.3.3	Efeitos de canal curto.....	52
2.3.4	Mobilidade	54
2.3.4.1	Velocidade de saturação do portador.....	59
2.3.5	Transcondutância	60
2.3.6	Ionização por impacto	61
2.3.7	Auto-Aquecimento	63
2.4	CARACTERÍSTICAS ANALÓGICAS	64
2.4.1	Relação g_m/I_{DS}	66
2.4.2	Tensão Early.....	67

2.4.3	Distorção Harmônica	69
2.5	TRANSISTORES SOI DE CANAL GRADUAL	70
2.5.1	Modelo analítico contínuo para transistores GC SOI	73
2.6	SIMULAÇÃO NUMÉRICA BIDIMENSIONAL EM FUNÇÃO DA TEMPERATURA	77
3	MODELAGEM DA CORRENTE DE DRENO DE TRANSISTORES GC SOI E SUAS DERIVADAS.....	79
3.1	ADEQUAÇÃO DO MODELO ANALÍTICO CONTÍNUO PARA OPERAÇÃO EM BAIXAS TEMPERATURAS.....	79
3.1.1	Validação do modelo através da comparação com dados experimentais	80
3.2	INCLUSÃO DO MODELO ANALÍTICO EM UM SIMULADOR DE CIRCUITOS.....	86
3.2.1	Validação da implementação através da comparação com dados simulados	87
3.3	EQUAÇÕES ANALÍTICAS PARA TRANSCONDUTÂNCIA E CONDUTÂNCIA DE DRENO DE TRANSISTORES GC SOI	93
3.3.1	Transcondutância	93
3.3.2	Condutância de dreno	96
3.3.3	Comparação com resultados experimentais.....	97
4	ESTUDO DE APLICAÇÕES ANALÓGICAS DE TRANSISTORES GC SOI EM BAIXAS TEMPERATURAS	102
4.1	FABRICAÇÃO DE CÉLULAS ANALÓGICAS SIMPLES.....	102
4.2	DISTORÇÃO HARMÔNICA.....	105
4.2.1	Análise da distorção harmônica em temperatura ambiente	105
4.2.2	Análise da distorção harmônica em baixas temperaturas	110
4.3	ANÁLISE DE DESCASAMENTO EM TRANSISTORES GC SOI	114
4.3.1	Resultados experimentais'	114

4.3.2	Análise do descasamento utilizando o modelo analítico contínuo	119
4.3.3	Resultados das simulações numéricas bidimensionais	123
4.3.4	Análise experimental do descasamento em função da temperatura .	126
4.4	UTILIZAÇÃO DE TRANSISTORES GC SOI COMO AMPLIFICADOR DRENO COMUM	131
4.4.1	Análise experimental em temperatura ambiente '	132
4.4.1.1	Ganho de tensão	132
4.4.1.2	Linearidade.....	138
4.4.2	Influência da ionização por impacto no ganho de tensão de seguidores de fonte	141
4.4.3	Influência da redução do comprimento de canal sobre o desempenho de seguidores de fonte	143
4.4.3.1	Resultados experimentais	143
4.4.3.2	Simulações numéricas bidimensionais	147
4.4.4	Operação em baixas temperaturas.....	149
4.4.4.1	Resultados experimentais	149
4.4.4.2	Simulações numéricas bidimensionais	151
4.5	ESPELHOS DE CORRENTE IMPLEMENTADOS COM TRANSISTORES GC SOI OPERANDO EM BAIXAS TEMPERATURAS.....	155
5	TRANSISTORES SOI COM CANAL TENSIONADO	162
5.1	CARACTERÍSTICAS DOS DISPOSITIVOS CARACTERIZADOS	162
5.2	OPERAÇÃO DE TRANSISTORES COM TENSÃO UNIAXIAL EM BAIXAS TEMPERATURAS.....	164
5.2.1	Ganho de transcondutância e inclinação de sublimar	164
5.2.2	Características Analógicas de Transistores com Tensão Uniaxial	168
5.3	COMPARAÇÃO ENTRE TRANSISTORES COM TENSÃO MECÂNICA UNIAXIAL E BIAxIAL EM BAIXAS TEMPERATURAS	171

6	CONCLUSÕES	176
	REFERÊNCIAS	180
	APÊNDICE A.....	192
	APÊNDICE B.....	194
	APÊNDICE C.....	195

1 INTRODUÇÃO

A tecnologia de fabricação de circuitos integrados em lâminas de silício sobre isolante (*Silicon-On-Insulator* – SOI) surgiu como uma alternativa para a tecnologia CMOS convencional, na fabricação de circuitos integrados em altíssima escala de integração (*Ultra Large Scale Integration* – ULSI)¹. Nesta tecnologia, os dispositivos são fabricados em uma fina camada de silício, separada do restante do substrato por um material isolante. A isolação dielétrica intrínseca entre os dispositivos e o substrato, proporcionada pela presença da camada isolante, permite minimizar, ou em alguns casos, até mesmo suprimir, efeitos parasitários decorrentes da redução das dimensões da tecnologia MOS convencional. Em seus primórdios, a tecnologia SOI permaneceu restrita a poucas aplicações, como operação em ambientes sujeitos à radiação² e altas temperaturas³, devido à baixa qualidade das lâminas SOI disponíveis^{1,4}. Entretanto, a partir da década de 80, esta tecnologia começou a emergir como uma real alternativa para a tecnologia MOS convencional, devido à enorme quantidade de estudos efetuados nas áreas de materiais e dispositivos SOI, permitindo a obtenção de lâminas de boa qualidade e menor custo, possibilitando sua utilização em um maior número de aplicações¹.

A redução da espessura da camada de silício sobre o isolante deu origem aos dispositivos SOI de camada fina que, quando operam com a região do canal totalmente depletada, apresentam vantagens adicionais, tais como aumento da mobilidade dos portadores na camada de inversão⁵ e da transcondutância, redução dos efeitos de canal curto⁶, do campo elétrico transversal, entre outros benefícios^{7,8,9,10}. Apesar do grande número de vantagens, os transistores SOI apresentam reduzida tensão de ruptura de dreno, devido ao efeito de corpo flutuante, que leva à ativação do transistor bipolar parasitário associado ao transistor MOS¹¹.

Com o intuito de reduzir a ocorrência dos efeitos bipolares parasitários, e assim aumentar a tensão de ruptura dos dispositivos SOI, foi projetada uma nova estrutura denominada transistor SOI de Canal Gradual (*Graded-Channel* (GC) SOI MOSFET)¹². Esta estrutura apresenta um perfil de concentração de dopantes assimétrico na região do canal do transistor, resultante de uma pequena modificação no processo de fabricação dos transistores SOI convencionais. Para a obtenção do

transistor com canal gradual, uma região próxima ao dreno do transistor nMOS é protegida durante a etapa de implantação iônica para o ajuste da tensão de limiar, preservando-a com a dopagem natural da lâmina.

Além de minimizar a ocorrência de efeitos bipolares parasitários, a estrutura GC SOI MOSFET promove uma melhora em suas características de saída em relação à estrutura uniformemente dopada, tais como aumento da transcondutância e redução da condutância de dreno, que implica em maior tensão Early. Estas características são extremamente interessantes para transistores MOS utilizados principalmente em circuitos analógicos para aplicações com baixa tensão de alimentação e baixo consumo de potência (as chamadas aplicações *low-power low-voltage* - LPLV)¹³. Estudos realizados em blocos analógicos básicos em temperatura ambiente, tais como espelhos de corrente e amplificadores operacionais^{13, 14} demonstram o enorme potencial dos dispositivos GC SOI para aplicações analógicas. Outros trabalhos reportam ainda vantagens da estrutura GC SOI para aplicações em microondas¹⁵ e rádio-freqüência¹⁶.

A operação de transistores MOS em baixas temperaturas oferece importantes melhorias em seu desempenho quando comparado à operação em temperatura ambiente, tais como redução na inclinação de sublimiar e aumento na mobilidade dos portadores, entre outros, sem a necessidade de escalamento das dimensões¹⁷. Tradicionalmente, estas melhorias são exploradas com vistas a aplicações digitais e poucos trabalhos disponíveis na literatura relatam as potenciais melhoras obtidas em circuitos analógicos. Entretanto, circuitos analógicos com alto desempenho operando em ambientes criogênicos são de grande importância, por exemplo, para a eletrônica aeroespacial¹⁸.

Este trabalho tem como principal objetivo o estudo de aplicações analógicas de transistores GC SOI e SOI convencionais, em função da temperatura, desde 380K até 90 K, combinando as vantagens oriundas da redução da temperatura com aquelas propiciadas pela estrutura SOI de canal gradual. A adequação de modelos analíticos para permitir o projeto de circuitos em baixas temperaturas e sua incorporação em simuladores de circuitos também são apresentadas, bem como um estudo comparativo das propriedades de distorção harmônica (ou linearidade), o descasamento de alguns parâmetros elétricos, tais como a tensão de limiar e a corrente de dreno, e a aplicação destes transistores em blocos analógicos básicos.

Adicionalmente, apresentamos um estudo experimental sobre transistores

SOI nMOSFET totalmente depletados com tensão mecânica agindo sobre o canal, operando em baixas temperaturas. Essa estrutura vem sendo considerada como uma alternativa tecnológica para o problema de degradação da mobilidade observado devido ao escalamento das dimensões dos transistores MOS, uma vez que é capaz de proporcionar o aumento da mobilidade dos transistores e, conseqüentemente de sua corrente de dreno^{19,20}.

Este trabalho está dividido em 6 capítulos, os quais estão organizados conforme descrito:

No Capítulo 2 apresentamos os fundamentos teóricos que sustentam o desenvolvimento do trabalho, discutindo os tipos de transistores SOI convencionais e suas principais características elétricas e parâmetros analógicos, bem como o efeito da temperatura sobre estes. É também apresentado o transistor SOI de canal gradual, abordando suas principais vantagens em relação ao SOI convencional, e o modelo analítico existente para esta estrutura.

O Capítulo 3 aborda a modelagem da corrente de dreno para transistores de canal gradual, descrevendo as alterações necessárias para a inclusão dos efeitos decorrentes da redução da temperatura. A implementação deste modelo em um simulador de circuitos e sua validação através da comparação com dados experimentais e oriundos de simulações numéricas são também apresentadas. Este capítulo apresenta ainda o desenvolvimento de equações analíticas contínuas para a transcondutância e condutância de dreno de transistores GC SOI, visando sua utilização como ferramenta de projeto de células analógicas.

Um estudo de características e aplicações analógicas dos transistores GC SOI em baixas temperaturas é apresentado no Capítulo 4. A linearidade e o descasamento da tensão de limiar e corrente de dreno, parâmetros importantes do ponto de vista analógico, são analisados, utilizando resultados experimentais e provenientes do modelo analítico proposto. São ainda apresentadas as vantagens dos transistores de canal gradual quando utilizados em espelhos de corrente e como amplificador dreno comum (seguidores de fonte).

O Capítulo 5 apresenta resultados experimentais de transistores SOI com tensão mecânica uniaxial e biaxial agindo sobre o canal, explicitando as vantagens de sua utilização em baixas temperaturas, principalmente no que diz respeito aos parâmetros analógicos.

Finalmente, o Capítulo 6 apresenta as principais conclusões deste trabalho, assim como sugestões para a continuidade do que foi até então desenvolvido.

2 CONCEITOS BÁSICOS

Neste capítulo será apresentada uma revisão bibliográfica sobre a tecnologia Silício sobre Isolante (SOI), os tipos de transistores SOI, transistores SOI convencionais e de canal gradual (*Graded-Channel* (GC) SOI nMOSFETs), enfatizando as características analógicas e modelos analíticos para a simulação destes dispositivos. Alguns efeitos decorrentes da redução da temperatura sobre o funcionamento de dispositivos semicondutores, com especial ênfase aos transistores SOI, também serão apresentados, bem como modelos analíticos que os descrevem.

2.1 TECNOLOGIA SILÍCIO-SOBRE-ISOLANTE

Na tecnologia MOS convencional (*bulk* MOS), os transistores são fabricados em lâminas de silício com espessuras de centenas de micrometros, embora apenas o primeiro micrometro, ou uma fração dele, em sua superfície, seja efetivamente utilizado para a fabricação dos dispositivos. A interação entre a região ativa e o restante do substrato dá origem a uma série de efeitos indesejáveis, tais como o efeito tiristor parasitário, inerente à estrutura CMOS, e elevadas capacitâncias parasitárias. Com a miniaturização dos transistores, estes efeitos tornam-se mais pronunciados ¹, resultando na necessidade de complexas alterações e adições de etapas de fabricação para minimizar ou solucionar estes efeitos indesejáveis, tais como a implantação de halo ²¹ e isolamento por trincheira (STI – *Shallow Trench Isolation*)²².

O conceito básico da tecnologia SOI consiste na separação da região ativa da lâmina, onde os dispositivos são fabricados, do restante do substrato, por meio de uma camada de isolante. O isolamento dielétrico intrínseco resultante da presença da camada de isolante (óxido enterrado) proporciona a redução de alguns dos efeitos parasitários existentes na tecnologia MOS convencional, tais como as capacitâncias de junção entre fonte/dreno e substrato, e a supressão de outros, como, por exemplo, o efeito tiristor parasitário ²³. Além disso, a ausência de

cavidades nesta tecnologia simplifica enormemente o processo de fabricação dos transistores em comparação à tecnologia MOS convencional ¹.

A Figura 1 apresenta o perfil transversal de um transistor SOI nMOSFET, indicando os eletrodos de porta (V_{GF}), substrato (V_{GB}), fonte (V_S) e dreno (V_D), as espessuras dos óxidos de porta (t_{oxf}) e enterrado (t_{oxb}) e da camada de silício (t_{Si}), bem como as três interfaces Si–SiO₂ existentes na estrutura.

Figura 1 – Perfil transversal de um transistor SOI nMOSFET.

2.1.1 Tipos de transistores SOI

De acordo com o modo de funcionamento, os dispositivos SOI MOSFET podem ser classificados em modo enriquecimento (ou inversão) ou modo acumulação. No caso de transistores SOI de canal tipo N, o modo enriquecimento é o mais comum ¹ e, por esta razão, somente este será considerado neste trabalho.

Em um dispositivo MOS convencional, a região de depleção estende-se, a partir da interface Si–SiO₂, até a profundidade máxima de depleção, x_{dmax} , dada por²⁴:

$$x_{dmax} = \sqrt{\frac{2\varepsilon_{Si} \cdot 2\phi_F}{q \cdot N_A}} \quad (1)$$

onde ε_{Si} é a permissividade do silício, q é a carga elementar do elétron, N_A é a concentração de impurezas aceitadoras do substrato e ϕ_F é o potencial de Fermi,

dado por $\phi_F = \frac{kT}{q} \cdot \ln\left(\frac{N_A}{n_i}\right)$, onde k é a constante de Boltzmann, T é a temperatura absoluta e n_i é a concentração intrínseca de portadores.

No caso de transistores SOI, as características físicas são fortemente dependentes da espessura e concentração de dopantes da camada de silício sobre a qual são fabricados, bem como da temperatura de operação. Em função da combinação destes parâmetros, três tipos de transistores podem ser obtidos: dispositivos de camada fina, de camada média e de camada espessa.

Se a espessura da camada de silício, t_{Si} , for maior que $2 \cdot x_{dmax}$, não haverá interação entre as regiões de depleção induzidas a partir da primeira e segunda interfaces, dando origem a uma região neutra entre elas. Neste caso, o dispositivo é chamado de transistor SOI de camada espessa ou parcialmente depletado (*partially depleted* – PD). A região neutra existente nos dispositivos PD SOI pode possuir um contato elétrico ou não. Caso exista o contato de corpo e este estiver aterrado, o dispositivo terá comportamento semelhante ao de um MOSFET convencional. Caso este contato seja deixado eletricamente flutuando, o transistor apresentará efeitos de corpo flutuante²⁵, tais como o efeito de elevação abrupta de corrente (*Efeito Kink*) e o efeito bipolar parasitário entre fonte e dreno¹. As primeiras aplicações industriais da tecnologia SOI utilizaram a opção de camada espessa^{26,27,28}, justamente pela similaridade de operação em relação aos MOSFETs convencionais, combinada com a já mencionada redução das capacitâncias de junção²⁹.

Caso a espessura da camada de silício seja menor que a profundidade máxima de depleção do dispositivo, ou seja, $t_{Si} < x_{dmax}$, as regiões de depleção da primeira e segunda interfaces entrarão em contato e a camada de silício certamente estará totalmente depletada para tensões de porta superiores à tensão de limiar, independentemente da tensão aplicada ao substrato (com exceção da possível presença de uma fina camada de acumulação ou inversão na segunda interface, se uma alta tensão negativa ou positiva for aplicada ao substrato, respectivamente). Esta interação entre as regiões de depleção faz com que os potenciais de superfície da primeira e segunda interfaces (ϕ_{SF} e ϕ_{SB} , respectivamente) estejam inter-relacionados, promovendo o acoplamento elétrico da estrutura.

Neste caso, o dispositivo é chamado de transistor SOI de camada fina e totalmente depletado (*fully depleted* – FD). Estes dispositivos apresentam as

características elétricas mais atrativas entre os transistores SOI, tais como redução do campo elétrico horizontal³⁰, maior mobilidade dos portadores na região do canal³¹, menor variação da tensão de limiar com a temperatura³², menor ocorrência de efeitos de canal curto⁶, entre outras. Em virtude destas vantagens, somente estes transistores serão utilizados no decorrer deste trabalho. Vale ressaltar que dispositivos FD SOI apresentam dependência da tensão de limiar com a espessura da camada de silício, que é indesejável na operação de circuitos³³.

Finalmente, os dispositivos de camada média (*near-fully depleted* SOI – NFD SOI) são aqueles em que $x_{dmax} < t_{Si} < 2.x_{dmax}$. Neste caso, as regiões de depleção da primeira e segunda interfaces poderão ou não entrar em contato, dependendo da tensão aplicada ao substrato (V_{GB}) do dispositivo. Desta forma, os dispositivos de camada média podem apresentar comportamento elétrico de um SOI parcialmente ou totalmente depletado.

A Figura 2 apresenta os diagramas de faixas de energia dos transistores MOS convencional (A), SOI de camada espessa (B) e SOI de camada fina (C). Nesta figura, E_C representa o nível energético inferior da faixa de condução, E_V o nível energético superior da faixa de valência, E_i o nível intrínseco, E_F o nível de Fermi da camada de semiconductor (silício, no caso da tecnologia SOI), E_{FM} o nível de Fermi do eletrodo de porta e E_{FB} o nível de Fermi do substrato.

Figura 2 – Diagramas de faixas de energia para transistores MOS convencional (A), SOI de camada espessa (B) e SOI de camada fina (C).

2.1.2 Vantagens do transistor SOI totalmente depletado

Grande parte das vantagens apresentadas pelos transistores SOI MOSFET totalmente depletados sobre o MOSFET convencional e o SOI MOSFET parcialmente depletado está associada ao fator de corpo (n), que influencia diretamente a capacidade de fornecimento de corrente do dispositivo³⁴.

O fator de corpo pode ser entendido como a oposição que o dispositivo oferece para que o eletrodo de porta controle o potencial de superfície da primeira interface e é dado por:

$$n = 1 + \alpha \quad (2)$$

onde α é o fator de acoplamento capacitivo do transistor MOS, dado por:

$$\alpha = \frac{C_D}{C_{ox}} \text{ para transistores MOS convencionais e SOI parcialmente depletados;}$$

$$\alpha = \frac{C_{Si}}{C_{oxf}} \text{ para transistores FD SOI com a segunda interface acumulada;}$$

$$\alpha = \frac{C_{Si}C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})} \text{ para transistores FD SOI com a segunda interface depletada;}$$

Nas expressões acima, C_D , C_{oxf} (C_{ox} para os transistores MOS convencionais), C_{oxb} e C_{Si} são as capacitâncias da região de depleção, do óxido de porta, do óxido enterrado e da camada de silício, respectivamente, todas por

unidade de área e expressas por $C_D = \frac{\epsilon_{Si}}{x_{dmax}}$; $C_{oxf} = \frac{\epsilon_{ox}}{t_{oxf}}$; $C_{oxb} = \frac{\epsilon_{ox}}{t_{oxb}}$ e $C_{Si} = \frac{\epsilon_{Si}}{t_{Si}}$,

onde ϵ_{ox} é a permissividade do óxido.

Verifica-se que o valor de n é menor nos dispositivos SOI totalmente depletados que nos dispositivos MOS convencionais³⁵, se aproximando da unidade. Os valores numéricos de n seguem a seguinte ordem:

$$n_{\text{SOI totalmente depletado}} < n_{\text{MOS convencional}} < n_{\text{SOI com a segunda interface acumulada}}$$

Devido ao menor fator de corpo nos transistores SOI totalmente depletados, estes apresentam maior intensidade de corrente quando comparados a dispositivos

convencionais com tensões de limiar idênticas e polarizados com mesma tensão¹. Tal fato pode ser observado a partir das equações da corrente de dreno simplificadas, nas regiões de³⁶:

- triodo:

$$I_{DS} \cong \frac{W\mu_n C_{oxf}}{L} \left[(V_{GF} - V_{thf})V_{DS} - n \frac{V_{DS}^2}{2} \right] \quad (3)$$

- saturação:

$$I_{DSsat} \cong \frac{W\mu_n C_{oxf}}{2Ln} (V_{GF} - V_{thf})^2 \quad (4)$$

onde W e L são, respectivamente, a largura e o comprimento de canal do transistor, μ_n é a mobilidade efetiva dos elétrons no canal e V_{thf} é a tensão de limiar do transistor.

Recentemente, indústrias de semicondutores têm optado pela utilização de transistores SOI totalmente depletados^{37,38,39}, devido a suas vantagens em relação à tecnologia MOS convencional e SOI parcialmente depletado. Foram obtidos resultados promissores, tais como redução de mais de 60% no consumo de potência³⁷ e redução da tensão de alimentação de circuitos analógicos para 0,5 V³⁹.

2.1.3 Transistores com canal tensionado

A constante miniaturização dos dispositivos MOS vem causando problemas de degradação da mobilidade, devidos tanto ao elevado campo elétrico, quanto ao aumento na concentração de dopantes na região de canal do transistor¹. Uma alternativa tecnológica que tem sido considerada atualmente é o uso de tensão mecânica (*strain*) sobre o canal do transistor MOS, como meio de aumentar a mobilidade dos transistores e, conseqüentemente, sua corrente de dreno^{19,20}. O ganho de mobilidade proporcionado pelo uso de tensão mecânica tem origem na redução da massa efetiva de condução⁴⁰.

Estudos recentes reportam aumento de até 60% na mobilidade com a utilização de *stress tensor* nos transistores SOI nMOS, elevando sua transcondutância e corrente de dreno, sem aumento da corrente de fuga^{41, 42}.

A tensão mecânica sobre o canal dos transistores pode ser induzida de dois modos diferentes:

a) Através da deposição de uma camada de Si_3N_4 (*Contact Etch Stop Layer* - sCESL) sobre a região de porta do transistor, após sua formação e definição. Essa camada de nitreto induz tensão apenas na direção do comprimento de canal, e é chamada de *uniaxial strain*⁴³. Através desta técnica, obtém-se uma força tensora não uniforme ao longo do canal, agindo principalmente sobre as regiões de fonte e dreno. Desta forma, este tipo de tensão mecânica torna-se mais efetiva à medida que o comprimento de canal é reduzido⁴⁴.

b) Através da utilização de ligas de $\text{Si}_x\text{Ge}_{1-x}$, diminuindo-se gradualmente a concentração de Ge na liga durante o processo de deposição dos materiais (*Stress Relaxed Buffer* – SRB), até que o material se torne silício puro na parte superior. Posteriormente, esta camada de Si pura sofre um processo de oxidação térmica e é unida a outra lâmina, que já possui uma camada espessa de óxido, por meio de técnicas de união de lâminas (*bonded wafers*)⁴⁵, originando a lâmina SOI (sSOI). A liga de SiGe é, então, totalmente removida, e o silício resultante preserva a tensão mecânica exercida pela camada de SiGe anteriormente existente. Esta técnica induz tensão mecânica em ambas as direções do canal do transistor e é conhecida como *biaxial strain*⁴⁶. À medida que o comprimento de canal diminui, a componente de tensão mecânica na direção da corrente sofre uma redução, diferentemente do caso uniaxial⁴⁴.

2.2 INFLUÊNCIA DA REDUÇÃO DA TEMPERATURA NAS PROPRIEDADES ELÉTRICAS DOS SEMICONDUTORES

Nesta seção será apresentada uma revisão bibliográfica sobre os efeitos causados pela redução da temperatura nas propriedades elétricas dos semicondutores. Modelos analíticos que descrevem estes parâmetros também serão apresentados.

2.2.1 Concentração intrínseca de portadores e largura da faixa proibida

A redução da temperatura tem influência direta sobre a concentração intrínseca de portadores, como descrito na eq. (5)⁴⁷ :

$$n_i = 2 \cdot \left[\frac{2\pi m_0 k}{h^2} \right]^{3/2} \cdot (m_{de}^* m_{dh}^*)^{3/4} \cdot T^{3/2} \cdot \exp\left(\frac{-E_g}{2kT}\right) \quad (5)$$

onde m_0 é a massa do elétron, h é a constante de Planck, k é a constante de Boltzmann, m_{de}^* e m_{dh}^* são as massas efetivas de densidades de estados para elétrons e lacunas, respectivamente ⁴⁷, e E_g , a largura da faixa proibida do silício, que também é dependente da temperatura, e pode ser expressa por ⁴⁸:

$$\begin{aligned} E_g &= 1,17 + 1,059 \cdot 10^{-5} \cdot T - 6,05 \cdot 10^{-7} \cdot T^2, T \leq 170K \\ E_g &= 1,1785 - 9,025 \cdot 10^{-5} \cdot T - 3,05 \cdot 10^{-7} \cdot T^2, T > 170K \end{aligned} \quad (6)$$

A eq. (5) também pode ser escrita como

$$n_i = \sqrt{N_C \cdot N_V} \cdot \exp\left(\frac{-E_g}{2kT}\right) \quad (7)$$

onde N_C e N_V são as densidades de estados nas faixas de condução e valência, respectivamente, sendo descritas por:

$$N_C = 2 \cdot \left(\frac{2\pi m_{de}^* m_0 k T}{h^2} \right)^{3/2} \quad (8)$$

$$N_v = 2 \cdot \left(\frac{2\pi m_{dh}^* m_0 kT}{h^2} \right)^{3/2} \quad (9)$$

Como pode ser notado, através da eq. (7), a concentração intrínseca de portadores depende apenas do material (através do termo E_g) e da temperatura. Em um semiconductor intrínseco sem a presença de luz, elétrons e lacunas livres podem ser gerados apenas por excitação térmica. Assim, a concentração de portadores em um semiconductor intrínseco é igual a zero para $T=0$ K. Quando a temperatura é elevada, um número cada vez maior de elétrons ganha energia térmica suficiente para se tornar um elétron livre, como pode ser visto na Figura 3, onde é apresentada a curva n_i em função da temperatura para o silício. Na mesma figura é também apresentada a largura da faixa proibida em função da temperatura.

Figura 3 – Concentração intrínseca de portadores e largura da faixa proibida do silício em função da temperatura, calculadas através das eqs. (5) e (6).

Como se pode observar, n_i apresenta uma enorme redução para menores temperaturas enquanto E_g sofre um aumento moderado. Os valores de n_i em temperaturas criogênicas são um grande complicador para a realização de simulações numéricas nestas temperaturas.

2.2.2 Ionização incompleta de portadores e Potencial de Fermi

Quando um semiconductor extrínseco (dopado) é submetido a baixas temperaturas, a energia térmica disponível não é suficiente para ionizar todos os dopantes⁴⁸. Neste caso, a quantidade de impurezas aceitadoras ionizadas, N_A^- , pode ser calculada por

$$N_A^- = \frac{N_A}{1 + 4 \cdot \exp\left(\frac{E_A - E_{Fp}}{k \cdot T}\right)} \quad (10)$$

e as impurezas doadoras ionizadas, N_D^+ , por

$$N_D^+ = \frac{N_D}{1 + 2 \cdot \exp\left(\frac{E_{Fn} - E_D}{k \cdot T}\right)} \quad (11)$$

onde N_A é a concentração de impurezas aceitadoras, N_D é a concentração de impurezas doadoras, E_A e E_D são os níveis de energia das impurezas e E_{Fn} e E_{Fp} são os níveis de Fermi para elétrons e lacunas, expressos pelas eqs. (12) e (13), respectivamente⁴⁹.

$$E_{Fn} = \left(\frac{E_C + E_D}{2}\right) + \frac{kT}{2} \ln\left(\frac{N_D}{2N_C}\right) - kT \sinh^{-1}\left(\sqrt{\frac{N_C}{8N_D}} \exp\left(-\frac{E_C - E_D}{2kT}\right)\right) \quad (12)$$

$$E_{Fp} = \left(\frac{E_A + E_V}{2}\right) + \frac{kT}{2} \ln\left(\frac{N_A}{4N_V}\right) - kT \sinh^{-1}\left(\sqrt{\frac{N_V}{16N_A}} \exp\left(\frac{E_V - E_A}{2kT}\right)\right) \quad (13)$$

onde E_C e E_V são os níveis de energia de condução e valência.

O potencial de Fermi, ϕ_F , é função da temperatura e da quantidade de impurezas ionizadas e, para substrato tipo p, pode ser descrito por:

$$\phi_F = \frac{k \cdot T}{q} \ln\left(\frac{N_A^-}{n_i}\right) \quad (14)$$

Na Figura 4 são apresentadas as curvas da porcentagem de impurezas aceitadoras ionizadas e do potencial de Fermi, considerando silício dopado com $N_A = 10^{17} \text{ cm}^{-3}$.

Figura 4 – Porcentagem de impurezas ionizadas e potencial de Fermi em função da temperatura, para um substrato de silício tipo p, com $N_A = 1.10^{17} \text{ cm}^{-3}$.

A partir das curvas apresentadas, pode-se notar que o potencial de Fermi aumenta com a redução da temperatura, apesar do fator proporcional a esta e da redução da porcentagem de impurezas ionizadas. Este aumento deve-se ao fato de que a concentração intrínseca diminui muitas ordens de grandeza (Figura 3) compensando a redução da temperatura. Observa-se também que, em temperaturas muito baixas, uma porcentagem ínfima de impurezas é ionizada.

2.3 PARÂMETROS ELÉTRICOS DO TRANSISTOR SOI CONVENCIONAL CONSIDERANDO A INFLUÊNCIA DA REDUÇÃO DA TEMPERATURA

Esta seção apresenta os principais parâmetros elétricos dos transistores SOI, os quais serão utilizados nos capítulos seguintes, enfatizando o comportamento de dispositivos totalmente depletados. Serão apresentadas também alterações decorrentes da redução da temperatura sobre estes parâmetros.

2.3.1 Tensão de limiar

A tensão de limiar (V_{thf}) de um transistor MOSFET pode ser definida como aquela que, aplicada à sua porta, eleva o potencial na superfície da camada de silício para $2\phi_F$. Para transistores nMOSFETs convencionais, a tensão de limiar pode ser expressa por ²⁴:

$$V_{thf} = V_{FB} + 2\phi_F + \frac{q \cdot N_A \cdot x_{dmax}}{C_{ox}} \quad (15)$$

onde a tensão de faixa plana, V_{FB} é dada por $V_{FB} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}}$, sendo ϕ_{MS} a diferença da função trabalho entre o eletrodo de porta e silício e Q_{ox} a densidade de carga fixa no óxido de porta por unidade de área.

Em transistores SOI parcialmente depletados não há interação entre as regiões de depleção da primeira e segunda interfaces, e a tensão de limiar na primeira interface (V_{thf}) é a mesma de um transistor MOS convencional, calculada pela eq. (15). No caso de transistores SOI totalmente depletados, onde há interação entre as regiões de depleção, as relações entre as tensões aplicadas à porta e ao substrato podem ser expressas pelas equações de Lim & Fossum ³⁴, desprezando-se as armadilhas de interface:

$$V_{GF} = \phi_{MSF} - \frac{Q_{oxf}}{C_{oxf}} + \left(1 + \frac{C_{Si}}{C_{oxf}}\right)\phi_{SF} - \frac{C_{Si}}{C_{oxf}}\phi_{SB} - \frac{\frac{1}{2}Q_{depl} + Q_{nf}}{C_{oxf}} \quad (16)$$

$$V_{GB} = \phi_{MSB} - \frac{Q_{oxb}}{C_{oxb}} - \frac{C_{Si}}{C_{oxb}}\phi_{SF} + \left(1 + \frac{C_{Si}}{C_{oxb}}\right)\phi_{SB} - \frac{\frac{1}{2}Q_{depl} + Q_{SB}}{C_{oxb}} \quad (17)$$

onde Q_{oxf} e Q_{nf} são, respectivamente, as densidades de carga fixa e de carga de inversão na primeira interface ($Q_{nf} < 0$) do transistor SOI, Q_{depl} é a densidade de carga de depleção total na camada de silício, dada por $Q_{depl} = -qN_A t_{Si}$, Q_{oxb} é a densidade de carga fixa no óxido enterrado e Q_{SB} é a densidade de carga de inversão ($Q_{SB} < 0$) ou de acumulação ($Q_{SB} > 0$) na segunda interface, ambos por unidade de área, ϕ_{MSF} e ϕ_{MSB} são as diferenças de função trabalho entre o eletrodo

de porta e a camada de silício e entre o substrato e a camada de silício no transistor, respectivamente.

As equações (16) e (17) descrevem o acoplamento entre os potenciais aplicados à porta e ao substrato, que resultam em uma dependência da tensão de limiar do SOI nMOSFET de camada fina com a polarização do substrato, conforme os seguintes casos:

- Segunda interface acumulada ($V_{thf,accB}$), onde $\phi_{SB}=0$, $Q_{nf} = 0$ e $\phi_{SF} = 2\phi_F$:

$$V_{thf,accB} = \phi_{MSF} - \frac{Q_{oxf}}{C_{oxf}} + \left(1 + \frac{C_{Si}}{C_{oxf}}\right) 2\phi_F - \frac{Q_{depl}}{2C_{oxf}} \quad (18)$$

- Segunda interface invertida ($V_{thf,invB}$), onde $\phi_{SB} = 2\phi_F$, $Q_{nf} = 0$ e $\phi_{SF} = 2\phi_F$:

$$V_{thf,invB} = \phi_{MSF} - \frac{Q_{oxf}}{C_{oxf}} + 2\phi_F - \frac{Q_{depl}}{2C_{oxf}} \quad (19)$$

- Segunda interface depletada ($V_{thf,deplB}$), onde $0 < \phi_{SB} < 2\phi_F$, $Q_{nf} = 0$ e $\phi_{SF} = 2\phi_F$:

$$V_{thf,deplB} = V_{thf,accB} - \frac{C_{Si} \cdot C_{oxb}}{C_{oxf} (C_{Si} + C_{oxb})} \cdot (V_{GB} - V_{GB,accB}) \quad (20)$$

onde, $V_{GB,accB}$ é a tensão aplicada ao substrato para que a segunda interface acumule, calculada pela eq. (17) com $\phi_{SB} = 0$, $\phi_{SF} = 2\phi_F$ e $Q_{SB}=0$.

Vale ressaltar que as eqs. (18), (19) e (20) são válidas somente se a espessura das camadas de inversão e acumulação forem desprezíveis em relação à espessura da camada de silício ³⁴.

2.3.1.1 Variação da tensão de limiar com a temperatura

Incluindo-se o efeito das armadilhas de interface, a tensão de limiar de um transistor MOS, convencional ou SOI parcialmente depletado, é dada por⁵⁰

$$V_{thf} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} + \frac{q \cdot N_{itf} \cdot \phi_F}{C_{ox}} - \frac{Q_{depl}}{C_{ox}} + 2\phi_F \quad (21)$$

onde N_{itf} é a densidade de armadilhas de interface na primeira interface por unidade

de área.

Devido à dependência da tensão de limiar com ϕ_F , pode-se notar que, com a redução da temperatura, e conseqüente aumento do potencial de Fermi, a tensão de limiar de dispositivos MOS aumenta. Além disso, com a redução da temperatura, a influência das armadilhas de interface torna-se significativa, contribuindo para o aumento de V_{thf} .

Em transistores MOS convencionais e SOI parcialmente depletados, a densidade de carga de depleção, Q_{depl} , é dada por $Q_{depl} = -qN_A x_{dmax}$. Desta forma, diferenciando a eq. (21) com relação à T , temos que, para estes transistores, a variação da tensão de limiar com a temperatura pode ser expressa por ⁵⁰:

$$\frac{dV_{thf}}{dT} = \frac{d\phi_F}{dT} \left[1 + \alpha_{V_T} \frac{q}{C_{oxf}} \left(\frac{\epsilon_{Si} N_A}{kT \ln(N_A/n_i)} \right)^{\frac{1}{2}} + \frac{qN_{itf}}{C_{oxf}} \right] \quad (22)$$

onde $\alpha_{V_T} = 1$.

Como apresentado anteriormente, em transistores SOI totalmente depletados, a espessura da camada de silício é menor que x_{dmax} , e sua tensão de limiar independe da profundidade da camada de depleção. Desta forma, a carga de depleção torna-se função da espessura da camada de silício, e sua variação com a temperatura pode ser desprezada. Neste caso, a variação da tensão de limiar com a temperatura é dada pela eq. (22) com $\alpha_{V_T} = 0$ ¹.

Se considerarmos que a influência das armadilhas de interface seja a mesma nos transistores MOS convencionais e SOI, tem-se que a variação de V_{thf} com a temperatura é menor nos dispositivos SOI totalmente depletados do que nos dispositivos MOS convencionais e SOI de camada espessa. A ref. [32] reporta variações, em valor absoluto, da ordem de 0,75 mV/K para transistores totalmente depletados e maior que 2 mV/K para transistores MOS convencionais.

Quando a temperatura é reduzida, dispositivos parcialmente depletados podem se tornar totalmente depletados devido ao aumento do potencial de Fermi e conseqüente aumento da região de depleção. Neste caso, uma significativa redução em dV_{thf}/dT pode ser obtida em dispositivos SOI totalmente depletados, uma vez que a variação da região de depleção com a temperatura é suprimida.

2.3.2 Inclinação de sublimiar

Define-se a inclinação de sublimiar (S) de transistores MOS como a variação de tensão de porta necessária para aumentar em uma década a corrente de dreno na região de sublimiar ⁵⁰.

Desta maneira, a inclinação de sublimiar é dada por:

$$S = \frac{dV_{GF}}{d(\log I_{DS})} \quad (23)$$

Utilizando a equação da corrente de dreno em sublimiar, que é composta predominantemente pela componente de difusão ²⁴, e após algumas simplificações, obtém-se ⁵¹:

$$S = \frac{kT}{q} \ln(10)(1 + \alpha) = n \frac{kT}{q} \ln(10) \quad (24)$$

A partir desta equação, pode-se notar que a inclinação de sublimiar depende diretamente do fator de corpo do transistor. Como apresentado na seção 2.1.2, transistores SOI totalmente depletados apresentam menor fator de corpo em comparação com dispositivos convencionais ¹. Como resultado, temos que:

$$S_{\text{SOI totalmente depletado}} < S_{\text{MOS convencional}} < S_{\text{SOI com a segunda interface acumulada}}$$

Estes menores valores de inclinação de sublimiar dos transistores SOI totalmente depletados permitem a utilização de transistores com tensões de limiar menores que do transistor MOS convencional, sem aumento da corrente de fuga, possibilitando melhor desempenho em alta velocidade, principalmente com baixa tensão de alimentação ⁵².

Uma das principais vantagens da operação de transistores MOS em baixa temperatura está relacionada à redução da inclinação de sublimiar. Considerando-se as armadilhas de interface, o fator de acoplamento capacitivo do transistor MOS, α , na eq. (24), é dado por:

$$\alpha = \frac{C_D + C_{itf}}{C_{ox}} \quad (25)$$

para transistores MOS convencionais e

$$\alpha = \frac{C_{itf}}{C_{oxf}} + \frac{C_{Si}}{C_{oxf}} - \frac{\frac{C_{Si}^2}{C_{oxf} \cdot C_{oxb}}}{1 + \frac{C_{itb}}{C_{oxb}} + \frac{C_{Si}}{C_{oxb}}} \quad (26)$$

para transistores SOI totalmente depletados.

Nas expressões acima, C_{itf} e C_{itb} são, respectivamente, as capacitâncias das armadilhas de interface da primeira e segunda interfaces, $C_{itf} = q \cdot N_{itf}$ e $C_{itb} = q \cdot N_{itb}$, onde N_{itf} e N_{itb} são as densidades de armadilhas de interface na primeira e segunda interfaces.

Como pode ser observado através da eq. (24), a inclinação de sublimiar apresenta um fator proporcional à temperatura. Assim, dever-se-ia esperar que qualquer diminuição da temperatura provocasse a redução de S . Reduzindo-se a temperatura, entretanto, a influência da densidade de armadilhas de interface torna-se apreciável, fazendo com que os valores de C_{itf} e C_{itb} se elevem rapidamente, provocando o aumento de S , ao contrário da esperada redução. Em dispositivos totalmente depletados, são observados valores de inclinação de sublimiar de 23 mV/década para temperatura de 9 K¹.

2.3.3 Efeitos de canal curto

Diversos efeitos são causados pela redução do comprimento de canal em transistores MOS⁵³. Com a redução do comprimento de canal, as regiões de depleção de fonte e dreno tornam-se significativas em relação à região de depleção induzida pela tensão aplicada à porta. Desta forma, a carga de depleção controlada pela porta não pode mais ser expressa por $Q_{depl} = -qN_A x_{dmax}$, como no caso do transistor MOS convencional, mas sim como uma fração dela ($Q_{depl,ef}$). Uma vez que $Q_{depl,ef} < Q_{depl}$, haverá uma redução na tensão de limiar e um aumento da inclinação de sublimiar^{24, 54, 55}.

Os dispositivos SOI de camada fina sofrem menor influência da redução do comprimento de canal do que os dispositivos MOS convencionais, uma vez que a

porcentagem da carga total que é efetivamente controlada pela porta em dispositivos SOI de canal curto é maior quando comparada aos dispositivos convencionais.

O efeito de redução de barreira induzida pelo dreno (*Drain-Induced Barrier Lowering* - DIBL), ocorre também devido ao compartilhamento de cargas entre a porta e as junções ⁵³. As regiões de fonte e dreno de um transistor MOS formam junções PN com o corpo do dispositivo. A largura das regiões de depleção associadas a essas junções aumenta com a polarização reversa promovida pela tensão aplicada ao dreno. Em um dispositivo MOSFET, se o canal é suficientemente longo, ao aplicar-se uma tensão ao dreno, não há alteração na barreira de potencial da junção de fonte. Por outro lado, em um dispositivo de canal curto, a barreira de potencial na fonte pode ser reduzida, dependendo da polarização de dreno. Assim, o aumento da região de depleção de dreno, causado pelo aumento da tensão entre fonte e dreno, V_{DS} , faz com que a carga de depleção controlada pela porta seja reduzida, provocando, assim, a redução da tensão de limiar para altos valores de V_{DS} .

Estudos apontam que a tensão de limiar de dispositivos SOI sofre variação significativa quando a tensão de dreno aumenta, devido à ativação da estrutura bipolar parasitária, resultando em maior DIBL nestes dispositivos em comparação com dispositivos convencionais ⁵⁶.

O efeito de DIBL pode ser incluído no cálculo da tensão de limiar através da expressão abaixo, onde σ é o parâmetro que considera este efeito e V_{thf0} é a tensão de limiar de um dispositivo de canal longo ⁵⁵.

$$V_{thf} = V_{thf0} - \sigma V_{DS} \quad (27)$$

A redução da temperatura tende a reduzir a ocorrência de efeitos de canal curto, devido à redução da porcentagem da carga total que sofre influência das regiões de depleção de fonte e dreno ⁵⁷.

Em baixas temperaturas, o efeito de DIBL tende a ser menos acentuado, ou no mínimo igual, àquele observado em temperatura ambiente ^{57,58}, exceto com altas concentrações de dopantes na região do canal, como pode ocorrer em dispositivos de canal curto com implantação de halo, nos quais o DIBL aumenta em relação a temperatura ambiente devida ao efeito de ionização por impacto com altas polarizações de dreno em baixas temperaturas ⁵⁸.

2.3.4 Mobilidade

A mobilidade dos portadores é um fator bastante importante para a determinação da capacidade de fornecimento de corrente de um SOI MOSFET. O movimento dos portadores em um cristal semiconductor não é livre, mas limitado por mecanismos de espalhamento que reduzem sua mobilidade. Alguns destes mecanismos de degradação são fortemente dependentes da temperatura, e podem ser classificados como: espalhamento de rede, espalhamento por impurezas ionizadas, espalhamento portador-portador e espalhamento por impurezas neutras. Nesta seção, serão apresentados os modelos analíticos que descrevem cada um destes mecanismos de espalhamento de portadores mencionados e sua dependência com a temperatura.

a) *Espalhamento de rede ou espalhamento por fônons (lattice scattering)*

Este mecanismo de espalhamento está relacionado às interações entre os portadores e as vibrações da rede cristalina (fônons). A redução da temperatura provoca a diminuição destas vibrações, causando aumento da mobilidade.

O cálculo da mobilidade dos portadores sofrendo deste mecanismo de espalhamento, μ_{ps} , não é simples, uma vez que envolve o cálculo da energia dos fônons e a energia interna do cristal deve ser conhecida. Dentre uma série de modelos matemáticos propostos para o cálculo de μ_{ps} , o modelo mais utilizado foi proposto por Sah *et al*⁵⁹:

$$\mu_{pse,psh} = \frac{1}{\frac{1}{\mu_{0ea,0ha} \left(\frac{T}{300}\right)^{-\alpha_e, -\alpha_h}} + \frac{1}{\mu_{0eb,0hb} \left(\frac{T}{300}\right)^{-\beta_e, -\beta_h}}} \quad (28)$$

onde o índice *e* refere-se a elétrons e *h*, às lacunas.

Na equação acima, $\mu_{0ea}=4195 \text{ cm}^2/\text{Vs}$; $\mu_{0ha}=2502 \text{ cm}^2/\text{Vs}$; $\mu_{0eb}=2153 \text{ cm}^2/\text{Vs}$; $\mu_{0hb} = 591 \text{ cm}^2/\text{Vs}$; $\alpha_e = \alpha_h = 1,5$; $\beta_e = 3,13$ e $\beta_h = 3,25$.

Neste modelo, fônons ópticos e acústicos são combinados utilizando a regra de Mathiessen⁴⁷.

b) Espalhamento por impurezas ionizadas (ionized impurity scattering)

Este mecanismo de espalhamento está relacionado às altas concentrações de dopantes, que causam a redução da mobilidade dos portadores.

Apesar de existir um modelo analítico bastante preciso para o cálculo da mobilidade devido ao espalhamento por impurezas ionizadas, μ_{ii} ^{60, 61}, este não pode ser combinado ao espalhamento de rede, utilizando a regra de Mathiessen, pois estes mecanismos não são totalmente independentes. Entretanto, Caughey e Thomas⁶² propuseram um modelo empírico que inclui estes dois mecanismos em uma única equação que, para elétrons, é escrita como:

$$\mu_{psie} = \mu_{min,e} + \frac{\mu_{pse} - \mu_{min,e}}{1 + \left(\frac{N_A^-}{N_{ref,e}} \right)^{\alpha_{ae}}} \quad (29)$$

onde $\mu_{min,e} = 197,17 - 45,505 \cdot \log(T)$; $N_{ref,e} = 1,12 \cdot 10^{17} \cdot \left(\frac{T}{300} \right)^{3,2}$ e $\alpha_{ae} = 0,72 \cdot \left(\frac{T}{300} \right)^{0,065}$.

Para lacunas, o índice e deve ser substituído pelo índice h e

$$\mu_{min,h} = 110,90 - 25,597 \cdot \log(T) ; N_{ref,h} = 2,23 \cdot 10^{17} \cdot \left(\frac{T}{300} \right)^{3,2} \text{ e } \alpha_{ah} = \alpha_{ae}.$$

c) Espalhamento portador-portador (carrier-to-carrier scattering)

O mecanismo de espalhamento portador-portador tem grande influência na mobilidade para altas densidades de portadores, como no caso de dispositivos de potência, quando a quantidade de portadores torna-se muito maior que a densidade

de dopantes ⁶³. Este tipo de espalhamento também pode ocorrer em dispositivos submicrométricos, nos quais a densidade de corrente pode ser bastante alta.

A mobilidade levando em consideração o espalhamento portador-portador, pode ser modelada como ⁶³:

$$\mu_{cc} = \frac{2 \cdot 10^{17}}{\sqrt{N_A} \cdot \ln\left(1 + 8,28 \cdot 10^8 \cdot T^2 \cdot N_A^{-\frac{1}{3}}\right)} \quad (30)$$

Para semiconductor tipo n, deve-se apenas substituir N_A por N_D na eq. (30).

d) Espalhamento por impurezas neutras (neutral-impurity scattering)

O mecanismo de espalhamento por impurezas neutras deve-se às impurezas não-ionizadas em baixas temperaturas. Este tipo de espalhamento, que só é importante para concentrações de impurezas neutras acima de 10^{18} cm^{-3} e em baixas temperaturas, pode ser considerado na modelagem da mobilidade através da seguinte expressão (para elétrons) ⁶⁴:

$$\mu_{ni} = C_0 \cdot \left[\frac{2}{3} \sqrt{\frac{kT}{E_{ni,e}}} + \frac{1}{3} \sqrt{\frac{E_{ni,e}}{kT}} \right] \quad (31)$$

onde $C_0 = \left(\frac{2\pi^3 q^3 m_{ce}^*}{5\epsilon_{Si} h^3 (N_A - N_A^-)} \right)$; $E_{ni,e} = 1,136 \cdot 10^{-19} \cdot \left(\frac{m_{ce}^*}{m_0} \right) \cdot \left(\frac{\epsilon_0}{\epsilon_{Si}} \right)$ e ϵ_0 e ϵ_{Si} são as permissividades elétricas do vácuo e do semiconductor, respectivamente e m_{ce}^* , a massa efetiva de condução para elétrons⁴⁷.

Para o cálculo da mobilidade de lacunas levando em conta o espalhamento por impurezas neutras deve-se apenas substituir a massa efetiva de condução para elétrons pela massa efetiva de condução para lacunas, m_{ch}^* , no cálculo de C_0 e E_{ni} , na eq. (31).

e) Mobilidade dos portadores independente de campo elétrico

Os mecanismos de espalhamento apresentados até o momento são independentes das tensões aplicadas e podem ser combinados através da regra de Mathiessen, fornecendo o valor da mobilidade independente de campo elétrico, μ_0 :

$$\mu_0 = \left(\frac{1}{\frac{1}{\mu_{psii}} + \frac{1}{\mu_{cc}} + \frac{1}{\mu_{ni}}} \right) \quad (32)$$

Na Figura 5 são apresentadas as curvas correspondentes às diversas componentes de mobilidade apresentadas, bem como da mobilidade independente do campo elétrico, em função da temperatura.

Figura 5 – Curvas das diversas componentes que compõem a mobilidade de elétrons independente de campo elétrico em função da temperatura, para substrato de silício tipo p dopado com $N_A = 1 \cdot 10^{17} \text{ cm}^{-3}$.

Na Figura 6 são apresentados os resultados para a mobilidade independente de campo elétrico, μ_0 , em função da temperatura para diferentes concentrações de dopantes. Conforme pode ser visto nesta figura, o aumento da concentração de dopantes provoca a redução do ganho de mobilidade devido à redução da temperatura. Para concentrações de dopantes mais elevadas (maior que 1×10^{18}

cm^{-3}), a mobilidade decresce com a redução da temperatura, devido ao espalhamento por impurezas neutras, que se torna mais pronunciado, conforme mencionado anteriormente.

Figura 6 – Mobilidade de elétrons independente de campo elétrico em função da temperatura, para substrato de silício tipo p e diferentes concentrações de dopantes.

f) Mobilidade dos portadores dependente de campo elétrico

A mobilidade, μ_n , usada nos modelos de transistores MOS não é a mobilidade dos elétrons independente do campo elétrico em um cristal de silício. O campo elétrico vertical (ou transversal), controlado pela tensão aplicada à porta de um transistor MOS, atrai os portadores para a interface entre o semiconductor e o óxido de porta, causando a redução da mobilidade devido à rugosidade superficial. Além disso, quando os portadores são submetidos a um campo elétrico lateral, sua mobilidade também é reduzida, devido à saturação de sua velocidade.

Os transistores SOI totalmente depletados apresentam menor campo elétrico e, conseqüentemente, a mobilidade efetiva destes dispositivos é maior, quando comparado a dispositivos MOS convencionais ⁶⁵.

Existem diversos modelos propostos para o cálculo da mobilidade sob a influência de campo elétrico. Neste trabalho, para descrever a mobilidade dos portadores em transistores SOI MOS sob influência do campo elétrico, será utilizado

o modelo descrito na ref. [55]. A mobilidade degradada devido ao campo elétrico é calculada usando a seguinte equação:

$$\mu_n = \frac{\mu_0}{1 + \alpha_S |E_{eff}|} \quad (33)$$

onde, α_S é a constante de espalhamento e E_{eff} é o campo elétrico médio no canal tanto na direção vertical quanto lateral ¹, descrito por:

$$E_{eff} = \frac{2\phi_F + (V_S + V_{DE})/2}{t_{Si}} + B - \frac{(Q_S + Q_D)/2}{2\epsilon_{Si}} \quad (34)$$

onde $B = -\frac{Q_{depl}}{2C_{oxb}t_{Si}} \left(\frac{1}{1 + C_{Si}C_{oxb}} + 1 \right) - \frac{V_{GB}}{(1 + C_{Si}/C_{oxb})t_{oxb}}$, V_{DE} é o potencial efetivo no

canal próximo ao dreno, e Q_S e Q_D são as densidades de carga de inversão por unidade de área na fronteira do canal com as regiões de fonte e dreno, respectivamente, sendo estes três parâmetros discutidos posteriormente.

De acordo com a eq. (34), pode-se notar que o campo elétrico é dependente da temperatura, através do termo ϕ_F . O aumento de ϕ_F e, conseqüentemente, do campo elétrico é responsável pela maior degradação da mobilidade observada em baixas temperaturas ⁴⁷.

2.3.4.1 Velocidade de saturação do portador

Como mencionado anteriormente, os portadores de carga, sob influência de campo elétrico lateral, tem sua mobilidade reduzida e limitada pela velocidade de saturação.

A velocidade de saturação dos portadores é dependente da temperatura, e pode ser expressa por ⁶⁶:

$$v_{sat,e} = 10^7 \cdot \left(\frac{T}{300} \right)^{-0,87} \text{ [cm / s]} \quad (35)$$

para elétrons e

$$v_{sat,h} = 8,37 \cdot 10^6 \cdot \left(\frac{T}{300} \right)^{-0,52} \text{ [cm / s]} \quad (36)$$

para lacunas.

2.3.5 Transcondutância

A transcondutância de um transistor MOS, g_m , mede a eficácia do controle da tensão de porta sobre a corrente de dreno e é dada por:

$$g_m = \frac{dI_{DS}}{dV_{GS}} \quad (37)$$

As equações para a transcondutância de transistores SOI de camada fina, podem ser obtidas através da diferenciação das equações de corrente descritas pelo modelo de Lim & Fossum³⁶, em triodo e saturação (eqs. (3) e (4)), respectivamente:

$$g_m = \frac{dI_{DS}}{dV_{GF}} = \mu_n C_{oxf} \frac{W}{L} V_{DS} \quad (38)$$

$$g_m = \frac{dI_{DSsat}}{dV_{GF}} = \frac{\mu_n C_{oxf}}{n} \frac{W}{L} (V_{GF} - V_{thf}) \quad (39)$$

onde n é o fator de corpo, descrito na seção 2.1.2. Como resultado do menor fator de corpo, maior transcondutância é observada em transistores SOI totalmente depletados, na região de saturação, do que em dispositivos MOS convencionais e ainda maior do que em um dispositivo SOI de camada fina com a segunda interface acumulada.

Como pode ser visto através das eqs. (38) e (39), a transcondutância está diretamente relacionada à mobilidade dos portadores. A redução da temperatura aumenta a mobilidade e, conseqüentemente g_m , até 150 K. Em seguida, g_m sofre uma redução, causada pelo aumento do campo elétrico, que degrada a mobilidade dos portadores⁴⁷ através do espalhamento de superfície. Estes dois efeitos podem ser vistos através da Figura 7, que apresenta as curvas de transcondutância em função da tensão de porta, resultantes de simulações numéricas de dispositivos SOI totalmente depletados com $L=0,5 \mu m$, com $V_{DS}= 100 mV$, em diferentes temperaturas. As demais características dos dispositivos simulados são: $t_{oxf} = 15 nm$, $t_{Si} = 50 nm$, $t_{oxb} = 390 nm$ e $N_{AH} = 1,2 \times 10^{17} cm^{-3}$. Maiores detalhes a respeito das simulações numéricas realizadas serão descritos ao longo deste trabalho.

Figura 7 – Transcondutância em função da tensão de porta, simulada para um dispositivo SOI totalmente depletado com $L=0,5 \mu\text{m}$ e $V_{DS}=100 \text{ mV}$, em diferentes temperaturas.

2.3.6 Ionização por impacto

Em transistores MOS, ao se aplicar uma tensão de dreno alta, os elétrons da região do canal podem adquirir energia suficiente, na região próxima ao dreno, para, através do impacto com a rede cristalina, gerar pares elétron-lacuna. Particularmente em dispositivos SOI totalmente depletados, os elétrons migram rapidamente para a região de dreno (maior potencial), compondo uma parcela adicional da corrente de dreno, enquanto as lacunas migram para a região de menor potencial que, neste caso, é a região de fonte. Uma vez que nestes dispositivos a junção fonte-corpo já está diretamente polarizada devido à depleção da camada de silício, as lacunas podem recombinar-se na fonte, sem aumentar sensivelmente o potencial do corpo, ao contrário do que ocorre em transistores parcialmente depletados ¹.

O aumento do nível de corrente causado pela ionização por impacto pode levar à ruptura prematura da junção ou à perda de controle da porta sobre a corrente. Devido à presença do transistor bipolar parasitário com base flutuante, em transistores SOI, estes apresentam tensão de ruptura menor em relação aos dispositivos MOS convencionais ¹¹.

Em temperaturas reduzidas, com uma menor quantidade de portadores na região de canal (devida à ionização incompleta das impurezas) e com menor vibração da rede cristalina, ocorre o aumento da mobilidade. Este aumento de mobilidade, com conseqüente aumento da energia dos portadores, favorece a geração de pares elétron-lacuna. Desta forma, a parcela de corrente proveniente da ionização por impacto aumenta consideravelmente em baixas temperaturas, causando o aumento da condutância de dreno na região de saturação e conseqüente redução da tensão Early, que são parâmetros importantes do ponto de vista analógico e serão tratados na seção 2.4.2.

Para o cálculo da corrente total, incluindo a parcela gerada por ionização por impacto pode-se utilizar as seguintes expressões ⁶⁷:

$$I_{DS,total} = I_i \cdot (M - 1) + I_{DS} \quad (40)$$

$$I_i = I_{DS} \cdot (M - 1) \quad (41)$$

sendo

$$M - 1 = \frac{\alpha_M}{\beta_M} (V_{DS} - V_{DS,SAT}) \exp\left(\frac{-\beta_M}{A(V_{DS} - V_{DS,SAT})}\right) \quad (42)$$

onde A é um parâmetro de ajuste ^{67, 68}, dependente do processo de fabricação, e $V_{DS,SAT}$ é a tensão de saturação, que será discutida posteriormente. De acordo com a ref. [69], o parâmetro β_M é praticamente independente da temperatura, enquanto o parâmetro α_M aumenta com a redução da temperatura, como pode ser visto na Figura 8, que apresenta a variação dos parâmetros α_M e β_M com a temperatura, extraídos para transistores MOS convencionais (canal n e p).

Figura 8 – Variação dos parâmetros α_M e β_M com a temperatura ⁶⁹.

2.3.7 Auto-Aquecimento

Além das alterações provocadas pela temperatura descritas anteriormente, transistores SOI sofrem de um efeito denominado Auto-Aquecimento.

Transistores SOI são termicamente isolados do substrato pela presença do óxido enterrado, que possui condutividade térmica 100 vezes inferior à do substrato de silício ⁷⁰. Como resultado, a remoção do calor gerado no dispositivo pela passagem de corrente é menor do que em transistores MOS convencionais, provocando a elevação da temperatura de funcionamento do transistor à medida que as tensões de polarização são aumentadas ^{71,72}. Em elevados níveis de potência, este efeito pode causar uma região de condutância negativa na região de saturação, devido à redução da mobilidade causada pelo aquecimento. Este fenômeno torna-se mais crítico quando os dispositivos SOI operam em baixas temperaturas ⁷³, devido à maior intensidade de corrente decorrente do aumento da mobilidade ⁷¹.

O calor gerado pode se propagar de um dispositivo para outro, e o acoplamento térmico resultante pode afetar o funcionamento de circuitos analógicos sensíveis a variações, tais como espelhos de corrente ⁷⁴.

A Figura 9 apresenta curvas da corrente de dreno em função da tensão de dreno obtidas através da simulação numérica de um transistor de canal gradual com

$L=0,5 \mu\text{m}$ e $L_{LD}/L=0,2$, em $T=150 \text{ K}$ com $V_{GT} = V_{GF} - V_{thf} = 200 \text{ mV}$ e $2,0 \text{ V}$, com e sem o modelo que considera a variação da temperatura da rede cristalina. As demais características dos dispositivos simulados são: $t_{oxf} = 15 \text{ nm}$, $t_{Si} = 50 \text{ nm}$, $t_{oxb} = 390 \text{ nm}$ e $N_{AH} = 1,2 \times 10^{17} \text{ cm}^{-3}$. Na mesma figura são apresentadas as curvas da condutância de dreno, g_D , obtidas através da diferenciação numérica das curvas de corrente.

A partir das curvas apresentadas, pode-se notar a ocorrência do auto-aquecimento para $V_{GT}=2,0 \text{ V}$, através da redução da corrente de dreno (Figura 9(A)), provocada pelo aumento da temperatura, que resulta em uma região de condutância de dreno negativa (Figura 9(B)). Além disso, pode-se verificar que o efeito de auto-aquecimento é desprezível, mesmo em baixas temperaturas, para transistores com estes parâmetros tecnológicos e baixos valores de sobre-tensão de condução⁷¹ ($V_{GT} = V_{GF} - V_{thf}$, onde V_{GF} é a tensão aplicada à porta do transistor e V_{thf} a tensão de limiar). Desta forma, negligenciaremos a ocorrência deste efeito no decorrer deste trabalho.

Figura 9 – Corrente de dreno (A) e condutância de dreno (B) em função da tensão de dreno, simuladas numericamente, com e sem o efeito de auto-aquecimento.

2.4 CARACTERÍSTICAS ANALÓGICAS

A fim de analisar as características analógicas dos transistores, consideraremos o amplificador de tensão baseado em um único transistor em

configuração de fonte comum e uma carga capacitiva, C_L , apresentado na Figura 10. Neste circuito, o transistor é polarizado por uma fonte de corrente constante (I_{bias}), responsável por fixar seu ponto de operação, permitindo que a parcela alternada, v_{gf} , da tensão V_{IN} aplicada à porta seja amplificada, compondo a parcela alternada, v_{ds} , da tensão de saída V_{OUT} .

Figura 10 – Amplificador de tensão com um único transistor MOS.

O ganho de tensão de malha aberta em baixas frequências, A_V , de um transistor MOS operando como amplificador de tensão é dado por ⁷⁵:

$$A_V = \frac{v_{ds}}{v_{gf}} = \frac{g_m}{g_D} \quad (43)$$

o qual pode ser aproximado por

$$A_V = \frac{g_m}{g_D} = \frac{g_m}{I_{DS}} |V_{EA}| \quad (44)$$

na região de saturação, onde g_D é a condutância de dreno e V_{EA} , a tensão Early. A relação g_m/I_{DS} e a tensão Early serão apresentadas a seguir.

2.4.1 Relação g_m/I_{DS}

A relação g_m/I_{DS} traduz a eficiência do transistor em converter uma dada corrente de polarização em transcondutância. Seu valor máximo ocorre quando o transistor está operando em inversão fraca e, para transistores MOS convencional e SOI, é dado por ⁷⁶:

$$\frac{g_m}{I_{DS}} = \frac{q}{nkT} \quad (45)$$

Em inversão forte, há uma redução no valor da relação g_m/I_{DS} ⁷⁷:

$$\frac{g_m}{I_{DS}} = \sqrt{\frac{2\mu_n C_{oxf} \frac{W}{L}}{nI_{DS}}} \quad (46)$$

Devido ao menor fator de corpo, n , em dispositivos SOI totalmente depletados, a relação g_m/I_{DS} é maior em dispositivos SOI MOSFET totalmente depletados que em transistores MOS convencionais. Tipicamente, o valor máximo de g_m/I_{DS} em um transistor SOI MOSFET é de 35 V^{-1} , enquanto em MOSFETs convencionais, atinge cerca de 25 V^{-1} ³⁵.

A Figura 11 apresenta as curvas da relação g_m/I_{DS} em função da corrente de dreno normalizada ($I_{DS}/(W/L)$), simuladas para transistores SOI totalmente depletados com $L=0,5 \text{ } \mu\text{m}$, operando em saturação ($V_{DS}=1,2 \text{ V}$), em diferentes temperaturas.

Figura 11 – Relação g_m/I_{DS} em função de $I_{DS}/(W/L)$, simulada para transistores SOI totalmente depletados com $L=0,5 \text{ } \mu\text{m}$, operando em saturação ($V_{DS}=1,2 \text{ V}$), em diferentes temperaturas.

A partir da eq. (45), que descreve a relação g_m/I_{DS} em inversão fraca, pode-se notar a dependência direta desta grandeza com o inverso da temperatura. Em inversão forte, a relação g_m/I_{DS} é dependente da temperatura, através da raiz quadrada da mobilidade (eq. (46)). Desta forma, pode-se notar que a redução da temperatura provoca o aumento da relação g_m/I_{DS} nos três regimes de inversão (fraca, moderada e forte). Entretanto, em inversão fraca este aumento tende a ser maior devido à dependência direta com a redução da temperatura. Nestas considerações se está admitindo que o fator de corpo seja praticamente independente da temperatura, isto é, as densidades de armadilhas de interface são desprezíveis em baixas temperaturas.

2.4.2 Tensão Early

Em um transistor MOS, quando a tensão aplicada ao dreno é maior do que a tensão de saturação, a região de depleção próxima ao dreno aumenta. Como resultado, o comprimento efetivo do canal sofre uma redução, provocando um acréscimo na corrente de dreno na saturação (I_{DSsat}). Este acréscimo se traduz em um aumento da inclinação da curva da corrente de dreno (I_{DS}) em função da tensão entre dreno e fonte (V_{DS}) na região de saturação⁵⁰. Desta forma, a equação da corrente de dreno simplificada, em saturação (eq. (4)), pode ser reescrita, para a inclusão deste efeito⁷⁸:

$$I_{DSsat} \cong \frac{W\mu_n C_{oxf}}{2Ln} (V_{GF} - V_{thf})^2 (1 + \lambda V_{DS}) \quad (47)$$

onde λ é um parâmetro dependente do processo.

Considerando que a tensão Early pode variar com a polarização V_{DS} , sua extração é realizada em função de V_{DS} , na região de saturação⁵⁰:

$$|V_{EA}| \cong \frac{I_{DSsat}}{g_{DSat}} \quad (48)$$

onde g_{DSat} é a condutância de dreno na região de saturação, dada por

$$g_{Dsat} = \frac{dI_{Dssat}}{dV_{DS}} \cong \frac{W\mu_n C_{oxf}}{2Ln} (V_{GF} - V_{thf})^2 \lambda \quad (49)$$

Uma vez que a tensão Early é basicamente a mesma em transistores SOI e MOS convencional, observa-se um maior ganho de tensão nos dispositivos SOI totalmente depletados (eq. (44)), devido ao maior valor da relação g_m/I_{DS} destes transistores, considerando dispositivos idênticos, isto é, com mesmas dimensões.

A redução da temperatura, com conseqüente aumento da mobilidade dos portadores, provoca o aumento (ou degradação) da condutância de dreno, como pode ser observado através da eq. (49). Além disso, como discutido anteriormente, em temperaturas reduzidas e com altas polarizações de dreno, o fenômeno de ionização por impacto torna-se mais pronunciado, aumentando a parcela de corrente adicional proveniente da geração de pares elétron-lacuna, causando o aumento da condutância de dreno na região de saturação (e conseqüente redução da tensão Early). Estes dois efeitos podem ser vistos na Figura 12, na qual são apresentadas as curvas da condutância de dreno em função da tensão de dreno, resultantes da derivada de curvas da corrente de dreno em função da tensão de dreno, obtidas a partir de simulações numéricas de transistores SOI totalmente depletados com $L = 0,5 \mu m$, com sobretensão de condução (V_{GT}) de 200 mV, em diferentes temperaturas.

Figura 12 – Condutância de dreno em função da tensão de dreno, simulada para transistores SOI totalmente depletados com $L = 0,5 \mu m$, com $V_{GT} = 200 mV$, em diferentes temperaturas.

2.4.3 Distorção Harmônica

Um dos qualificadores importantes da resposta analógica de um dispositivo é sua linearidade que pode ser quantificada pela distorção harmônica. Aplicando-se um sinal senoidal à porta de um transistor MOS, o que se observa no dreno deste mesmo transistor, quando polarizado com corrente constante, é a presença do sinal fundamental e de inúmeros harmônicos, devidos à natureza não-linear das curvas de corrente do transistor⁷⁹. Para aplicações analógicas, é importante que a quantidade e a amplitude destes harmônicos sejam desprezíveis em relação ao sinal original⁷⁹.

Existem diversas formas para a caracterização da linearidade de um transistor. Neste trabalho, utilizamos a chamada distorção harmônica⁸⁰, adotando como índices de mérito a distorção harmônica total (*Total Harmonic Distortion* – THD) e a distorção do harmônico de terceira ordem (*Third Order Harmonic Distortion* – HD3). Considerando o sinal de saída, a distorção resultante de cada harmônico corresponde à razão entre a amplitude deste harmônico e a amplitude da componente fundamental, enquanto a distorção harmônica total é dada pela raiz quadrada da soma dos quadrados das amplitudes das componentes de frequências múltiplas à fundamental dividida pelo quadrado da amplitude da componente fundamental⁸².

A distorção harmônica total, em geral, é a figura de mérito de maior importância, apesar de não permitir a distinção entre os harmônicos de ordem par e ímpar. Por outro lado, a distorção do harmônico de terceira ordem, que corresponde ao primeiro harmônico de ordem ímpar presente no sinal de saída, permite comparar o nível de distorção introduzido por harmônicos pares e ímpares. Embora esta componente seja desprezível em relação à THD na maior parte das aplicações, sua obtenção torna-se importante em alguns casos, como por exemplo, em circuitos balanceados que suprimem os harmônicos de ordem par⁸³.

De acordo com a ref. [81], considerando o transistor polarizado como amplificador, para baixas amplitudes de sinal senoidal aplicado à sua entrada (V_a), THD, que em saturação, é dominado pela distorção do harmônico de segunda ordem (HD2 - *Second Order Harmonic Distortion*), pode ser expresso por:

$$\text{THD} \cong \text{HD2} = \frac{1}{2} V_a \frac{\frac{dg_m}{dV_{GT}}}{2g_m} \quad (50)$$

ou ainda

$$\frac{\text{THD}}{A_v} \cong \frac{\text{HD2}}{\frac{g_m}{g_D}} = \frac{1}{2} V_a \frac{\frac{dg_m}{dV_{GT}}}{2g_m^2} g_D \quad (51)$$

Neste trabalho, as figuras de mérito para a análise da distorção serão extraídas utilizando o Método da Função Integral (*Integral Function Method* – IFM)⁸². Neste método, as características de distorção são obtidas através de curvas estáticas dos transistores, sem a necessidade da realização de medidas em corrente alternada e de aplicação de métodos baseados na série de Fourier para a obtenção de THD e HD3, os quais são muito mais complexos e sujeitos a componentes parasitas dos dispositivos e dos sistemas de medidas⁸³.

2.5 TRANSISTORES SOI DE CANAL GRADUAL

Os transistores SOI totalmente depletados apresentam reduzida tensão de ruptura de dreno, devido ao efeito de corpo flutuante. Este efeito é decorrente da presença da estrutura bipolar parasitária intrínseca ao transistor MOS, no qual a fonte é o emissor, o canal é a base e o dreno é o coletor. Elevando-se a tensão aplicada ao dreno, com conseqüente elevação do campo elétrico, as lacunas geradas próximo ao dreno são injetadas na região de fonte fortemente dopada, que é o emissor do transistor bipolar parasitário. Uma vez que a concentração de dopantes da região de fonte é muito maior do que a do canal, uma grande quantidade de elétrons é injetada nesta, resultando em uma corrente de coletor (de dreno) considerável. Desta forma, o efeito bipolar parasitário é influenciado pela quantidade de lacunas geradas pelo mecanismo de ionização por impacto junto ao dreno. Esta concentração de lacunas, por sua vez, é dependente da tensão aplicada

à porta e inversamente proporcional à concentração de dopantes na região do canal²⁴.

Diminuindo-se a concentração de dopantes em um dos lados da junção obtém-se uma redução da barreira de potencial e, conseqüentemente, do campo elétrico. Com um menor campo elétrico, uma menor quantidade de portadores é gerada por ionização por impacto, diminuindo o fator de multiplicação de corrente do transistor bipolar, responsável pela amplificação da corrente de lacunas que é injetada na fonte.

Uma alternativa utilizada para a elevação da tensão de ruptura dos transistores nMOS, convencionais e SOI, é a estrutura com o dreno fracamente dopado (*Lightly Doped Drain* – LDD)⁸⁴. Nesta estrutura, uma região com concentração reduzida de dopante tipo n entre a região de canal (tipo p) e a região de dreno (tipo n) é criada com o objetivo de diminuir a barreira de potencial da junção, minimizando a geração de portadores por impacto. Entretanto, esta estrutura apresenta, como maior inconveniente, a elevação da resistência série associada ao transistor, já elevada em transistores SOI pela redução da espessura da camada de silício^{85,86}. Com o mesmo objetivo, poder-se-ia diminuir a concentração de dopantes do lado p da junção, ou seja, da região de canal. Essa redução, entretanto, provocaria a redução da tensão de limiar do dispositivo e a elevação do ganho de corrente do transistor bipolar parasitário (β'), que são efeitos indesejáveis.

A fim de promover a redução da ionização por impacto na região próxima ao dreno, mantendo a tensão de limiar e β' em valores aceitáveis, foi proposta uma nova estrutura SOI, denominada transistor SOI MOSFET com canal gradual (*Graded-Channel* SOI MOSFET – GC SOI MOSFET)¹². Esta estrutura apresenta um perfil de dopantes assimétrico na região do canal, a qual é dividida em duas regiões, como pode ser visto na Figura 13, que apresenta o perfil de um GC SOI nMOSFET. A primeira região, junto à fonte e com comprimento L_{HD} , apresenta a concentração usual de dopantes dos transistores SOI totalmente depletados (N_{AH}) e é responsável por fixar a tensão de limiar do dispositivo. A outra região, próxima ao dreno, apresenta uma concentração reduzida de dopantes (N_{AL}), promovendo a redução da ionização por impacto. Esta região, que será doravante denominada fracamente dopada, apresenta tensão de limiar negativa e, em uma primeira aproximação, pode ser entendida como uma extensão da região de dreno para valores positivos de tensão aplicada à porta, reduzindo o comprimento de canal efetivo do dispositivo

($L_{\text{eff}} = L - L_{\text{LD}}$ onde L é o comprimento de máscara do dispositivo e L_{LD} é o comprimento da região fracamente dopada).

Figura 13 – Perfil do transistor SOI MOSFET canal n totalmente depletado com perfil de dopantes assimétrico na região de canal (GC SOI nMOSFET).

Trabalhos comparativos entre dispositivos GC SOI MOSFET e SOI MOSFET convencionais totalmente depletados ⁸⁸ mostram um significativo aumento na corrente de dreno e da transcondutância máxima nos transistores com canal gradual. Tal fato deve-se à redução do comprimento efetivo de canal, que ocorre à medida que a relação L_{LD}/L aumenta.

Além de proporcionar o aumento da corrente de dreno e da transcondutância máxima, a estrutura GC SOI proporciona uma significativa melhora na condutância de dreno e, conseqüentemente, elevação da tensão Early ⁸⁷, quando comparada a transistores SOI convencionais, além do aumento da tensão de ruptura de dreno (BV_{DS}) ⁸⁸. A melhora em g_D oferecida pela estrutura GC SOI é superior àquela obtida pela associação série de transistores com porta em curto-circuito ⁸⁹, que é uma estratégia comum para o aumento de g_D em circuitos CMOS analógicos ^{90, 91, 92}.

Estudos realizados em blocos analógicos básicos, tais como espelhos de corrente e amplificadores operacionais ^{13, 93} demonstram o enorme potencial dos dispositivos GC SOI para estas aplicações. No caso dos espelhos de corrente,

obteve-se uma melhora na precisão de espelhamento, aumento de mais de 50% na excursão de saída¹³ e resistência de saída três vezes maior do que espelhos de corrente implementados com transistores SOI convencionais com as mesmas dimensões⁹⁴. Amplificadores operacionais implementados com transistores de canal gradual apresentaram aumento de mais de 10 dB no ganho de tensão, sem degradação da margem de fase¹⁴. Outros trabalhos reportam ainda vantagens da estrutura GC SOI para aplicações em microondas⁹⁵ e rádio-frequência⁹⁶.

As primeiras investigações da operação analógica de transistores GC SOI em baixas temperaturas foram realizadas na ref. [97], na faixa de temperaturas entre 300 K e 100 K. Neste trabalho, ficou demonstrado que, para esta faixa de temperaturas, os transistores GC SOI apresentam ganho de tensão de malha aberta, A_V , 20 dB maior do que o transistor convencional. Em um mesmo ponto de polarização, foi observada uma degradação de cerca de 10 dB em A_V , quando a temperatura de transistores GC SOI foi reduzida de 300 K para 100 K⁹⁷, indicando que a degradação de V_{EA} com a temperatura é maior do que o aumento da razão g_m/I_{DS} .

2.5.1 Modelo analítico contínuo para transistores GC SOI

De acordo com a ref. [98], o transistor GC SOI pode ser interpretado como a associação série de dois transistores SOI uniformemente dopados, com as portas curto-circuitadas, cada um representando uma parte do canal – regiões fortemente (HD) e fracamente (LD) dopadas, como apresentado na Figura 14. Nesta figura, V_{DSE} corresponde à tensão entre o ‘dreno virtual’, $V_{D,HD}$, e a tensão de fonte do transistor de canal gradual.

Figura 14 – Associação série de dois transistores SOI convencionais, representando o comportamento elétrico do transistor GC SOI.

Com base nesta consideração, foi desenvolvido um modelo analítico contínuo para a simulação de transistores GC SOI, orientado para aplicações em circuitos analógicos⁹⁹. De acordo com este modelo, a corrente de dreno (I_{DS}) do transistor de canal gradual pode ser obtida considerando-o como um transistor SOI convencional, representado pela região fortemente dopada (que é responsável por fixar as características do dispositivo, como por exemplo, a tensão de limiar), cuja tensão de dreno, $V_{D,HD}$, é uma fração da tensão aplicada ao dreno do dispositivo (V_D), e depende das características das duas regiões do canal.

A expressão de corrente de dreno, incluindo os efeitos de degradação da mobilidade, modulação do comprimento de canal e velocidade de saturação do portador de carga pode ser vista na eq. (52).

$$I_{DS} = \frac{W}{L_{eff}} \frac{\mu_n}{1 + V_{DE} \frac{\mu_n}{L_{eff} v_{sat}}} \left[v_T (Q_{D,HD} - Q_{S,HD}) - \frac{Q_{D,HD}^2 - Q_{S,HD}^2}{2nC_{oxf}} \right] \quad (52)$$

onde μ_n é a mobilidade na camada de inversão, dependente do campo elétrico tanto na direção vertical como horizontal, calculada como apresentado anteriormente,

$v_T = \frac{kT}{q}$ é o potencial térmico, $L_{eff} = L - L_{LD} - \Delta L - L_{sat}$, ΔL sendo a redução do

comprimento de canal devida à difusão lateral, L_{sat} é o comprimento da região saturada, $Q_{D,HD}$ e $Q_{S,HD}$ são as densidades de carga de inversão por unidade de área no dreno e na fonte da região fortemente dopada, expressas por¹⁰⁰

$$Q_{i,HD} = C_{oxf} n v_T \left\{ 1 - \sqrt{1 + \frac{4 \left[-C_{oxf} n v_T S_{NT} \cdot \ln \left(1 + \sqrt{\frac{-Q_0 / (2C_{oxf})}{n v_T S_{NT}^2}} \times e^{K1} + e^{K2} \right) \right]^2}{(C_{oxf} n v_T)^2}} \right\} \quad (53)$$

onde o índice i é igual a D para a densidade de carga de inversão no dreno, e igual a S na fonte, S_{NT} (<1) é um parâmetro de ajuste que controla a transição entre as regiões de inversão fraca e forte, $K1 = \frac{V_{GF} - V_{thfl} - nV(y)}{2n v_T}$ e $K2 = \frac{V_{GF} - V_{thf} - nV(y)}{2n v_T S_{NT}}$,

onde $V(y)$ é a tensão no canal, igual a V_{DE} e V_S , respectivamente, em $y=L - L_{LD}$ e $y=0$, V_{thf} e V_{thfl} são as tensões de limiar equivalentes em inversão forte e fraca, V_{GF} é tensão de porta, V_{DE} é a tensão de dreno efetiva, V_S é a tensão de fonte e Q_0 é a densidade de carga de inversão para $V_{GF} = V_{thfl}^{100}$.

A tensão V_{DSE} , que corresponde à queda de tensão efetiva entre o dreno da região fortemente dopada do canal e a fonte ($V_{DE} - V_S$), pode ser calculada através das equações abaixo, propostas na ref. [99].

$$V_{DSE} = V_{DS,SAT} - V_{DS,SAT} \frac{\ln \left[1 + \exp \left(A_{TS} \left(1 - \frac{V_{D,HD}}{V_{DS,SAT}} \right) \right) \right]}{\ln [1 + \exp(A_{TS})]} \quad (54)$$

onde A_{TS} é o parâmetro que controla a transição entre as regiões de triodo e saturação, $V_{DS,SAT}$ é a tensão de saturação¹⁰⁰ e $V_{D,HD}$ é a tensão de dreno da região fortemente dopada do canal, expressa por

$$V_{D,HD} = V_{D,HD,SAT} - V_{D,HD,SAT} \frac{\ln \left[1 + \exp \left(B_{TS} \left(1 - \frac{V_{D,HD,LIN}}{V_{D,HD,SAT}} \right) \right) \right]}{\ln [1 + \exp(B_{TS})]} \quad (55)$$

onde B_{TS} é um parâmetro de ajuste que controla a transição entre as regiões de triodo e saturação e $V_{D,HD,SAT}$ e $V_{D,HD,LIN}$ são as tensões de dreno nestas duas condições de operação, que consideram o efeito da região fracamente dopada do canal. $V_{D,HD,LIN}$ é dado por

$$V_{D,HD,LIN} = \frac{-B_T + \sqrt{B_T^2 - 4A_T C_T}}{2A_T} \quad (56)$$

onde

$$A_T = -\frac{\mu_{nHD} \cdot n}{2 \cdot (L - L_{LD})} + \frac{\mu_{nLD}}{L_{LD}} \left(\frac{n}{2} - 1 \right), \quad B_T = \frac{\mu_{nHD} \cdot V_{GT,HD}}{(L - L_{LD})} + \frac{\mu_{nLD} \cdot [V_{GT,LD} + V_D(1-n)]}{L_{LD}}$$

$$\text{e } C_T = -\frac{\mu_{nLD}}{L_{LD}} \left[V_{GT,LD} \cdot V_D - \frac{nV_D^2}{2} \right];$$

e $V_{D,HD,SAT}$ é dado por

$$V_{D,HD,SAT} = V_{INTERM,SAT} + V_{D,HD0} \quad (57)$$

onde

$$V_{INTERM,SAT} = \frac{1}{n} \left(\frac{v_{sat,LD}}{v_{sat,HD}} \frac{Q_{D,LD}}{C_{oxf}} + V_{GT,HD} \right) \quad (58)$$

e

$$V_{D,HD0} = V_{D,HD,LIN} \Big|_{V_D(V_{DS,LD}=V_{DS,SAT,LD})} \quad (59)$$

$$\text{sendo } V_D(V_{DS,LD} = V_{DS,SAT,LD}) = \frac{-B_S + \sqrt{B_S^2 - 4A_S C_S}}{2A_S} \text{ com}$$

$$A_S = \frac{\mu_{nLD}}{2v_{sat,LD} v_T S_{NT}} \frac{\mu_{nHD} V_{GT,HD} L_{LD} + S_{NT} \mu_{nLD} V_{GT,LD} (L - L_{LD})}{S_{NT} v_T [\mu_{nHD} V_{GT,HD} L_{LD} + S_{NT} \mu_{nLD} V_{GT,LD} (L - L_{LD})]}$$

$$B_S = \frac{\mu_{nHD} V_{GT,HD} L_{LD} + S_{NT} \mu_{nLD} V_{GT,LD} (L - L_{LD})}{S_{NT} v_T [\mu_{nHD} V_{GT,HD} L_{LD} + S_{NT} \mu_{nLD} V_{GT,LD} (L - L_{LD})]} \text{ e}$$

$$C_S = -\log \left(\frac{-Q_0 / C_{oxf}}{nv_T S_{NT}} \right) - \frac{V_{GF} - V_{thfj,LD}}{nv_T}.$$

Nas expressões acima, V_D é a tensão de dreno aplicada à estrutura GC SOI, $V_{GT} = V_{GF} - V_{thfj}$ é a sobretensão de condução, V_{thfj} é a tensão de limiar em inversão forte (onde $j = HD$ para a região fortemente dopada e $j = LD$ para a região fracamente dopada do canal), e V_{thfix} é a tensão de limiar equivalente em inversão fraca.

Os resultados obtidos através do modelo proposto foram confrontados com dados experimentais e de simulações numéricas bidimensionais, em temperatura ambiente, apresentando uma excelente concordância, com erro inferior a 7%, validando as equações propostas⁹⁹.

2.6 SIMULAÇÃO NUMÉRICA BIDIMENSIONAL EM FUNÇÃO DA TEMPERATURA

Ao longo deste trabalho serão apresentados resultados de simulações numéricas bidimensionais, seja com o intuito de validar equações propostas ou auxiliar o entendimento de resultados obtidos experimentalmente. Para estas simulações, foi utilizado o simulador de dispositivos Atlas¹⁰¹.

Este programa permite discretizar dispositivos eletrônicos através de uma grade de pontos e, através da solução das equações de Poisson e de continuidade de corrente, entre outras, possibilita a simulação numérica do comportamento elétrico de dispositivos e pequenos circuitos. Além disso, o simulador possui uma série de modelos físicos que permitem a inclusão de efeitos decorrentes da redução da temperatura sobre as características elétricas dos semicondutores.

Neste trabalho, as simulações foram realizadas desde a temperatura ambiente, 300 K, até 90 K. Foram incluídos nas simulações, os seguintes modelos:

- BGN: considera o estreitamento da largura da faixa proibida;
- INCOMPLETE: considera a ionização incompleta das impurezas, conforme discutido na seção 2.2.2;
- IONIZ: usado para a ionização completa para silício altamente dopado;
- CONSRH: dependência do tempo de vida dos portadores com a concentração de dopantes;
- AUGER: recombinação Auger;
- KLAASSEN: considera a dependência da mobilidade inicial com a temperatura e concentração de dopantes; este modelo inclui os mecanismos de espalhamento de rede, por impurezas ionizadas e portador-portador e por impurezas neutras, discutidos anteriormente, na seção 2.3.4.
- WATT: calcula a mobilidade considerando os principais mecanismos de espalhamento na camada de inversão: espalhamento resultante da interação entre os portadores da camada de inversão e fônons do substrato e devido à rugosidade superficial, ambos dependentes do campo elétrico transversal (seção 2.3.4.(f)).
- MOD.WATT: extensão do modelo WATT para nós não-superficiais;

- FLDMOB: este modelo inclui o cálculo da mobilidade dependente do campo elétrico lateral, considerando o efeito de redução da mobilidade devido à velocidade de saturação, conforme descrito na seção 2.3.4.1.
- IMPACT.SELB: indica que a geração de portadores por ionização por impacto é incluída na solução da simulação.

Em alguns casos, parâmetros dos modelos de mobilidade foram ajustados, a fim de obter resultados mais próximos dos experimentais.

3 MODELAGEM DA CORRENTE DE DRENO DE TRANSISTORES GC SOI E SUAS DERIVADAS

Neste capítulo será apresentada a adequação do modelo analítico para a corrente de dreno de transistores GC SOI a fim de permitir a simulação de circuitos operando em baixas temperaturas. Será apresentado ainda o desenvolvimento de equações analíticas para a transcondutância e condutância de dreno destes transistores.

3.1 ADEQUAÇÃO DO MODELO ANALÍTICO CONTÍNUO PARA OPERAÇÃO EM BAIXAS TEMPERATURAS

O modelo analítico para transistores GC SOI, apresentado na seção 2.5.1, foi inicialmente proposto para a operação em temperatura ambiente. Para temperaturas abaixo de 300 K, este modelo é incapaz de reproduzir com precisão as características elétricas dos transistores GC SOI, uma vez que o potencial V_{DE} depende das mobilidades, velocidade de saturação e tensões de limiar das duas regiões do canal que, como discutido anteriormente, são parâmetros dependentes da temperatura.

Desta forma, diferentes modelos devem ser utilizados, a fim de considerar os fenômenos físicos específicos à operação em baixas temperaturas. Em particular no modelo de GC SOI, as alterações provocadas pela temperatura, estudadas previamente, foram incorporadas ao modelo analítico, utilizando os modelos discutidos no capítulo anterior ¹⁰².

O cálculo da mobilidade inicial, devido aos mecanismos de espalhamento apresentados (eq. (32)), bem como da mobilidade sob a influência do campo elétrico (eq. (33)) foram incluídos nas equações do modelo analítico. Além disso, a resistência série associada às regiões de fonte e dreno e às suas extensões, foi incluída no cálculo da corrente, bem como a dependência da velocidade de saturação com a temperatura (eq. (35)) e a ionização incompleta de portadores em todas as regiões de semicondutores (eqs. (10) e (11)). A corrente de dreno causada

por ionização por impacto, I_{ii} , também foi considerada, através do modelo proposto na ref. [67].

3.1.1 Validação do modelo através da comparação com dados experimentais

Inicialmente, o modelo analítico para transistores SOI de canal gradual adequado para a operação em baixas temperaturas foi implementado no programa Matlab ¹⁰³ e seus resultados, comparados à curvas experimentais de transistores GC SOI. Para esta comparação, foram utilizados transistores GC SOI fabricados no Laboratório de Microeletrônica da *Université catholique de Louvain* (UCL) – situada na cidade de Louvain-la-Neuve, Bélgica.

Os dispositivos foram fabricados em lâminas SOI Unibond® ¹⁰⁴ com concentração de inicial de dopantes de 10^{15} cm^{-3} , espessura de óxido enterrado de 390 nm e espessura de óxido de porta (t_{oxf}) de 30 nm, em uma camada de silício com espessura final (t_{Si}) de 80 nm. A implantação iônica para ajuste da tensão de limiar realizada resulta em uma concentração de dopantes de cerca de $1 \times 10^{17} \text{ cm}^{-3}$. Foram utilizados, nas comparações, dispositivos com largura de canal (W) de 18 μm , comprimento de canal (L) de 0,5 μm ¹⁰², e diferentes relações L_{LD}/L : 0,18; 0,28 e 0,47, que correspondem a comprimentos de canal efetivos de 0,41; 0,36 e 0,26 μm , respectivamente. Dispositivos SOI convencional fortemente e fracamente dopados, isto é, com concentrações uniformes de dopantes iguais a $1 \times 10^{17} \text{ cm}^{-3}$ e $1 \times 10^{15} \text{ cm}^{-3}$ na região de canal, respectivamente, também foram caracterizados, a fim de comparar seu desempenho ao dos transistores com canal gradual e auxiliar na extração de parâmetros.

Os dispositivos tiveram sua temperatura controlada através do equipamento *Variable Temperature Micro Probe System*, modelo K20 da MMR Technologies e as curvas de corrente foram extraídas utilizando o analisador de parâmetros de semicondutores Agilent 4156C e tempo de integração médio.

O modelo proposto foi usado para obter as curvas características de transistores GC SOI com as mesmas dimensões e parâmetros tecnológicos dos dispositivos medidos. Estimativas iniciais para os parâmetros do modelo foram obtidas como descrito na ref. [99].

Uma vez que o modelo analítico de transistores GC SOI considera-o como a associação série de dois transistores SOI convencionais, alguns dos parâmetros podem ser obtidos a partir de dispositivos convencionais com concentração de dopantes N_{AH} e N_{AL} . As tensões de limiar em inversão forte, $V_{thf,HD}$ e $V_{thf,LD}$, foram determinadas a partir do ponto máximo da segunda derivada das curvas I_{DS} em função de V_{GF} com baixa tensão aplicada ao dreno ¹⁰⁵ de transistores com canal uniformemente dopado. As tensões de limiar em inversão fraca, $V_{thfi,HD}$ e $V_{thfi,LD}$ foram extrapoladas como $V_{thfi} \cong V_{thf} - 2v_T$ ¹⁰⁶. O fator de corpo, n , foi extraído a partir do inverso da inclinação da curva I_{DS} em função de V_{GF} , medida com baixa tensão de dreno, na região de sublimiar.

Os valores para as mobilidades iniciais das duas regiões do canal do transistor GC SOI, μ_{HD} e μ_{LD} , foram calculadas utilizando as equações apresentadas na seção 2.3.4. As constantes de espalhamento, $\alpha_{S,HD}$ e $\alpha_{S,LD}$, responsáveis pela degradação da mobilidade devido ao campo elétrico podem ser encontradas a partir da curva $I_{DS}/\sqrt{g_m}$ em função da tensão aplicada à porta, na região de triodo¹. O parâmetro σ , que modela o efeito de DIBL, pode ser determinado extraindo-se a tensão de limiar com diferentes valores de V_{DS} .

Após a determinação dos parâmetros anteriores, os parâmetros A_{TS} e B_{TS} podem ser determinados empiricamente, através do ajuste da transição entre as regiões de triodo e saturação. De forma semelhante, o parâmetro S_{NT} pode ser encontrado ajustando-se a transição entre os regimes de inversão fraca e forte. A Tabela 1 apresenta os parâmetros utilizados para a comparação das curvas de transistores com $L_{LD}/L=0,28$ e $0,47$, em 300 e 100 K.

Tabela 1 – Parâmetros de modelo utilizados na comparação com curvas experimentais obtidas para transistores GC SOI com $L_{LD}/L=0,28$ e $0,47$ em 300 e 100 K.

Parâmetro	GC SOI $L_{LD}/L=0,28$		GC SOI $L_{LD}/L=0,47$		Unidade
	300 K	100 K	300 K	100 K	
$V_{thf,HD}$	0,63	0,94	0,55	0,88	V
$V_{thf,LD}$	-0,31	-0,18	-0,31	-0,18	V
μ_{HD}	805,27	2937,52	805,27	2937,52	$\text{cm}^2/\text{V.s}$
μ_{LD}	1380,32	11674,76	1380,32	11674,76	$\text{cm}^2/\text{V.s}$
α_{HD}	$5,0 \times 10^{-7}$	$6,5 \times 10^{-7}$	$6,0 \times 10^{-7}$	$7,0 \times 10^{-7}$	cm/V
α_{LD}	$5,0 \times 10^{-5}$	$5,0 \times 10^{-5}$	$5,0 \times 10^{-5}$	$5,0 \times 10^{-5}$	cm/V
S_{NT}	0,99	0,99	0,99	0,99	-
A_{TS}	0,80	0,80	0,80	0,80	-
B_{TS}	4,00	4,00	4,00	1,50	-
I_c	$1,5 \times 10^{-7}$	$1,5 \times 10^{-7}$	$1,5 \times 10^{-7}$	$1,5 \times 10^{-7}$	cm
σ	$1,0 \times 10^{-2}$	$1,0 \times 10^{-2}$	$1,3 \times 10^{-2}$	$1,3 \times 10^{-2}$	-

Foram comparadas curvas de corrente de dreno sob diversas condições de polarização, apresentando um bom ajuste entre os dados experimentais e de modelo, em toda a faixa de temperatura estudada.

A Figura 15 apresenta as curvas de I_{DS} e g_m em função V_{GF} para um dispositivo SOI convencional e diferentes transistores GC SOI polarizados com $V_{DS}=0,85$ V, operando em 100 K. A partir destas curvas, pode-se notar que o modelo analítico proposto para operação em baixas temperaturas é capaz de descrever o aumento do nível de corrente resultante da redução do comprimento de canal nos transistores GC SOI.

Na Figura 16 são apresentadas as curvas I_{DS} em função de V_{GF} para o dispositivo com $L_{LD}/L=0,28$, medidas e modeladas em temperaturas entre 100 K e 300 K. São também apresentadas as curvas da transcondutância, g_m , obtidas através da derivada numérica das curvas de corrente. Como esperado, pode-se observar o aumento do nível de corrente e da transcondutância em inversão forte

com a redução da temperatura, promovida pelo aumento da mobilidade dos portadores.

Figura 15 – Comparação entre as curvas da corrente de dreno e transcondutância em função de V_{GF} , modeladas (linhas) e medidas (símbolos), para todos os dispositivos operando em $T=100$ K.

Figura 16 – Curvas da corrente de dreno e transcondutância em função de V_{GF} , modeladas (linhas) e medidas (símbolos), em diferentes temperaturas para o dispositivo GC SOI com $L_{LD}/L=0,28$.

Curvas comparativas da corrente e da condutância de dreno em função da tensão de dreno, para diversas temperaturas são apresentadas na Figura 17. A partir das curvas de corrente, pode-se notar que o modelo de ionização por impacto

utilizado é incapaz de descrever o comportamento da corrente para temperaturas inferiores a 200 K, onde se torna mais significativo¹⁰⁷. Entretanto, este não é um limitante para a utilização do modelo, uma vez que a região onde ocorre a ionização por impacto não é de interesse para a operação de circuitos analógicos. Desconsiderando esta região, pode-se verificar uma excelente concordância entre os resultados modelados e medidos em todas as temperaturas analisadas. Tomando como referência as curvas experimentais, o erro máximo obtido na comparação entre as curvas I_{DS} em função de V_{DS} , em saturação, excetuando-se a região onde o efeito de ionização por impacto é significativo, foi inferior a 4%.

Figura 17 – Curvas I_{DS} em função de V_{DS} (A) e g_D em função de V_{DS} (B), para dispositivos GC SOI com $L_{LD}/L=0,28$ medidas (símbolos) e modeladas (linhas) em diversas temperaturas com $V_{GT}=200$ mV.

A fim de testar a validade do modelo em diferentes níveis de inversão, foram traçadas as curvas I_{DS} em função de V_{DS} de dispositivos GC SOI com $L_{LD}/L=0,47$ em 300 K (Figura 18), e 100 K (Figura 19), variando V_{GT} de 0 a 600 mV. No caso das curvas em 100 K, o efeito de ionização por impacto foi desprezado na obtenção das curvas modeladas. Nas mesmas figuras são apresentadas as curvas da condutância de dreno, obtidas através da diferenciação numérica das curvas de corrente, apresentadas em escala logarítmica. A partir destas curvas pode-se verificar a continuidade da transição entre os regimes de operação linear e de saturação, que é bastante importante para a simulação de circuitos analógicos. A comparação entre as curvas da corrente de dreno modeladas e medidas em função da tensão de dreno, em temperatura ambiente, resultou em erros máximos inferiores a 2% e, menores que 3% em 100 K.

Figura 18 – Curvas I_{DS} em função de V_{DS} (A) e g_D em função de V_{DS} (B), para dispositivos GC SOI com $L_{LD}/L=0,47$ medidas (símbolos) e modeladas (linhas) sob diversas condições de polarização de dreno, com $T=300$ K.

Figura 19 – Curvas I_{DS} em função de V_{DS} (A) e g_D em função de V_{DS} (B), para dispositivos GC SOI com $L_{LD}/L=0,47$ medidas (símbolos) e modeladas (linhas) sob diversas condições de polarização de dreno, com $T=100$ K.

A partir das curvas de g_m e g_D , obtidas experimentalmente e pela adequação do modelo analítico de corrente de transistores GC SOI para baixas temperaturas, foram obtidos os valores do ganho intrínseco, A_V , em todas as temperaturas estudadas, para o dispositivo com $L_{LD}/L=0,28$, polarizado com $V_{DS} = 0,85$ V e $V_{GT} = 200$ mV. Os resultados são apresentados na Tabela 2. A partir dos resultados, pode-se observar que o ganho deste dispositivo tende a reduzir com a redução da temperatura, indicando que o aumento da relação g_m/I_{DS} com a redução da

temperatura não é suficiente para compensar a redução da tensão Early, provocada pela degradação da condutância de dreno.

Tabela 2 – Ganho intrínseco obtido através do modelo analítico e de dados experimentais, para os dispositivos GC com $L_{LD}/L=0,28$, polarizados com $V_{GT} = 200$ mV e $V_{DS} = 0,85$ V.

Temperatura [K]		100	150	200	250	300
Ganho intrínseco [dB]	Experimental	19,66	19,37	33,59	35,36	37,37
	Modelo	19,25	19,23	33,69	35,34	37,47

3.2 INCLUSÃO DO MODELO ANALÍTICO EM UM SIMULADOR DE CIRCUITOS

Com o intuito de viabilizar simulações de células analógicas com dispositivos de canal gradual, é necessária a inclusão de seu modelo analítico em um simulador de circuitos. Assim, após a validação do modelo analítico de transistores GC SOI em baixas temperaturas, este foi incluído na biblioteca de modelos do simulador Eldo¹⁰⁸, utilizando o programa Eldo UDM (*User Definable Models*).

O simulador Eldo foi escolhido para esta implementação pois, além de ser um simulador de circuitos robusto, permite ao usuário incluir seu próprio modelo, na forma de funções descritas em linguagem C. Estas funções estão localizadas em módulos específicos dos arquivos-fonte fornecidos, onde o usuário deve definir a lista de parâmetros do novo modelo, as equações para o cálculo de corrente, bem como valores para os parâmetros e geometrias que devem ser usados no caso em que estes não forem definidos no arquivo de simulação. Após a implementação, o modelo é compilado e vinculado à biblioteca de modelos do simulador.

Foi também incluído no simulador, além do modelo transistor GC SOI, o modelo para transistores SOI totalmente depletados¹⁰⁰, tipo n e tipo p, a fim de permitir a simulação de circuitos incluindo também estes transistores.

3.2.1 Validação da implementação através da comparação com dados simulados

A fim de validar a implementação do modelo analítico contínuo da corrente de dreno de transistores GC SOI no simulador de circuitos, foram obtidas curvas características através de simulações numéricas bidimensionais, realizadas com o simulador Atlas.

Foram simulados dispositivos GC SOI com $L=0,5 \mu\text{m}$ e relações $L_{LD}/L=0,2$; $0,4$ e $0,5$, entre 100 K e 300 K . Também foi simulado um dispositivo SOI com canal uniformemente dopado, com concentração igual à da região fortemente dopada, para comparação, e um transistor SOI com canal fracamente dopado, para auxiliar na extração de parâmetros do modelo. As demais características dos dispositivos simulados são: $t_{oxf} = 15 \text{ nm}$, $t_{Si} = 50 \text{ nm}$, $t_{oxb} = 390 \text{ nm}$, $N_{AH} = 1,2 \times 10^{17} \text{ cm}^{-3}$ e $N_{AL} = 1 \times 10^{15} \text{ cm}^{-3}$. Todos os dispositivos foram simulados com regiões de LDD (*lightly doped drain*) com comprimento de $0,1 \mu\text{m}$ e concentração de dopantes de $2 \times 10^{18} \text{ cm}^{-3}$ ¹⁰⁹. O Apêndice A apresenta um exemplo de arquivo utilizado para a simulação numérica.

Os parâmetros de modelo implementado no Eldo foram extraídos como descrito na seção 3.1.1, e são apresentados na Tabela 3, para um dispositivo convencional e um GC SOI, em $T=300 \text{ K}$ e 100 K .

Tabela 3 – Parâmetros de modelo utilizados na comparação com curvas obtidas através do simulador numérico para transistores convencional e GC SOI com $L_{LD}/L=0,50$, em 300 K e 100 K.

Parâmetro	Convencional		GC SOI $L_{LD}/L=0,50$		Unidade
	300 K	100 K	300 K	100 K	
$V_{thf,HD}$	0,30	0,38	0,24	0,33	V
$V_{thf,LD}$	–	–	-0,31	-0,07	V
μ_{HD}	764,20	2702,16	764,20	2702,16	
μ_{LD}	–	–	1380,32	11674,75	
α_{HD}	$1,0 \times 10^{-7}$	$3,6 \times 10^{-6}$	$1,0 \times 10^{-7}$	$3,7 \times 10^{-6}$	cm/V
α_{LD}	–	–	$1,5 \times 10^{-7}$	$2,5 \times 10^{-7}$	cm/V
$v_{sat,HD}$	$1,0 \times 10^7$	$2,6 \times 10^7$	$1,0 \times 10^7$	$2,6 \times 10^7$	cm/s
$v_{sat,LD}$	–	–	$1,0 \times 10^7$	$2,6 \times 10^7$	cm/s
n	1,15	1,15	1,20	1,20	-
S_{NT}	0,99	0,99	0,98	0,99	-
A_{TS}	4,50	4,50	4,00	4,00	-
B_{TS}	–	–	4,00	4,00	-
I_c	$1,5 \times 10^{-6}$	$1,5 \times 10^{-6}$	$3,0 \times 10^{-6}$	$3,0 \times 10^{-6}$	cm
σ	$1,0 \times 10^{-2}$	$1,0 \times 10^{-2}$	$3,0 \times 10^{-2}$	$3,0 \times 10^{-2}$	-

A Figura 20 apresenta as curvas I_{DS} em função de V_{GF} , obtidas para os transistores SOI convencional (A) e GC SOI com relação $L_{LD}/L=0,5$ (B), com $V_{DS}=100$ mV, para diversas temperaturas. Em todas as curvas apresentadas nesta seção, os símbolos representam os resultados das simulações Atlas e as linhas representam os dados obtidos através do simulador de circuitos Eldo. No Apêndice B é apresentado um arquivo de entrada utilizado neste simulador. A Figura 21 apresenta as curvas da transcondutância, obtida através da diferenciação numérica das curvas apresentadas na Figura 20, em função de V_{GF} . No detalhe destas figuras são apresentadas as curvas da transcondutância em escala logarítmica, mostrando que o ajuste entre os resultados dos dois simuladores também é bom em inversão fraca. Além disso, pode-se notar que os resultados dos dois simuladores apresentam

excelente concordância em todas as temperaturas estudadas, com erro inferior a 8% na comparação entre as curvas da corrente de dreno.

Figura 20 – Comparação entre as curvas I_{DS} em função de V_{GF} , com $V_{DS}=100$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), de dispositivos SOI convencional (A) e GC SOI com $L_{LD}/L=0,5$ (B).

Figura 21 – Comparação entre as curvas da transcondutância em função de V_{GF} , com $V_{DS}=100$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para dispositivos SOI convencional (A) e GC SOI com $L_{LD}/L=0,5$ (B).

Também para os outros dispositivos foi obtida uma excelente concordância entre os resultados dos dois simuladores. A Figura 22 apresenta as curvas I_{DS} em função de V_{GF} e g_m em função de V_{GF} , com $V_{DS}=100$ mV, obtidas com os simuladores Eldo e Atlas, para todos os dispositivos estudados, com $T=100$ K. Em todos os casos, o erro máximo não excedeu 10%.

Figura 22 – Comparação entre as curvas I_{DS} e g_m em função de V_{GF} , com $V_{DS}=100$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para todos os dispositivos estudados, com $T=100$ K.

Foram também comparadas as curvas I_{DS} em função de V_{GF} com $V_{DS}=1,2$ V. Os resultados obtidos para o transistor GC SOI com $L_{LD}/L=0,5$, são apresentados na Figura 23. A partir destas curvas, foram obtidas as relações g_m/I_{DS} em todas as temperaturas estudadas. As curvas resultantes são apresentadas na Figura 24.

Figura 23 – Comparação entre as curvas I_{DS} em função de V_{GF} com $V_{DS}=1,2$ V, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para dispositivos GC SOI com $L_{LD}/L=0,5$ em diversas temperaturas.

Figura 24 – Comparação entre as curvas g_m/I_{DS} em função de $I_{DS}/(W/L_{eff})$, com $V_{DS}=1,2V$, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para dispositivos GC SOI com $L_{LD}/L=0,5$ em diversas temperaturas.

Como pode ser visto a partir das curvas I_{DS} em função de V_{DS} apresentadas na Figura 25, o modelo consegue descrever, com precisão o comportamento de um transistor GC SOI em diferentes temperaturas de operação, exceto na região onde a ionização por impacto se torna significativa ($V_{DS} > 2V$, nestas curvas), uma vez que este efeito não foi incluído na implementação. O mesmo comportamento pode ser visto através da Figura 26, onde são apresentadas as curvas I_{DS} em função de V_{DS} para todos os dispositivos simulados, operando em $T=100$ K. A partir destas curvas, pode-se notar o aumento da tensão de saturação à medida que o comprimento da região fracamente dopada é aumentado. Na mesma figura são apresentadas as curvas da condutância de dreno, obtidas através da diferenciação numérica das curvas de corrente. Em todos os casos, tomando como referência a corrente de dreno obtida através do simulador numérico, o erro foi inferior a 6%.

Figura 25 – Comparação entre as curvas I_{DS} em função de V_{DS} , com $V_{GT}=200$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), de dispositivos e GC SOI com $L_{LD}/L=0,4$ em diversas temperaturas.

Figura 26 – Comparação entre as curvas I_{DS} e g_D em função de V_{DS} , com $V_{GT}=200$ mV, obtidas com os simuladores Eldo (linhas) e Atlas (símbolos), para todos os dispositivos simulados, com $T=100$ K.

A partir dos resultados obtidos, pode-se concluir que o modelo analítico contínuo para transistores GC SOI operando em baixas temperaturas foi implementado com sucesso no simulador de circuitos Eldo. Nas comparações realizadas com resultados de simulações numéricas bidimensionais, o erro máximo no cálculo da corrente de dreno foi inferior a 10%. Desta forma, o simulador está apto a permitir a simulação de células analógicas com dispositivos de canal gradual operando desde a temperatura ambiente até baixas temperaturas.

SOUZA, M. de; PAVANELLO, M.A.; FLANDRE, D.; *Submicrometer Graded-Channel SOI MOSFET Modeling for Low Temperature Analog Circuit Design. Proc. of the 7th International Workshop on Low Temperature Electronics (WOLTE 7), p. 57-64, 2006.*

3.3 EQUAÇÕES ANALÍTICAS PARA TRANSCONDUTÂNCIA E CONDUTÂNCIA DE DRENO DE TRANSISTORES GC SOI

A transcondutância (g_m) e a condutância de dreno (g_D) de transistores MOS são parâmetros importantes do ponto de vista de projeto de circuitos analógicos. Desta forma, propusemos expressões explícitas contínuas para estes parâmetros, visando sua utilização como ferramenta de projeto de circuitos^{110,111}.

De acordo com a ref. [100], após a inclusão de efeitos de canal curto no modelo analítico contínuo de transistores SOI, não é possível a obtenção de expressões analíticas simples e suficientemente precisas para a transcondutância e condutância de dreno e a diferenciação numérica da curva de corrente passa a ser mais conveniente. Obtivemos, então, expressões analíticas para a transcondutância e condutância de dreno de transistores GC SOI, através de sua definição matemática, diferenciando, analiticamente, a equação de corrente do transistor (dada pela eq. (52)), em relação à V_{GF} ou V_D .

3.3.1 Transcondutância

Pode-se verificar, numericamente, que o termo $\left(1 + V_{DE} \frac{\mu_n}{L_{eff} V_{sat}}\right)^{-1}$ da equação da corrente de dreno (eq. (52)), tem pouca influência sobre a derivada do termo $\left(\frac{W}{L_{eff}} \frac{\mu_n}{1 + V_{DE} \frac{\mu_n}{L_{eff} V_{sat}}}\right)$ em relação a V_{GF} , quando a tensão de dreno é mantida constante. Desta forma, sua derivada em relação à V_{GF} pode ser desprezada. Como resultado, a transcondutância de um transistor GC pode ser obtida através da eq. (60), que é dependente das densidades de carga de inversão e de suas derivadas. Nesta equação, a densidade de carga de inversão $Q_{D,HD}$ por unidade de área, bem como sua derivada, incluem o efeito da estrutura GC sobre a tensão de dreno efetiva.

$$g_m = \frac{dI_{DS}}{dV_{GF}} = \frac{W}{L_{eff}} \frac{\mu_n}{1 + V_{DE} \frac{\mu_n}{L_{eff} v_{sat}}} \left[v_T \left(\frac{dQ_{D,HD}}{dV_{GF}} - \frac{dQ_{S,HD}}{dV_{GF}} \right) - \frac{Q_{D,HD} \frac{dQ_{D,HD}}{dV_{GF}} - Q_{S,HD} \frac{dQ_{S,HD}}{dV_{GF}}}{nC_{oxf}} \right] \quad (60)$$

$$+ \frac{\frac{d\mu_n}{dV_{GF}}}{1 + V_{DE} \frac{\mu_n}{L_{eff} v_{sat}}} \frac{W}{L_{eff}} \left[v_T (Q_{D,HD} - Q_{S,HD}) - \frac{Q_{D,HD}^2 - Q_{S,HD}^2}{2nC_{oxf}} \right]$$

onde

$$\frac{d\mu_n}{dV_{GF}} = \frac{\mu_0 \alpha_S A}{(1 + \alpha E_{eff})^2} \quad (61)$$

$$\text{com } A = \frac{dQ_{S,HD}}{dV_{GF}} \left(\frac{2\varepsilon_{Si} + t_{Si} nC_{oxf}}{4\varepsilon_{Si} t_{Si} nC_{oxf}} \right) + \frac{dQ_{D,HD}}{dV_{GF}} \left(\frac{1}{4\varepsilon_{Si}} \right).$$

A derivada da densidade de carga de inversão, por sua vez, é dada por

$$\frac{dQ_i}{dV_{GF}} = -4S_{NT}^2 \frac{\ln \left[1 + \frac{-Q_0}{nC_{oxf} v_T S_{NT}} e^{K1} + e^{K2} \right] \cdot \left(\frac{-Q_0}{nC_{oxf} v_T S_{NT}} e^{K1} \frac{dK1}{dV_{GF}} + e^{K2} \frac{dK2}{dV_{GF}} \right)}{\sqrt{1 + \frac{4}{(nC_{oxf} v_T)^2} \left[-nC_{oxf} v_T S_{NT} \ln \left(1 + \frac{-Q_0}{nC_{oxf} v_T S_{NT}} e^{K1} + e^{K2} \right) \right]^2 \left(1 + \frac{-Q_0}{nC_{oxf} v_T S_{NT}} e^{K1} + e^{K2} \right)}} \quad (62)$$

Neste caso, o termo $\frac{dQ_{S,HD}}{dV_{GF}}$ é calculado com $\frac{dK1}{dV_{GF}} = \frac{1}{2nv_T}$ e

$$\frac{dK2}{dV_{GF}} = \frac{1}{2nv_T S_{NT}}. \text{ Por outro lado, } \frac{dQ_{D,HD}}{dV_{GF}} \text{ é obtido com } \frac{dK1}{dV_{GF}} = \frac{1 - n \frac{dV_{DE}}{dV_{GF}}}{2nv_T} \text{ e}$$

$$\frac{dK2}{dV_{GF}} = \frac{1 - n \frac{dV_{DE}}{dV_{GF}}}{2nv_T S_{NT}} \text{ que dependem das derivadas da tensão de dreno efetiva}$$

($\frac{dV_{DE}}{dV_{GF}}$), que é apresentada abaixo e inclui a contribuição da saturação da

velocidade dos portadores na tensão de saturação (V_{DSAT}). Entretanto, a derivada de V_{DE} depende do termo A que, como mostrado anteriormente (eq. (61)), é função da

derivada de $Q_{D,HD}$. Visando tornar o modelo explícito, foi utilizada a aproximação

$$\frac{dV_{DE}}{dV_{GF}} \cong -\frac{dQ_{S,HD}}{dV_{GF}} \cdot \frac{1}{nC_{oxf}} \quad (60) \quad \text{para estimar o termo A. Em seguida, o termo}$$

$\frac{dV_{DE}}{dV_{GF}}$ resulta em:

$$\begin{aligned} \frac{dV_{DE}}{dV_{GF}} = & \frac{dV_{DSAT}}{dV_{GF}} - \frac{dV_{DSAT}}{dV_{GF}} \frac{1}{\ln(1+e^{ATS})} \ln \left[1 + e^{ATS \left(1 - \frac{V_{D,HD}}{V_{SAT}} \right)} \right] \\ & - V_{SAT} \times \frac{A_{TS} \cdot e^{ATS \left(1 - \frac{V_{D,HD}}{V_{SAT}} \right)} \cdot \left[\frac{dV_{D,HD}}{dV_{GF}} V_{SAT} + \frac{dV_{DSAT}}{dV_{GF}} V_{D,HD} \right]}{V_{DSAT}^2 \cdot \ln(1+e^{ATS}) \cdot \left(1 + e^{ATS \left(1 - \frac{V_{D,HD}}{V_{SAT}} \right)} \right)} \end{aligned} \quad (63)$$

onde V_{SAT} é a tensão de saturação em inversão forte¹⁰⁶, $\frac{dV_{DSAT}}{dV_{GF}} = \frac{e^{\frac{V_{SAT}-V_T}{V_T}} \times B}{V_T \times (1 + e^{\frac{V_{SAT}-V_T}{V_T}})}$

$$\begin{aligned} B = & \frac{v_{sat} L_{eff}}{\mu_0} \alpha_S A + \frac{1}{\sqrt{\left(\frac{v_{sat} L_{eff}}{\mu_n} \right)^2 + 2 \frac{v_{sat} L_{eff}}{\mu_n} \frac{(-Q_{S,HD})}{C_{oxf} n}}} \times \left(-\frac{\alpha_S A (v_{sat} L_{eff})^2 (1 + \alpha_S E_{eff})^2}{\mu_0^2} \alpha_S A \right. \\ & \left. + \frac{\alpha_S A v_{sat} L_{eff}}{\mu_0} \frac{Q_{S,HD}}{C_{oxf} n} - \frac{v_{sat} L_{eff}}{\mu_n} \frac{dQ_{S,HD}}{dV_{GF}} \frac{1}{C_{oxf} n} \right) \end{aligned}$$

Embora a tensão $V_{D,HD}$ possa ser calculada como apresentado em na ref. [99], por simplicidade, sua derivada pode ser aproximada por

$$V_{D,HD} \cong \frac{V_D}{1 + \frac{\mu_n L_{LD} (V_{GT,HD})}{\mu_{nLD} L_{eff} (V_{GT,LD})}} \quad (64)$$

onde μ_{nLD} é a mobilidade da região fracamente dopada.

Denominando $C = \mu_n L_{LD} V_{GT,HD}$ e $D = \mu_{nLD} L_{eff} V_{GT,LD}$, a diferenciação da eq. (64) com relação a V_{GF} resulta em

$$\frac{dV_{D,HD}}{dV_{GF}} \cong \frac{-V_D \left\{ D \cdot \left[L_{LD} V_{GT,HD} \frac{d\mu_n}{dV_{GF}} + L_{LD} \mu_n \right] + C \cdot \left[L_{eff} V_{GT,LD} \frac{d\mu_{nLD}}{dV_{GF}} + L_{eff} \mu_{nLD} \right] \right\}}{\left(1 + \frac{C}{D} \right)^2 \times C^2} \quad (65)$$

sendo o termo $\frac{d\mu_{nLD}}{dV_{GF}}$ calculado usando a expressão (61), substituindo μ_0 e α_S (que são dependentes da concentração de dopantes), pelos valores correspondentes à região fracamente dopada, e considerando $\frac{dQ_{S,LD}}{dV_{GF}} \cong -nC_{oxf}$ e $\frac{dQ_{D,LD}}{dV_{GF}} \cong 0$ ¹⁰⁰.

3.3.2 Condutância de dreno

De forma contrária à diferenciação de I_{DS} com relação à V_{GF} , variando-se a tensão V_D , a derivada do termo $\left(\frac{W}{L_{eff}} \frac{\mu_n}{1 + V_{DE} \frac{\mu_n}{L_{eff} V_{sat}}} \right)$ tem grande influência no valor de g_D . Desta maneira, é importante considerá-lo na diferenciação da eq. (52) com respeito a V_D .

Assim, a condutância de dreno pode ser expressa pela eq. (66) que, como no caso da equação de g_m , depende das densidades de carga de inversão, sendo $Q_{D,HD}$ calculado com $V(y)$ igual à tensão de dreno efetiva, V_{DE} .

$$g_D = \frac{dI_{DS}}{dV_D} = \frac{W}{L_{eff}} \frac{\mu_n}{1 + V_{DE} \frac{\mu_n}{L_{eff} V_{sat}}} \left[v_T \left(\frac{dQ_{D,HD}}{dV_D} - \frac{dQ_{S,HD}}{dV_D} \right) - \frac{Q_{D,HD} \frac{dQ_{D,HD}}{dV_D} - Q_{S,HD} \frac{dQ_{S,HD}}{dV_D}}{nC_{oxf}} \right] + \frac{W}{L_{eff}} \left[\frac{\frac{d\mu_n}{dV_D}}{1 + V_{DE} \frac{\mu_n}{L_{eff} V_{sat}}} \right. \\ \left. + \frac{\mu_n}{L_{eff} V_{sat}} \left(\frac{\frac{dV_{DE} \mu_n + \frac{d\mu_n}{V_D} V_{DE}}{V_D}}{\left(1 + V_{DE} \frac{\mu_n}{L_{eff} V_{sat}} \right)^2} \right) \right] \cdot \left[v_T (Q_{D,HD} - Q_{S,HD}) - \frac{Q_{D,HD}^2 - Q_{S,HD}^2}{2nC_{oxf}} \right] \quad (66)$$

A diferenciação das cargas de inversão com relação à V_D é semelhante à diferenciação com relação à V_{GF} , sendo expressa por

$$\frac{dQ_i}{dV_D} = -4S_{NT}^2 \frac{\ln \left[1 + \frac{\frac{-Q_0}{C_{oxf}}}{nv_T S_{NT}} e^{K1} + e^{K2} \right] \cdot \left(\frac{\frac{-Q_0}{C_{oxf}}}{nv_T S_{NT}} e^{K1} \frac{dK1}{dV_D} + e^{K2} \frac{dK2}{dV_D} \right)}{\sqrt{1 + \frac{4}{(nC_{oxf} v_T)} \left[-nC_{oxf} v_T S_{NT} \ln \left(1 + \frac{\frac{-Q_0}{C_{oxf}}}{nv_T S_{NT}} e^{K1} + e^{K2} \right) \right]^2 \left(1 + \frac{\frac{-Q_0}{C_{oxf}}}{nv_T S_{NT}} e^{K1} + e^{K2} \right)}} \quad (67)$$

Entretanto, neste caso, o efeito de redução da barreira induzida pelo dreno (DIBL) deve ser considerado, através do parâmetro σ (seção 2.3.3). Logo, o termo

$$\frac{dQ_{S,HD}}{dV_D} \text{ é calculado com } \frac{dK1}{dV_D} = \frac{\sigma}{2nv_T} \text{ e } \frac{dK2}{dV_D} = \frac{\sigma}{2nv_T S_{NT}}. \text{ Para o cálculo de } \frac{dQ_{D,HD}}{dV_D},$$

$$\frac{dK1}{dV_D} = \frac{1}{2nv_T} \cdot \left(\sigma - n \frac{dV_{DE}}{dV_D} \right) \text{ e } \frac{dK2}{dV_D} = \frac{1}{2nv_T S_{NT}} \cdot \left(\sigma - n \frac{dV_{DE}}{dV_D} \right).$$

Novamente, a derivada da carga de inversão no dreno é dependente da tensão de dreno efetiva, que inclui o efeito de velocidade de saturação, e pode ser obtido pela eq. (62), substituindo as derivadas em relação à V_{GF} pelas correspondentes em relação à V_D . Novamente, $V_{D,HD}$ foi simplificado através da eq. (64) resultando em

$$\frac{dV_{D,HD}}{dV_D} \cong \left(1 + \frac{\mu_n L_{LD} (V_{GT,HD})}{\mu_{nLD} L_{eff} (V_{GT,LD})} \right)^{-1} \quad (68)$$

As eqs. (60) e (66) são válidas para qualquer condição de polarização de transistores GC e resultam em expressões bastante precisas para a transcondutância e condutância de dreno de transistores GC SOI, como se demonstrará a seguir.

3.3.3 Comparação com resultados experimentais

A fim de verificar a validade das equações desenvolvidas, seus resultados foram comparados a medidas experimentais. Para esta comparação, foram utilizados os mesmos transistores caracterizados anteriormente. Foram utilizados, nas

comparações, dispositivos com comprimento de canal (L) e $0,5 \mu\text{m}$ ¹¹⁰, com diferentes relações L_{LD}/L e largura de canal de $18 \mu\text{m}$. Em todas as comparações realizadas, as curvas experimentais foram obtidas através da diferenciação numérica das curvas de corrente medidas. Utilizando as equações propostas, foram obtidas curvas da transcondutância e condutância de dreno de dispositivos com as mesmas características dos transistores caracterizados. Nas curvas apresentadas, as linhas representam os resultados obtidos através das eqs. (60) e (66) e os símbolos representam os dados experimentais.

A Figura 27 apresenta a comparação entre as curvas de transcondutância em função da sobretensão de condução de dispositivos com três relações L_{LD}/L : 0,16; 0,29 e 0,53, obtidas para $V_{DS}=0,1 \text{ V}$ (A); $0,8 \text{ V}$ (B) e $1,5 \text{ V}$ (C). Como pode ser observado nestas curvas, a transcondutância calculada usando a equação proposta apresenta boa concordância com os resultados experimentais, tanto em triodo como em saturação, com erro inferior a 11%, para todos os valores de V_{DS} utilizados.

Figura 27 – Transcondutância em função da sobretensão de condução de dispositivos com $L=0,5 \mu\text{m}$ para diferentes valores de V_{DS} .

A partir das curvas apresentadas na Figura 27(A), pode-se notar que, para altas tensões de porta, com o aumento da relação L_{LD}/L , há uma maior degradação da transcondutância. Este fenômeno está relacionado à concentração de elétrons na superfície do canal ao longo de seu comprimento para diferentes valores de tensão aplicada à porta. Como mencionado anteriormente, a região fracamente dopada do canal apresenta tensão de limiar negativa e, mesmo com tensão de porta nula, já se encontra em inversão forte. Para valores de tensão de porta inferiores à tensão de limiar, os transistores GC SOI comportam-se de forma semelhante à um transistor SOI convencional com comprimento de canal $L = L_{HD}$. À medida que a tensão V_{GF} é aumentada, a concentração de elétrons nas duas regiões do canal torna-se semelhante e o transistor tende a ter um comportamento similar ao de um transistor SOI convencional de mesmo comprimento total de canal, porém com maior nível de corrente ¹¹². Além disso, a maior degradação da mobilidade da região fracamente dopada contribui para o aumento da degradação da transcondutância.

Utilizando a eq. (66) e diferenciando numericamente as curvas experimentais da corrente de dreno em função da tensão aplicada ao dreno, foram obtidas as curvas da condutância de dreno, variando a relação L_{LD}/L para um valor fixo de V_{GT} e variando a polarização de porta para um dispositivo com $L_{LD}/L=0,28$, apresentadas na Figura 28. A partir da Figura 28(A) pode-se notar a redução de g_D proporcionada pela estrutura GC em comparação ao transistor convencional. Pode-se notar, também, que a condutância de dreno é bem descrita pela equação proposta, para diversas condições de polarização, desde a inversão fraca até a inversão forte (Figura 28(B)), exceto na região onde o efeito bipolar parasitário se torna importante e que não é de interesse para a operação de circuitos analógicos.

Figura 28 – Comparação entre as curvas experimentais (símbolos) e calculadas (linhas) da condutância de dreno em função da tensão de dreno, para diferentes dispositivos, com $V_{GT}=200$ mV (A) e para diferentes polarizações, para um transistor GC SOI com $L_{LD}/L=0,28$ (B).

A partir das curvas disponíveis, foram obtidos os valores do ganho de transistores GC SOI, com $V_{DS}=0,8$ V e 1,5 V, para $V_{GT}=200$ mV, 500 mV e 800 mV. Utilizando as equações de g_m e g_D , foram obtidas curvas do ganho em função de V_{GT} , para $V_{DS}=0,8$ V e 1,5 V. Os resultados obtidos são apresentados na Figura 29.

Através das curvas apresentadas pode-se notar o aumento do ganho, proporcionado pela presença da região fracamente dopada próxima ao dreno. Considerando o pior caso, há uma melhora de pelo menos 6,5 dB quando os dispositivos são polarizados com $V_{GT}=200$ mV e $V_{DS}=0,8$ V e de pelo menos 8,5 dB com $V_{DS}=1,5$ V e mesmo V_{GT} .

Figura 29 – Ganho de tensão de malha aberta em função de V_{GT} para dispositivos GC SOI e SOI convencional, polarizados com $V_{DS}=0,8$ e 1,5 V.

A partir dos resultados apresentados, pode-se afirmar que as equações propostas para a obtenção da transcondutância e da condutância de dreno são capazes de descrever, com boa precisão, os resultados obtidos experimentalmente, sob diversas condições de polarização.

SOUZA, M. de; PAVANELLO, M.A.; *Charge-Based continuous explicit equations for the Transconductance and Output conductance of Submicron Graded-Channel SOI MOSFET's*, Microelectronics Technology and Devices - SBMicro2006, p; 217-226, 2006.

SOUZA, M. de, PAVANELLO, M. A. Charge-Based Continuous Equations for the Transconductance and Output Conductance of Graded-Channel SOI MOSFETs. JICS - Journal of Integrated Circuits and Systems, v.2, p.104 - 110, 2007.

4 ESTUDO DE APLICAÇÕES ANALÓGICAS DE TRANSISTORES GC SOI EM BAIXAS TEMPERATURAS

4.1 FABRICAÇÃO DE CÉLULAS ANALÓGICAS SIMPLES

Foram projetados e fabricados dispositivos e blocos analógicos básicos no Laboratório de Microeletrônica da *Université catholique de Louvain* (UCL), a partir de leiautes desenvolvidos utilizando o programa IC Station¹¹³. As regras de projeto do processo SOI utilizado no Laboratório de Microeletrônica da UCL foram implementadas em um arquivo de regras compatível com o programa utilizado, permitindo a verificação e correção de eventuais erros nos leiautes projetados.

Transistores SOI totalmente depletados e GC SOI MOSFET foram fabricados na mesma lâmina de modo a promover uma análise comparativa. A posição da implantação iônica (comprimento L_{LD}) em relação ao comprimento de canal do transistor (relação L_{LD}/L) foi variada, de forma a permitir a obtenção de diferentes dispositivos GC SOI. Os comprimentos de canal dos transistores fabricados foram 2 μm , 1 μm e 0,75 μm , com largura de canal de 20 μm . Foram também fabricados espelhos de corrente em duas arquiteturas, Cascode e Wilson, além de estruturas com transistores GC SOI e SOI convencional, compostas por 10 transistores idênticos, visando o estudo de descasamento de suas características elétricas.

Na Figura 30 está apresentado o leiaute do chip fabricado.

Figura 30 - Leiaute do chip fabricado

As estruturas numeradas na Figura 30 são:

- 1** – Transistores com $L=2\ \mu\text{m}$, $W=20\ \mu\text{m}$ e $L_{LD}/L=0; 0,125; 0,25; 0,375; 0,50; 0,625; 0,75$ e 1 ;
- 2** – Transistores com $L=1\ \mu\text{m}$, $W=20\ \mu\text{m}$ e $L_{LD}/L=0; 0,25; 0,50; 0,75$ e 1 ;
- 3** – Transistores com $L=0,75\ \mu\text{m}$, $W=20\ \mu\text{m}$ e $L_{LD}/L=0; 1/3; 2/3$ e 1 ;
- 4** – Estrutura para o estudo de descasamento com 10 transistores SOI convencionais idênticos e $L=2\ \mu\text{m}$ e $W=20\ \mu\text{m}$;
- 5** – Estrutura para o estudo de descasamento com 10 transistores GC SOI idênticos e $L=2\ \mu\text{m}$, $L_{LD}/L=0,25$ e $W=20\ \mu\text{m}$;
- 6** – Estrutura para o estudo de descasamento com 10 transistores GC SOI idênticos e $L=2\ \mu\text{m}$, $L_{LD}/L=0,375$ e $W=20\ \mu\text{m}$;

7 – Estrutura para o estudo de descasamento com 10 transistores GC SOI idênticos e $L=2\mu\text{m}$, $L_{LD}/L=0,50$ e $W=20\mu\text{m}$;

8 – Estrutura para o estudo de descasamento com 10 transistores SOI convencionais idênticos, fracamente dopados, e $L=2\mu\text{m}$ e $W=20\mu\text{m}$;

9 – Espelhos de corrente com configuração Wilson, com GC SOI com $L=2\mu\text{m}$ e $W=20\mu\text{m}$, $L_{LD}/L=0; 0,25; 0,375$ e $0,50$;

10 – Espelhos de corrente com configuração Cascode, com GC SOI com $L=2\mu\text{m}$ e $W=20\mu\text{m}$, $L_{LD}/L=0; 0,25; 0,375$ e $0,50$;

Nas Figuras 31 e 32 são apresentadas, respectivamente, fotos dos espelhos de corrente e de uma das estruturas para estudo de descasamento fabricados:

Figura 31 – Fotos dos espelhos de corrente fabricados, com estruturas Cascode (A) e Wilson (B).

Figura 32 – Fotos de uma das estruturas para estudo de descasamento.

4.2 DISTORÇÃO HARMÔNICA

4.2.1 Análise da distorção harmônica em temperatura ambiente

A distorção harmônica é uma variável bastante importante no projeto de células analógicas. Assim, modelos analíticos orientados à simulação de circuitos analógicos utilizando transistores MOS devem descrever adequadamente seu comportamento não-linear, além de assegurar a continuidade das curvas de corrente e de suas derivadas em relação às tensões aplicadas aos seus terminais.

A fim de testar a capacidade do modelo analítico contínuo para transistores GC SOI em descrever suas características de linearidade, utilizamos seus resultados para avaliar a distorção harmônica, através da comparação com resultados obtidos experimentalmente¹¹⁴. Foram caracterizados e modelados, em $T=300$ K, transistores GC SOI com $W=18\text{ }\mu\text{m}$, $L=0,5\text{ }\mu\text{m}$ e diferentes relações L_{LD}/L . A distorção harmônica total (THD) e as componentes de segunda (HD2) e terceira ordem (HD3) foram adotadas como figuras de mérito nesta comparação. Estes parâmetros foram extraídos utilizando o método da função integral (*Integral Function Method – IFM*)⁸², já mencionado na seção 2.4.3.

As curvas I_{DS} em função de V_{GT} , medidas e modeladas, necessárias para a análise de distorção harmônica em saturação, obtidas com $V_{DS} = 1,5\text{ V}$ são apresentadas na Figura 33. Como esperado, o aumento da relação L_{LD}/L provoca o aumento do nível de corrente, devido à redução do comprimento efetivo de canal. Nesta figura também são apresentadas as curvas da relação g_m/I_{DS} que, como mencionado anteriormente, são de grande importância do ponto de vista de circuitos analógicos. Em todas as curvas apresentadas, as linhas representam os dados modelados e os símbolos, os resultados experimentais.

Figura 33 – Curvas I_{DS} em função de V_{GT} obtidas através de medidas (símbolos) e do modelo analítico (linhas), com $V_{DS}=1,5$ V.

Conforme discutido anteriormente, o ganho de tensão de malha aberta (A_V) de um transistor MOS é dado pela relação g_m/g_D ¹¹⁵. Através das curvas I_{DS} em função de V_{DS} , experimentais e modeladas, obtidas com $V_{GT}=200$ mV, foram extraídos os valores da condutância de dreno dos dispositivos com $V_{DS}=1,5$ V, permitindo o cálculo de A_V . Os resultados são apresentados na Tabela 4, onde pode-se notar a boa concordância do modelo com os dados experimentais. A partir dos resultados, observa-se que a estrutura GC proporciona aumento do ganho, em comparação com o dispositivo convencional. No pior caso ($L_{LD}/L=0,16$), o aumento obtido foi de cerca de 12 dB.

Tabela 4 – Ganho de malha aberta, obtido com $V_{GT}=200$ mV e $V_{DS}=1,5$ V.

L_{LD}/L	Experimental [dB]	Modelo [dB]
Convencional	24,40	-
0,16	36,22	36,03
0,29	39,67	39,69
0,53	36,88	35,60

Para a análise da distorção, os dispositivos foram considerados como amplificadores de tensão baseados em um único transistor, como ilustrado na Figura 10. A fim de poder comparar valores relativos, devido às diferenças apresentadas na Tabela 4, as figuras de distorção foram normalizadas por A_V , que foi obtido combinando-se os resultados de g_m/I_{DS} com a tensão Early (V_{EA}) extraída a partir de curvas I_{DS} em função de V_{DS} com diferentes valores de V_{GT} ($A_V = \frac{g_m}{I_{DS}} \cdot V_{EA}$). A Figura 34 apresenta os resultados experimentais do ganho e da tensão Early em função de g_m/I_{DS} . A partir destas curvas, pode-se observar que a presença da região fracamente dopada próxima ao dreno, contribui para a elevação de V_{EA} , com conseqüente aumento do ganho. Mesmo o transistor GC com $L_{LD}/L=0,53$, que sofre de efeitos de canal curto, apresenta significativa melhora nos valores de V_{EA} e A_V .

Figura 34 – Tensão Early e ganho de tensão de malha aberta em função da relação g_m/I_{DS} (valores medidos).

Com o intuito de relacionar o consumo de corrente com a linearidade, as curvas de distorção foram traçadas em função de g_m/I_{DS} . A análise de distorção foi realizada apenas em inversão forte, ou seja, para g_m/I_{DS} menor que $10V^{-1}$.

A primeira análise foi realizada fixando a amplitude do sinal de entrada (V_a) em 50 mV (100 mV de pico a pico), superposta à tensão de polarização, V_{GT} , que foi variada de 0 a 1,5 V, com $V_{DS} = 1,5$ V. A comparação entre os resultados de THD/A_V

é apresentada na Figura 35A, onde pode-se notar a excelente concordância entre os resultados modelados e medidos, com erro inferior a 5 dB. Para transistores GC SOI, THD/A_V é praticamente constante com g_m/I_{DS} ; entretanto, para valores de g_m/I_{DS} menores que 1 ou 2 V^{-1} , os dispositivos entram na região de triodo, que não é de interesse para a operação de amplificadores.

Figura 35 – Comparação entre as curvas THD/A_V (A) e $HD2/A_V$ e $HD3/A_V$ (B) obtidas a partir de dados experimentais (símbolos) e modelados (linhas), com $V_a=50\text{ mV}$.

A distorção total dos dispositivos operando em saturação é dominada pela distorção de segunda ordem ($HD2$), independente da arquitetura do canal, como pode ser visto na Figura 35(B). Nesta figura, pode-se notar, também, que $HD3/A_V$ varia cerca de 10 dB, entre os transistores GC SOI, dependendo da relação L_{LD}/L . Entretanto, todas as figuras de distorção são sempre melhores nos transistores de canal gradual do que no SOI convencional.

Em todas as figuras de mérito analisadas, os transistores GC SOI apresentam melhora no comportamento, quando comparados ao transistor convencional. THD/A_V aumenta com o aumento do comprimento efetivo de canal: THD/A_V do transistor GC com $L_{LD}/L=0,16$ é cerca de 3 a 5 dB maior que dos transistores com $L_{LD}/L=0,29$ e

0,53 para $g_m/I_{DS}=5 \text{ V}^{-1}$, como pode ser visto na Tabela 5, que apresenta os valores de THD/A_V extraídos das curvas apresentadas na Figura 35, em $g_m/I_{DS}=5 \text{ V}^{-1}$. Comparando os transistores GC ao SOI convencional de mesmo comprimento total de canal, nota-se que todos os dispositivos de canal gradual apresentam redução de THD/A_V . Mesmo a presença de um pequena região fracamente dopada ($L_{LD}/L=0,16$) proporciona a melhora do ganho e uma redução de 9 dB em THD/A_V , em comparação com o transistor convencional.

Tabela 5 – THD/A_V extraído com $g_m/I_{DS}=5\text{V}^{-1}$.

L_{LD}/L	Experimental [dB]	Modelo [dB]
Convencional	-57,09	-
0,16	-66,95	-67,72
0,29	-71,73	-72,14
0,53	-70,10	-69,46

Posteriormente, a distorção dos transistores estudados foi analisada em função da amplitude do sinal de entrada. Neste caso, THD/A_V e $\text{HD3}/A_V$ foram obtidos fixando o valor de g_m/I_{DS} (5V^{-1}), variando V_a de 10 mV a 250 mV, como apresentado na Figura 36.

Figura 36 – THD/ A_V (A) e HD3/ A_V (B) obtidos através de dados experimentais (símbolos) e do modelo analítico (linhas), variando V_a com $g_m/I_{DS} = 5 \text{ V}^{-1}$.

A partir dos resultados apresentados, pode-se notar que, para um determinado nível de distorção fixo, os transistores GC SOI permitem a utilização de amplitudes maiores para o sinal de entrada. Além disso, existe uma boa concordância entre os resultados de distorção obtidos através das curvas modeladas e medidas.

A análise dos resultados obtidos permite afirmar que os transistores GC SOI apresentam maior ganho e menor distorção, quando comparados ao transistor SOI convencional.

4.2.2 Análise da distorção harmônica em baixas temperaturas

A distorção harmônica total de transistores operando em baixas temperaturas também foi analisada e os resultados são mostrados na Figura 37, onde são apresentadas as curvas de THD/ A_V , obtidas experimentalmente, para dispositivos GC SOI e SOI convencional operando em $T=300 \text{ K}$ (A) e 100 K (B). A partir das curvas apresentadas pode-se notar que a estrutura GC SOI continua apresentando

vantagens, do ponto de vista da linearidade, quando operando em baixas temperaturas.

Figura 37 – THD/A_V em função de g_m/I_{DS} para dispositivos GC SOI e SOI convencional operando em 300 K (A) e 100 K (B), com $V_{DS}=1,1$ V e $V_a=50$ mV.

De acordo com a eq. (51), THD/A_V é função de g_D , g_m e sua derivada. Utilizando o modelo analítico de transistores GC SOI, as curvas de I_{DS} em função de V_{GF} foram ajustadas às experimentais. A partir das curvas modeladas, foram obtidas as curvas de g_m^2 , dg_m/dV_{GF} e g_D , apresentadas nas Figuras 38 e 39, todas em função de g_m/I_{DS} . A análise destas curvas permite afirmar que, para uma dada temperatura, a melhora na linearidade observada nos dispositivos com canal gradual deve-se tanto à redução de g_D , proporcionada pela presença da região fracamente

dopada próxima ao dreno do transistor, como ao aumento de g_m (e conseqüentemente, g_m^2) causado pela redução do comprimento efetivo de canal. Embora um aumento de dg_m/dV_{GF} tenha sido observado nos dispositivos GC SOI, este não é suficiente para provocar o aumento do nível de distorção em comparação com o dispositivo convencional.

Com a redução da temperatura, apesar da degradação observada em g_D em relação à temperatura ambiente, o aumento da transcondutância é responsável pela redução da distorção harmônica total.

Figura 38 – Curvas g_m^2 e dg_m/dV_{GF} em função de g_m/I_{DS} obtidas através das curvas modeladas de dispositivos SOI convencional e GC SOI com $L_{LD}/L=0,28$ com $V_{DS}=1,1$ V em $T=100$ K e 300 K.

Figura 39 – Curvas da condutância de dreno em função de g_m/I_{DS} obtidas através das curvas modeladas de dispositivos SOI convencional e GC SOI com $L_{LD}/L=0,28$, com $V_{DS} = 1,1$ V em $T=100$ K e 300 K.

4.3 ANÁLISE DE DESCASAMENTO EM TRANSISTORES GC SOI

Descasamento é o processo que causa diferentes desempenhos de dois ou mais dispositivos que possuem projetos idênticos. O casamento de transistores é extremamente importante para circuitos analógicos, uma vez que muitos destes circuitos são baseados no conceito de características semelhantes para dispositivos idênticos ¹¹⁶.

Dado o potencial do transistor GC SOI para aplicações analógicas demonstrado nas seções anteriores, faz-se necessário o estudo do descasamento de suas características elétricas.

Esta seção apresenta uma análise do descasamento de transistores GC SOI nMOSFETs em comparação com transistores SOI convencionais. Foram estudados o descasamento na corrente de dreno, tanto com transistores operando em triodo como em saturação, e na tensão de limiar. Medidas experimentais são mostradas para suportar a análise, realizada através dos resultados de simulações numéricas bidimensionais e do modelo analítico proposto, procurando identificar as componentes físicas que influenciam o descasamento dos transistores.

4.3.1 Resultados experimentais ^{117,118}

Para esta análise foram utilizadas estruturas de teste com dez transistores com largura de canal de 20 μm , comprimento de 2 μm e diferentes relações L_{LD}/L . A distância entre dois transistores consecutivos é igual a 32 μm e a distância total entre o primeiro e o último transistor é de 288 μm . As curvas experimentais foram obtidas utilizando o Sistema de Caracterização de Semicondutores Keithley 4200 e tempo de integração médio.

Em geral, o descasamento relativo na corrente de dreno ($\Delta I_{DS} / I_{DS}$) é expresso em função do descasamento na tensão de limiar ($\Delta V_{thf} / V_{thf}$) e no fator de corrente ($\Delta \beta / \beta$), como apresentado na eq. (69), que é válida em inversão forte, com baixa tensão aplicada ao dreno ¹¹⁹:

$$\frac{\Delta I_{DS}}{I_{DS}} = \frac{-\Delta V_{thf}}{V_{GF} - V_{thf}} + \frac{\Delta \beta}{\beta} \quad (69)$$

A variação da tensão de limiar tem origem no descasamento aleatório de parâmetros tais como a concentração de dopantes, espessura da camada de silício e do óxido de porta, entre outros, e é considerada a componente dominante do descasamento de corrente quando dispositivos operam em inversão fraca¹²⁰. Em tecnologias MOS modernas, as espessuras do óxido de porta e da camada de silício apresentam pequena variação, fazendo com que a variação da concentração de dopantes seja a principal fonte do descasamento na tensão de limiar¹²¹. Esta variação da concentração de dopantes refere-se tanto à concentração original da lâmina como das alterações posteriores, realizadas através da etapa de implantação iônica para ajuste da tensão de limiar.

A tensão de limiar foi extraída a partir do ponto máximo da segunda derivada da curva I_{DS} em função de V_{GF} com baixa polarização de dreno ($V_{DS}=25$ mV)¹²². As curvas da corrente de dreno foram obtidas com passo de 2 mV, a fim de aumentar a precisão na extração dos valores de tensão de limiar. O valor médio ($V_{thf,mean}$) e o desvio padrão (σV_{thf}) da tensão de limiar obtidos são apresentados na Tabela 6 para transistores SOI convencionais com canal fortemente e fracamente dopados, indicados por $L_{LD}/L=0$ e 1, respectivamente, e para diferentes transistores GC SOI.

Tabela 6 – Valor médio e desvio padrão da tensão de limiar de transistores SOI convencional e GC SOI.

Parâmetro	$V_{thf,mean}$ [mV]	σV_{thf} [mV]
$L_{LD}/L=0$		
(Convencional)	412	6
$L_{LD}/L=0,15$	389	6
$L_{LD}/L=0,35$	380	7
$L_{LD}/L=0,42$	379	8
$L_{LD}/L=0,72$	314	9
$L_{LD}/L=1,00$	-313	5

Como pode ser visto através dos resultados apresentados, a tensão de limiar média, $V_{thf,mean}$ diminui em transistores GC SOI com o aumento da relação L_{LD}/L , devido à redução do comprimento efetivo de canal. Além disso, os dispositivos com dopagem natural da lâmina ($L_{LD}/L=1$) apresentam menor variação de V_{thf} , indicando que a variação da concentração de dopantes aumenta após a implantação iônica para ajuste da tensão de limiar. Além disso, é possível notar que o aumento da relação L_{LD}/L , e conseqüente redução do comprimento efetivo de canal, provoca a piora do casamento em V_{thf} , que é traduzida pelo aumento de $\sigma_{V_{thf}}$ ¹²³.

De acordo com a ref. [124], pode-se entender a redução da tensão de limiar observada em transistores de canal curto como sendo causada pela diminuição da concentração de impurezas no canal. Desta forma, infere-se que a concentração efetiva de dopantes (CED), $N_{A,eff}$, é dependente do comprimento de canal $\left(N_{A,eff} = N_A - \frac{2\epsilon_{Si}}{q} \frac{2\phi_F}{L^2} \right)$ e o descasamento em V_{thf} devido à variação do número de dopantes na camada de depleção ($\sigma_{V_{thf,CED}}$) é dado por¹²³:

$$\sigma_{V_{thf,CED}} = \sigma_{V_{thf}} \frac{1}{\sqrt{1 - \frac{4\phi_F \epsilon_{Si}}{qN_A L^2}}} \quad (70)$$

A partir desta equação, torna-se clara a influência do comprimento de canal no descasamento provocado na tensão de limiar, conforme observado na Tabela 6.

De acordo com a ref. [121], o desvio padrão da tensão de limiar pode ser expresso por:

$$\frac{\sigma_{V_{thf}}}{V_{thf,mean}} = \frac{\sigma_{0V_{thf}}}{V_{thf,mean} \sqrt{W \times L}} \quad (71)$$

onde $\sigma_{0V_{thf}}$ é o desvio padrão da tensão de limiar normalizado em relação à área de porta¹²⁵, que está relacionado à concentração de dopantes e às espessuras das camadas de silício e do óxido de porta¹²⁶, como pode ser visto na equação abaixo.

$$\sigma_{0V_{thf}} = \frac{q \cdot t_{oxf} \cdot \sqrt{2N_A t_{Si}}}{\epsilon_0 \cdot \epsilon_{ox}} \quad (72)$$

A eq. (71) mostra que existe uma proporcionalidade entre o desvio padrão da tensão de limiar e o inverso da raiz quadrada da área de porta do transistor.

Conforme esperado, quanto maior a área do transistor, menor a variação da tensão de limiar.

A Figura 40 apresenta a relação $\sigma_{V_{thf}} / V_{thf,mean}$ em função de $1/\sqrt{W \times L_{eff}}$, para o transistor SOI convencional fortemente dopado e diversos transistores GC SOI. Nesta figura os dados experimentais são representados por símbolos, enquanto a linha tracejada apresenta o resultado da regressão linear destes pontos, passando pela origem. Este resultado concorda com dados experimentais apresentados para dispositivos MOS convencionais com diferentes dimensões e espessuras de óxido de porta ^{125, 126, 127}.

Figura 40 – $\sigma_{V_{thf}} / V_{thf,mean}$ em função da relação $1/\sqrt{W \times L_{eff}}$ para transistores de canal gradual com diversas relações L_{LD}/L .

A Tabela 7 apresenta os valores de $\sigma_{0V_{thf}}$ e $\sigma_{0V_{thf}} / V_{thf,mean}$ calculados a partir dos dados experimentais, utilizando a eq. (71), considerando o comprimento efetivo do canal, L_{eff} . Como pode ser visto, à medida que a relação L_{LD}/L aumenta (reduzindo L_{eff}), o fator $\sigma_{0V_{thf}}$ diminui. Esta redução concorda com a consideração proposta na ref. [124], a qual interpreta a ocorrência de efeito de canal curto como

uma redução da concentração efetiva de dopantes no interior do canal. De acordo com a eq. (72), a diminuição de N_A provoca a redução de $\sigma_{0V_{thf}}$.

A partir da mesma tabela, pode-se notar que a relação $\sigma_{0V_{thf}}/V_{thf,mean}$ permanece praticamente constante à medida que o comprimento da região fracamente dopada do canal é aumentado. Tal resultado indica que, apesar do menor valor médio da tensão de limiar e maior desvio padrão observados nos transistores de canal gradual, qualquer diferença entre o descasamento da corrente de dreno encontrado nos transistores GC com diferentes relações L_{LD}/L e transistores convencionais, não é causada pelo descasamento na tensão de limiar.

Tabela 7 – Valores de $\sigma_{0V_{thf}}$ e $\sigma_{0V_{thf}}/V_{thf,mean}$ calculados a partir dos dados experimentais apresentados na Figura 40.

Parâmetro	$\sigma_{0V_{thf}}$ [mV.μm]	$\sigma_{0V_{thf}}/V_{thf,mean}$ [μm]
$L_{LD}/L=0$ (Convencional)	39,21	0,0927
$L_{LD}/L=0,15$	37,32	0,0958
$L_{LD}/L=0,42$	36,68	0,0928
$L_{LD}/L=0,56$	35,24	0,0923
$L_{LD}/L=0,72$	29,12	0,0926

A fim de investigar o comportamento da variação do fator de corrente independentemente das diferenças nos valores da tensão de limiar entre os dispositivos com diferentes relações L_{LD}/L , as curvas de $\sigma_{I_{DS}}/I_{DS,mean}$ foram traçadas em função da sobretensão de condução ($V_{GT}=V_{GF} - V_{thf}$), e são apresentadas na Figura 41.

Figura 41 – Desvio padrão da corrente de dreno em função da sobretensão de condução com baixa tensão aplicada ao dreno ($V_{DS}=25$ mV) obtido experimentalmente.

A partir das curvas apresentadas, pode-se notar um aumento no desvio padrão à medida que os dispositivos se aproximam da inversão fraca (baixos valores de V_{GT}). Este aumento está relacionado ao descasamento na tensão de limiar, que é dominante neste regime de inversão¹²⁸. À medida que a tensão de porta aumenta, a relação $\sigma_{I_{DS}} / I_{DS,mean}$ tende a um valor constante, que, no caso do transistor SOI convencional com $L = 2 \mu m$, é de cerca de 1,15%. Além disso, pode-se notar que a variação da corrente de dreno aumenta com L_{LD}/L , sugerindo que o fator de corrente em transistores GC SOI é mais susceptível a variações do que em transistores SOI convencionais. As razões para este comportamento, causado pela presença de duas regiões com diferentes concentrações de dopantes, será investigada na próxima seção.

4.3.2 Análise do descasamento utilizando o modelo analítico contínuo

Com o objetivo de compreender as componentes que influenciam o descasamento em transistores com canal gradual, resultados oriundos do modelo analítico contínuo de transistores GC SOI⁹⁹ foram utilizados. Para esta análise, a eq. (52) foi reescrita como

$$I_{DS} = \beta \cdot k_Q \quad (73)$$

$$\text{onde } \beta = \frac{\mu_n}{1 + V_{DE} \frac{\mu_n}{L_{eff} v_{sat}}} C_{oxf} \frac{W}{L_{eff}} \text{ e } k_Q = \left[v_T C_{oxf} (Q_{D,HD} - Q_{S,HD}) - \frac{Q_{D,HD}^2 - Q_{S,HD}^2}{2n} \right], \text{ onde as}$$

densidades de carga de inversão, $Q_{D,HD}$ e $Q_{S,HD}$, são calculadas através da eq. (53).

Desta forma, o desvio padrão relativo na corrente de dreno, desprezando variações na tensão de limiar, pode ser expresso em função do descasamento no fator de corrente ($\Delta\beta / \beta$) e no termo dependente das cargas de inversão ($\Delta k_Q / k_Q$):

$$\frac{\Delta I_{DS}}{I_{DS}} = \frac{\Delta\beta}{\beta} + \frac{-\Delta k_Q}{k_Q} \quad (74)$$

Os parâmetros do modelo analítico foram extraídos como apresentado na ref. [99], a fim de ajustar curvas experimentais típicas de transistores convencionais e GC SOI com $W/L = 20 \mu\text{m}/2 \mu\text{m}$ e $L_{LD}/L = 0,25, 0,40$ e $0,53$. Após o ajuste das curvas da corrente de dreno dos transistores com suas dimensões de projeto, seu comprimento efetivo de canal foi variado e o desvio padrão e os termos da eq. (73) foram analisados. Foi imposta uma variação de comprimento de canal de $\pm 30 \text{ nm}$, que é próxima à variação observada experimentalmente (1,15%, ou 23 nm), caso a variação do fator de corrente (β) seja considerada como única responsável pela variação da corrente de dreno. Foi verificado que a variação da mobilidade não é o parâmetro dominante no desvio padrão de β e, por este motivo, esta foi mantida constante nesta análise, assim como a tensão de limiar e a inclinação de sublimiar. A Figura 42 apresenta os resultados obtidos para dispositivos operando em região linear, mostrando as curvas $\frac{\sigma I_{DS}}{I_{DS,mean}}$, $\frac{\sigma\beta}{\beta_{mean}}$ e $\frac{\sigma k_Q}{k_{Q,mean}}$ em função de V_{GF} com $V_{DS}=100 \text{ mV}$.

Figura 42 – Desvio padrão da corrente de dreno obtida através do modelo analítico e de seus termos β e k_Q em função da tensão aplicada à porta com $V_{DS}=100 \text{ mV}$.

Uma breve análise destas curvas indica que o descasamento na corrente de dreno, em região linear, é causada pela variação de β e não pela variação de k_Q . Vale ressaltar que a relação $\sigma I_{DS} / I_{DS,mean}$ coincide com a variação percentual imposta em L_{eff} . Uma vez que o comprimento efetivo de canal diminui com o aumento da relação L_{LD}/L , torna-se claro que, para uma variação fixa do comprimento efetivo, o descasamento será maior nos dispositivos GC SOI do que em dispositivos convencionais com o mesmo comprimento de máscara.

A Figura 43 apresenta $\sigma I_{DS} / I_{DS,mean}$ em função da corrente de dreno normalizada, obtida com $V_{DS}=1,5 \text{ V}$, com as mesmas considerações feitas anteriormente (mobilidade, tensão de limiar e inclinação de sublimiar constantes e $L_{eff} \pm 30 \text{ nm}$).

Figura 43 – Desvio padrão da corrente de dreno obtida através do modelo analítico e de seus termos β e k_Q em função da corrente de dreno normalizada, em saturação ($V_{DS}=1,5$ V).

A partir desta figura, pode-se notar que o descasamento na corrente de dreno, em saturação, permanece constante (e próxima ao descasamento em região linear) em inversão fraca e moderada. Em inversão forte, o descasamento tende a diminuir, devido à redução de $\sigma\beta / \beta_{mean}$, causada pelo aumento do desvio da tensão de saturação (e conseqüentemente de V_{DE}), que compensa parte da variação do comprimento efetivo de canal. Além disso, o aumento de $\sigma V_{DS,SAT} / V_{DS,SAT,mean}$, apresentado na Figura 44, influencia o termo k_Q na eq. (73) (através de $Q_{D,HD}$), promovendo o aumento de $\sigma k_Q / k_{Q,mean}$, que é responsável pela diferença entre $\sigma I_{DS} / I_{DS,mean}$ e $\sigma\beta / \beta_{mean}$ observada quando o dispositivo opera em inversão forte.

Figura 44 – Desvio padrão da tensão de saturação obtida através do modelo analítico em função da corrente de dreno normalizada, em saturação ($V_{DS}=1,5V$).

A variação da tensão de saturação tende a ser maior em transistores com canal gradual do que em transistores convencionais, como mostrado na Figura 44, devido à sua dependência com o comprimento efetivo de canal, em inversão forte¹⁰⁰.

4.3.3 Resultados das simulações numéricas bidimensionais

Simulações numéricas bidimensionais utilizando o simulador Atlas foram ajustadas aos dados experimentais. Os dispositivos foram simulados considerando transição abrupta entre as regiões fortemente e fracamente dopadas e as mesmas características dos dispositivos medidos. Uma vez que a análise realizada a partir do modelo analítico indicou que, em região linear, o descasamento é dominado pela variação do comprimento de canal, pode-se concluir, a partir dos resultados experimentais, que o desvio médio no comprimento de canal, em dispositivos SOI convencionais, é de aproximadamente 1,15%. Desta forma, o dispositivo SOI convencional foi simulado com suas dimensões de projeto e considerando uma variação de comprimento de canal de ± 23 nm. A comparação entre os dados experimentais (símbolos) e simulados (linhas) são apresentados na Figura 45.

Figura 45 – Comparação entre o desvio padrão da corrente de dreno medida e simulada em função da sobretensão de condução em região linear ($V_{DS}=25$ mV).

Em seguida, a mesma variação do comprimento de canal foi imposta ao comprimento de máscara do transistor GC SOI com $L_{LD}/L=0,30$. Entretanto, o resultado obtido para $\sigma_{I_{DS}} / I_{DS,mean}$ foi próximo ao valor do desvio padrão do transistor SOI convencional, indicando que existe uma componente adicional na variação de β . Esta componente adicional está relacionada ao descasamento do comprimento efetivo de canal, causado pela difusão lateral de dopantes da região fortemente dopada para a região com concentração natural da lâmina e/ou ao desalinhamento na definição de L_{LD} durante o processo. Assim, além da variação do comprimento total do canal, a posição da transição entre as duas regiões com comprimento de canal diferentes foi variada em ± 10 nm, resultando na curva apresentada na Figura 45. A mesma variação foi aplicada ao transistor GC SOI com $L_{LD}/L=0,18$, apresentando boa concordância com os resultados experimentais. Um transistor SOI convencional com $L=1\mu m$ e um GC SOI com $L=2\mu m$ e $L_{LD}/L=0,50$ também foram simulados e os resultados são apresentados no mesmo gráfico.

Vale ressaltar que, apesar da semelhança entre os comprimentos efetivos dos dispositivos SOI convencional de $1\mu m$ e o GC com $L=2\mu m$ e $L_{LD}/L=0,50$, este último apresenta maior descasamento, devido à variação adicional de β , causada pela

variação da posição da transição entre as regiões fortemente e fracamente dopadas no canal do transistor GC.

Posteriormente, a relação $\sigma_{I_{DS}} / I_{DS,mean}$ foi obtida em saturação, com $V_{DS}=1,5$ V. As curvas resultante são apresentadas na Figura 46, na qual são mostradas as curvas $\frac{\sigma_{I_{DS}}}{I_{DS,mean}}$ em função de $I_{DS}/(W/L_{eff})$. A partir dos resultados

apresentados nesta figura, pode-se notar que o casamento melhora à medida que o dispositivo se aproxima da inversão forte, concordando com os resultados obtidos a partir da análise realizada com o modelo analítico. Entretanto, ao contrário do que foi observado com o modelo, em inversão fraca e moderada, $\sigma_{I_{DS}} / I_{DS,mean}$ não tende à variação percentual imposta ao comprimento de canal. Esta diferença é causada pela influência de $\sigma V_{thf}/V_{thf,mean}$, que aumenta para altos valores de V_{DS} , devido ao efeito de DIBL, que foi desprezado na análise baseada no modelo analítico.

Figura 46 – Desvio padrão da corrente de dreno simulada em saturação ($V_{DS}=1,5$ V) em função da corrente de dreno normalizada.

4.3.4 Análise experimental do descasamento em função da temperatura

Após a análise do descasamento nas características de transistores de canal gradual operando em temperatura ambiente, a temperatura destas estruturas foi variada, entre 380 K e 200 K. Para este estudo foram caracterizados transistores SOI convencionais e GC com comprimento total de canal de 2 μm . Os transistores com canal gradual apresentam relações $L_{LD}/L=0,24$; 0,38 e 0,48, que correspondem a comprimentos efetivos de canal de 1,52 μm , 1,24 μm e 1,04 μm , respectivamente.

Na Figura 47 são apresentados os valores médios da tensão de limiar dos transistores caracterizados em função de L_{eff} , para diferentes temperaturas, extraídos a partir do pico da segunda derivada das curvas I_{DS} em função de V_{GF} , medidos com $V_{DS}=25$ mV. Os resultados apresentados nesta figura permitem observar o aumento da tensão de limiar com a redução da temperatura, bem como o fato de que os valores médios obtidos para o transistor convencional e os diversos transistores de canal gradual permanecem praticamente inalterados, indicando que a influência dos efeitos de canal curto sobre V_{thf} nestes transistores é desprezível.

Figura 47 – Valor médio da tensão de limiar em função do comprimento efetivo de canal para diferentes temperaturas.

A Figura 48 apresenta o desvio padrão da tensão de limiar em função do comprimento efetivo de canal para diferentes temperaturas. A partir dos resultados apresentados, pode-se notar que o aumento de $\sigma_{V_{thf}}$ com a redução do comprimento efetivo de canal, observado inicialmente em temperatura ambiente, ocorre também para temperaturas mais baixas. Além disso, a redução da temperatura causa a piora do casamento de V_{thf} em todas as estruturas analisadas.

Figura 48 – Desvio padrão da tensão de limiar em função do comprimento efetivo de canal medido em diferentes temperaturas.

De acordo com as eqs. (71) e (72), a variação da tensão de limiar é dependente das espessuras das camadas de óxido de porta e de silício e da concentração de dopantes no canal. Dentre estes, apenas a concentração de dopantes pode ser considerada dependente da temperatura, devido à sua ionização incompleta quando a temperatura é reduzida; neste caso, N_A deve ser substituído por N_A^- na eq. (72).

Como pode ser visto nas eqs. (10) e (11), o número de impurezas ionizadas (N_A^- ou N_D^+) depende não somente da temperatura, mas também da concentração de impurezas implantadas (N_A ou N_D). Com o objetivo de verificar a influência destes dois parâmetros na porcentagem de impurezas ionizadas, as equações apresentadas na seção 2.2 foram utilizadas para calcular a relação N_A^-/N_A em função da temperatura, considerando diferentes valores de N_A e impondo uma variação de $\pm 10\%$. De posse destas curvas, foi calculado o desvio padrão entre elas. O

resultado obtido é apresentado na Figura 49. Esta curva mostra que, para uma dada variação da concentração N_A , resultante da fabricação dos dispositivos, a redução da temperatura aumenta a variação da porcentagem de impurezas ionizadas, aumentando a variação de V_{thf} (eq. (72)). Além disso, nota-se que esta variação diminui com a redução da concentração média de dopantes.

Figura 49 – Desvio padrão da porcentagem de impurezas ionizadas em função da temperatura, calculados a partir das equações apresentadas na seção 2.2, considerando diferentes concentrações de dopantes, N_A , e impondo variação de $\pm 10\%$.

Na Figura 50 são apresentadas as curvas $\sigma_{V_{thf}} / V_{thf,mean}$ em função do comprimento de canal para as temperaturas estudadas. Pode-se notar que, ao dividir o desvio padrão pelo valor médio da tensão de limiar, as curvas tornam-se bastante próximas. Tal resultado mostra que o aumento de $V_{thf,mean}$ causado pela redução da temperatura e conseqüente elevação do potencial de Fermi é suficiente para compensar a piora no casamento de V_{thf} .

Figura 50 – $\sigma_{V_{thf}} / V_{thf,mean}$ em função do comprimento efetivo de canal, medido para diferentes temperaturas.

A Figura 51 apresenta a variação da corrente de dreno em função da corrente de dreno média normalizada, para transistores SOI convencionais e GC SOI com comprimento efetivo de canal médio de $1,52 \mu m$ ($L_{LD}/L=0,24$), medidos em saturação, com $V_{DS}=1,5 V$, em diferentes temperaturas. As curvas apresentadas permitem observar um aumento do descasamento da corrente de dreno com a redução da temperatura, além de uma degradação adicional provocada pela utilização da estrutura de canal gradual em inversão fraca.

De acordo com a ref. [129], o descasamento da corrente de dreno em inversão fraca é dominado pelo descasamento da tensão de limiar:

$$\frac{\Delta I_{DS}}{I_{DS}} = -\frac{g_m}{I_{DS}} \Delta V_{thf} \quad (75)$$

Sendo a relação g_m/I_{DS} uma característica dependente apenas da tecnologia e da temperatura, não foram observadas diferenças entre as curvas dos transistores convencionais e de canal gradual. Assim, o aumento do descasamento da corrente de dreno com a redução da temperatura e utilização da estrutura GC, em inversão fraca, depende exclusivamente do descasamento em V_{thf} , apresentando o mesmo comportamento deste parâmetro. À medida que o nível de inversão dos dispositivos

aumenta, verifica-se a melhora da relação $\sigma_{I_{DS}}/I_{DS,mean}$ em todas as temperaturas, como observado anteriormente em temperatura ambiente.

Figura 51 – Variação da corrente de dreno em função da corrente de dreno normalizada, medida para transistores SOI convencional e GC SOI com $L_{LD}/L=0,24$ em saturação ($V_{DS}=1,5$ V).

SOUZA, M. de ; FLANDRE, D.; PAVANELLO, M. A. Analysis of Matching in Graded-Channel SOI MOSFETs. *Microelectronics Technology and Devices - SBMicro 2007*, v. 9. p. 323-332, 2007.

SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A. Study of Matching Properties of Graded-Channel SOI MOSFETs. *JICS. Journal of Integrated Circuits and Systems*, v. 3, p. 69-75, 2008.

4.4 UTILIZAÇÃO DE TRANSISTORES GC SOI COMO AMPLIFICADOR DRENO COMUM

Em várias aplicações analógicas, tais como no caso de células APS (*active pixel sensor*) em sensores de imagens implementados em tecnologia CMOS^{130,131}, um estágio é necessário para o casamento de impedâncias entre entrada e saída. Idealmente, este conversor de impedâncias deve ter ganho unitário, impedância de entrada infinita e impedância de saída nula^{121,132}. A implementação clássica de um estágio de ganho unitário é o amplificador dreno comum, mais comumente denominado seguidor de fonte¹³². Este consiste em um transistor em configuração de dreno comum, com entrada na porta e saída no terminal de fonte, polarizado por uma fonte de corrente constante, como apresentado na Figura 52. Em tecnologia CMOS convencional, o substrato pode ser aterrado ou conectado à fonte, enquanto em FD SOI CMOS, o terminal de substrato deve ser aterrado.

Figura 52 – Transistor configurado como amplificador dreno comum ou seguidor de fonte.

Apesar de sua simplicidade, o seguidor de fonte apresenta bom desempenho, com alta impedância de entrada, uma vez que o sinal de entrada é aplicado à porta do transistor MOS, e baixa impedância de saída^{121, 132}. Entretanto, sofre de efeitos tais como efeito de corpo, responsável pela alteração da tensão de limiar, e modulação do comprimento de canal, degradando a condutância de dreno. Estes

efeitos são responsáveis pela distorção harmônica das características de saída do seguidor de fonte e fazem com que seu ganho seja menor do que a unidade.

4.4.1 Análise experimental em temperatura ambiente ^{133, 134}

4.4.1.1 Ganho de tensão

Transistores GC SOI e SOI convencional foram medidos na configuração de amplificador dreno comum, como apresentado na Figura 52. As curvas características do seguidor de fonte foram obtidas com tensão de alimentação, V_{DD} , de 2,5 V, e as curvas V_{OUT} em função de V_{IN} foram obtidas variando a tensão de entrada, V_{IN} , que coincide com a tensão de porta do transistor, e medindo a tensão de saída, V_{OUT} , no terminal de fonte. Com o intuito de avaliar a influência do nível de inversão sobre o desempenho do seguidor de fonte, foram realizadas medidas com diferentes correntes de polarização (I_{bias}) aplicadas à fonte. Além disso, foram realizadas medidas com a mesma corrente de polarização normalizada, $I_n = I_{bias}/(W/L_{eff})$, para todos os transistores.

Na Figura 53 são apresentadas as curvas V_{OUT} em função de V_{IN} obtidas em inversão fraca e forte, com corrente de polarização normalizada de 0,1 nA (A) e 4,0 μ A (B), respectivamente. O nível de inversão, ou coeficiente i_C , foi definido através da relação $i_C = I_{DS}/I_S$, sendo I_S a corrente de normalização, dada por $I_S = \mu_n C_{oxf} (v_T^2/2) (W/L_{eff})$ ¹³⁵; sendo a mobilidade μ_n estimada através do modelo analítico apresentado anteriormente. Para valores de i_C menores ou iguais a 1, o dispositivo opera em inversão fraca; para valores iguais ou maiores que 100, o dispositivo opera em inversão forte, enquanto valores intermediários de i_C caracterizam a operação em inversão moderada. Para as correntes de polarização escolhidas, os valores de i_C são da ordem de $4,5 \times 10^{-3}$ e 180, assegurando a operação em inversão fraca e forte, respectivamente.

O ganho de tensão do seguidor de fonte, A_V , foi obtido através da derivada numérica de V_{OUT} com relação a V_{IN} ($A_V = \frac{\delta V_{OUT}}{\delta V_{IN}}$) e também é apresentado na Figura 53.

Figura 53 – Curvas V_{OUT} e A_V em função de V_{IN} de seguidores de fonte implementados com transistores SOI convencional e de canal gradual, medidas em inversão fraca (A) e forte (B).

A partir dos resultados apresentados, pode-se notar que, apesar da proximidade entre as curvas V_{OUT} em função de V_{IN} dos seguidores de fonte implementados com transistores convencional e de canal gradual, que pode ser explicada pela semelhança entre as tensões de limiar destes transistores e

densidade de corrente, a utilização de transistores GC permite a obtenção de seguidores de fonte com ganho mais próximo à unidade do que o transistor convencional, independentemente da relação L_{LD}/L .

Com o objetivo de relacionar esta melhora do ganho aos parâmetros de pequenos sinais dos transistores, a análise de pequenos sinais foi realizada, e o modelo equivalente é apresentado na Figura 54. Neste modelo, g_{ms} é a transcondutância de fonte ($g_{ms} = -\frac{dI_{DS}}{dV_S}$) e R é a resistência interna da fonte de corrente utilizada para a polarização do circuito.

Figura 54 – Modelo equivalente de pequenos sinais para o seguidor de fonte.

A partir do modelo de pequenos sinais apresentado, tem-se:

$$g_m V_{IN} - g_{ms} V_{OUT} = \frac{V_{OUT}}{\frac{1}{\left(\frac{1}{R} + g_D\right)}} \quad (76)$$

Sabendo que $g_{ms} = n g_m$, para dispositivos operando em saturação em todos os regimes de inversão¹³⁶, e que R é muito maior que g_D , o ganho, A_v , pode ser expresso por:

$$A_v = \frac{V_{OUT}}{V_{IN}} = \frac{g_m}{n g_m + g_D} \quad (77)$$

Através da eq. (77) pode-se notar que o limite teórico para o ganho do seguidor de fonte é igual a $1/n$ ¹³², alcançado quando o valor de g_D é desprezível

face ao valor de g_m . O fator de corpo, n , é um parâmetro dependente da tecnologia e pode-se considerar que sua variação seja a mesma em transistores convencionais e de canal gradual. A Tabela 8 apresenta os valores do fator de corpo extraídos através da inclinação de sublimiar das curvas I_{DS} em função de V_{GF} ⁵¹ dos transistores de canal gradual e convencional, obtidas com $V_{DS} = 50$ mV e 1,5 V. Pode-se notar que o fator de corpo é praticamente o mesmo para todos os dispositivos e valores de V_{DS} estudados. Desta forma, a melhora no ganho, proporcionada pela utilização do transistor com canal gradual não está relacionada à variação do fator n entre os dispositivos, mas sim à transcondutância e condutância de dreno.

Tabela 8 – Fator de corpo (n) extraído através da inclinação de sublimiar de curvas I_{DS} em função de V_{GF} experimentais, com $V_{DS} = 50$ mV and 1,5 V.

Transistor	n ($V_{DS} = 50$ mV)	n ($V_{DS} = 1,5$ V)
SOI Convencional	1,101	1,106
GC SOI – $L_{LD}/L=0,15$	1,099	1,099
GC SOI – $L_{LD}/L=0,35$	1,098	1,099
GC SOI – $L_{LD}/L=0,42$	1,104	1,106

Desta forma, a fim de analisar a influência de g_m e g_D sobre o ganho do seguidor de fonte, as figuras abaixo apresentam os valores experimentais destes parâmetros, extraídos com $V_{DD} = 2,5$ V e $V_S = 0$ V. Apesar destas condições de polarização serem um caso particular das curvas apresentadas na Figura 53, esta análise permite avaliar o comportamento do seguidor de fonte para diferentes transistores operando sob as mesmas condições de polarização.

Figura 55 – Transcondutância em função da tensão de entrada, extraída a partir de curvas I_{DS} em função de V_{GF} experimentais, medidas com $V_{DD} = 2,5$ V e $V_S = 0$ V.

Figura 56 – Condutância de saída experimental extraída para $V_{DD}=1,5$ V (símbolos abertos) e 2,5 V (símbolos fechados), com $V_S=0$ V.

Uma vez que o comprimento efetivo de canal diminui com o aumento da relação L_{LD}/L , pode-se notar que a transcondutância é maior nos transistores de canal gradual em comparação ao transistor SOI convencional. À medida que a tensão de entrada é reduzida, os dispositivos se aproximam da inversão fraca,

causando a redução da transcondutância, cujos valores tornam-se da mesma ordem de grandeza dos valores da condutância de saída, degradando o ganho.

Além disso, a presença de uma região fracamente dopada próxima ao dreno reduz a variação do potencial que alcança a região fortemente dopada do canal ($V_{D,HD}$)¹³⁷, promovendo a redução da modulação do comprimento de canal causada pela polarização de dreno. Esta redução é responsável pelos menores valores de g_D apresentados por transistores GC, mesmo apresentando menor comprimento efetivo de canal do que o transistor convencional. Pode-se também notar que a condutância de dreno do transistor de canal gradual com $L_{LD}/L=0,42$ sofre uma pequena degradação em comparação ao de $L_{LD}/L=0,15$, embora ainda apresente vantagem em relação ao transistor convencional. Tal fato pode ser atribuído à modulação do comprimento de canal da região fortemente dopada, à medida que a relação L_{LD}/L aumenta.

Assim, os maiores valores de g_m e menores valores de g_D apresentados pelos transistores de canal gradual são responsáveis pelo aumento do ganho de tensão observado (eq. (77)).

Considerando-se a configuração do seguidor de fonte, apresentada na Figura 52, pode-se notar que a redução da tensão de entrada V_{IN} , e conseqüente redução de V_{OUT} (V_S), promove o aumento da queda de tensão entre o dreno e a fonte do transistor ($V_{DS} = V_{DD} - V_{OUT}$), uma vez que a tensão V_{DD} é mantida constante. Como apresentado na Figura 56, o aumento de V_{DS} provoca a degradação de g_D , reduzindo o ganho para menores valores de V_{IN} . No caso de transistores com canal gradual, que apresentam menor condutância de dreno, menor efeito de ionização por impacto e maior tensão de ruptura¹³, g_D apresenta menores valores para uma excursão maior de V_{DS} que o transistor convencional, justificando, assim, o fato do ganho de seguidores de fonte implementados com transistores GC permanecer praticamente constante durante toda a excursão da tensão de entrada. Por outro lado, o seguidor de fonte implementado com transistor SOI convencional apresenta uma redução significativa do ganho, principalmente em inversão forte. Além disso, os maiores valores de g_m apresentados pelos transistores de canal gradual, fazem com que uma maior degradação de g_D seja necessária para causar a degradação de A_V .

A partir das curvas da corrente de dreno em função da tensão de porta e da tensão de fonte medidas para os transistores em estudo, foram extraídos os valores

de g_m e g_{ms} , respectivamente, em saturação, com o objetivo de extrair o fator $1/n$, definido como g_m/g_{ms} . Os resultados obtidos são apresentados na Figura 57, em função da tensão V_{IN} (V_{GF}). Utilizando os resultados de $1/n$ e os valores de g_m e g_D apresentados nas Figuras 55 e 56, o ganho foi calculado através da eq. (77). Os valores obtidos são apresentados na mesma figura.

A análise dos resultados apresentados permite verificar que seguidores de fonte implementados com transistores de canal gradual apresentam ganho bastante próximo do limite teórico em toda a excursão de V_{IN} estudada. No caso do transistor convencional, A_V apresenta uma degradação significativa, principalmente para menores valores de V_{IN} , para os quais chega a 11%. Vale ressaltar que estes resultados concordam com aqueles obtidos experimentalmente, apresentados na Figura 53.

Figura 57 – Fator $1/n$ obtido experimentalmente e A_V calculado, em função da tensão de entrada com $V_{DD}=1,5$ V.

4.4.1.2 Linearidade

Sabe-se que seguidores de fonte apresentam curvas V_{OUT} em função de V_{IN} não-lineares, devido à dependência não linear da tensão de limiar com a tensão V_S e

à dependência de g_D com a queda de tensão entre fonte e dreno do transistor¹³². Essas não-linearidades induzem, na tensão de saída, componentes harmônicas de frequências múltiplas às do sinal aplicado à sua entrada.

A fim de avaliar a influência da utilização da estrutura de canal gradual sobre a linearidade de seguidores de fonte, a distorção harmônica total (THD) foi extraída aplicando o método da função integral (IFM)⁸² às curvas V_{OUT} em função de V_{IN} . Nesta configuração, o método considera, como sinal de entrada, uma tensão de polarização que coincide com V_{IN} , associada a um sinal senoidal de amplitude V_a . Os resultados extraídos em inversão fraca e forte são apresentados na Figura 58, considerando $V_a=50$ mV.

Figura 58 – Distorção harmônica total (THD) em função de V_{IN} , for seguidores de fonte polarizados em inversão fraca (A) e forte (B), com $V_{DD}=2,5$ V e $V_a=50$ mV.

Em inversão fraca observa-se que THD tende a apresentar nível de distorção semelhante para todos os dispositivos, a menos do deslocamento do ponto de distorção mínima, que está relacionado ao aumento da tensão de saturação que ocorre à medida que o comprimento L_{LD} é aumentado. Este resultado indica que a utilização de transistores de canal gradual como seguidor de fonte é particularmente interessante para aplicações com baixa tensão de alimentação, uma vez que proporciona maior linearidade para menores níveis de tensão aplicados à entrada do que o transistor convencional.

A melhora na linearidade, promovida pela utilização de transistores de canal gradual, torna-se mais evidente com o aumento do nível de inversão. Os resultados obtidos indicam que, sob estas condições de polarização, em temperatura ambiente, transistores de canal gradual são capazes de melhorar em mais de 10 dB a linearidade do seguidor de fonte, em comparação com o transistor convencional.

De acordo com a ref. [138], a distorção harmônica de segunda ordem, que é dominante em transistores MOS operando em saturação, como no caso do seguidor de fonte, em inversão forte, é dada por

$$HD2 \approx THD \approx \left(\frac{g_D}{2 \cdot g_m} \right)^2 \cdot \frac{V_{ip}}{V_{GS} - V_T} \quad (78)$$

onde V_{ip} é a tensão de entrada de pico ¹³⁸.

Para dispositivos sob as mesmas condições de polarização, e considerando que transistores de canal gradual apresentam tensão de limiar semelhante à de transistores convencionais com mesmo comprimento total de canal, a redução de g_D já seria condição suficiente para justificar a redução da distorção harmônica de seguidores de fonte causada pela utilização de transistores com canal gradual (eq. (78)). Entretanto, além da redução de g_D , transistores de canal gradual apresentam maior g_m , devido à redução do comprimento efetivo de canal, contribuindo para uma melhora ainda maior na distorção harmônica total do seguidor de fonte.

Além disso, pode-se observar que seguidores de fonte implementados com transistores de canal gradual apresentam maior vantagem, do ponto de vista da linearidade, quando polarizados em inversão forte, uma vez que a melhora na sua condutância de saída, em relação a um transistor uniformemente dopado, aumenta com o nível de inversão ⁹⁹.

4.4.2 Influência da ionização por impacto no ganho de tensão de seguidores de fonte

A análise dos resultados experimentais sugere que o fato do ganho de tensão de seguidores de fonte implementados com transistores de canal gradual permanecer praticamente constante com a variação de V_{IN} pode estar relacionado à melhora da condutância de saída, proporcionada pela redução da ionização por impacto nos transistores de canal gradual. Com o intuito de verificar esta hipótese, simulações numéricas bidimensionais foram realizadas. Um arquivo de exemplo das simulações realizadas é apresentado no Apêndice C.

Seguidores de fonte foram simulados considerando transistores com as mesmas dimensões e parâmetros tecnológicos dos dispositivos caracterizados, largura de canal de $1\ \mu\text{m}$ e $L_{LD}/L = 0,2; 0,4$ e $0,5$. A concentração de dopantes utilizada foi de $5,7 \times 10^{16}\ \text{cm}^{-3}$ a fim de ajustar a tensão de limiar simulada à obtida experimentalmente. Os parâmetros dos modelos de mobilidade e ionização por impacto foram otimizados para aproximar os resultados simulados dos experimentais. Foram utilizadas as mesmas condições de polarização aplicadas aos dispositivos experimentais.

A fim de verificar a influência da ionização por impacto no ganho de tensão dos seguidores de fonte, foram realizadas simulações de transistores com $L=2\ \mu\text{m}$ e diferentes relações L_{LD}/L , com e sem o modelo que considera este efeito (SELB). A comparação entre os resultados obtidos é apresentada na Figura 59 em inversão fraca (A) e forte (B), com $I_{bias}/(W/L_{eff})=0,1\ \text{nA}$ e $4,0\ \mu\text{A}$, respectivamente, com $V_{DD}=2,5\ \text{V}$.

Figura 59 – Ganho de tensão em função da tensão de entrada simulado para seguidores de fonte com transistores convencional e de canal gradual ($L=2 \mu\text{m}$), com (linhas) e sem (símbolos) o modelo de ionização por impacto, em inversão fraca (A) e forte (B), com $V_{DD}=2,5 \text{ V}$.

Como pode ser visto nas curvas apresentadas, a inclusão do modelo de ionização por impacto nas simulações causa a redução do ganho à medida que a queda de tensão V_{DS} aumenta (redução de V_{IN}). Quando o efeito de ionização por impacto é desprezado, o ganho dos seguidores de fonte permanece praticamente constante para todos os dispositivos simulados, confirmando a hipótese levantada a partir dos dados experimentais. Ainda em concordância com os resultados experimentais, a redução do ganho causado pela ocorrência de ionização por impacto torna-se maior com o aumento do regime de inversão, devido à maior degradação da condutância de saída.

Os resultados obtidos permitem ainda observar que, mesmo na ausência de ionização por impacto, seguidores de fonte implementados com transistores de canal gradual apresentam A_v ligeiramente maior do que aquele implementado com transistor convencional, devido à maior transcondutância e menor condutância de dreno dos transistores GC SOI.

4.4.3 Influência da redução do comprimento de canal sobre o desempenho de seguidores de fonte¹³⁹

Como demonstrado nas seções anteriores, a melhora do ganho de tensão e linearidade de seguidores de fonte utilizando transistores GC em relação ao transistor convencional está relacionada à melhora na transcondutância e na condutância de dreno promovida por esta estrutura. No caso da condutância de dreno, a melhora promovida pela estrutura de canal gradual está associada à redução dos efeitos de ionização por impacto e de modulação do comprimento de canal em comparação com um transistor convencional de mesmo comprimento total de máscara.

Estes efeitos tendem a tornar-se mais significativos à medida que o comprimento de canal do transistor é reduzido. Desta forma, pode-se esperar que, para seguidores de fonte implementados com transistores de canal curto, o uso de transistores GC seja mais efetivo para a melhora de seu desempenho e que o aumento do comprimento de canal faça com que as vantagens apresentadas sejam menos significativas.

4.4.3.1 Resultados experimentais

Com o objetivo de avaliar a influência da redução do comprimento de canal no desempenho de seguidores de fonte implementados com transistores SOI convencional e GC, inicialmente foram caracterizados dispositivos com largura de canal de 20 μm , comprimento total de canal de 2 μm , 1 μm e 0,75 μm , com diferentes relações L_{LD}/L . Os transistores foram submetidos a testes experimentais na mesma configuração e condições de polarização apresentadas anteriormente,

utilizando o Sistema de Caracterização de Semicondutores Keithley 4200 para a obtenção das curvas V_{OUT} em função de V_{IN} .

A Figura 60 apresenta as curvas A_V em função de V_{IN} obtidas em inversão fraca e forte, com $I_{bias}/(W/L_{eff}) = 0,1 \text{ nA}$ e $4,0 \text{ } \mu\text{A}$, para seguidores de fonte implementados com transistores convencionais e de canal gradual com diferentes comprimentos de canal e relações L_{LD}/L . Na Figura também é indicado o comprimento efetivo de canal de cada transistor. Conforme previsto, o ganho de tensão sofre uma maior degradação com a redução de V_{IN} à medida que o comprimento de canal é reduzido, devido à degradação de g_D . Além disso, a redução de L faz com que o máximo ganho atingido (obtidos para maiores valores de V_{IN}) seja menor, tanto para transistores SOI convencionais como de canal gradual.

Figura 60 – Ganho experimental de seguidores de fonte implementados com transistores SOI convencionais e de canal gradual com diferentes comprimentos de canal, polarizados em inversão fraca (A) e forte (B), com $I_{bias}/(W/L_{eff}) = 0,1 \text{ nA}$ e $4,0 \text{ } \mu\text{A}$, respectivamente, e $V_{DD} = 2,5 \text{ V}$.

Como discutido anteriormente, o limite teórico para o ganho é dado por $1/n$. No caso de transistores de canal curto, o fator de corpo sofre um aumento, conforme visto na Tabela 9, a qual apresenta os valores do fator de corpo extraídos a partir da inclinação de sublimiar das curvas I_{DS} em função de V_{GF} ⁵¹ medidas com $V_{DS}=50$ mV e 1,5 V. Observa-se que, além do aumento de n com a redução do comprimento total de canal, responsável pela diminuição do limite teórico do ganho, para um dado L , o fator n é praticamente o mesmo para transistores de canal gradual e convencional, indicando que as diferenças verificadas nas curvas do ganho não dependem deste parâmetro.

Tabela 9 – Fator de corpo (n) extraído através da inclinação de sublimiar de curvas I_{DS} em função de V_{GF} experimentais, com $V_{DS} = 50$ mV and 1,5 V, para transistores SOI convencionais e de canal gradual para diferentes comprimentos de canal.

Comprimento de Canal [μm]	Transistor	n ($V_{DS} = 50$ mV)	n ($V_{DS} = 1,5$ V)
2,00	SOI Convencional	1,083	1,087
	GC SOI – $L_{LD}/L=0,35$	1,098	1,099
	GC SOI – $L_{LD}/L=0,50$	1,100	1,087
	GC SOI – $L_{LD}/L=0,62$	1,098	1,099
1,00	SOI Convencional	1,126	1,124
	GC SOI – $L_{LD}/L=0,53$	1,131	1,134
0,75	SOI Convencional	1,350	1,338
	GC SOI – $L_{LD}/L=0,25$	1,338	1,345

Comparando os resultados de transistores GC SOI com comprimento total de canal de 2 μm e comprimento efetivo semelhante ao comprimento de transistores convencionais ($L_{\text{eff}}= 1$ μm e 0,75 μm), observa-se que a estrutura de canal gradual permite a obtenção de seguidores de fonte com maior ganho, devido à menor condutância de dreno destes, sem degradação significativa, ao contrário do comportamento apresentado pelos transistores convencionais.

Quando transistores GC com comprimento efetivo de canal semelhante ($L_{\text{eff}} \cong 0,56$ μm) e diferentes comprimentos totais são comparados, observa-se a redução de A_V com o comprimento de máscara em toda a excursão de V_{IN} , devido ao

aumento do fator de corpo, discutido anteriormente. Apesar desta redução, o ganho ainda permanece praticamente constante com a variação de V_{IN} .

Analisando a distorção harmônica total para os diferentes comprimentos de canal em inversão fraca, o mesmo comportamento observado na Figura 58(A) foi observado, ou seja, os níveis de distorção dos transistores GC e convencionais com mesmo comprimento total de canal, permanecem próximos.

A Figura 61 apresenta a distorção harmônica total em função de V_{IN} , extraída a partir das curvas apresentadas na Figura 60(B) (inversão forte), considerando $V_a = 50$ mV. A partir das curvas apresentadas, verifica-se que, sob o ponto de vista da linearidade, a utilização de transistores GC SOI apresenta vantagens em relação ao transistor convencional, tanto para o mesmo comprimento total de canal como para o mesmo comprimento efetivo. A melhora da linearidade para seguidores de fonte com o mesmo comprimento total de canal foi discutida na seção 4.4.1.2.

No caso de seguidores de fonte com o mesmo comprimento efetivo de canal (na Figura, $L_{eff} = 1 \mu\text{m}$ e $0,75 \mu\text{m}$), embora g_m do transistor GC e convencional apresente valores semelhantes, g_D ainda é menor nos transistores de canal gradual, justificando a menor distorção. Considerando o pior nível de THD extraído, foi observada uma melhora de pelo menos 10 dB na linearidade dos seguidores de fonte quando implementados com transistores de canal gradual.

Figura 61 – Distorção harmônica total em função de V_{IN} para seguidores de fonte operando em inversão forte, polarizados com $I_{bias}/(W/L_{eff})$ e $V_{DD} = 2,5$ V, considerando $V_a = 50$ mV.

4.4.3.2 Simulações numéricas bidimensionais

Foram também realizadas simulações numéricas de seguidores de fonte implementados com transistores GC e convencional com os mesmos parâmetros e polarizações utilizados anteriormente (seção 4.4.2) com diferentes comprimentos de canal ($L=1; 2; 4$ e $10\ \mu\text{m}$).

A Figura 62 apresenta o ganho de tensão em função de V_{IN} obtido a partir da derivada numérica das curvas V_{OUT} em função de V_{IN} para seguidores de fonte implementados com transistores GC e convencionais com $L_{\text{LD}}/L=0,2$ para todos os comprimentos de canal simulados, em inversão fraca e forte. A partir destas curvas pode-se notar que, para transistores com comprimento de canal de $10\ \mu\text{m}$ até $2\ \mu\text{m}$, o ganho permanece inalterado se a estrutura de canal gradual for utilizada. No caso de dispositivos com comprimento de canal menor ($1\ \mu\text{m}$), uma redução do ganho é observada, devido ao aumento do fator de corpo. Resultados semelhantes foram obtidos para transistores GC com relações L_{LD}/L maiores. Avaliando o comportamento do ganho com a redução de V_{IN} , observa-se que, como esperado, seguidores de fonte implementados com transistores uniformemente dopados sofrem maior degradação e esta aumenta com a redução do comprimento de canal e nível de inversão. Por outro lado, transistores de canal gradual apresentam pouca ou nenhuma degradação.

Os resultados do ganho apresentados na Figura 62 permitem observar que, a fim de implementar um seguidor de fonte com transistor uniformemente dopado, que apresente ganho semelhante àquele obtido com um transistor GC SOI com $L=2\ \mu\text{m}$, seria necessário aumentar o comprimento de canal em 5 vezes.

A Figura 63 apresenta a distorção harmônica total em função de V_{IN} extraída em inversão forte, com $V_a=50\ \text{mV}$, para os mesmos transistores apresentados na Figura 62. A partir das curvas obtidas, verifica-se que o uso de transistores de canal gradual como seguidor de fonte melhora sua linearidade em comparação com transistores de canal uniformemente dopado para todos os comprimentos de canal estudados. A melhora observada na linearidade é tanto maior quanto mais longo for o canal do transistor, e atinge mais de 20 dB no caso de transistores com $L=10\ \mu\text{m}$. À medida que o comprimento de canal é reduzido, a melhora da linearidade diminui,

sugerindo que a degradação de g_D é maior do que o aumento de g_m causado pela redução do comprimento de canal.

Figura 62 – Curvas A_V em função de V_{IN} simuladas para seguidores de fonte implementados com transistores convencionais e GC SOI com $L_{LD}/L = 0,2$ e diferentes comprimentos de canal, em inversão fraca (A) e forte (B), com $I_{bias}/(W/L_{eff}) = 0,1 \text{ nA}$ e $4,0 \mu\text{A}$, com $V_{DD} = 2,5 \text{ V}$.

Considerando o pior nível de distorção obtido para cada transistor, pode-se notar que a linearidade de seguidores de fonte implementados com transistores de

canal gradual com $L=2\text{ }\mu\text{m}$ apresenta comportamento semelhante ao do transistor convencional com $L=10\text{ }\mu\text{m}$. Assim, a simples substituição do transistor convencional por um de canal gradual, permite a implementação de seguidores de fonte com dimensões reduzidas, sem perda de ganho ou linearidade.

Figura 63 – THD em função de V_{IN} extraídas das curvas V_{OUT} em função de V_{IN} simuladas em inversão forte, para transistores convencionais e de canal gradual com diferentes comprimentos de canal, considerando $V_a=50\text{ mV}$.

4.4.4 Operação em baixas temperaturas

4.4.4.1 Resultados experimentais

Com o intuito de avaliar o comportamento de seguidores de fonte em baixas temperaturas, transistores de canal gradual e uniformemente dopado tiveram sua temperatura variada de 300 K a 90 K¹⁴⁰, usando o Sistema K20 da MMR Technologies e as curvas experimentais foram obtidas utilizando ao Sistema de Caracterização de Semicondutores Keithley 4200. Foram utilizadas as mesmas correntes de dreno normalizadas aplicadas nos casos anteriormente estudados. Entretanto, neste caso, a tensão de polarização foi reduzida para 1,5 V, a fim de

minimizar a ocorrência do efeito de ionização por impacto, já agravada em baixas temperaturas.

A Figura 64 apresenta as curvas V_{OUT} em função de V_{IN} obtidas para transistores de 2 μm de comprimento de canal, polarizados como seguidores de fonte, em inversão fraca e forte, com corrente de dreno normalizada de 0,1 nA e 4 μA , medidas em 90 K e 300 K. A partir das curvas apresentadas para seguidores de fonte operando em inversão fraca, pode-se notar que, para cada temperatura, um dado V_{IN} causa valores semelhantes de V_{OUT} para todos os dispositivos, devido à semelhança entre as tensões de limiar e densidade de corrente para todos os transistores. Além disso, a redução da temperatura leva à diminuição da excursão de saída de todos os seguidores de fonte, causada pelo aumento da tensão de limiar.

Figura 64 – Curvas V_{OUT} em função de V_{IN} de seguidores de fonte implementados com transistores convencional e GC SOI com $L = 2 \mu\text{m}$, medidas em inversão fraca (A) e forte (B), em 90 K e 300 K.

Em inversão forte, as curvas V_{OUT} em função de V_{IN} apresentam valores semelhante de V_{OUT} para um determinado V_{IN} para diferentes temperaturas, indicando que os transistores estão polarizados próximo ao ponto de polarização invariante com a temperatura (*Zero Temperature Coefficient* – ZTC¹⁴¹).

A Figura 65 apresenta as curvas do ganho em função da tensão de entrada, obtidas a partir dos resultados apresentados na Figura 64. A partir das curvas apresentadas pode-se notar que, no intervalo de temperaturas estudado, em todos os níveis de inversão, transistores de canal gradual são capazes de promover maior ganho que o transistor convencional, quando operando como seguidor de fonte. No caso de seguidores de fonte implementados com transistores de canal gradual, o ganho aumenta de 0,94 para 0,98 quando a temperatura é reduzida de 300 K para 90 K, tanto em inversão fraca como forte, e é praticamente insensível à variação de V_{IN} . Entretanto, para o seguidor de fonte implementado com transistor SOI convencional, o ganho apresenta uma variação significativa a 90 K, causada pela redução da tensão de entrada, principalmente em inversão forte.

Figura 65 – Ganho em função da tensão de entrada, medidos para seguidores de fonte implementados com transistores convencional e GC SOI com $L = 2 \mu\text{m}$, medidas em inversão fraca (A) e forte (B), em 90 K e 300 K.

4.4.4.2 Simulações numéricas bidimensionais

A fim de explicar a melhora do ganho promovido pela utilização de transistores GC SOI como seguidores de fonte operando em baixas temperaturas,

foram realizadas simulações numéricas bidimensionais¹⁰¹, variando a temperatura entre 300 K e 90 K, e utilizando as mesmas condições de polarização utilizadas nas medidas experimentais (seção 4.4.4.1). Nestas simulações foram utilizados os parâmetros de modelo ajustados aos dados experimentais em temperatura ambiente, apresentados na seção 4.4.2 e comprimento de canal de 2 μm .

Na Figura 66 são apresentadas as curvas do ganho de tensão em função de V_{IN} para transistores SOI convencional e de canal gradual com $L_{\text{LD}}/L = 0,2$, configurados como seguidor de fonte operando em inversão forte, para diferentes temperaturas. Nestas curvas, pode-se verificar um aumento do ganho com a redução da temperatura, como nos resultados experimentais, embora seja menor que este, devido à não-otimização dos parâmetros do modelo de ionização por impacto dependentes da temperatura. Como visto nos resultados experimentais, seguidores de fonte implementados com transistores de canal gradual são capazes de proporcionar ganho praticamente constante durante toda a excursão de V_{IN} , em todas as temperaturas estudadas. Por outro lado, caso seja utilizado um transistor convencional, o ganho torna-se fortemente dependente da tensão de entrada, e a degradação observada é aumentada pela redução da temperatura, devido à maior ocorrência do efeito de ionização por impacto que, como apresentado anteriormente, é responsável pela redução do ganho.

Figura 66 – Ganho de tensão para transistores convencional e GC SOI com $L_{\text{LD}}/L = 0,2$, configurados como amplificador dreno comum operando em inversão forte, para diferentes temperaturas.

Com o objetivo de investigar o aumento do ganho com a redução da temperatura, da mesma forma realizada anteriormente, g_m e g_D foram extraídos a partir de curvas I_{DS} em função de V_{IN} (V_{GF}) e I_{DS} em função de V_{DS} , com $V_S=0$, e $V_{DS}=V_{IN}=1V$. Os resultados são apresentados na Tabela 10. São também apresentados os valores de $n.g_m + g_D$, denominado fator k . Para este cálculo, o fator de corpo ($n=1,09$), extraído a partir da inclinação de sublimiar de curvas I_{DS} em função de V_{GF} com $V_{DS}=50$ mV, não apresentou variação com a temperatura, uma vez que a presença de armadilhas de interface foram desconsideradas nos arquivos de simulação.

A variação dos parâmetros g_m , g_D e k em relação à temperatura ambiente também é apresentada na Tabela 10. A partir destes resultados, pode-se notar que o aumento da transcondutância causado pela redução da temperatura é maior do que o aumento de k , tanto para o transistor convencional como para o de canal gradual. Os valores calculados para o ganho de tensão apresentados na tabela mostram um aumento do ganho de tensão com a redução da temperatura. Observando a equação do ganho (eq. (77)) pode-se notar que, uma vez que este é dado pela relação entre estes dois parâmetros (g_m/k), para que A_V aumente com a redução da temperatura, é necessário que o aumento de g_m seja maior que o aumento de k . Como pode ser visto na tabela, a variação do termo k com a temperatura é menor no transistor de canal gradual do que no transistor convencional, justificando o maior aumento de A_V observado experimentalmente nestes transistores.

A menor variação do termo k pode ser atribuída ao comportamento da condutância de dreno com a variação da temperatura. Os valores apresentados mostram que, para um transistor GC SOI com V_{IN} constante, g_D diminui ligeiramente com a redução da temperatura. Tal redução deve-se ao aumento da tensão de limiar que, associado ao valor constante de V_{IN} , reduz a sobretensão de condução ($V_{GT}=V_{IN}-V_{thf}$), promovendo a redução de g_D ¹⁰². No caso do transistor convencional, ao contrário do comportamento apresentado por transistores de canal gradual, apresenta um degradação de g_D em baixas temperaturas. Esta degradação indica que a ocorrência de ionização por impacto nesta estrutura é suficiente para compensar a redução da condutância de dreno promovida pela diminuição de V_{GT} .

Tabela 10 – Valores simulados de g_m , g_D e k e sua variação com a temperatura, e ganho calculado, extraídos com $V_{IN} = V_{DS} = 1$ V para seguidores de fonte implementados com transistores convencional e GC SOI com $L_{LD}/L=0,20$.

	Convencional			GC SOI $L_{LD}/L=0,20$		
	90 K	200 K	300 K	90 K	200 K	300 K
g_m [μ S]	42,20	27,10	17,20	47,30	32,00	20,40
g_D [μ S]	0,69	0,61	0,51	0,10	0,22	0,35
$k=(n.g_m + g_D)$ [μ S]	46,60	30,00	19,30	51,60	35,10	22,70
$(g_{m,T} - g_{m,300K})/g_{m,300K}$	1,45	0,58	-	1,32	0,57	-
$(g_{D,T} - g_{D,300K})/g_{D,300K}$	0,34	0,20	-	-0,07	-0,04	-
$(k_T - k_{300K})/k_{300K}$	1,41	0,55	-	1,27	0,55	-
$A_V=g_m/k$	0,91	0,90	0,89	0,92	0,91	0,90

SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A.; *Advantages of Graded-Channel SOI nMOSFETs for Application as Source-Follower Analog Buffer. Artigo aceito para publicação no periódico Solid-State Electronics*, 2008.

SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A.; *Improved Source-Follower Buffer Implementation by Using Graded-Channel SOI nMOSFETs. EuroSOI 2008 Conference Proceedings*, v. 1, p. 35-36, 2008.

SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A. *Channel Length Influence on the Performance of Source-Follower Buffers Implemented with Graded-Channel SOI nMOSFETs. Microelectronics Technology and Devices - SBMicro2008*. v.14, p.263-272, 2008.

SOUZA, M. de, FLANDRE, D., PAVANELLO, M. A. *Low Temperature and Channel Engineering Influence on the Behavior of Analog Source-Follower Buffers Proceedings of the Eighth International Workshop on Low Temperature Electronics*. v.1, p.32 – 33, 2008.

4.5 ESPELHOS DE CORRENTE IMPLEMENTADOS COM TRANSISTORES GC SOI OPERANDO EM BAIXAS TEMPERATURAS

Espelhos de corrente são blocos bastante utilizados em circuitos analógicos, seja para a polarização de diversos ramos de um circuito, como para operar como carga ativa. A operação básica de um espelho de corrente consiste em fornecer uma corrente de saída, I_{OUT} , proporcional à corrente de entrada, I_{IN} , independente da tensão aplicada ao dreno do transistor de saída, $V_{D,OUT}$ ¹²¹. Desta forma, para circuitos implementados com transistores idênticos, a precisão de espelhamento, dada pela relação I_{OUT}/I_{IN} deve ser o mais próxima possível da unidade, em todos os regimes de inversão.

A utilização de transistores GC SOI em espelhos de corrente proporciona vantagens em relação aos transistores SOI convencionais, dentre as quais pode-se citar a maior precisão de espelhamento e aumento da excursão de saída e da resistência de saída. Essas vantagens já foram apresentadas, em temperatura ambiente, para espelhos de corrente nas arquiteturas fonte comum¹⁴², Wilson e Cascode⁹⁴, projetados e apresentados na seção 4.1.

Nesta seção apresentamos os primeiros resultados experimentais da operação em baixa temperatura de espelhos de corrente nas arquiteturas Wilson e Cascode (Figura 67), implementados com transistores de canal gradual..

Figura 67 – Representação esquemática de espelhos de corrente nas arquiteturas Wilson (A) e Cascode (B).

A precisão de espelhamento é um parâmetro dependente das características de casamento dos transistores e da polarização aplicada¹⁴³. O descasamento intrínseco ocorre devido a diferenças na tensão de limiar e nas dimensões dos transistores que compõem o espelho de corrente¹²¹. Com o objetivo de avaliar este parâmetro, os espelhos de corrente foram submetidos a testes experimentais aplicando a mesma tensão à sua entrada e saída (V_{IN} e V_{OUT} , respectivamente). As curvas I_{OUT}/I_{IN} em função da corrente de entrada normalizada, obtidas, em diversas temperaturas, são apresentadas na Figura 68, para espelhos de corrente implementados com transistores convencional e GC SOI, sendo $L=2\text{ }\mu\text{m}$ para as duas arquiteturas.

Figura 68 – Precisão de espelhamento em função da corrente de entrada normalizada, obtidas experimentalmente, para espelhos de corrente nas arquiteturas Wilson (A) e Cascode (B), com a temperatura variando de 380 K a 150 K.

A partir das curvas apresentadas pode-se notar que, os espelhos de corrente que utilizam transistores GC apresentam melhor precisão de espelhamento do que aqueles implementados com transistores convencionais, para todas as temperaturas. Além disso, ao variar a temperatura, a relação I_{OUT}/I_{IN} permanece praticamente inalterada quando os espelhos de corrente operam em inversão forte. À medida que se aproximam da inversão fraca, os espelhos de corrente passam a apresentar uma variação em sua precisão causada pela variação da temperatura. Este comportamento está associado ao descasamento da tensão de limiar¹²¹, que é dominante neste regime de inversão e é piorado em baixas temperaturas, conforme apresentado na seção 4.3.4.

A Figura 69 apresenta curvas de I_{OUT} em função de $V_{D,OUT}$, medidas em $T=150$ K e 300 K, com $I_{IN}=1\mu A$, para espelhos de corrente nas duas arquiteturas estudadas, implementados com transistores SOI convencional e de canal gradual. A partir destas curvas pode-se notar que, para uma dada temperatura e com mesmo I_{IN} , a utilização de transistores GC SOI promove a redução da tensão de saturação dos espelhos de corrente ($V_{SAT,CM}$) e aumento de sua tensão de ruptura (BV_{CM}). Por outro lado, a redução da temperatura, causa o efeito oposto, ou seja, o aumento da tensão de saturação e redução da tensão de ruptura, tanto para espelhos de corrente implementados com transistores uniformemente dopados como para os de canal gradual. Este comportamento pode ser claramente visto na Figura 70, que apresenta a tensão de saturação e de ruptura dos espelhos de corrente caracterizados em função da temperatura. Estes valores foram extraídos utilizando a técnica proposta na ref. [144]. Nesta técnica, são utilizadas curvas $\left[\frac{d(1/g_D)}{dV_{D,OUT}} \times g_D \right]$ em função de $V_{D,OUT}$, obtidas com I_{IN} constante (neste caso, $I_{IN}=1\mu A$). Esta curva apresenta um pico positivo, que representa a tensão de saturação, e um pico negativo, através do qual é definida a tensão de ruptura.

Figura 69 – Curvas I_{OUT} em função de $V_{D,OUT}$ medidas para espelhos de corrente Wilson (A) e Cascode (B), com transistores SOI convencionais e de canal gradual, em $T=150 K$ e $300 K$.

Figura 70 – Tensão de saturação e de ruptura em função da temperatura, extraídas a partir das curvas I_{OUT} em função de $V_{D,OUT}$, com $I_{IN}=1\mu A$.

A excursão de saída, V_{OS} , dos espelhos de corrente caracterizados foi obtida a partir da diferença entre a tensão de saturação e de ruptura, e é apresentada, em função da temperatura, na Figura 71. Estas curvas mostram que, para as duas arquiteturas, a excursão de saída é maior nos espelhos de corrente que utilizam transistores de canal gradual do que aqueles com transistores uniformemente dopados, em todo o intervalo de temperaturas estudado. Como mencionado anteriormente, este aumento de V_{OS} deve-se ao aumento da tensão de ruptura proporcionado pela presença da região fracamente dopada próxima ao dreno dos transistores GC SOI e redução da tensão de saturação. Como esperado, ao se reduzir a temperatura, verifica-se a diminuição de V_{OS} para todos os espelhos de corrente, devido ao aumento da tensão de saturação e a redução da tensão de ruptura, mostrados na Figura 70.

Figura 71 – Excursão de saída em função da temperatura extraída de espelhos de corrente implementados com transistores GC SOI e convencionais, nas arquiteturas Wilson (A) e Cascode (B).

Uma das vantagens da utilização de transistores de canal gradual na implementação de espelhos de corrente está associada ao aumento da resistência de saída (R_{OUT})⁹⁴.

De acordo com a ref. [78], a resistência de saída atingida por espelhos de corrente nas arquiteturas Wilson e Cascode é dada por

$$R_{OUT} \approx g_{m3} \cdot r_{d3} \cdot r_{d2} \quad (79)$$

onde g_{m3} é a transcondutância do transistor Q3, indicado na Figura 67, e r_{d2} e r_{d3} são as resistências de saída dos transistores Q2 e Q3, respectivamente, dadas pelo inverso da condutância de dreno.

A partir da regressão linear das curvas I_{OUT} em função de $V_{D,OUT}$ com $I_{IN} = 1 \mu\text{A}$, no intervalo $V_{SAT,CM} \leq V_{D,OUT} \leq BV_{CM}$, foram extraídos os valores de R_{OUT} para os espelhos de corrente Wilson. A Figura 72 apresenta os resultados obtidos em função da temperatura. Além do aumento, superior a 4 vezes, em temperatura ambiente⁹⁴, proporcionado pela utilização da estrutura de canal gradual, verifica-se a redução de R_{OUT} com a diminuição da temperatura em todos os espelhos de corrente, devido ao aumento da condutância de saída observada em baixas temperaturas, reduzindo r_{d2} e r_{d3} . Entretanto, para todo o intervalo de temperaturas estudado, R_{OUT} permanece maior nos espelhos de corrente com transistores GC SOI.

Figura 72 – Resistência de saída em função da temperatura para espelhos de corrente Wilson (A) e Cascode (B) implementados com transistores convencionais e de canal gradual.

5 TRANSISTORES SOI COM CANAL TENSIONADO

Como mencionado na seção 2.1.3, o uso de tensão mecânica em tecnologias ultra-submicrométricas é de grande interesse para o contínuo escalamento das dimensões de dispositivos MOS, permitindo melhorar o desempenho dos dispositivos, através do aumento da mobilidade dos portadores.

Tendo em vista as melhorias de desempenho proporcionadas pela redução da temperatura, nesta seção será apresentado um estudo da operação de transistores SOI com tensão uniaxial agindo sobre o canal, operando entre 100 K e 380 K. Inicialmente será abordado o funcionamento de transistores com tensão uniaxial em função da temperatura para diversos comprimentos de canal. Em seguida, serão estabelecidas algumas comparações entre transistores com tensão uniaxial e biaxial com comprimento de canal de 160 nm^{145,146,147}.

5.1 CARACTERÍSTICAS DOS DISPOSITIVOS CARACTERIZADOS

Transistores SOI totalmente depletados foram fabricados no *Interuniversity Microelectronics Center* – IMEC, Leuven, Bélgica, usando a tecnologia planar de porta única de 65 nm⁴⁴. A porta dos dispositivos é formada por uma camada de 100 nm de silício policristalino e o isolante de porta utilizado é o oxinitreto de silício com 1,5 nm de espessura. A espessura final das camadas de silício e de óxido enterrado é de 15 nm e 150 nm, respectivamente. Fonte e dreno elevados em 25 nm, além de silicetação de fonte, dreno e porta com Níquel são utilizadas para reduzir a resistência série. Para este estudo, foram utilizados dois tipos de transistores SOI nMOSFETs com canal tensionado. No primeiro deles, a tensão uniaxial ao longo do canal (*stress* intrínseco de 800 MPa) é induzida através da deposição de uma camada de 100 nm de nitreto de silício (sCESL) em uma etapa adicional de processo. O segundo tipo, com tensão biaxial, é obtido através da utilização de lâminas SOI tensionadas (sSOI).

Transistores com comprimento efetivo de canal de 160 nm, 410 nm, 910 nm e

10 μm e largura de canal de 1 μm tiveram sua temperatura controlada através do equipamento *Variable Temperature Micro Probe System*, modelo K20 da MMR Technologies e as curvas de corrente foram extraídas utilizando o analisador de parâmetros de semicondutores Keithley 4200 e tempo de integração médio.

Para tecnologias modernas, devido ao uso de isolantes de porta ultra-finos, a corrente de porta (I_G) não pode ser desprezada. Desta forma, a existência da corrente de porta foi compensada usando o método proposto na ref. [148].

De acordo com este método,

$$I_D = I_{D0} - I_{GD} \quad (80)$$

onde I_D , e I_{D0} são a corrente de dreno e a corrente de dreno intrínseca, na ausência de corrente de porta. O termo I_{GD} refere-se à parcela da corrente de porta (I_G) proveniente do dreno. Para baixas polarizações de dreno¹⁴⁸,

$$\frac{I_{GD}}{I_G} \cong 0,5 \quad (81)$$

Desta forma, utilizando as equações (80) e (81), a corrente de dreno intrínseca pode ser obtida por:

$$I_{D0} = I_D + 0,5 \cdot I_G \quad (82)$$

Para valores de tensão de dreno maiores, a relação expressa pela eq. (81) sofre alteração, como apresentado na ref. [148].

A Figura 73 apresenta as curvas da corrente de dreno, de porta e a corrente de dreno intrínseca, ambas em função de V_{GF} , calculada a partir da eq. (82), para um transistor SOI nMOSFET com $L=10 \mu\text{m}$ e $W=1 \mu\text{m}$, polarizado com $V_{DS}=50 \text{ mV}$.

Figura 73 – Corrente de dreno, porta e corrente de dreno intrínseca na ausência da corrente de porta, todas em função da tensão de porta, para um transistor SOI nMOSFET convencional, com $L=10\ \mu\text{m}$ e $W=1\ \mu\text{m}$, polarizado com $V_{DS}=50\ \text{mV}$.

Ao longo desta seção, trataremos a corrente de dreno intrínseca apenas como corrente de dreno, I_{DS} .

5.2 OPERAÇÃO DE TRANSISTORES COM TENSÃO UNIAXIAL EM BAIXAS TEMPERATURAS

5.2.1 Ganho de transcondutância e inclinação de sublimiar

A Figura 74(A) apresenta as curvas da corrente de dreno em função da sobretensão de condução, obtidas com $V_{DS}=50\ \text{mV}$, em $T=150\ \text{K}$ e $300\ \text{K}$, para transistores com e sem sCESL, e comprimento de canal de $160\ \text{nm}$. A partir da derivada numérica das curvas I_{DS} em função de V_{GT} , foram obtidas as curvas da transcondutância, apresentadas na mesma figura. A partir destes resultados, pode-se notar o aumento do nível de corrente e da transcondutância propiciados tanto pela presença do sCESL como pela redução da temperatura.

Figura 74 – Corrente de dreno (A) e transcondutância (B) em função da sobretensão de condução obtida com $V_{DS} = 50 \text{ mV}$ para dispositivos com $L = 160 \text{ nm}$ com e sem sCESL, em 150 K e 300 K.

A fim de avaliar o ganho de mobilidade proporcionado pelo uso da tensão uniaxial causada pela presença do sCESL, a transcondutância máxima ($g_{m,\text{max}}$) em região linear, com baixo campo elétrico, foi utilizada. A partir das curvas da corrente de dreno em função da tensão de porta, a transcondutância máxima foi extraída para todos os comprimentos de canal estudados. Os resultados de $g_{m,\text{max}}$ para todos os comprimentos de canal estudados, em função da temperatura, são apresentados na Figura 75. Nota-se que a transcondutância máxima (e a mobilidade) aumenta com a redução da temperatura para todos os dispositivos, como previsto na seção 2.3.4. Como esperado, o uso da tensão uniaxial proporcionada pelo sCESL é mais efetiva para aumentar a transcondutância para dispositivos de canal curto, em todas as temperaturas, como pode ser visto na Figura 76, que apresenta $g_{m,\text{max}}$ em função do comprimento de canal para $T = 100 \text{ K}$, 200 K e 300 K .

Figura 75 – Transcondutância máxima em função da temperatura para transistores com e sem sCESL com diferentes comprimentos de canal

Figura 76 – Transcondutância máxima, obtida em região linear, em função do comprimento de canal com $T = 100$ K, 200 K e 300 K.

As curvas apresentadas na Figura 76 sugerem que o ganho de mobilidade (representada pelo aumento de $g_{m,max}$), tende a aumentar com a diminuição da temperatura. Com o objetivo de confirmar esta melhora obtida pela tensão uniaxial, a Figura 77 apresenta o aumento relativo de g_m proporcionado pela presença do sCESL em relação ao SOI convencional, em função da temperatura, para dispositivos com $L = 160$ nm e 910 nm. O ganho de mobilidade observado para o dispositivo com $L = 160$ nm é cerca de 83% maior em 100 K do que em 300 K e cerca de 70% maior para o dispositivo com $L = 910$ nm nas mesmas temperaturas.

Figura 77 – Ganho de transcondutância proporcionado pelo sCESL, em relação ao SOI convencional, em função da temperatura, para dispositivos com L=160 nm e 910 nm.

O maior ganho de mobilidade obtido com a redução da temperatura está relacionado aos diferentes coeficientes de dilatação térmica do silício e do nitreto de silício (sCESL). O nitreto de silício apresenta coeficiente de dilatação térmica (aproximadamente $3,3 \times 10^{-6} \text{ K}^{-1}$) maior que o do silício ($3 \times 10^{-6} \text{ K}^{-1}$)¹⁴⁹. Com a redução da temperatura, o nitreto sofre maior contração que o silício, induzindo maior *stress* tensor sobre o canal, aumentando a eficácia da aplicação de tensão mecânica.

Um parâmetro que é bastante influenciado pela redução da temperatura é a inclinação de sublimar (S). Este parâmetro foi extraído a partir do inverso da inclinação de sublimar das curvas I_{DS} em função de V_{GF} com baixo valor de V_{DS} (50 mV), conforme indicado pela eq. (23). Conforme esperado, observa-se uma redução de S com a temperatura, como pode ser visto na Figura 78, que apresenta este parâmetro extraído para transistores com comprimento de canal de 160 nm em função da temperatura. Na mesma figura é indicado o limite teórico, calculado a partir da eq. (24), utilizando os parâmetros tecnológicos indicados anteriormente e desprezando a presença de armadilhas de interface. Embora os valores de inclinação de sublimar obtidos sejam cerca de 10 mV /década maiores que o limite teórico, não foram observadas diferenças significativas entre os resultados extraídos para os dispositivos convencional e com tensão mecânica uniaxial, indicando que o sCESL não exerce influência sobre a geração de armadilhas de interface, que causaria diferenças nos valores extraídos para temperaturas mais baixas.

Figura 78 – Inclinação de sublimar em função da temperatura para dispositivos com $L=160$ nm.

5.2.2 Características Analógicas de Transistores com Tensão Uniaxial

A Figura 79 apresenta a transcondutância máxima ($g_{m,max}$) em saturação ($V_{DS}=0,55V$), em função da temperatura, para diferentes comprimentos de canal. A partir desta figura, pode-se notar que o ganho de transcondutância proporcionado pela presença do sCESL, anteriormente observado em triodo, mantém-se em saturação, em todas as temperaturas estudadas.

Figura 79 – Transcondutância máxima em função da temperatura, extraída para transistores com e sem sCESL, com $V_{DS}=0,55V$ para diferentes comprimentos de canal.

Curvas da corrente de dreno em função da tensão de dreno (I_{DS} em função de V_{DS}) foram também medidas com sobretensão de condução variando entre 200 e 800 mV. A partir da diferenciação numérica destas curvas, a condutância de dreno foi obtida e os resultados para o transistor com $L=160$ nm são apresentados na Figura 80, todos em função da temperatura. A redução da temperatura causa a degradação de g_D nos dois dispositivos, convencional e com sCESL. O dispositivo com tensão mecânica sofre maior degradação que o convencional, devido ao maior DIBL apresentado por estes transistores⁴⁴, conforme será apresentado na próxima seção.

Figura 80 – Condutância de dreno em função da temperatura, extraída para dispositivos com $L=160$ nm, com $V_{DS}=0,55$ V e diferentes valores de V_{GT} .

A partir da transcondutância e condutância de dreno, o ganho de tensão intrínseco foi extraído ($A_V=g_m/g_D$) com $V_{DS}=0,55$ V e $g_m/I_{DS}=3$ V⁻¹. Os resultados obtidos para $L=160$ nm, são apresentados na Figura 81, em função da temperatura. Os resultados apresentados permitem notar o aumento de A_V com a redução da temperatura nos dois dispositivos. O maior ganho apresentado pelo dispositivo com sCESL deve-se, em parte, ao aumento da mobilidade. Além disto, a diminuição da temperatura faz com que menores valores de V_{GT} sejam necessários para manter g_m/I_{DS} constante (como pode ser visto no eixo à direita da Figura 81. Menores valores de V_{GT} levam à redução de g_D (como visto na Figura 80), contribuindo para o

aumento de A_V . O aumento de A_V observado com a redução da temperatura é ligeiramente maior para o dispositivo convencional, devido à maior redução de g_D , relacionada à maior redução de V_{GT} para uma dada temperatura (Figura 81).

Figura 81 – Ganho de tensão intrínseco de dispositivos com $L=160$ nm, obtido com $V_{DS}=0,55$ V e $g_m/I_{DS}=3$ V⁻¹, e V_{GT} necessário, em função da temperatura.

A distorção harmônica também foi avaliada em função de redução da temperatura, tendo sido obtida através do método IFM⁸². Os resultados obtidos para dispositivos com $L=160$ nm com $V_{DS}=0,55$ V e $V_a=50$ mV em função de g_m/I_{DS} são apresentados na Figura 82. Como pode ser visto, o uso da tensão uniaxial faz com que o valor de g_m/I_{DS} para $g_{m,max}$ (relacionado ao ponto de distorção mínima) seja maior em baixas temperaturas. Para g_m/I_{DS} acima do ponto de mínimo, o uso do sCESL tende a melhorar a linearidade com relação ao SOI convencional. Esta melhora, que é de cerca de 4 dB para $g_m/I_{DS}=5$ V⁻¹ em temperatura ambiente, aumenta com a redução da temperatura e chega a 8 dB em $T=150$ K e mesmo g_m/I_{DS} . Por outro lado, para valores de g_m/I_{DS} abaixo do ponto de mínimo, observa-se linearidade inferior nos dispositivos com sCESL, devido à maior degradação da mobilidade nestes dispositivos¹⁵⁰. Em relação ao HD3, observa-se valores menores que -80 dB com e sem sCESL, para $g_m/I_{DS}>2$ V⁻¹, onde os dispositivos operam em saturação, que é a região de interesse para amplificadores.

Figura 82 – THD/A_V e $\text{HD3}/A_V$ em função de g_m/I_{DS} para dispositivos com $L=160\text{ nm}$ com $V_{DS}=0,55\text{V}$ e $V_a=50\text{mV}$.

5.3 COMPARAÇÃO ENTRE TRANSISTORES COM TENSÃO MECÂNICA UNIAXIAL E BIAxIAL EM BAIXAS TEMPERATURAS

Nesta seção apresentamos uma comparação entre transistores com tensão uniaxial e biaxial. São apresentados parâmetros tais como g_m , g_D , g_m/I_{DS} , DIBL e ganho de tensão.

A Figura 83 apresenta os valores máximos da transcondutância ($g_{m,max}$) em função da temperatura, para transistores com $L=160\text{ }\mu\text{m}$, convencional e com tensão mecânica, uniaxial e biaxial, extraídos com $V_{DS}=100\text{ mV}$ e 550 mV .

Figura 83 – Transcondutância máxima em função da temperatura, extraída com $V_{DS}=100$ mV e 550 mV para transistores com e sem tensão mecânica ($L=160$ nm).

A partir das curvas apresentadas, verifica-se que o uso dos dois tipos de tensão mecânica promove o aumento da transcondutância em todas as temperaturas. Além disso, a maior variação de $g_{m,max}$ com a temperatura indica que o ganho de transcondutância aumenta com a redução da temperatura para os dois tipos de tensão mecânica. Como mencionado anteriormente, no caso de transistores com sCESL, o maior ganho de transcondutância obtido com a redução da temperatura, está relacionado aos diferentes coeficientes de dilatação térmica do silício e do nitreto de silício. Quando a tensão biaxial é aplicada, o aumento do ganho de $g_{m,max}$ com a redução da temperatura pode estar relacionado à redução da rugosidade superficial do silício tensionado em comparação com o convencional¹⁵¹, logo diminuindo a degradação de mobilidade.

Enquanto em regime linear a transcondutância tende a ser maior no dispositivo com sCESL, em saturação, com maiores valores de V_{DS} , a transcondutância máxima é maior no dispositivo sSOI. Esta inversão de comportamento pode ser atribuída à presença de impurezas neutras no material, aumentando o espalhamento de elétrons no transistor com sCESL¹⁵⁰.

A relação entre a transcondutância e a corrente de dreno em função da corrente de dreno normalizada em inversão forte é apresentada na Figura 84. Como esperado, a redução da temperatura e conseqüente aumento da mobilidade, promove o aumento da relação g_m/I_{DS} para todos os dispositivos (eq. (46))¹⁵². Entretanto, devido ao maior ganho de mobilidade apresentado pelos transistores

com tensão mecânica em baixa temperatura, o aumento de g_m/I_{DS} é mais pronunciado nestes dispositivos. Entre os transistores com canal tensionado, o sSOI apresenta a relação g_m/I_{DS} ligeiramente maior, também causado pela maior transcondutância em saturação (Figura 83). Além disso, pode-se notar que para um determinado valor de g_m/I_{DS} , transistores com sCESL ou sSOI fornecem maior corrente de dreno do que o convencional.

Figura 84 – Relação g_m/I_{DS} em função da corrente de dreno normalizada, medida para transistores convencionais e com tensão mecânica, com $L=160$ nm, em diversas temperaturas.

A partir das curvas I_{DS} em função de V_{DS} medidas com sobretensão de condução de 400 mV, foram extraídos os valores da condutância de dreno para os três transistores estudados. Os resultados em função da temperatura são apresentados na Figura 85.

A redução da temperatura causa a degradação da condutância de dreno em todos os transistores, com e sem tensão mecânica agindo sobre o canal. Além disso, pode-se verificar que a utilização da camada sCESL provoca uma pequena degradação de g_D em relação ao transistor convencional. Por outro lado, a utilização de tensão biaxial (sSOI) tende a aumentar esta degradação. Este efeito está relacionado à piora do efeito DIBL nos transistores tensionados⁴⁴. A fim de confirmar a influência da tensão mecânica sobre o DIBL, a Tabela 11 apresenta os valores do DIBL, extraídos para os três dispositivos em estudo. Para a definição do DIBL, a

tensão de limiar foi extraída considerando nível de corrente constante e igual a $I_{DS}=10^{-7} \times (W/L)$ [A] com $V_{DS}=0,1$ V e $V_{DS}=1$ V.

Como pode ser visto a partir dos resultados apresentados, o DIBL diminui com a redução da temperatura para os todos os dispositivos, com e sem tensão mecânica. Entretanto, os dois tipos de transistores com canal tensionado são mais susceptíveis à ocorrência do DIBL, devido à maior degradação da tensão de limiar em saturação observada nestes dispositivos⁴⁴. Além disso, entre os dois transistores com tensão mecânica, o transistor sSOI apresenta maior DIBL, em concordância com os resultados apresentados na ref. [44], e justificando a maior degradação de g_D nestes transistores com a redução da temperatura.

Figura 85 – Condutância de saída e ganho de tensão em função da temperatura, extraídos com $V_{DS}=550$ mV e $V_{GT}=400$ mV.

Tabela 11 – DIBL extraído com $V_{DS} = 100$ mV e 1 V para transistores com $L=160$ nm em diferentes temperaturas.

Transistor	DIBL [mV/V]		
	150 K	200 K	300 K
Convencional	20,55	31,11	39,28
SOI + sCESL	40,44	46,00	56,97
sSOI	109,33	123,33	145,57

Na Figura 85 são também apresentados os valores do ganho intrínseco de tensão ($A_v = g_m/g_D$) em função da temperatura, extraídos com $V_{DS}=0,55$ V e $V_{GT}=400$ mV. Estas curvas mostram que a redução da temperatura tende a aumentar ligeiramente o ganho de todos os transistores. No caso do transistor com tensão uniaxial, a pequena degradação de g_D não é suficiente para degradar o ganho de tensão. Por outro lado, no caso do transistor sSOI, o aumento da transcondutância é compensado pela degradação da condutância de dreno, resultando em valores de A_v semelhantes àqueles obtidos para o transistor convencional em todo o intervalo de temperaturas estudado.

SOUZA, M. de; PAVANELLO, M. A., MARTINO, J. A., SIMOEN, E., CLAEYS, C.; *Low temperature influence on the uniaxially strained FD SOI nMOSFETs behavior. Microelectronic Engineering, v. 84, p. 2121-2124, 2007.*

SOUZA, M. de; PAVANELLO, M. A., MARTINO, J. A., SIMOEN, E., CLAEYS, C.; *Analog Operation of Uniaxially Strained FD SOI nMOSFETs in Cryogenic Temperatures, 2007 IEEE SOI Conference Proceedings, v.1, p.45-46, 2007.*

SOUZA, M. de, MARTINO, J. A., SIMOEN, E., CLAEYS, C., PAVANELLO, M. A. *Analog Operation of Uniaxially and Biaxially Strained FD SOI nMOSFETs at Cryogenics Temperatures. EuroSOI 2008 - Conference Proceedings, v. 1, p. 77-78, 2008.*

6 CONCLUSÕES

Apresentamos neste trabalho um estudo das características e aplicações analógicas de transistores SOI convencionais, de canal gradual (GC SOI), e com tensão mecânica, operando em baixas temperaturas.

Inicialmente, foram propostas alterações no modelo analítico contínuo existente para transistores GC SOI, para permitir sua utilização em baixas temperaturas. Este modelo foi incluído em um simulador de circuitos e seus resultados confrontados com dados obtidos através de simulações bidimensionais de dispositivos, realizadas para temperaturas entre 100K e 300K, validando sua implementação. Tomando como base este modelo, foram propostas expressões analíticas contínuas para a transcondutância e a condutância de dreno destes transistores, visando sua utilização como ferramenta de projeto de circuitos analógicos. O erro máximo obtido na comparação do modelo com os experimentos foi de 11%.

Resultados experimentais, simulações numéricas bidimensionais e o modelo analítico proposto foram utilizados para a análise de características importantes para o funcionamento de circuitos analógicos. A distorção harmônica foi analisada para dispositivos operando em saturação e foi demonstrado que a maior linearidade apresentada por transistores de canal gradual deve-se a maior transcondutância e reduzida condutância de dreno proporcionada por esta estrutura. Além disso, foi observado que a melhora que a estrutura GC SOI apresenta, do ponto de vista da linearidade, sobre o transistor SOI convencional, se mantém também à medida que a temperatura é reduzida.

Utilizando estruturas com conjuntos de transistores idênticos, foi possível realizar um estudo das propriedades de descasamento de transistores GC SOI em função da temperatura. Foram estudados o descasamento da tensão de limiar e da corrente de dreno, com o transistor polarizado em triodo e saturação. Resultados do modelo analítico e de simulações numéricas bidimensionais foram também utilizados, a fim de explicar as razões físicas responsáveis pelo aumento do descasamento causado pela presença da região menos dopada próxima ao dreno. Foi observado que o maior descasamento nestes transistores está relacionado a

variações de processo na definição da região fracamente dopada do canal. Para dispositivos operando em saturação, em baixas temperaturas, foi observada um aumento de cerca de 2% no descasamento da corrente em inversão fraca.

Foi também realizado um estudo do desempenho de transistores de canal gradual configurados como amplificador dreno comum (seguidor de fonte). Os resultados experimentais, sustentados também através de simulações numéricas, mostram que a utilização de transistores GC SOI nesta configuração, permite obter seguidores de fonte com ganho de tensão praticamente independente da tensão de entrada e bastante próximo do limite teórico (ganho unitário), enquanto com transistores com canal uniformemente dopado, o ganho apresenta significativa degradação para baixos valores de tensão de entrada. A maior tensão de ruptura, menor condutância de dreno e maior transcondutância são também responsáveis pela redução da distorção harmônica de seguidores de fonte implementados com transistores GC SOI em todas as temperaturas estudadas, comparativamente ao implementado com dispositivos convencionais.

Resultados de simulações numéricas indicam que a utilização de transistores GC SOI como seguidor de fonte, além de promover a melhora do ganho e linearidade em comparação com o transistor convencional com mesmo comprimento total de canal, permite uma redução das dimensões, da ordem de 5 vezes, sem degradação do ganho ou aumento da distorção harmônica.

Os primeiros resultados experimentais da operação de espelhos de corrente, nas arquiteturas Wilson e Cascode, com transistores de canal gradual em baixas temperaturas, também indicam vantagens da sua utilização em relação ao transistor SOI convencional. Considerando uma determinada temperatura, a utilização de transistores de canal gradual para a implementação de espelhos de corrente apresenta vantagens em relação à utilização de transistores convencionais, dentre as quais pode-se citar a melhora da precisão de espelhamento, tornando-a mais próxima da unidade, o aumento da excursão de saída (devido à redução da tensão de saturação e aumento da tensão de ruptura) e resistência de saída cerca de 4 vezes maior.

A redução da temperatura tende a degradar as características de saída dos espelhos de corrente implementados com transistores SOI convencionais e de canal gradual. Foi observada uma redução da excursão de saída, causada pelo aumento da tensão de saturação e redução da tensão de ruptura, para todos os espelhos de

corrente, nas duas arquiteturas. A resistência de saída também sofre degradação à medida que a temperatura é reduzida, devido ao aumento da condutância de saída dos transistores. Apesar da degradação das características, causada pela redução da temperatura, espelhos de corrente com transistores GC SOI ainda apresentam melhoras em relação àqueles implementados com transistores uniformemente dopados.

Foram também estudados transistores SOI com tensão mecânica agindo sobre o canal em função da temperatura. Os resultados obtidos indicam que o ganho de mobilidade proporcionado por esta estrutura tensionada tende a aumentar com a redução da temperatura. No caso do transistor com tensão uniaxial, esta melhora está relacionada aos diferentes coeficientes de dilatação térmica do silício e da camada de nitreto de silício, que amplifica o efeito tensor sobre o canal e, no caso do transistor com tensão biaxial, esta melhora pode estar relacionada à redução da rugosidade superficial do silício tensionado em comparação com o convencional.

Observando as características analógicas destes transistores, foi possível observar que a tensão mecânica sobre o canal, seja uniaxial ou biaxial, promove o aumento da relação g_m/I_{DS} em relação aos dispositivos sem tensão mecânica. Entretanto, a condutância de dreno apresenta degradação nestes transistores em relação ao convencional com mesmas dimensões. Esta degradação está relacionada ao aumento do DIBL, que é mais pronunciado no transistor com tensão biaxial. Combinando-se estes resultados, observou-se um aumento do ganho de tensão no transistor com tensão uniaxial e, no caso do transistor com tensão biaxial, praticamente não houve alteração em relação ao ganho do transistor convencional, indicando que a degradação da condutância de dreno é suficiente para compensar o aumento de transcondutância proporcionado pela tensão mecânica.

Como uma proposta para sequência imediata do trabalho podemos citar o aprofundamento do estudo dos espelhos de corrente em função da temperatura, avaliando, através de medidas experimentais e simulações numéricas e analíticas, parâmetros tais como o tempo de estabilização. Além disso, de posse do modelo implementado em um simulador de circuitos, e das equações propostas para a transcondutância e a condutância de dreno, pode-se otimizar o projeto destes espelhos de corrente, a fim de verificar uma potencial redução de área que pode ser obtida com a utilização de transistores de canal gradual.

Além disso, pode-se interligar os blocos analógicos estudados até o momento, em uma única célula, a fim de verificar a melhora no desempenho obtida pela utilização de transistores GC SOI, visando circuitos mais complexos. Novas células analógicas, tais como amplificadores operacionais, podem também ser projetadas e simuladas, para posterior fabricação, com o intuito de ampliar o estudo da aplicação de transistores de canal gradual em circuitos analógicos.

Durante este trabalho foram dimensionados e fabricados amplificadores operacionais de transcondutância, os quais podem ser explorados em função da temperatura. Além disso, novas estruturas, incluindo 20 transistores idênticos, com canal gradual, convencional e não-dopado, foram projetadas, e permitirão o aprofundamento do estudo do descasamento de parâmetros elétricos destes transistores.

REFERÊNCIAS

- ¹ COLINGE, J.P. Silicon-On-Insulator Technology: Materials to VLSI. 3rd Ed. Massachusetts: Kluwer Academic Publishers, 2004.
- ² LERAY, J.L. et al. From substrate to VLSI: investigation of hardened SIMOX without epitaxy, for dose, dose rate and SEU phenomena. IEEE Transactions on Nuclear Science, vol.35, n.6, p.1355 – 1360, 1988.
- ³ KRULL, W. A.; LEE, J. C. Demonstration of the benefits of SOI for high temperature operation. In: Proceedings of SOS/SOI Technology Workshop, p. 69, 1988.
- ⁴ HEMMENT, P. L. F. The SOI Odyssey. Proceedings of the Silicon-on-insulator technology and devices, v. 5, p. 1-12, 2003.
- ⁵ YOSHIMI, M. et al; Observation of mobility enhancement in ultrathin SOI MOSFETs. Electronics Letters, v.24, n.17, p.1078-1079, 1988.
- ⁶ YOUNG, K.K. Short-channel effect in fully depleted SOI MOSFETs. IEEE Transactions on Electron Devices, v.36, n.2, p.399-402, 1989.
- ⁷ FOSSUM, J.G. et al. SOI design for competitive CMOS VLSI. IEEE Transactions on Electron Devices, v.37, n.3, p.724-729, 1990.
- ⁸ COLINGE, J.P. Hot-electron effects in silicon-on-insulator n-channel MOSFETs. IEEE Transactions on Electron Devices, v.34, n.10, p.2173-2177, 1987.
- ⁹ SU, L.T. et al; Hot-carrier effects in fully depleted SOI nMOSFETs. IEEE IEDM Technical Digest, p.349-352, 1992.
- ¹⁰ REIMBOLD, G.; AUBERTON-HERVE, A.-J. Aging analysis of nMOS of a 1.3- μ m partially depleted SIMOX SOI technology comparison with a 1.3- μ m bulk technology. IEEE Transactions on Electron Devices, v.40, n.2, p.364-370, 1993.
- ¹¹ CHOI, J. Y. ; FOSSUM, J. G. Analysis and control of floating-body bipolar effects in fully depleted submicrometer SOI MOSFETs. IEEE Transactions on Electron Devices, v. 38, n. 6, p.1384-1391, 1991.
- ¹² PAVANELLO, M.A. et al; The graded-channel SOI MOSFET to alleviate the parasitic bipolar effects and improve the output characteristics. In: Silicon-on-Insulator Technology and Devices 1999, Pennington: The Electrochemical Society, p.293-298, 1999.
- ¹³ PAVANELLO, M.A. et al; Analog performance and application of graded-channel fully depleted SOI MOSFETs. Solid-State Electronics, v.44, n.7, p.1219-1222, 2000.

- ¹⁴ GIMENEZ, S.P. et al; Design of operational transconductance amplifiers with improved gain by using graded-channel SOI nMOSFETs, Proceedings of 16th Symposium on Integrated Circuits and Systems Design, p.26-31, 2003.
- ¹⁵ DEHAN, M.; RASKIN, J-P ; An Asymmetric Channel SOI nMOSFET for Improving DC and Microwave Characteristics, Solid-State Electronics, v. 46, n. 7, p. 1005-1011, 2002.
- ¹⁶ KILCHYTSKA, V. et al; Influence of Device Engineering on the Analog and RF Performances of SOI MOSFETs. IEEE Transactions on Electron Devices, v.50, n.3, p.577-588, 2003.
- ¹⁷ KIRSCHMAN, R. K.; Low-Temperature Electronics, IEEE Circuits and Devices Magazine, vol. 6, n. 2, p. 12-24, 1990.
- ¹⁸ HAMMOUD, A. et al; Electronic Components and Circuits for Extreme Temperature Environments, Proceedings of the 2003 10th IEEE International Conference on Electronics, Circuits and Systems, vol. 1, p. 44-47, 2003.
- ¹⁹ RIM, K. et al; Strained Si CMOS (SS CMOS) technology: opportunities and challenges, Solid-State Electronics, v. 47, n. 7, p. 1133-1139, 2003.
- ²⁰ HOYT, J. L. et al; Strained silicon MOSFET technology, IEDM Digest of Technical Papers, p. 23-26, 2002.
- ²¹ BUTI, T. N. et al. A new asymmetrical halo source GOLD drain (HS-GOLD) deep sub-half-micrometer n-MOSFET design for reliability and performance. IEEE Transactions on Electron Devices, v. 38, n. 8, p. 1757-1764, 1991.
- ²² CHANG, C. P.Shallow Trench Isolation. Encyclopedia of Materials: Science and Technology, p. 8437-8444, 2008.
- ²³ EL-KAREH, B. et al; Silicon on insulator-an emerging high-leverage technology. IEEE Transactions on Components, Packaging, and Manufacturing Technology, v. 18, n. 1, p. 187-194, 1995.
- ²⁴ SZE, S.M.; Physics of semiconductor devices, 2nd Ed. New York (EUA): John Wiley and Sons, 1981.
- ²⁵ KRISHNAN, S.; FOSSUM, J.G. Grasping SOI floating-body effects. IEEE Circuits and Devices Magazine, v.14, n.4, p. 32-37, 1998.
- ²⁶ HIROAKI, M. SOI Becomes Practicable. Seiko Epson: Watch Type IC with Partially Depleted SOI. Semiconductor World, v. 19, n. 2, p. 74-77, 2000.

- ²⁷ CURRAN, B. et al. Power-constrained high-frequency circuits for the IBM POWER6 microprocessor. IBM Journal of Research and Development, v. 51, n. 6, p. 715-731, 2007.
- ²⁸ <http://www.eetimes.com/showArticle.jhtml?articleID=196701745>.
- ²⁹ SHAHIDI, G. G. SOI Technology for the GHz era. IBM Journal of Research and Development, v. 46, n. 2/3, p. 121-131, 2002.
- ³⁰ KISTLER, N.; WOO, J. Detailed characterization and analysis of the breakdown voltage in fully depleted SOI n-MOSFET's. IEEE Transactions on Electron Devices, v.41, n.7, p.1217-1221, 1994.
- ³¹ YOSHIMI, M. et al; Two-dimensional simulation and measurement of high-performance MOSFETs made on a very thin SOI film. IEEE Transactions on Electron Devices, v.36, n.3, p.493-503, 1989.
- ³² GROESENKEN, G. et al; Temperature dependence of threshold voltage in thin-film SOI MOSFETs. IEEE Electron Device Letters, v.11, n.8, p.329-331, 1990.
- ³³ CHUANG, C.-T. et al; SOI for digital CMOS VLSI: design considerations and advances. Proceedings of the IEEE, v. 86, n.4, p. 689-720, 1998.
- ³⁴ LIM, H.K.; FOSSUM, J.G. Threshold voltage of thin-film silicon-on-insulator (SOI) MOSFET's. IEEE Transactions on Electron Devices, v.30, p.1244-1251, 1983.
- ³⁵ FLANDRE, D. et al; Comparison of SOI versus bulk performances of CMOS micropower single-stage OTAs. Electronics Letters, v.30, n.23, p.1933-1934, 1994.
- ³⁶ LIM, H.K.; FOSSUM, J.G. Current-voltage characteristics of thin-film SOI MOSFET's in strong inversion. IEEE Transactions on Electron Devices, v.31, p.401-408, 1984.
- ³⁷ ICHIKAWA, F. et al. Fully depleted SOI process and device technology for digital and RF applications. Solid-State Electronics, v. 48, n. 6, p. 999-1006, 2004.
- ³⁸ <http://www.oki.com/en/press/2002/z01114e.html>
- ³⁹ <http://www.emmicroelectronic.com/DetailNews.asp?IdNews=37>
- ⁴⁰ ROCHETTE, F. et al. Experimental evidence and extraction of the electron mass variation in [1 1 0] uniaxially strained MOSFETs. Solid-State Electronics, v. 51, n. 11-12, p. 1458-1465, 2007.
- ⁴¹ NAYFEH, H. M. et al; Effect of tensile uniaxial stress on the electron transport properties of deep scaled FD-SOI n-type MOSFETs, IEEE Electron Device Letters, v. 27, n. 4, p. 288-290, 2006.

- ⁴² GALLON, C. et al; Mechanical and electrical analysis of strained liner effect in 35 nm fully depleted silicon-on-insulator devices with ultra thin silicon channels, Japanese Journal of Applied Physics, v. 45, n. 4B, p. 3058-3063, 2006.
- ⁴³ LAUER, I.; ANTONIADIS, D.; Enhancement of electron mobility in ultrathin-body silicon-on-insulator MOSFETs with uniaxial strain, IEEE Electron Device Letters, v. 26, n. 5, p. 314-316, 2005.
- ⁴⁴ AUGENDRE, E. et al; On the scalability of Source/Drain Current Enhancement in Thin Film sSOI; Proceedings of ESSDERC, p. 301-304, 2005.
- ⁴⁵ RADU, I. et al. sSOI fabrication by wafer bonding and layer splitting of thin SiGe virtual substrates. Materials Science and Engineering: B, v. 135, n. 3, p. 231-234, 2006.
- ⁴⁶ MIZUNO, T. et al; High-performance strained-SOI CMOS devices using thin film SiGe-on-insulator technology, IEEE Transactions on Electron Devices, v. 50, n. 4, p. 988-994, 2003.
- ⁴⁷ GUTIERREZ, E. A., DEEN, J.; CLAEYS, C. L.; Low Temperature Electronics: Physics, Devices, Circuits and Applications, Academic Press, 1991.
- ⁴⁸ SELBERHERR, S. MOS Device Modeling at 77K, IEEE Transactions on Electron Devices, v. 36, n. 8, pp. 1464-1474, 1989.
- ⁴⁹ McKELVEY, J. P.; Solid State and Semiconductor Physics, Harper & Row Publishers, pp. 300-302, 1966.
- ⁵⁰ COLINGE, J.P.; COLINGE, C.A. Physics of Semiconductor Devices. 1st Ed. Massachusetts: Kluwer Academic Publishers, 2002.
- ⁵¹ BREWS, J.R.; Subthreshold behavior of uniformly and nonuniformly doped long-channel MOSFET. IEEE Transactions on Electron Devices, v. 26, p. 1282-1291, 1979.
- ⁵² COLINGE, J.P.; Advanced CMOS devices made in thin SOI films. Extended Abstracts of 5th International Workshop on Future Electron Devices, Miyagi-Zao, Japão, pp. 105-112, 1988.
- ⁵³ VEERARAGHAVAN, S.; FOSSUM, J.G. A. Short-channel effects in SOI MOSFETs. IEEE Transactions on Electron Devices, v.36, n. 3, p. 522-528, 1989.
- ⁵⁴ MULLER, R.S.; KAMINS, T.I. Device Electronics for Integrated Circuits, Wiley-Interscience Publication, 1986.

- ⁵⁵ VEERARAGHAVAN, S.; FOSSUM, J.G. A physical short-channel model for the thin-film SOI MOSFET applicable to device and circuit CAD. IEEE Transactions on Electron Devices, v.35, p. 1866-1875, 1988.
- ⁵⁶ ADAM, A. O. et al; Analytical threshold voltage model for ultrathin SOI MOSFETs including short-channel and floating-body effects. IEEE Transaction on Electron Devices, v. 46, n. 4, p. 729-737, 1999.
- ⁵⁷ WOO, J. C. S.; PLUMMER, J. D.; Short-channel effects in MOSFET's at Liquid-Nitrogen Temperature. IEEE Transaction on Electron Devices, v. 33, n. 7, p. 1012-1019, 1986.
- ⁵⁸ PAVANELLO, M. A. et al, Analysis of Temperature-Induced Saturation Threshold Voltage Degradation in Deep-Submicrometer Ultrathin SOI MOSFETs, IEEE Transaction on Electron Devices, v. 52, n. 10, p. 2236-2242, 2005.
- ⁵⁹ SAH, C. T. et al; Effect of zinc impurity in silicon solar-cell efficiency, IEEE Transaction on Electron Devices, v. 28, n. 3, p. 304-313, 1981.
- ⁶⁰ CONWELL, E.; WEIAKOPF, V. F.; Theory of impurity scattering in semiconductors, Physics Review, v. 77, n. 3, p. 388-390, 1950.
- ⁶¹ BROOKS, H.; Scattering by ionized impurities in semiconductors, Physics Review, v. 83, p. 879-885, 1951.
- ⁶² CAUGHEY, D. M.; THOMAS, R. E.; Carrier mobilities in silicon empirically related to doping and field, Proc. IEEE, v. 52, p. 2192-2193, 1967.
- ⁶³ DORKEL, J. M.; LETURCQ, Ph.; Carrier mobilities in silicon semi-empirically related to temperature, doping and injection level, Solid-State Electronics, v.24, n 9, p.821-825, 1981.
- ⁶⁴ LI, S. S.; THURBER, W. R.; The dopant density and temperature dependence of electron mobility and resistivity in n-type silicon, Solid-State Electronics, v.20, p.609-616, 1977.
- ⁶⁵ YOSHIMI, M. Two-dimensional simulation and measurement of high-performance MOSFETs made on a very thin SOI film. IEEE Transactions on Electron Devices, v. 36, n. 3, p. 493-503, 1989.
- ⁶⁶ CANALI, C. et al. Electron and hole drift velocity measurements in silicon and their relation to electric field and temperature, IEEE Transactions on Electron Devices, v. 22, p. 1045-1047, 1975.
- ⁶⁷ YOUNG, K.K; BURNS, J.A. Avalanche-Induced Drain-Source Breakdown in Silicon-on-Insulator n-MOSFET's. IEEE Transactions on Electron Devices, v.35, n.4, p. 426-431, 1988.

- ⁶⁸ KRANTI, A. et al; Laterally asymmetric channel engineering in fully depleted double gate SOI MOSFETs for high performance analog applications. Solid-State Electronics, v.48, n.6, p.947-959, 2004.
- ⁶⁹ RAIS, K. et al; Temperature dependence of substrate current in silicon CMOS devices, Electronics Letters, v. 29, p. 778, 1993.
- ⁷⁰ DING, Y.-F. et al; Numerical study of self-heating effects of small-size MOSFETs fabricated on silicon-on-aluminum nitride substrate. Nuclear Science and Techniques, v. 17, n. 1, p. 29-33, 2006.
- ⁷¹ JOMAAH, J. et al; Analysis and modeling of self-heating effects in thin-film SOI MOSFETs as a function of temperature. Solid-States Electronics, v. 38, n.3. p. 615-618, 1995.
- ⁷² BRODSKY, J.S. et al. A physics-based, dynamic thermal impedance model for SOI MOSFET's. IEEE Transactions on Electron Devices, v. 44, n. 6, p. 957-964, 1997.
- ⁷³ BUTI, T. N. et al; A new asymmetrical halo source GOLD drain (HS-GOLD) deep sub-half-micrometer n-MOSFET design for reliability and performance, IEEE Trans on Electron Devices, v. 38, n. 8, p. 1757-1764, 1991.
- ⁷⁴ COLINGE, J.P. Conduction mechanisms in thin-film accumulation-mode SOI p-channel MOSFETs. IEEE Transactions on Electron Devices, v. 37, p. 718-723, 1990.
- ⁷⁵ SILVEIRA, F. et al; A g_m/I_D based methodology for the design of CMOS analog circuits and its application to the synthesis of a silicon-on-insulator micropower OTA. IEEE Journal of Solid-State Circuits, v.31, n.9, p.1314-1319, 1996.
- ⁷⁶ VITTOZ, E.A. Low power design: ways to approach the limits. Digest of Technical Papers, 41st ISSCC, p.14-18, 1994.
- ⁷⁷ FLANDRE, D. et al; Modelling and application of fully depleted SOI MOSFETs for low voltage, low power analogue CMOS circuits, Solid-State Electronics, v.39, n. 4, p. 455-460, 1996.
- ⁷⁸ SEDRA, A. S.; SMITH, K. C. Microeletrônica. Prentice Hall, 2007.
- ⁷⁹ FRANÇA, J. E.; TSIVIDIS, Y.; Design of analog-digital VLSI circuits for telecommunications and signal processing, Prentice Hall, 1994.
- ⁸⁰ ADAN, A. et al; Linearity and low-noise performance of SOI MOSFETs for RF applications, IEEE Transactions on Electron Devices, v. 49, n. 5, p. 881-888, 2002.

- ⁸¹ GROENEWOLD, G.; LUBBERS, W. J.; Systematic Distortion Analysis for MOSFET Integrators with Use of a New MOSFET Model, IEEE Transactions on Circuits and Systems, vol. 41, n. 9, p. 569-580, 1994.
- ⁸² CERDEIRA, A. et al; Integral function method for determination of nonlinear harmonic distortion. Solid-State Electronics, v. 48, p. 2225-2234, 2004.
- ⁸³ CERDEIRA, A. et al; New method for determination of harmonic distortion in SOI FD MOSFETs, Solid-State Electronics, v. 46, n. 1, p. 103-108, 2002.
- ⁸⁴ SANCHEZ, J.J.; HSUEH, K.K.; DEMASSA, T.A. Drain-engineered hot-electron-resistant device structures: a review. IEEE Transactions Electron Devices, v.36, n.6, p.1125-1132, 1989.
- ⁸⁵ KISTLER, N. et al. Sub-quarter-micrometer CMOS on ultrathin (400 Å) SOI. IEEE Electron Devices Letters, v.13, n.5, p.235-237, 1992.
- ⁸⁶ JENG, M.-C. et al. The effects of source/drain on deep submicrometer device performance. IEEE Transactions on Electron Devices, v.37, n.11, p.2408-2410, 1990.
- ⁸⁷ PAVANELLO, M. A. et al; An asymmetric channel SOI nMOSFET for reducing parasitic effects and improving output characteristics, Electrochemical and Solid-State Letters, v.1, p.50-52, 2000.
- ⁸⁸ PAVANELLO, M. A. et al; Graded-channel Fully Depleted Silicon-On-Insulator nMOSFET for Reducing the Parasitic Bipolar Effects, Solid-State Electronics, v. 44, n. 6, p. 917-922, 2000.
- ⁸⁹ SANZ, M. T. et al. Self-cascode SOI versus graded-channel SOI MOS transistors. IEE Proceedinf of Circuits, Devices and Systems, v. 153, n. 5, p. 461- 465, 2006.
- ⁹⁰ RAJPUT, S. S.; JAMUAR, S. S.; Low voltage analog circuit design techniques. IEEE Circuits and Systems Magazine, v. 2, n. 1, p. 24-42, 2002.
- ⁹¹ GEROSA, A.; NEVIANI, A.; Enhancing output voltage swing in low-voltage micro-power OTA using self-cascode. Electronics Letters, v. 39, n. 8, p. 638-639, 2003.
- ⁹² LEE, H., LEUNG, K. N.; MOK, P. K. T. Low-Voltage Analog Circuit Techniques Using Bias-Current Re-Utilization, Self-Biasing and Signal Superposition. Proceedings of the IEEE Conference on Electron Devices and Solid-State Circuits, p. 533-536, 2005.
- ⁹³ GIMENEZ, S. P. et al; Design of operational transconductance amplifiers with improved gain by using graded-channel SOI nMOSFETs, Proceedings of 16th Symposium on Integrated Circuits and Systems Design, p.26-31, 2003.

- ⁹⁴ SANTOS, A. A.; FLANDRE, D.; PAVANELLO, M. A.; Impact of Graded-Channel SOI MOSFET Application on the Performance of Cascode and Wilson Current Mirrors. Microelectronics Technology and Devices - SBMicro2007. v. 9, p. 441-450, 2007.
- ⁹⁵ DEHAN, M.; RASKIN, J-P ; An Asymmetric Channel SOI nMOSFET for Improving DC and Microwave Characteristics, Solid-State Electronics, v. 46, n. 7, p. 1005-1011, 2002.
- ⁹⁶ KILCHYTSKA, V. et al; Influence of Device Engineering on the Analog and RF Performances of SOI MOSFETs. IEEE Transactions on Electron Devices, v.50, n.3, p.577-588, 2003.
- ⁹⁷ PAVANELLO, M. A. et al; Low temperature operation of graded-channel SOI nMOSFETs for analog applications, Proceedings of 5th European Workshop on Low Temperature Electronics (WOLTE5), p. 23-26, 2002.
- ⁹⁸ PAVANELLO, M. A. et al; A physically based continuous analytical graded-channel SOI nMOSFET model for analog applications, Proc. of the 4th IEEE Int. Caracas Conference on Devices, Circuits and Systems, Aruba, p. D030-1 – D030-5, 2002.
- ⁹⁹ SOUZA, M. de; et al; A charge-based continuous model for Submicron Graded-Channel nMOSFET for Analog Circuit Simulation, Solid-State Electronics, v. 49, n.10, p. 1683-1692, 2005.
- ¹⁰⁰ IÑÍGUEZ, B. et al; A Physically-Based C_{∞} -Continuous Fully-Depleted SOI MOSFET Model for Analog Applications, IEEE Transaction on Electron Devices, v. 43, n 4, p. 568-575, 1996.
- ¹⁰¹ ATLAS User's Manual, SILVACO (2007).
- ¹⁰² SOUZA, M. de; PAVANELLO, M.A., FLANDRE, D.; Submicrometer Graded-Channel SOI MOSFET Modeling for Low Temperature Analog Circuit Design, Proc. of 7th International Workshop on Low Temperature Electronics (WOLTE7), v. WPP264, p. 57-64, 2006.
- ¹⁰³ MatLab (Version 6.1.0450 Release 12.1), The MathWorks, Inc, 2001.
- ¹⁰⁴ MALEVILLE, C.; MAZURÉ, C. Smart-Cut® technology: from 300 mm ultrathin SOI production to advanced engineered substrates. Solid-State Electronics, v. 48, n. 6, p. 1055-1063, 2004.
- ¹⁰⁵ TERAQ, A. et al. Measurement of threshold voltages of thin-film accumulation-mode PMOS/SOI transistors. IEEE Electron Device Letters, v.12, p.682-684, 1991.

- ¹⁰⁶ IÑIGUEZ, B. et al. A Physically-Based C_{∞} -Continuous Fully-Depleted SOI MOSFET Model for Analog Applications, IEEE Transactions On Electron Devices, v.43, n.4, p.568-575, 1996.
- ¹⁰⁷ MAES, W.; DE MEYER, K.; VAN OVERSTRAETEN, R.; Impact ionization in silicon: A review and update, Solid-State Electronics, v. 33, p. 705-718, 1990.
- ¹⁰⁸ Eldo circuit simulator, Mentor Graphics, U. S. A.
- ¹⁰⁹ LIN, S-C.; KUO, J.B.; Closed-form analytical drain current model considering energy transport and self-heating for short-channel fully-depleted SOI NMOS devices with lightly-doped drain structure biased in strong inversion, IEEE Transaction On Electron Devices, v. 49, n. 12, p. 2193-2203, 2002.
- ¹¹⁰ SOUZA, M. de; PAVANELLO, M.A.; Charge-Based continuous explicit equations for the Transconductance and Output conductance of Submicron Graded-Channel SOI MOSFET's, Microelectronics Technology and Devices - SBMicro2006, p; 217-226, 2006.
- ¹¹¹ SOUZA, M. de, PAVANELLO, M. A. Charge-Based Continuous Equations for the Transconductance and Output Conductance of Graded-Channel SOI MOSFETs. JICS - Journal of Integrated Circuits and Systems, v.2, p.104 - 110, 2007.
- ¹¹² CERDEIRA, A. et al; Advantages of Graded-Channel SOI FD MOSFET for Applications as a Quasi-Linear Resistor, IEEE Trans on Electron Devices, v.52, n.5, pp.967-972, 2005.
- ¹¹³ IC Station, Mentor Graphics, U. S. A.
- ¹¹⁴ SOUZA, M. de; et al; Graded-Channel SOI nMOSFET Model Valid for Harmonic Distortion Evaluation. Proc. 25th International Conference on Microelectronis (MIEL 2006), v. 2, p. 509-512, 2006.
- ¹¹⁵ FLANDRE, D. et al; Comparison of SOI versus bulk performances of CMOS micropower single-stage OTA's, Electronics Letters, v. 30, n.23, p. 1933-1934, 1994.
- ¹¹⁶ PELGROM, M. J. et al; Matching properties of MOS transistors, IEEE Journal of Solid-State Circuits, v. 24, p. 1433-1439, 1989.
- ¹¹⁷ SOUZA, M. de ; FLANDRE, D.; PAVANELLO, M. A. Analysis of Matching in Graded-Channel SOI MOSFETs. Microelectronics Technology and Devices - SBMicro 2007, v. 9. p. 323-332, 2007.
- ¹¹⁸ SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A. Study of Matching Properties of Graded-Channel SOI MOSFETs. JICS. Journal of Integrated Circuits and Systems, v. 3, p. 69-75, 2008.

- ¹¹⁹ CROON, J. A. et al; Physical modeling and prediction of the matching properties of MOSFETs. Proceeding of the 34th European Solid-State Device Research Conference/2004, p. 193-196, 2004.
- ¹²⁰ CROON, J.A. et al; An easy-to-use mismatch model for the MOS transistor; IEEE Journal of Solid-State Circuits, v.37, p. 1056-1064, 2002.
- ¹²¹ LAKER, K. R.; SANSEN, W. M. C.; Design of Analog Integrated Circuits and Systems, McGraw-Hill, Inc. 1994.
- ¹²² TERAOKA, A. et al; Measurement of threshold voltages of thin-film accumulation-mode PMOS/SOI transistors; IEEE Electron Device Lett., v.12, p. 682-684, 1991.
- ¹²³ DIFRENZA, R.; LLINARES, P.; GHIBAUDO, G. The impact of short channel and quantum effects on the MOS transistor mismatch. Solid-State Electronics, v. 47, n. 7, p. 1161-1165, 2003.
- ¹²⁴ GWOZIECKI, R. Et al; Optimization of V_{th} roll-off in MOSFET's with advanced channel architecture. Retrograde doping and pockets. IEEE Transactions on Electron Devices, v. 46, n. 7, p. 1551-61, 1999.
- ¹²⁵ DIFRENZA, R.; LLINARES, P.; GHIBAUDO, G.; A new model for the current factor mismatch in the MOS transistor; Solid-State Electronics, v.47, n.7, p. 1161-1171, 2003.
- ¹²⁶ PELGROM, M. J.; TUINHOUT, H. P.; VERTREGT, M.; Transistor matching in analog CMOS applications, International Electron Devices Meeting/1998, p. 915-918, 1998.
- ¹²⁷ DIFRENZA, R. et al; Effect of substrate voltage and oxide thickness on NMOSFET matching characteristics for a 0.18 μm CMOS technology; International Conference on Microelectronics Test Structures/2001, PV 14, p. 7-10, 2001.
- ¹²⁸ VANCAILLIE L. et al; MOSFET mismatch in weak/moderate inversion: model needs and implications for analog design, Proceedings of the European Solid-State Circuits Conference/2003, p. 671-674, 2003.
- ¹²⁹ VITTOZ, E.A. The design of high-performance analog circuits on digital CMOS chips. IEEE Journal of Solid-State Circuits, v. 20, p. 657-665, 1985.
- ¹³⁰ FOSSUM, E. CMOS image sensors: Electronic camera on chip. IEDM Tech Dig., p.17-25, 1995.
- ¹³¹ AFZALIAN, A.; FLANDRE, D.; Modeling of the Bulk Versus SOI CMOS Performances for the Optimal Design of APS Circuits in Low-Power Low-Voltage Applications. IEEE Trans on Electron Devices, v. 50, p. 106-110, 2003.

- ¹³² RAZAVI, B. Design of Analog CMOS Integrated Circuits. McGraw-Hill; 2002.
- ¹³³ SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A.; Advantages of Graded-Channel SOI nMOSFETs for Application as Source-Follower Analog Buffer. Artigo aceito para publicação no periódico Solid-State Electronics, 2008.
- ¹³⁴ SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A.; Improved Source-Follower Buffer Implementation by Using Graded-Channel SOI nMOSFETs. EuroSOI 2008 Conference Proceedings, v. 1, p. 35-36, 2008.
- ¹³⁵ CUNHA, A.I.A., SCHNEIDER M.C., GALUP-MONTORO C. An MOS transistor model for analog circuit design. IEEE J Solid- State Circuits, v. 33, p. 1510-1519, 1998.
- ¹³⁶ ENZ C.; KRUMMENACHER, F.; VITTOZ, E. A.; An analytical MOS transistor model valid in all regions of operation and dedicated to low-voltage and low-current applications. Analog Integr Circ and Signal Processing, v. 8, p. 83-114, 1995.
- ¹³⁷ SOUZA, M. de; et al. A Fully Analytical Continuous Model for Graded-channel SOI MOSFET for Analog Applications. Microelectronics Technology and Devices SBMicro 2004, v. PV200. p. 27-32, 2004.
- ¹³⁸ SANSEN W.; Distortion in Elementary Transistor Circuits. IEEE Trans on Circuits and Systems – II: Analog and Digital Signal Processing, v. 46, p. 315-325, 1999.
- ¹³⁹ SOUZA, M. de; FLANDRE, D.; PAVANELLO, M. A. Channel Length Influence on the Performance of Source-Follower Buffers Implemented with Graded-Channel SOI nMOSFETs. Microelectronics Technology and Devices - SBMicro2008. v.14, p.263-272, 2008.
- ¹⁴⁰ SOUZA, M. de, FLANDRE, D., PAVANELLO, M. A. Low Temperature and Channel Engineering Influence on the Behavior of Analog Source-Follower Buffers Proceedings of the Eighth International Workshop on Low Temperature Electronics. v.1, p.32 – 33, 2008.
- ¹⁴¹ SHOUCAIR, F.S.; Analytical and experimental methods for Zero-temperature-coefficient biasing of MOS transistors. Electron Letters, v. 25, n. 17, p. 1196-1198, 1989.
- ¹⁴² PAVANELLO, M. A.; MARTINO, J. A.; FLANDRE, D. High performance current mirrors using graded-channel SOI nMOSFETs, in Silicon-On-Insulator Technology and Devices 2001, The Electrochemical Society Proceedings, p. 319-324, 2001.
- ¹⁴³ LAKSHMIKUMAR, K.R.; HADAWAY, R. A.; COPELAND, M.A.; Characterization and modeling of mismatch in MOS transistors for precision analog design. IEEE Journal of Solid-State Circuit. V. 21, n. 6, p.1057-1066, 1986.

- ¹⁴⁴ FERREIRA, R. S. Caracterização elétrica de espelhos de corrente baseados em transistores GC SOI MOSFET em função da temperatura. Dissertação de mestrado – Escola Politécnica da Universidade de São Paulo.
- ¹⁴⁵ SOUZA, M. de; et al; Low temperature influence on the uniaxially strained FD SOI nMOSFETs behavior. Microelectronic Engineering, v. 84, p. 2121-2124, 2007.
- ¹⁴⁶ SOUZA, M. de; et al; Analog Operation of Uniaxially Strained FD SOI nMOSFETs in Cryogenic Temperatures, 2007 IEEE SOI Conference Proceedings. v.1, p.45-46, 2007.
- ¹⁴⁷ SOUZA, M. de, et al; Analog Operation of Uniaxially and Biaxially Strained FD SOI nMOSFETs at Cryogenics Temperatures. EuroSOI 2008 - Conference Proceedings, v. 1, p. 77-78, 2008.
- ¹⁴⁸ ROMANJEK, K. et al; New approach for the gate current source–drain partition modeling in advanced MOSFETs, Solid-State Electronics, v.47, n.10, p. 1657-1661, 2003.
- ¹⁴⁹ ASKELAND, D.R.; The Science and Engineering of Materials, 2nd Ed. Boston (EUA): Chapman & Hall, 1989.
- ¹⁵⁰ ANDRIEU, F. et al; In-depth study of strained SGOI nMOSFETs down to 30nm gate length. Proceedings of European Solid-State Device Research Conference, ESSDERC, p. 297-300, 2005.
- ¹⁵¹ BONNO, O. et al; High-Field Electron Mobility in Biaxially-tensile Strained SOI: Low Temperature Measurement and Correlation with the Surface Morphology. 2007 Symposium On VLSI Technology Digest of Technical Papers, p. 134-135, 2007.
- ¹⁵² COLINGE, J.-P. et al.; Temperature effects on trigate SOI MOSFETs. IEEE Electron Device Letters. V. 27, n. 3, p. 172-174, 2006.

APÊNDICE A

Exemplo de arquivo de simulação ATLAS de um transistor de canal gradual em $T=100K$.

```
#####
# Arquivo: WGCA100
# Simulacao de um GC SOI nMOSFET - L=0.5um and Lld/L=0.2
# Espessura da camada de silicio: tSi=50nm
# Espessura do oxido de porta: toxf=15nm
# Espessura do oxido enterrado: toxb=390nm
# Concentracao da regioa fortemente dopada: Nahd=1.2E17cm-3
# Concentracao da regioa fracamente dopada: Nahd=1.0E15cm-3
# Comprimento da regioa LDD: 0.1um
# Concentracao da regioa LDD: NaLDD=5E18cm-3
# Temperatura: 100K
# Tensao de limiar: 0.38V
#####
go atlas
TITLE Transistor GC SOI - L=0.5 / Lld/L=0.2 / T=100K - WOLTE
#####
# Especificing the initial mesh
#####
mesh space.mult=1.0
#
x.mesh loc=0.00 spac=0.05
x.mesh loc=0.23 spac=0.01
x.mesh loc=0.25 spac=0.005
x.mesh loc=0.30 spac=0.01
x.mesh loc=0.35 spac=0.005
x.mesh loc=0.50 spac=0.01
x.mesh loc=0.70 spac=0.01
x.mesh loc=0.75 spac=0.005
x.mesh loc=0.80 spac=0.01
x.mesh loc=0.85 spac=0.005
x.mesh loc=0.90 spac=0.01
x.mesh loc=0.95 spac=0.005
x.mesh loc=0.97 spac=0.001
x.mesh loc=1.2 spac=0.05
#
y.mesh loc=-0.165 spac=0.01
y.mesh loc=-0.015 spac=0.005
y.mesh loc=0.00 spac=0.002
y.mesh loc=0.01 spac=0.005
y.mesh loc=0.035 spac=0.01
y.mesh loc=0.04 spac=0.01
y.mesh loc=0.05 spac=0.005
y.mesh loc=0.07 spac=0.1
y.mesh loc=0.39 spac=0.1
y.mesh loc=0.44 spac=0.05
y.mesh loc=0.46 spac=0.01
#
region      num=1 y.max=0 oxide
region      num=2 y.min=0 y.max=0.05 silicon
region      num=3 y.min=0.05 oxide
#
```



```

***** DEFINE THE ELECTRODES *****
# 1-GATE      2-SOURCE      3-DRAIN      4-SUBSTRATE
#
electrode     name=gate   x.min=0.35 x.max=0.85 y.min=-0.165 y.max=-0.015
electrode     name=source x.max=0.1  y.min=-0.015 y.max=0.0
electrode     name=drain  x.min=1.1  y.min=-0.015 y.max=0.0
electrode     name=substrate bottom
#
***** DEFINING THE DOPING CONCENTRATIONS *****
doping        uniform conc=1.2e17 p.type reg=2  x.l=0.35 x.r=0.75
doping        uniform conc=1e15  p.type reg=2  x.l=0.75 x.r=0.85
doping        gaussian n.type conc=5e18 char=0.2 lat.char=0.00304 reg=2
x.l=0.25 x.r=0.35 y.max=0.02
doping        gaussian n.type conc=5e18 char=0.2 lat.char=0.00304 reg=2
x.l=0.85 x.r=0.95 y.max=0.02
doping        gaussian n.type conc=1e21 char=0.2 lat.char=0.00304 reg=2
x.r=0.25
doping        gaussian n.type conc=1e21 char=0.2 lat.char=0.00304 reg=2
x.l=0.95

save outf=GC02.str

# SET INTERFACE CHARGE SEPARATELY ON FRONT AND BACK OXIDE INTERFACES
interf        qf=5e10 y.max=0.1
interf        qf=5e10 y.min=0.1

# SET WORKFUNCTION OF GATE
contact       name=gate n.poly
contact       name=substrate workfunc=4.95
output minset

# SPECIFYING PHYSICAL MODELS
models kla watt bgn consrh auger srh fldmob print temp=100 incomplete ioniz
mobility mod.watt.n
solve init

method newton autonr trap maxtrap=10

solve prev
solve vgate=0.0
solve vgate=0.01
solve vgate=0.1
impact selb
impact BN1=3.5E6 BN2=3.5E6

#####
# Curva IDS x VGF
#####
# Eleva Vds para 0.1 V
solve vfinal=0.1 vstep=0.01 name=drain
# Curva Ids x Vgf (Vds=0.1 V)
solve vfinal=-0.05 vstep=-0.01 name=gate
solve vgate=-0.05
log          outf=WG1GCA100.log
solve       vfinal=3 vstep=0.01 name=gate
quit

```

APÊNDICE B

Exemplo de arquivo de simulação ELDO de um transistor de canal gradual em T=100K.

GCC - L=0.5um, Lld/L=0.5, T=100K

* Model definitions

```
.MODEL N1 NMOS LEVEL=25 TMOD=-173 R=0.5 ALPHAH=37E-7 ALPHAL=1E-7
+ NSUB=1E15 NAH=1.2E17 NAL=1E15 VT0H=0.325
+ TOF=1.5E-6 TOB=3.9E-5 TSI=5E-6 QOH=8E-9 QOL=8E-9
+ SNT= 0.99 ATS=4 BTS=4 SIGMA=0.03 ENE=1.2 LCH=3E-6 LCL=3E-6 U0H=1000
```

```
M1 4 2 5 3 N1 W=1U L=0.5U
```

```
R1 1 4 30
```

```
R2 5 3 30
```

```
vs 3 0 0v
```

```
vdd 1 0 0.1
```

```
vg 2 0 DC
```

```
.DC vg 0.01 3 0.01
```

```
.PLOT DC ID(M1)
```

```
.PRINT DC ID(M1)
```

```
.END
```

APÊNDICE C

Exemplo de arquivo de simulação ATLAS de um seguidor de fonte implementado com transistor de canal gradual em $T=300K$.

```
#####
# Arquivo: AjusteVt_Conv_300K
# Simulacao de um SOI nMOSFET fortemente dopado L=2um
# Curva Id x Vg com Vds=0.1V - ajustar Vt para 0.44V (dado experimental)
# Espessura da camada de silicio: tSi=80nm
# Espessura do oxido de porta: toxf=31nm
# Espessura do oxido enterrado: toxb=400nm
# Concentracao da regioo fortemente dopada: Nahd=6E16cm-3
# Temperatura: 300K
# Tensao de limiar: 0.47V
#####
go atlas
TITLE Transistor SOI Convencional - L=2um / T=300K
#####
# Especificying the initial mesh #
#####
mesh space.mult=1.0
#
x.mesh loc=0.00 spac=0.05
x.mesh loc=0.24 spac=0.02
x.mesh loc=0.25 spac=0.01
x.mesh loc=0.26 spac=0.02
x.mesh loc=0.30 spac=0.05
x.mesh loc=0.8 spac=0.05
x.mesh loc=1.25 spac=0.05
x.mesh loc=1.7 spac=0.05
x.mesh loc=1.84 spac=0.01
x.mesh loc=1.85 spac=0.005
x.mesh loc=1.85 spac=0.01
x.mesh loc=1.90 spac=0.02
x.mesh loc=2.2 spac=0.02
x.mesh loc=2.24 spac=0.005
x.mesh loc=2.25 spac=0.005
x.mesh loc=2.26 spac=0.01
x.mesh loc=2.5 spac=0.05
#
y.mesh loc=-0.181 spac=0.01
y.mesh loc=-0.031 spac=0.005
y.mesh loc=0.00 spac=0.002
y.mesh loc=0.01 spac=0.002
y.mesh loc=0.055 spac=0.005
y.mesh loc=0.06 spac=0.01
y.mesh loc=0.08 spac=0.005
y.mesh loc=0.09 spac=0.1
y.mesh loc=0.39 spac=0.1
y.mesh loc=0.44 spac=0.05
y.mesh loc=0.46 spac=0.01
#
region      num=1 y.max=0 oxide
region      num=2 y.min=0 y.max=0.08 silicon
region      num=3 y.min=0.08 oxide
#
```

```

***** DEFINE THE ELECTRODES *****
# 1-GATE      2-SOURCE      3-DRAIN      4-SUBSTRATE
#
electrode      name=gate      x.min=0.25 x.max=2.25 y.min=-0.181 y.max=-0.031
electrode      name=source    x.max=0.1  y.min=-0.031 y.max=0.0
electrode      name=drain     x.min=2.4  y.min=-0.031 y.max=0.0
electrode      name=substrate bottom
#
***** DEFINING THE DOPING CONCENTRATIONS *****
doping          uniform conc=6.5e16 p.type reg=2  x.l=0.25 x.r=1.85
doping          uniform conc=1e15  p.type reg=2  x.l=1.85 x.r=2.25
doping          gaussian n.type conc=1e21 char=0.2 lat.char=0.00304 reg=2
x.r=0.25
doping          gaussian n.type conc=1e21 char=0.2 lat.char=0.00304 reg=2
x.l=2.25
save outf=GC2.str

# SET INTERFACE CHARGE SEPARATELY ON FRONT AND BACK OXIDE INTERFACES
interf          qf=5e10 y.max=0.1
interf          qf=5e10 y.min=0.1

# SET WORKFUNCTION OF GATE
contact          name=gate n.poly
contact          name=substrate workfunc=4.95
contact          name=source current
output minset

# SPECIFYING PHYSICAL MODELS
models kla watt bgn consrh auger srh fldmob print temp=300
mobility mod.watt.n mumaxn.kla=1050 mumaxp.kla=350
mobility alln.watt=-0.16 al2n.watt=-2.16 al3n.watt=1.08
mobility etan.watt=1 etap.watt=0.3
mobility mrefln.watt=120 mref2n.watt=150
solve init

method newton autonr trap maxtrap=10

solve prev
solve vgate=0.0
solve vgate=0.01
solve vgate=0.1
impact selb
impact BN1=2.5E6 BN2=2.1E6 AN1=120E5 AN2=4E5 EGRAN=5E5

#####
# Curvas Vin x Vout
#####
# Eleva Vd
#####
solve vfinal=0.1 vstep=0.01 name=drain
solve vfinal=0.5 vstep=0.1 name=drain
#####
# Polariza por corriente
#####
solve isource=-0.1E-12
solve isource=-0.1E-11
solve isource=-1E-11
solve isource=-6.25E-11
#####
Eleva Vd
#####

```

```

solve vfinal=2.5 vstep=0.1 name=drain
#*****
# Sweep Vin
#*****
log      outf=BB1AcomII.log
solve    vfinal=2.5 vstep=0.01 name=gate
log off
solve vfinal=0.1 vstep=-0.1 name=gate
solve isource=-1E-10
solve isource=-1E-9
solve isource=-1E-8
solve isource=-6.25E-8
log      outf=BB2AcomII.log
solve    vfinal=2.5 vstep=0.01 name=gate
log off
solve vfinal=0.1 vstep=-0.1 name=gate
solve isource=-1E-6
solve isource=-2.5E-6
log      outf=BB3AcomII.log
solve    vfinal=2.5 vstep=0.01 name=gate
quit

```