Este trabalho apresenta um estudo da influência do crescimento epitaxial seletivo (SEG) em dispositivos tensionados mecanicamente (strain) em transistores SOI MuGFET de porta tripla. Com a evolução da tecnologia de integração de transistores, alguns efeitos parasitários são eliminados ou diminuídos, porém outros novos surgem. A tecnologia SOI MuGFETs disponibiliza dispositivos de múltiplas portas, tridimensionais. Nesses dispositivos, há um aumento da resistência de contato dos terminais devido ao estreitamento da região de canal, tornando esta resistência significativa em relação à resistência total. A utilização do Crescimento Epitaxial Seletivo (SEG) é uma das opções para diminuir a resistência total, elevando a região de fonte e dreno, causando o aumento da área de contato, diminuindo essa resistência parasitária. Em contrapartida, a utilização dos canais tensionados Uniaxiais, por filme de Si3N4, pela técnica de CESL, que é uma opção de melhora da transcondutância, mas em conjunto com o SEG afasta essa a camada de nitreto, tornando em determinada altura prejudicial ao invés de benéfico. Este trabalho foi realizado baseado em resultados experimentais e em simulações numéricas, mecânicas e elétricas de dispositivos, variando as tecnologias de tensionamento mecânico nos dispositivos com e sem SEG. Variou-se a altura do SEG em simulações, possibilitando extrapolar e obter resultados que de forma experimental não foram possíveis, permitindo um entendimento físico do fenômeno estudado. O resultados obtidos das diferentes tecnologias com e sem o uso de SEG mostraram que, em transistores SOI MuGFETs de porta tripla, o crescimento seletivo epitaxial nos dispositivos com tensão uniaxial piora a transcondutância máxima para dispositivos abaixo de 200nm de comprimento de canal, mas em contra partida torna mais prolongado o efeito pelos dispositivos acima dessa dimensão, como pode ser comprovado nos resultados obtidos.

This paper presents the study of the influence of selective epitaxial growth (SEG) devices mechanically strained (strain) in SOI transistors MuGFET triple gate. With the evolution of integration technology of transistors, some parasitic effects are eliminated or reduced, but new ones arise. MuGFETs SOI technology, devices are multiple ports, three-dimensional, these devices there is an increase in contact resistance of terminals due to the narrowing of the channel region, making considered in relation to total resistance. Use of Selective Epitaxial Growth (SEG) is one of the options to reduce the total resistance, raising the source and drain region, causing increased contact area by reducing the parasitic resistance. In contrast, the use of uniaxial strained channel by a film of Si3N4 by CESL technique is an option for improvement in transconductance, but in conjunction with the SEG away this layer of nitride, making it at some point or detrimental rather than beneficial. This study was based on experimental results and numerical simulations, mechanical and electrical devices of varying technologies in mechanical tensioning devices with and without FES, the height was varied in simulations of the FES, allowing extrapolate and obtain results that way trial was not possible, allowing a physical understanding of the phenomenon. The results of the different technologies with and without the use of FES showed that in SOI transistors MuGFETs triple gate, the selective epitaxial growth in uniaxial strained devices tends to worsen the maximum transconductance for devices below 200nm channel length, but against departure becomes more unrelenting effect on the devices above this size. As can be evidenced in the results obtained.