RICARDO DE SOUZA

**Fabricação e Caracterização de Óxidos de Porta MOS Ultrafinos
Crescidos sobre Superfícies Planas e com Degraus empregando
Processos Convencional e Pirogênico**

São Paulo

2006

RICARDO DE SOUZA

**Fabricação e Caracterização de Óxidos de Porta MOS Ultrafinos
Crescidos sobre Superfícies Planas e com Degraus empregando
Processos Convencional e Pirogênico**

Dissertação apresentada à Escola
Politécnica da Universidade de São Paulo
para obtenção do título de Mestre em
Engenharia.

Área de Concentração:
Engenharia Elétrica

Orientador:
Prof. Dr. Sebastião Gomes dos Santos Filho

São Paulo
2006

AUTORIZO A REPRODUÇÃO E DIVULGAÇÃO TOTAL OU PARCIAL DESTE TRABALHO, POR QUALQUER MEIO CONVENCIONAL OU ELETRÔNICO, PARA FINS DE ESTUDO E PESQUISA, DESDE QUE CITADA A FONTE.

Este exemplar foi revisado e alterado em relação à versão original , sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, 03 de Janeiro de 2007.

Assinatuda do autor.

Assinatura do orientador

Souza, Ricardo de

Fabricação e Caracterização de Óxidos de Porta MOS Ultra-finos Crescidos sobre Superfícies Planas e com Degraus empregando Processos Convencional e Pirogênico / Ricardo de Souza – São Paulo, 2006.

120 p.

Dissertação (Mestrado) - Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos

**1.Capacitores 2. Circuitos integrados MOS 3. Filmes finos
I. Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II.t**

Para meus pais:
Elias de Souza e
Dirce Faganello.

AGRADECIMENTOS

Ao Senhor Deus, de todas as formas e em todos os sentidos, por tudo.

Ao amigo e orientador: Professor Doutor Sebastião Gomes dos Santos Filho, pela orientação, incentivo e ajuda ao longo do trabalho.

Aos amigos: Leandro Zeidan Toquetti e Willian Aurélio Nogueira, com quem dividi processos e discussões.

Aos amigos do grupo de Engenharia de Superfícies, que de uma maneira ou outra auxiliaram com discussões e sugestões: Ronaldo, Diego, Giuliano, Cezar e Pestana.

Ao técnico Nelson Ordonez pela realização das corrosões por plasma.

Ao professor Luis da Silva Zambom pelas deposições de silício policristalino.

Ao corpo técnico do laboratório de sistemas Integráveis (LSI) que mantém toda a estrutura em funcionamento: Nelson, Adir, Gilberto, Alexandre.

Ao grupo SOI-CMOS, e em especial ao Professor Victor Sonnenberg, por permitir a caracterização elétrica dos dispositivos em seus equipamentos.

A Satie Toda, por sua ajuda e compreensão ao longo do trabalho.

Aos amigos do LSI, que contribuíram direta ou indiretamente para a realização do trabalho, mas que não foram citados.

Resumo

SOUZA, R. Fabricação e Caracterização de Óxidos de Porta MOS Ultrafinos Crescidos sobre Superfícies Planas e com Degraus empregando Processos Convencional e Pirogênico. 2006. f. Dissertação (Mestrado) – Escola Politécnica, Universidade de São Paulo, 2006.

Neste trabalho, investigou-se capacitores MOS fabricados sobre superfícies irregulares contendo formas retangulares periódicas com 100 nm de altura, obtidas a partir de corrosão por plasma localizadas. Os óxidos de porta com 4,5 nm de espessura foram crescidos em ambientes ultrapuros de O₂ ou pirogênico a fim de comparar a uniformidade de cobertura sobre os degraus verticais dos perfis retangulares. Foi mostrado que a oxidação pirogênica ou convencional na temperatura de 850 °C permite obter óxidos de porta sobre degraus com altura de 100nm com baixa corrente de fuga e alto campo de ruptura. Esse comportamento pode ser interpretado como óxidos de porta perfeitamente amoldados sobre os degraus de 100nm de altura. O impacto deste resultado é agora a possibilidade de implementar óxidos de porta para transistores de porta envolvente e FinFETs.

Palavras-Chave: capacitor, MOS, óxido de porta ultrafino, curva C-V, ruptura dielétrica.

Abstract

SOUZA, R. Fabrication and Characterization of Ultrathin MOS Gate Oxides Grown onto Flat and Stepped Surfaces using Conventional and Pyrogenic Processes. 2006. f. Dissertation (Master) – Escola Politécnica, Universidade de São Paulo, 2006.

In this work, it was investigated MOS capacitors fabricated onto periodic rectangular shapes, 100 nm in height, obtained by localized plasma etching onto silicon wafer surfaces. 4.5-nm gate oxide growth was performed in ultrapure dry O₂ or pyrogenic environments in order to compare the coverage uniformity at the step edges of rectangular shapes defined onto the silicon surfaces. It was shown that pyrogenic and conventional oxidation at 850 °C allows one to obtain gate oxides on 100nm-stepped silicon surfaces with low leakage current and high dielectric breakdown field. This behavior can be understood as highly conformal gate oxides over silicon steps with height of 100 nm. The impact of this result is now the feasibility of implementing gate oxides for surrounding gate transistors (SGT's) and FinFETs.

Keywords: capacitor, MOS, ultrathin gate oxide, C-V curve, dielectric breakdown.

Lista de figuras e tabelas

Figura 1.1.1 - Imagem de microscopia eletrônica de transmissão do transistor MOS de 35nm de comprimento de canal (Borh, 2005).	21
Figura 1.1.2 - Evolução da faixa de valores do comprimento de canal até o ano de 2005(Borh, 2005).....	22
Figura 1.1.3 - Evolução da faixa de valores de espessura do óxido de porta (e comprimento de canal) até o ano de 2003(Borh, 2003).....	22
Figura 1.1.4 - Espessura do óxido de porta até o ano de 2003(Borh,2005).	23
Figura 1.1.5 - Gráfico ilustrativo da evolução da densidade de defeitos em função do ano para diferentes gerações tecnológicas (Borh, 2005).	23
Figura 1.2.1 - Desenho esquemático de um FinFET (HUANG, 1999).....	25
Figura 1.2.2 - Detalhes da estrutura FinFET.(a) Vista tridimensional para revelar a estrutura fin. (b) Vista da seção transversal ao longo do plano A-A; (c) Vista da seção transversal ao longo do plano B-B` ; (d) Layout das máscaras (HUANG, 2001).26	
Figura 2.1.1 - Curvas $\ln(-\ln(1-F)) \times E$, onde estão representados os tipos de ruptura . Na curva inferior temos a distribuição de ruptura de 12000 capacitores onde além do ``joelho`` temos os capacitores que sofreram ruptura intrínseca . A curva superior foi tomada para capacitores com uma área maior como está indicado na figura (Wolters, 1987).	30
Figura 2.2.1 - Curva característica $J \times E$, de um capacitor MOS, onde podemos observar os diversos trechos: a) corrente de deslocamento; b) tunelamento por: Fowler-Nordheim; c) resistência série e/ou carregamento do óxido (por armadilhamento) e d)ruptura da rigidez dielétrica do óxido.....	32
Figura 2.4.1 - Comparação das distribuições de rupturas de capacitores ``estressados`` sob corrente constante (1) e sob campo constante (2).....	34
Figura 2.5.1 - Gráfico de Q_{bd} como função de J (densidade de corrente), para diferentes polarizações de porta. Note que os valores de Q_{bd} tendem a cair após J_{cr} . Na curva 1, temos uma polarização positiva aplicada à porta (inversão) enquanto que na curva 2 a polarização aplicada à porta é negativa(acumulação)(Wolters, 1987).....	35
Figura 2.6.1 - Experimento para demonstrar a geração de armadilhas através de um ``estresse`` provocado no óxido por altos campos, seguido de altas correntes. A curva 1 corresponde a CxV inicial(começando com $V_g = +10\text{ V}$), a curva 2, corresponde à curva inicial IxV , a curva 3 corresponde à curva IxV , após a formação de armadilhas, a curva 4 corresponde a uma curva CxV , extraída após a curva 3, a curva 5, corresponde a curva CxV , após aplicar $V_g = -6\text{V}$, por 2 minutos, a curva 6 corresponde à curva IxV , a curva 7, corresponde a curva CxV , extraída após a curva 6 (Harari,1997).	37
Figura 2.6.1.1 - Distribuição de campos de ruptura da rigidez dielétrica, para diferentes espessuras, com substratos dopados com caráter tipo P, e caráter tipo N. Todos os experimentos, foram realizados com tensão positiva aplicada à porta(Harari, 1977).....	38
Figura 2.7.1 - Diagramas de faixas de energia representando a diferença física entre o tunelamento por Fowler-Nordheim(a) e o tunelamento direto(b). No caso de Fowler-Nordheim, temos o tunelamento associado à barreira triangular,	

enquanto o tunelamento direto, está associado à barreira trapezoidal. Φ_b é a altura da barreira que o elétron deve transpor e V_{ox} , é a queda de potencial sobre o óxido(Shuegraf, 1994).	40
Figura 2.7.2 - Distribuição da energia média para elétrons sob ação de campo no SiO ₂ como função do campo no anodo. Estes dados experimentais, foram obtidos por técnicas de emissão no vácuo e separação de cargas e os dados teóricos foram obtidos por simulação Monte Carlo(DiMaria, 1993).	41
Figura 2.7.3 - Distribuição de energias de elétrons sob ação de campo obtidas a partir de: (a) experimento de emissão no vácuo e (b) simulações Monte Carlo, para campos no anodo na faixa de: 6,6 a 10,0MV/cm e espessura de aproximadamente 51,7nm.	42
Figura 2.8.1 - Diagrama de faixas de energia esquemático mostrando em (a) a criação de armadilhas próximo ao catodo, causada pela liberação de átomos de hidrogênio móveis de pontos próximos ao catodo e em (b) a geração de defeitos próximo ao catodo, causado pela recombinação de elétrons livres e lacunas armadilhadas, sendo que as lacunas foram geradas no corpo do óxido, próximo ao anodo, pela ionização por impacto(DiMaria, 1993).	44
Figura 2.9.1 - Taxa de degradação dQ_{ox}/dQ_{inj} versus a carga injetada Q_{inj} ($J_{inj} = +10mA\ cm^{-2}$) para: (a)12nm e (b)8,5nm, para temperaturas variando entre 248K e 423K e entre 248K e 398K, respectivamente(Vincent, 1997).	46
Figura: 2.10.1 - Mecanismo de polarização(Von Hippel, 1954).	49
Figura 2.10.2 - Modelo para cálculo do campo interno em uma molécula(Von Hippel, 1954).	50
Figura 2.10.3 - Esquema de vetores para o cálculo do campo E_2 (Von Hippel, 1954).	51
Figura 2.11.1 - Representação esquemática de uma protuberância esférica de raio r_1 localizada na interface: SiO ₂ -Si.	53
Figura 3.1.1 - Esquema simplificado de um forno de oxidação térmica.	58
Figura 3.1.2 - Diagrama esquemático dos fluxos de espécies oxidantes durante o processo de crescimento.	58
Figura 3.2.1 - Ciclos térmicos empregados no trabalho de Santos: (a) Receita de Processamento Térmico Pulsado;(b) Receita de Rampa Lenta de resfriamento(RRLR).	62
Figura 3.2.2 - Perfis AFM tridimensionais típicos obtidos após a remoção do óxido para: (a) amostras preparadas segundo a receita (RPTP) e (b) amostras preparadas segundo a receita(RRLR),(Santos, 1996).	63
Figura 3.2.3 - Histogramas de campo de ruptura para lâminas de silício processadas: (a) segundo a RRLR e (b) segundo a RPTP. Ambos com dados de 100 capacitores (Santos, 1996).	64
Figura 3.2.4 - Características: I_{xt} típicas para capacitores MOS, fabricados segundo: RRLR e RPTP e submetidos a um campo elétrico constante de 11MV/cm, (Santos, 1996).	65
Figura 3.2.5 - Diagrama esquemático do forno RTP, onde podem ser vistos os seus principais componentes (Santos, 1996).	65
Figura 4.2.1 - Formato espacial periódico retangular, obtida por corrosão por plasma localizado, sobre a superfície da lâmina de silício.	71
Figura 4.2.2 - Desenho das máscaras utilizadas na construção das trincheiras, com larguras (W) de: 30, 50 e 100 μm	72
Tabela 4.12.1 - Resumo das principais características de fabricação das amostras.	77
Figura 4.13.1 - Esquema de montagem elétrica de capacitância em alta e baixa frequência.	78

Figura: 4.13.2 - Exemplo de curvas de capacitância versus tensão, em alta e baixa frequência sobrepostas para capacitor MOS com óxido de porta de 5,5nm de espessura. ..	79
Tabela 4.13.1 - Parâmetros de entrada para extração de curvas: capacitância x tensão, em alta frequência e baixa frequência, de capacitores MOS.....	80
Figura: 4.13.3 - Curvas de alta e baixa frequência de capacitores MOS. Apenas a curva de alta frequência já inclui correção de capacitâncias parasitárias.	80
Figura 4.13.4 - Diagrama elétrico esquemático da montagem para extração da curva IxV.....	81
Figura 4.13.5 - Exemplo de curva característica de Corrente versus tensão para capacitor com óxido convencional, e superfície com trincheiras, com: 4,3nm de espessura. ...	82
Tabela: 5.1.1 - Média e desvio padrão dos capacitores pequenos (300 μm x 300 μm). Notação: 6xy, onde se: x = a, o capacitor é plano; se x =b ou c, o capacitor está sobre trincheiras. Se y =p, a oxidação é pirogênica; se y=o, a oxidação é convencional.	85
Figura 5.1.1 - Curvas típicas de Capacitância x Tensão (a), e de Condutância x Tensão (b), da amostra 6bo, de área 300 μm x 300 μm .	84
Figura 5.2.1 - Curvas CV's típicas de alta e de baixa frequência de um mesmo capacitor de 300 μm x 300 μm	87
Figura 5.2.2 – Curva típica de densidade de estados de interface(D_{it}) em função da energia (E) ao longo da faixa proibida, tendo como referência o meio da mesma(0eV), para a amostra A (lâmina plana) processada segundo a receita pirogênica.....	889
Figura 5.2.3 – Curva típica de densidade de estados de interface(D_{it}) em função da energia (E) ao longo da faixa proibida tendo como referência o meio da mesma (0eV) para a amostra B (lâmina com trincheiras) processada segundo a receita pirogênica..	889
Tabela 5.2.1 – Parâmetros extraídos das curva CxV de alta e baixa frequência: espessura do óxido (X_{ox}), concentração de dopantes (N_A), densidade efetiva de cargas no óxido (Q_{ss}/q) e densidade de estados de interface (D_{it}). Notação: xy, onde se: x = a, o capacitor é plano; se x =b ou c, o capacitor está sobre trincheiras. Se y =p, a oxidação é pirogênica; se y=o, a oxidação é convencional.....	88
Figura 5.3.1 - gráfico I x V, no qual pode-se observar o ponto onde ocorre a ruptura do capacitor.....	92
Tabela 5.3.1 - Capacitores pequenos, Medidas IV. Média e desvio padrão dos seguintes parâmetros: Corrente de Ruptura(I_{BD}), Tensão de Ruptura(V_{BD}), Área do capacitor com trincheira (A), Densidade de Corrente(J), Espessura do óxido de porta (X_{ox}), Campo de Ruptura Efetivo(E_{bdo}). Notação: 6xy, onde se: x = a, o capacitor é plano; se x =b ou c, o capacitor está sobre trincheiras. Se y =p, a oxidação é pirogênica; se y=o, a oxidação é convencional.	93
Tabela 6.1.1 - Resumo das principais características de fabricação das amostras. Notação: xy, onde se: x = A, o capacitor é plano; se x =B ou C, o capacitor está sobre trincheiras. Se y =p, a oxidação é pirogênica; se y=o, a oxidação é convencional.	95
Figura B.1 - Curva típica de corrente por tensão.....	106
Figura C.1 - Curvas C-V AF e C-V BF, onde são indicadas as regiões características, de: acumulação, depleção e inversão.....	109
Figura C.2 - Modelo capacitivo equivalente do capacitor MOS na região de inversão.	109

Figura C.3 - (a) modelo pelo qual se mede a capacitância (C_p) e a condutância (G_p); (b) modelo físico do capacitor MOS, sob a influência da resistência série.....	110
Figura C.4 - Cargas que podem estar presentes no óxido crescido termicamente.	115
Figura C.5 - Modelo capacitivo para o capacitor operando em regime de depleção e sob o efeito dos estados de interface.	118

LISTA DE SÍMBOLOS

α	polaridade de uma partícula
α_a	polarizabilidade atômica
α_d	polarizabilidade dipolar
α_e	polarizabilidade eletrônica
α_s	polarizabilidade espacial ou interfacial
A	área
Al	alumínio
B	constante da equação de Fowler-Nordheim
C_{AF}	capacitância de alta frequência
C_{FB}	capacitância de faixa plana
C_{INV}	capacitância de inversão
C_{it}	capacitância associada aos estados de interface
Cis	circuitos integrados
C_I	capacitância associada a região de inversão MOS
C_{max}	capacitância máxima
C_{maxbf}	capacitância máxima de baixa frequência
C_{min}	capacitância mínima
C_{minbf}	capacitância mínima de baixa frequência
CMOS	complementar Metal-Óxido-Semicondutor
C_{ox}	capacitância por unidade de área do óxido de porta
C_p	capacitância medida em um capacímetro no modelo paralelo
C_s	capacitância diferencial do silício por unidade de área
C_{smax}	capacitância máxima de depleção do silício por unidade de área

CxV_{AF}	curva Capacitância-Tensão de alta frequência
CxV_{BF}	curva Capacitância-Tensão de Baixa frequência
D	constante da equação de Fowler-Nordheim
D_2O	deutério
D_{it}	densidade de estados de interface
D_{max}	largura máxima da região de depleção
D_{ox}	constante de difusão do oxigênio no silício
E	campo elétrico
E_c	nível de energia na condução
E_F	nível de fermi
E_G	largura da faixa proibida (1,11eV para o Si)
E_i	nível de energia intrínseco
E^*	campo elétrico local
E_1	campo elétrico entre as placas do capacitor
E_2	campo elétrico associado aos dipolos na parede de uma cavidade
E_3	campo elétrico devido a ação individual das moléculas dentro da cavidade
E_{bd}	campo elétrico de ruptura da rigidez dielétrica do óxido de porta
E_p	campo elétrico junto a uma protuberância
E_{ox}	campo elétrico sobre o óxido
ϵ_0	permissividade no vácuo
ϵ_{SI}	permissividade elétrica no silício
ϵ_{ox}	permissividade elétrica no óxido
Φ_b	altura da barreira triangular/trapezoidal de energia
Φ_F	potencial de fermi
Φ_{ms}	diferença entre as funções trabalho entre metal e semiconductor

ψ_s	potencial de superfície
ψ_{sm}	potencial máximo de superfície
G_m	transcondutância
h	valor da constante de Planck($6,623.10^{-34}$ Js ou $4,1.10^{-15}$ eV)
$\hbar$	constante de Planck dividida por 2π (J.s)
I	corrente(A)
J	densidade de corrente (A/cm^2)
J_{cr}	densidade de corrente crítica
J_{inj}	densidade de corrente injetada(A/cm^2)
J_p	densidade de corrente na protuberância
K	constante de Boltzmann
K_a	eficiência de armadilhamento
K'	permissividade relativa do dielétrico
m	massa do elétron
m_{ox}	massa efetiva do elétron dentro do óxido
M_{H2}	massa molecular do hidrogênio
M_{N2}	massa atômica do nitrogênio
N	número de partículas elementares por unidade de volume
N_A	concentração de dopantes aceitadores
N_D	concentração de dopantes doadores
n_{H2}	número de moles de H_2
n_i	concentração de portadores intrínsecos ao semiconductor
n_{N2}	número de moles de N_2
n_{O2}	número de moles de O_2
n_t	densidade de cargas no óxido

π	valor de Pi (3,14159....)
v	expoente que descreve o processo de degradação do óxido
P	vetor polarização
Q	carga do elétron
Q_{bd}	carga-para-ruptura
Q_{ef}	carga efetiva no óxido
Q_{ox}	carga armadilhada no óxido
Q_{inj}	carga injetada no óxido
Q_{it}	carga armadilhada na interface
Q_p	densidade de cargas na parede da interface
Q_{ss}/q	densidade de carga efetiva no oxido de porta
R	constante universal dos gases
R_s	resistência em série ao capacitor MOS
r_c	raio da cavidade esférica
r_0	distância do centro da protuberância esférica até a outra interface
r_1	raio da protuberância
Si	silício
SiO_2	óxido de silício
t	tempo
T	temperatura do sistema em Kelvin
t_{bd}	tempo para ruptura(breakdown)
V	tensão aplicada
V_{cap}	tensão aplicada ao capacitor
V_{FB}	tensão de faixa plana
V_G	tensão aplicada na porta

V_{ox}	tensão aplicada ao óxido de porta
V_t	tensão de limiar
W	largura de canal
W_{dmax}	largura máxima da região de depleção
X_{ox}	espessura do óxido de porta

LISTA DE ABREVIATURAS

AFM	Atomic Force Microscopy
CMOS	Complementary Metal Oxide Silicon (Technology)
DRAM	Dynamic Random Access Memory
FN	Fowler-Nordheim
GSI	Giga Scale Integration
MOS	Metal Oxide Semiconductor
NMOSFET	Transistor de efeito de campo MOS com canal "n"
PMOSFET	Transistor de efeito de campo MOS com canal "p"
RCA	Limpeza química desenvolvida na empresa de mesmo nome
RPTP	Receita de processamento térmico pulsado
RRLR	Receita de rampa lenta de resfriamento
RTO	Rapid Thermal Oxidation
RTP	Rapid Thermal Processing
SC1	Standard Cleaning 1

SOG Spin On Glass

ULSI Ultra Large Scale Integration

VLSI Very Large Scale Integration

SUMÁRIO

1. Introdução, Justificativas, Objetivos e Organização	21
1.1 Introdução.....	21
1.2 Motivação e Justificativas	24
1.3 Objetivos do trabalho	27
1.3 Organização do trabalho.....	27
2. Características de Ruptura de Óxidos de Porta MOS	29
2.1 Tipos de Ruptura da Rigidez Dielétrica.	29
2.2 Curva característica J x E	31
2.3 Modelo de Fowler-Nordheim.....	32
2.4 Carga-para-Ruptura (Q_{bd}).....	33
2.5 Densidade de Corrente Crítica(J_{cr})	34
2.6 Processo de Desgaste do Óxido	35
2.6.1 Óxidos Ultrafinos	39
2.7 – Livre Caminho Médio do Elétron no Óxido e Sua Energia Correspondente	39
2.8 Mecanismo de Ruptura de Rigidez Dielétrica.....	43
2.8.1 Lacunas Como Agentes Causadores do Desgaste	44
2.9 Taxa de Degradação do Óxido	45
2.10 Campo Local	46
2.11 Enriquecimento do campo elétrico junto as interfaces porta/ SiO_2 e SiO_2/Si devido a rugosidade	53
3. Oxidação Térmica do Silício: Cinética e Receitas	56
3.1 Oxidação em forno Convencional.....	56
3.2 Oxidação térmica Rápida (RTO).....	61
3.3 Oxidação Úmida.....	66
3.4 Oxidação Pirogênica	66
3.4.1 Cuidados especiais com a oxidação pirogenica	69
4. Procedimentos Experimentais.....	70
4.1 Limpeza Química das Lâminas de Silício.....	70

4.2 Fabricação dos Capacitores MOS	71
4.3 Deposição de Silício Policristalino Sobre o Óxido	73
4.4 Dopagem do Silício Policristalino Depositado	73
4.5 Retirada do SOG	73
4.6 Deposição do Alumínio.....	74
4.7 Litografia para Definição dos Capacitores	74
4.8 Corrosão do Alumínio	75
4.9 Corrosão do Silício Policristalino por Plasma	75
4.10 Deposição de Alumínio nas Costas das Lâminas	76
4.11 Sinterização	76
4.12 Apresentação das Amostras.....	76
4.13 Medidas Elétricas nos Capacitores MOS	77
5. RESULTADOS E DISCUSSÕES.....	83
5.1 Medidas Capacitância x Tensão de Alta e de Baixa Frequência.....	83
5.2 Determinação de D_{it}	87
5.3 Medidas de Corrente versus Tensão.....	91
6. Conclusões e Perspectivas Futuras.....	93
6.1 Conclusões	95
6.2 Perspectivas Futuras	96
7. Bibliografia.....	98
Anexo A.	103
Anexo B.....	106
Anexo C.	108

1. Introdução, Justificativas, Objetivos e Organização

1.1 Introdução

Desde a invenção dos circuitos integrados, nos anos 60, a indústria de semicondutores tem se desenvolvido vertiginosamente e concomitantemente com a redução constante das dimensões dos dispositivos, e com o avanço da qualidade dos processos de fabricação. O número de componentes médio na pastilha de circuito integrado (Chip) tem crescido de forma exponencial com o passar do tempo regido pela lei de Moore (1965), a qual projeta um aumento de duas vezes no número de componentes por pastilha a cada 18 meses. Como exemplo desta evolução podemos citar: as tecnologias CMOS de dimensões reduzidas e as memórias dinâmicas DRAM. Uma dimensão frequentemente usada como referência, quando se trata de escalamento (diminuição de dimensão por um fator de escala), é o comprimento de canal do transistor MOS que é definido como a distância física entre fonte e dreno. A Intel espera introduzir transistores com comprimento de canal como mostrado na figura 1.1.1 ainda nessa década (Borh, 2005). A evolução do escalamento dos comprimentos de canais pode ser observado na figura:1.1.2.

Figura 1.1.1 - Imagem de microscopia eletrônica de transmissão do transistor MOS de 35nm de comprimento de canal(Borh, 2005).

Figura 1.1.2 - Evolução da faixa de valores do comprimento de canal até o ano de 2005(Borh, 2005).

Além do comprimento de canal a espessura do óxido de porta também vem sendo reduzida, como podemos observar na figura 1.1.3 (Borh, 2003).

Figura 1.1.3 - Evolução da faixa de valores de espessura do óxido de porta(e comprimento de canal) até o ano de 2003(Borh, 2003).

O estado da arte atual corresponde a uma espessura do dielétrico de porta de 1,2nm conforme ilustrado na figura 1.1.4 obtida a partir de microscopia eletrônica de transmissão de altíssima magnificação (Borh,2005).

Figura 1.1.4 - Espessura do óxido de porta até o ano de 2003(Borh,2005).

A figura 1.1.5 ilustra a evolução da densidade de defeitos com o passar do tempo para cada tecnologia de fabricação, incluindo a mais recente (65nm). Observa-se, por exemplo, que o requisito de baixa densidade de defeitos necessário ao bom desempenho e rendimento dos dispositivos de 65nm só foi atingido a partir de 2005. Para a tecnologia de 90nm este requisito havia sido atingido 2 anos antes.

Figura 1.1.5 - Gráfico ilustrativo da evolução da densidade de defeitos em função do ano para diferentes gerações tecnológicas (Borh, 2005).

O tamanho mínimo característico dos defeitos toleráveis para cada geração tecnológica diminuem aproximadamente pelo mesmo fator de escala com que os dispositivos tem suas dimensões diminuídas. O controle adequado de qualidade e a manutenção de altos níveis de rendimento de fabricação se dá pela soma diversos fatores incluindo: melhor controle do ambiente da sala limpa, melhor controle das etapas de processo, diminuição dos contaminantes presentes nos produtos químicos de limpeza, etc.

Por outro lado, o desempenho dos dispositivos MOS também depende da qualidade das etapas de processo empregadas. Por exemplo, as características da etapa de limpeza pré-oxidação de porta pode influir diretamente na rugosidade interfacial SiO_2/Si a qual deve ser controlada para valores cada vez menores condizentes com a geração tecnológica de forma a impedir que ocorra ruptura da rigidez dielétrica do óxido de porta em campos baixos.

Um outro fato importante e que não se pode esquecer é que quando se reduz a espessura do óxido de porta de um dispositivo (capacitor ou transistor), e não se reduz a tensão aplicada, pelo mesmo fator de escala, ocorre uma conseqüente elevação no campo elétrico médio através do óxido. Ou seja, o óxido fica exposto a uma condição mais crítica de campo elétrico médio, sendo exigida então uma melhora na qualidade do mesmo, para que suporte maiores campos elétricos. Somado a isso, como já mencionado, a medida que diminuimos a sua espessura, fatores como rugosidade e contaminantes orgânicos e metálicos tornam-se mais ainda mais críticos (IRENE, 2000). Por outro lado, a nitretação dos óxidos de porta junto às interfaces é ainda a principal estratégia empregada na obtenção de dielétricos de porta com espessura efetiva inferior a cerca de 4nm com nitretação (TAKAHASHI, 2003; TYAGI, 2005; ROTONDARO, 2006).

1.2 Motivação e Justificativas

Elaborar um dispositivo simples onde fosse possível analisar o desempenho elétrico do óxido de porta tanto em superfícies planas como em superfícies com degraus visando a futura construção de *finfets* e *tri-gates*. Também, uma outra motivação foi a de fabricar óxidos de porta sobre superfícies com degraus visando a fabricação de dispositivos tridimensionais.

Um exemplo de dispositivo MOS não clássico tridimensional é o chamado FinFET conforme mostrado na figura 1.2.1. Este dispositivo é constituído por pequenas tiras de Si definidas sobre um substrato SOI com uma estrutura de porta envolvente para cada uma destas tiras de silício. O FinFET é uma das mais importantes alternativas ao transistor MOS clássico para gerações futuras de componentes CMOS.

Figura 1.2.1 - Desenho esquemático de um FinFET (HUANG, 1999).

Por mais de três décadas, o transistor de efeito de campo MOS (MOSFET) foi o dispositivo básico de muitos circuitos integrados do CMOS (MOS complementar), desde microprocessadores e memórias de alta densidade até circuitos de aplicação específica para rádio-frequência. Nas últimas décadas, o comprimento de canal mínimo do transistor MOS foi escalado abaixo da faixa do 100nm, conduzindo a uma densidade mais elevada dos transistores MOS por unidade área e a um melhor desempenho em termos de maior velocidade dos dispositivos. Embora a arquitetura do transistor se tornando cada vez mais complexa, para manter o ritmo de escalamento, a operação básica do transistor permanece inalterada. Entretanto, muitos efeitos, relacionados à pequena geometria tornaram-se muito mais importantes nos transistores de hoje, comparados aos transistores MOS dos anos de 1970. Além disso, a modelagem das novas arquiteturas dos novos dispositivos, incluindo os FinFETs, vem sendo exploradas, para substituir a estrutura planas, nas próximas gerações de dispositivos CMOS.

Os dispositivos FinFET apresentam diversas vantagens. Uma vantagem inerente a este dispositivo é o fato da estrutura MOSFET de porta dupla auto alinhada ser adequada para suprimir os efeitos de canal curto em transistores com comprimento de canal abaixo de 50nm.

As características desses transistores SOI com porta vertical dupla são: a) o canal é formado sobre superfícies verticais de um filme de silício ultrafino e é controlado pelos eletrodos de porta, construídos em ambos lados da trincheira; b) a região de porta vertical dupla é obtida de forma auto-alinhada em relação à fonte e dreno; c) a área das regiões de fonte e dreno apresentam grande maleabilidade de controle; d) é possível definir canais muito curtos com dimensões inferiores a cerca de 50nm assim como larguras de “tira” de silício da mesma ordem.

Tais dispositivos tem mostrado excelente desempenho para comprimentos de porta abaixo de 18nm com excelente comportamento em canal curto. Simulações tem mostrado que a estrutura FinFET pode trabalhar inclusive com comprimento de porta abaixo de 10nm. Por isso os FinFETs são estruturas muito promissoras para o escalamento de tecnologias CMOS abaixo de 50nm (HUANG, 2001).

Figura 1.2.2 - Detalhes da estrutura FinFET.(a) Vista tridimensional para revelar a estrutura fin. (b) Vista da seção transversal ao longo do plano A-A; (c) Vista da seção transversal ao longo do plano B-B; (d) Layout das máscaras (HUANG, 2001).

Baseado na estrutura FinFET, é de suma importância estudar dielétricos de porta não apenas sobre superfícies planas, mas também sobre superfícies de paredes verticais. O controle da qualidade e do rendimento de fabricação de dielétricos de porta em paredes verticais depende não apenas das etapas de limpeza pré-oxidação, mas também das características da etapa de corrosão empregada para obter-se estas paredes incluindo as contaminações inerentes ao processo e as rugosidades resultantes.

1.3 Objetivos do trabalho

Considerando as motivações apresentadas e, também, visando a continuação dos trabalhos em andamento no âmbito do grupo de superfícies, interfaces, deposição e nanoestruturas (GSIDE) do LSI-EPUSP, fixamos os seguintes objetivos específicos para o presente trabalho:

- a) Caracterização elétrica de capacitores MOS fabricados sobre superfícies planas e sobre superfícies com degraus;
- b) Estudo experimental da influência de dois tipos de receita de oxidação, a convencional, em ambiente de oxigênio ultrapuro, e, a pirogênica, em ambiente de oxigênio e hidrogênio.

1.3 Organização do trabalho

Neste primeiro capítulo apresentamos a motivação, as justificativas e os objetivos deste trabalho. Os demais capítulos estão organizados como segue:

Capítulo 2: Neste capítulo apresentaremos uma revisão bibliográfica dos pontos mais pertinentes que tratam sobre a ruptura da rigidez dielétrica. Serão apontadas características específicas baseadas em experimentos que na maioria das vezes foram transcritos com fidelidade ou em outras apenas citados e apresentados os pontos mais relevantes. Nessa revisão destacaremos aspectos de ruptura intrínseca, do processo de ruptura da rigidez dielétrica, do mecanismo de tunelamento Fowler-Nordheim, da carga-para-ruptura(Q_{bd}), da

densidade de corrente crítica(J_{cr}), do processo de desgaste do óxido, do livre caminho médio do elétron no óxido e sua energia associada, dos mecanismos que levam ao mecanismo da ruptura da rigidez dielétrica, da taxa de degradação do óxido e por fim descreveremos o campo local.

Capítulo 3: Neste capítulo trataremos sobre os tipos de oxidação, como oxidação convencional, oxidação térmica rápida e oxidação pirogênica de porta dos capacitores planos e com trincheiras, mostrando suas principais características, vantagens e desvantagens. Mostraremos também os equipamentos (Forno) utilizados nos processos e algumas características físicas e elétricas dos óxidos de porta.

Capítulo 4: Neste capítulo trataremos dos procedimentos experimentais empregados no presente trabalho. Serão descritos os processos de limpeza das lâminas de silício, o processo de fabricação dos capacitores MOS e os cuidados tomados na construção das trincheiras com paredes verticais. Serão também detalhadas as receitas de oxidação de porta utilizadas. Na sequência, faremos uma descrição detalhada da construção destes capacitores sobre superfícies planas e contendo degraus.

Por fim, iremos fazer uma descrição de como foram realizadas as medidas nos capacitores MOS sobre superfícies planas e contendo degraus verticais. É destacado como foram feitas as medidas $I \times V$, $C \times V$ através dos equipamentos HP4140 e HP4280.

Capítulo 5: Neste capítulo apresentaremos os resultados e discussões obtidos a partir das medidas elétricas $C \times V$ e $I \times V$ e, paralelamente, também apresentaremos as discussões de forma comparativa entre os tipos de oxidação (pirogênica ou convencional) e os tipos de superfície empregadas (planas ou com degraus verticais).

Capítulo 6: Neste capítulo apresentaremos as conclusões sobre o presente trabalho e algumas perspectivas futuras para continuação do mesmo.

2. Características de Ruptura de Óxidos de Porta MOS

A literatura aponta uma série de parâmetros que podem afetar no processo de ruptura do óxido de porta (ruptura precoce, ruptura em campos médios ou ruptura intrínseca), tais como: técnica de oxidação empregada, cargas fixas no óxido, cargas fixas devido à contaminação, orientação cristalográfica do substrato, o tipo e o nível da dopagem do substrato, o grau de rugosidade das interfaces SiO_2/Si e porta/ SiO_2 , a presença de partículas na superfície da lâmina de silício antes da oxidação da mesma, imperfeições cristalográficas no substrato próximas a superfície, o grau de limpeza durante o processamento dos óxidos e a incorporação de metais no óxido de porta durante a sinterização. (Harari, 1978; Ridley, 1975; Klein, 1969; Osburn, 1972; Yang, 1975; O'Dwyer, 1974; DiStefano, 1974; Li, 1976; Solomon, 1976; Chou, 1970; Falster, 1989; DiMaria, 1993; Santos, 1996; Hu, 1998).

Neste capítulo vamos apresentar informações, conceitos, observações e até especulações sobre os mecanismos de ruptura da rigidez dielétrica. Primeiramente, é importante destacar que os óxidos de porta MOS podem ser polarizados através da tensão aplicada ou corrente injetada na porta as quais podem vir a provocar a ruptura da rigidez dielétrica após um dado intervalo de tempo de polarização. Nessa situação, dizemos que o capacitor MOS está sendo “estressado” por tensão ou corrente constante, respectivamente.

2.1 Tipos de Ruptura da Rigidez Dielétrica.

A ruptura da rigidez dielétrica do óxido de porta corresponde a um processo de destruição ou falha definitiva da estrutura ou dispositivo MOS. De acordo com a literatura (Wolters, 1987; Falster, 1989), a ruptura da rigidez dielétrica provocada por tensão aplicada (por exemplo, rampa de tensão) em uma grande população de capacitores MOS, pode resultar em três tipos de falhas, ou três tipos de ruptura a saber: ruptura precoce, ruptura em campos médios e ruptura “intrínseca”.

Wolters (1987), realizou um estudo estatístico da ruptura da rigidez dielétrica em grandes populações de capacitores MOS. Na figura 2.1.1 são mostradas curvas $\ln(-\ln(1-F)) \times E$ (onde F é a taxa acumulada de falhas e E é o campo de ruptura) onde podemos identificar rupturas precoces que ocorrem a baixos campos ($E < 1 \text{ MV/cm}$), rupturas em campos médios ($1 \text{ MV/cm} < E < 9 \text{ MV/cm}$) e finalmente temos a ruptura "intrínseca", onde o campo de ruptura parece chegar a um limite máximo, ou seja, o próprio campo de ruptura "intrínseco" que no caso dos óxidos de 40nm de espessura (figura 2.1.1) é aproximadamente 9MV/cm. A literatura reporta uma larga faixa para o valor de campo "intrínseco" como função da espessura do óxido (Harari, 1978). Vale também lembrar, que óxidos com 20nm de espessura apresentam campos "intrínsecos" da ordem de 13MV/cm (Falster, 1989; Santos, 1996). Por outro lado, a dependência do valor de campo "intrínseco" com a espessura do óxido será melhor abordada no item 2.6.1.

Figura 2.1.1 - Curvas $\ln(-\ln(1-F)) \times E$, onde estão representados os tipos de ruptura. Na curva inferior temos a distribuição de ruptura de 12000 capacitores onde além do "joelho" temos os capacitores que sofreram ruptura intrínseca. A curva superior foi tomada para capacitores com uma área maior como está indicado na figura (Wolters, 1987).

A ruptura precoce, costuma a ser associada a defeitos do tipo "agulha" (pinholes), no óxido de porta e também a presença de material particulado na superfície da lâmina de silício antes do processo de oxidação de porta. Já a ruptura em campos médios é caracterizada pela ocorrência da ruptura em campos elétricos compreendidos numa extensa faixa que vai de

aproximadamente de 1MV/cm até acima de 9MV/cm e costuma ser correlacionada, com a presença de metais ou precipitados dentro do SiO₂, ou na interface Si-SiO₂. Finalmente, a ruptura “intrínseca” costuma ocorrer para campos acima de 9MV/cm, dependendo da espessura do óxido e acredita-se que corresponda a ruptura do material SiO₂ livre da influência de defeitos, contaminações ou problemas localizados nas interfaces: Si-SiO₂ ou porta-SiO₂. No capítulo 5 e 6, baseado em nossos resultados experimentais e em dados da literatura, tentaremos elucidar a questão da ruptura “intrínseca”.

2.2 Curva característica J x E

A curva característica J x E, de um dado capacitor pode ser levantada aplicando-se uma rampa de tensão, na porta e medindo-se a corrente que passa através do capacitor. Os valores de corrente(I) e tensão (V), podem ser convertidos para densidade de corrente (J) e campo elétrico (E), dividindo-se a corrente pela área do capacitor($J=I/A$) e a tensão pela espessura do óxido($E=V/X_{ox}$), respectivamente.

Na figura 2.2.1 podemos observar uma curva característica J x E, onde estão destacados quatro trechos distintos. No trecho “a” temos a chamada corrente de deslocamento onde supostamente não há passagem de corrente através do óxido mas sim indução de cargas de um eletrodo noutro devido ao transitório representado pela rampa de tensão aplicada.(Orsini, 1978). No trecho “b”, temos a passagem de corrente através do óxido. Esta passagem de corrente ocorre por tunelamento, segundo o mecanismo proposto por Fowler e Nordheim, que será tratado no próximo item. No trecho “c”, temos um encurvamento onde, segundo a literatura, dois efeitos podem estar ocorrendo: 1) a resistência série associada ao corpo do semiconductor cuja queda de potencial passa a ser apreciável, 2) a carga armadilhada em diferentes regiões do óxido formam um campo de contenção à corrente, alterando o comportamento crescente do nível de corrente e até mesmo provocando uma pequena redução da mesma (Harari, 1977). Por fim, no trecho “d”, temos a própria ruptura caracterizada por um aumento súbito no nível de corrente, como consequência da redução súbita da resistência.

Figura 2.2.1 - Curva característica J x E, de um capacitor MOS, onde podemos observar os diversos trechos: a) corrente de deslocamento; b) tunelamento por: Fowler-Nordheim; c) resistência série e/ou carregamento do óxido (por armadilhamento) e d) ruptura da rigidez dielétrica do óxido.

2.3 Modelo de Fowler-Nordheim

O modelo de Fowler-Nordheim descreve o mecanismo de extração de elétrons de um dado eletrodo (catodo), junto ao qual temos um campo elétrico muito intenso. Nessa situação, os elétrons podem tunelar através da barreira de potencial junto ao catodo e mais tarde são acelerados em direção ao anodo pelo campo elétrico entre catodo e anodo. O mecanismo de Fowler-Nordheim é descrito pela seguinte equação (Lenzlinger, 1969; Weindberg, 1922):

$$J = D.E^2 e^{-\beta/E} \quad (2.3.1)$$

onde

$$\beta = \left(\frac{4}{3}\right) \left[\frac{\sqrt{2m_{ox}}}{q\hbar} \right] \sqrt{\phi_0} \quad (2.3.2)$$

e

$$D = \frac{q^3 \cdot m}{16 \cdot \pi \cdot h \cdot m_{ox} \cdot \phi_0} \quad (2.3.3)$$

onde E é o campo elétrico aplicado, m é a massa do elétron livre ($9,1 \times 10^{-31}$ kg), m_{ox} é a massa efetiva do elétron dentro do óxido (aproximadamente $m/2$ no óxido de silício), ϕ_0 é a altura da barreira de potencial no catodo, $\hbar = h/2\pi$, h é o valor da constante de Plank ($6,62 \times 10^{-34}$ Js ou $4,1 \times 10^{-15}$ eV) e q é a carga do elétron ($1,6 \times 10^{-19}$).

2.4 Carga-para-Ruptura (Q_{bd})

Um parâmetro de grande importância, introduzido por Wolters (1987), e que hoje é utilizado na caracterização de óxidos é a integral temporal da corrente que passa através do óxido durante todo o processo de “estresse” por tensão ou corrente até a ruptura dielétrica desse óxido. Este fator é chamado de carga-para-ruptura (Q_{bd} - charge-to-breakdown), (Wolters, 1987).

Se for injetada uma corrente constante no capacitor, consequentemente uma densidade de corrente constante, o (Q_{bd}), pode ser representado como o produto entre a densidade de corrente (J) e o tempo para a ruptura (t_{bd}), ou seja :

$$Q_{bd} = J \cdot t_{bd} \quad (2.4.1)$$

Wolters (1987) observou que, independentemente do processo de “estresse” ser realizado, por uma tensão constante ou pela injeção de uma densidade de corrente constante, as distribuições de falhas são muito próximas. Ou seja, os capacitores que rompem de forma “Intrínseca”, o fazem independentemente do tipo de “estresse” sofrido e apresentam valores para Q_{bd} muito próximos, conforme pode ser visto na figura 2.4.1.

Figura 2.4.1 - Comparação das distribuições de rupturas de capacitores “estressados” sob corrente constante(1) e sob campo constante(2).

O campo elétrico encontrado por Wolters como “intrínseco” foi de 9 a 13MV/cm, para óxidos com espessura na faixa de 40 a 20nm, respectivamente.

2.5 Densidade de Corrente Crítica(J_{cr})

Wolters (1987) também constatou a existência de uma densidade de corrente crítica (J_{cr}), ou seja, uma densidade de corrente acima da qual, o parâmetro Q_{bd} deixa de ser constante. A figura: 2.5.1 mostra o gráfico de Q_{bd} como função da densidade de corrente obtido através de capacitores MOS, com óxido de 26,6nm de espessura, área de porta de $2 \times 10^{-4} \text{cm}^2$, sobre substrato tipo P, e porta de alumínio. Na figura 2.5.1 são apresentadas duas curvas; a curva (1) obtida em regime de inversão e a curva (2) em regime de acumulação. Note que em ambos os casos, o valor de Q_{bd} cai substancialmente a partir de um determinado valor crítico de densidade de corrente.

Figura 2.5.1 - Gráfico de Q_{bd} como função de J (densidade de corrente), para diferentes polarizações de porta. Note que os valores de Q_{bd} tendem a cair após J_{cr} . Na curva 1, temos uma polarização positiva aplicada a porta (inversão) enquanto que na curva 2 a polarização aplicada a porta é negativa (acumulação) (Wolters, 1987).

A queda em Q_{bd} observada para valores acima de J_{cr} (figura 2.5.1), segundo Wolters, pode ser explicada considerando a presença de armadilhas no dielétrico que seriam preenchidas e poderiam reemitir suas cargas durante o processo de “estresse”. Dessa forma, em regimes de baixa injeção, chegar-se-ia a um equilíbrio entre armadilhamento e desarmadilhamento. No entanto, em regimes de injeção elevada, a ocupação das armadilhas se aproxima de 100%. Assim a injeção seria confinada a pontos livres dessa carga espacial inibidora reduzindo a área para a passagem dessa corrente. O desgaste passaria a ser concentrado em determinados pontos, o que resultaria em uma antecipação da ruptura da rigidez dielétrica do óxido.

2.6 Processo de Desgaste do Óxido

A ruptura da rigidez dielétrica em óxidos finos costuma ser descrita, como um processo de duas etapas: inicialmente o processo de “desgaste”, em que se acumularia um dano na estrutura e, por fim, a ruptura em si, ou seja, os danos se tornariam grandes o bastante permitindo a formação de um ou mais caminhos que curto-circuitariam a porta com o substrato (Schuegraf, 1994).

Segundo Dumin (1995), durante o processo de “estresse” a altas tensões elétricas, as ligações químicas seriam quebradas resultando em armadilhamento, tanto no interior do óxido como nas interfaces. Em um primeiro momento, as armadilhas seriam positivamente carregadas, mas poderiam na seqüência carregarem-se positivamente ou negativamente ou ainda tornarem-se neutras. As alterações no tipo de carregamento das armadilhas não as aniquilariam, uma vez que as armadilhas não devem ser confundidas com portadores de carga (elétrons ou lacunas).

Harari (1977) trabalhou com espessuras de óxido de porta na faixa de 3 e 30nm e observou que tanto a corrente máxima no instante anterior a ruptura, como a tensão máxima atingida, são menores à medida que se reduz a taxa de rampa de tensão aplicada (V/s). Esta é uma indicação clara de que o efeito provocado pelos danos seria acumulativo. No entanto, esse comportamento tende a ficar menos evidente, para óxidos mais finos.

Um outro fato observado por Harari foi a alteração no comportamento da curva CxV após a amostra ser submetida a um alto campo elétrico (inferior ao campo de ruptura). Também, esse efeito tende a ficar menos evidente com a redução da espessura do óxido. Essa alteração no comportamento da curva CxV pode ser corrigida ou revertida pela aplicação de uma tensão inversa no capacitor (a curva CxV fica bem comportada). No entanto, essa possibilidade de correção ou reversão não é observada no comportamento IxV (Harari, 1977), como pode ser visto na figura 2.6.1.

Na figura 2.6.1 temos sete curvas, cada uma obtida após cada passo do experimento. A curva 1, foi extraída do capacitor, antes que ele sofresse qualquer “estresse”. Na curva 1, podemos observar o comportamento que é o padrão para uma curva CxV. Na curva 2, temos uma curva IxV inicial. Na verdade, o que se fez foi aplicar uma rampa de tensão ao capacitor, até que se chegasse a uma corrente da ordem de 10^{-5} A e, a partir desse momento, manteve-se essa tensão fixa aplicada ao óxido até que a corrente atingisse 10^{-7} A. Nesse momento, reduziu-se a tensão progressivamente e extraiu-se também a curva 3, onde podemos observar que houve uma alteração no comportamento IxV. Na seqüência foi levantada a curva 4 que mostra uma alteração no comportamento CxV. Verifica-se que houve um deslocamento, no nível de capacitância de acumulação, ou seja, temos uma menor capacitância máxima, para baixos níveis de tensão. Após estas medidas descritas acima, o capacitor foi submetido a uma

tensão de -6V(inverteu-se os pólos), por um período de 2 minutos, e extraiu-se novamente, a curva CxV(curva 5), e a curva IxV(curva 6). Na curva 5, podemos notar que o comportamento CxV, foi restaurado, mas o comportamento IxV,(curva 6), ficou quase que inalterado. Na sequência foi levantada a curva 7, onde temos novamente alterado o comportamento da curva CxV (próximo da curva 4), indicando que o levantamento da curva 6, representou o fator desencadeador dessa alteração.

Figura 2.6.1 - Experimento para demonstrar a geração de armadilhas através de um “estresse” provocado no óxido por altos campos, seguido de altas correntes. A curva 1 corresponde a CxV inicial(começando com $V_g = +10$ V), a curva 2, corresponde a curva inicial IxV, a curva 3 corresponde a curva IxV, após a formação de armadilhas, a curva 4 corresponde a uma curva CxV, extraída após a curva 3, a curva 5, corresponde a curva CxV, após aplicar $V_g = -6$ V, por 2 minutos, a curva 6 corresponde a curva IxV, a curva 7, corresponde a curva CxV, extraída após a curva 6(Harari,1997).

Uma possível justificativa para o conjunto de fenômenos observados na figura 2.6.1 seria considerá-los como resultado de um armadilhamento de cargas negativas, em pontos danificados da rede (Harari, 1977).

Durante o processo de “estresse”, a medida em que o óxido vai sendo danificado, ocorre a formação das chamadas armadilhas. Essas armadilhas seriam capazes de capturar elétrons, e formar regiões de concentração, ou seja, regiões carregadas negativamente, onde

surgiriam campos contrários, que repeliriam elétrons, inibindo assim, a passagem de corrente através do óxido. Até o momento, os fatos expostos, parecem confirmar a existência dessas armadilhas, pois dessa forma, a queda no nível de corrente no limiar da ruptura do dielétrico estaria explicada.

2.6.1 Óxidos Ultrafinos

Um resultado reportado por Harari (1977) que em um primeiro momento causa estranheza, foi a obtenção de campos de ruptura da ordem de 28MV/cm, para óxidos de aproximadamente 3nm (figura 2.6.1.1), muito acima dos 13MV/cm (valor “intrínseco” segundo a literatura, no entanto, para óxidos mais espessos).

Outro fato observado por Harari foi a elevada densidade de corrente, para capacitores com óxido fino, algo entre 1 e 50A/cm², valor que é várias ordens de grandeza maior do que o observado em capacitores com óxido espesso (Harari, 1977).

Figura 2.6.1.1 - Distribuição de campos de ruptura da rigidez dielétrica, para diferentes espessuras, com substratos dopados com caráter tipo P, e caráter tipo N. Todos os experimentos, foram realizados com tensão positiva aplicada à porta(Harari, 1977).

Podemos ver claramente na figura 2.6.1.1 que os óxidos mais finos rompem em campos substancialmente mais elevados, porque segundo Harari, apresentam uma menor densidade de elétrons armadilhados em estados profundos, dentro do óxido, rompendo a

elevados campos. Já os óxidos espessos, rompem em campos elétricos menores devido a grande densidade de elétrons armadilhados em estados profundos, fazendo com que o campo interno local, atingisse a mesma intensidade dos campos observados em óxidos finos (Harari, 1977).

Harari (1977) também especulou que as armadilhas profundas são geradas predominantemente, próximo ao eletrodo do qual os elétrons são injetados. Quando preenchidas com esses elétrons (as armadilhas), o campo interno seria aumentado, no corpo do óxido, causando a quebra das ligações Si-O.(Harari, 1977).

Por outro lado, Apte (1993) observou que, quanto maior a densidade de corrente injetada, menor o valor de Q_{bd} e que quanto maior o campo (E) aplicado, menor o valor de Q_{bd} . Também observou para óxidos da ordem de 3 a 7 nm que um aumento da temperatura reduz o Q_{bd} , mas este efeito vai sendo mascarado progressivamente, para óxidos mais espessos. Além disso, a teoria de Apte diz que o mecanismo de ruptura ocorre devido aos danos físicos causados ao óxido por elétrons energéticos que o atravessam. Nesse caso, durante o processo de “estresse”, os elétrons tunelariam através da barreira triangular de energia(figura 2.7.1), via mecanismo de Fowler-Nordheim(FN), viajando através da faixa de condução do óxido e sofrendo eventos de espalhamento até atingirem o anodo.

2.7 – Livre Caminho Médio do Elétron no Óxido e Sua Energia Correspondente

Em um outro trabalho, Apte (1994) reporta sobre os valores para o livre caminho médio do elétron no óxido (a distância média percorrida por um elétron entre colisões), algo na faixa de 0,8 à 1,5nm, dependendo do campo elétrico aplicado. Dessa forma, óxidos com espessura da ordem do livre caminho médio poderiam permitir aos elétrons um tunelamento direto (figura 2.7.1),ou seja, o elétron sofreria um transporte balístico, não interagindo com a rede.

Considerando óxidos mais espessos, a energia média que um elétron adquiriria sob um campo elétrico na faixa de 5 a 13MV/cm, seria algo entre 4 e 6eV. Note que esses elétrons

não são mono-energéticos, isto é, apresentam uma distribuição de energias centradas, por exemplo em 6eV quando o campo elétrico é da ordem de 13MV/cm.

Apte (1994), nesse mesmo trabalho, reporta também do que ele chama de “elêtron sortudo”, que nada mais é do que um elétron que consegue percorrer distâncias maiores ou muito maiores que 2,5nm, sem sofrer choque com a rede e assim habilitando-se a atingir energias da ordem de: 8 a 9eV, que é uma energia elevada o suficiente para quebrar ligações Si-O cuja energia de ligação é de aproximadamente 7,5eV (Hirose, 1991).

Figura 2.7.1 - Diagramas de faixas de energia representando a diferença física entre o tunelamento por Fowler-Nordheim(a) e o tunelamento direto(b). No caso de Fowler-Nordheim, temos o tunelamento associado a barreira triangular, enquanto o tunelamento direto, está associado a barreira trapezoidal. Φ_b é a altura da barreira que o elétron deve transpor e V_{ox} , é a queda de potencial sobre o óxido(Shuegraf, 1994).

DiMaria (1993) apresentou um tratamento energético do elétron sob a ação do campo para diferentes espessuras de forma bastante detalhada. Segundo ele, o processo de “desgaste” na camada de óxido é causado basicamente por dois fatores: a criação das armadilhas e a ionização por impacto. As energias médias desses processos seriam: 2 e 9eV, respectivamente.

Figura 2.7.2 - Distribuição da energia média para elétrons sob ação de campo no SiO_2 como função do campo no anodo. Estes dados experimentais, foram obtidos por técnicas de emissão no vácuo e separação de cargas e os dados teóricos foram obtidos por simulação Monte Carlo (DiMaria, 1993).

Figura 2.7.3 - Distribuição de energias de elétrons sob ação de campo obtidas a partir de: (a) experimento de emissão no vácuo e (b) simulações Monte Carlo, para campos no anodo na faixa de: 6,6 a 10,0MV/cm e espessura de aproximadamente 51,7nm.

Dados teóricos e experimentais apresentados por DiMaria mostram claramente que a distribuição de energias médias nunca excede 6eV (figura 2.7.2). No entanto, como pode ser visto na figura 2.7.3, existe o que podemos chamar de "caudas" da distribuição de energias dos elétrons indicando que energias maiores poderiam ser atingidas. Uma vez que a largura da faixa proibida("gap") do óxido está em torno de 9eV, apenas elétrons com energias

maiores(pertencentes à cauda da distribuição energética) poderiam provocar a ionização por impacto.

2.8 Mecanismo de Ruptura de Rigidez Dielétrica

Segundo DiMaria (1993), o processo de degradação produzido por criação de armadilhas ou ionização por impacto, pode ser entendido com o auxílio da figura 2.8.1. A criação de armadilhas (figura: 2.8.1-a), ocorreria quando algum elétron com energia maior que 2eV atingisse um hidrogênio de um ponto defeituoso próximo à interface do anodo. A espécie hidrogênio tornaria-se livre e móvel e migraria em direção à outra interface, onde produziria estados de interface e uma distribuição de armadilhas para elétrons junto a esta interface. Na degradação produzida por ionização por impacto, lacunas móveis produzidas no corpo do óxido próximo ao anodo, moveriam-se sob o campo aplicado, em direção a interface catodo-óxido, onde algumas seriam armadilhadas em estados energéticos profundos.

Posteriormente, alguns elétrons injetados do catodo recombinariam-se com essas lacunas armadilhadas produzindo estados de interface e armadilhas próximas ao catodo. DiMaria observou experimentalmente que o primeiro processo(figura: 2.8.1-a) é fortemente dependente da temperatura. Ou seja, a medida que se aumenta a temperatura, esse efeito é favorecido e quando se reduz a temperatura, temos o efeito dificultado, chegando a suprimí-lo. Já a ionização por impacto é independente da temperatura, ou seja, aumentando-se ou reduzindo-se a temperatura, foram observadas as mesmas taxas de degradação. Mas existe também uma relação entre essas energias e a espessura do óxido. Óxidos espessos apresentariam ambos os mecanismos de degradação, mas a medida que se reduzisse a espessura, por exemplo, para valores entre 10 e 20nm, seriam necessários altos campos para que ambos os mecanismos se manifestassem simultaneamente. Para espessuras na faixa de 4 a 10nm, a ionização por impacto seria mínima ainda que o campo fosse elevado, mas a criação de armadilhas por elétrons, com energias típicas de 2eV ainda ocorreria. Por outro lado, para espessuras menores do que 4nm, ambos os efeitos são minimizados de forma considerável, sendo necessário campos elevadíssimos, para observá-los novamente(DiMaria, 1993).

Figura 2.8.1 - Diagrama de faixas de energia esquemático mostrando em (a) a criação de armadilhas próximo ao catodo, causada pela liberação de átomos de hidrogênio móveis de pontos próximos ao catodo e em (b) a geração de defeitos próximo ao catodo, causado pela recombinação de elétrons livres e lacunas armadilhadas, sendo que as lacunas foram geradas no corpo do óxido, próximo ao anodo, pela ionização por impacto (DiMaria, 1993).

2.8.1 Lacunas Como Agentes Causadores do Desgaste

Muitos pesquisadores, assim como DiMaria(veja item anterior), acreditam que não só temos o transporte de elétrons mas também o de lacunas através do óxido. Neste caso, as lacunas contribuiriam de forma decisiva no processo de desgaste do óxido. Inclusive, é atribuído a este agente (as lacunas), a explicação ao fato de que para menores espessuras temos óxidos aparentemente mais resistentes(Schuegraf, 1994).

O que ocorre, segundo as teorias de Schuegraf (1994), e DiMaria (1993), é que os elétrons que tunelaram através do óxido e chegaram ao outro lado podem estar com energia elevada e, num choque com a rede, poderiam transferir sua energia para um elétron de

valência. Esse elétron seria liberado e seguiria em sentido contrário ao campo, deixando em seu lugar uma lacuna que, por sua vez, poderia ser acelerada pelo campo e adquiriria energia suficiente para entrar no óxido como uma lacuna quente. Dessa forma, as lacunas, ao atravessarem o óxido, além de danificá-lo, constituíram uma nova componente de corrente.

No entanto, à medida em que se reduz a espessura do óxido, surge um novo fenômeno. Não mais o tunelamento se dá apenas através da barreira triangular (veja figura: 2.7.1), isto é, surge um tunelamento pela barreira trapezoidal. Como consequência, os elétrons que tunelam sob essa nova condição tem uma energia média menor que no caso anterior. Dessa forma, a probabilidade de formação de lacunas quentes ficaria reduzida, minimizando o dano provocado ao óxido pelas lacunas (Shuegraf, 1994). Isso justificaria os resultados encontrados por alguns pesquisadores, inclusive Harari, que apontam para campos de ruptura (E_{bd}) e carga-para-ruptura(Q_{bd}), maiores para espessuras menores.

2.9 Taxa de Degradação do Óxido

Vincent (1997) definiu o que ele chamou de taxa de degradação do óxido que seria dada por dQ_{ox}/dQ_{inj} onde Q_{ox} é a carga que fica armadilhada no óxido e Q_{inj} é a carga injetada no mesmo. Ele relacionou essa taxa de degradação com a temperatura. O resultado está apresentado na figura: 2.9.1 para duas espessuras de óxido distintas(12 e 8,5nm). Podemos observar nesta figura a evolução da taxa de degradação do óxido como função da carga injetada para as espessuras mencionadas em diversas temperaturas. Esses dados mostram que a degradação parece seguir uma ‘lei de potência’ (equação 2.9.1), que é independente da temperatura.

$$\frac{dQ_{ox}}{dQ_{inj}} = -k_a Q_{inj}^v \quad (2.9.1)$$

Uma vez que o comportamento apresentado na figura: 2.9.1 não pode ser explicado pela geração de armadilhas ou por um modelo de primeira ordem de armadilhamento/desarmadilhamento, o mecanismo de degradação foi modelado por Vincent através da lei de potência dada pela equação 2.9.1 onde K_a representa a eficiência de armadilhamento,

enquanto o expoente v engloba o processo de degradação. Na verdade, os parâmetros desta lei de potência dependem do perfil da seção de choque de captura e do perfil da densidade de armadilhas ao longo do óxido (Vincent, 1997).

Figura 2.9.1 - Taxa de degradação dQ_{ox}/dQ_{inj} versus a carga injetada Q_{inj} ($J_{inj} = +10 mA cm^{-2}$) para: (a) 12 nm e (b) 8,5 nm, para temperaturas variando entre 248 K e 423 K e entre 248 K e 398 K, respectivamente (Vincent, 1997).

Vincent (1997) observou também que quanto maior a temperatura, maior a eficiência de armadilhamento K_a . Isso pode ser explicado qualitativamente pelo fato de que a temperatura modifica a distribuição de energia dos elétrons no catodo (alteram o nível de Fermi), (Vincent, 1997).

2.10 Campo Local

Nesse item vamos relacionar o campo elétrico local dentro do material dielétrico com o campo elétrico macroscópico aplicado entre catodo e anodo (Von Hippel, 1954). Um material dielétrico reage sob a ação de um campo elétrico uma vez que contém portadores de carga que podem ser deslocados. Daí surge o fenômeno de polarização que pode ser descrito como a formação de dipolos ao longo do material. Uma vez aplicado um campo, esses dipolos

tendem a se alinhar em paralelo ao mesmo. Pode-se então, definir o vetor polarização como sendo densidade de cargas superficiais no anodo ou catodo, cuja expressão matemática é dada por:

$$P = (\epsilon' - \epsilon_0)E = (k' - 1)\epsilon_0.E \quad (2.10.1)$$

Por outro lado, o vetor polarização “P” também pode ser entendido como o momento de dipolo por unidade de volume do material. Essa interpretação de “P” permite o acesso às grandezas “macroscópicas” no mundo molecular. Tal acesso começa por considerar que o momento de dipolo por unidade de volume do material pode ser entendido como o resultado da ação somada de N momentos elementares de dipolo $\bar{\mu}$, ou seja;

$$P = N.\bar{\mu} \quad (2.10.2)$$

O momento médio de dipolo μ de partículas elementares, pode também ser assumido como proporcional ao campo elétrico local E que atua na partícula. Portanto temos:

$$\mu = \alpha.E \quad (2.10.3)$$

O fator de proporcionalidade α , aqui chamado de polarizabilidade, mede a flexibilidade da partícula, que nada mais é do que o momento médio de dipolo por unidade de campo. Dimensionalmente, isto corresponde a:

$$[\alpha] = \left[\frac{s^2.C^2}{Kg} \right] = [\epsilon.m^3] \quad (2.10.4)$$

onde ϵ é a permissividade.

As equações: 2.10.1, 2.10.2 e 2.10.3, levam a duas alternativas para expressões de polarização pela união da medida macroscópica da permissividade com três parâmetros moleculares: o número N de partículas elementares por unidade de volume, a polarizabilidade

α , e a ação do campo local E' . Esse campo irá diferir do campo aplicado externamente E devido o efeito de polarização do dielétrico que o envolve.

Das equações: 2.10.1, 2.10.2 e 2.10.3, temos:

$$P = (K' - 1)\epsilon_0.E = N.\alpha.E' \quad (2.10.5)$$

Matéria, sob o ponto de vista elétrico, consiste de átomos positivamente carregados circundados por nuvens(negativas) de elétrons. Sob a aplicação de um campo elétrico externo, os elétrons são deslocados levemente em relação ao núcleo de dipolos que por sua vez, induzem e causam a polarização eletrônica dos materiais. Átomos de diferentes tipos de moléculas normalmente não irão dividir seus elétrons simetricamente. Assim as nuvens de elétrons serão deslocadas excentricamente através de átomos fortemente ligados. Os átomos, por sua vez, adquirem cargas de polaridade oposta e um campo externo agirá nessas cargas tendendo a alterar a posição de equilíbrio. Desse deslocamento de átomos carregados ou grupo de átomos em relação uns aos outros, surgirá um segundo tipo de momento de dipolo induzido. Dessa forma, esse momento é criado representando a polarização atômica do dielétrico. A distribuição assimétrica de cargas entre as partes da molécula faz surgir um momento de dipolo permanente, que existe mesmo na ausência de um campo externo. Tais momentos experimentam um torque, quando do campo aplicado, que tende a orientá-los na direção do mesmo. Consequentemente, dipolos podem também surgir como resultado desse efeito.

Esses três mecanismos de polarização, caracterizados pelas polarizabilidades: eletrônica α_e , atômica α_a e dipolar α_d , são resultados das cargas que estão localmente ligadas a átomos, em moléculas, ou em estruturas de sólidos e líquidos. Além disso, tem-se a existências de cargas que podem migrar por alguma distância através do dielétrico. Tais portadores podem ser impedidos de se movimentarem ou pelo armadilhamento destes no material ou na interface, ou simplesmente por esses não poderem livremente descarregarem e alocarem-se nos eletrodos resultando numa carga espacial e numa distorção no campo macroscópico. Tal distorção traz, a um observador externo, o efeito de um aumento na capacitância da amostra. Assim, podemos até considerar um quarto mecanismo de

polarização, a polarização pela carga espacial ou interfacial α_s . Os quatro mecanismos apresentados estão representados na figura: 2.10.1.

Por serem independentes uns dos outros, pode-se escrever a polarizabilidade total α de um material dielétrico como a soma de quatro termos conforme segue:

$$\alpha = \alpha_e + \alpha_a + \alpha_d + \alpha_s \quad (2.10.6)$$

onde cada termo representa uma contribuição individual.

Figura: 2.10.1 - Mecanismo de polarização(Von Hippel, 1954).

O campo local E' é idêntico ao campo aplicado externamente para gases a baixa pressão, onde a interação entre as moléculas pode ser desconsiderada. No entanto em alta pressão ou em fases líquidas ou sólidas, o campo agindo sobre uma molécula A(que será

adotada por nós como referencia), pode ser modificado pela polarização que a envolve. Para analisar este efeito, consideraremos a figura 2.10.2.

Figura 2.10.2 - Modelo para cálculo do campo interno em uma molécula(Von Hippel, 1954).

Considerando a molécula “A” circundada por uma esfera imaginária, se a molécula do interior da esfera for removida enquanto a polarização externa permanecer congelada, o campo agindo sobre a molécula A será resultado de duas forças, uma devido as cargas livres nos eletrodos do capacitor (E_1), e outra devido às terminações de dipolos alinhados nas paredes da cavidade(E_2). Na verdade existem moléculas dentro da esfera e estas estão tão próximas de A, que sua posição e forma individual tem de ser considerada. Isso traz uma contribuição adicional E_3 ao campo local E' , donde chegamos a:

$$E' = E_1 + E_2 + E_3 \quad (2.10.7)$$

A contribuição das cargas livres nos eletrodos é, por definição, igual a intensidade do campo aplicado.

$$E_1 = E \quad (2.10.8)$$

Para calcular E_2 devemos lembrar que a densidade de carga nas paredes da cavidade é determinada através da componente normal do vetor polarização P , conforme segue:

$$Q_p = P \cdot n \cdot dA = P \cdot \cos \theta \cdot dA \quad (2.10.9)$$

Cada elemento “dA” da superfície da esfera contribui junto a “A” de acordo com a lei de Coulomb do campo radial (veja figura: 2.10.2).

$$dE_2 = \frac{P \cdot \cos \theta}{\epsilon_0 \cdot 4 \cdot \pi \cdot r_c^2} \cdot dA \quad (2.10.1)$$

Para cada elemento superficial dA existe uma mesma componente vertical mais uma componente horizontal oposta.

Figura 2.10.3 - Esquema de vetores para o cálculo do campo E_2 (Von Hippel, 1954).

Assim, apenas as componentes verticais $dE_2 \cdot \cos \theta$, contribuem com o campo orientado paralelamente.

$$E_2 = \int_{\text{esfera}} \frac{P \cdot \cos^2 \theta}{\epsilon_0 \cdot 4 \cdot \pi \cdot r_c^2} \cdot dA \quad (2.10.11)$$

Dividindo-se a parede da cavidade em anéis e integrando em relação a θ , pode-se obter a contribuição das cargas na parede da cavidade para o campo local total. Assim temos:

$$dA = 2 \cdot \pi \cdot \text{sen } \theta \cdot r \cdot d\theta \quad (2.10.12)$$

e

$$E_2 = \int_0^\pi \frac{P \cos^2 \theta}{\epsilon_0 \cdot 4 \cdot \pi \cdot r_c^2} \cdot 2 \cdot \pi \cdot \text{sen } \theta \cdot d\theta \quad (2.10.13)$$

Resultando em:

$$E_2 = \frac{1}{3} \cdot \frac{P}{\epsilon_0} \quad (2.10.14)$$

Ou ainda:

$$E_2 = \frac{E}{3} \cdot (k' - 1) \quad (2.10.15)$$

A avaliação de E_3 surge da ação individual de moléculas dentro da esfera conforme já dissemos anteriormente e requer uma informação precisa do arranjo geométrico e da polarizabilidade das partículas contribuintes. No nosso caso, podemos considerar que a contribuição de cada elemento individual que envolve a partícula “A” se cancela mutuamente. Então:

$$E_3 = 0 \quad (2.10.16)$$

Esta é uma boa aproximação e foi feita pela primeira vez por Mossotti em 1850. Substituindo-se as expressões de E_1 e E_2 na equação 2.10.13, chegamos a seguinte equação para o campo local E' :

$$E' \cong E_1 + E_2 = E + \frac{P}{3\epsilon_0} = \frac{E}{3} \cdot (k' + 2) \quad (2.10.17)$$

Isto significa dizer que o campo local, devido aos dipolos formados pela polarização aplicada externamente é maior do que o campo externo aplicado. Em sendo $k' = 3,9$ para o óxido de silício, o campo local pode chegar a ser o dobro do campo elétrico aplicado, o que é um resultado bastante interessante.

2.11 Enriquecimento do campo elétrico junto às interfaces porta/SiO₂ e SiO₂/Si devido a rugosidade

Um outro ponto de suma importância no estudo da ruptura da rigidez dielétrica em óxidos de porta é o efeito de enriquecimento do campo elétrico nas interfaces especificamente junto a asperezas pontiagudas. Estes campos localizados podem induzir maiores densidades de corrente locais junto ao catodo, promovendo assim a existência de “tubos” de corrente através do óxido. Por outro lado, estes campos maiores podem desencadear ou iniciar o processo de ruptura pela quebra das ligações: Si-O junto as asperezas ou protuberâncias de interface. Klein et al. (1983) apresentou um tratamento analítico sobre enriquecimento do campo elétrico junto a protuberâncias esféricas conforme indicado na figura 2.11.1.

Figura 2.11.1 - Representação esquemática de uma protuberância esférica de raio r_1 localizada na interface: SiO₂-Si.

De acordo com a figura 2.11.1, podemos escrever que:

$$r_0 = r_1 + X_{ox} \quad (2.11.1)$$

As protuberâncias interfaciais, de forma geral, costumam apresentar dimensões desprezíveis, face à espessura do óxido e assim a equação 2.11.1 simplifica-se conforme segue:

$$r_0 \cong X_{ox} \quad (2.11.2)$$

A equação de Poisson escrita em coordenadas esféricas fica:

$$\frac{\partial E}{\partial r} + \frac{2}{r} \cdot E = \frac{-qn_t}{\epsilon \cdot \epsilon_0} \quad (2.11.3)$$

onde E é o campo elétrico, r é a distância até o centro da protuberância ($r > r_1$) e n_t é a densidade de cargas no óxido. Considerando um óxido íntegro com $n_t = 0$ e resolvendo a equação: 2.11.3, obtemos:

$$E = E_0 \cdot \frac{r_0^2}{r^2} = E_{ox} \cdot \frac{(X_{ox} + r_1)^2}{r^2} \quad (2.11.4)$$

onde $E_0 = E_{ox}$ é o campo na posição $r = r_0 = (X_{ox} - r_1)$ e é dado aproximadamente por $E_{ox} = V_{ox}/X_{ox}$, sendo V_{ox} , a tensão aplicada no óxido. Portanto, o campo junto à protuberância ($r = r_1$) fica sendo:

$$E_p = E_{ox} \cdot \frac{(X_{ox} + r_1)^2}{r_1^2} \quad (2.11.5)$$

Uma vez conhecido o campo junto à protuberância, podemos determinar a densidade de corrente junto à mesma a partir da equação: 2.3.1, ou seja:

$$J_p = D \cdot E_p^2 \cdot e^{\left(\frac{-\beta}{E_p}\right)} \quad (2.11.6)$$

Substituindo a expressão de E_p na equação: 2.11.6 e considerando $r_1 \ll X_{ox}$, temos:

$$J_p = J_{ox} \cdot \left(\frac{X_{ox} + r_1}{r_1} \right)^4 \quad (2.11.7)$$

onde

$$J_{ox} = D \cdot E_{ox}^2 \cdot e^{\left(\frac{-\beta}{E_{ox}}\right)} \quad (2.11.8)$$

e:

$$E_{ox} = \frac{V_{ox}}{X_{ox}} \quad 2.11.9$$

Portanto, assim como o campo elétrico, a densidade de corrente fica enriquecida junto à protuberância, conforme dissemos no início deste item. O enriquecimento local do campo pode vir a iniciar a quebra das ligações: Si-O e assim introduzir cargas armadilhadas no óxido de forma que o termo n_t na equação 2.11.3 não mais poderia ser desprezado ficando a solução do problema mais complexa já que n_t não seria constante ao longo do material.

3. Oxidação Térmica do Silício: Cinética e Receitas

Um dos principais motivos para a grande popularidade de circuitos integrados sobre silício é a relativa facilidade de obtenção do óxido de silício estável e de alta qualidade. Esse óxido tem sido amplamente utilizado como isolante entre dispositivos ativos MOS na forma de óxido espesso de campo. Além da aplicação como isolamento entre dispositivos, o óxido de silício tem sido amplamente empregada como dielétrico ultrafino na região de porta de dispositivos MOS. Dentre os vários métodos possíveis de obtenção de óxido de silício de porta, está o da oxidação térmica seca em ambiente ultrapuro de oxigênio que tem como característica a produção de óxidos com baixa taxa de defeitos e grande estabilidade físico-química.

A literatura aponta diversas receitas para crescimento de óxido dielétrico. Além da oxidação em fornos convencionais em ambiente de O_2 puro, são reportados processos alternativos como: processamento térmico rápido em ambiente de O_2 (Santos, 1996), em ambiente úmido (Bruyere, 2000), em baixa pressão parcial de O_2 (Sharangpani, 1998), em D_2O (Kim, 1999), etc.

3.1 Oxidação em forno Convencional

O crescimento de uma fina camada de SiO_2 sobre lâminas de silício é uma das bases da tecnologia de construção planar de dispositivos. O controle da espessura do óxido a ser formado e o conhecimento da cinética de formação do mesmo são fatores essenciais para esta tecnologia. Além disso, o controle correto da qualidade do processo de oxidação é determinante nas características elétricas dos dispositivos a serem construídos (Muller, 1986; Grove, 1967).

As camadas de dióxido de silício (SiO_2) podem ser obtidas através de diversas técnicas, incluindo oxidação eletroquímica, deposição por CVD (Chemical Vapor Deposition) ou deposição em plasma. Por outro lado, os óxidos de porta MOS, são normalmente obtidos por oxidação térmica em ambiente de oxigênio seco, como já mencionado (Muller, 1986). A

reação química que descreve o processo de oxidação em O₂ puro ou em ambiente úmido pode ser podem ser descritos, respectivamente, através das seguintes reações químicas:

e

Efetivamente, não é necessário expor a lâmina de silício a altas temperaturas para a formação do óxido. O mesmo começa a ser crescido em temperatura ambiente, quando a lâmina é exposta ao oxigênio. No entanto, o óxido formado nessas condições, também conhecido como óxido nativo, possui espessura muito pequena. Isso porque a reação de oxidação ocorre na interface Si/SiO₂ e a medida em que se forma, torna-se mais lenta a difusão de átomos de O₂ através da camada que já existe. Em outras palavras, a difusividade do Si em SiO₂ é muitas ordens de grandeza menor que a difusividade do O₂, o que faz com que a reação ocorra preferencialmente na interface Si/SiO₂. Por outro lado, tal situação é vantajosa, uma vez que sendo o oxigênio a espécie que se difunde, obtém-se um óxido livre de impurezas. O consumo total de silício corresponde de forma geral a cerca de 44% da espessura total do óxido formado (Grove, 1967).

Na temperatura ambiente, as moléculas de oxigênio não tem mobilidade suficiente para atravessar a camada de óxido nativo com espessura de aproximadamente 1nm. Para que a reação ocorra de forma substancial a partir desse ponto, é necessário fornecer energia na forma de calor ao sistema. A oxidação térmica de silício é realizada em fornos ou reatores como ilustrado na figura: 3.1.1. O reator consiste de um tubo, normalmente de quartzo, que tem ao seu redor uma resistência elétrica extensa que promove o aquecimento do sistema. O gás contendo o agente oxidante (por exemplo, O₂) é introduzido por uma das extremidades do tubo, varrendo todo o volume até atingir a outra extremidade do sistema. Enquanto isso, a resistência elétrica pode dissipar potência suficiente para que a temperatura no interior do tubo seja da ordem de 1000°C (Muller, 1986).

Figura 3.1.1 - Esquema simplificado de um forno de oxidação térmica.

Para formar óxido de porta MOS, as lâminas de silício são posicionadas no interior do forno e mantidas em ambiente de O_2 puro. Esse conjunto é então aquecido para que as lâminas tenham sua temperatura controlada tipicamente na faixa de $850^{\circ}C$ a $1150^{\circ}C$. Por outro lado, o silício tem seu ponto de fusão a $1412^{\circ}C$, no entanto, temperaturas próximas de $1200^{\circ}C$, já são evitadas com o objetivo de não gerar defeitos induzidos por encurvamentos ou deformações das laminas.

A cinética de crescimento do óxido de silício foi modelada por Deal e Grove em 1965. Tal modelagem consistiu em se considerar três fluxos de espécies oxidantes: o primeiro fluxo devido ao transporte da espécie oxidante até a interface óxido/gás, o segundo, devido à difusão das espécies oxidantes através da camada de óxido e, o terceiro, devido à reação da espécie oxidante na interface: Si/SiO_2 . A figura: 3.1.2 mostra os fluxos mencionados.

Figura 3.1.2 - Diagrama esquemático dos fluxos de espécies oxidantes durante o processo de crescimento.

A figura apresenta quatro concentrações diferentes de oxigênio: concentração de oxigênio no gás(C_g), concentração de oxigênio na superfície acima do óxido(C_s), concentração de oxigênio na superfície dentro do óxido(C_o) e concentração de oxigênio na interface: Si/SiO₂(C_i). O fluxo F_1 pode ser descrito pela primeira lei de Fick (Grove, 1967):

$$F_1 = D_{\text{go}_2} \cdot \left(\frac{C_g - C_s}{t_{s1}} \right) \quad (3.1.3)$$

onde, D_{go_2} é o coeficiente de difusão do oxigênio na camada gasosa e t_{s1} é a espessura da camada gasosa de oxigênio junto à superfície do óxido. C_g pode ser calculado utilizando a lei do gás ideal como segue:

$$C_g = \frac{n}{V} = \frac{P_g}{KT} \quad (3.1.4)$$

onde K é a constante de Boltzmann, P_g a pressão parcial de oxigênio no forno, “n”, o número de moléculas do gás e V o volume do forno. É também comum apresentar o fluxo F_1 como sendo:

$$F_1 = h_g \cdot (C_g - C_s) \quad (3.1.5)$$

onde h_g é o coeficiente de transporte. O segundo fluxo, de forma análoga, é dado por:

$$F_2 = D_{\text{O}_2} \left(\frac{C_o - C_i}{X_{\text{ox}}} \right) \quad (3.1.6)$$

onde X_{ox} é a espessura do óxido e D_{O_2} é coeficiente de difusão do oxigênio na camada de óxido. O terceiro fluxo é o que efetivamente alimenta a formação do SiO₂. Este é determinado pela reação cinética regida por uma constante de proporcionalidade(k_s).

$$F_3 = k_s \cdot C_i \quad (3.1.7)$$

Uma vez em equilíbrio estacionário, temos que os três fluxos são iguais. Assim, combinando as equações 3.1.5, 3.1.6 e 3.1.7, obtém-se duas equações com três incógnitas: C_s , C_o e C_i . Estas podem ser combinadas com a lei de Henry que diz que a concentração de espécies adsorvidas por um sólido é proporcional à pressão parcial das espécies presentes no gás:

$$C_o = HP_s = HkTC_s \quad (3.1.8)$$

onde H é a constante de Henry. Portanto, chega-se à:

$$C_i = \frac{HP_g}{1 + \frac{k_s \cdot HkT}{h_g} + \frac{k_s X_{ox}}{D_{O_2}}} \quad (3.1.9)$$

Para obter a taxa de crescimento, divide-se o valor do fluxo na interface pelo numero de moléculas de oxigênio por unidade de volume do óxido(N_1) que vale $2,2 \times 10^{22} \text{cm}^{-3}$. Assim:

$$\frac{F}{N_1} = \frac{dX_{ox}}{dt} = \frac{Hk_s P_g}{N_1 \left(1 + \frac{k_s \cdot HkT}{h_g} + \frac{k_s X_{ox}}{D_{O_2}} \right)} \quad (3.1.10)$$

Assumindo que no instante inicial a espessura é τ , e resolvendo a equação diferencial temos:

$$X_{ox}^2 + AX_{ox} = B(t + \tau) \quad (3.1.11)$$

onde,

$$A = 2D_{O_2} \left(\frac{1}{k_s} + \frac{1}{h} \right) \quad (3.1.12)$$

$$h = \frac{h_g}{HkT} \quad (3.1.13)$$

$$B = \frac{2D_{O_2} HP_g}{N_1} \quad (3.1.14)$$

e

$$\tau = \frac{X_0^2 + AX_0}{B} \quad (3.1.15)$$

Os coeficientes B e B/A são, respectivamente, conhecidos como coeficientes parabólico e linear e variam primordialmente com o tipo de oxidação (seco ou úmido) e com a temperatura de oxidação.

3.2 Oxidação térmica Rápida (RTO)

Uma alternativa à oxidação em forno convencional é a oxidação utilizando a técnica de processamento térmico rápido (RTP: Rapid Thermal Processing). Esta técnica apresenta algumas vantagens sobre o processo convencional, tais como: menor volume do ambiente de processos, a operação com as paredes do forno frias, tempos de processamentos menores, taxas de aquecimentos e resfriamento até cerca de 200°C/s e rápida comutação de gases de processo. Por outro lado, o conceito de projeto para equipamentos RTP/RTO tem evoluído a tal ponto que a uniformidade e a reprodutibilidade dos óxidos tem melhorado substancialmente (SANTOS, 1996).

De forma geral, a literatura reporta que camadas de óxido crescidas em fornos convencionais apresentam melhores uniformidades comparadas ao processo RTO. Santos (1996) realizou diversos testes com diferentes receitas de limpeza química pré-oxidação e diferentes receitas de oxidação térmica rápida em forno RTP. O trabalho de Santos dividiu-se em duas partes: na primeira parte, foi estudada a receita de limpeza química pré-oxidação que resultava em superfícies de silício com as menores concentrações possíveis de metais e partículas de forma que os óxidos crescidos, fossem de alta qualidade (baixa concentração de cargas no óxido e elevado campo de ruptura da rigidez dielétrica); na segunda parte, uma vez estabelecida a melhor receita de limpeza, foi estudada a influência de diferentes perfis temporais de temperatura na obtenção de óxidos RTO, notadamente no que se refere à micro-rugosidade da interface SiO_2/Si .

A figura: 3.2.1 mostra os perfis temporais de temperatura empregados no trabalho de Santos no crescimento dos óxidos. A primeira receita (figura: 3.2.1-a) denominada de RPTP (Receita de Processamento Térmico Pulsado), corresponde a um padrão convencional de RTO, onde temos um pulso de oxidação a 1150°C e um pulso de recozimento em nitrogênio a 1050°C. A segunda receita (figura: 3.2.1-b) denominada de RRLR (Receita de Rampa Lenta de Resfriamento), apresenta após o intervalo de oxidação uma rampa lenta de resfriamento em nitrogênio.

(a)

(b)

Figura 3.2.1 - Ciclos térmicos empregados no trabalho de Santos: (a) Receita de Processamento Térmico Pulsado; (b) Receita de Rampa Lenta de resfriamento (RRLR).

Após o crescimento dos óxidos RTO, segundo as receitas mostradas na figura: 3.2.1, estes foram removidos em solução diluída de ácido fluorídrico (HF) a fim de acessar a interface Si-SiO₂. A técnica de microscopia de força atômica (AFM) foi empregada a fim de fazer o levantamento topográfico das superfícies após a remoção do óxido. A figura: 3.2.2, mostra os perfis de AFM tridimensionais típicos para amostras processadas segundo as receitas RPTP e RRLR, onde podemos observar diferenças marcantes nos tipos de micro-rugosidades.

O primeiro tipo de micro-rugosidade da interface SiO₂-Si, obtido através da receita RPTP(figura: 3.2.2-a) apresenta protuberâncias superficiais mais “agudas” comparado ao segundo tipo obtido através da receita:RRLR (figura: 3.2.2-b),(Santos, 1996). Por outro lado, também foram fabricados capacitores MOS, utilizando as receitas RPTP e RRLR, no crescimento dos óxidos de porta. Foi empregado um grande número de capacitores (cerca de 100 por lâmina) na medida do campo de ruptura da rigidez dielétrica. Em seguida, foram levantados os histogramas de frequência da porcentagem de falhas em função do campo elétrico de ruptura (figura: 3.2.3).

Podemos ver na figura: 3.2.3a (RRLR), uma distribuição de falhas bem concentradas em torno de: 13MV/cm, não sendo observadas rupturas em campos baixos e um número muito reduzido de rupturas em campos médios. No entanto, na figura: 3.2.3b (RPTP), observa-se uma concentração relativamente grande de rupturas em campos médios. Estes histogramas indiretamente corroboram os resultados de AFM apresentados na figura: 3.2.2 porque a protuberâncias mais agudas das lâminas RPTP devem estar promovendo enriquecimento local do campo elétrico o que deve estar provocando maior frequência de rupturas em campos médios (Santos, 1996).

Figura 3.2.2 - Perfis AFM tridimensionais típicos obtidos após a remoção do óxido para: (a) amostras preparadas segundo a receita (RPTP) e (b) amostras preparadas segundo a receita(RRLR),(Santos, 1996).

(a)

(b)

Figura 3.2.3 - Histogramas de campo de ruptura para laminas de silício processadas: (a) segundo a RRLR e (b) segundo a RPTP. Ambos com dados de 100 capacitores (Santos, 1996).

Santos (1996), observou também que as características elétricas, dos óxidos preparados segundo RRLR, foram melhores comparadas as dos óxidos RPTP, ou seja, maior Q_{bd} , menor Q_{ef} e uma tendência da altura da barreira Al/SiO₂ ser maior. A carga-para-ruptura foi estimada, submetendo-se os capacitores a um campo elétrico constante de 11MV/cm e integrando-se a área sob a curva característica: $I \times t$ (figura: 3.2.4).

Com base nos resultados de Santos (1996), os óxidos obtidos a partir da receita RRLR são de elevada qualidade e, portanto, são adequados para o estudo da ruptura da rigidez dielétrica. A utilização da RRLR, é particularmente convenientes visando a obtenção de campo de ruptura “intrínseco” para diferentes espessuras e na análise da corrente de

tunelamento de Fowler-Nordheim já que os outros efeitos associados a protuberâncias agudas ou mesmo a metais não se manifestam de forma apreciável.

Figura 3.2.4 - Características: Ixt típicas para capacitores MOS, fabricados segundo: RRLR e RPTP e submetidos a um campo elétrico constante de 11MV/cm, (Santos, 1996).

No trabalho de Santos (1996) foi utilizado um equipamento RTP, fabricado pela AG Associates (Heatpulse AG 410T). Esse equipamento foi empregado no processamento de lâminas de até 100mm (4 polegadas) de diâmetro. Na figura: 3.2.5. temos um esquema desse equipamento em corte longitudinal.

Figura 3.2.5 - Diagrama esquemático do forno RTP, onde podem ser vistos os seus principais componentes (Santos, 1996).

3.3 Oxidação Úmida

Muitos autores acreditam no potencial do processo de oxidação úmida para obtenção de óxidos de porta MOS de alta qualidade. Por exemplo, Bruyère (2000) reporta um aumento no tempo de vida médio de capacitores com óxidos crescidos em ambientes úmidos em relação à ambientes de oxigênio puro. O mesmo autor também relata que as diferenças entre óxidos, úmidos e secos, seriam mais representativas no corpo desses óxidos e desprezíveis em termos de interface (Bruyère, 2000). Além disso, Hasegawa (1995) apresentou resultados de carga-para-ruptura superiores para óxidos crescidos em ambientes úmidos em relação à oxidação seca convencional.

Por outro lado, devido a sua alta taxa de crescimento de óxido, a oxidação úmida teve seu uso limitado às aplicações de isolamento na forma de óxidos de campo, onde o controle da espessura não é um parâmetro crítico. Com o surgimento de sistemas de processamento térmico rápido, passou a ser possível controlar precisamente os pacotes térmicos e assim fazer crescimento de óxido em ambientes úmidos com um bom controle da espessura final do óxido (Sharangpani, 1998). Além disso, foi descoberto que ambientes de vapor podem otimizar e reduzir temperaturas de processo em diversas etapas. Sharangpani também mostrou que é possível, utilizando equipamento RTP, obter óxidos em ambientes úmidos em lâminas de 8 polegadas de diâmetro, com excelente controle de uniformidade (Sharangpani, 1998).

3.4 Oxidação Pirogênica

Um outro tipo de oxidação que pode ser utilizada é a oxidação “pirogênica”. Esse processo é semelhante à oxidação convencional, exceto pelo uso de uma combinação entre os gases hidrogênio e oxigênio, tendo nitrogênio como diluente. Dentre os cuidados que envolvem os processos de crescimento do óxido, um em especial, deve ser rigorosamente observado: por medida de segurança, a proporção molar da mistura: H_2/O_2 , não pode ser maior que 2. Ou seja, injetando no forno aquecido no máximo duas vezes mais massa de H_2 do que a de O_2 (Munizinger, STEAG-AG).

A literatura reporta as dificuldades que envolvem os processos de crescimento de óxidos de silício para construção de dispositivos. Dependendo da aplicação, as exigências variam em termos de qualidade, espessura, processos térmicos, etc. Por outro lado, alguns trabalhos publicados, reportam um aumento no tempo de vida médio de capacitores com óxidos crescidos em ambientes úmidos em relação a ambientes de oxigênio puro. A literatura também reporta a utilização de ambientes chamados “pirogênicos” para realização de oxidação úmida. Assim, o processo de crescimento de óxido pirogênico” ocorre pela inserção dos gases hidrogênio e oxigênio, de forma independente, no interior do forno de processo. Tal conjunto aquecido, resulta num ambiente com características intermediárias entre a oxidação úmida e a convencional (apenas o O₂), com a vantagem de possuir um controle de pureza e limpeza do conjunto muito maior que no caso da utilização de um vapor de água (água deionizada).

3.4.1 Cuidados especiais com a oxidação pirogênica

O ambiente de oxidação com caráter pirogênico, foi obtido utilizando O₂ ultra-puro, juntamente com o gás conhecido comercialmente como gás verde(N₂/H₂) no trabalho de Nogueira (2003).

Para trabalhar com um fluxo total de 3 litros/segundo e procurando seguir as recomendações expressas na literatura quanto a relação molar: $n_{H_2}/n_{O_2} \leq 2$, a seguinte formulação deve ser obedecida(Nogueira, 2003; Castellan, 1986):

$$P_{Total} = P_{O_2} + P_{N_2} + P_{H_2} = (n_{O_2} + n_{N_2} + n_{H_2}) \frac{RT}{V} \quad (3.4.1.1)$$

onde P_{Total} é a própria pressão total do sistema, P_{O_2} é a pressão parcial do oxigênio, P_{N_2} é a pressão parcial do nitrogênio, P_{H_2} é a pressão parcial do hidrogênio, n_{O_2} é o numero de moles do oxigênio, n_{N_2} é o numero de moles do nitrogênio, n_{H_2} é o numero de moles do hidrogênio, R é a constante universal dos gases, T é a temperatura do sistema e V é o volume total.

De acordo com Nogueira (2003), para trabalhar com um fluxo total $f = 3$ litros/min., temos a seguinte proporcionalidade:

$$P_{O_2} + P_{N_2} + P_{H_2} \cong \frac{1}{f} \cong \frac{1}{V} \quad (3.4.1.2)$$

Para 2 litros por minuto de O_2 temos:

$$n_{O_2} = \frac{2V}{3} \cdot \frac{P}{RT} \quad (3.4.1.3)$$

Enquanto que para 1 litro por minuto de $N_2 + H_2$;

$$(n_{H_2} + n_{N_2}) = \frac{1V}{3} \cdot \frac{P}{RT} \quad (3.4.1.4)$$

Sendo 10% a concentração de H_2 na mistura: $N_2 + H_2$, temos que:

$$\frac{n_{H_2} \cdot M_{H_2}}{n_{N_2} \cdot M_{N_2} + n_{H_2} \cdot M_{H_2}} = 0,10 \quad (3.4.1.5)$$

Tomando as massas moleculares $M_{H_2} = 2$ e $M_{N_2} = 28$, resulta:

$$\frac{n_{H_2}}{n_{N_2} \cdot 14 + n_{H_2}} = 0,10 \quad (3.4.1.6)$$

Portanto,

$$n_{N_2} = 0,64 \cdot n_{H_2} \quad (3.4.1.7)$$

Assim,

$$n_{H_2} = \frac{1V}{3} \cdot \frac{P}{1,64 \cdot R \cdot T} \quad (3.4.1.8)$$

Portanto a relação molar H_2/O_2 resulta em:

$$\frac{n_{\text{H}_2}}{n_{\text{O}_2}} = 0,31 \quad (3.4.1.9)$$

Tal resultado nos garante uma boa margem para trabalharmos em segurança.

4. Procedimentos Experimentais

Neste capítulo, trataremos dos procedimentos empregados ao longo do presente trabalho. Inicialmente será descrito o processo de limpeza ao qual as lâminas foram submetidas. Na sequência será detalhado o processo de corrosão do silício para a construção de trincheiras; em seguida, será feita a descrição do processo de crescimento do óxido: tanto da oxidação convencional como da oxidação pirogênica as quais, como já comentado, exigem certos cuidados. Finalmente, será descrito o processo de definição dos capacitores MOS e os procedimentos para extração das medidas experimentais dos mesmos.

4.1 Limpeza Química das Lâminas de Silício

A limpeza química é considerada uma das etapas críticas na obtenção de óxidos de elevada qualidade conforme já mostrado no capítulo 3. Elevada qualidade significa: baixa densidade de cargas no interior do óxido, baixa densidade de cargas na interface, baixa rugosidade na interface Si-SiO₂ e alto campo de ruptura da rigidez dielétrica. Todas estas características podem vir a ser obtidas desde que metais e material particulado sejam adequadamente removidos da superfície da lâmina antes do processo de oxidação de porta a ser realizado. O procedimento de limpeza completo empregado consistiu das seguintes etapas (Nogueira 2003):

- Enxágüe em água DI por 5 minutos
- Fervura em solução 0,25NH₄OH(35%):1H₂O₂(30%):4H₂O por 15 minutos a 80 °C
- Enxágüe em água DI por 5 minutos
- Fervura em solução 1HCl(36,5): 1H₂O₂(30%):4H₂O por 15 minutos a 80 °C
- Enxágüe em água DI por 5 minutos
- Imersão em solução 0,25HNO₃(65%):1HF(49%):20H₂O por 30 segundos na temperatura ambiente
- Enxágüe em água DI por 5 minutos .

4.2 Fabricação dos Capacitores MOS

Neste trabalho, foram utilizadas 6 laminas de silício tipo P(dopadas com boro), com orientação cristalográfica $\langle 100 \rangle$, com diâmetro de 3 polegadas, e resistividade na faixa de: 10 a 20 Ω/cm . Foram construídos capacitores MOS sobre superfícies planas e superfícies com degraus verticais (trincheiras). Em quatro das seis das lâminas utilizadas, foram construídos capacitores com trincheiras. A profundidade dos degraus verticais foi definida em 100nm, sobre diversas áreas onde foram construídos capacitores MOS, como mostra a figura 4.2.1.

Figura 4.2.1 - Formato espacial periódico retangular, obtida por corrosão por plasma localizado, sobre a superfície da lamina de silício.

Para a definição dos degraus verticais na forma de trincheiras, foi realizada etapa de litografia convencional e corrosão por plasma do silício utilizando-se gás SF_6 (com fluxo de 25 sccm, com potência de 150 W, e pressão de 50 mtorr, por 40 segundos). Foram fabricadas trincheiras com profundidade (h) de 100nm previamente caracterizadas por perfilometria. O desvio padrão das alturas foi de aproximadamente 5% em relação ao valor da altura média de 100nm (25 medidas). A figura 4.2.2 mostra os desenhos das máscaras para construção das trincheiras com larguras (W) de 30, 50 e 100 μm .

Figura 4.2.2 - Desenho das máscaras utilizadas na construção das trincheiras, com larguras (W) de: 30, 50 e 100 μm .

Foram construídos capacitores MOS, com áreas de $1000\mu\text{m} \times 1000\mu\text{m}$, $500\mu\text{m} \times 500\mu\text{m}$ e $300\mu\text{m} \times 300\mu\text{m}$, sobre as trincheiras previamente definidas. Após a corrosão por plasma nas quatro laminas de silício, estas passaram novamente pela mesma limpeza química descrita anteriormente no item 4.1.

Na sequência, as quatro lâminas que sofreram corrosão por plasma (superfícies com trincheiras) e as outras duas lâminas que não passaram pelo processo de corrosão por plasma (superfícies planas), foram submetidas a duas receitas de oxidação: O primeiro tipo de processo de oxidação foi o convencional onde foi utilizado uma lâmina plana e duas com trincheiras, sendo que o processo foi realizado num forno térmico na temperatura de 850°C , com fluxo de oxigênio ultra puro de: 1,1 litros/minuto, por 10 minutos. O segundo tipo de oxidação foi a pirogênica e foi executada em uma lâmina plana e em duas com trincheiras num forno térmico, na temperatura de 850°C , com fluxo de oxigênio ultra puro de 2 litros/minuto e 1 litro/minuto de uma mistura de N_2 + 10% de H_2 , por 10 minutos.

Foi tomado um importante cuidado durante a introdução dos gases hidrogênio e oxigênio no forno de processos. Para se evitar riscos de explosão, a relação H_2/O_2 , ficou abaixo de 2 conforme descrito no item 3.4.1. Após a oxidação, as amostras foram deixadas dentro do forno, sob um fluxo de N_2 , e foi feito um resfriamento natural das lâminas até a temperatura ambiente, durante um intervalo de tempo de cerca de 140 minutos.

4.3 Deposição de Silício Policristalino Sobre o Óxido

Após a oxidação, as lâminas foram transferidas para o reator LPCVD (Thermco Systems MB-80), onde foi realizada a deposição do silício policristalino. Tal processo foi realizado a 630°C , durante 15 minutos em ambiente composto de SiH_4 (49,5 sccm) + N_2 (280 sccm) resultando numa pressão entre 520 e 545mtorr durante todo o processo. A espessura do filme resultante foi de aproximadamente 200nm.

4.4 Dopagem do Silício Policristalino Depositado

Após a deposição de silício policristalino, passamos a etapa de dopagem do mesmo. O processo seguiu os seguintes passos:

- Secagem da lâmina (em chapa quente por 10 minutos, seguido de adição de álcool isopropílico e rotação a 3000rpm por 30 segundos).
- Deposição do produto conhecido como SOG (P-240) da Sílica Source Technology Corp. como a fonte do dopante fósforo (P). Foi utilizado o volume de 0,5ml seguido de rotação a 3000rpm por 10s.
- Cura do SOG pela colocação da lâmina em chapa quente a 200°C , por 30minutos.

Com base nos dados obtidos e relatados na tese de doutoramento de Nogueira (2003), adotou-se o tempo de 30 minutos a 1050°C , para a difusão e uniformização dos dopantes no filme de silício policristalino.

4.5 Retirada do SOG

Após a realização da etapa térmica descrita no item anterior, foi necessária a retirada do SOG da superfície das lâminas antes da medida da resistência de folha. Por ser o SOG um óxido de silício dopado, utilizamos para sua retirada uma solução de: $300\text{H}_2\text{O}:30\text{HF}:10\text{HNO}_3$. O SOG possui cor entre o azul e o cinza e apresenta estrias circulares do centro para as bordas da lâmina. As lâminas foram mergulhadas nessa solução e agitadas até que ao serem retiradas

da solução de corrosão, as mesmas se apresentassem secas. Em seguida, foram observadas em microscópio e caso algum resíduo de SOG fosse observado, elas retornavam a solução até que todo o SOG fosse completamente removido.

4.6 Deposição do Alumínio

Após a remoção do SOG, sobre o silício policristalino dopado, foi depositado alumínio via evaporação. Para isso, as lâminas foram transportadas e posicionadas num carregador para 4 amostras acima de um filamento de tungstênio. Foi feito vácuo no sistema até que fosse atingida a pressão de 5×10^{-6} torr e finalmente foi aplicada ao filamento a corrente necessária para a evaporação do alumínio obtendo-se assim, uma espessura de aproximadamente: 400nm sobre toda a superfície de silício policristalino, para uma massa total de alumínio de aproximadamente: 23mg. O alumínio na forma de filetes, antes de carregado no filamento, foi previamente limpo através de fervura em álcool isopropílico.

4.7 Litografia para Definição dos Capacitores

Após a fabricação da estrutura base(sanduíche) do capacitor MOS, formado por Al/Si-poli/ óxido/ Si, passamos para a definição das geometrias. Inicialmente, as lâminas foram colocadas uma a uma num “spinner”, equipamento que fixa a lâmina por vácuo e impõe uma rotação controlada em tempo e velocidade. Álcool isopropílico foi gotejado e as lâminas foram rotacionadas a 3500rpm por 30s para efeito de secagem completa da superfície. Em seguida, foi depositado o promotor de aderência cobrindo pelo menos 75% da superfície da lâmina. Novamente, cada lâmina foi rotacionada a 3500rpm por 10s. Finalmente, foi depositado o fotorresiste positivo (ONPR 500 da Tokyo Ohka Kogyo Co.Ltd.), também cobrindo pelo menos 75% da superfície. Mais uma vez, a amostra foi rotacionada a 3500rpm por 10s. Na sequência, as lâminas foram colocadas sobre um prato quente a uma temperatura de 115°C por 1 minuto, para fazer a pré-cura do fotorresiste.

Em seguida, as lâminas foram levadas para a alinhadora, da VEB ELEKTROMAT DRESDEN, onde foi feita a exposição do fotorresiste à luz ultravioleta, através da máscara

dos capacitores com áreas de $1000\mu\text{m} \times 1000\mu\text{m}$, $500\mu\text{m} \times 500\mu\text{m}$ e $300\mu\text{m} \times 300\mu\text{m}$. O fotorresiste sensibilizado pela luz UV, foi revelado em solução TMAH diluído (2:1). Em seguida, a lâmina foi levada ao prato quente onde permaneceu por 15 minutos a 115°C , para a cura final.

4.8 Corrosão do Alumínio

Uma vez que na superfície das lâminas havia o fotorresiste protegendo as regiões que não deveriam ser corroídas, foi feita uma corrosão úmida. O que se fez foi mergulhar individualmente cada lâmina numa solução de: $80\text{H}_3\text{PO}_4$: $10\text{H}_2\text{O}$: 5HNO_3 , a aproximadamente 45°C , seguido de enxágüe em água DI, por 10 minutos. O controle da corrosão foi feita por observação a olho nu, seguido de observação no microscópio óptico. Em seguida, os resíduos de fotorresiste foram retirados em solução de acetona aquecida por aproximadamente 20 minutos, seguido de fervura em álcool isopropílico e enxágüe em água DI, por 5 minutos.

4.9 Corrosão do Silício Policristalino por Plasma

O alumínio definido na etapa descrita no item 4.8 atuou em conjunto com o fotorresiste que ainda estava sobre as regiões protegidas de alumínio, como máscara para corrosão do silício policristalino e definição dos capacitores. A corrosão do silício policristalino foi feita com gás SF_6 , num fluxo de 25sccm. Tal processo gera uma boa seletividade entre o silício policristalino e o óxido de silício. A determinação do final da corrosão é marcada pela mudança de cor do plasma, tal processo foi acompanhado por uma pequena janela lateral no equipamento. Isto ocorreu após aproximadamente 100s, para Si-poli, com espessura de aproximadamente 400nm. Após a corrosão, as estruturas foram inspecionadas através de microscopia ótica.

4.10 Deposição de Alumínio nas Costas das Lâminas

Da mesma forma que na deposição na frente da lâmina, foi depositado alumínio via evaporação também nas costas. Mas antes foi necessário retirar o óxido nativo que estava nas costas para só então fazer um contato eficiente e não criar um outro capacitor. Assim, com uma haste com algodão, na extremidade umedecida com uma solução diluída de HF, foi removido o óxido das costas. Em seguida, as lâminas foram levadas para o carregador do equipamento e evaporação. Como no caso da deposição de alumínio na frente das lâminas, foram preparados filetes de alumínio de aproximadamente 1cm de comprimento, os quais foram previamente fervidos em álcool isopropílico e carregados no filamento de tungstênio. Foi feito vácuo no sistema até que fosse atingida a pressão de 5×10^{-6} torr e, finalmente, foi aplicada ao filamento a corrente necessária para a evaporação do alumínio com uma espessura de aproximadamente 400nm sobre toda a superfície das costas das lâminas.

4.11 Sinterização

Após a deposição do alumínio nas costas das laminas, passamos para a etapa de sinterização. A sinterização se faz necessária para promover um contato eficiente tanto do alumínio com as costas da lâmina como também do alumínio com o silício policristalino dos capacitores definidos na frente das lâminas. Assim, a uma temperatura de 430°C, durante 30 minutos, as lâminas foram recozidas em uma mistura gasosa de 90% de N₂ e 10% de H₂. Essa mistura é conhecida como gás verde e é um procedimento comum apontado pela literatura (Nicollian 1982). Com isto, finalizou-se todo o processo de construção dos capacitores MOS.

4.12 Apresentação das Amostras

A tabela 4.12.1 resume as características de todas as lâminas fabricadas com óxidos de porta sobre superfícies planas e com tricheiras utilizando os processos de oxidação convencional e pirogênico.

Tabela 4.12.1 - Resumo das principais características de fabricação das amostras.

Capacitor	Forma da superfície	Processo	Temperatura(°C)
Ao	Plana	Oxidação Convencional	850°C
Bo	Trincheira	Oxidação convencional	850°C
Co	Trincheira	Oxidação convencional	850°C
Ap	Plana	Oxidação Pirogênica	850°C
Bp	Trincheira	Oxidação Pirogênica	850°C
Cp	Trincheira	Oxidação Pirogênica	850°C

4.13 Medidas Elétricas nos Capacitores MOS

Os capacitores MOS fabricados de acordo as diferentes receitas de crescimento de óxido e tipos de superfície, foram caracterizados eletricamente, com a ajuda dos equipamentos HP4140B e HP4280. Foram extraídas as características capacitância x tensão em alta frequência, capacitância x tensão em baixa frequência e corrente versus tensão. Através dessas curvas, diversos parâmetros elétricos foram extraídos conforme o roteiro apresentado no anexo A.

A partir das curvas de capacitância versus tensão nos capacitores com área de $300 \times 300 \mu\text{m}^2$, obteve-se parâmetros típicos como: resistência série, capacitância do óxido de porta, espessura do óxido de porta, largura máxima da região de depleção, concentração de dopantes no substrato, potencial de Fermi, capacitância de faixa plana, tensão de faixa plana e concentração de cargas na interface. Estabeleceu-se a faixa de excursão de tensão de -4V a 4V, com passo de: 0,02V para extração das características C x V. A tensão foi aplicada de forma que o capacitor iniciasse na inversão em direção à acumulação. Além disso, nos instantes iniciais das medidas, o capacitor foi exposto à luz de forma a gerar maior numero de portadores e evitar a depleção profunda. Observou-se uma queda no nível de capacitância no

instante em que é cessada a incidência de luz, sobre a amostra. A figura 4.13.1 apresenta o esquema de montagem nas medidas $C \times V$ de alta e baixa frequência.

Figura 4.13.1 - Esquema de montagem elétrica de capacitância em alta e baixa frequência.

Efetivamente, o equipamento HP4280 permitiu a extração da curva de alta frequência. Para isso, esse equipamento foi conectado a uma caixa fechada onde os experimentos podiam ser realizados com ou sem a presença de luz. Trata-se de uma caixa de paredes escuras e um suporte de lâminas com movimento xy, permitindo assim o posicionamento da amostra. A lâmina foi presa por meio de vácuo no suporte porta-amostras. Através do microscópio foi feito o posicionamento das agulhas que, por sua vez, fazem o contato elétrico com os dispositivos da superfície da lâmina. O equipamento:HP4280 foi controlado por um computador PC, através de um programa desenvolvido no laboratório (LSI/PSI/EPUSP). Assim foi possível determinar os parâmetros de medida, corrigir capacitâncias parasitárias e acompanhar a extração dos pontos através de um gráfico durante a medida.

O equipamento: HP4140B permitiu extrair curvas de capacitância versus tensão em baixa frequência em condições semelhantes. A figura 4.13.2 apresenta curvas de capacitância versus tensão, típicas para altas e baixas frequências extraídas nos equipamentos descritos.

Figura: 4.13.2 - Exemplo de curvas de capacitância versus tensão, em alta e baixa frequência sobrepostas para capacitor MOS com óxido de porta de 5,5nm de espessura.

Destacamos que para a extração de curvas de capacitância versus tensão em alta frequência, existe no equipamento HP4280, uma ferramenta que permite que sejam compensadas eventuais capacitâncias parasitárias permitindo assim uma extração mais precisa. No entanto, o mesmo não ocorre no equipamento: HP4140B, o que pode levar a obtenção de resultados imprecisos de capacitância versus tensão em baixa frequência. A imprecisão na determinação da capacitância pode se estender à determinação da resistência série, da capacitância máxima e até mesmo na espessura do óxido. Visando resolver esse problema, foi desenvolvido um programa computacional que coleta como dados de entrada os arquivos gerados pelos equipamentos HP4140B e HP4280 e realiza o casamento das regiões de acumulação e faixa plana, das curvas de capacitância versus tensão, de alta e baixa frequência. Tal implementação foi útil na minimização de erros para a extração da densidade de estados de interface.

O processo de ajuste e casamento das curvas seguiu um roteiro. Inicialmente são extraídas as curvas de capacitância versus tensão em alta frequência e quase-estática de um mesmo capacitor, através dos equipamentos: HP4280 e HP4140B, respectivamente. A tabela 4.13.1 apresenta os parâmetros de entrada para estas extrações.

Tabela 4.13.1 - Parâmetros de entrada para extração de curvas: capacitância x tensão, em alta frequência e baixa frequência, de capacitores MOS.

Tensão inicial V [V]	-4
Tensão final V[V]	4
Passo V[V]	0.02
Frequência do sinal-HP4280	1MHz
Frequência do sinal-HP4140	Quase-estática

A figura: 4.13.3 apresenta um caso de curvas de capacitância x tensão de alta e baixa frequência extraídas sem qualquer tratamento de ajuste e casamento.

Figur4.13.3 - Curvas de alta e baixa frequência de capacitores MOS. Apenas a curva de alta frequência já inclui correção de capacitâncias parasitárias.

De forma a corrigir a capacitância parasita da curva de baixa frequência obtida, utilizou-se um programa computacional por nós desenvolvido. Esse programa corrige inicialmente os efeitos de resistência série da curva de alta frequência obtida. Em seguida, o programa determina a diferença média entre as capacitâncias de acumulação para alta e baixa frequência. Considerando a capacitância em acumulação da curva de alta frequência como correta, uma vez que já inclui correções de capacitâncias parasitárias, a curva de baixa frequência é deslocada verticalmente, pelo fator da diferença de modo a obter um casamento perfeito na região de acumulação, como pode ser visto na figura apresentada em: 4.13.2.

Destacamos também que as curvas da figura: 5.3 correspondem a um capacitor construído sobre substrato tipo P, ou seja, possui majoritariamente lacunas em seu corpo. Dessa forma, podemos distinguir a acumulação ocorrendo para tensões negativas, enquanto que, a inversão ocorre para tensões positivas aplicadas na porta do capacitor MOS.

Além das curvas de capacitância versus tensão, foram também extraídas curvas de corrente versus tensão em capacitores de maior área ($500 \times 500 \mu\text{m}^2$), utilizando o equipamento: HP4140B e o mesmo aparato que permite o controle de posicionamento e luminosidade da amostra. A figura 4.13.5 apresenta um exemplo de curva típica de corrente versus tensão. Destacamos que o critério utilizado para determinação da tensão de ruptura é a ocorrência de um salto no nível de corrente ou simplesmente, quando o valor de corrente atinge 10^{-2} A. A figura 4.13.4, apresenta o diagrama elétrico esquemático da montagem para extração das curvas IxV.

Figura 4.13.4 - Diagrama elétrico esquemático da montagem para extração da curva IxV.

Figura 4.13.5 - Exemplo de curva característica de Corrente versus tensão para capacitor com óxido convencional, e superfície com trincheiras, com: 4,3nm de espessura.

Destacamos na curva típica da figura 4.13.5 que o patamar de corrente a baixas tensões corresponde a uma corrente de deslocamento. Em seguida, temos o fenômeno de corrente de tunelamento do tipo Fowler-Nordheim. Por fim, notamos que antes de atingir o patamar de 10^{-2} A, a corrente apresenta um ligeiro salto, constituindo a ruptura da rigidez dielétrica do capacitor (V_{bd}). Os experimentos com rampa de tensão permitiram determinar os campos e as respectivas distribuições de campo de ruptura. Todas as medidas foram realizadas com o capacitor na região de acumulação, na ausência de luz, e com injeção da rampa de tensão de: 0,1V/s. A medida partiu de 0V, indo até a tensão em que ocorreu a ruptura do capacitor. O roteiro para extração do campo de ruptura, encontra-se no anexo B.

5. RESULTADOS E DISCUSSÕES

Neste capítulo apresentaremos os resultados e discussões referentes à caracterização dos capacitores MOS sobre superfícies planas e com degraus verticais (trincheiras). Primeiramente, foram extraídas curvas capacitância x tensão de alta frequência nos capacitores de $300 \times 300 \mu\text{m}^2$, para pelo menos 25 capacitores MOS por lâmina processada. Tais medidas foram feitas utilizando o equipamento HP4140. Foram extraídos diversos parâmetros elétricos tais como: resistência série (R_s), capacitância do óxido de porta (C_{ox}), espessura do óxido de porta (X_{ox}), largura máxima da região de depleção (D_{max}), concentração de impurezas aceitadoras no semicondutor (N_A), potencial de Fermi (Φ_F), Capacitância de banda plana (C_{FB}), tensão de banda plana (V_{FB}), densidade de carga efetiva no óxido de porta (Q_{ss}/q). O anexo A apresenta uma descrição sucinta desses parâmetros.

Na sequência também utilizamos o equipamento HP4280 para extrair as curvas capacitância x tensão de baixa frequência que em conjunto com a curva de alta frequência permitiu extrair a densidade de estados na interface (D_{it}). Também, com a ajuda do equipamento HP4280, foram realizadas medidas das características IxV para obter o campo de ruptura da rigidez dielétrica e a densidade de corrente na ruptura em capacitores de maior área ($500 \times 500 \mu\text{m}^2$).

5.1 Medidas Capacitância x Tensão de Alta e de Baixa Frequência

A partir das medidas realizadas nos equipamentos HP4140 e HP4280, extraímos as curvas CV de alta e baixa frequência, respectivamente. A figura 5.1.1 ilustra as curvas CV de alta e baixa frequência sobrepostas para um capacitor de $300 \times 300 \mu\text{m}^2$, construído sobre uma superfície plana. Um comportamento semelhante também foi observado para capacitores construídos sobre superfícies contendo degraus (altura de 100nm e espaçamentos horizontais de $30 \mu\text{m}$).

(a)

(b)

Figura5.1.1 - Curvas típicas de: Capacitância x Tensão (a) e de Condutância x Tensão (b), da amostra 6ao, de área $300 \mu\text{m} \times 300 \mu\text{m}^2$.

Através das medidas CxV de alta frequência foi possível, obter parâmetros elétricos, (veja tabela 5.1.1) das lâminas processadas de acordo com a tabela 4.2.1. O procedimento empregado nessa extração está detalhado no Anexo C. Essencialmente, a curva G x V, foi empregada para corrigir a curva CxV quanto ao efeito da resistência série (R_s) e ao mesmo tempo obter o seu valor (equação C.1) que ficou na faixa de 90 à 116Ω. Além da resistência

série, foram extraídas também as médias e desvios-padrão para os seguintes parâmetros: resistência em série ao capacitor MOS (R_s); capacitância do óxido de porta(C_{ox}); espessura do Óxido de porta(X_{ox}); largura máxima da região de depleção (D_{max}); concentração de impurezas aceitadoras do semiconductor tipo P (N_A); potencial de Fermi para o semiconductor(Φ_F); Capacitancia de faixa plana(C_{FB}); tensão de faixa plana(V_{FB}); densidade de carga efetiva no óxido de porta (Q_{ss}/q).

Tabela 5.1.1 - Média e desvio padrão dos capacitores pequenos (300 μm x 300 μm).

Notação: 6xy, onde se: x = a, o capacitor é plano; se x =b ou c, o capacitor está sobre trincheiras. Se y =p, a oxidação é pirogênica; se y=o, a oxidação é convencional.

6xy	R_s (Ω)	C_{ox} ($\mu\text{F}/\text{cm}^2$)	X_{ox} (nm)	D_{max} (μm)	N_A 10^{15}cm^{-3}	Φ_F (V)	C_{FB} (pF)	V_{FB} (V)	Q_{ss}/q (10^{11}cm^{-2})
6ap	113,0 $\pm$ 0,3	62 $\pm$ 3,8	5,6$\pm$0,4	0,76 $\pm$ 0,05	1,4$\pm$0,2	0,30 $\pm$ 0,01	72,5 $\pm$ 5,3	-(0,94$\pm$0,02)	3,6$\pm$0,1
6bp	94,8 $\pm$ 2,9	88,7 $\pm$ 2,7	3,9$\pm$0,1	0,68 $\pm$ 0,03	2,1$\pm$0,7	0,31 $\pm$ 0,02	69,7 $\pm$ 4,0	-(0,91$\pm$0,03)	3,3$\pm$0,6
6cp	104 $\pm$ 12	70,7 $\pm$ 1,4	4,9$\pm$0,1	0,63 $\pm$ 0,02	2,0$\pm$0,1	0,31 $\pm$ 0,01	88,0 $\pm$ 2,4	-(0,93$\pm$0,02)	3,3$\pm$0,1
6ao	96,3 $\pm$ 1,5	83,1 $\pm$ 2,6	4,2$\pm$0,1	0,50 $\pm$ 0,02	3,4$\pm$0,3	0,32 $\pm$ 0,01	112,3 $\pm$ 5,2	-(0,95$\pm$0,03)	4,2$\pm$0,1
6bo	91,9 $\pm$ 3,1	80,5 $\pm$ 6,9	4,3$\pm$0,3	0,51 $\pm$ 0,06	3,3$\pm$1,1	0,32 $\pm$ 0,01	109 $\pm$ 15	-(0,94$\pm$0,04)	3,8$\pm$0,1
6co	104,2 $\pm$ 1,8	73,8 $\pm$ 1,8	4,7$\pm$0,1	0,68 $\pm$ 0,03	2,1$\pm$0,6	0,31 $\pm$ 0,02	87 $\pm$ 17	-(0,92$\pm$0,02)	3,3$\pm$0,5

Como já mencionado, os parâmetros apresentados na tabela 5.1.1 referem-se as amostras processadas conforme resumido na tabela 4.12.1, isto é, com óxidos de porta obtidos por processo convencional ou pirogênico.

É importante destacar que as lâminas Ap, Bp e Cp obtidas por processo pirogênico apresentaram desvio máximo da espessura do óxido de porta no máximo igual a 7,0% quando analisamos cada lâmina individualmente ao passo que o desvio de lâmina para lâmina chegou a 43,6% o que é consideravelmente alto em tecnologias de fabricação MOS cujos desvios costumam ser controlados abaixo de 1,5% (Nicollian, 1982). Por outro lado, as lâminas Ao, Bo e Co cujos óxidos de porta foram obtidas por processo convencional, apresentaram dispersão de espessura no máximo igual a 2,5% para cada lâmina individual enquanto que a dispersão máxima de lâmina para lâmina atingiu também no máximo 2,5%. Todas os desvios apresentados na tabela 5.1.1 foram obtidos a partir de 25 medidas efetuadas em cada lâmina.

Baseado nos desvios obtidos, podemos concluir que o processo de oxidação pirogênico apresenta forte tendência de maior desuniformidade em espessura não apenas ao longo de cada lâmina individual, mas também de lâmina para lâmina. Tal fato, pode estar

associado a maior taxa de oxidação pelas moléculas de água geradas durante o processo pirogênico de acordo com as seguintes reações (Nicollian, 1982):

e

A oxidação pirogênica possivelmente se processou de forma não homogênea tanto ao longo de cada lâmina como de lâmina para lâmina. Outros testes futuros deverão ser realizados para melhorar a uniformidade e reprodutibilidade através do aumento da pressão parcial de hidrogênio no processo de oxidação pirogênico. Apesar disso, a desuniformidade de cada lâmina individual não foi tão grande quando comparado com a reprodutibilidade lâmina a lâmina, sendo assim ainda é possível analisar o desempenho elétrico sob o ponto de vista de ruptura da rigidez dielétrica e corrente de fuga. Também, é importante destacar que os óxidos obtidos por processo convencional resultaram substancialmente mais uniformes e reprodutíveis com desvios percentuais ligeiramente superiores aos melhores já reportados na literatura de cerca de 1,5% (Nicollian, 1982; Balk, 1988).

A concentração de substrato (tabela 5.1.1) ficou situada na faixa de 1×10^{15} a 4×10^{15} cm^{-3} compatível com resistividade (ρ) na faixa de 1 à 10 $\Omega \cdot \text{cm}$ para o lote de lâminas empregados nos nossos experimentos com espessura (t) de $380 \mu\text{m}$ e mobilidade (μ) de $1000 \text{ cm}^2/\text{V} \cdot \text{s}$ ($\rho = 1/(q\mu N_A)$).

Conforme procedimento descrito no Anexo C, obteve-se tensões de faixa plana (V_{FB}) na faixa de $-0,91$ a $-0,94\text{V}$ para todas as lâminas processadas. Na seqüência, utilizando a equação (C.19), foi possível extrair a concentração efetiva de cargas no óxido (Q_{ss}/q). O valor desse parâmetro situou-se na faixa de $3,0 \times 10^{11}$ a $4 \times 10^{11} \text{ cm}^{-2}$ indicando que o nível de contaminação por cargas foi semelhante tanto para processo pirogênico como para o convencional independentemente do fato de se utilizar superfícies planas ou não. A literatura reporta valores cerca de uma ordem de grandeza menor no melhor dos casos, isto é, concentração efetiva de cargas na faixa de $1 \times 10^{10} \text{ cm}^{-2}$ e valores proibitivamente altos na faixa de $5 \times 10^{12} \text{ cm}^{-2}$ (Nicollian, 1982). Sendo assim, os valores por nós obtidos podem ser

considerados razoáveis e ainda podem ser otimizados através de aumento do pacote térmico em ambiente $N_2+10\%H_2$ (gás verde) não apenas para melhorar a qualidade da interface quanto a ligações incompletas (dangling bonds), mas também diminuir a concentração de cargas fixas próximas à interface Si/SiO₂ (Nicollian, 1982; Balk, 1988).

5.2 Determinação de D_{it}

A figura 5.2.1 ilustra as curvas CV de alta e baixa frequência sobrepostas para um capacitor de $300 \times 300 \mu m^2$ onde pode-se observar um descolamento das curvas na região de depleção devido à presença da capacitância de estados de interface descrita pela equação (C.30). Adicionalmente, existe um “pico” na passagem da região de depleção para a de inversão na curva de baixa frequência que está associado à presença de estados de interface em concentração maior do que $1 \times 10^{11} eV^{-1} cm^{-2}$ (Nicollian, 1982; Bera, 2004).

Figura 5.2.1 - Curvas CV's típicas de alta e de baixa frequência de um mesmo capacitor de $300 \times 300 \mu m^2$.

A presença destes estados de interface em concentração elevada faz com que em temperaturas próximas a 300K e na frequência de medida de 1 MHz, alguns deles respondam a tensão ϕ_a de porta. O deslocamento da polarização de porta correspondente a uma dada posição em energia de D_{it} (equação C.36) irá resultar no aumento relativo da capacitância mínima da curva de baixa frequência em relação a de alta frequência (compare figura 5.2.1

com a figura C.1). Nesse caso, além de haver aumento relativo da capacitância mínima, os estados de interface deixam de responder na inversão forte resultando no efeito tipo “pico” da curva de baixa frequência.

A tabela 5.2.1 mostra os valores de espessura de óxido (X_{ox}), concentração de dopantes (N_A), a densidade efetiva de cargas no óxido, já apresentados na tabela 5.1.1, e a densidade de estados de interface (D_{it}) extraída no meio da faixa proibida ($E=E_i$ na equação C.36) a partir das curvas CxV de alta e baixa frequências.

Tabela 5.2.1 - Parâmetros extraídos das curva CxV de alta e baixa frequência: espessura do óxido (X_{ox}), concentração de dopantes (N_A), densidade efetiva de cargas no óxido (Q_{ss}/q) e densidade de estados de interface (D_{it}). Notação: xy, onde se: x = a, o capacitor é plano; se x =b ou c, o capacitor está sobre trincheiras. Se y =p, a oxidação é pirogênica; se y=o, a oxidação é convencional.

xy	X_o (nm)	N_A 10^{15} cm^{-3}	Q_{ss}/q (10^{11} cm^{-2})	D_{it} ($10^{11} \text{ eV}^{-1} \text{ cm}^{-2}$)
Ap	5,6±0,4	1,4±0,2	3,6±0,1	1,5±0,3
Bp	3,9±0,1	2,1±0,7	3,3±0,6	17,1±3,0
Cp	4,9±0,1	2,0±0,1	3,3±0,1	12,3±5,0
Ao	4,2±0,1	3,4±0,3	4,2±0,1	2,7±0,3
Bo	4,3±0,1	3,3±1,1	3,8±0,1	9,5±4,0
Co	4,3±0,1	2,1±0,6	3,3±0,5	11,2±3,0

A tabela 5.2.1 também apresenta os valores obtidos de densidade de estados de interface no meio da faixa proibida ($E=E_i$) obtido a partir da equação (C.36). Observa-se clara diferença de cerca de uma ordem de grandeza entre amostras planas e amostras com trincheira independentemente de ter passado por processo pirogênico ou convencional. Por outro lado, as figuras 5.2.2 e 5.2.3 mostram curvas típicas de densidade de estados de interface (D_{it}) em função da energia ao longo da faixa proibida tendo como referência o meio da mesma para o qual estabelecemos arbitrariamente $E_i = 0\text{eV}$ (equação (C.36)).

Figura 5.2.2 - Curva típica de densidade de estados de interface (D_{it}) em função da energia (E) ao longo da faixa proibida tendo com referência o meio da mesma (0eV) para amostra A (lâmina plana) processada segundo a receita pirogênica.

Figura 5.2.3 - Curva típica de densidade de estados de interface (D_{it}) em função da energia (E) ao longo da faixa proibida tendo com referência o meio da mesma (0eV) para a amostra B (lâmina com trincheiras) processada segundo a receita pirogênica.

Inicialmente, é importante destacar que as distribuições apresentadas nas figura 5.2.2 e 5.2.3 não têm o formato tipo “U” característico das estruturas Si-Policristalino/ SiO_2 /Si como reportado na literatura (Nicollian, 1982; Bera, 2004) para $E > -0,3\text{eV}$, isto é, a distribuição de D_{it} apenas aumenta para energias positivas próximas do nível de condução E_C ($E \gg 0,55\text{eV}$)

e não, para valores negativos. O fato da distribuição não crescer para valores negativos de energia está associado ao predomínio de estados de interface ao longo da faixa proibida com carácter aceitador (Nicollian, 1982). Portanto, os estados carregam-se negativamente a medida que o diagrama de faixas de energia encurva-se em direção a inversão na figura 5.2.4.

Figura 5.2.4 - Diagrama de cargas e diagrama de faixas de energia em substrato P de uma estrutura MOS operando em regime de inversão de portadores quando a largura da região de depleção atinge valor máximo W_{dmax} ($\psi_s = 2\phi_F$).

Tomando-se N_{it} como um estado qualquer no meio da faixa proibida localizado na interface SiO_2/Si , o seu carácter aceitador pode ser representado pela seguinte equação:

onde os estados ocupados por elétrons compreende a faixa que vai de E_v a E_F junto a interface SiO_2/Si na figura 5.2.4 e os estados não ocupados por elétrons compreende a faixa que vai de E_F a E_c .

O pico que aparece na distribuição de D_{it} apresentada na figura 5.2.3 e não aparece na figura 5.2.2 é um efeito que está presente nos capacitores com trincheira e que provoca a elevação do valor de D_{it} próximo do meio da faixa proibida conforme reportado na tabela 5.2.1 ($E=0$, que corresponde a $\psi_s = \phi_F$ na equação (C.36)). A presença do pico está associado à superfície não plana contendo degraus abruptos nas bordas das trincheiras e pode ser entendido como segue.

Na temperatura de aproximadamente 300K e na frequência de medida de 1MHz, os estados de interface junto às bordas dos degraus carregam-se em primeiro lugar devido ao campo elétrico mais intenso e seguem a tensão ca de porta. O valor de D_{it} que é medido nessa condição é maior devido ao efeito de borda e não corresponderá ao encurvamento de faixa de energia como no caso de superfície plana já que existe enriquecimento local do campo elétrico junto a estas bordas. Portanto, o valor de D_{it} obtido dessa forma é aparente e corresponde a uma situação de medida particular em que estados carregados respondem com uma capacitância C_{it} mais elevada. Assim, o valor real da densidade de estados de interface deve ser da ordem de $10^{11} \text{ev}^{-1} \text{cm}^{-2}$ de acordo com as medidas realizadas nas superfícies planas, tanto para o processo pirogênico como para o processo convencional (veja novamente a tabela 5.2.1).

5.3 Medidas de Corrente versus Tensão

A figura 5.3.1 mostra uma curva IV típica obtida para um capacitor MOS construído sobre superfície com trincheiras e óxido de porta crescido pelo processo convencional. No ponto de ruptura da rigidez dielétrica está indicada a tensão de ruptura e a corrente de ruptura.

A partir das medidas IV levantadas para as diversas condições de processamento, montamos a tabela 5.3.1 com os valores médios e desvios-padrão da corrente de ruptura (I_{bd}), tensão de ruptura (V_{bd}), espessura do óxido de porta obtido a partir da curva C-V (X_{ox}), densidade de corrente de ruptura (J_{bd}), campo elétrico de ruptura ($E_{bd} = (V_{bd} + \phi_{MS})/X_{ox}$) e rendimento de fabricação (RF: porcentagem de capacitores que romperam acima de 3MV/cm) (Veja Anexo B).

Figura 5.3.1 - Curva IV típica obtida para um capacitor MOS construído sobre superfície com trincheiras e óxido de porta crescido pelo processo convencional.

Na tabela 5.3.1, os valores de densidade de corrente de ruptura (J_{bd}) e campo elétrico de ruptura (E_{bd}) foram obtidos a partir da corrente de ruptura e tensão de ruptura, respectivamente. Os valores de J_{bd} e E_{bd} apresentados são médias para os capacitores que não apresentaram rupturas precoces ($E_{bd} < 3\text{MV/cm}$).

De forma geral, observamos dois tipos de comportamento para todos os óxidos: ruptura precoce ou rupturas próximas do valor intrínseco ($E_{bd} > 10\text{MV/cm}$) sendo que rupturas em campos médios não foram observadas. Nesse caso, o parâmetro RF na tabela 5.3.1 não apenas corresponde aos capacitores que não romperam abaixo de 3MV/cm , mas efetivamente é a porcentagem de capacitores que romperam acima de 10MV/cm . Portanto, podemos observar que os maiores rendimentos de fabricação foram observados para as superfícies planas, havendo queda substancial deste parâmetro para as lâminas processadas segundo a receita pirogênica (44% e 54% para duas lâminas processadas de forma idêntica) ao passo que o rendimento de fabricação foi maior para as lâminas processadas segundo a receita convencional (59% e 62% para duas lâminas processadas de forma idêntica).

Tabela 5.3.1 - Valores médios de Corrente de Ruptura (I_{bd}), Tensão de ruptura (V_{bd}), Espessura do óxido de porta (X_{ox}), Densidade de corrente de ruptura (J_{bd}), Campo de ruptura (E_{bd}) e rendimento de fabricação (RF) para um conjunto de 30 capacitores. Notação: xy, onde se: x = a, o capacitor é plano; se x = b ou c, o capacitor está sobre trincheiras. Se y = p, a oxidação é pirogênica; se y = o, a oxidação é convencional.

xy	I_{bd} (mA)	V_{bd} (V)	X_{ox} (nm)	J_{bd} (A/cm ²)	E_{bd} (MV/cm)	RF (%)
Ap	6,5±3,9	7,2±0,1	5,6±0,4	7,2±4,3	11,3±0,3	78
Bp	2,4±3,7	6,3±0,4	3,9±0,1	2,7±4,1	14,1±1,2	44
Cp	8,1±3,3	6,6±0,6	4,9±0,1	9,0±3,7	11,8±2,1	54
Ao	4,1±3,0	7,2±0,4	4,2±0,1	8,0±3,3	15,2±1,6	96
Bo	0,55±0,82	6,5±0,7	4,3±0,1	0,61±0,80	13,1±2,3	59
Co	0,23±0,15	6,4±0,3	4,3±0,1	0,26±0,17	11,9±0,7	62

A diminuição do rendimento de fabricação está associado ao aumento do campo elétrico junto às bordas e quinas das trincheiras os quais devem estar promovendo rupturas da rigidez dielétrica precoces. Por outro lado, se compararmos a receita pirogênica com a convencional, observa-se que o rendimento de fabricação é melhor no caso convencional, possivelmente porque o dielétrico de porta apresenta melhor uniformidade ao longo da superfície, inclusive junto às bordas dos degraus.

Também é importante destacar o comportamento da densidade de corrente máxima no ponto em que ocorre a ruptura. Observa-se que as lâminas com trincheiras que foram processadas segundo a receita pirogênica, apesar de terem o menor rendimento de fabricação, suportam alta densidade de corrente na faixa de 4 à 9 A/cm², imediatamente antes do processo irreversível de ruptura da rigidez dielétrica, inclusive com valores da mesma ordem de grandeza que aqueles obtidos para lâminas planas.

Já as lâminas com trincheiras processadas segundo a receita convencional, apresentaram densidade de corrente uma ordem de grandeza menor no instante imediatamente anterior ao processo de ruptura. Tal fato, deve estar ligado à melhor qualidade estrutural do

óxidos pirogênicos comparados aos convencionais onde o processo de dano devido a alta corrente deve estar sendo retardado no caso pirogênico porque o óxido não apenas deve estar se amoldando melhor nas bordas e quinas, mas também deve estar sofrendo suavização e compensação das tensões superficiais em virtude da presença do hidrogênio no processo de oxidação (Nicollian,1982).

Portanto, os óxidos pirogênicos e convencionais, são duas alternativas na fabricação de estruturas MOS sobre superfícies não planas: o óxido pirogênico por suportar maior densidade de corrente apesar do menor rendimento de fabricação e o óxido convencional por apresentar maior rendimento e suportar uma densidade de corrente uma ordem de grandeza menor comparado aos óxidos pirogênicos, mas ainda compatível com os processos MOS de alto desempenho (Risch, 2006).

6. Conclusões e Perspectivas Futuras

6.1 Conclusões

Neste trabalho foram construídos capacitores MOS sobre superfícies planas e superfícies contendo degraus na forma de trincheiras (altura de 100nm com espaçamentos horizontais de 30, 50 e 100 μ m) utilizando as receitas convencional e pirogênico para obtenção do óxido de porta conforme resumido na tabela 6.1.1.

Tabela 6.1.1 - Resumo das principais características de fabricação das amostras. Notação: xy, onde se: x = A, o capacitor é plano; se x =B ou C, o capacitor está sobre trincheiras. Se y =p, a oxidação é pirogênica; se y=o, a oxidação é convencional.

Capacitor	Tipo de superfície	Processo	Temperatura(°C)
Ao	Plana	Oxidação Convencional	850°C
Bo	Trincheira	Oxidação convencional	850°C
Co	Trincheira	Oxidação convencional	850°C
Ap	Plana	Oxidação Pirogênica	850°C
Bp	Trincheira	Oxidação Pirogênica	850°C
Cp	Trincheira	Oxidação Pirogênica	850°C

Os óxidos pirogênicos e convencionais são duas alternativas na fabricação de estruturas MOS sobre superfícies não planas: - o óxido pirogênico por suportar maior densidade de corrente apesar do menor rendimento de fabricação e o óxido convencional por apresentar maior rendimento e suportar uma densidade de corrente uma ordem de grandeza menor comparado aos óxidos pirogênicos, mas ainda compatível com processos MOS de alto desempenho (Risch, 2006).

Após sua construção os capacitores MOS foram caracterizados eletricamente. As caracterizações realizadas mostraram densidade efetiva de cargas no óxido de porta (Q_{ss}/q) na faixa de 1×10^{11} cargas/cm² tanto para capacitores fabricados sobre superfícies planas como aqueles fabricados sobre as trincheiras.

A partir das curvas: CxV, de alta e de baixa frequência, foi obtido também o valor da densidade de armadilhas na interface (D_{it}). Observou-se clara diferença de cerca de uma ordem de grandeza entre amostras planas e amostras com trincheira independentemente de ter passado por processo pirogênico ou convencional. O valor de D_{it} obtido para as amostras com trincheira é aparente e corresponde a uma situação de medida particular em que estados carregados respondem com uma capacitância C_{it} mais elevada devido ao fato dos estados de interface junto as bordas dos degraus carregarem-se em primeiro lugar devido ao campo elétrico nas bordas e quinas (efeito ponta apresentado no capítulo 2).

Os maiores rendimentos de fabricação (porcentagem de capacitores que romperam acima de 10MV/cm) foram observados para as superfícies planas (> 78%). Houve queda substancial deste parâmetro para as lâminas processadas sobre trincheiras segundo a receita pirogênica (< 54%) ao passo que o rendimento de fabricação foi ligeiramente maior para as lâminas processadas segundo a receita convencional sobre trincheiras (< 62%).

6.2 Perspectivas Futuras

Como continuidade aos estudos realizados propomos:

- a) Aumento do tempo de sinterização, para tentar obter melhores valores de D_{it} .
- b) Utilizar oxinitretos de silício como dielétrico de porta nos capacitores planos e com trincheiras a fim de comparar com o desempenho dos capacitores obtidos através de oxidação convencional e pirogênica.

- c) Construir o transistor FinFET utilizando os processos de oxidação convencional e pirogênico empregados no presente trabalho.
- d) Realizar medidas microscopia eletrônica de transmissão (TEM) a fim de corroborar o grau de amoldamento físico dos processos de oxidação convencional e pirogênico.

7. Bibliografia

Apte, P.P., Kubota, T. And Saraswat, K.C., `` Constant Current Stress Breakdown in Ultrathin SiO<sub>2</sub> Films``, **J.Electrochem.Soc.**Vol.140,No.3, 770,1993.

Apte,P.P., Saraswat, K.C, ``Correlation of Trap Generation to Charge-to-Breakdown (Qbd): A physical-Damage Model of Dielectric Breakdown``. **IEEE Transactions on Electron Devices**, Vol.41,No.9, 1595(1994).

BALK, P. **The Si-SiO₂ System**, The Netherlands: Elsevier, 1988 (Materials Science Monographs 32).

Bera, L.K.; Mathew, S.; Balasubramanian, N.;Leitz, C.;Braithwaite, G.; Singaporewala, F.; Yap, J.; Carlin, J.; Langdo, T.; Lochtefeld, T.; Currie, M.; Hammond, R.; Fiorenza, J.; Badwi, H.; Bulsara, M. Investigation of electrical properties of furnace grown gate oxide on strained-Si. **Thin Solid Films**, v. 462-463, p.85-89, 2004.

Bohr,M., **65nm Technology for High Performance and Low Power**, 2003.Disponivel em: http://www.intel.com/technology/silicon/65nm_technology.htm. Acesso em 07/07/2006.

Bohr, M., **Intel's, 90nm technology : Moore's law and more**, 2002.Disponivel em: http://www.intel.com/research/silicon/Bohr_IDF_0902.pdf. Acesso em 07/07/2006.

Bruyere,S. et al,``Wet or Dry ultrathin oxide:impact on gate oxide and device reliability. **Microelectronics Reliability**,v. 40,p. 691-695, 2000.

Chou N.J. and Eldridge J. M., J. Effects of Material and Processing Parameters on the Dielectric Strenght of Thermally Grown SiO₂ Films. **Electrochem. Soc. Solid-State Sci.** v.117,p. 1287, 1970.

DiMaria D.J. et al. Impact Ionization. Trap Creation. Degradation, and Breakdown in Silicon dioxide films on silicon. **J.Appl. Phys.**v. 7, n.7,p.3367, 1993.

DiStefano T. H. and Shtazkes M. Impact Ionization Model For Dielectric Instability and Break-Down Tests In Thin Insulators, **Appl.Phys. Lett.**v.25,p. 685, 1974.

Dumin D. J. et al.Characterizing Wearout, Breakdown, and Trap Generation in Thin Silicon oxide``,**J.Vac.Sci. Technol. B.** v. 13,n. 4,p. 1780, 1995.

Falster R. The phenomenology of dielectric breakdown in thin silicon dioxide films: al cathodes and p-type Si anodes, **J.Appl. Phys**,v. 66,n. 7,p. 3355, 1998.

Grove, A.S., **Physics and Technology of Semiconductor Devices**, Berkley: University of California, 1967.

Harari, E. Dielectric Breadown in Electrical in Highly Stressed Ultrathin Films of Thermal SiO₂. **Appl. Phys.**,v. 49,n. 4,p. 2478, 1978.

Harari E., J. Conduction and Trapping of Electrons in Highly Stressed Ultrathin Films of Thermal SiO₂. **Appl. Phys. Letters**, v. 30,n. 11, p. 601, 1977.

Von Hippel, A.V. **Dielectrics and waves** . Wiley, 1954. p. 93-98.

Hirose, M.; et al. Initial Oxidation of Chemically Cleaned silicon Surfaces. **Solid State Technology**, p. 43-47, 1994.

Hu. C. et al. Thin Gate Oxides Promise High Reliability. **Semiconductor International**. July, p. 215, 1998.

Huang, X, **Sub 50-nm FinFET: PMOS**. 2003. Tese (Doutorado)- Deparment of Electrical Engineering and Computer Sciences, University of California, Berkeley, 2003.

Huang, X. Sub-50 nm P-Channel FinFET. **IEEE Transactions on Electron Devices**. V. 48,n. 5, 2001.

Kin, H.; Hwang, H; Electrical and reliability characteristics of ultrathin gate oxide prepared by oxidation in D₂O. **Jpn. J Appl. Phys.** v.38, n.2A, p.L99-L101, 1999.

Klein, N. Electrical Breakdown in Thin Dielectric Films, **J. Electrochem. Soc.** v.116, p. 963, 1969.

Klein, N.; Nevanlinna, O. Lowering of The Breakdown Voltage of Silicon Dioxide by Asperities And Spherical Electrodes. **Solid State Electronics**, v. 20, n. 9, p.883, 1983.

Linzlinger M., Snow E. H., Fowler-Nordheim Tunneling Into Thermally Grown SiO₂. **J. Appl. Phys.** v. 40, n. 1, p. 278, 1969.

Li S. P., Bates E. T.; and Maserjian J. Time-Dependent MOS Breakdown. **Solid-State Electron.** v. 19, p. 235, 1976.

Moore G.E. Cramming more Components onto integrated circuits. **Electronics**, v. 38, n. 8, 1965.

Muller, R.S. and Kamins, T. L. **Devices Electronics for Integrated Circuits**. New York: Wiley, 1986.

Nicollian, E. H.; Brews, J. R. **MOS (Metal Oxide Semiconductor) Physics and Technology**. New York, John Wiley&sons, 1982.

Nogueira, W. A. **Obtenção de óxidos de porta MOS ultrafinos: Influência da limpeza química e estudo da ruptura dielétrica**. 2003. Tese (doutorado) - Escola Politécnica da Universidade de São Paulo, São Paulo, 2003.

O'Dwyer J. J. Theory of High Field Conduction in a Dielectric. **J.Appl. Phys.** v. 40, p. 3887, 1969.

Osburn C. M. and Ornomd D. W. Electrical Conduction and Dielectric Breakdown in Silicon Dioxide Films on Silicon. **J. Eletrochem. Soc.** v. 119, p. 603, 1972.

Ridley B. K. Mechanism of Electrical Breakdown in SiO₂ films, **J. Appl. Phys.** v. 46, p. 998, 1975.

Risch, L. Pushing CMOS beyond the roadmap. **Solid-State Electronics**, v.50, p. 525-535, 2006.

Rotondaro, A.L.P.; Laaksonen, R.T.; Singh, S.P. Impact of the Nitrogen Concentration of sub-1.3nm gate oxides on 65nm Technology Transistor Parameters. ECS Transactions-Microelectronics Technology and Devices-**SBMICRO 2006**. v. 4, n. 1, p. 401, 2006.

Solomon P., Klein N., and Albert M. A Statistical Model For Step and Ramp Voltage Break-Down Tests In Thin Insulators. **Thin Solid Films**. v. 35, p. 321, 1976.

Santos Filho, S. G. d. **Oxidação Térmica Rápida do Silício: Influência dos procedimentos de Limpeza e dos perfis temporais de temperatura na qualidade dos óxidos de porta MOS**. Tese (doutorado)- Escola Politécnica, Universidade de São Paulo, 1996.

Schuegraf K. F. and Hu C. Hole Injection SiO₂ Breakdown Model for Very Low Voltage Lifetime Extrapolation. **IEEE Trans. On Electron Devices**. v. 41, n. 5,p. 761, 1994.

Takasaki K, Irino K, Aoyama T, Momiyama Y, Nakanishi T, Tamura Y, Ito T. Impact of nitrogen profile in gate nitrided-oxide on deep-submicron CMOS performance and reliability. **Fujitsu Scientific & Technical Journal**. v. 39, n. 1, p. 40-51, 2003.

Toquetti, L.Z. ,Santos Filho,S.G. A pratical procedure to match the measured capacitance of low and high frequency in order to obtain the energy distribution of the states density. Proceedings of the XV International Conference on Microelectronics and Packaging (SBMicro/ Universidade da Amazônia, Manaus, 2000), p. 292-297.

Tyagy, S et al, An Advanced Low Power, High performance, Strained Channel 65 nm Technology. **IEDM Tech.** Digest, p. 1070, 2005.

Vicent, E.; Papadas, C. Temperature Dependence of Charge Build-up Mechanisms and Breakdown Phenomena in thin Oxides Under Fowler-Nordheim Injection. **Solid-State Electronics.** v. 41, n. 7, p. 1001, 1997.

Weindberg Z. A. On Tunneling In Metal-Oxide-Silicon Structures. **J. Appl. Phys.** v. 53, n. 7, p. 5052, 1982.

Wolters, D. R.; Zegers-Van Duijnhoven, A.T. Dielectric Breakdown in Oxidized silicon. **J. Vac. Sci. Technol. A.** v. 5, n. 4, p. 1563, 1987.

Yang, D. Y., Johnson, W. C.; Lampert M. A. 13th Annual proceedings on Reliability physics (IEE, New York, 1975),p.10.

Anexo A

Este item apresenta uma pequena revisão sobre o equacionamento para caracterização de capacitores MOS(NICOLLIAN, 1982). Uma vez conhecendo-se a área do capacitor, é possível obter a espessura do óxido de porta através da equação. A.1.

$$C_{\max} = C_{\text{ox}} \cdot A = \frac{\epsilon_{\text{ox}} \cdot A}{X_{\text{ox}}} \quad (\text{A.1})$$

onde $C_{\max}$ é a capacitância máxima observada na curva de capacitância versus tensão de alta frequência, C_{ox} é a capacitância do óxido por unidade de área e ϵ_{ox} é a permissividade elétrica do óxido.

A capacitância do silício, abaixo da interface silício/óxido pode ser obtida pela equação: A.2.

$$C_{\text{Si}} = \frac{\epsilon_{\text{Si}}}{d_{\max}} \quad (\text{A.2})$$

onde ϵ_{Si} é a permissividade elétrica do silício e $d_{\max}$ é a largura máxima da região de depleção. A largura máxima da região de depleção ($d_{\max}$) pode ser obtida através das equações: A.3 e A.4 combinadas, conforme segue:

$$d_{\max} = \frac{\epsilon_{\text{Si}}}{C_{\text{Si min}}} \quad (\text{A.3})$$

$$C_{\text{Si min}} = \frac{1}{A} \cdot \left(\frac{C_{\max} \cdot C_{\min}}{C_{\max} - C_{\min}} \right) \quad (\text{A.4})$$

onde $C_{\text{Si min}}$ é a capacitância mínima no silício, e $C_{\max}$ e $C_{\min}$ são respectivamente as capacitâncias máxima e mínima observada na curva de alta frequência.

Uma vez obtido o valor de $d_{\max}$ utilizando-se as equações: A.5 e A.6, também combinadas por método iterativo, é possível obter os valores de concentração de dopantes no substrato(N_A) e potencial de superfície do semiconductor(Φ_F).

$$d_{\max} = \sqrt{\frac{2 \cdot \epsilon_{Si} \cdot 2\Phi_F}{q \cdot N_A}} \quad (A.5)$$

$$N_A = \frac{4 \cdot \epsilon_{Si}}{q \cdot d_{\max}^2} \cdot \frac{KT}{q} \cdot \ln\left(\frac{N_A}{n_i}\right) \quad (A.6)$$

onde q é a carga do elétron, K é a constante de Boltzmann, T é a temperatura em Kelvin e n_i é a concentração de portadores intrínseca ao semiconductor. Note que n_i é função da temperatura.

Chamamos de condição de faixa plana quando não observamos encurvamento nas faixas de energia no semiconductor junto à interface, ou seja, $\phi_s=0$. A capacitância que reflete essa condição pode ser obtida pela equação: A.7.

$$C_{FB} = \frac{\epsilon_{ox}}{X_{ox} + \frac{\epsilon_{Si}}{\epsilon_{ox}} \cdot \sqrt{\frac{K \cdot T \cdot \epsilon_{Si}}{q^2 \cdot N_A}}} \quad (A.7)$$

Uma vez conhecido o valor de C_{FB} e de posse da curva de capacitância versus tensão de alta frequência é possível obter a tensão de porta para a qual ocorre a faixa plana(V_{FB}). A partir de V_{FB} , é possível chegar-se ao valor da carga efetiva no óxido como segue:

$$\frac{Q_{ss}}{q} = \frac{(\phi_{ms} - V_{FB})}{q} \cdot \frac{\epsilon_{ox}}{X_{ox}} \quad (A.8)$$

onde $\phi_{ms} = -0,55 - \phi_F$ é a diferença entre as funções trabalho metal/semiconductor, ϕ_{Si} é a função trabalho do silício, X_{Si} é a afinidade eletrônica do silício e E_g , é a distância em energia entre a faixa de valência e a faixa de condução do silício. O valor da densidade de armadilhas de

interface próximo ao meio da faixa de energia pode ser obtido pela equação A.9 (DECLERK, 1973):

$$D_{it} = \left(\frac{\frac{C_{\min \text{ bf}}}{C_{\max \text{ bf}}}}{1 - \frac{C_{\min \text{ bf}}}{C_{\max \text{ bf}}}} - \frac{\sqrt{\frac{1}{2} \left(\frac{N_A}{n_i} + \frac{n_i}{N_A} \right)} \cdot 1,26 \cdot 10^3 X_{ox}}{1 + 0,542 \cdot \ln \left(\frac{N_A}{n_i} \right) - 0,0115 \cdot \left(\ln \left(\frac{N_A}{n_i} \right) \right)^2} \right) \cdot \frac{\epsilon_{ox}}{q \cdot X_{ox}} \quad (\text{A.9})$$

onde $C_{\max \text{ bf}}$ e $C_{\min \text{ bf}}$ são respectivamente a capacitância máxima e mínima observada na curva de: capacitância versus tensão de baixa frequência.

Anexo B

Neste anexo, apresentamos a sequência de passos para extração de curva: corrente versus tensão, determinação da tensão de ruptura (V_{bd}), determinação de campo de ruptura (E_{bd}) e procedimentos para construção dos gráficos.

A curva de corrente versus tensão é obtida quando um capacitor é polarizado, ou seja, são feitos contatos elétricos na porta do capacitor e no substrato de forma que seja possível aplicar uma diferença de potencial entre esses pontos ao passo que o valor de corrente é medido. Em nosso caso, trata-se de um capacitor MOS de substrato tipo P (rico em lacunas) sendo desejável realizar o ciclo de medida mantendo o capacitor polarizado em acumulação. Isso porque, em acumulação a diferença de potencial é quase toda aplicada sobre o óxido, exceto por uma fração compensada pela diferença de função trabalho entre o material semiconductor de porta e o substrato. Com essas considerações, o que se faz é aplicar uma rampa de tensão, com uma determinada inclinação, enquanto se acompanha o comportamento da corrente que passa através do capacitor. Dessa forma, é possível construir um gráfico relacionado a tensão aplicada a porta com a corrente medida, como pode ser visto na figura: B.1.

Figura B.1 - Curva típica de corrente por tensão.

Como pode ser visto na figura: B.1, temos um comportamento inicial de transitório seguido do estabelecimento de um patamar de corrente que se estende até o início de um

tunelamento de corrente conhecido como tunelamento: Fowler-Nordheim (FN). Por fim, visualiza-se uma súbita mudança na inclinação da região de tunelamento FN, tornando-se vertical. Esse ponto marca o evento de ruptura do capacitor e reflete um valor de tensão que no caso é de 14,5 V. Esse valor de tensão indica a tensão de ruptura externa do capacitor. No entanto, o que mais interessa é o valor de tensão que efetivamente caiu sobre o óxido da estrutura MOS. Esse valor pode ser determinado pela equação B.1. (NOGUEIRA, 1999).

$$V_{ox} = V_{cap} + \phi_{MS} - I.R_s \quad (B.1)$$

onde R_s é a resistência em série ao capacitor MOS associado ao substrato, I é a corrente elétrica através do capacitor, ϕ_{MS} é a diferença da função trabalho entre metal (silício poli) e semiconductor, V_{cap} é o valor de tensão aplicado externamente à estrutura e V_{ox} é a tensão sobre o óxido. Sendo que o termo relacionado à resistência torna-se representativo apenas para correntes da ordem de 10^{-2} A.

Sendo, para porta de silício policristalino N^+ :

$$\phi_{MS} = -0,55 - \phi_F \quad (B.2)$$

Podemos calcular o valor de tensão que cai efetivamente sobre o óxido V_{ox} . Conhecendo-se a tensão para a qual houve a ruptura do dielétrico ($V_{ox} = V_{bd}$), podemos determinar o campo de ruptura (E_{bd}) pela seguinte relação:

$$E_{bd} = \frac{V_{bd}}{X_{ox}} \quad (B.3)$$

onde X_{ox} é a espessura do óxido determinada eletricamente. Uma vez de posse dos valores de E_{bd} é possível, então, contar os eventos nas diferentes faixas de campo arbitrariamente escolhidas e assim construir os histogramas.

Anexo C

Neste anexo apresentamos a seqüência de passos para a determinação do parâmetro (Dit), densidade de armadilhas na interface, que será feita a partir das curvas: capacitância x tensão, de alta freqüência e de baixa freqüência, onde após ser seguida uma determinada seqüência de cálculos, iremos determinar tal parâmetro.

C.1. Medidas Capacitância x tensão de alta freqüência e de baixa freqüência.

A curva capacitância x tensão de alta freqüência (C-V AF) experimental permite a determinação de uma série de parâmetros relativos ao sistema metal-óxido-semicondutor. Ela é obtida pela aplicação ao capacitor MOS, de uma tensão de rampa com taxa suficientemente lenta, de modo que o semicondutor esteja em condições próximas do equilíbrio. Superposta a esta tensão de rampa temos uma tensão alternada de freqüência alta ($\approx 1\text{MHz}$) e amplitude pequena ($< 30\text{mV}$). A capacitância diferencial da estrutura MOS é então medida através da medida da variação de carga correspondente à tensão alternada para cada valor de tensão de rampa (Nicollian, 1982).

Por outro lado, a curva capacitância versus tensão de baixa freqüência (C-V BF), é obtida através de um procedimento geral quase idêntico ao descrito acima sendo que a diferença é justamente a freqüência da tensão alternada, que está sobreposta na rampa de tensão, a qual tem valor mais baixo ($< 1\text{KHz}$), mas em geral 0Hz (Nicollian, 1982).

A figura C.1, mostra por exemplo, as curvas Capacitância versus tensão de alta freqüência e de baixa freqüência, sobrepostas medidas para um capacitor MOS, com área de $0,01\text{ cm}^2$, espessura do óxido de 22nm e substrato do tipo P.

Figura C.1 - Curvas C-V AF e C-V BF, onde são indicadas as regiões características, de: acumulação, depleção e inversão.

É fácil observar na figura C.1. que as curvas: capacitância versus tensão de alta frequência (C-V AF) e as curvas: capacitância versus tensão de baixa frequência (C-V BF), apresentam comportamentos distintos na região de inversão. Tal fato, deve-se aos diferentes valores da capacitância de inversão (C_I), nesta região. Em alta frequência, os portadores minoritários não respondem, o que pode ser associado a uma capacitância de inversão próxima de zero. Já em frequências baixas, os portadores minoritários respondem o que por sua vez pode ser associado, a uma capacitância de inversão muito grande ($C_I \gg C_{ox}$). Portanto, de acordo com o modelo da figura: C.2, em alta frequência, temos apenas a capacitância do óxido em série com a capacitância de depleção em baixa frequência, temos o resultado da associação, como sendo apenas a capacitância do óxido, já que a capacitância de inversão tende a valores muito elevados (Nicollian, 1982).

Figura C.2 - Modelo capacitivo equivalente do capacitor MOS na região de inversão.

A seguir mostraremos um conjunto de equações que nos permite determinar uma série de parâmetros a partir das curvas: C-V AF e C-V BF.

C.2. Obtenção da resistência série e correção da curva C-V AF.

A maioria dos capacitímetros comerciais mede a capacitância e a condutância no modelo paralelo (figura: C.3(a)). A resistência série associada ao capacitor MOS, pode, dependendo do seu valor, acarretar distorções nas curvas C-V AF, durante a sua medida (Nicollian, 1982; Santos, 1984).

Figura C.3 - (a) modelo pelo qual se mede a capacitância (C_p) e a condutância (G_p); (b) modelo físico do capacitor MOS, sob a influência da resistência série.

As possíveis fontes de resistência série (R_{serie}) são: (1) contato entre ponta de prova e a porta; (2) contato traseiro da lâmina de silício com o pedestal de apoio; (3) Filme de contaminação entre o contato traseiro e o pedestal; (4) resistência do volume do silício e (5) dopagem extremamente não uniforme no silício sob a porta.

As medidas da capacitância (C_{pa}) e condutância (G_{pa}), no regime de acumulação, permitem o cálculo da resistência série conforme segue (Nicollian, 1982; Santos, 1984):

$$R_{serie} = \frac{G_{pa}}{G_{pa}^2 + \omega^2 \cdot C_{pa}^2} \quad (C.1)$$

Para realizar a correção da curva: C-V AF, experimental deve-se converter os valores medidos de capacitância segundo o modelo mostrado na figura: C.3(a), para valores que correspondam ao modelo da figura: C.3(b). A partir dos pontos medidos de C_p e G_p como função de V_G , podemos utilizar uma fórmula de correção de forma a se obter a curva(C-V AF) real de acordo com a seguinte expressão (Nicollian, 1982):

$$C_{AF} = \frac{(G_p^2 + \omega^2 \cdot C_p^2)C_p}{[G_p - (G_p^2 + \omega^2 \cdot C_p^2)R_s]^2 + \omega^2 \cdot C_p^2} \quad (C.2)$$

Em particular, a curva C-V AF, mostrada na figura: C.1. como ilustração não necessitou de qualquer correção já que a resistência serie neste caso foi desprezível. Uma indicação deste fato(R_{serie} baixo) é a quase perfeita coincidência entre os valores da curva (C-V AF) e (C-V BF), na região de acumulação.

C.3. Obtenção da espessura do óxido.

A capacitância máxima na região de acumulação (C_{max}) está relacionada com a capacitância do óxido, por unidade de área (C_{ox}), através da área de porta(gate) do capacitor, isto é:

$$C_{max} = C_{ox} \cdot A \quad (C.3)$$

onde A, é a área de porta do capacitor.

$$C_{ox} = \frac{\epsilon_o \cdot \epsilon_{ox}}{X_{ox}} \quad (C.4)$$

Desta forma, substituindo-se a expressão (C.4), na expressão (C.3) e isolando-se a espessura do óxido (X_o), resulta que:

$$X_o = \frac{\epsilon_o \cdot \epsilon_{ox}}{C_{max}} \cdot A \quad (C.5)$$

Ou seja, podemos determinar a espessura do óxido a partir da capacitância máxima em acumulação (C_{max}) (Nicollian, 1982).

C.4. Obtenção da largura máxima da região de depleção.

A máxima largura da região de depleção ocorre quando a capacitância de alta frequência atinge o seu valor mínimo em inversão forte (C_{min}) o qual corresponde à associação série entre a capacitância do óxido e a capacitância máxima de depleção do silício. A capacitância máxima de depleção do silício por unidade de área ($C_{s\text{max}}$), pode ser escrita como sendo (Nicollian, 1982):

$$C_{s\text{MAX}} = \frac{1}{A_g} \cdot \left[\frac{1}{\frac{1}{C_{\text{MIN}}} - \frac{1}{C_{\text{MAX}}}} \right] \quad (\text{C.6})$$

Por sua vez, a capacitância máxima de depleção do silício está relacionada com a largura máxima da região de depleção através da expressão: C.7.

$$C_s = \frac{\epsilon_o \cdot \epsilon_s}{W_d} \quad (\text{C.7})$$

Desta forma, a largura máxima da região de depleção fica sendo dada por:

$$W_{d\text{MAX}} = \frac{\epsilon_o \cdot \epsilon_{\text{ox}}}{C_{s\text{MAX}}} \quad (\text{C.8}).$$

C.5. Obtenção da concentração efetiva de dopantes.

Por outro lado, o potencial máximo de superfície (ψ_{sm}) está relacionado com a largura máxima da região de depleção e a concentração efetiva de dopantes conforme segue:

$$\Psi_{sm} = \frac{q \cdot N_B \cdot W_{dMAX}^2}{2 \cdot \epsilon_0 \cdot \epsilon_s} \quad (C.9)$$

Tem sido propostas na literatura diferentes expressões para o potencial máximo de superfície, todas elas prevendo valores da mesma ordem. Em particular, a equação proposta por Nicollian e Brews, tem sido frequentemente adotada e é dada por:

$$\Psi_{sm} = 2,1 \cdot \phi_F + 1,33 \cdot \frac{KT}{q} \cdot \frac{\phi_F}{|\phi_F|} \quad (C.10)$$

onde K, é a constante de Boltzmann, T é a temperatura em kelvin, q é a carga do elétron em módulo e Φ_F é o potencial de Fermi. Igualando-se a expressão: (C.9) com a expressão (C.10), e isolando-se o parâmetro N_B no primeiro membro resulta:

$$N_B = \frac{2 \cdot \epsilon_0 \cdot \epsilon_s \cdot K \cdot T}{q^2 \cdot W_{dMAX}^2} \cdot \left[1,33 + 2,1 \ln \left(\frac{N_B}{n_{int}} \right) \right] \quad (C.11)$$

Nota-se que a equação: C.11. acima pode ser utilizada para a determinação da concentração efetiva de dopantes (N_B) do substrato tanto para o tipo P, como para o tipo N. O valor dessa concentração é facilmente alcançado através de um procedimento iterativo (escolhe-se um valor inicial qualquer para N_B e calcula-se o valor do segundo membro da equação: C.11., o qual mais tarde será o novo valor a ser substituído).

C.6. Obtenção da capacitância de faixa plana.

Existe uma situação particular de tensão de polarização de porta ($V_G = V_{FB}$), na qual o diagrama de faixas de energia do capacitor MOS fica plano, isto é, $\psi_s=0$ ($Q_s=0$) e $V_{ox} = 0$. Neste ponto de operação demonstra-se que a capacitância de silício é dada por:

$$C_{FB_s} = \left[\frac{q^2 \cdot \epsilon_0 \cdot \epsilon_s \cdot N_B}{K \cdot T} \right]^{1/2} \quad (C.12)$$

A capacitância de faixa plana do capacitor MOS, C_{FB} , é definida como sendo a associação série da capacitância de faixa plana do silício com a capacitância do óxido, ou seja:

$$C_{FB} = \frac{A_g}{\frac{1}{C_{FB_s}} + \frac{1}{C_{ox}}} \quad (\text{C.13})$$

C.7. Obtenção da concentração efetiva de cargas no óxido.

A partir da tensão de porta:

$$V_G = V_{ox} + \psi_s + \phi_{MS} \quad (\text{C.14})$$

A equação da tensão de porta pode ser escrita como sendo:

$$V_G = \psi_s - \frac{Q_s}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} + \phi_{MS} \quad (\text{C.15})$$

onde ϕ_{ms} é a diferença de função trabalho entre metal e semiconductor. Para o caso do alumínio temos:

$$\phi_{MS} = -0.6 - \phi_F \quad (\text{C.16})$$

Por sua vez, o potencial de Fermi é função da dopagem do substrato e é descrito conforme segue:

$$\phi_F = \pm \frac{kT}{q} \cdot \ln \left[\frac{N_B}{n_{int}} \right] \quad (\text{C.17})$$

onde N_B é a concentração de dopantes no substrato, n_{int} é a concentração intrínseca e o sinal da equação é positivo para substrato p e negativo para substrato n. Define-se tensão de faixa plana (V_{FB}) como sendo a tensão, V_G , que deve ser aplicada à porta do capacitor MOS de forma que o diagrama de faixas de energia não encurve ao longo do silício, ou ao, longo do

óxido junto a interface: Si/SiO₂. Em tal situação, é fácil concluir que: $\psi_s = 0$ e $Q_s = 0$. Substituindo estas condições na equação (C.15), conclui-se que:

$$V_{FB} = -\frac{Q_{ss}}{C_{ox}} + \phi_{MS} \quad (C.18)$$

Da equação (C.18), podemos isolar a concentração efetiva de cargas no óxido resultando no seguinte:

$$\frac{Q_{ss}}{q}(\psi_s = 0) = [\phi_{MS} - V_{FB}] \frac{C_{ox}}{q} \quad (C.19)$$

Ou seja, a concentração efetiva de cargas é função apenas da diferença das funções trabalho Φ_{MS} e da tensão de faixa plana V_{FB} . A tensão de faixa plana é extraída a partir da curva CV_{AF} experimental, fazendo-se a correspondência com a capacitância de faixa plana a qual deve ser inicialmente calculada conforme o item: (C.6).

C.8. Determinação da densidade de estados de interface a partir das curvas Capacitância versus tensão de baixa e de alta frequência.

Os estados de interface, conforme podemos ver na figura:(C.4)

Figura C.4 - Cargas que podem estar presentes no óxido crescido termicamente.

Localizam-se espacialmente na interface: Si/ SiO₂ e distribuem-se em energia ao longo da faixa proibida do semiconductor. Associado a estes estados temos uma carga Q_{it} , cujo

valor é função do potencial de superfície (Nicollian, 1982). Desta forma, a tensão de porta para o regime de depleção pode ser escrita como segue:

$$V_G = \psi_s - \frac{Q_s}{C_{ox}} - \frac{Q_{it}(\psi_s)}{C_{ox}} - \frac{Q_{ef}^*}{C_{ox}} + \phi_{MS} \quad (C.20)$$

onde Q_{ef}^* é suposto constante e corresponde ao efeito de todas as outras cargas no óxido, além das cargas de interface, com centróide localizado na interface Si/ SiO₂.

Diferenciando-se a expressão: (C.20), resulta em:

$$dV_G = d\psi_s - \frac{dQ_s}{C_{ox}} - \frac{dQ_{it}}{C_{ox}} \quad (C.21)$$

Por outro lado a expressão (C.21), pode ser escrita na forma:

$$dV_G = d\psi_s - \frac{1}{C_{ox}} \cdot \frac{dQ_s}{d\psi_s} \cdot d\psi_s - \frac{1}{C_{ox}} \cdot \frac{dQ_{it}}{d\psi_s} \cdot d\psi_s \quad (C.22)$$

Tendo em vista a expressão da capacitância diferencial do silício por unidade de área:
(C.23):

$$C_s = - \frac{dQ_s}{d\psi_s} \quad (C.23)$$

E definindo a capacitância devido aos estados de interface como sendo:

$$C_{it}(\psi_s) = - \frac{dQ_{it}(\psi_s)}{d\psi_s} \quad (C.24)$$

Resulta da expressão(C.22) que:

$$\frac{d\psi_s}{dV_G} = \frac{C_{ox}}{C_{ox} + C_s + C_{it}} \quad (C.25)$$

Tem sido frequentemente observado que a capacitância de estados de interface C_{it} na expressão: C.25. depende da acomodação das cargas nos estados de interface em resposta à tensão alternada sobreposta à rampa de tensão durante a medida $C \times V$ (Nicollian, 1982). Para que as cargas tenham tempo para se acomodar (C_{it} finito), a frequência do sinal alternado deve ser suficientemente baixa (Nicollian, 1982).

Baseado neste fato, podemos agora obter a capacitância total de baixa frequência a qual é dada por:

$$C_{BF} = -\frac{dQ_G}{dV_G} \quad (C.26)$$

onde

$$Q_G = Q_S + Q_{it} + Q_{ef}^* \quad (C.27)$$

Ou ainda, desenvolvendo-se a expressão: (C.26).

$$C_{BF} = -\frac{d(Q_S + Q_{it} + Q_{ef}^*)}{d\psi_s} \cdot \frac{d\psi_s}{dV_G} = \frac{1}{\frac{1}{C_{ox}} + \frac{1}{C_S + C_{it}}} = \frac{C_{ox} \cdot (C_S + C_{it})}{C_{ox} + C_S + C_{it}} \quad (C.28)$$

Ou seja, na condição de baixa frequência com o capacitor MOS operando em regime de depleção, o modelo capacitivo resultante é aquele apresentado na figura:(C.5). Convém ressaltar que em alta frequência ($f \approx 1\text{MHz}$), $C_{it} = 0$, pois as cargas de interface não respondem, e o modelo capacitivo passa a ser apenas a associação série de C_{ox} com C_s , (NIC 82), isto é, a capacitância total de alta frequência pode ser escrita como sendo:

$$C_{AF} = \frac{1}{\frac{1}{C_{ox}} + \frac{1}{C_S}} \quad (C.29)$$

A partir das expressões: C.28 e C.29, podemos isolar a capacitância de estados de interface como função das capacitâncias de alta e baixa frequência, resultando(Nicollian, 1982):

$$C_{it}(V_G) = \left[\frac{1}{C_{BF}(V_G)} - \frac{1}{C_{ox}} \right]^{-1} - \left[\frac{1}{C_{AF}(V_G)} - \frac{1}{C_{ox}} \right]^{-1} \quad (C.30)$$

Portanto, a capacitância dos estados de interface para o capacitor operando em regime de depleção pode ser obtida como função da tensão de porta V_G , através de uma simples comparação das curvas: Capacitância versus tensão de alta e baixa frequência, experimentais as quais são modeladas na região de depleção, respectivamente, através das expressões : C.28 e C.29, multiplicadas pela área do capacitor MOS.

Figura C.5 - Modelo capacitivo para o capacitor operando em regime de depleção e sob o efeito dos estados de interface.

Até o presente momento, definimos a carga associada aos estados de interface (Q_{it}) bem como a capacitância associada a estes mesmos estados (C_{it}). Um outro parâmetro de fundamental importância é a densidade de estados de interface por unidade de área e por unidade de energia (D_{it}) bem como a sua distribuição ao longo da faixa proibida. A seguir mostraremos como obtê-la.

De acordo com a literatura, podem existir estados doadores que são neutros ou se carregam positivamente ao doarem um elétron e estados aceitadores que são neutros ou se carregam negativamente ao receberem um elétron. A densidade total de estados de interface por unidade de área e por unidade de energia ($\text{cm}^{-2} \text{eV}^{-1}$) é dada por: (NIC 82).

$$D_{it} = D_{it}^a + D_{it}^d \quad (C.31)$$

onde D_{it}^a é a densidade de estados aceitadores e D_{it}^d é a densidade de estados doadores, ambos por unidade de área e por unidade de energia.

Conforme já vimos, a expressão: C.30., nos fornece a capacitância de estados de interface C_{it} como função da tensão de porta V_G . Para se determinar a distribuição da densidade de estados de interface como função da energia, vamos precisar inicialmente de C_{it} como função do potencial de superfície ψ_s . Para tanto, vamos a seguir determinar ψ_s como função de V_G .

Verifica-se a partir da expressão: C.28., que:

$$1 - \frac{C_{BF}}{C_{ox}} = \frac{C_{ox}}{C_{ox} + C_{it} + C_s} \quad (C.32)$$

Mas a equação C.32 é igual a equação C.25, ou seja:

$$\frac{d\psi_s}{dV_G} = 1 - \frac{C_{BF}}{C_{ox}} \quad (C.33)$$

Integrando-se o potencial de superfície ψ_s desde V_{G0} até V_G resulta:

$$\psi_s(V_G) = \psi_s(V_{G0}) + \int_{V_{G0}}^{V_G} \left[1 - \frac{C_{BF}}{C_{ox}} \right] dV_G \quad (C.34)$$

Por outro lado, sabemos que para $V_G = V_{FB}$ temos $\psi_s = 0$. Portanto, podemos adotar como limite inicial de integração $V_{G0} = V_{FB}$ já que o valor de V_{FB} pode ser facilmente obtido a partir da curva Capacitância versus tensão de alta frequência experimental, conforme vimos no item: C.7., anterior.

Além disso, a validade das expressões: C.25 e C.33, limita-se ao intervalo de polarização em que o capacitor MOS, opera em regime de depleção e inversão fraca ($0 < \psi_s < \psi_{ms}$) o que faz da escolha de V_{FB} absolutamente conveniente como limite inicial de integração. Portanto temos:

$$\psi_s(V_G) = \int_{V_{FB}}^{V_G} \left[1 - \frac{C_{BF}}{C_{ox}} \right] dV_G \quad (C.35)$$

Portanto, conhecendo-se a relação $\psi_s \times V_G$ dada pela equação C.35, pode-se facilmente converter a capacitância $C_{it}(V_G)$ da expressão: C.30, para $C_{it}(\psi_s)$, isto é, C_{it} agora fica descrito como função do potencial de superfície ψ_s . A seguir, mostraremos como determinar a distribuição em energia da densidade de estados de interface(D_{it}) a partir de $C_{it}(\psi_s)$.

Através de uma demonstração bastante elaborada(Nicollian, 1982), Nicollian e Brews obtiveram uma relação bastante simples que relaciona densidade de estados de interface(D_{it}) e a capacitância de estados de interface (C_{it}). Esta relação é dada por:

$$D_{it} = \left(E = E_i + q(\phi_F - \psi_s) \right) = \frac{C_{it}(\psi_s)}{q} \quad (C.36)$$

onde E_i corresponde ao nível de energia intrínseco localizado no meio da faixa proibida.

Ou seja, o valor da densidade de estados de interface na energia $E = E_i + q(\phi_F - \psi_s)$ é igual ao valor da capacitância de estados de interface C_{it} , que corresponde ao potencial de superfície ψ_s dividido pela carga elementar($q = 1,602 \times 10^{-19}$ C). Sob o ponto de vista de unidades, utilizando-se C_{it} em Farads por centímetro quadrado e q em coulombs, obtém-se D_{it} em número de estados por centímetro quadrado e por eletrôn.volt.