MICHELE RODRIGUES

**CARACTERIZAÇÃO ELÉTRICA DE CAPACITORES OBTIDOS
ATRAVÉS DE TECNOLOGIA ULTRA-SUBMICROMÉTRICA**

São Paulo

2006

MICHELE RODRIGUES

**CARACTERIZAÇÃO ELÉTRICA DE CAPACITORES OBTIDOS
ATRAVÉS DE TECNOLOGIA ULTRA-SUBMICROMÉTRICA**

Dissertação apresentada à Escola
Politécnica da Universidade de São Paulo
para a obtenção do título de Mestre em
Engenharia.

Área de Concentração:
Engenharia Eletrônica / Microeletrônica

Orientador:
Prof. Dr. João Antonio Martino

São Paulo

2006

AUTORIZO A REPRODUÇÃO E DIVULGAÇÃO TOTAL OU PARCIAL DESTES
TRABALHOS, POR QUALQUER MEIO CONVENCIONAL OU ELETRÔNICO, PARA
FINS DE ESTUDO E PESQUISA, DESDE QUE CITADA A FONTE.

Rodrigues, Michele
Caracterização elétrica de capacitores obtidos através de
tecnologia ultra-submicrométrica / M. Rodrigues. -- São Paulo,
2006.
p.96

Dissertação (Mestrado) - Escola Politécnica da Universidade
de São Paulo. Departamento de Engenharia de Sistemas
Eletrônicos.

1.Capacitores 2.Circuitos integrados MOS 3.Microeletrônica
I.Universidade de São Paulo. Escola Politécnica. Departamento
de Engenharia de Sistemas Eletrônicos II.t.

*Dedico este trabalho ao meu pai Moacir por
fazer de mim uma lutadora e ser meu herói.*

*Á minha mãe Maria Célia pela força com que
nos carrega.*

*Ao meu amado Wilson pelo apoio e incentivo
na luta dos meus sonhos e ideais.*

Divido com vocês a glória desta conquista.

AGRADECIMENTOS

Ao mestre Prof. Dr. João Antonio Martino pela atenciosa orientação, com quem pude aprender o que é paixão à pesquisa.

Ao professor e amigo Dr. Victor Sonnenberg, não só pela coorientação, mas também pela amizade, compreensão, incentivo e confiança depositada.

Aos estimados professores Dr. Marcelo Antonio Pavanello e Dr. Aparecido Sirley Nicolett, pelas inestimáveis orientações, participações e sugestões mesmo que distantes.

A todos os meus queridos e especiais amigos do grupo SOI-CMOS pelas eternas discussões, e por sempre estarem dispostos a ajudar.

Ao Laboratório de Sistemas Integráveis da Escola Politécnica da Universidade de São Paulo, pela disponibilidade da infra-estrutura necessária para essa atividade de pesquisa e ao CNPq, pelo apoio financeiro inestimável, que permitiu a realização deste trabalho.

Aos meus pais e irmã, pelo grande apoio, incentivo, compreensão e dedicação durante a realização deste sonho profissional e de tantos outros.

Ao meu amado Wilson pela imensa compreensão nos momentos de ausência, pela sábias palavras de conselho e pelo amor incondicional.

À Iraídes e a Aline pela atenção e preocupação à mim dedicada.

À querida Denice que mesmo à distância contribuiu para minha formação pessoal e profissional.

À grande amiga Claudia pela amizade sem limites e barreiras.

A tantas outras pessoas que, de alguma forma, colaboraram para a realização deste trabalho e que, de forma involuntária, foram aqui omitidas.

*“Não podemos resolver problemas
utilizando o mesmo tipo de raciocínio
que utilizamos, quando os criamos.”*

(Albert Einstein)

RESUMO

RODRIGUES, M. **Caracterização elétrica de capacitores obtidos através de tecnologia ultra-submicrométrica**. 2006. f. Dissertação (Mestrado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2006.

Apresentamos neste trabalho um estudo do efeito da depleção do silício policristalino e da corrente de tunelamento em dispositivos com óxidos de porta finos. Utilizamos curvas características da capacitância em função da tensão de porta (C-V), para analisar a degradação causada por estes efeitos.

Quanto ao efeito da depleção do silício policristalino a capacitância total na região de inversão apresenta uma redução conforme a concentração de dopantes do silício policristalino diminui. Este efeito foi observado em curvas C-V tanto de alta como de baixa frequência, sendo esta última mais afetada.

A corrente de tunelamento através do óxido de porta apresentou uma influência na largura da região de depleção no silício, que aumentou devido ao tunelamento de portadores do substrato. Como resultado, uma diminuição na capacitância do silício foi observada, fazendo a curva C-V diminuir na região de inversão. Quando considerado o efeito de depleção no silício policristalino junto com o efeito do tunelamento, observou-se que na região da porta houve um excesso de portadores, causando uma diminuição na região de depleção do silício policristalino. Neste caso a curva C-V sofreu uma maior redução, tornando-se difícil separar os dois efeitos. A curva C-V de baixa frequência foi a mais atingida, pois como os portadores tem tempo de resposta, pode-se observar a influência da corrente de tunelamento nas cargas de inversão.

Apresentamos ainda um novo método para a determinação da concentração de dopantes no substrato e no silício policristalino, através de curvas C-V de alta frequência. Simulações numéricas bidimensionais e medidas experimentais foram utilizadas para validação do método. Os resultados obtidos indicam que o método proposto apresenta um grande potencial, tendo como principal vantagem a simplicidade de aplicação.

Palavras-chave: capacitor, MOS, óxido de porta fino, efeito de depleção do Si-poli, corrente de tunelamento, simulação bidimensional, curva C-V.

ABSTRACT

RODRIGUES, M. **Electrical characterization of capacitors obtained through extreme-submicrometer technology**. 2006. f. Dissertation (Master) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2006.

In this work we present the study of polysilicon depletion and the gate tunneling current effects in thin-gate oxide devices. Characteristic curves of capacitance as a function of the gate voltage (C-V) were used to analyze the degradation caused for these effects.

Regarding the poly depletion effect, a reduction of the total capacitance in the inversion region was verified as the polysilicon doping concentration decreases. This effect was observed in C-V curves in high and low frequency, being the last one more affected.

The gate tunneling current presented an influence on the width of the depletion silicon region, which increased due to the carriers tunneling from the substrate. As a result, a reduction in the silicon capacitance was observed, causing the C-V curve reduction in the inversion region. When the polysilicon depletion effect is considered together with the tunneling effect, it was observed that there is a carriers excess in the gate region, causing a reduction of the polysilicon depletion region width. In this case, the C-V curve suffered a larger reduction, making difficult to separate both effects. The most affected characteristic was the C-V curve at low frequency, due to existence of the carrier response time that allows observing the influence of the tunneling current in inversion charges.

A new method for the determination of the doping concentration of substrate and polysilicon was also presented, through C-V curves at high frequency. Two-dimensional simulations and experimental measurements were used to validate the method. The obtained results indicate that the propose method present a higher potential, having as principal advantage the simplicity of application.

Keywords: MOS capacitor, thin gate oxide, polysilicon depletion effect, tunneling current, C-V curve, two-dimensional simulation.

LISTA DE FIGURAS

Figura 1.1 – Lei de Moore ¹	20
Figura 1.2 – Impacto da Lei de Moore na (a) capacidade de processamento e no (b) custo dos transistores ²	20
Figura 1.3 – Evolução da espessura do óxido de porta (t_{ox}) com o comprimento de canal (L) ⁵	21
Figura 2.1 Representação esquemática do processo de fabricação de um capacitor MOS com porta de Si-poli indicando a região menos dopada junto ao óxido.....	24
Figura 2.2 - a) Modelo equivalente de capacitâncias e o b) perfil transversal do capacitor MOS com porta de metal.	24
Figura 2.3 - (a) Modelo equivalente de capacitâncias e o (b) perfil transversal de um capacitor MOS com porta de Si-poli.	25
Figura 2.4 – Diagrama de faixas de energia para um capacitor MOS na condição de acumulação.....	26
Figura 2.5 - Diagrama de faixas de energia para um capacitor MOS na condição de faixa plana.....	27
Figura 2.6 – Diagrama de faixas de energia para um capacitor MOS na condição de depleção.	28
Figura 2.7 - Diagramas de faixas de energia para uma capacitor MOS na condição de inversão forte.....	29
Figura 2.8 - Estrutura Si-poli / óxido / substrato com a representação das quedas de potenciais.	29
Figura 2.9 - Diagrama de faixas de energia de uma estrutura Si-poli N+/ óxido / substrato P.30	
Figura 2.10 – Curvas V_{Tp} em função de N_{poli} , indicando o aumento da tensão de limiar com a redução de N_{poli} ¹²	32
Figura 2.11 – Curva $C \times V_G$ normalizada em função de C_{ox} operando em alta frequência para um capacitor MOS, indicando a influência do efeito de depleção no Si-poli.	33

Figura 2.12 - Curva $C \times V_G$ normalizada em função de C_{ox} em baixa frequência de um capacitor MOS, indicando a influência do efeito de depleção do Si-poli.....	34
Figura 2.13 - Curvas da transcondutância (g_m) em função de V_G ⁹	35
Figura 2.14 - Curva da degradação da corrente de dreno (I_D) em função de N_{poli} ²⁰	35
Figura 2.15 - Diagrama de faixas exemplificando os três principais tipos de injeção de portadores através do isolante.	37
Figura 2.16 - Diagramas de faixas de energia de uma estrutura Si-poli N+ / óxido / substrato P no caso da corrente de (a) tunelamento por Fowler-Nordheim e de (b) tunelamento direto.	37
Figura 2.17 – Curvas da densidade da corrente de tunelamento (J_G) em função da tensão aplicada à porta (V_G) para t_{ox} variando de 2,9 a 6,2nm ²⁷	38
Figura 2.18 – Diagrama de faixas de energia de uma estrutura nMOSFET com substrato P e porta de Si-poli N+, e os mecanismos da corrente de tunelamento direto ²⁸	39
Figura 2.19 – Curva $C \times V_G$ normalizada em função de C_{ox} de alta frequência, demonstrando a influência da corrente de tunelamento.	40
Figura 2.20 - Curva $C \times V_G$ normalizada em função de C_{ox} de baixa frequência, demonstrando a influência da corrente de tunelamento.	41
Figura 2.21 – Curvas de V_{ox} em função de V_G , para diferentes N_{poli} e t_{ox} ³²	42
Figura 2.22 – Curva da densidade da corrente de tunelamento (J_G) em função de V_G , para diferentes espessuras no óxido de porta e concentrações no Si-poli.	42
Figura 2.23 – Curvas C-V de uma estrutura Si-poli N+ / SiO ₂ / Substrato P em (a) alta e (b) baixa frequência.....	43
Figura 2.24 – Relação de t_{ox} em função das dimensões dos dispositivos, fazendo uma análise da necessidade de novas matérias de porta para substituição do SiO ₂ ⁴	44
Figura 2.25 – Comparação entre uma (a) estrutura convencional com dielétrico de porta óxido de silício (SiO ₂) e (b) uma estrutura com dielétrico de porta <i>High-k</i>	45
Figura 2.26 - Curva da corrente de porta (J_G) em função da espessura equivalente do óxido de porta (EOT) ³	46

Figura 3.1 . Curvas $C \times V_G$ simuladas para um capacitor com porta de Si-poli N+, operando em alta frequência.....	49
Figura 3.2 - Curvas $C \times V_G$ simuladas para um capacitor com porta de Si-poli N+, operando em baixa frequência.	50
Figura 3.3 – Curvas do Potencial e da concentração dos portadores, ambas em função da profundidade, para uma estrutura Si-poli N+/SiO ₂ /Substrato P e com diferentes tensões de porta (a) $V_G=0,5V$, (b) $V_G=1,5V$ e (c) $V_G=4V$	52
Figura 3.4 - Curvas $C \times V_G$ simuladas para um capacitor com porta de Si-poli P+, operando em alta frequência.....	53
Figura 3.5 - Curvas $C \times V_G$ simuladas para um capacitor com porta de alumínio e porta de Si-poli P+, operando em baixa frequência.....	54
Figura 3.6 – Curvas do Potencial em função da Profundidade, para uma estrutura Si-poli P+/SiO ₂ /Sub. P, com tensões de porta de (a) $V_G=0V$, (b) $V_G=-1,5V$ e (c) $V_G=-4V$	55
Figura 3.7 – Simulação do perfil bidimensional de uma estrutura Alumínio/SiO ₂ /Substrato P, onde (a) é sem corrente de tunelamento direto e (b) é com tunelamento, para $V_G=3V$	57
Figura 3.8 – Curvas da largura da região de depleção (d_{Si}) e da capacitância do silício (C_{Si}), ambas em função de V_G , para $t_{ox}=2,2nm$	58
Figura 3.9 – Curvas C-V em alta frequência, demonstrando a influência da corrente de tunelamento direto (TD), para um capacitor MOS tipo P com porta de alumínio, $t_{ox}=2,2nm$ e $N_a=1 \times 10^{18} cm^{-3}$	59
Figura 3.10 - Curvas C-V em baixa frequência, demonstrando a influência da corrente de tunelamento direto (TD), para um capacitor MOS tipo P com porta de alumínio, $t_{ox}=2,2nm$ e $N_a=1 \times 10^{18} cm^{-3}$	60
Figura 3.11 – Curvas da densidade de corrente (J_G) em função de V_G , para diferentes t_{ox}	61
Figura 3.12 – Curva da densidade de corrente de tunelamento (J_G) em função de V_G , para diferentes concentrações de dopantes no Si-poli.	62

Figura 3.13 - Simulação do perfil bidimensional de uma estrutura Sipoli N+/SiO ₂ /Substrato P, onde (a) é sem corrente de tunelamento direto e (b) é com tunelamento, para $V_G=3V$	63
Figura 3.14 – Curvas da largura da região de depleção máxima no Si-poli ($d_{polimáx}$) e no silício ($d_{simáx}$) em função da concentração de dopantes no Si-poli (N_{poli}) com e sem tunelamento TD.....	64
Figura 3.15 – Curvas da largura da região de depleção máxima no silício em função de N_{poli} , para diferentes espessuras de óxido de porta.	64
Figura 3.16 – Curvas C-V com (a) porta de alumínio, (b) porta Si-poli N+ e (c) porta Si-poli N+ e modelo de tunelamento, com $t_{ox}=2,2nm$, $N_a=1 \times 10^{18} cm^{-3}$ e alta frequência de operação.	65
Figura 3.17 – Ampliação da curva C-V da Figura 3.16 na região de inversão.	66
Figura 3.18 – Variação da curva C-V de alta frequência, com a diminuição na concentração de dopantes do Si-poli N+ e com a corrente de tunelamento.	67
Figura 3.19 – Curvas das capacitância presentes em uma estrutura Si-poli N+/SiO ₂ /Substrato P em função de N_{poli} , sob o efeito da corrente de tunelamento direto.	68
Figura 3.20 - Curvas do Potencial em função da profundidade, para uma estrutura Si-poli N+/SiO ₂ /Substrato P, com tensões de porta de (a) $V_G=0,5V$, (b) $V_G=1,5V$ e (c) $V_G=3,0V$	69
Figura 3.21 - Curva do Potencial em função da Profundidade, demonstrando a influência da corrente de tunelamento direto no potencial de superfície do silício (ϕ_s).	70
Figura 3.22 - Variação da curva C-V de baixa frequência, com a diminuição na concentração de dopantes do Si-poli N+ e com a corrente de tunelamento.....	70
Figura 4.1 – Curva C-V normalizada em função de C_{ox} de uma estrutura Si-poli N+ / óxido / substrato, operando em alta frequência.....	71
Figura 4.2 - (a) Modelo equivalente de capacitâncias e a representação de C1 e C2, e (b) o perfil de um capacitor MOS com porta de Si-poli.....	72
Figura 4.3 - Curva C-V normalizada em função de C_{ox} e a respectiva segunda derivada de um capacitor MOS com porta de Si-poli N+.	74

Figura 4.4 – Diagrama de blocos para determinação de N_a e N_{poli}	74
Figura 4.5 Curvas simuladas do potencial em função da profundidade, onde para (a) $V_G=V_{Gx}=0,46V$ e para (b) $V_G=3V$	77
Figura 4.6 – Curva C-V experimental e sua respectiva segunda derivada.....	78

LISTA DE TABELAS

Tabela 2.1 - Constante dielétrica (K) de novos dielétricos de porta ⁵	45
Tabela 3.1 - Modelos físicos utilizados nos arquivos de simulação.....	48
Tabela 3.2 - Valores da largura máxima da região de depleção ($d_{Sim\acute{a}x}$) para diferentes t_{ox} sob influência do tunelamento de corrente.....	58
Tabela 4.1 - Valores de C1, C2 e C_{ox} extraídos das simulações e os valores de N_a e N_{poli} determinados pelo método proposto.	75
Tabela 4.2 - Erro percentual máximo na extração de N_a e N_{poli}	76
Tabela 4.3 - Comparação entre os potenciais de superfície no silício e no Si-poli, para diferentes valores de N_a e N_{poli}	77

LISTA DE SÍMBOLOS

A	Área do capacitor [cm^2]
a_v	Termo que representa a inserção do efeito da depleção do silício policristalino no cálculo da tensão de limiar
C1	Capacitância medida na curva C-V que não considera o efeito da depleção no silício policristalino por unidade de área [F/cm^2]
C2	Capacitância medida na curva C-V que considera o efeito da depleção no silício policristalino por unidade de área [F/cm^2]
C_d	Capacitância de depleção da camada do silício por unidade de área [F/cm^2]
$C_{d\text{poli}}$	Capacitância de depleção do silício policristalino por unidade de área [F/cm^2]
C_{FB}	Capacitância de faixa plana por unidade de área [F/cm^2]
C_{inv}	Capacitância de inversão da camada do silício por unidade de área [F/cm^2]
C_{invpoli}	Capacitância de inversão do silício policristalino por unidade de área [F/cm^2]
C_{min}	Capacitância mínima [F/cm^2]
C_o	Capacitância do óxido de porta [F]
C_{ox}	Capacitância do óxido de porta por unidade de área [F/cm^2]
C_{poli}	Capacitância da camada do silício policristalino por unidade de área [F/cm^2]
$C_{\text{polimáx}}$	Capacitância máxima da camada do silício policristalino por unidade de área [F/cm^2]
C_{Si}	Capacitância da camada do silício por unidade de área [F/cm^2]
$C_{\text{Simáx}}$	Capacitância máxima da camada do silício por unidade de área [F/cm^2]
C_T	capacitância total presente em um capacitor MOS por unidade de área [F/cm^2]
C_x	capacitância que indica o início da depleção na região do silício policristalino [F/cm^2]
d_{Si}	Largura da região de depleção no silício [nm]
$d_{\text{Simáx}}$	Largura máxima da região de depleção no silício [nm]
d_{poli}	Largura da região de depleção na silício policristalino [nm]
$d_{\text{polimáx}}$	Largura máxima da região de depleção na silício policristalino [nm]
E_C	Nível energético do extremo inferior da Faixa de Condução [eV]
E_F	Nível de Fermi [eV]

E_i	Nível de Fermi intrínseco [eV]
EOT	Espessura equivalente do óxido de porta [nm]
E_v	Nível energética do extremo superior da Faixa de Valência [eV]
f	Frequência [Hz]
g_m	Transcondutância de saída do transistor [S]
I_D	Corrente de Dreno [A]
I_{DS}	Corrente entre Dreno e Fonte [A]
J_D	Densidade da corrente de tunelamento direto [A/cm^2]
J_{FN}	Densidade da corrente de tunelamento por Fowler Nordheim [A/cm^2]
J_G	Densidade da corrente de porta [A/cm^2]
k	Constante de Boltzmann [$1,38 \times 10^{-23}$ J/K]
K	Constante dielétrica relativa
L	Comprimento de canal do transistor [μm]
m_{ox}	Constante da massa efetiva de elétrons no óxido de porta.
N_a	Concentração de dopantes tipo P [cm^{-3}]
N_{poli}	Concentração de dopantes do silício policristalino [cm^{-3}]
n_i	Concentração intrínseca de portadores [cm^{-3}]
q	Carga elementar do elétron [$1,6 \times 10^{-19}$ C]
Q_{inv}	Densidade de cargas de inversão [C/cm^2]
Q_{ss}	Densidade de cargas efetivas no óxido de porta [C/cm^2]
T	Temperatura absoluta [K]
TAUN	Tempo de vida dos elétrons, parâmetro utilizado nas simulações [s]
TAUP	Tempo de vida das lacunas, parâmetro utilizado nas simulações [s]
t_{ox}	Espessura do óxido de porta [nm]
t_{Si}	Espessura da camada de silício [nm]
t_{poli}	Espessura da camada do silício policristalino [nm]
V_{FB}	Tensão de faixa plana [V]
V_G	Tensão de porta [V]
V_{SUB}	Tensão de substrato [V]
V_{Gx}	Tensão aplicada à porta que inicia a depleção na região do silício policristalino [V]
V_{ox}	Queda de potencial no óxido de porta [V]
V_T	Tensão de limiar [V]
V_{Tp}	Tensão de limiar considerando o efeito de depleção do Si-poli [V]

ϵ_o	Permissividade do vácuo [F/cm]
ϵ_{Si}	Permissividade do silício [$11,7 \times 8,85 \times 10^{-14}$ F/cm]
ϵ_{ox}	Permissividade do óxido de silício [$3,9 \times 8,85 \times 10^{-14}$ F/cm]
ϕ_F	Potencial de Fermi no silício [V]
ϕ_{Fpoli}	Potencial de Fermi no silício policristalino [V]
ϕ_s	Potencial de superfície do silício [V]
ϕ_{sp}	Potencial de superfície do silício policristalino [V]
ϕ_T	Altura da barreira de tunelamento [V]

SUMÁRIO

1	INTRODUÇÃO	20
1.1	Objetivo e estrutura do trabalho	22
2	CONCEITOS BÁSICOS.....	23
2.1	Efeito de depleção no silício policristalino	23
2.1.1	Influência na Capacitância Total	24
2.1.2	Regimes de operação	26
2.1.3	Degradação da Tensão de Limiar	29
2.1.4	Degradação da curva C-V	32
2.1.5	Influência da depleção no Si-poli nas características de um transistor.....	34
2.1.6	Novos materiais de porta.....	36
2.2	Corrente de tunelamento pelo óxido de porta	36
2.2.1	Corrente de tunelamento direto	38
2.2.2	Degradação do Nível de Fermi.....	39
2.2.3	Degradação da curva C-V	40
2.2.4	Efeito de depleção no Si-poli e da corrente de tunelamento	41
2.2.5	Novos dielétricos de porta.....	43
3	SIMULAÇÃO NUMÉRICA BIDIMENSIONAL	47
3.1	Simulador Bidimensional de Dispositivos (MEDICI).....	47
3.2	Modelos físicos utilizados nas simulações	47
3.3	Efeito de depleção no Si-poli	48
3.3.1	Estrutura Si-poli N+ / SiO ₂ / Substrato P	49
3.3.2	Estrutura Si-poli P+ / SiO ₂ / Substrato P.....	52
3.4	Corrente de tunelamento pelo óxido de porta	55
3.4.1	Modelo utilizados	56
3.4.2	Degradação da largura da região de depleção (d _{Si})	57
3.4.3	Degradação da curva C-V	59
3.4.4	Curva J _G x V _G	60
3.4.5	Efeito da depleção no Si-poli e da corrente de tunelamento direto	61

4	PROPOSTA DE UM MÉTODO PARA EXTRAÇÃO DA CONCENTRAÇÃO EFETIVA DE DOPANTES DO SI-POLI (N_{POLI})	71
4.1	Proposta do método	71
4.2	Simulação numérica	75
4.3	Resultados experimentais	78
4.3.1	Limites do método	79
5	CONCLUSÃO	80
	REFERÊNCIAS	83
	APÊNDICE A – Modelo do arquivo de simulação MEDICI para obtenção da curva C-V de alta frequência de um capacitor MOS	87
	APÊNDICE B – Modelo do arquivo de simulação MEDICI para obtenção da curva C-V de baixa frequência de uma capacitor MOS	89
	APÊNDICE C – Modelo do arquivo de simulação MEDICI para obtenção do diagrama de bandas de energia de um capacitor MOS	91
	APÊNDICE D – Modelo do arquivo de simulação MEDICI para obtenção de curva C-V de alta frequência e do perfil bidimensional da região de depleção de um capacitor MOS com modelo da corrente de tunelamento direto	93
	APÊNDICE E – Modelo do arquivo de simulação MEDICI para obtenção da curva IG x VG de um capacitor MOS com modelo da corrente de tunelamento direto	95

1 INTRODUÇÃO

Com o avanço das tecnologias de fabricação de circuitos integrados, o número de transistores contidos em uma pastilha de silício (Chip) tem crescido exponencialmente com o tempo (Figura 1.1), como previsto pela conhecida Lei de Moore¹. Desta forma a capacidade de processamento tem aumentado continuamente e o custo de fabricação dos transistores por pastilha diminuído, como mostra a Figura 1.2².

Figura 1.1 – Lei de Moore¹.

Figura 1.2 – Impacto da Lei de Moore na (a) capacidade de processamento e no (b) custo dos transistores².

Para se aumentar o número de transistores de uma pastilha, suas dimensões precisam ser escaladas, diminuindo-se fortemente o comprimento de canal (L) do transistor³. A espessura do óxido de porta (t_{ox}) precisa ser escalada linearmente com o comprimento do canal, para manter-se o mesmo controle sobre as cargas do canal e evitar o efeito de canal curto ($t_{ox}=L/40$), conforme mostra a Figura 1.3. Óxidos finos são necessários também para uma operação em baixa potência, onde a tensão de limiar (V_T) precisa ser reduzida. Para manter-se uma tensão de limiar coerente com a tecnologia e evitar-se os efeitos de canal curto, as regiões do escalamento exigem que a concentração de dopantes do canal deve ser aumentada^{4,5}.

Figura 1.3 – Evolução da espessura do óxido de porta (t_{ox}) com o comprimento de canal (L)⁵.

Esta necessária redução do óxido de porta, traz uma série de problemas que atrapalham o bom desempenho dos dispositivos MOS. Como no caso de dispositivos com porta de silício policristalino (Si-poli), que dependendo da concentração de dopantes próximo da interface Si-poli/óxido pode ficar em depleção em certas condições de polarização. Este efeito conhecido como depleção do Si-poli degrada a curva característica dos capacitores MOS assim como a transcondutância dos transistores. Quando a espessura do óxido de porta é reduzida este efeito torna-se mais significativo.

Este fino óxido de porta propicia também o tunelamento de portadores entre o canal e o Si-poli, gerando uma corrente de porta que dependendo de sua densidade prejudica o comportamento dos dispositivos MOS.

1.1 Objetivo e estrutura do trabalho

Neste trabalho apresentamos um estudo sobre a influência do efeito de depleção no Si-poli e da corrente de tunelamento de porta nas características elétricas de um capacitor MOS. O impacto de ambos os efeitos será observado em curvas da capacitância em função da tensão de porta em baixa e alta frequência. Um método simples para obtenção da concentração de dopantes do Si-poli e do canal é proposto também neste trabalho.

Este trabalho encontra-se dividido em 5 capítulos, os quais estão abaixo listados:

No **Capítulo 2** apresentamos os fundamentos teóricos que dão sustentação ao desenvolvimento do trabalho proposto, os aspectos principais de funcionamento dos capacitores MOS quando influenciados pelo efeito de depleção do Si-poli assim com pelo efeito da corrente de tunelamento. Finalmente, mostramos alguns dos materiais de porta e de isolante que vem sendo estudados com o intuito de suprimir/minimizar a ocorrência destes efeitos.

O **Capítulo 3** apresenta um estudo da influência da depleção do Si-poli e da corrente de tunelamento, na curva da capacitância em função da tensão de porta. Os resultados serão apresentados através de simulações numéricas bidimensionais.

O **Capítulo 4** descreve o desenvolvimento de um novo método de extração da concentração de dopantes do Si-poli (N_{poli}). Serão apresentadas simulações numéricas bidimensionais e resultados experimentais, com a aplicação do método proposto. As conclusões deste trabalho são enumeradas no **Capítulo 5**.

2 CONCEITOS BÁSICOS

Neste capítulo é apresentada uma revisão bibliográfica sobre o efeito da depleção no Silício policristalino e sobre a corrente de tunelamento pela porta, os quais sustentam o desenvolvimento do trabalho proposto. São abordadas as degradações das características dos capacitores MOS causadas por estes efeitos.

2.1 Efeito de depleção no silício policristalino

O silício policristalino (Si-poli) vem sendo utilizado como material de porta de uma estrutura MOS desde 1966, quando substituiu o conhecido alumínio. Dentre suas qualidades podemos citar⁶:

- Redução no número de máscaras usadas no processo de fabricação;
- Pode ser levado à altas temperaturas;
- A dopagem das regiões ativas (fonte e dreno) pode ser feita simultaneamente à região de porta⁷;
- Minimização dos problemas de alinhamento, onde as paredes da porta de Si-poli servem para definir as janelas para difusão de fonte e dreno;
- Junções mais rasas devido a menor quantidade de processos térmicos, o que permite uma maior velocidade de operação dos dispositivos;
- O Si-poli pode ser utilizado para interconexão dos dispositivos adjacentes.

Durante o processo de fabricação, a implantação iônica e o recozimento térmico utilizados para a formação das regiões de fonte e dreno, também fornecem uma fonte de dopagem para a porta de Si-poli. Para se evitar penetração de impurezas através do óxido de porta e ainda assim manter a profundidade da junção fonte/dreno requerida, deve-se reduzir a energia da implantação iônica. Esta dopagem insuficiente da porta gera uma região menos dopada junto ao óxido de porta.⁸ Esta camada dependendo da tensão aplicada à porta (V_G) pode vir a depletar⁹, conforme mostra a Figura 2.1. Este efeito conhecido como depleção do Si-poli pode causar: distorções nas curvas de capacitância por tensão (C-V), deslocamento da tensão de faixa plana (V_{FB}) e da tensão de limiar (V_T), redução das cargas de inversão (Q_{inv}) e por consequência da corrente entre dreno e fonte (I_{DS})¹⁰.

Figura 2.1 Representação esquemática do processo de fabricação de um capacitor MOS com porta de Si-poli indicando a região menos dopada junto ao óxido.

2.1.1 Influência na Capacitância Total

A Figura 2.2 ilustra o perfil de um capacitor MOS com eletrodo de porta de metal e o modelo equivalente de capacitâncias associadas a estrutura MOS onde t_{ox} é a espessura do óxido de porta, V_G é a tensão aplicada na porta, C_{Si} é a capacitância do silício e C_{ox} é a capacitância do óxido de porta. A capacitância total (C_T) pode ser encontrada pela equação (1).

Figura 2.2 - a) Modelo equivalente de capacitâncias e o b) perfil transversal do capacitor MOS com porta de metal.

$$\frac{1}{C_T} = \frac{1}{C_{ox}} + \frac{1}{C_{Si}} \quad (1)$$

onde

$$C_{ox} = \frac{\epsilon_{ox}}{t_{ox}} \quad (2)$$

$$C_{Si} = \frac{\epsilon_{Si}}{d_{Si}} \quad (3)$$

sendo ϵ_{ox} a permissividade do óxido de silício, ϵ_{Si} a permissividade do silício e d_{Si} a largura da região de depleção no silício.

Mas quando utiliza-se porta de Si-poli dopado conforme mostra a Figura 2.3b, deve-se considerar agora sua região de depleção e a capacitância do Si-poli (C_{poli}) deve ser acrescida a capacitância total¹¹ (Figura 2.3a), podendo ser calculada pela equação (4).

Figura 2.3 - (a) Modelo equivalente de capacitâncias e o (b) perfil transversal de um capacitor MOS com porta de Si-poli.

$$\frac{1}{C_T} = \frac{1}{C_{ox}} + \frac{1}{C_{Si}} + \frac{1}{C_{poli}} \quad (4)$$

$$C_{poli} = \frac{\epsilon_{Si}}{d_{poli}} \quad (5)$$

sendo d_{poli} a largura da região de depleção no Si-poli.

2.1.2 Regimes de operação

Segue os diagramas de faixas de energia de um capacitor MOS com substrato tipo P e com porta de Si-poli N+ operando nas quatro condições de funcionamento: acumulação, faixa plana, depleção e inversão.

a) Acumulação nas duas interfaces (Si-poli N+/óxido e óxido/substrato P)

Sabe-se que a tensão de faixa plana (V_{FB}) é a tensão que anula os efeitos de não-idealidades dos materiais de uma estrutura MOS. Quando se aplica uma tensão na porta menor que a tensão de faixa plana ($V_G < V_{FB}$), as lacunas que são os portadores majoritários (substrato tipo P), são atraídas à interface óxido/substrato até formar uma região de acumulação. O diagrama de faixas de energia da Figura 2.4 apresenta esta situação.

Figura 2.4 – Diagrama de faixas de energia para um capacitor MOS na condição de acumulação.

onde:

E_C – Energia de condução – Nível mínimo de energia para um elétron entrar na camada de condução.

E_F – Nível de Fermi – Nível de energia médio dos elétrons no material

E_i – Energia intrínseca – Nível médio energético dos elétrons em um semiconductor intrínseco.

E_v – Energia de valência – Nível máximo de energia para um elétron permanecer na camada de valência.

Tem-se que o nível intrínseco (E_i) se afasta do nível de Fermi (E_F) gerando um encurvamento das faixas de energia para cima. Já na interface Si-poli N+/óxido os elétrons que são portadores majoritários são atraídos até formar uma região de acumulação nesta interface.

b) Faixa plana nas duas interfaces (Si-poli N+/óxido e óxido/substrato P)

Conforme a tensão aplicada na porta (V_G) aumenta, tanto a camada de acumulação da interface Si-poli N+/óxido, quanto a da interface óxido/substrato são reduzidas (devido ao menor campo elétrico) chegando a serem eliminadas quando $V_G = V_{FB}$ (desprezando-se a carga no óxido Q_{ss}). Neste momento não há encurvamento das faixas de energia, como mostra a Figura 2.5.

Figura 2.5 - Diagrama de faixas de energia para um capacitor MOS na condição de faixa plana.

c) Depleção nas duas interfaces (Si-poli N+/óxido e óxido/substrato P)

Aumentando-se a tensão aplicada à porta V_G acima de V_{FB} , mas abaixo da tensão de limiar (V_T), tem-se, na interface óxido/substrato uma região de depleção de portadores resultando em uma região de cargas negativas (ions). Nesta condição o nível intrínseco (E_i) tende a se aproximar do nível de Fermi (E_F). Na interface Si-poli N+/óxido uma região de depleção também é formada. Pode-se observar na Figura 2.6 que as duas interfaces (Si-poli N+/óxido e óxido/substrato) estão em depleção.

Figura 2.6 – Diagrama de faixas de energia para um capacitor MOS na condição de depleção.

d) Inversão nas duas interfaces (Si-poli N+/óxido e óxido/substrato P)

Para uma tensão de porta (V_G) superior a V_T , pode-se observar uma atração de portadores minoritários (elétrons), formando uma região de inversão na interface óxido/substrato. Na interface Si-poli N+/óxido as lacunas (portadores minoritários) são atraídos formando também uma região de inversão. Conforme a tensão aumenta, diz-se que o capacitor está em inversão forte onde o potencial de superfície no silício e no Si-poli e a largura da região de depleção tanto do Si-poli N+ (d_{poli}) quanto do silício (d_{Si}) alcançam seu valor máximo. No diagrama de faixas de energia o nível intrínseco (E_i) ultrapassa o nível de Fermi (E_F), como mostra a Figura 2.7.

Figura 2.7 - Diagramas de faixas de energia para um capacitor MOS na condição de inversão forte.

2.1.3 Degradação da Tensão de Limiar

Se a porta de Si-poli apresenta uma concentração de dopantes $N_{\text{poli}} < 5 \times 10^{19} \text{ cm}^{-3}$, ela não pode mais ser tratada como uma superfície equipotencial e a tensão aplicada na porta V_G será reduzida também pelo potencial de superfície no Si-poli (ϕ_{Sp})^{12,13}, como mostra a Figura 2.8.

Figura 2.8 - Estrutura Si-poli / óxido / substrato com a representação das quedas de potenciais.

Este fenômeno pode ser facilmente explicado como um divisor de tensão em série através do diagrama de faixas de energia conforme mostra a Figura 2.9. Pode-se observar que a interface Si-poli N+/óxido está depletada, enquanto a interface do canal (óxido/substrato P) já está invertida. Como resultado a tensão aplicada à porta (V_G) será expressa pela equação (6).

Figura 2.9 - Diagrama de faixas de energia de uma estrutura Si-poli N+/ óxido / substrato P.

$$V_G = \phi_{Sp} + V_{ox} + \phi_S + (\phi_{Sip} - \phi_{Si}) \quad (6)$$

onde

$$V_{ox} = -\frac{Q_{Si}}{C_{ox}} - \frac{Q_{ss}}{C_{ox}} \quad (7)$$

sendo Q_{Si} a densidade de cargas no silício e Q_{ss} a densidade efetiva de cargas no óxido de porta.

O potencial de superfície no Si-poli (ϕ_{Sp}) pode ser encontrado resolvendo-se a equação de Poisson na região do Si-poli, acoplada com a equação de Laplace na região do óxido de porta. As leis de Gauss na interface Si-poli/óxido providenciam as condições de acoplamento¹², resultando na equação (8).

$$\phi_{Sp} = V_G - V_{FB} - \phi_S - a_v \left[\sqrt{1 + \frac{2}{a_v} (V_G - V_{FB} - \phi_S - 1)} \right] \quad (8)$$

onde:

$$a_v = \frac{q\epsilon_{Si}N_{poli}}{C_{ox}^2} \quad (9)$$

sendo

q a carga elementar do elétron

Resolvendo as equações (6) e (8) tem-se a tensão de limiar que considera o efeito de depleção do Si-poli (V_{Tp}), podendo ser calculada através da equação (10). Para uma concentração de dopantes no Si-poli alta ($N_{poli} > 5 \times 10^{19} \text{ cm}^{-3}$), este termo a_v se torna muito grande (> 50), e passa a ser desprezado na equação (10), fazendo com que a tensão de limiar despreze o efeito de depleção do Si-poli (V_T)¹⁴.

$$V_{Tp} = V_{FB} + \underbrace{2\phi_F - \frac{Q_{Si}}{C_{ox}}}_{V_T} + \frac{1}{2a_v} \left(\frac{Q_{Si}}{C_{ox}} \right)^2 \quad (10)$$

sendo

ϕ_F o potencial de Fermi da camada de silício.

Como este termo a_v é proporcional a concentração de dopantes do Si-poli, quanto menor esta concentração, maior será a tensão de limiar (V_{Tp}), conforme mostra a Figura 2.10.

Figura 2.10 – Curvas $V_{T\text{p}}$ em função de N_{poli} , indicando o aumento da tensão de limiar com a redução de N_{poli} ¹².

2.1.4 Degradação da curva C-V

A curva da capacitância em função da tensão (C-V) é um dos métodos mais conhecidos para caracterização de estruturas MOS, pois possibilita a extração de alguns parâmetros como a tensão de faixa plana (V_{FB}), a tensão de limiar (V_{T}), a concentração de dopantes no silício (N_{a}), espessura do óxido de porta (t_{ox}), densidade de cargas no óxido (Q_{ss}), entre outros. Mas para uma estrutura que sofre do efeito de depleção no Si-poli, a curva C-V apresenta algumas anomalias que impedem sua utilização¹⁵.

A Figura 2.11 mostra curvas C-V em alta frequência (AF) de um capacitor MOS com substrato P e porta de Si-poli N+ com alta e baixa dopagem. Sabe-se que sem o efeito de depleção do Si-poli a capacitância mínima (C_{min}) na região de inversão ($V_{\text{G}} > V_{\text{T}}$) é dada pela associação série de C_{ox} e C_{Simin} , mas quando há depleção na região da porta, C_{poli} deve ser acrescida e uma diminuição no valor da capacitância mínima (C_{min}) é observada^{16,17}.

Figura 2.11 – Curva $C \times V_G$ normalizada em função de C_{ox} operando em alta frequência para um capacitor MOS, indicando a influência do efeito de depleção no Si-poli.

Na condição de baixa frequência (BF), um capacitor MOS com porta de Si-poli N+ com alta dopagem quando operado na região de inversão ($V_G > V_T$) permite aos portadores responder a variação de V_G e o resultado é a formação de uma camada de inversão forte na interface óxido/substrato. Por sua espessura pequena, a capacitância do silício ($C_{Si} = C_d + C_{inv}$) que é expressa pela associação paralela da capacitância de depleção no silício (C_d) com a capacitância de inversão (C_{inv}), se torna muito alta tendendo ao infinito. Como resultado a associação série de capacitâncias ($1/C_T = 1/C_{ox} + 1/C_{Si}$) na região de inversão, é expressa apenas por C_{ox} , como pode ser visto no ponto A da Figura 2.12. Quando utilizada porta de Si-poli com baixa dopagem (que sofre do efeito de depleção do Si-poli), deve-se levar em consideração a capacitância do Si-poli (C_{poli}), que deve ser acrescida a associação série da capacitância ($1/C_T = 1/C_{poli} + 1/C_{ox}$ desprezando-se C_{Si}). O resultado é uma diminuição na capacitância total, como mostra o ponto B na Figura 2.12. A capacitância total continua diminuindo até o ponto C enquanto o Si-poli estiver depletando. Conforme V_G aumenta a região do Si-poli começa a inverter na interface com o óxido de porta. Neste caso a capacitância de inversão do Si-poli ($C_{invpoli}$) tende a infinito e a capacitância do Si-poli $C_{poli} = C_{dpoli} + C_{invpoli}$ passa a ser desprezada. Como resultado a capacitância total retorna para a condição ideal que é C_{ox} (ponto D)^{18,19}.

Figura 2.12 - Curva $C \times V_G$ normalizada em função de C_{ox} em baixa frequência de um capacitor MOS, indicando a influência do efeito de depleção do Si-poli.

2.1.5 Influência da depleção no Si-poli nas características de um transistor

Essa região de depleção que se forma na interface Si-poli/óxido sendo altamente resistiva pode ser considerada como uma extensão do óxido de porta, onde seu aumento (t_{ox} efetivo) causa uma diminuição na geração de cargas de inversão no substrato (Q_{inv}) e, por consequência, uma diminuição na capacitância de inversão no silício (C_{inv}), sendo $C = dQ/dV_G$. Logo, quanto menor a concentração de dopantes do Si-poli na interface com o óxido, maior será sua região de depleção, maior será a espessura do óxido de porta efetivo e menor será a carga de inversão no silício Q_{inv} ⁹.

Sabe-se que a transcondutância (g_m) de um transistor MOS é a medida de eficácia do controle da corrente de dreno (I_D) pela tensão de porta (V_G), mas esta redução na capacitância de inversão (C_{inv}), gerada pela região de depleção no Si-poli, pode degradar a transcondutância causando uma redução que impede sua utilização, conforme Figura 2.13⁹.

Figura 2.13 - Curvas da transcondutância (g_m) em função de V_G .⁹

Um dos principais parâmetros que influencia as características da curva de corrente pela tensão (I-V) de um transistor é a tensão de limiar V_T , sendo esta dependente da espessura do óxido de porta (t_{ox}), da concentração de dopantes no substrato (N_a), da concentração de dopantes no Si-poli (N_{poli}) e das cargas presentes no óxido (Q_{ss}). Conforme já visto, a redução de N_{poli} faz com que a tensão de limiar (V_T) aumente gerando uma redução na corrente de dreno (I_D), degradando seu valor como pode ser visto na Figura 2.14²⁰. Esta degradação em I_D é tanto pior quanto menor for t_{ox} .

Figura 2.14 - Curva da degradação da corrente de dreno (I_D) em função de N_{poli} .²⁰

2.1.6 Novos materiais de porta

Conforme as dimensões dos dispositivo são escaladas, o efeito de depleção no Si-poli torna-se mais importante. Para se evitar a depleção do Si-poli, alguns novos materiais de porta de metal vem sendo estudados como por exemplo:

- Siliceto de níquel (NiSi) e siliceto de titânio (TiSi_2) – Possuem as mesmas características de um metal puro e uma alta condutividade²¹.
- Tântalo (Ta) – Seu processo de fabricação exige baixa temperatura afim de se evitar uma reação do mesmo com o isolante²².
- Molibdênio (Mo) – Sua diferença de função trabalho depende das condições de deposição, recozimento e do dielétrico de porta²³.
- Nitreto de Titânio (TiN)

Em qualquer dos casos citados, a depleção do material de porta não existe mais.

2.2 Corrente de tunelamento pelo óxido de porta

Esta corrente de tunelamento que atravessa óxidos de porta finos, foi inicialmente abordada por Lothar Wolfgang Nordeheim (1926), que considerava que alguns elétrons no metal poderiam atravessar a barreira de potencial, representada pela superfície do metal, mesmo se tivesse energia menor que a altura da barreira²⁴. Com esta hipótese e juntamente com Ralph Howard Fowler criaram um modelo que diz que a emissão de portadores se dá por dois efeitos: efeito térmico (devido ao aumento da temperatura) e efeito de campo (devido a ação do campo elétrico na superfície do metal, onde este campo diminui a barreira de potencial e o potencial de superfície). Posteriormente estes efeitos ficaram conhecidos como “efeito túnel” e foram melhores estudados por Leo Esaki (1949)²⁵.

De maneira geral, pode-se dizer que o tunelamento, através de uma barreira de potencial, pode ser caracterizado pelo coeficiente de transmissão que representa a probabilidade de um elétron atravessar a barreira. O valor deste coeficiente de transmissão depende do formato da barreira (triangular, retangular, etc), da altura e da largura. Quanto mais fino o óxido de porta, mais alto será o coeficiente de transmissão.

Analisando-se o formato da barreira em que o portador precisa atravessar, a corrente de tunelamento pela porta pode ser estudada em três regimes de operação, conforme mostra a Figura 2.15.

Figura 2.15 - Diagrama de faixas exemplificando os três principais tipos de injeção de portadores através do isolante.

A teoria da emissão termoiônica assume que os elétrons que tem energia maior do que a barreira, irão atravessá-la independente de seu formato. Os elétrons ganham energia através da temperatura ou agitação.

Para óxidos com espessuras de até $t_{ox} > 6\text{nm}$, a corrente de fuga é explicada pelo tunelamento de elétrons por Fowler Nordheim, onde sua barreira é dita como triangular. Óxidos menores sofrem tunelamento direto de corrente, pois possuem energia suficiente para atravessar a fina barreira trapezoidal, passando direto pela banda proibida do óxido²⁶.

A Figura 2.16 (a) mostra que para uma densidade de corrente de tunelamento por Fowler Nordheim (J_{FN}), o formato da barreira é triangular e a diferença de potencial sobre o óxido (qV_{ox}) é maior do que a altura da barreira de tunelamento (ϕ_T). Já na Figura 2.16 (b), onde tem-se uma densidade de corrente de tunelamento direto (J_D), pode-se observar que o formato da barreira é trapezoidal onde qV_{ox} é menor que ϕ_T ²⁷.

Figura 2.16 - Diagramas de faixas de energia de uma estrutura Si-poli N+ / óxido / substrato P no caso da corrente de (a) tunelamento por Fowler-Nordheim e de (b) tunelamento direto.

A Figura 2.17 mostra a curva da densidade da corrente de tunelamento (J_G) em função da tensão aplicada à porta (V_G), para uma estrutura Si-poli N+ / SiO₂ / Substrato N. Pode-se observar que a tensão aplicada na porta (V_G) também influencia na escolha do modelo de tunelamento, pois quanto menor a espessura do óxido (t_{ox}) e V_G , mais a curva experimental deixa de ser comparada com as curvas simuladas com o modelo de corrente de tunelamento por Fowler Nordheim, e tende a se igualar as curvas com o modelo da corrente de tunelamento direto. Neste ponto há uma transição do formato da barreira de triangular para trapezoidal^{5,27}.

Figura 2.17 – Curvas da densidade da corrente de tunelamento (J_G) em função da tensão aplicada à porta (V_G) para t_{ox} variando de 2,9 a 6,2nm²⁷.

2.2.1 Corrente de tunelamento direto

A Figura 2.18 mostra as componentes da corrente de tunelamento direto (TD), para um transistor nMOSFET com porta de Si-poli N+, operando com uma polarização positiva na porta. Onde:

- (a) CBET - são os elétrons que estão na banda de condução do substrato P, e que podem tunelar na direção do Si-poli N+.
- (b) VBET – são os elétrons que estão na banda de valência do substrato P, e que podem tunelar na direção do Si-poli N+.

(c) VBHT – são as lacunas que estão na banda de valência do Si-poli N+, e que podem tunelar na direção do substrato P.

Para uma porta de Si-poli N+ e um substrato P, as alturas das barreiras são: CBET (3,1eV); VBET (4,2eV) e VBHT (4,5eV). Como CBET é a menor barreira, o tunelamento de elétrons da banda de condução é o mecanismo predominante²⁸.

Figura 2.18 – Diagrama de faixas de energia de uma estrutura nMOSFET com substrato P e porta de Si-poli N+, e os mecanismos da corrente de tunelamento direto²⁸

2.2.2 Degradação do Nível de Fermi

Sabe-se que o Nível de Fermi (E_F) é o nível de energia médio dos elétrons no material. Uma estrutura que sofre o efeito da corrente de tunelamento direto (TD) pela porta, tem seu Nível de Fermi alterado, pois os elétrons que tunelam do substrato para porta, fazem esse valor aumentar, devido ao excesso de portadores que se acumulam na porta. Este aumento no posicionamento do Nível de Fermi (E_F), a uma mesma tensão de porta, gera um aumento no potencial, pois para se assegurar que a região de depleção continue invertida, o potencial deve ultrapassar o Nível de Fermi, que por sua vez foi deslocado devido ao tunelamento de portadores.

Sabe-se que a largura da região de depleção no silício (d_{Si}) é proporcional ao potencial de superfície (ϕ_s), conforme mostra a equação (11). Logo este aumento em ϕ_s gerado pelo tunelamento, faz com que a largura da região de depleção aumente.

$$d_{Si} = \sqrt{\frac{2\epsilon_{Si}\phi_s}{qN_a}} \quad (11)$$

2.2.3 Degradação da curva C-V

Como mostra a equação (12), este aumento na largura da região de depleção (d_{Si}) causado pela corrente de tunelamento faz com que a capacitância do silício (C_{Si}) diminua. A Figura 2.19 mostra uma curva C-V normalizada em C_{ox} de alta frequência, para uma estrutura alumínio / SiO_2 / Substrato P, onde pode-se observar que a curva com tunelamento (sólida) apresenta uma redução em C_{min} na região de inversão, resultado da diminuição de C_{Si} .

$$C_{Si} = \frac{\epsilon_{Si}}{d_{Si}} \quad (12)$$

Figura 2.19 – Curva $C \times V_G$ normalizada em função de C_{ox} de alta frequência, demonstrando a influência da corrente de tunelamento.

Na Figura 2.20 está apresentada uma curva C-V de baixa frequência para uma estrutura Alumínio / SiO₂ / Substrato P, onde neste caso os causadores da redução na capacitância total (C_T), que deveria tender a C_{ox} na região de inversão, são as cargas de inversão na interface óxido/silício. A corrente de tunelamento gera uma condição de não equilíbrio de portadores, fazendo a densidade de cargas de inversão diminuir. Por consequência a capacitância de inversão (C_{inv}) também reduz, deixando de ser desprezada na associação série de capacitâncias na região de inversão^{29,30,31}.

Figura 2.20 - Curva $C \times V_G$ normalizada em função de C_{ox} de baixa frequência, demonstrando a influência da corrente de tunelamento.

2.2.4 Efeito de depleção no Si-poli e da corrente de tunelamento

Sabe-se que a densidade da corrente de tunelamento (J_G), é função da queda de potencial no óxido (V_{ox}). Para uma estrutura com alta dopagem no Si-poli V_{ox} aumenta pois como a região de depleção no Si-poli é muito pequena, a tensão aplicada na porta (V_G) cai quase que inteiramente no óxido³². A Figura 2.21 mostra este aumento em V_{ox} para altas dopagens no Si-poli (N_{poli}) em função de V_G .

Figura 2.21 – Curvas de V_{ox} em função de V_G , para diferentes N_{poli} e t_{ox} ³².

Na Figura 2.22 pode-se observar o aumento na densidade da corrente de tunelamento (J_G) para altas dopagens no Si-poli, proveniente do aumento de V_{ox} . Pode-se analisar também a influência do óxido de porta, onde a redução na espessura do óxido de porta eleva a corrente de porta mais ainda.

Figura 2.22 – Curva da densidade da corrente de tunelamento (J_G) em função de V_G , para diferentes espessuras no óxido de porta e concentrações no Si-poli³³.

As curvas C-V de uma estrutura Si-poli N+ / óxido / Substrato estão apresentadas na Figura 2.23. Operando em alta frequência (Figura 2.23a), a capacitância mínima sofre uma redução, tanto pela capacitância do Si-poli (C_{poli}) como pela capacitância do silício (C_{Si}) que são modificadas pela corrente de tunelamento. Para uma curva C-V em baixa frequência (Figura 2.23b), como os portadores tem tempo de resposta à V_G , a capacitância de inversão no silício (C_{inv}) deve ser considerada pois a corrente de tunelamento altera suas características. Com C_{inv} deixando de ser infinito, o que se observa é uma diminuição na capacitância total na região de inversão.

Figura 2.23 – Curvas C-V de uma estrutura Si-poli N+ / SiO_2 / Substrato P em (a) alta e (b) baixa frequência.

Uma maior análise sobre a influência da corrente de tunelamento nas curvas C-V, está apresentada no Capítulo 3 através de simulações numéricas bidimensionais.

2.2.5 Novos dielétricos de porta

O óxido de silício (SiO_2) vem sendo utilizado como dielétrico de porta pelas indústrias de semicondutores pelos últimos 30 anos. Mas seu escalamento começou a ser limitado pela corrente de tunelamento do canal para a porta (levando à perda de controle do dispositivo) e pelo efeito de depleção do Si-poli (que aumenta para óxidos finos). A Figura 2.24 mostra que ultimamente não basta reduzir o óxido de silício, mas sim substituí-lo por novos materiais, a fim de reduzir estes novos efeitos^{4,5}.

Figura 2.24 – Relação de t_{ox} em função das dimensões dos dispositivos, fazendo uma análise da necessidade de novos materiais de porta para substituição do SiO_2 ⁴.

Sabe-se que a capacitância do óxido de porta (C_o) é dada pela equação (13), onde K é a constante dielétrica do óxido e expressa quanta carga um material consegue segurar, ϵ_o é a permissividade do vácuo e A é a área do capacitor. No caso do óxido de silício (SiO_2) a constante dielétrica é $K=3,9$ ³⁴.

$$C_o = \frac{K\epsilon_o A}{t_{ox}} \quad (13)$$

A Figura 2.25 mostra que uma estrutura convencional com óxido de porta SiO_2 com uma espessura de 1,2 nm, pode ser substituída por uma estrutura com óxido que tenha uma alta constante dielétrica (*High-k*) e uma espessura de 3 nm aproximadamente, e ainda assim possuir as mesmas características de uma estrutura com óxido fino, mas com a vantagem de possuir uma corrente de tunelamento muito menor³⁵.

Figura 2.25 – Comparação entre uma (a) estrutura convencional com dielétrico de porta óxido de silício (SiO₂) e (b) uma estrutura com dielétrico de porta *High-k*36.

A Tabela 2.1 mostra alguns dielétricos de porta que podem ser escalados, mantendo-se as mesmas características do SiO₂ mas que possuem uma menor corrente de tunelamento devido a sua maior constante dielétrica⁵.

Tabela 2.1 - Constante dielétrica (K) de novos dielétricos de porta^{5,37}.

Material	K
Oxido / Nitreto	5-8
Al ₂ O ₃	9-11
Ta ₂ O ₅	25-60
CoTiO ₃	40-100
(Ba,Sr)TiO ₃	> 200
Y ₂ O ₃	10-30
HfO ₂	10-25

A Figura 2.26 mostra uma curva de densidade de corrente de porta (J_G) em função da espessura equivalente do óxido de porta (EOT). Pode-se observar que óxidos com alta constante dielétrica (*High k*) possuem uma menor corrente de tunelamento em relação ao óxido de silício (SiO_2)³.

Figura 2.26 - Curva da corrente de porta (J_G) em função da espessura equivalente do óxido de porta (EOT)³.

3 SIMULAÇÃO NUMÉRICA BIDIMENSIONAL

Apresentaremos neste capítulo as simulações numéricas bidimensionais, realizadas com o auxílio do simulador MEDICI³⁸, a fim de se analisar a influência do efeito de depleção no Si-poli e da corrente de tunelamento direto nas características dos capacitores MOS. Segue também uma breve apresentação do programa MEDICI, com a descrição dos tipos de dispositivos que é capaz de simular, modelos, estatísticas e métodos de análise.

3.1 Simulador Bidimensional de Dispositivos (MEDICI)

O simulador MEDICI³⁸ é um programa de simulação numérica de dispositivos que pode ser utilizado para simular o comportamento de capacitores, transistores MOS e bipolares, e outros dispositivos semicondutores. Possui modelo bidimensional para a distribuição do potencial e concentração de portadores. O programa pode ser usado para prever as características elétricas para condições arbitrárias de polarização.

As simulações obedecem uma grade não linear triangular que nos permite modelar a geometria do dispositivo com superfície planar ou não planar. Elementos adicionais podem ser inseridos conforme a quantidade especificada pelo usuário, assim como o potencial ou a concentração de impurezas pode ser variada. Eletrodos podem ser colocados em qualquer lugar da estrutura do dispositivo.

Modelos físicos são incorporados ao programa para uma simulação precisa, incluindo modelos para recombinação, foto geração, ionização por impacto, estreitamento da banda de energia, tunelamento, mobilidade e tempo de vida de portador.

O MEDICI tem a capacidade de resolver as equações de Poisson, equações de continuidade para elétrons e lacunas, e analisar dispositivos cuja corrente é denominada por um único tipo de portador, como por exemplo em MOSFETs, JFETs e MESFETs.

3.2 Modelos físicos utilizados nas simulações

Vários modelos físicos podem ser incorporados ao programa, onde os mais utilizados e estudados para a realização das simulações foram listados na Tabela 3.1.

Tabela 3.1 - Modelos físicos utilizados nos arquivos de simulação.

Modelo	Descrição
AUGER	Especifica a recombinação Auger.
ANALYTIC	Prevê a dependência da mobilidade com a concentração e com a temperatura.
BGN	Especifica o estreitamento da faixa proibida de energia devido a alta dopagem incluindo a variação espacial da concentração intrínseca e o deslocamento das margens das faixas de energia.
BOLTZMAN	Especifica as estatísticas de Boltzman
CONSRH	Especifica a recombinação por Shockley-Read-Hall usando a concentração dependente dos tempos de vida de portadores.
FLDMOB	Considera a dependência da mobilidade com o campo elétrico horizontal considerando a velocidade de saturação do portador.
PRINT	Especifica que a situação atual a todos os modelos, algumas constantes e alguns parâmetros dependentes da temperatura serão reportados no arquivo de saída.
PRPMOB	Prevê a redução da mobilidade com o campo elétrico transversal.
TEMPERAT	Especifica a temperatura de operação da estrutura.

3.3 Efeito de depleção no Si-poli

Com o intuito de se analisar os efeitos da depleção no Si-poli nas características dos capacitores MOS tipo P, foram utilizadas duas estruturas diferentes: uma com porta de

Si-poli N+, onde a depleção no Si-poli ocorre no mesmo instante da depleção no substrato; e outra estrutura com porta de Si-poli P+. Curvas da capacitância em função da tensão de porta tanto em baixa como em alta frequência foram simuladas para ambas as estruturas, a fim de se verificar as degradações observadas no Capítulo 2. E para verificar se a região do Si-poli realmente depletava, curvas do potencial em função da profundidade foram simuladas.

3.3.1 Estrutura Si-poli N+ / SiO₂ / Substrato P

Na Figura 3.1 estão apresentadas as curvas simuladas da capacitância (C) em função da tensão de porta (V_G), resultantes para um capacitor MOS tipo P com porta de Si-poli N+ operando em alta frequência ($f=1\text{MHz}$), com as seguintes características: espessura do óxido de porta (t_{ox}) de 2,5nm, espessura do Si-poli (t_{poli}) de 40nm, concentração de dopantes no substrato (N_a) de $1 \times 10^{18} \text{ cm}^{-3}$ e diferentes concentrações de dopantes do Si-poli ($N_{poli} = 1 \times 10^{20}, 5 \times 10^{19}, 1 \times 10^{19}, 5 \times 10^{18}$ e $1 \times 10^{18} \text{ cm}^{-3}$). Foi simulado também um dispositivo com contato de Si-poli N+ altamente dopado, onde o efeito de depleção no Si-poli é desconsiderado. Um exemplo de arquivo MEDICI utilizado para a realização destas simulações pode ser visto no Apêndice A.

Figura 3.1 . Curvas $C \times V_G$ simuladas para um capacitor com porta de Si-poli N+, operando em alta frequência.

Pode-se observar na Figura 3.1 que a capacitância mínima ($C_{\min}$) na região de inversão ($V_G > 0$) apresenta uma queda conforme a concentração de dopantes do Si-poli diminui, resultado da depleção do Si-poli.

Foram simuladas curvas C-V em baixa frequência, para isso foi necessária uma alteração no tempo de vida de portadores no arquivo de simulação MEDICI. Para o tempo de vida das lacunas utilizou-se $TAUP=2 \times 10^{-12}$ s e para o tempo de vida dos elétrons $TAUN=3 \times 10^{-12}$ s, para um melhor ajuste da curva C-V. Os mesmos dispositivos estudados na Figura 3.1 foram utilizados, onde as curvas da capacitância em função da tensão de porta (V_G) estão apresentadas na Figura 3.2. Um exemplo de arquivo MEDICI utilizado para a realização destas simulações pode ser visto no Apêndice B.

Figura 3.2 - Curvas $C \times V_G$ simuladas para um capacitor com porta de Si-poli N+, operando em baixa frequência.

Operando em baixa frequência, na região de inversão ($V_G > 0$) a capacitância total deixa de ser expressa apenas por C_{ox} , e passa a ser a associação série de C_{ox} com a capacitância do Si-poli (C_{poli}), resultando em uma diminuição na capacitância, como pode ser visto na Figura 3.2. O retorno da capacitância para a condição ideal (C_{ox}) para um alto V_G , deve-se à inversão da região da interface do Si-poli N+ com o óxido, que leva C_{poli} tender ao infinito.

Após a verificação das curvas C-V, procedeu-se a análise dos gráficos do Potencial e da concentração dos portadores ambos em função da profundidade, para uma estrutura Si-poli N+/SiO₂/Substrato P, com $t_{ox}=2,5\text{nm}$, $N_a=1\times 10^{18}\text{ cm}^{-3}$ e $N_{poli}=1\times 10^{19}\text{ cm}^{-3}$ e estão apresentadas na Figura 3.3, onde:

(a) para $V_G=0,5\text{V}$, onde a curva do potencial mostra que o substrato já está invertido e d_{Si} é máximo, entretanto o Si-poli inicia a depleção. A curva da concentração de elétrons no substrato ultrapassou a curva da concentração de lacunas, indicando a inversão. Neste caso ainda não há degradação da curva C-V;

(b) para $V_G=1,5\text{V}$, o Si-poli encontra-se depletado, como pode ser visto na curva do potencial. A concentração de lacunas aproxima-se da concentração de elétrons. Na curva C-V de alta frequência C_{min} começa a decair (Figura 3.1) e na C-V de baixa frequência a capacitância total deixa de tender a C_{ox} e diminui (Figura 3.2);

(c) para $V_G=4\text{V}$, a curva da concentração de lacunas no Si-poli ultrapassou a curva da concentração de elétrons, indicando a inversão da região. Na curva do potencial, d_{poli} já alcançou seu máximo. A curva C-V de alta frequência não é afetada pelas cargas de inversão, mas a C-V de baixa frequência retorna a normalidade (C_{ox}). Esta tensão de porta foi apenas simulada com o intuito de se mostrar a tendência da curva, pois sabe-se que para dispositivos com óxido de porta muito fino é necessário uma baixa tensão de polarização, para se evitar a ruptura do óxido.

(a)

Figura 3.3 – Curvas do Potencial e da concentração dos portadores, ambas em função da profundidade, para uma estrutura Si-polim N+/SiO₂/Substrato P e com diferentes tensões de porta (a) $V_G = 0.5V$, (b) $V_G = 1.5V$ e (c) $V_G = 4V$.

Um exemplo de arquivo MEDICI utilizado para a realização destas simulações pode ser visto no Apêndice C.

3.3.2 Estrutura Si-polim P+ / SiO₂ / Substrato P

Para o estudo foram utilizados capacitores MOS tipo P e porta de Si-polim P+, onde as regiões de depleção das interfaces Si-polim P+/óxido e óxido/substrato P, acontecem para tensões de porta diferentes. As características dos dispositivos são: espessura do óxido de porta (t_{ox}) de 2,5nm, espessura do Si-polim (t_{poli}) de 40nm, concentração de dopantes no substrato (N_a) de $1 \times 10^{18} \text{ cm}^{-3}$ e diferentes concentrações do Si-polim ($N_{poli} = 1 \times 10^{20}$, 5×10^{19} ,

1×10^{19} , 5×10^{18} e $1 \times 10^{18} \text{ cm}^{-3}$). Também foi simulado um capacitor com contato Si-poli P+ com alta dopagem, para servir de base na comparação da curvas.

Foram simuladas curvas da capacitância em função da tensão de porta (V_G) em alta frequência ($f=1\text{MHz}$), conforme mostra a Figura 3.4. Pode-se observar a influência da depleção do Si-poli P+ para tensões negativas na porta, onde a associação série de capacitância é dada apenas por C_{ox} e pela capacitância do Si-poli (C_{poli}), estando a região do substrato acumulada. Logo a queda observada na capacitância para $V_G < 0$ é resultado apenas de C_{poli} .

Figura 3.4 - Curvas $C \times V_G$ simuladas para um capacitor com porta de Si-poli P+, operando em alta frequência.

Na Figura 3.5 são apresentadas as curvas C-V simuladas para os mesmos dispositivos da Figura 3.4, mas agora operando em baixa frequência. Observa-se que a inversão do Si-poli P+ leva a curva a sua característica ideal, pois como os portadores tem tempo de resposta à variação de V_G , C_{poli} tende ao infinito e não influencia na associação série com C_{ox} .

Figura 3.5 - Curvas $C \times V_G$ simuladas para um capacitor com porta de Si-poli P+, operando em baixa frequência.

A Figura 3.6 mostra as curvas simuladas do Potencial em função da profundidade, para um capacitor MOS com porta de Si-poli P+, $t_{ox}=2,5\text{nm}$, $N_a=1 \times 10^{18} \text{ cm}^{-3}$ e $N_{poli}=1 \times 10^{19} \text{ cm}^{-3}$. Foram utilizadas diferentes tensões de porta onde:

- (a) para $V_G=0\text{V}$, o resultado é o início da acumulação na interface $\text{SiO}_2/\text{Substrato P}$. Mas por outro lado na interface Si-poli P+/ SiO_2 a região encontra-se iniciando a depleção e nenhuma alteração é vista na curva C-V.
- (b) para $V_G=-1,5\text{V}$, a região do Si-poli está depletada e a capacitância total sofre uma queda devido associação série de C_{ox} e C_{poli} .
- (c) para $V_G=-4\text{V}$, tem-se a inversão da interface Si-poli/ SiO_2 . Neste caso, a capacitância retorna para o ideal (C_{ox}) para uma curva C-V de baixa frequência.

Figura 3.6 – Curvas do Potencial em função da Profundidade, para uma estrutura Si-poli P+/SiO₂/Sub. P, com tensões de porta de (a) $V_G = 0$ V, (b) $V_G = -1.5$ V e (c) $V_G = -4$ V.

3.4 Corrente de tunelamento pelo óxido de porta

Os resultados apresentados nos itens anteriores foram obtidos desconsiderando-se a corrente de tunelamento pela porta. Entretanto, conforme visto no Capítulo 2, uma vez que as espessuras dos óxidos são reduzidas, o modelo da corrente de tunelamento deve-se ser inserido nas simulações, a fim de se analisar as degradações causadas nas características dos capacitores MOS. Pelo fato de terem sido simulados dispositivos com óxidos inferiores que $t_{\text{ox}} < 3 \text{ nm}$, o modelo da corrente de tunelamento direto foi utilizado nos arquivos de simulação.

3.4.1 Modelo utilizados

Para selecionar o modelo da corrente de tunelamento direto no simulador MEDICI deve-se especificar o parâmetro “DT.CUR”. O modelo analisa a corrente de dois modos diferentes: modo de pós-processamento, calculando a corrente coletada em cada eletrodo solicitado (para acionar este modo o parâmetro “DT.CUR” deve ser indicado no comando de solução “SOLVE”) e no modo auto-consistente, sendo esta uma condição limite para os elétrons e lacunas ao longo da interface óxido-silício (este modo é acionado indicando-se o parâmetro DT.CUR no modelo “MODELS” do arquivo de simulação).

O MEDICI pode calcular o tunelamento através das três fontes listadas abaixo, onde as mesmas devem ser indicadas no “SOLVE” e no “MODELS” do arquivo de simulação.

- Tunelamento de elétrons da banda de condução (DT.CBET)
- Tunelamento de elétrons da banda de valência (DT.VBET)
- Tunelamento de lacunas da banda de valência (DT.VBHT)

Três métodos de evolução da corrente podem ser utilizados e devem ser indicados através de numeração pelo parâmetro “DT.METH”. Para especificar o parâmetro “DT.METH” deve-se analisar se será modo pós-processamento ou auto-consistente.

- Evolução analítica (1)
- Integração numérica do coeficiente de tunelamento WKB (2)
- Integração numérica do coeficiente de tunelamento Gundlach (3)
- Integração numérica do coeficiente de tunelamento AiryTMT (4)

Os aproximações de WKB (Wentzel-Kramer-Brillouin) foram utilizadas nas simulações, pois quando há corrente de tunelamento as soluções de Schrodinger não podem mais ser consideradas e conforme a literatura é o método que melhor descreve a corrente de tunelamento direto. Contudo, conforme a tensão de porta se torna muito pequena ($V_G < 1V$) as aproximações WKB também deixam de ser válidas^{39,40}.

3.4.2 Degradação da largura da região de depleção (d_{Si})

Conforme visto no Capítulo 2, durante o tunelamento de corrente pela porta, os elétrons ou lacunas tunelam da banda do semiconductor ou do eletrodo, através do isolante, para a banda do outro semiconductor ou eletrodo. Este tunelamento causa uma ausência de portadores no substrato, resultando em um aumento no potencial de superfície (ϕ_s) e na largura da região de depleção (d_{Si}). Para obtenção da largura da região de depleção no silício (d_{Si}) foi necessária a especificação do parâmetro “DEPLETIO” no arquivo de simulação MEDICI, onde o resultado é uma estrutura gráfica bidimensional e o arquivo das simulações pode ser visto no Apêndice D.

A Figura 3.7 apresenta a simulação do perfil bidimensional para capacitores MOS tipo P com porta de alumínio (para se evitar o efeito de depleção do Si-poli), com $N_a=1 \times 10^{18} \text{ cm}^{-3}$, $t_{ox}=2,2 \text{ nm}$ e para uma tensão de porta $V_G=3V$, onde a região de depleção já atingiu seu valor máximo ($d_{Sim\acute{a}x}$). Observa-se que $d_{Sim\acute{a}x}$ aumenta quando inserido modelo da corrente de tunelamento direto.

Figura 3.7 – Simulação do perfil bidimensional de uma estrutura Alumínio/SiO₂/Substrato P, onde (a) é sem corrente de tunelamento direto e (b) é com tunelamento, para $V_G=3V$.

Com a largura máxima da região de depleção extraída do perfil bidimensional, foi calculada a capacitância do silício ($C_{Si} = \epsilon_{Si}/d_{Si}$) para diferentes tensões de porta. Pode-se observar na Figura 3.8 uma diminuição em C_{Si} , e que se mostra dependente da tensão de porta (V_G), pois a corrente de tunelamento direto aumenta conforme V_G aumenta.

Figura 3.8 – Curvas da largura da região de depleção (d_{Si}) e da capacitância do silício (C_{Si}), ambas em função de V_G , para $t_{ox} = 2,2$ nm.

O perfil bidimensional foi simulado para diferentes espessuras do óxido de porta (t_{ox}), e com as demais características iguais as da Figura 3.7 e $V_G = 3$ V. Foram extraídas as larguras máximas das regiões de depleção no silício (d_{Simax}) e os resultados estão apresentados na Tabela 3.2. A diminuição em t_{ox} gera um maior aumento em (d_{Simax}), devido a maior corrente de tunelamento direto.

Tabela 3.2 - Valores da largura máxima da região de depleção (d_{Simax}) para diferentes t_{ox} sob influência do tunelamento de corrente.

t_{ox} (nm)	d_{Simax} (nm)	
	Sem TD	Com TD
1,5	36,5	66,5
2,0	36,5	65,0
2,2	36,5	64,8
2,5	36,5	63,5

3.4.3 Degradação da curva C-V

As curvas C-V simuladas da Figura 3.9 foram obtidas em capacitores MOS tipo P com porta de alumínio, $t_{ox}=2,2nm$ e $N_a=1 \times 10^{18} cm^{-3}$, operando em alta frequência. Um exemplo de arquivo MEDICI utilizado para a realização destas simulações pode ser visto no Apêndice D. Na curva sólida não foi utilizado modelo da corrente de tunelamento direto e nenhuma degradação foi observada. Mas quando inserido o modelo DT.CUR (curva tracejada) a capacitância mínima (C_{min}) à partir de uma certa tensão de porta ($V_G \approx 0,5$), começa a reduzir. Esta tensão, onde as curvas começam a se separar, representa a tensão de porta que faz a corrente de tunelamento ter valores significativos, a ponto de alterar as características dos dispositivos (ponto A). Deve-se este efeito ao aumento na largura da região de depleção do substrato pela corrente de tunelamento, que faz C_{Si} diminuir. Como a associação série de capacitâncias na região de inversão tende ao menor valor a capacitância mínima (C_{min}) sofre uma queda.

Figura 3.9 – Curvas C-V em alta frequência, demonstrando a influência da corrente de tunelamento direto (TD), para um capacitor MOS tipo P com porta de alumínio, $t_{ox}=2,2nm$ e $N_a=1 \times 10^{18} cm^{-3}$.

Mas quando simulada uma curva C-V em baixa frequência, a análise deve ser um pouco mais detalhada, como apresentado na Figura 3.10 onde foram repetidas as mesmas características da Figura 3.9. Neste caso a redução na capacitância total deve-se à diminuição da densidade de cargas de inversão, pois em baixa frequência os portadores tem tempo de resposta a variação de tensão. Como resultado a capacitância de inversão (C_{inv}) deixa de ser infinita na associação série de capacitâncias na região de inversão, e a capacitância total (C_T) sofre uma queda³⁰.

Figura 3.10 - Curvas C-V em baixa frequência, demonstrando a influência da corrente de tunelamento direto (TD), para um capacitor MOS tipo P com porta de alumínio, $t_{ox}=2,2\text{nm}$ e $N_a=1 \times 10^{18} \text{ cm}^{-3}$.

3.4.4 Curva $J_G \times V_G$

A curva da densidade de corrente de porta (J_G) em função da tensão de porta V_G é utilizada para representar a alteração na corrente de tunelamento conforme a tensão aumenta. Na Figura 3.11 foram simuladas curvas $J_G \times V_G$, para capacitores MOS tipo P com porta de alumínio, $N_a=1 \times 10^{18} \text{ cm}^{-3}$, t_{ox} variando entre 2 e 2,4nm. Um exemplo de arquivo MEDICI utilizado para a realização destas simulações pode ser visto no Apêndice E. Pode-se observar

que quanto mais fina a espessura do óxido de porta maior será a corrente, pois a barreira que os portadores tem de atravessar é menor.

Figura 3.11 – Curvas da densidade de corrente (J_G) em função de V_G , para diferentes t_{ox} .

3.4.5 Efeito da depleção no Si-poli e da corrente de tunelamento direto

Como apresentado, o efeito da depleção do Si-poli juntamente com a corrente de tunelamento degradam a curva C-V, impossibilitando seu uso na extração de alguns parâmetros. Para se estudar melhor a soma dos dois efeitos, inicialmente foram simuladas curvas da densidade de corrente (J_G) em função da tensão de porta (V_G), para capacitores MOS tipo P com $t_{ox} = 2,2\text{nm}$, $N_a = 1 \times 10^{18} \text{ cm}^{-3}$ e diferentes concentrações de dopantes no Si-poli N+ ($N_{poli} = 1 \times 10^{21}$, 1×10^{20} , 1×10^{19} e $1 \times 10^{18} \text{ cm}^{-3}$), como pode ser visto na Figura 3.12. As curvas mostram que altas concentrações de dopantes do Si-poli (N_{poli}), possuem maior densidade de corrente conforme a tensão de porta aumenta. Neste caso, a região de depleção do Si-poli é muito fina e a tensão de polarização cai quase que por inteiro no óxido, gerando uma maior corrente de tunelamento.

Figura 3.12 – Curva da densidade de corrente de tunelamento (J_G) em função de V_G , para diferentes concentrações de dopantes no Si-poli.

À medida que os portadores tunelam do substrato para o eletrodo da porta (causando um aumento em d_{Si}), ocorre uma redução na largura da região de depleção no Si-poli (d_{poli}), devido ao aumento do número de portadores. A fim de observar estas alterações nas larguras das regiões de depleção do Si-poli e do substrato, foram simulados os perfis bidimensionais para capacitores MOS tipo P com porta de Si-poli N+, $N_{\text{poli}} = 1 \times 10^{19}$, $N_a = 1 \times 10^{18} \text{ cm}^{-3}$, $t_{\text{ox}} = 2.2 \text{ nm}$ e para uma tensão de porta $V_G = 3 \text{ V}$. O resultado é observado na Figura 3.13 onde na (a) apenas o efeito de depleção do Si-poli foi considerado e na (b) o modelo da corrente de tunelamento foi inserido e o que se observa é uma diminuição em $d_{\text{poli máx}}$ e um aumento em $d_{\text{Simáx}}$.

Figura 3.13 - Simulação do perfil bidimensional de uma estrutura Sipoli N+/SiO₂/Substrato P, onde (a) é sem corrente de tunelamento direto e (b) é com tunelamento, para $V_G=3V$.

A Figura 3.14 apresenta a variação de $d_{Simáx}$ e $d_{polimáx}$ em função das concentrações de dopantes do Si-polí, para capacitores MOS tipo P com $N_a=1 \times 10^{18} \text{ cm}^{-3}$, $t_{ox}=2,2\text{nm}$ e $V_G=3V$, simulados com e sem tunelamento. As larguras das regiões de depleção foram extraídas através dos perfis bidimensionais simulados semelhantes ao apresentado na Figura 3.13. A partir das curvas apresentadas, pode-se notar a diminuição da largura máxima da região de depleção no Si-polí ($d_{polimáx}$) quando o modelo de tunelamento direto (TD) é inserido na simulação; entretanto, quando a concentração do Si-polí aproxima-se da concentração do substrato, há uma inversão de comportamento, e $d_{polimáx}$ passa a ser maior com TD. Por outro lado, a diferença entre a largura máxima da região de depleção no silício com e sem o efeito de TD, é maior para altas concentrações no Si-polí. A fina largura da região de depleção do Si-polí, observada com alta dopagem, é mais afetada pelo tunelamento, e em alguns casos pode vir a desaparecer. Sem a presença da barreira formada pela região de depleção no Si-polí a queda de tensão no óxido cresce, aumentando a corrente de tunelamento, o que resulta no acréscimo de $d_{Simáx}$.

Figura 3.14 – Curvas da largura da região de depleção máxima no Si-poli ($d_{\text{polimáx}}$) e no silício ($d_{\text{Simáx}}$) em função da concentração de dopantes no Si-poli (N_{poli}) com e sem tunelamento TD.

Para se estudar a influência da espessura do óxido de porta em $d_{\text{Simáx}}$, foram simulados perfis bidimensionais para capacitores MOS tipo P com $N_a = 1 \times 10^{18} \text{ cm}^{-3}$, $V_G = 3\text{V}$, porta de Si-poli N+ com diferentes concentrações e $t_{\text{ox}} = 3,0$; $2,2$ e $1,5 \text{ nm}$. Após extração das larguras da região de depleção, foi montado o gráfico de $d_{\text{Simáx}}$ (máximo porque para $V_G = 3\text{V}$ considerou-se que d_{Si} atingiu seu máximo) em função de N_{poli} , como mostra a Figura 3.15. Sem o efeito do tunelamento $d_{\text{Simáx}}$ continua constante e no valor de 37nm independente de N_{poli} . Mas quando inserido o modelo de TD, $d_{\text{Simáx}}$ apresenta um aumento e que é mais pronunciado para altas concentrações de dopantes no Si-poli e baixas espessuras do óxido.

Figura 3.15 – Curvas da largura da região de depleção máxima no silício em função de N_{poli} , para diferentes espessuras de óxido de porta.

Na Figura 3.16 são apresentadas as curvas C-V simuladas de capacitores MOS tipo P com $N_a=1 \times 10^{18} \text{ cm}^{-3}$, $t_{ox}=2,2 \text{ nm}$, operando em alta frequência, onde na curva (a) foi utilizado alumínio na porta (pois não há efeito de depleção no Si-poli), na curva (b) porta de Si-poli N+ com uma concentração de $N_{poli}=1 \times 10^{19} \text{ cm}^{-3}$, considerando a presença de depleção no Si-poli, e finalmente na curva (c) porta de Si-poli N+ com a mesma concentração da anterior, mas agora inserindo-se o modelo de tunelamento.

Figura 3.16 – Curvas C-V com (a) porta de alumínio, (b) porta Si-poli N+ e (c) porta Si-poli N+ e modelo de tunelamento, com $t_{ox}=2,2 \text{ nm}$, $N_a=1 \times 10^{18} \text{ cm}^{-3}$ e alta frequência de operação.

Ampliando-se a Figura 3.16 na região de inversão, tem-se a Figura 3.17, onde na curva (a) a capacitância mínima (C_{min}) é expressa pela associação série de C_{ox} e C_{Si} , e na curva (b) a baixa dopagem da porta acrescenta a capacitância do Si-poli (C_{poli}) a associação série, reduzindo C_{min} . E na curva (c) a capacitância mínima C_{min} diminui mais ainda, aparentando ser devido ao acréscimo do efeito da corrente de tunelamento. A impressão que se tem é que o efeito da depleção do Si-poli e o efeito da corrente de tunelamento direto se somam.

Figura 3.17 – Ampliação da curva C-V da Figura 3.16 na região de inversão.

Mas como foi analisado, as regiões de depleção do Si-poli e do silício são alteradas pela corrente de tunelamento direto, assim como C_{poli} e C_{Si} . Logo o menor valor de C_{min} da curva (c) visto na Figura 3.17, não pode ser dito que é o resultado da soma dos efeitos, pois C_{poli} aumenta e C_{Si} diminui. Como C_{Si} é muito menor que C_{poli} e C_{ox} , pode-se concluir que a redução em C_{min} de uma curva C-V que sofre de ambos os efeitos, deve-se grande parte à diminuição de C_{Si} .

Na Figura 3.18 foram simuladas curvas C-V de capacitores MOS tipo P, com $N_a=1 \times 10^{18} \text{ cm}^{-3}$, $t_{\text{ox}}=2,2 \text{ nm}$ e diferentes concentrações de dopantes do Si-poli (N_{poli}). Como pode ser observado, a mudança na concentração de dopantes no Si-poli quase não interfere em C_{min} , apenas para N_{poli} muito baixo (próximo de N_a) onde d_{poli} é espesso e resulta em uma capacitância no Si-poli pequena capaz de interferir na associação série de capacitâncias.

Figura 3.18 – Variação da curva C-V de alta frequência, com a diminuição na concentração de dopantes do Si-poli N+ e com a corrente de tunelamento.

A Figura 3.19 apresenta as curvas das capacitâncias presentes em uma estrutura Si-poli N+/SiO₂/Substrato P em função da concentração de dopantes do Si-poli (N_{poli}), com $N_a = 1 \times 10^{18} \text{ cm}^{-3}$, $t_{\text{ox}} = 2,2 \text{ nm}$, $V_G = 3 \text{ V}$ e com tunelamento. Com as larguras das regiões de depleção extraídas dos perfis bidimensionais, foram calculadas as capacitâncias do Si-poli (C_{poli}) e do silício (C_{Si}). A capacitância do óxido de porta (C_{ox}) foi estimada para uma espessura de $t_{\text{ox}} = 2,2 \text{ nm}$, e a capacitância mínima foi calculada através da associação série das três capacitâncias (C_{poli} , C_{ox} e C_{Si}). Era esperado uma maior variação em C_{min} conforme N_{poli} diminui-se. Mas como C_{Si} é muito pequeno devido ao tunelamento, a capacitância mínima tenderá para a menor capacitância, independente da concentração de dopantes no Si-poli.

Figura 3.19 – Curvas das capacitância presentes em uma estrutura Si-poli N+/SiO₂/Substrato P em função de N_{poli} , sob o efeito da corrente de tunelamento direto.

A Figura 3.20 apresenta as curvas do potencial em função da profundidade para o mesmo dispositivo simulado acima e com $N_{\text{poli}} = 1 \times 10^{19} \text{ cm}^{-3}$. Na Figura 3.20a foi utilizada uma tensão de $V_G = 0,5 \text{ V}$, e neste caso a região da porta inicia a depleção, e o substrato já encontra-se invertido. A uma tensão de $V_G = 1,5$ (Figura 3.20b), o Si-poli está depletado, enquanto que no substrato uma deformidade é observada no nível de Fermi (devido ao tunelamento de portadores e conseqüente mudança da energia média de elétrons na região próxima a interface) e um subsequente aumento no potencial. Já quando a tensão alcança $V_G = 3 \text{ V}$, o Si-poli inicia a inversão e no substrato o aumento do potencial continua sendo observado (Figura 3.20c). Vale ressaltar que para $V_G = 3 \text{ V}$, a interface Si-poli/óxido já deveria estar invertida. Isso comprova que, a corrente de tunelamento ao reduzir d_{poli} atrasa a inversão do Si-poli, pois uma maior tensão é necessária. Como para as estruturas de agora uma menor tensão de polarização é requerida (para evitar o rompimento do dispositivo), pode ser que o Si-poli não venha a inverter.

Figura 3.20 - Curvas do Potencial em função da profundidade, para uma estrutura Si-poli N+/SiO₂/Substrato P, com tensões de porta de (a) $V_G = 0.5V$, (b) $V_G = 1.5V$ e (c) $V_G = 3.0V$.

Como foi dito, esta deformidade observada no Nível de Fermi (E_F), causada pela ausência de portadores no substrato pela corrente de tunelamento, faz com que o potencial de superfície do silício aumente, mantendo-se assim a mesma condição de funcionamento. A Figura 3.21 mostra as curvas do potencial em função da profundidade, para um capacitor tipo P com as mesmas características da Figura 3.20. Observa-se que a curva com modelo de tunelamento direto (TD) apresenta um aumento de aproximadamente 0,4 V no potencial de superfície no silício (ϕ_S).

Figura 3.21 - Curva do Potencial em função da Profundidade, demonstrando a influência da corrente de tunelamento direto no potencial de superfície do silício (ϕ_s).

Mas quando simulada uma curva C-V de baixa frequência o causador da queda na capacitância total na região de inversão deixa de ser a região de depleção no silício, e passa a ser a capacitância de inversão (C_{inv}) que sofre uma redução. A Figura 3.22 mostra curvas C-V operando em baixa frequência para capacitores MOS tipo P, com $t_{ox}=2,2\text{nm}$, $N_a=1\times 10^{18}\text{ cm}^{-3}$ e porta de Si-poli N+ com diferentes concentrações de dopantes.

Figura 3.22 - Variação da curva C-V de baixa frequência, com a diminuição na concentração de dopantes do Si-poli N+ e com a corrente de tunelamento.

4 PROPOSTA DE UM MÉTODO PARA EXTRAÇÃO DA CONCENTRAÇÃO EFETIVA DE DOPANTES DO SI-POLI (N_{POLI})⁴¹

Neste capítulo é apresentado um novo método para extração da concentração efetiva de dopantes do Si-poli (N_{poli}), desenvolvido através da curva característica (C-V) operando em alta frequência, de um capacitor MOS. Simulações numéricas foram executadas para a avaliação da validade do método proposto, assim como medidas experimentais.

4.1 Proposta do método

Conforme abordado nos Capítulos 2 e 3, materiais de porta Si-poli com baixa dopagem, apresentam uma depleção na interface com o óxido de porta. Neste caso a curva C-V operando em alta frequência, apresenta uma redução na capacitância mínima (C_{min}).

A Figura 4.1 apresenta a curva C-V normalizada em função de C_{ox} de uma estrutura Si-poli N+ / óxido / substrato P, operando em alta frequência, com diferentes concentrações de dopantes no Si-poli.

Figura 4.1 – Curva C-V normalizada em função de C_{ox} de uma estrutura Si-poli N+ / óxido / substrato, operando em alta frequência.

Observa-se que as duas curvas tem um ponto em comum, chamado de C_x , e que corresponde a uma tensão aplicada na porta (V_G) que dá início a depleção na região do Si-poli. Na curva com alta dopagem no Si-poli, a capacitância $C1$ é a associação série da capacitância do óxido de porta (C_{ox}) com a capacitância do silício (C_{Si}), e o efeito de depleção no Si-poli não é observado. A curva com baixa dopagem tem a capacitância $C2$ como sendo a associação série das capacitâncias do Si-poli (C_{poli}), do óxido de porta (C_{ox}) e do silício (C_{Si}), conforme é visto na Figura 4.2a.

Figura 4.2 - (a) Modelo equivalente de capacitâncias e a representação de $C1$ e $C2$, e (b) o perfil de um capacitor MOS com porta de Si-poli.

O ponto C_x pode ser considerado como sendo igual ao ponto $C1$, pois ambos são a associação série de C_{ox} e C_{Si} . Da curva C-V com alta dopagem no Si-poli, pode-se extrair C_{ox} e $C1$, e utilizar no cálculo da capacitância máxima do silício ($C_{Simáx}$), como mostra a equação (14). Por consequência a largura máxima da região de depleção no silício $d_{Simáx}$, pode ser calculada através da equação (15).

$$C_{Simáx} = \frac{C_{ox} C1}{C_{ox} - C1} \quad (14)$$

$$d_{Simáx} = \frac{\epsilon_{Si}}{C_{Simáx}} \quad (15)$$

Com a largura máxima da região de depleção ($d_{\text{Simáx}}$), a concentração efetiva de dopantes na região do silício (N_a) é determinada iterativamente devido a equação ser transcendental, conforme equação (16).

$$N_a = \frac{4\epsilon_{\text{Si}}}{qd_{\text{Simáx}}^2} \frac{kT}{q} \ln \frac{N_a}{n_i} \quad (16)$$

sendo

k constante de Boltzmann

T temperatura

n_i concentração intrínseca de portadores

Utilizando-se agora a curva com baixa dopagem no Si-poli, pode-se extrair o ponto C2, que juntamente com C1 extraído anteriormente, torna-se possível calcular a capacitância máxima do Si-poli ($C_{\text{polimáx}}$) e a largura máxima da região de depleção no Si-poli ($d_{\text{polimáx}}$), conforme as equações (17) e (18) respectivamente.

$$C_{\text{polimáx}} = \frac{C1C2}{C1 - C2} \quad (17)$$

$$d_{\text{polimáx}} = \frac{\epsilon_{\text{Si}}}{C_{\text{poli}}} \quad (18)$$

Com $d_{\text{polimáx}}$ e de maneira análoga, a concentração de dopantes do Si-poli (N_{poli}) também pode ser calcula iterativamente, através da equação (19).

$$N_{\text{poli}} = \frac{4\epsilon_{\text{Si}}}{qd_{\text{polimáx}}^2} \frac{kT}{q} \ln \frac{N_{\text{poli}}}{n_i} \quad (19)$$

Como não é possível obter experimentalmente uma curva C-V com e sem depleção no Si-poli, o ponto C1 foi extraído da segunda derivada da curva C-V $\left(\frac{\delta C^2}{\delta V_G^2} \right)$ através de um ponto máximo presente na região de inversão, conforme Figura 4.3. O ponto V_{Gx} representa a tensão de porta que inicia a depleção no Si-poli. Considera-se também que a influência da

corrente de tunelamento para extração de C2 é desprezível e que nesta condição o Si-poli já atingiu sua depleção máxima.

Figura 4.3 - Curva C-V normalizada em função de C_{ox} e a respectiva segunda derivada de um capacitor MOS com porta de Si-poli N+.

A Figura 4.4 ilustra o diagrama de blocos para determinação de N_a e N_{poli} .

Figura 4.4 – Diagrama de blocos para determinação de N_a e N_{poli} .

4.2 Simulação numérica

Após a proposta do método de extração de N_a e N_{poli} , procedeu-se à simulação de curvas C-V com o auxílio do simulador bidimensional MEDICI, a fim de se verificar a confiabilidade do método.

Foram simuladas curvas C-V em alta frequência (1 MHz), de capacitores MOS convencionais com substrato P, $t_{ox}=2,5\text{nm}$, 150nm de espessura do substrato de silício (t_{Si}), 40 nm de espessura de Si-poli (t_{poli}), 1 μm de comprimento e largura, diferentes concentrações de dopantes do Si-poli ($N_{poli}=1\times 10^{19}$ e $5\times 10^{19}\text{ cm}^{-3}$) e diferentes concentrações de dopantes do substrato ($N_a=5\times 10^{17}$ e $1\times 10^{18}\text{ cm}^{-3}$).

Através das curvas C-V e suas respectivas derivadas, foram extraídas as capacitâncias C_{ox} , C1 e C2 e aplicado o método. A Tabela 4.1 apresenta uma comparação dos resultados de N_a e N_{poli} obtidos pelo método proposto com os valores utilizados na simulação. A Tabela 4.2 mostra o erro percentual máximo encontrado na extração de N_a e N_{poli} com o método proposto em função dos valores simulados.

Tabela 4.1 - Valores de C1, C2 e C_{ox} extraídos das simulações e os valores de N_a e N_{poli} determinados pelo método proposto.

Simulados		Resultados extraídos da curva C-V			Método proposto	
N_a [cm ⁻³]	N_{poli} [cm ⁻³]	C1 [F/cm ²]	C2 [F/cm ²]	C_{ox} [F/cm ²]	N_a [cm ⁻³]	N_{poli} [cm ⁻³]
5×10^{17}	1×10^{19}	$1,79\times 10^{-7}$	$1,50\times 10^{-7}$	$1,35\times 10^{-6}$	$4,65\times 10^{17}$	$1,13\times 10^{19}$
	5×10^{19}	$1,86\times 10^{-7}$	$1,69\times 10^{-6}$	$1,36\times 10^{-6}$	$5,06\times 10^{17}$	$4,79\times 10^{19}$
1×10^{18}	1×10^{19}	$2,29\times 10^{-7}$	$1,88\times 10^{-7}$	$1,35\times 10^{-6}$	$0,85\times 10^{18}$	$1,44\times 10^{19}$
	5×10^{19}	$2,45\times 10^{-6}$	$2,18\times 10^{-7}$	$1,36\times 10^{-6}$	$1,01\times 10^{18}$	$5,60\times 10^{19}$

Tabela 4.2 - Erro percentual máximo na extração de N_a e N_{poli} .

Parâmetros simulados		N_a [%]	N_{poli} [%]
N_a [cm^{-3}]	N_{poli} [cm^{-3}]		
5×10^{17}	1×10^{19}	7	13
	5×10^{19}	1,2	4,2
1×10^{18}	1×10^{19}	15	44
	5×10^{19}	1	12

Em todas as curvas simuladas, a capacitância C2 foi extraída para um tensão de porta de $V_G=3V$, pois foi considerado que a região da interface Si-poli/óxido já estaria invertida. Com o intuito de se verificar este dado, foram simuladas curvas do potencial em função da profundidade para um capacitor com substrato tipo P, porta de Si-poli N+, $t_{ox}=2,5nm$, $N_a=1 \times 10^{18} cm^{-3}$, $N_{poli}=1 \times 10^{19} cm^{-3}$ e com diferentes tensões de polarização. Na Figura 4.5a foi utilizada a tensão V_{Gx} extraída da segunda derivada da curva C-V, onde neste caso confirma-se que a região do Si-poli iniciou a depleção. A Figura 4.5b foi simulada para $V_G=3V$, e nota-se que a interface Si-poli N+/Óxido está em inversão forte e $d_{polimáx}$ já atingiu seu máximo. Pode-se dizer então que no ponto C2 a associação série de capacitâncias é dada por C_{poli} , C_{ox} e C_{Si} .

(a)

(b)

Figura 4.5 Curvas simuladas do potencial em função da profundidade, onde para (a) $V_G = V_{Gx} = 0,46V$ e para (b) $V_G = 3V$.

Das curvas do potencial em função da profundidade, foram extraídos os valores do potencial de superfície no silício (ϕ_S) e no Si-poli (ϕ_{Sp}), e do nível de Fermi no silício (ϕ_F) e no Si-poli (ϕ_{Fpoli}), para uma tensão de porta V_{Gx} , e para os mesmos dispositivos da Tabela 4.1, e estão apresentados na Tabela 4.3. Pode-se observar que para uma tensão aplicada à porta igual V_{Gx} , o potencial de superfície no silício (ϕ_S) está por volta de $2\phi_F$, demonstrando o início da inversão. Já o potencial de superfície no Si-poli (ϕ_{Sp}) está iniciando a depleção.

Tabela 4.3 - Comparação entre os potenciais de superfície no silício e no Si-poli, para diferentes valores de N_a e N_{poli} .

Simulada		C-V	óxido/substrato			Si-poli /óxido		
N_a [cm ⁻³]	N_{poli} [cm ⁻³]	V_{Gx} [V]	ϕ_F [V]	ϕ_S [V]	ϕ_S / ϕ_F	ϕ_{Fpoli} [V]	ϕ_{Sp} [V]	ϕ_{Sp} / ϕ_{Fpoli}
5×10^{17}	1×10^{19}	0,28	0,45	0,90	2,01	0,53	0,07	0,13
	5×10^{19}	0,20	0,45	0,91	2,02	0,55	0,02	0,04
1×10^{18}	1×10^{19}	0,46	0,47	0,93	1,99	0,53	0,12	0,22
	5×10^{19}	0,34	0,47	0,94	2,01	0,57	0,02	0,04

4.3 Resultados experimentais

Para obtenção das curvas C-V foi utilizado um analisador de parâmetros LCR HP4280 com uma frequência de 1 MHz, onde o substrato foi aterrado. Um degrau lento foi aplicado para a polarização estática (DC) do capacitor MOS e um sinal alternado de alta frequência e baixa amplitude de 10mV, para se extrair a capacitância diferencial da estrutura nas diversas condições de polarização (acumulação, depleção e inversão). A medida foi realizada da inversão para a acumulação e em ambiente escuro.

As medidas foram realizadas em capacitores com substrato P e porta de Si-poli N+, área de $A=12 \times 10^{-6} \text{ cm}^2$, espessura equivalente do óxido de porta de $EOT=2,5 \text{ nm}$, uma concentração pelicular na interface do substrato com o óxido de porta de $1 \times 10^{18} \text{ cm}^{-3}$ e no corpo de $5 \times 10^{17} \text{ cm}^{-3}$, aproximadamente.

Da curva experimental foi obtida a capacitância do óxido de porta $C_{ox}=1,34 \times 10^{-6} \text{ F/cm}^2$ e uma capacitância mínima $C2=0,21 \times 10^{-6} \text{ F/cm}^2$. A partir da segunda derivada da mesma foi extraída a tensão $V_{Gx}=0,50 \text{ V}$ e sua referente capacitância $C1=0,24 \times 10^{-6} \text{ F/cm}^2$, conforme mostra a Figura 4.6.

Figura 4.6 – Curva C-V experimental e sua respectiva segunda derivada.

Aplicando-se o método proposto obteve-se uma espessura equivalente no óxido de porta de $EOT=2,57$ nm, uma concentração de dopantes no silício $N_a=0,98 \times 10^{18} \text{ cm}^{-3}$ e uma concentração de dopantes no Si-poli $N_{\text{poli}}=3,06 \times 10^{19} \text{ cm}^{-3}$. Com o objetivo de diminuir o ruído, a curva experimental passou por um filtro FFT (Fast Fourier Transform) e nenhuma mudança no valor da tensão V_{Gx} foi observada, apenas na amplitude do pico. Todos os resultados obtidos estão coerentes para esta tecnologia.

4.3.1 Limites do método

Sabe-se que quando a espessura do óxido de porta diminui, a corrente de tunelamento passa a interferir nas características dos dispositivos. Foi analisado no Capítulo 3, que a capacitância degrada não só pela depleção do Si-poli (diminuindo a capacitância na região de inversão), mas também pela corrente de tunelamento (onde uma maior diminuição foi observada). Contudo, para óxidos menores que 2,5nm o método proposto acima não pode ser aplicado por dois motivos que estão descritos abaixo:

1. Quando inserido o modelo da corrente de tunelamento direto o pico máximo na região de inversão, extraído da segunda derivada da curva C-V, desaparece. Acredita-se que como o tunelamento faz a capacitância mínima (C_{min}) não apresentar uma estagnação na sua queda, a estimativa do início da região de depleção no Si-poli torna-se inadequada.
2. A capacitância C2 utilizada no método, e que representa a associação série de C_{poli} , C_{ox} e C_{Si} , agora deveria contar com a capacitância de inversão no silício C_{inv} , pois sabe-se que o tunelamento interfere nas cargas de inversão. Logo a obtenção da capacitância C_{poli} estaria inadequada.

5 CONCLUSÃO

Neste trabalho apresentou-se um estudo da influência dos efeitos da depleção no Silício policristalino (Si-poli) e da corrente de tunelamento em capacitores obtidos através de tecnologia ultra-submicrométrica, com o auxílio de curvas características da capacitância em função da tensão de porta (C-V).

A análise destes efeitos foi realizada através de simulações numéricas bidimensionais, utilizando o programa MEDICI, uma vez que a realização de medidas experimentais mostrou-se bastante complicada em dispositivos com óxido fino. Além disso, o simulador possibilita a simulação isolada de cada um destes efeitos.

Com o intuito de verificar o efeito da depleção no Si-poli nas características elétricas dos capacitores MOS foram realizadas, inicialmente, simulações numéricas das curvas C-V de estruturas com substrato tipo P e porta de Si-poli com dopagens P⁺ e N⁺. A partir dos resultados obtidos, observou-se que a capacitância total na região de inversão, tanto para curvas de alta como de baixa frequência, sofre uma redução à medida que a concentração do Si-poli diminui. A degradação verificada na curva C-V impossibilita a aplicação de métodos convencionais para a extração de parâmetros da tecnologia, como por exemplo, a concentração de dopantes no substrato.

Utilizando-se os resultados das simulações, foram obtidos gráficos do potencial e da concentração de portadores em função da profundidade, a fim de demonstrar a ocorrência da depleção na interface Si-poli/óxido. A análise destes gráficos permitiu observar que, caso a tensão de porta seja suficientemente alta, a região do Si-poli pode atingir a inversão. Neste caso, a curva C-V de baixa frequência voltou a apresentar seu aspecto normal sem degradação, pois a capacitância de inversão tende ao infinito e torna-se desprezível na associação série de capacitâncias.

Após esta primeira análise, foi estudada a influência da corrente de tunelamento, presente em óxidos finos, nas curvas C-V. Para este estudo, foram realizadas simulações numéricas bidimensionais de estruturas com óxido de porta menores que 3 nm, tornando necessária a inclusão do modelo de tunelamento direto nas simulações. Inicialmente foram simulados capacitores MOS com porta de alumínio, com o objetivo de se analisar o efeito de tunelamento independentemente da depleção que pode ocorrer quando o Si-poli é utilizado como material de porta.

Através das simulações realizadas, foram obtidos perfis bidimensionais da estrutura, a partir dos quais extraiu-se a largura da região de depleção no silício. Com os resultados

obtidos, foi verificada a influência da corrente de tunelamento direto na largura da região de depleção no silício, a qual aumenta, ao invés de estabilizar em um único valor, à medida que a tensão de porta aumenta. Notou-se também que este aumento é mais pronunciado para óxidos de porta menores, nos quais a corrente de tunelamento é maior. Foram ainda simuladas curvas da densidade de corrente de tunelamento em função da tensão de porta, onde pôde ser observado que ocorre um aumento da corrente nos capacitores com óxidos de porta mais finos e com tensões de porta maiores.

Foram simuladas também curvas da capacitância em função da tensão de porta operando em alta e baixa frequências. As curvas obtidas em alta frequência apresentaram uma redução na capacitância mínima, na região de inversão. Tal fato deve-se à redução da capacitância do silício, provocada pelo aumento na largura de depleção no silício. Por outro lado, para as curvas de baixa frequência esta queda da capacitância (na região de inversão) também foi observada, mas deve-se agora ao fato de que as cargas de inversão sofrerem uma redução pela corrente de tunelamento. Logo a capacitância de inversão (C_{inv}) deixa de ser desprezada na associação série de capacitâncias e a capacitância total sofre uma redução. Estas deformidades geradas pela corrente de tunelamento nas curvas C-V, dificultam seu uso na extração de parâmetros.

Após a análise dos dois efeitos isoladamente, foram realizadas simulações considerando tanto a depleção do Si-poli quanto a existência da corrente de tunelamento. Foi observado que, para altas concentrações de dopantes no Si-poli, há uma maior densidade de corrente de tunelamento à medida que a tensão de porta aumenta. Neste caso, a região de depleção no Si-poli é muito fina, e quase toda a tensão de porta sobrecarrega o óxido de porta.

Como mencionado anteriormente, verificou-se o aumento na largura da região de depleção no silício; entretanto, considerando-se os dois efeitos, uma redução na largura da região de depleção no Si-poli também foi vista, decorrente do excesso de portadores que tunelam do substrato para a porta. Novamente foram utilizados perfis bidimensionais para extração das larguras das região de depleção, tanto no silício como no Si-poli. Foi observado que, conforme a concentração de dopantes do Si-poli se aproxima da concentração de dopantes do silício, a largura da região de depleção no Si-poli passa a aumentar. Foi ainda verificado que óxidos de porta finos apresentam maior variação na largura da região de depleção do silício com o aumento da concentração de dopantes no Si-poli.

Curvas C-V de alta frequência foram novamente simuladas, e uma maior redução na capacitância mínima foi observada. Foi verificado que a concentração de dopantes no Si-poli

praticamente não interfere na queda da capacitância mínima, sendo a capacitância do silício a maior responsável por esta redução pois, como a largura da região de depleção no silício aumenta muito, a capacitância do silício torna-se muito pequena e predominante na capacitância mínima. Também foram simuladas curvas C-V de baixa frequência, nas quais tornou-se mais notório o fato de que a depleção do Si-poli não tem influência significativa nas curvas da capacitância quando o efeito da corrente de tunelamento também está presente, pois há uma sobreposição de efeitos.

Finalmente, o estudo realizado sobre o comportamento das curvas C-V de capacitores MOS, sob influência do efeito de depleção no Si-poli, possibilitou a elaboração de um novo método de extração da concentração de dopantes no substrato (N_a) e no Si-poli (N_{poli}), uma vez que os métodos conhecidos para a extração destes parâmetros é impossibilitado pela presença dos efeitos estudados. O método proposto baseia-se na extração de alguns pontos notáveis da curva C-V e de sua segunda derivada.

Simulações numéricas bidimensionais foram realizadas para validação do método proposto. Os resultados obtidos através do método proposto foram comparados ao valores de concentração simulados, sendo que o erro máximo obtido na determinação da concentração de dopantes do substrato (N_a) e do Si-poli (N_{poli}) foi de 15% e 44%, respectivamente. Tais erros devem-se às imprecisões típicas das extrações das capacitâncias que são utilizadas no método.

O método proposto também foi aplicado à curvas obtidas experimentalmente, e os resultados obtidos foram: espessura equivalente do óxido de porta (EOT) de 2,57 nm, $N_a=0,98 \times 10^{18} \text{ cm}^{-3}$ e $N_{poli}=3,06 \times 10^{19} \text{ cm}^{-3}$, sendo estes valores coerentes para a tecnologia analisada.

Uma das principais vantagens do método proposto é sua simplicidade de aplicação e a obtenção de importantes parâmetros da tecnologia MOS. Contudo, o método mostrou-se ineficiente para a extração da espessura de óxido de porta muito finos, uma vez que a presença da corrente de tunelamento mascara o valor real da concentração de dopantes no Si-poli.

REFERÊNCIAS

- 1 MOORE'S LAW MADE REAL BY INNOVATION. Produced by Intel Corporation. Disponível em: <<http://www.intel.com/technology/silicon/mooreslaw/>>. Acesso em: 29 maio 2006.

- 2 INTEL SILICON INNOVATION FUELING NEW SOLUTIONS FOR THE DIGITAL PLANET. Produced by Intel Corporation. Disponível em: <ftp://download.intel.com/technology/silicon/mooreslaw/download/silicon_brochure_05.pdf>. Acesso em: 29 maio 2006.

- 3 CHAU, R.; DOYLE, B.; DOCZY, M.; DATTA, S.; HARELAND, S.; JIN, B.; KAVALIEROS, J.; METZ, M. Silicon nano-transistors and breaking the 10 nm physical gate length barrier. Device Research Conference, p.123-126, 2003.

- 4 THOMPSON, S.; PACKAN, P.; BOHR, M. MOS Scaling: Transistor challenges for the 21st century. Intel Technology Journal, v.2, n.3, 1998.

- 5 GHIBAUDO, G.; CLERC, R.; VINCENT, E.; BRUYÈRE, S.; AUTRAN, J.L. Gate dielectrics for ultimate CMOS technologies - Limitations and alternative solutions. Comptes-Rendus de l'Académie des Sciences Paris, v.1, n.7, p.911-927, 2000.

- 6 STREETMAN, B. G. Solid States Eletronic devices. 4.ed. Ed. New Jersey: Prentice Hall, 2000.

- 7 TEIXEIRA, R. C.; DOI, I.; ZAKIA, M. B.; SWART, J. W.; DINIZ, J. A. Deposition and characterization of LPCVD Polycrystalline Silicon. Proceedings of COBEM, v.19, p.62-70, 2001

- 8 LIOU, J. J.; SHIREEN, R.; ORTIZ-CONDE, A.; SÁNCHEZ, F. J. G.; CERDEIRA, A.; GAO, X. Influence of polysilicon-gate depletion on the subthreshold behavior of submicron MOSFETs. Microelectronics Reliability, v.42, n.3, p.343-347, 2002.

- 9 LU, C. Y.; SUNG, J. M.; KIRSCH, H. C.; HILLENIOUS, S. J.; SMITH, T. E.; MANCHANDA, L. Anomalous C-V characteristics of implanted poly MOS structure in n+/p+ dual-gate CMOS technology. IEEE Electron Device Letters, v.10, n.5, p.192-194, 1989.

- 10 HABAS, P.; FARICELLI, J. V. Investigation of the physical modeling of the gate-depletion effect. IEEE Transactions on Electron Devices, v.38, n.6, p.1496-1500, 1992.

- 11 YARON, G.; FROHMAN-BENTCHKOWSKY, D. Capacitance voltage characterization of poly Si-SiO₂-Si structures. Solid-State Electronics, v.23, n.5, p.433-439, 1980.

- 12 ARORA, N. D.; RIOS, R.; HUANG, C. L. Modeling the polysilicon depletion effect and its impact on submicrometer CMOS circuit performance. IEEE Transactions on Electron Devices, v.42, n.5, p.935-943, 1995.

- 13 HUANG, C. L.; ARORA, N. D. Measurements and modeling of MOSFET I-V characteristics with polysilicon depletion effect. IEEE Transactions on Electron Devices, v.40, n.12, p.2330-2337, 1993.

- 14 RIOS, R.; ARORA, N. D.; HUANG, C. L. An analytic polysilicon depletion effect model for MOSFET's. IEEE Electron Device Letters, v.15, n.4, p.129-131, 1994.

- 15 LO, S.-H.; BUCHANAN, D. A.; TAUR, Y. Modeling and characterization, of quantization, polysilicon depletion and direct tunneling effects in MOSFETs with ultrathin oxides. IBM Journal of Research and Development, v.43, n.3, p.327-337, 1999.

- 16 LARCHER, L.; PAVAN, P.; PELLIZZER, F.; GHIDINI, G. A new model of gate capacitance as a simple tool to extract MOS parameters. IEEE Transactions on Electron Devices, v.48, n.5, p.935-945, 2001.

- 17 CLERC, R.; DEVOIVRE, T.; GHIBAUDO, C.; CAILLAT, C.; GUÉGAN, G.; REIMBOLD, G.; PANANAKAKIS, G. Capacitance-Voltage (C-V) characterization of 20thick gate oxide: parameter extraction and modeling. Microelectronics Reliability, v.40, n.4-5, p.571-575, 2000.

- 18 HABAS, P.; SELBERHERR, S. On the effect of non-degenerate doping of polysilicon gate in thin oxide MOS-devices – analytical modeling. Solid-State Electronics, v.33, n.12, p.1539-1544, 1990.

- 19 CHOI, CHANG-HOON; CHIDAMBARAM, P.R.; KHAMANKAR, R.; MACHALA, C. F.; ZHIPING YU; Dutton, R.W. Gate length dependent polysilicon depletion effects. IEEE Electron Device Letters, v.23 n.4 p.224-226, 2002.

- 20 HUANG, C. L.; ARORA, N. D.; NASR, A. I.; BELL, D. A. Effect of polysilicon depletion on MOSFET I-V characteristics. IEEE Electronics Letters, v.29, n.13, p.1208-1209, 1993.

- 21 XUAN, P.; BOKOR, J. Investigation of NiSi and TiSi as CMOS gate materials. IEEE Electron Device Letters, v.24, n.10, p.634-636, 2003.

- 22 SHIMADA, H.; HIRANO, Y.; USHIKI, T.; OHMI, T. Threshold voltage adjustment in SOI MOSFETs by employing tantalum for gate material. International Electron Devices Meeting, p.881-884, 1995.

- 23 LU, Q.; LIN, R.; RANADE, P.; YEO, Y. C.; MENG, X.; TAKEUCHI, H.; KING, T.-J.; HU, C.; LUAN, H.; LEE, S.; BAI, W.; LEE, C.-H.; KWONG, D.-L.; GUO, X.; WANG, X.; MA, T.-P. Molybdenum metal gate MOS technology for post-SiO₂ gate dielectrics. Technical Digest of the IEDM, p.641-644, 2000.

- 24 NORDHEIM, L. Zur Theorie der thermischen Emission und der Reflexion von Elektronen an Metallen. Zeits. für Phys., v.46, n.11-12 p. 833-855, 1928.

- 25 ESAKI, L.; TSU, R. Superlattice and negative differential conductivity in semiconductors. IBM Journal of Research and Development, v.14, n.4, p.61-65, 1970.

- 26 LARCHER, L.; PACCAGNELLA, A.; GHIDINI, G. Gate current in ultrathin MOS capacitors: A new model of tunnel current. IEEE Transactions on Electron Devices, v.48, n.2, p.271-278, 2001.

- 27 DEPAS, M.; VERMEIRE, B.; MERTENS, P. W.; VAN MEIRHAEGHE, R. L.; HEYNS, M. M. Determination of tunnelling parameters in ultra-thin oxide layer poly-Si/SiO₂/Si structures. Solid-State Electronics, v.38, n.8, p.1465-1471, 1995.

- 28 GUPTA, M.; WOO, J. Device design for sub 90nm MOSFET's for sample and hold circuits. Proceeding of the 34th European Solid-State Device Research Conference, p.377-380, 2004.

- 29 VASILESKA, D.; SCHRODER, D. K.; FERRY, D. K. Scaled silicon MOSFET's: Degradation of the total gate capacitance. IEEE Transactions on Electron Devices, v.44, n.4, p.584-587, 1997.

- 30 TAKAGI, S.; TORIUMI, A. Quantitative understanding of inversion-layer capacitance in Si MOSFETS's. IEEE Transactions on Electron Devices, v.42, n.12, p.2125-2130, 1995.

- 31 HARTSTEIN, A.; ALBERT, N. F. Determination of the inversion-layer thickness from capacitance measurements of metal-oxide-semiconductor field-effect transistors with ultrathin oxide layers. Physical Review B, v.38, n.2, p.1235-1240, 1988.

- 32 LEE, W.; HU, C. Modeling CMOS tunneling currents through ultrathin gate oxide due to conduction- and valence-band electron and hole tunneling. IEEE Transactions on Electron Devices, v.48, n.7, p.1366-1373, 2001.

- 33 YANG, N.; HENSON, W. K.; HAUSER, J. R. Modeling study of ultrathin gate oxides using direct tunneling current and capacitance-voltage measurements in MOS devices. IEEE Transactions on Electron Devices, v.46, n.7, p.1464-1471, 1999.

- 34 WILK, G. D.; WALLACE, R. M.; ANTHONY, J. M. High-k gate dielectrics: Current status and materials properties considerations. Journal of Applied Physics, v.89, n.10, p.5243-5275, 2001.

- 35 HUFF, H. R.; GILMER, D. C.. High Dielectric Constant Materials: VLSI MOSFET Applications. 1. ed. Berlin: Springer, 2005.

- 36 NO EXPONENTIAL IS FOREVER. Produced by Intel Corporation - Gordon E. Moore. Disponível em: < ftp://download.intel.com/research/silicon/Gordon_Moore_ISSCC_021003.pdf>. Acesso em: 01 maio 2006.

- 37 HUBER, F. Properties of hafnium dioxide thin-film capacitors. IEEE Transaction on parts, hybrids and packaging, v. PHP-7, n. 4, p.141-147, 1971.

38 TMA MEDICI, version 4.0, 1997.

39 TARIK, K.; VASILESKA, D.; THORNTON, T.J. Quantum mechanical tunneling phenomena in metal–semiconductor junctions. Superlattices and Microstructures, v.34 n.3-6, p.335-339, 2003.

40 SINHA, A.; ROYCHOUDHURY, R.; VARSHNI, Y. P. Wentzel–Kramers–Brillouin quantization rules for two-dimensional quantum dots. Physica B: Condensed Matter, v.325, p.214-223, 2003.

41 RODRIGUES, M.; SONNENBERG, V.; MARTINO, J. A. Simple method to determine the poly gate doping concentration based on poly depletion effect. Microelectronics Technology and Devices SBMicro 2005, p. 180-187, 2005.

APÊNDICE A – Modelo do arquivo de simulação MEDICI para obtenção da curva C-V de alta frequência de um capacitor MOS.

Abaixo segue um modelo do arquivo de simulação do MEDICI para uma curva C-V de alta frequência de um capacitor MOS, com $t_{ox}=2,5\text{nm}$, $N_a=5\times 10^{17}\text{cm}^{-3}$, porta de silício policristalino N+ com $N_{poli}=1\times 10^{19}\text{cm}^{-3}$.

```

$-----
$DEFINIÇÃO DA GRADE
$-----

ASSIGN      NAME=TPOLY  N.VALUE=0.040
ASSIGN      NAME=TOXF   N.VALUE=0.0025
ASSIGN      NAME=TSI    N.VALUE=0.150
ASSIGN      NAME=NA     N.VALUE=5E17
ASSIGN      NAME=NPOLY  N.VALUE=1E19

MESH SMOOTH=1

X.MESH      WIDTH=1      H1=0.1   H2=0.1

Y.MESH      Y.MIN=0      DEPTH=@TPOLY   SPACING=@TPOLY/20
Y.MESH      DEPTH=@TOXF   H1=@TOXF/5    H2=@TOXF/5
Y.MESH      DEPTH=@TSI/2   H1=@TSI/80    H2=@TSI/40
Y.MESH      DEPTH=@TSI/2   H1=@TSI/40    H2=@TSI/20

$-----
$DEFINIÇÃO DAS REGIÕES
$-----

REGION      NAME=POLI    Y.MIN=0      Y.MAX=@TPOLY      POLY
REGION      NAME=OXIDO   Y.MIN=@TPOLY   Y.MAX=( @TPOLY+@TOXF )  OXIDE
REGION      NAME=SILICIO Y.MIN=( @TPOLY+@TOXF ) Y.MAX=( @TPOLY+@TOXF+@TSI )
SILICON

$-----
$DEFINIÇÃO DOS ELETRODOS
$-----

ELECTR      NAME=GATE      TOP
ELECTR      NAME=SUBSTRATE  BOTTOM

$-----
$DEFINIÇÃO DOS PERFIS DE DOPAGEM
$-----

PROFILE      REGION=POLI      N-TYPE      UNIFORM      N.PEAK=@NPOLY

```



```

PROFILE      REGION=SILICIO    P-TYPE      UNIFORM    N.PEAK=@NA

PLOT.2D      GRID FILL DEVICE=POSTSCRIPT  TITLE="CAPACITOR C POLY "

$-----
$DEFINIÇÃO DOS MODELOS FÍSICOS
$-----

MODELS PRINT TEMPERAT=300 ANALYTIC PRPMOB FLDMOB CONSRH FERMIDIR AUGER BGN

$-----
$DEFINIÇÃO DOS MÉTODOS DE RESOLUÇÃO
$-----

SYMBOLIC     CARRIERS=0
METHOD       ICCG DAMPED      AUTONR      ITLIMIT=45
SYMBOLIC     NEWTON          CARRIERS=2
SOLVE INITIAL V(GATE)=0 V(SUBSTRATE)=0

$-----
$POLARIZAÇÃO
$-----

SOLVE V(GATE)=-0.01
SOLVE V(GATE)=-0.02

$-----
$OBTENÇÃO DA CURVA C-V
$-----

ASSIGN NAME=ARQ C.VALUE=TEMP DELTA=1
LOG IVFILE=ARQ1
SOLVE V(GATE)=-4.0 AC TERM=GATE FREQ=1E6 ELEC=GATE VSTEP=0.02 NSTEP=350
HI.FREQ
extract name=Cap express="@C(GATE,GATE)*1e8" units="F/cm2"
PLOT.1D Y.AXIS=cap X.AXIS=V(GATE) POINTS COLOR=2 +

```

APÊNDICE B – Modelo do arquivo de simulação MEDICI para obtenção da curva C-V de baixa frequência de um capacitor MOS.

Abaixo segue um modelo do arquivo de simulação do MEDICI para uma curva C-V de baixa frequência de um capacitor MOS, com $t_{ox}=2,5\text{nm}$, $N_a=5\times 10^{17}\text{cm}^{-3}$, porta de silício policristalino N+ com $N_{poli}=1\times 10^{19}\text{cm}^{-3}$.

```

$-----
$DEFINIÇÃO DA GRADE
$-----

ASSIGN      NAME=TPOLY  N.VALUE=0.040
ASSIGN      NAME=TOXF   N.VALUE=0.0025
ASSIGN      NAME=TSI    N.VALUE=0.150
ASSIGN      NAME=NA     N.VALUE=5E17
ASSIGN      NAME=NPOLY  N.VALUE=1E19

MESH SMOOTH=1

X.MESH      WIDTH=1      H1=0.1   H2=0.1

Y.MESH      Y.MIN=0      DEPTH=@TPOLY   SPACING=@TPOLY/20
Y.MESH      DEPTH=@TOXF   H1=@TOXF/5    H2=@TOXF/5
Y.MESH      DEPTH=@TSI/2  H1=@TSI/80    H2=@TSI/40
Y.MESH      DEPTH=@TSI/2  H1=@TSI/40    H2=@TSI/20

$-----
$DEFINIÇÃO DAS REGIÕES
$-----

REGION      NAME=POLI    Y.MIN=0      Y.MAX=@TPOLY      POLY
REGION      NAME=OXIDO   Y.MIN=@TPOLY   Y.MAX=( @TPOLY+@TOXF )  OXIDE
REGION      NAME=SILICIO Y.MIN=( @TPOLY+@TOXF ) Y.MAX=( @TPOLY+@TOXF+@TSI )
SILICON

$-----
$DEFINIÇÃO DOS ELETRODOS
$-----

ELECTR      NAME=GATE    TOP
ELECTR      NAME=SUBSTRATE BOTTOM

$-----
$DEFINIÇÃO DOS PERFIS DE DOPAGEM
$-----

PROFILE      REGION=POLI      N-TYPE      UNIFORM      N.PEAK=@NPOLY

```

```

PROFILE      REGION=SILICIO      P-TYPE      UNIFORM      N.PEAK=@NA

PLOT.2D      GRID FILL DEVICE=POSTSCRIPT  TITLE="CAPACITOR C POLY "

$-----
$DEFINIÇÃO DOS MODELOS FÍSICOS
$-----

MODELS PRINT TEMPERAT=300 ANALYTIC PRPMOB FLDMOB CONSRH FERMIDIR AUGER BGN

$-----
$DEFINIÇÃO DOS MÉTODOS DE RESOLUÇÃO
$-----

SYMBOLIC      CARRIERS=0
METHOD        ICCG DAMPED          AUTONR      ITLIMIT=45
SYMBOLIC      NEWTON          CARRIERS=2
SOLVE INITIAL V(GATE)=0 V(SUBSTRATE)=0

$-----
$ TEMPO DE VIDA DOS PORTADORES
$-----

TRAP E1=0 TAUP=2E-12 TAUN=3E-12

$-----
$POLARIZAÇÃO
$-----

SOLVE V(GATE)=-0.01
SOLVE V(GATE)=-0.02

$-----
$OBTENÇÃO DA CURVA C-V
$-----

ASSIGN NAME=ARQ C.VALUE=TEMP DELTA=1
LOG IVFILE=ARQ1
SOLVE V(GATE)=-4.0 AC TERM=GATE FREQ=1E-4 ELEC=GATE VSTEP=0.02 NSTEP=350
extract      name=Cap      express="@C(GATE,GATE)*1e8"      units="F/cm2"
              PLOT.1D Y.AXIS=cap X.AXIS=V(GATE) POINTS COLOR=2 +

```

APÊNDICE C – Modelo do arquivo de simulação MEDICI para obtenção do diagrama de bandas de energia de um capacitor MOS.

Abaixo segue um modelo do arquivo de simulação do MEDICI para obtenção do diagrama de bandas de energia de um capacitor MOS, com $t_{ox}=2,5\text{nm}$, $N_a=5\times 10^{17}\text{cm}^{-3}$, porta de silício policristalino N+ com $N_{poli}=1\times 10^{19}\text{cm}^{-3}$.

```

$-----
$DEFINIÇÃO DA GRADE
$-----
ASSIGN      NAME=TPOLY   N.VALUE=0.040
ASSIGN      NAME=TOXF    N.VALUE=0.0025
ASSIGN      NAME=TSI     N.VALUE=0.150
ASSIGN      NAME=NA      N.VALUE=5E17
ASSIGN      NAME=NPOLY   N.VALUE=1E19

MESH SMOOTH=1

X.MESH      WIDTH=1      H1=0.1   H2=0.1

Y.MESH      Y.MIN=0      DEPTH=@TPOLY   SPACING=@TPOLY/20
Y.MESH      DEPTH=@TOXF   H1=@TOXF/5    H2=@TOXF/5
Y.MESH      DEPTH=@TSI/2  H1=@TSI/80   H2=@TSI/40
Y.MESH      DEPTH=@TSI/2  H1=@TSI/40   H2=@TSI/20

$-----
$DEFINIÇÃO DAS REGIÕES
$-----
REGION      NAME=POLI    Y.MIN=0      Y.MAX=@TPOLY      POLY
REGION      NAME=OXIDO   Y.MIN=@TPOLY     Y.MAX=( @TPOLY+@TOXF )  OXIDE
REGION      NAME=SILICIO Y.MIN=( @TPOLY+@TOXF ) Y.MAX=( @TPOLY+@TOXF+@TSI )
SILICON

$-----
$DEFINIÇÃO DOS ELETRODOS
$-----
ELECTR      NAME=GATE      TOP
ELECTR      NAME=SUBSTRATE  BOTTOM

$-----
$DEFINIÇÃO DOS PERFIS DE DOPAGEM
$-----
PROFILE      REGION=POLI    N-TYPE      UNIFORM      N.PEAK=@NPOLY
PROFILE      REGION=SILICIO P-TYPE      UNIFORM      N.PEAK=@NA

PLOT.2D      GRID FILL DEVICE=POSTSCRIPT  TITLE="CAPACITOR C POLY "
```

```

$-----
$DEFINIÇÃO DOS MODELOS FÍSICOS
$-----

MODELS PRINT TEMPERAT=300 ANALYTIC PRPMOB FLDMOB CONSRH FERMIDIR AUGER BGN
$-----
$DEFINIÇÃO DOS MÉTODOS DE RESOLUÇÃO
$-----

SYMBOLIC      CARRIERS=0
METHOD        ICCG  DAMPED      AUTONR      ITLIMIT=45
SYMBOLIC      NEWTON      CARRIERS=2
SOLVE INITIAL V(GATE)=0 V(SUBSTRATE)=0

$-----
$POLARIZAÇÃO
$-----

SOLVE V(GATE)=-0.01
SOLVE V(GATE)=-0.02

$-----
$OBTENÇÃO DO DIAGRAMAS DE BANDAS DE ENERGIA
$-----

ASSIGN NAME=ARQ C.VALUE=TEMP DELTA=1
LOG IVFILE=ARQ1

PLOT.1D      CONDUCT.B      COLOR=4      BOT=2      TOP=-2      DEVICE=POSTSCRIPT +
              X.ST=0.5 X.END=0.5 Y.ST=0.0 Y.END=(@tpoly+@toxf+@tsi) +
              TITLE="Diagrama T=300K Vgf=0" OUT.FILE=bct300vg0
PLOT.1D      POTENTIAL      COLOR=3      UNCHANGE      OUT.FILE=pott300vg0 +
              X.ST=0.5 X.END=0.5 Y.ST=0.0 Y.END=(@tpoly+@toxf+@tsi)
PLOT.1D      VALENC.B      COLOR=4      UNCHANGE      OUT.FILE=bvt300vg0 +
              X.ST=0.5 X.END=0.5 Y.ST=0.0 Y.END=(@tpoly+@toxf+@tsi)
PLOT.1D      QFN          COLOR=2      UNCHANGE      LINE=2      OUT.FILE=fft300vg0
+
              X.ST=0.5 X.END=0.5 Y.ST=0.0 Y.END=(@tpoly+@toxf+@tsi)
PLOT.1D      QFP          COLOR=1      UNCHANGE      LINE=3      +
              X.ST=0.5 X.END=0.5 Y.ST=0.0 Y.END=(@tpoly+@toxf+@tsi)

$-----
$OBTENÇÃO DA CONCENTRAÇÃO DE ELETRONS E LACUNAS
$-----

PLOT.1D      ELECTRON      COLOR=2      BOT=0      LINE=2      DEVICE=POSTSCRIPT +
              X.ST=0.5 X.END=0.5 Y.ST=0.0 Y.END=(@tpoly+@toxf+@tsi) +
              TITLE="Conc. eletrons T=K Vgf=0" OUT.FILE=et300vg0

PLOT.1D      HOLE          COLOR=2      BOT=0      LINE=2      DEVICE=POSTSCRIPT +
              X.ST=0.5 X.END=0.5 Y.ST=0.0 Y.END=(@tpoly+@toxf+@tsi) +
              TITLE="Conc. lacunas T=K Vgf=0" OUT.FILE=ht300vg0

```

APÊNDICE D – Modelo do arquivo de simulação MEDICI para obtenção de curva C-V de alta frequência e do perfil bidimensional da região de depleção de um capacitor MOS com modelo da corrente de tunelamento direto.

Abaixo segue um modelo do arquivo de simulação MEDICI para obtenção da curva C-V de alta frequência e do perfil bidimensional da região de depleção (DEPLETIO) de um capacitor MOS, com $t_{ox}=2,5\text{nm}$, $N_a=5 \times 10^{17}\text{cm}^{-3}$, contato de porta Si-poli n+ com alta dopagem, considerando modelo da corrente de tunelamento direto (DT.CUR).

```

$-----
$DEFINIÇÃO DA GRADE
$-----
ASSIGN      NAME=TOXF      N.VALUE=0.0025
ASSIGN      NAME=TSI       N.VALUE=0.150
ASSIGN      NAME=NA        N.VALUE=5E17

MESH SMOOTH=1

X.MESH      WIDTH=1        H1=0.1   H2=0.1

Y.MESH      Y.MIN=0  DEPTH=@TOXF      SPACING=@TOXF/20
Y.MESH      DEPTH=@TSI/2      H1=@TSI/100      H2=@TSI/100
Y.MESH      DEPTH=@TSI/2      H1=@TSI/80      H2=@TSI/40

$-----
$DEFINIÇÃO DAS REGIÕES
$-----

REGION      NAME=OXIDO  Y.MIN=0          Y.MAX=( @TOXF )          OXIDE
REGION      NAME=SILICIO      Y.MIN=( @TOXF )      Y.MAX=( @TOXF+@TSI )  SILICON

$-----
$DEFINIÇÃO DOS ELETRODOS
$-----

ELECTR      NAME=GATE      TOP
ELECTR      NAME=SUBSTRATE  BOTTOM

$-----
$DEFINIÇÃO DOS PERFIS DE DOPAGEM
$-----

PROFILE      REGION=SILICIO      P-TYPE      UNIFORM      N.PEAK=@NA

$-----

```

\$DEFINIÇÃO DOS MATERIAIS

\$-----

```

MATERIAL    ELECTRODE=GATE    ME.DT=0.32
MATERIAL    OXIDE              AFFINITY=0.95    ME.DT=0.35
MATERIAL    SILICON            AFFINITY=4.10    ME.DT=0.19

```

\$-----

\$DEFINIÇÃO DOS CONTATOS

\$-----

```

CONTACT name=GATE    n.poly
PLOT.2D    GRID FILL DEVICE=POSTSCRIPT    TITLE="CAPACITOR C POLY "

```

\$-----

\$DEFINIÇÃO DOS MODELOS FÍSICOS

\$-----

```

MODELS PRINT TEMPERAT=300 ANALYTIC PRPMOB FLDMOB CONSRH FERMIDIR +
DT.CUR DT.METH=2    DT.CBET DT.VBET AUGER BGN

```

\$-----

\$DEFINIÇÃO DOS MÉTODOS DE RESOLUÇÃO

\$-----

```

SYMBOLIC    CARRIERS=0
METHOD      ICCG DAMPED          AUTONR    ITLIMIT=45
SYMBOLIC    NEWTON              CARRIERS=2

```

```

SOLVE DT.CUR    DT.METH=2 DT.CBET DT.VBET INITIAL V(GATE)=0 V(SUBSTRATE)=0

```

\$-----

\$POLARIZAÇÃO

\$-----

```

SOLVE V(GATE)=-0.01
SOLVE V(GATE)=-0.02

```

\$-----

\$ OBTENÇÃO DA DEPLEÇÃO

\$-----

```

PLOT.2D    DEPLETIO    FILL TITLE="REGIAO DE DEPLECAO"

```

\$-----

\$OBTENÇÃO DA CURVA C-V

\$-----

```

ASSIGN NAME=ARQ C.VALUE=TEMP DELTA=1
LOG IVFILE=ARQ1

```

```

SOLVE V(GATE)=-4.0 AC TERM=GATE FREQ=1E6 ELEC=GATE VSTEP=0.02 NSTEP=350
HI.FREQ

```

```

extract    name=Cap    express="@C(GATE,GATE)*1e8"    units="F/cm2"

```

```

PLOT.1D Y.AXIS=cap X.AXIS=V(GATE) POINTS COLOR=2 +
DEVICE=POSTSCRIPT TITLE="CURVA C X V" OUT.FILE=Spoli

```

\$-----

APÊNDICE E – Modelo do arquivo de simulação MEDICI para obtenção da curva $I_G \times V_G$ de um capacitor MOS com modelo da corrente de tunelamento direto.

Abaixo segue um modelo do arquivo de simulação MEDICI para obtenção da curva $I_G \times V_G$ de um capacitor MOS, com $t_{ox}=2,5\text{nm}$, $N_a=5 \times 10^{17}\text{cm}^{-3}$, contato de porta Si-poli N+ com alta dopagem, considerando modelo da corrente de tunelamento direto (DT.CUR).

```

$-----
$DEFINIÇÃO DA GRADE
$-----
ASSIGN      NAME=TOXF      N.VALUE=0.0025
ASSIGN      NAME=TSI       N.VALUE=0.150
ASSIGN      NAME=NA        N.VALUE=5E17

MESH SMOOTH=1

X.MESH      WIDTH=1        H1=0.1    H2=0.1

Y.MESH      Y.MIN=0 DEPTH=@TOXF      SPACING=@TOXF/20
Y.MESH      DEPTH=@TSI/2      H1=@TSI/100      H2=@TSI/100
Y.MESH      DEPTH=@TSI/2      H1=@TSI/80      H2=@TSI/40

$-----
$DEFINIÇÃO DAS REGIÕES
$-----

REGION      NAME=OXIDO  Y.MIN=0          Y.MAX=( @TOXF )          OXIDE
REGION      NAME=SILICIO      Y.MIN=( @TOXF )      Y.MAX=( @TOXF+@TSI )      SILICON

$-----
$DEFINIÇÃO DOS ELETRODOS
$-----

ELECTR      NAME=GATE      TOP
ELECTR      NAME=SUBSTRATE  BOTTOM

$-----
$DEFINIÇÃO DOS PERFIS DE DOPAGEM
$-----

PROFILE      REGION=SILICIO      P-TYPE      UNIFORM      N.PEAK=@NA

$-----
$DEFINIÇÃO DOS MATERIAIS
$-----

```



```

MATERIAL    ELECTRODE=GATE    ME.DT=0.32
MATERIAL    OXIDE             AFFINITY=0.95    ME.DT=0.35
MATERIAL    SILICON           AFFINITY=4.10    ME.DT=0.19

$-----
$DEFINIÇÃO DOS CONTATOS
$-----

CONTACT name=GATE    n.poly

PLOT.2D      GRID FILL DEVICE=POSTSCRIPT    TITLE="CAPACITOR C POLY "

$-----
$DEFINIÇÃO DOS MODELOS FÍSICOS
$-----

MODELS PRINT TEMPERAT=300 ANALYTIC PRPMOB FLDMOB CONSRH FERMIDIR +
DT.CUR DT.METH=2    DT.CBET DT.VBET AUGER BGN

$-----
$DEFINIÇÃO DOS MÉTODOS DE RESOLUÇÃO
$-----

SYMBOLIC     CARRIERS=0
METHOD       ICCG DAMPED      AUTONR      ITLIMIT=45
SYMBOLIC     NEWTON          CARRIERS=2

SOLVE DT.CUR    DT.METH=2 DT.CBET DT.VBET INITIAL V(GATE)=0 V(SUBSTRATE)=0

$-----
$POLARIZAÇÃO
$-----

SOLVE V(GATE)=-0.01
SOLVE V(GATE)=-0.02

$-----
$OBTENÇÃO DA CURVA I-V
$-----

log ivfile=ARQiv
solve electrod=gate V(GATE)=-3 vstep=0.1 nstep=30 DT.CUR DT.METH=2 DT.CBET
DT.VBET

PLOT.1D Y.AXIS=I(GATE) X.AXIS=V(GATE) POINTS COLOR=2 OUT.FILE=IV1

$-----

```