BÁRBARA SIANO ALANDIA

FABRICAÇÃO E CARACTERIZAÇÃO EXPERIMENTAL DE DIODOS TUNEL MOS
Al/SiO_xN_y/Si(p) E TiN/SiO_xN_y/Si(p)

SÃO PAULO

2016

BÁRBARA SIANO ALANDIA

FABRICAÇÃO E CARACTERIZAÇÃO EXPERIMENTAL DE DIODOS TUNEL MOS
 $\text{Al/SiO}_x\text{N}_y/\text{Si(p)}$ E $\text{TiN/SiO}_x\text{N}_y/\text{Si(p)}$

Dissertação apresentada a Escola
Politécnica da Universidade de São Paulo
para obtenção do título de Mestre em
Ciências.

SÃO PAULO

2016

BÁRBARA SIANO ALANDIA

FABRICAÇÃO E CARACTERIZAÇÃO EXPERIMENTAL DE DIODOS TUNEL MOS
Al/SiO_xN_y/Si(p) E TiN/SiO_xN_y/Si(p)

Dissertação apresentada a Escola
Politécnica da Universidade de São Paulo
para obtenção do título de Mestre em
Ciências.

Área de Concentração:
Microeletrônica

Orientador:
Prof.^o Dr. Sebastião Gomes dos Santos Filho

SÃO PAULO
2016

Este exemplar foi revisado e corrigido em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, _____ de _____ de _____

Assinatura do autor: _____

Assinatura do orientador: _____

Catálogo-na-publicação

Alandia, Bárbara Siano

Fabricação e Caracterização Experimental de Diodos Tunel MOS Al/SiOxNy/Si(p) e TiN/SiOxNy/Si(p) / B. S. Alandia -- versão corr. -- São Paulo, 2016.

174 p.

Dissertação (Mestrado) - Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos.

1.diodo túnel MOS 2.corrente de tunelamento 3.nitretação térmica rápida I.Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II.t.

À única pessoa cujo meu amor é eterno e incondicional,

À minha mãe Nanci Siano.

Não importa o que você seja, quem você seja ou o que deseja na vida. A ousadia em ser diferente reflete na sua personalidade, no seu caráter, naquilo que você é. E é assim que as pessoas lembrarão de você um dia!

Ayrton Senna

Agradecimentos

- Agradeço primeiramente a Deus, por me dar força nos piores momentos e fazer com que esse trabalho fosse possível;

- Ao Prof.^o Dr. Sebastião Gomes dos Santos Filho pela paciência, dedicação e sábia orientação ao longo desses anos;

- Ao Prof.^o Dr. João Antônio Martino e aos colegas do grupo SOI pelos valiosos conselhos e pela grande amizade;

- Ao Prof.^o Dr. Aparecido Nicolett, pois sem ele nada disso teria sido possível;

- À Verônica Christiano e Alberto Oliveira pelos grandes conselhos e valiosas horas de discussão;

- Ao Laboratório de Sistemas Integrados LSI/PSI/EPUSP pelas facilidades oferecidas para execução deste trabalho, bem como aos técnicos por todo suporte prestado;

- Ao Laboratório de Análises de Materiais por Feixe Iônico LAMFI/IFUSP e a seus técnicos pelas análises RBS;

- À toda minha família, em especial a minha mãe Nanci Siano e a meu pai Rodolfo Eduardo Forsthuber Alandia pela compreensão, ajuda e apoio ao longo desse trabalho;

- À Pedro Lucas dos Santos Alves pela compreensão, ajuda e incansáveis horas de apoio em todos os momentos;

- Ao CNPq pelo suporte financeiro;

- À todos que direta ou indiretamente tiveram participação neste trabalho e que por ventura não tenham sido mencionados.

RESUMO

Neste trabalho foram fabricados diodos túnel MOS Al/SiO_xN_y/Si(p) e TiN/SiO_xN_y/Si(p) com áreas de 300µm x 300µm e de 700µm x 700µm. Para o crescimento do oxinitreto de silício (SiO_xN_y), como dielétrico de porta, foi utilizado um forno térmico junto com um aparato de quartzo para processamento de apenas uma lâmina por vez. Foi empregada uma temperatura de processamento de 850°C e fluxos de gases ultrapuros ajustados na proporção em volume de 5N₂ : 1O₂ (2 l/min. de N₂ e 0,4 l/min. de O₂). Foi constatado que a nitretação térmica rápida do silício introduz armadilhas no dielétrico de porta de duas naturezas: a) armadilhas do tipo *K* na interface dielétrico-silício devido à existência de ligações Si≡N que podem armazenar elétron, lacuna ou ficar em um estado neutro e b) armadilhas geradas devido à quebra das cadeias Si-O-Si durante a oxinitretação. As armadilhas criadas durante a nitretação térmica rápida, tanto na interface como no corpo, influíram no mecanismo de tunelamento através do dielétrico de porta que foi predominantemente do tipo tunelamento assistido por armadilhas (*TAT*). A partir da característica J-V típica de diodos túnel MOS com porta de Al, verificou-se para $V_G = -1V$ que os níveis de densidade de corrente atingem 64mA/cm², valor que é superior aos valores obtidos para óxidos de porta com espessura na faixa de 1-1,5nm na literatura apesar do nosso dielétrico apresentar espessura média de 2,1nm. Tal fato foi uma evidência clara de que um outro mecanismo diferente de tunelamento direto ocorreu no oxinitreto de silício crescido. Nos diodos túnel MOS, com porta de Al, observou-se a presença de dois picos característicos na curva C-V, o primeiro deles em tensão de porta mais negativa com uma fenomenologia que permitiu extrair a tensão de faixa plana ($V_G = V_{FB}$). O segundo pico na característica C-V do diodo MOS com porta de Al ocorreu em uma tensão menos negativa $V_G = V_K \approx -0,78V$ o que foi atribuído à uma capacitância devido às armadilhas de interface Si≡N localizadas dentro da banda proibida junto à interface silício-dielétrico e cerca de 0,16eV abaixo do nível de energia intrínseco do semiconductor. Para tensões de porta positivas, foi também constatada uma clara dependência da densidade de corrente com a intensidade da luz (0,05W/cm² e 0,1W/cm²) devido à taxa de geração dentro do semiconductor. Da modelagem do tunelamento de corrente na região de depleção, verificou-se que a largura de depleção resultou sistematicamente maior do que a

largura de depleção de equilíbrio, fato que permitiu concluir que o diodo túnel MOS entra em um estado de depleção profunda quase estacionária induzida pela corrente de tunelamento que atravessa o dielétrico de porta.

Palavras-chave: diodo túnel MOS, corrente de tunelamento, nitretação térmica rápida.

ABSTRACT

In this work Al/ SiOxNy/Si(p) and TiN/SiOxNy/Si(p) MOS tunnel diodes were fabricated with areas of $300\mu\text{m} \times 300\mu\text{m} \times 700\mu\text{m}$ and $700\mu\text{m}$. For the growth of silicon oxynitrides (SiOxNy) as gate dielectrics, it was used a heating furnace with a quartz apparatus for single wafer processing. It was employed a processing temperature of 850°C and ultrapure gas flows adjusted in a volume proportion of $5\text{N}_2:1\text{O}_2$ (2 l/min of N_2 and 0.4l/min of O_2). It has been found that the rapid thermal nitridation of silicon introduces traps in the gate dielectrics of two natures: a) K-type traps at the dielectric-silicon interface due to $\text{Si}\equiv\text{N}$ bonds that can store electrons or holes or can stay in a neutral state and b) traps generated from broken Si-O-Si chains during the oxynitridation. The traps created at the interface and in the oxynitride bulk, both influenced the tunneling mechanism through the gate dielectrics, which was predominantly a trap assisted tunneling (TAT). For $V_G = -1\text{V}$, the current density of the Al-gate MOS tunnel diodes reached $64\text{mA}/\text{cm}^2$, a value which is higher than the reported values obtained for gate oxides with thickness in the range of 1-1.5nm in spite of our oxynitride thickness is 2.1nm. This fact is a clear evidence that another mechanism, different from direct tunneling, occurred in the silicon oxynitrides. For Al-gate MOS tunnel diodes, it was observed the presence of two characteristic peaks in the C-V curve: the first for more negative gate voltage with a phenomenology that allows one to extract the flat band voltage ($V_G = V_{\text{FB}}$). The second peak was located at a gate voltage $V_G = V_K = -0.78\text{V}$ corresponding to a depletion regime and its maximum of capacitance was attributed to $\text{Si}\equiv\text{N}$ interface traps located in the bandgap at the silicon-dielectric interface, about 0.16eV below the intrinsic energy of the semiconductor. It was also observed a clear dependence of the current density against the light intensity ($0.05/\text{cm}^2$ to $0.10\text{W}/\text{cm}^2$) due to the carriers generation inside the semiconductor. From the modeling of the current mechanism through the depletion region, it was found that the depletion width was systematically higher than the depletion width at the thermal equilibrium regime, a fact showing that the MOS tunnel diode achieves an almost stationary deep depletion, which is feeded by the tunneling current through the gate dielectrics.

Key-words: MOS tunnel diodes, tunneling current, rapid thermal nitridation.

LISTA DE FIGURAS

Figura 1.1 – Esquema representativo da Lei de Moore (THACKRAY, 2015).....	22
Figura 2.1 – Representação das camadas de um capacitor MOS convencional ou MOSTD (AUTOR)	27
Figura 2.2 – Representação das três interfaces de um capacitor MOS convencional ou MOSTD (AUTOR)	27
Figura 2.3 – Diagrama de bandas de energia de um material semiconductor do tipo P (adaptado de MARTINO, 2003)	28
Figura 2.4 – Diagrama de bandas de energia, respectivamente para metal, dielétrico de porta e material semiconductor tipo P (adaptado de MARTINO, 2003)	29
Figura 2.5 – Diagrama de bandar de energia para a estrutura MOS composta pelos três materiais apresentados na figura 2.4 e com um potencial positivo ($V_G > 0$) aplicado na porta em relação ao substrato (adaptado de Martino, 2003)	30
Figura 2.6 – Representação dos quatro tipos de carga no óxido de porta (NICOLLIAN, 1982)	32
Figura 2.7 – Diagrama de bandas de energia de uma estrutura MOS com substrato P operando em regime de acumulação (adaptado de Martino, 2003)	35
Figura 2.8 – Diagrama de bandas de energia para a condição $V_G = V_{FB}$ em uma estrutura MOS com substrato P (adaptado de Martino, 2003)	36
Figura 2.9 – Diagrama de bandas de energia para a estrutura MOS com substrato P operando em regime de depleção (adaptado de Martino, 2003)	37
Figura 2.10 – Diagrama de bandas de energia para a estrutura MOS com substrato P operando em regime de inversão forte (adaptado de Martino, 2003)	38
Figura 2.11 – Representação do tunelamento ocorrendo (a) de banda para armadilha – BTT e (b) de banda para banda – BBT, ambos dentro do silício (LIN, 2001)	41
Figura 2.12 – Curva J-V experimental junto com o ajuste do modelo de tunelamento Shockley-Read-Hall (SRH) (adaptado de LIN, 2001)	44
Figura 2.13 – Curva J-V experimental para um diodo MOS sobre o qual foi ajustado a equação da densidade de corrente de tunelamento de banda para	

armadilha (equação 2.20) na região de interesse (adaptado de Lin, 2001).....	46
Figura 2.14 – Característica J-V experimental para um diodo MOS sobre o qual foi ajustado as equações de densidade de corrente levando em conta os modelos Sockley-Read-Hall (SRH), banda para armadilha (BTT) e banda para banda (BBT) (adaptado de Lin, 2001)	48
Figura 2.15 – Representação do mecanismo de tunelamento assistido por armadilhas (TAT) dentro do óxido de porta (AUTOR)	49
Figura 2.16 – Tunelamento assistido por armadilhas dentro do óxido para os elétrons da banda de condução gerados por: (a) SRH, (b) BTT e (c) BBT ou BTBT (AUTOR)	50
Figura 2.17 – Densidade de Corrente x tensão de porta em uma célula solar MOS (amostra 866) produzida com óxido de porta dentro da banda 1,0-1,5nm, sob iluminação padrão que simula a energia luminosa média incidente do sol segundo o padrão AM1 (12,6 a 15,1 mW/cm ²) comparada à uma célula solar de junção PN fabricada pela NASA também iluminada na mesma condição (GODFREY, 1978).....	51
Figura 2.18 – Lâminas de silício apoiadas verticalmente em um carregador de quartzo dentro do tubo de quartzo do um forno de oxidação seca (CHRISTIANO, 2013).....	55
Figura 2.19 – Oxidação úmida realizada em um forno convencional a partir de um fluxo de O ₂ que faz o arraste de moléculas de água para dentro do tubo de quartzo (CHRISTIANO, 2013)	56
Figura 2.20 – Oxidação pirogênica em forno convencional (CHRISTIANO, 2013) ..	58
Figura 2.21 – Representação de um forno de oxidação térmica rápida lâmina a lâmina através de um sistema de inserção com pequena massa térmica (CHRISTIANO, 2013)	59
Figura 3.1 – Foto da capela química classe 100 empregada para realização da limpeza química (AUTOR)	61
Figura 3.2 – Forno de RTP destacando o aparato de quartzo de baixa massa térmica responsável pela inserção e retirada da amostra de dentro do forno. Abaixo em destaque a posição inicial da lâmina de silício (posição A) e posição final da mesma (posição B) (adaptado de CHRISTIANO, 2013).....	63

Figura 3.2	– (a) Espessura em função do tempo de processamento para as temperaturas de 700°C e 850°C em ambiente 5N ₂ : 1O ₂ (2 l/min. de N ₂ e 0,4 l/min. de O ₂); (b) Perfil temporal de temperatura para o processo RTP realizado na temperatura de 850°C e tempo de processamento de 80s em ambiente 5N ₂ : 1O ₂ (2 l/min. de N ₂ e 0,4 l/min. de O ₂) (CHRISTIANO, 2015)	65
Figura 3.4	– Espectro XPS para a lâmina oxinetrada na temperatura de 850°C onde estão indicados os picos correspondentes as ligações N-O e Si-O (CHRISTIANO, 2015)	66
Figura 3.5	– Foto da metalizadora Auto 306 Edwards empregada na evaporação de alumínio (AUTOR).....	68
Figura 3.6	– Representação esquemática da metalizadora Auto 306 Edwards indicada na figura 3.5 (CHRISTIANO, 2012)	69
Figura 3.7	– Representação esquemática das 5 regiões nas lâminas onde foram realizadas as caracterizações elétricas (AUTOR)	72
Figura 3.8	– Diagrama esquemático de um feixe 4He ⁺ que incide numa dada amostra e sofre retroespalhamento num dado ângulo θ_e em direção ao detetor (AUTOR).....	75
Figura 4.1	– Espectro RBS típico para a amostra com porta de alumínio onde o sinal de alumínio é superposto ao sinal de silício. O ajuste do sinal esta representado através da linha continua sobre os pontos experimentais (AUTOR).....	78
Figura 4.2	– Espectro RBS típico para a amostra com porta de nitreto de titânio. O ajuste do sinal simulado está representado através da linha continua sobre os pontos experimentais (AUTOR).....	79
Figura 4.3	– Características -V típicas de diodos túnel MOS com área de 300μm x 300μm e portas de Al e TiN correspondentes as amostras A1 e C1, respectivamente (AUTOR).	81
Figura 4.4	– Características -V típicas de diodos túnel MOS com área de 300μm x 300μm e portas de Al e TiN correspondentes as amostras A1 e C1, respectivamente (AUTOR).	84
Figura 4.5	– Curva (a) C-V e (b) G-V típicas da amostra A1(AUTOR).....	86
Figura 4.6	– Curva (a) C-V e (b) G-V típicas da amostra B1(AUTOR).....	87

Figura 4.7 – Curva (a) C-V e (b) G-V típicas da amostra C1(AUTOR)	88
Figura 4.8 – Curva (a) C-V e (b) G-V típicas da amostra A2(AUTOR).....	89
Figura 4.9 – Curva (a) C-V e (b) G-V típicas da amostra C2(AUTOR)	90
Figura 4.10 – Curva J-V típica da amostra A1(AUTOR).....	91
Figura 4.11 – Curva J-V típica da amostra A2(AUTOR).....	92
Figura 4.12 – Curva J-V típica da amostra C1(AUTOR).....	93
Figura 4.13 – Curva J-V típica da amostra C2(AUTOR).....	94
Figura 4.14 – Representação esquemática do (a) modelo elétrico proposto para corrente de fuga em associação com o (b) circuito que representa o esquema de medidas das curvas C-V e G-V (AUTOR).....	95
Figura 4.15 – Curva $1/C^2 \times V_G$ para um diodo túnel MOS com porta de Al (Amostra A) (AUTOR).....	99
Figura 4.16 – Curva $1/C^2 \times V_G$ para um diodo túnel MOS com porta de TiN (Amostra C) (AUTOR).	100

LISTA DE TABELAS

Tabela 2.1 – Níveis de densidade de corrente de tunelamento para estruturas MOS com diferentes espessuras de óxido de porta (AUTOR).....	52
Tabela 4.1 – Alguns parâmetros de entrada para simulação SIMRA do espectro RBS, faixa de concentração planar ao longo da lâmina de silício e faixa de espessura obtida (AUTOR)	78
Tabela 4.2 – Alguns parâmetros de entrada para simulação SIMRA do espectro RBS, concentração planar de titânio ajustada e espessura de TiN resultante (AUTOR).....	80
Tabela 4.3 – Valores calculados de C_S , R_S , W_D , W_{DE} e N_A para as amostras com área de 300 μm x 300 μm e porta de Al e TiN (AUTR).....	97
Tabela 4.4 – Valores calculados de C_S , R_S , W_D , W_{DE} e N_A para as amostras com área de 700 μm x 700 μm e porta de Al e TiN (AUTOR).....	98
Tabela 4.5 – Valores calculados de C_S , R_S , W_D , W_{DE} e N_A calculados a partir das curvas $1/C^2$ para as amostras com área de 300 μm x 300 μm e porta de Al e TiN (AUTOR).....	101
Tabela 4.6 – Valores calculados de C_S , R_S , W_D , W_{DE} e N_A calculados a partir das curvas $1/C^2$ para as amostras com área de 700 μm x 700 μm e porta de Al e TiN (AUTOR).....	101

LISTA DE ABREVIATURAS

Al	Alumínio
Ar	Argônio
BTT	Bando-to-trap tunneling ou tunelamento banda para armadilha
BBT/BTBT	Band-to-band tunneling ou tunelamento banda para banda
CI	Circuito Integrado
C-V	Capacitância-Tensão
DI	Deionizada
G-V	Condutância-Tensão
GSI	Giga Scale Integration ou Integração em Escala Giga
HCl	Ácido Clorídrico
HF	Ácido Fluorídrico
H ₂	Hidrogênio
H ₂ O	Água
H ₂ O ₂	Peróxido de Hidrogênio
I-V	Corrente-Tensão
LAMFI	Laboratório de Análise de Materiais por Feixe Iônico
MOS	Metal-Oxido-Semicondutor
MOSTD	Metal-Oxido-Semicondutor Tunnel Diodes ou diodo tunel Metal-Oxido-Semicondutor
N ₂	Nitrogênio
NH ₄ OH	Hidróxido de Amônia
O ₂	Oxigênio
RCA	Radio Corporation of América – nome da limpeza padrão desenvolvida nos laboratórios RCA
RBS	Rutherford Backscattering ou Retroespalhamento Rutherford
RTP	Rapid Thermal Processing
SHR	Mecanismo de tunelamento Shockley-Read-Hal
SiO ₂	Óxido de Silício
TEPO	Tunelamento através de estados profundo dentro do óxido
Ti	Titânio
TiN	Nitreto de Titânio
MOS	Metal-Óxido-Semicondutor

LISTA DE SÍMBOLOS

A_g	μm	Área do Capacitor
C_D	F/cm^2	Capacitância de Depleção
C_{FB}	F/cm^2	Capacitância de Faixa Plana
C_i	F/cm^2	Capacitância de Inversão
C_{MAX}	F/cm^2	Capacitância Máxima na Região de Acumulação
C_{MD}	F/cm^2	Capacitância Medida Experimentalmente no Modelo para Corrente de Fuga
C_{MIN}	F/cm^2	Capacitância Mínima na Região de Inversão
C_{ox}	F/cm^2	Capacitância do Óxido de Porta
C_S	F/cm^2	Capacitância do Silício
C_T	F/cm^2	Capacitância Total
E_c	eV	Energia do Nível de Condução
E_i	eV	Energia do Nível Intrínseco
E_F	eV	Energia do Nível Fermi
E_g	eV	Energia da Faixa Proibida
E_{gox}	eV	Energia da Faixa Proibida do Óxido de Porta
E_{FM}	eV	Energia do Nível de Fermi do Metal
E_T	eV	Energia do Nível de <i>trap</i>
E_V	eV	Energia do Nível de Valência
E_∞	eV	Energia do Nível de Vácuo
f	Hz	Frequência do Equipamento Utilizado para Medição de Capacitância e Condutância
G_{MAX}	S	Condutância Máxima na Região de Acumulação
G_{MD}	S	Condutância Medida Experimentalmente no Modelo para Corrente de Fuga
G_{MIN}	S	Condutância Mínima na Região de Inversão
h	J.s	Constante de Planck
$\hbar$	J.s	Constante Reduzida de Planck ($\hbar = h/2\pi$)
I_C	A	Corrente Adotada no Modelo Proposto para Fuga
J	A/cm^2	Densidade de Corrente
m_0	g	Massa do Elétron em Repouso
m^*	g	Massa Efetiva do Elétron

N_A	cm^{-3}	Dopagem do Substrato
N_C	cm^{-3}	Densidades de Estados no Nível de Condução
N_T	cm^{-3}	Densidade de Estados Totais
N_V	cm^{-3}	Densidades de Estados no Nível de Valência
N_t	cm^{-2}	Concentração de <i>traps</i>
n	cm^{-3}	Concentração de Elétrons
n_i	cm^{-3}	Concentração Intrínseca de Portadores
p	cm^{-3}	Concentração de Lacunas
q	C	Carga do elétron
Q_{Si}	C/cm^2	Carga no Silício
Q_D	C/cm^2	Carga de Depleção
Q_I	C/cm^2	Carga de Inversão
Q_T	C/cm^2	Carga Total
R_S	Ω	Resistência Série Utilizada no Modelo Proposto para Corrente de Fuga
T		Temperatura
t_{OX}	nm	Espessura do Óxido de Porta
v_{th}	cm/s	Velocidade Térmica
V_{FB}	V	Tensão de Faixa Plana
V_G	V	Tensão de Porta
V_{OX}	V	Tensão no Óxido de Porta
V_T	V	Tensão de Limiar
W	μm	Largura da Região de Depleção Profunda
W_D	μm	Largura da Região de Depleção
W_{DE}	μm	Largura da Região de Depleção em Equilíbrio
W_{DMAX}	μm	Largura Máxima da Região de Depleção
Y_C	S	Admitância a Passagem de Corrente Utilizada no Modelo Proposto para Corrente de Fuga
ϵ_0	F/m	Permissividade do Vácuo
ϵ_{Si}		Permissividade Relativa do Silício
ϵ_{ox}		Permissividade Relativa do Óxido
τ_n	s	Tempo de Vida dos Elétrons
τ_p	s	Tempo de Vida das Lacunas

Φ_M	eV	Função Trabalho do Metal
Φ_{Si}	eV	Função Trabalho do Silício
Φ_S	eV	Função Trabalho do Semicondutor
ϕ_{MS}	V	Diferença de Função Trabalho Metal-Semicondutor
ϕ_F	V	Potencial de Fermi
ϕ_S	V	Potencial de Superfície
μ_n	cm ² /V.s	Mobilidade de Elétrons
μ_p	cm ² /V.s	Mobilidade de Lacunas
ρ	$\Omega.cm$	Resistividade
σ_p	cm ²	Seção Transversal de Captura de <i>traps</i> por Lacunas
σ_n	cm ²	Seção Transversal de Captura de <i>traps</i> por Elétrons
χ	eV	Afinidade Eletrônica do Silício
ψ_{Si}	V	Potencial de Superfície
ψ_{SiMax}	V	Potencial de Superfície Máximo Atingido na Inversão
ω	rad/s	Frequência Angular ($\omega=2\pi f$)

SUMÁRIO

1. INTRODUÇÃO	21
1.1. Motivação do Trabalho	21
1.2. Objetivos e Organização	23
2. DIODOS TÚNEL MOS.....	25
2.1. Estrutura dos Diodos Túnel MOS	25
2.1.1. Estrutura MOS	28
2.1.2. Cargas no Óxido	32
2.1.3. Regimes de Operação	34
2.1.4. Capacitância da Estrutura MOS	39
2.2. Mecanismos de Geração de Portadores	40
2.2.1. Tunelamento SHOCKLEY-READ-HALL (SRH)	42
2.2.2. Tunelamento Banda para Armadilha (BTT)	44
2.2.3. Tunelamento Banda para Banda (BBT ou BTBT)	47
2.2.4. Tunelamento Assistido por Armadilhas (TAT) Dentro do Óxido	48
2.3. Níveis de Densidade de Corrente reportados para MOSTDs	50
2.4. Processos para Obtenção de Óxidos de Porta MOS	53
2.4.1. Oxidação Seca	54
2.4.2. Oxidação Úmida e Oxidação em Vapor	56
2.4.3. Oxidação Pirogênica	57
2.4.4. Oxidação Térmica Rápida (RTO)	58
3. PROCEDIMENTOS EXPERIMENTAIS	60
3.1. Processo de Fabricação das Amostras	60
3.1.1. Especificação das Lâminas e Limpeza Química	60
3.1.2. Nitretação Térmica Rápida.....	62
3.1.3. Deposição de Alumínio	68
3.1.4. Deposição de Nitreto de Titânio	70
3.1.5. Finalização da Fabricação dos Diodos MOS.....	71
3.1.6. Nomenclatura Empregada	71
3.2. Caracterização Elétrica	73
3.3. Caracterização Física por RBS	74
4. RESULTADOS E DISCUSSÕES	77
4.1. Caracterização Física	77

4.2. Caracterização Elétrica C-V, G-V e J-V	80
4.3. Caracterização Elétrica na Presença de Luz	91
4.4. Modelagem do Tunelamento de Corrente na Região de Depleção	94
5. CONCLUSÕES E PERSPECTIVAS FUTURAS	102
REFERÊNCIAS BIBLIOGRÁFICAS	105
ANEXOS	113

1. INTRODUÇÃO

Neste capítulo introdutório apresentaremos os objetivos e os aspectos mais relevantes da tecnologia que motivaram este trabalho além de pontos de importância que levarão a um melhor entendimento dos capítulos posteriores.

1.1. Motivação do Trabalho

A necessidade atual de redução de tamanho e aumento da complexidade dos componentes eletrônicos associado à produção em larga escala a custos cada vez menores, levaram ao desenvolvimento de técnicas capazes de evoluir ao domínio da manipulação de átomos e moléculas a fim de suprir as exigências das tecnologias atuais em nanoescala (Thackray, 2015).

Novos conhecimentos geram novos desafios que muitas vezes levam as pesquisas a se voltarem para estudos básicos para o aprimoramento de dispositivos avançados. Nesse sentido, é importante destacar que nanotecnologia e nanociência andam juntas e tem grande relevância no aprimoramento de processos e produtos com intuito de elevar cada vez mais a qualidade e o grau de sofisticação dos dispositivos eletrônicos.

Na área da microeletrônica, nanoestruturas semicondutoras têm atraído grande interesse para a fabricação de dispositivos. Em particular, a capacidade de manipular e sintetizar materiais nanoestruturados cresceu exponencialmente contribuindo também para a redução do tamanho dos dispositivos eletrônicos atuais. Com o avanço na tecnologia de fabricação dos circuitos integrados (CI's), ficou evidenciado que o número de transistores contidos em uma pastilha de silício tem crescido rapidamente com o tempo. No ano de 1965, Gordon Moore (co-fundador da Intel) propôs uma lei exponencial onde o número de transistores na pastilha de circuito integrado dobra a cada 12 meses (enquanto o custo permaneceria constante), baseado em uma tendência extraída a partir dos circuitos disponíveis a época.. Em 1975 (precisamente dez anos depois), ele atualizou a previsão agora baseado em um maior conjunto de dados, dizendo que o número passaria a dobrar a cada 24 meses. Essa previsão menos agressiva mais tarde foi atualizada para aproximadamente 18 meses considerando os dados disponíveis até os dias atuais.

Abaixo podemos ver um esquema representativo dessa lei exponencial do dobro, que passou a ser conhecida como lei de Moore (figura 1.1).

Figura 1.1 - Esquema representativo da Lei de Moore.

Fonte: THACKRAY, A.; BROCK, D.C.; JONES, R. **Moore's Law: The Life of Gordon Moore, Silicon Valley's Quiet Revolutionary**. Basic Books, 2015.

Na figura 1.1 chamamos a atenção para a primeira proposta de Moore (pontilhado em verde) com os transistores dobrando a cada 12 meses e, logo abaixo, a linha pontilhada em azul e a linha vermelha juntamente com os círculos amarelos mostrando a Lei exponencial de Moore onde o número de transistores que dobra a cada 18 meses aproximadamente. Note que a linha vermelha é uma reta média apenas para os processadores Intel. Já os círculos em amarelo mostram com exatidão o ano e o número de transistores do processador fabricado (Thackray, 2015).

Como consequência da lei de Moore, temos também o substancial aumento da complexidade e da capacidade de processamento nos circuitos integrados além da

diminuição no custo por transistor nas pastilhas de circuitos integrados (Thackray, 2015).

Para se aumentar o número de transistores em uma pastilha, as dimensões dos transistores estão sendo reduzidas. Porém, essa redução tem que ser feita apropriadamente de forma a não interferir no bom desempenho dos mesmos de forma a obter alta qualidade e desempenho satisfatório para a tecnologia de integração atual em escala “giga” (GSI: Giga Scale Integration) (Thackray, 2015).

Em estruturas do tipo Metal-Óxido-Semicondutor (MOS) existem vários pontos que devem ser atentamente estudados a fim de garantir esse bom desempenho. São exemplos deles a limpeza química do substrato semicondutor, o crescimento do óxido isolante, a deposição do metal para contato elétrico, o processo de litografia, as interfaces Dielétrico-Semicondutor e Dielétrico-Metal, dentre outras (Liu, 2000a; Liu, 2000b).

Para o contínuo aumento da integração de dispositivos, espera-se que os dielétricos de porta possuam espessura inferior a cerca de 1nm (Thackray, 2015) e, como consequência, a densidade de corrente através da porta pode ser apreciável. Tal fenômeno tem sido útil para diversas aplicações tais como os diodos túnel MOS, diodos emissores de luz (LED), fotodetectores, entre outros (Liu, 2000b; Liu, 2000c). Nosso foco, no presente trabalho, é a obtenção de um óxido de porta com propriedades de um óxido fino ($> 2\text{nm}$) produzido com uma receita desenvolvida no grupo de Superfícies, Interfaces e Deposição Eletroquímica (GSIDE) do LSI/PSI/EPUSP e a utilização de materiais alternativos (metais) como porta dos dispositivos tendo como aplicação a fabricação de diodos túnel Metal-Óxido-Semicondutor (MOSTD: Metal-Oxide-Semiconductor Tunnel Diodes). A receita de óxido fino desenvolvida foi no sentido resolver um dos grandes problemas apontados na literatura para os diodos túnel MOS que é a reprodutibilidade e uniformidade da espessura do dielétrico ao longo de áreas extensas de alguns cm^2 (Har-Lavan, 2013).

É importante destacar que o principal objetivo do nosso grupo é a fabricação de células solares MOS com alta eficiência de conversão da energia luminosa em energia elétrica. Para alcançar esse objetivo maior, no presente trabalho foram estudadas as características elétricas de diodos túnel MOS fabricados em áreas menores de $300\mu\text{m} \times 300\mu\text{m}$ e de $700\mu\text{m} \times 700\mu\text{m}$. Em outras palavras, a

caracterização elétrica de diodos túnel em áreas menores é um passo intermediário para o estudo as células solares MOS que nada mais são do que diodos túnel fabricados em áreas extensas sobre lâminas de silício, podendo apresentar níveis de corrente de tunelamento na faixa de 10 a 50mA/cm² (Godfrey, 1978, 1979; Grauvogl, 1998; Har-Lavan, 2009, 2013).

1.2. Objetivos e Organização

O presente trabalho tem por objetivos:

- a) Estudar o processo de fabricação e as características do óxido de porta (SiO_xN_y) obtido por oxidação térmica rápida (RTO) com incorporação de nitrogênio para melhoria da qualidade da interface e incorporação de armadilhas no corpo do dielétrico a fim de obter altas correntes de tunelamento na faixa de 10 a 100mA/cm².
- b) Comparar alumínio e nitreto de titânio como eletrodos de porta. O alumínio (Al) é um material comumente utilizado devido às suas conhecidas propriedades físicas e elétricas como boa estabilidade térmica, baixa resistividade, compatibilidade com o óxido de porta, função trabalho adequada para células solares MOS, dentre outros (Liu, 2000b) e, o nitreto de titânio (TiN) foi escolhido por ser um material promissor nesta aplicação (Evangelou, 2000) devido a propriedades parecidas com a do Al. O TiN será depositado por *sputtering*, o qual vem sendo relatado como sendo um processo bastante controlável, fornecendo um filme de alta qualidade e com boa uniformidade (Liu, 2006; Recco 2008).
- c) Estudar os mecanismos de depleção profunda e de corrente por tunelamento pelo eletrodo de porta dos MOSTD em dispositivos com duas áreas distintas, 300μm x 300μm e 700μm x 700μm, através da obtenção das curvas Capacitância-Tensão (C-V), Condutância-Tensão (G-V), Corrente-Tensão (I-V) e densidade de corrente dos mesmos. Será também avaliada através das curvas C-V a existência da depleção profunda.

Neste primeiro capítulo introdutório foram apresentados: - a motivação do trabalho e os objetivos gerais. O segundo capítulo apresenta os dados bibliográficos que servem de base para o estudo realizado sobre a estrutura do diodo túnel MOS (MOSTD), as equações básicas sobre a modelagem dos regimes de operação da estrutura MOS e, também, sobre a modelagem das características corrente-tensão (I-V) dos MOSTDs. No capítulo terceiro são apresentados os procedimentos experimentais empregados na fabricação dos diodos túnel MOS e as técnicas empregadas na caracterização física e experimental dos dispositivos fabricados. O capítulo quatro apresenta os resultados e discussões referentes à caracterização física dos principais parâmetros de fabricação dos diodos túnel MOS e a caracterização experimental dos mesmos utilizando as estruturas Al/SiO_xN_y/Si(p) E TiN/SiO_xN_y/Si(p) com a ajuda das características C-V e I-V levantadas com e sem a presença de luz. O capítulo cinco traz as conclusões sobre os resultados alcançados ao longo desse trabalho bem como algumas perspectivas futuras relacionadas ao tema.

2. DIODOS TÚNEL MOS

Este capítulo abordará aspectos relevantes e essenciais de revisão bibliográfica, fundamental para compreensão deste trabalho. Veremos desde a estrutura básica dos dispositivos MOSTD até o equacionamento e os mecanismos de tunelamento.

2.1. Estrutura dos Diodos Túnel MOS

Atualmente, a tecnologia MOS proporciona a fabricação de dispositivos de alta qualidade com dimensões ultrasubmicrométricas ($< 100\text{nm}$) e baixo consumo de potência. Isto é devido ao melhor controle durante o processo de fabricação desde o ambiente de fabricação com o rigoroso cuidado com a contaminação e a geração de partículas nos ambientes de processo, às etapas de limpeza mais eficientes que proporcionam uma melhor estabilidade das propriedades da interface óxido-semicondutor e ao processo elaborado de crescimento dos óxidos isolantes finos (Santos, 1995a, 1995b, 1995c, 1996).

As propriedades elétricas dos MOSTD têm sido muito atraentes tanto do ponto de vista de desenvolvimento de ciência básica como também como produto de inovação tecnológica. O controle da densidade de corrente de porta tem sido objetivo de muitos estudos, como por exemplo, a aplicação em células solares MOS (Godfrey, 1978, 1979; Grauvogl, 1998; Har-Lavan, 2009, 2013) visando a melhoria de sua eficiência de conversão de energia.

O MOSTD tem seu princípio de funcionamento baseado na corrente de tunelamento através do dielétrico e possui estrutura e equacionamento semelhante ao capacitor MOS convencional (Nicollian, 1982).

O capacitor MOS convencional é um dispositivo muito utilizado na obtenção de parâmetros elétricos e físicos de processos de fabricação MOS. Assim como o MOSTD, é um dispositivo formado basicamente por quatro camadas: um contato metálico, um semicondutor (Si), um isolante (dielétrico) e um metal, e consequentemente por três interfaces: metal-óxido, óxido-semicondutor e semicondutor-metal, como pode ser visto em destaque nas figuras 2.1 e 2.2, respectivamente.

Figura 2.1 - Representação das camadas de um capacitor MOS convencional ou MOSTD.

Fonte: Autor.

Figura 2.2 - Representação das três interfaces de um capacitor MOS convencional ou MOSTD.

Fonte: Autor.

Sua fabricação é realizada da seguinte forma: sobre uma lâmina semicondutora (substrato) é depositada ou crescida (oxidação) uma camada fina de material isolante (óxido). Utilizando-se material condutor (metal), são formados dois eletrodos, o primeiro sobre a camada de óxido (denominado eletrodo superior) e o segundo nas costas da lâmina semicondutora (denominado eletrodo do substrato) (Martino, 2003).

Essa estrutura é semelhante ao capacitor de placas paralelas, onde temos a configuração meta-isolante-metal. Basicamente, os dispositivos com estrutura MOS,

quando polarizados por meio de uma tensão elétrica aplicada entre seus eletrodos, operam sob o efeito do campo elétrico resultante através do dielétrico de porta e através do substrato de silício. Como será mostrado a seguir, a intensidade desses campos pode determinar, respectivamente, a magnitude da corrente de tunelamento através do dielétrico de porta e a distribuição de cargas no silício que serve como substrato.

2.1.1. Estrutura MOS

A estrutura MOS pode ser representada pelo seu diagrama de bandas de energia o qual permite visualizar os encurvamentos das bandas em virtude de distribuições de carga e aplicação de potenciais. Inicialmente, serão apresentados os diagramas de bandas de energia individuais para cada material da estrutura (metal, dielétrico de porta e substrato semiconductor) seguido da apresentação do diagrama da estrutura composta pelos três materiais. A figura 2.3 mostra o diagrama de bandas de energia de um material semiconductor tipo P típico para o qual o nível de Fermi (E_F) fica abaixo do nível intrínseco (E_i) (Nicollian, 1982).

Figura 2.3: Diagrama de Bandas de Energia de um material semiconductor tipo P

Fonte: Adaptado de MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

Na figura 2.3 também é mostrado as localizações da largura da banda proibida (E_G), carga do elétron (q), função trabalho do silício (Φ_{Si}), afinidade eletrônica do silício (χ_{Si}), potencial de Fermi (ϕ_F), energia do nível de vácuo ($E_{vácuo}$), energia do nível de condução (E_C), energia do nível intrínseco (E_i), energia do nível de Fermi (E_F) e energia do nível de valência (E_V).

Na figura 2.4 são mostrados os diagramas de bandas de energia individuais, respectivamente, para o metal, para o dielétrico de porta e a figura repetida para material semiconductor tipo P. É importante destacar que é usual para metal representar apenas o nível de Fermi em relação ao nível de vácuo uma vez que as bandas de condução e de valência neste caso sofrem superposição e a banda proibida não existe. Já para o caso do material dielétrico isolante, a banda proibida é representada com largura cerca de uma ordem de grandeza maior do que para material semiconductor e não é usual representar o nível de Fermi dado que não existem portadores livres o que confere ao material a sua característica isolante (Nicollian, 1982).

Figura 2.4: Diagramas de bandas de energia, respectivamente, para metal, dielétrico de porta e material semiconductor tipo P.

Fonte: Adaptado de MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

A figura 2.5 mostra o diagrama de bandas de energias para a estrutura MOS composta pelos três materiais apresentados na figura 2.4, com um potencial positivo ($V_G > 0$) aplicado na porta em relação ao substrato que acaba provocando uma queda de tensão ao longo do dielétrico de porta (V_{ox}) e uma outra queda associada à uma distribuição volumétrica de cargas negativas que se forma no semiconductor. É importante destacar que a tensão de porta positiva faz com que o nível de Fermi do metal fique uma quantidade qV_G abaixo em relação ao nível de Fermi do semiconductor o que resulta em um encurvamento das bandas de energia com concavidade para baixo na região do semiconductor em consonância com a convenção para elétrons que estabelece o crescimento de potencial segundo um eixo orientado de cima para baixo contrário ao sentido do eixo de energia. (Nicollian, 1982).

Figura 2.5: Diagrama de bandas de energias para a estrutura MOS composta pelos três materiais apresentados na figura 2.4 e com um potencial positivo ($V_G > 0$) aplicado na porta em relação ao substrato

Fonte: Adaptado de MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

Baseado no diagrama de bandas de energia apresentado na figura 2.4, é fácil de mostrar que a função trabalho do silício (Φ_{Si}) é dada pela soma:

$$\Phi_{Si} = \chi_{Si} + \frac{E_G}{2} + q\phi_F \quad (2.1)$$

onde χ_{Si} é a afinidade eletrônica do silício, E_G é a largura da região proibida, q é a carga fundamental do elétron e ϕ_F é o potencial de Fermi.

Baseado na literatura (Nicollian, 1982), podemos escrever ainda ϕ_F como sendo:

$$\phi_F = \frac{kT}{q} \ln \left(\frac{N_B}{n_i} \right) \quad (2.2)$$

onde k é a constante de Boltzmann, T é a temperatura, N_B é a dopagem do substrato e n_i a concentração intrínseca de portadores.

Por outro lado, fazendo-se o balanço dos potenciais apresentados na figura 2.5 ou a circulação algébrica, por exemplo, no sentido anti-horário temos:

$$\frac{-\Phi_{Si}}{q} + \phi_S + V_{OX} + \frac{\Phi_M}{q} - V_G = 0 \quad (2.3)$$

E, portanto, podemos extrair o valor da tensão aplicada na porta (V_G):

$$V_G = +\phi_S + V_{OX} + \frac{\Phi_M - \Phi_{Si}}{q} \quad (2.4)$$

onde a diferença entre as funções trabalho entre metal e semiconductor (ϕ_{MS}) é dada por:

$$\phi_{MS} = \frac{\Phi_M - \Phi_{Si}}{q} \quad (2.5)$$

Podemos então escrever:

$$V_G = +\phi_S + V_{OX} + \phi_{MS} \quad (2.6)$$

2.1.2. Cargas no Óxido

A interface óxido-semicondutor de um MOSTD é uma região de transição que pode conter ligações incompletas que podem receber cargas positivas ou negativas. Uma carga na interface pode induzir uma carga oposta no silício resultando na alteração das características ideais do dispositivo (Nicollian, 1982).

Até agora foi considerada uma estrutura MOS ideal, desprezando-se a existência de cargas no óxido. Na prática, no entanto, podem existir quatro tipos de cargas no óxido, como pode ser visto na figura 2.6: cargas armadilhadas no óxido (Q_{os}), cargas fixas no óxido (Q_{of}), cargas móveis no óxido (Q_{om}) e cargas armadilhadas na interface (Q_{it}) (Nicollian, 1982).

Figura 2.6: Representação dos quatro tipos de cargas no óxido de porta.

Fonte: NICOLLIAN, E. H. and BREWS, J. R. **MOS physics and technology**, 1st ed., Wiley: New Jersey, 1982.

A seguir detalhamos cada uma dessas cargas indicadas na figura 2.6 (Nicollian, 1982).

- Cargas armadilhadas no óxido

As cargas armadilhadas no óxido podem ser positivas ou negativas devido a lacunas ou elétrons armadilhados em defeitos no óxido, tais como impurezas ou ligações quebradas.

- Cargas fixas no óxido

Esse tipo de carga deve-se ao aprisionamento de íons durante o crescimento do óxido e, por este motivo, está ligado diretamente aos parâmetros e às impurezas presentes durante o processo de crescimento do óxido.

- Cargas móveis no óxido

Esse tipo de carga é atribuída à presença de metais alcalinos ionizados (Na, K, Li, etc.), íons negativos e metais pesados. A quantidade de cargas móveis depende diretamente tanto da contaminação do ambiente onde é realizado o processo de oxidação como também das etapas e do processo de limpeza química adotada antes do processo de oxidação. Estas cargas podem migrar através do óxido devido ao campo elétrico aplicado, podendo causar instabilidades na indução de cargas no silício que pode deixar de ser inteiramente controlada pela tensão de porta.

- Cargas armadilhadas na interface

Estas cargas estão associadas às ligações incompletas na interface óxido-semicondutor que podem receber ou emitir portadores. Essas armadilhas podem aprisionar ou liberar elétrons dependendo do potencial de superfície. Estas cargas quando incorporadas ao óxido na estrutura MOS pode desestabilizá-la gerando uma carga que pode alterar a tensão de banda plana e tensão de limiar em função do potencial de superfície aplicado (Nicollian, 1982).

A queda de tensão no óxido (V_{OX}) pode ser calculada considerando-se a não existência de carga no óxido como segue (Nicollian, 1982):

$$V_{OX} = \frac{Q_{MS}}{C_{OX}} = -\frac{Q_{SI}}{C_{OX}} \quad (2.7)$$

Considerando-se a presença das cargas distribuídas no óxido como tendo um centroide de cargas equivalente (Nicollian, 1982) localizado na interface óxido-silício com valor igual a Q_{SS} , a tensão sofreria um acréscimo de ΔV_{OX} da seguinte forma:

$$V_{OX} = -\frac{Q_{SI}}{C_{OX}} + \Delta V_{OX} = -\frac{Q_{SI}}{C_{OX}} - \frac{Q_{SS}}{C_{OX}} \quad (2.8)$$

Desse modo, podemos incluir na equação para tensão aplicada na porta (V_G) o efeito das cargas no óxido, resultando em (Nicollian, 1982):

$$V_G = -\frac{Q_{SI}}{C_{OX}} - \frac{Q_{SS}}{C_{OX}} + \phi_s + \phi_{MS} \quad (2.9)$$

2.1.3. Regimes de Operação

A estrutura MOS apresenta três regimes de operação: acumulação, depleção e inversão (Nicollian, 1982). A situação já apresentada na figura 2.5 corresponde ao regime de depleção de portadores onde existe uma distribuição de cargas volumétrica no silício correspondente às cargas fixas, sem a presença de carga de inversão na interface óxido-silício como veremos mais adiante. Através dos diagramas de bandas de energia a seguir, serão detalhados os três regimes de operação mencionados.

Quando é aplicada na porta do dispositivo uma tensão negativa menor que a tensão de banda plana ($V_g < V_{FB}$), haverá o acúmulo de portadores majoritários (lacunas no caso do substrato tipo p) junto à superfície do silício próximo a interface com o óxido

e, conseqüentemente, os portadores minoritários (elétrons) são repelidos dessa região e os portadores majoritários (lacunas) são atraídos para essa região. Neste caso temos o regime chamado de acumulação (Nicollian, 1982). Na seqüência, é apresentado na figura 2.7 o diagrama de bandas de energia para o regime de acumulação em uma estrutura MOS com substrato P.

Figura 2.7 – Diagrama de bandas de energia de uma estrutura MOS com substrato P operando em regime de acumulação.

Fonte: Adaptado de MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

Na figura 2.7, podemos observar um pequeno encurvamento dos níveis de energia no semicondutor (silício) junto à interface óxido-silício e uma elevação linear dos níveis de energia dentro do óxido, ambos no sentido do menor potencial (para cima), e também o deslocamento do nível de Fermi do metal para cima devido a tensão de porta negativa aplicada. O encurvamento dos níveis de energia do semicondutor corresponde à uma pequena queda de tensão, dada por ϕ_S devido às cargas positivas acumuladas enquanto que a elevação dos níveis dentro do óxido corresponde à uma queda de tensão V_{OX} conforme mostrado na figura 2.7.

Com aumento gradativo da tensão aplicada para valores menos negativos, podemos observar que o encurvamento das bandas de energia tende a diminuir até que atingimos um ponto em que todos os níveis de energia ficam planos, isto é, a queda de tensão no óxido se anula ($V_{OX} = 0$) assim como a queda de tensão no silício ($\phi_S = 0$). A tensão de banda plana (V_{FB}) pode ser escrita como (Nicollian, 1982):

$$V_{FB} = -\frac{Q_{SS}}{C_{OX}} + \phi_{MS} \quad (2.10)$$

onde Q_{SS} corresponde a densidade efetiva de cargas no óxido de porta, C_{OX} é a capacitância do óxido de porta por unidade de área e ϕ_{MS} a diferença de função trabalho entre metal e semicondutor.

Na figura 2.8 está mostrado o diagrama de bandas de energia para a condição em que a tensão de porta aplicada corresponde a tensão de banda plana.

Figura 2.8 – Diagrama de bandas de energia para a condição em que $V_G = V_{FB}$ em uma estrutura MOS com substrato P.

Fonte: Adaptado de MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

Com o aumento da tensão de porta ($V_G > V_{FB}$), mas ainda menor do que a tensão de limiar do dispositivo ($V_G < V_T$), a porta induzirá no silício uma carga negativa devido ao fato das cargas positivas começarem a ser repelidas para uma certa distância da interface, criando assim uma região sem a presença de cargas móveis chamada região de depleção no silício. Quanto maior a tensão aplicada, maior será essa região de depleção desde que $V_{FB} < V_G < V_T$. Esta condição de polarização do dispositivo pode ser vista na figura 2.9.

Figura 2.9 - Diagrama de bandas de energia para a estrutura MOS com substrato P operando em regime de depleção.

Fonte: Adaptado de MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

Na figura 2.9 podemos observar que o encurvamento das bandas de energia ocorre para baixo no dispositivo ($V_{FB} < V_G < V_T$) ao contrário do que foi mostrado para a acumulação. Neste caso, o nível de Fermi do metal desce em relação ao nível de Fermi do semicondutor resultando em uma queda de tensão ϕ_s no semicondutor e uma queda V_{OX} no óxido.. Ainda vale ressaltar nesta figura que d corresponde à

largura da região de carga espacial que provoca a queda de tensão ϕ_S , também conhecida como região de depleção.

Existe uma tensão de porta V_G para a qual a largura da região de depleção atinge um valor máximo (d_{max}). Isto ocorre para um potencial de superfície $\phi_S \approx 2\phi_F$ que é atingido quando a tensão de porta é alcança a tensão de limiar V_T que pode ser descrita através da equação 2.8 após substituir $\phi_S = 2\phi_F$ e $Q_{Si} = q \cdot N_A \cdot d_{max}$, resultando (Nicollian, 1982):

$$V_T = \frac{q \cdot N_A \cdot d_{max}}{C_{OX}} + 2\phi_F - \frac{Q_{SS}}{C_{OX}} + \phi_{MS} \quad (2.11)$$

onde q é a carga do elétron, N_A é a dopagem do substrato, d_{max} é a largura máxima da região de depleção, C_{OX} é a capacitância do óxido, ϕ_F é o potencial de Fermi do semiconductor, Q_{SS} é a densidade efetiva de cargas no óxido de porta e ϕ_{MS} é a diferença de função trabalho entre metal e semiconductor.

Figura 2.10 – Diagrama de bandas de energia da estrutura MOS com substrato P operando em regime de inversão forte.

Fonte: Adaptado de MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

Para $V_G > V_T$, a estrutura MOS entra em regime de inversão forte conforme representado na figura 2.10 onde a carga dentro do silício, além da carga volumétrica composta de cargas fixas negativas, passa a ter a interface óxido-semicondutor fortemente populada com elétrons ($n_s > N_A$). Neste caso, o nível de Fermi do metal desce em relação ao nível de Fermi do semicondutor de uma quantidade qV_g , resultando em uma queda de tensão $\phi_s = 2\phi_F$ no semicondutor e uma queda V_{OX} no óxido de silício. Ainda vale ressaltar nesta figura que d_{max} corresponde à largura máxima da região de carga espacial que provoca a queda de tensão $2\phi_F$ (Nicollian, 1982).

2.1.4. Capacitância da estrutura MOS

Dependendo do regime de operação, a capacitância associada à estrutura MOS pode apresentar diferentes comportamentos. Quando a estrutura MOS está no regime de acumulação, existe apenas portadores majoritários junto à interface óxido-semicondutor devido a tensão negativa aplicada na porta da estrutura MOS quando o substrato é P. Neste caso, o capacitor se comporta como um capacitor de placas paralelas e, dessa forma, temos que sua capacitância total em acumulação (C) corresponde à capacitância por unidade de área do óxido (C_{OX}) dada por (Nicollian, 1982):

$$C = C_{OX} = \frac{\epsilon_{OX}}{t_{OX}} \quad (2.12)$$

onde ϵ_{OX} é a permissividade elétrica do óxido e t_{OX} é a espessura do óxido de porta. Quando a estrutura MOS está em regime de depleção, ocorre como já visto anteriormente a formação da região de depleção de portadores e o resultante aparecimento de cargas fixas distribuídas no volume desta região. A modulação da tensão de porta promove a modulação da carga na região de depleção descrita pela capacitância diferencial (C_D) no Si. Como resultado, a capacitância total nesse regime (C_T) será composta pela associação em série de C_{OX} e C_D , dada por (Nicollian, 1982):

$$C_T = \frac{C_{OX} \cdot C_D}{C_{OX} + C_D} \quad (2.13)$$

onde $C_D = \epsilon_{Si}/d$, ϵ_{Si} é a permissividade elétrica do silício e d é a largura da região de depleção.

Quando a estrutura MOS está operando em regime de inversão forte, temos o caso em que a interface óxido-semicondutor passa a ficar repleta de portadores minoritários após a região de depleção atingir sua largura máxima. Quando atingimos esta situação, dois tipos de carga estarão presentes dentro do silício: as cargas de depleção Q_D e cargas de inversão (Q_I) as quais poderão ser moduladas ao mesmo tempo através da variação da tensão de porta (Nicollian, 1982). Consequentemente, além da capacitância de depleção que atinge o seu valor mínimo ($C_{Dmin} = \epsilon_{Si}/d_{max}$), temos também uma capacitância de inversão (C_I) associada à variação da carga de inversão. De acordo com a literatura, é fácil de verificar que a capacitância total em regime de inversão será dada pela associação em paralelo das capacitâncias de depleção e inversão que, por sua vez, estarão em série com a capacitância do óxido, ou seja (Nicollian, 1982):

$$C_T = \frac{C_{OX} \cdot (C_{Dmin} + C_I)}{C_{OX} + (C_{Dmin} + C_I)} \quad (2.14)$$

2.2. Mecanismos de Geração de Portadores

Serão abordados neste ítem quatro importantes modelos para os mecanismos de tunelamento e de geração. São eles: o mecanismo de geração de Shockley-Read-Hall (SRH), o tunelamento de banda para armadilha (BTT: Band-To-Trap), o tunelamento de banda para banda (BBT ou BTBT: Band-To-Band Tunneling) e o tunelamento assistido por armadilhas (TAT: Trap-Assisted Tunneling) no óxido de porta.

Cada uma desses mecanismos pode predominar para uma determinada condição de polarização dos dispositivos e tem sua própria característica de dependência com

os processos de fabricação, temperatura, dimensões físicas, entre outros fatores (Lin, 2001).

Para dispositivos construídos no corpo de semicondutores, esses mecanismos tratam da passagem de elétrons através da banda proibida ou através da barreira formada pela junção. A figura 2.11 exemplifica as diferenças entre o tunelamento de banda para armadilha (BTT) e o tunelamento de banda para banda (BBT), ambos ocorrendo dentro do silício, antes do tunelamento direto através do óxido de porta, conforme indicado na figura 2.11.

Figura 2.11 - Representação do tunelamento ocorrendo (a) de banda para armadilha - BTT e (b) de banda para banda – BBT, ambos dentro do silício.

Fonte: LIN, C. H. et. al. A comprehensive study of inversion current in MOS tunneling diodes. **IEEE TRANSACTIONS ON ELECTRON DEVICES**, v. 48, n. 9, p. 2125 – 2130, 2001.

Na figura 2.11 podemos ver claramente a diferença entre os dois tipos de tunelamento BTT e BTBT ocorrendo dentro do silício. No tunelamento de banda para banda (figura 2.11b), em virtude do encurvamento acentuado das bandas de energia, o elétron tunela diretamente da banda de valência para a banda de condução seguido do tunelamento direto através do óxido de porta. Para que esta situação BTBT seja possível, é necessário conjugar um substrato altamente dopado junto com uma polarização de porta adequada. Por outro lado, na situação apresentada na figura 2.11a, se o corpo do semiconductor ou a interface óxido-

semicondutor apresentarem armadilhas localizadas próximas do meio da banda proibida, os elétrons da banda de valência podem tunelar para as armadilhas e depois das armadilhas para a banda de condução antes de atravessar o óxido de porta por tunelamento direto. Nesse processo, não é necessário dopagem muito elevada do semicondutor em virtude da existência das armadilhas. Basta apenas polarizar a porta de forma que a estrutura MOS opere em regime de depleção. É importante também destacar que o mecanismo de tunelamento direto através da barreira de energia do óxido de porta é facilitado para espessuras muito pequenas, fato que será abordado no item 2.3.

2.2.1. Geração Shockley-Read-Hall (SRH)

A geração SHR pode ocorrer para os portadores gerados termicamente dentro da região de depleção do semicondutor mesmo quando a tensão aplicada na porta ainda é consideravelmente baixa ou se o dispositivo opera no regime de depleção profunda. Por esse motivo, a corrente gerada é, como veremos a seguir, pouco apreciável. A taxa de geração SRH dos portadores (U) pode ser descrita de acordo com as seguintes equações (Lin, 2001):

$$U = \frac{\sigma_p \sigma_n v_{th} (pn - n_i^2) N_t}{\sigma_n \left[n + N_c e^{\left(\frac{E_c - E_T}{kT} \right)} \right] + \sigma_p \left[p + N_v e^{\left(\frac{E_V - E_T}{kT} \right)} \right]} \quad (2.15)$$

E, da mesma forma:

$$U = \frac{(pn - n_i^2)}{\tau_p \left[n + n_i e^{\left(\frac{E_T - E_i}{kT} \right)} \right] + \tau_n \left[p + n_i e^{\left(\frac{E_T - E_i}{kT} \right)} \right]} \quad (2.16)$$

onde σ_p e σ_n são a seção transversal de captura de *armadilhas* para lacunas e para elétrons, respectivamente, v_{th} é a velocidade térmica, p e n são as concentrações de lacunas e elétrons em excesso, respectivamente, n_i é a concentração intrínseca

do semiconductor, N_t é a densidade de estados totais, N_C e N_V são as densidades de estados das bandas de condução e valência, respectivamente, E_C é a energia do nível de condução, E_T é a energia do nível de armadilhas dentro da banda proibida, E_V é a energia do nível de valência, E_i é a energia do nível intrínseco, τ_p e τ_n são os tempos de vida das lacunas e elétrons respectivamente, k é a constante de Boltzmann e T é a temperatura em Kelvin. Note que para este caso não há equilíbrio térmico e $p \cdot n \neq n_i^2$.

A densidade de corrente SRH (J_{SHR}) por sua vez é dada por (Lin, 2001):

$$J_{SHR} = q \cdot \int_0^W U dx + q \cdot \int_{E_v}^{E_c} U_{Dit} dE \quad (2.17)$$

onde W é a largura da região de depleção, U é taxa de geração térmica na região de depleção e U_{Dit} é a taxa de geração térmica de elétrons via estados de interface considerando que D_{it} é a distribuição de estados de interface ao longo da banda proibida junto à interface óxido-semicondutor.

Em dispositivos MOS, o modelo SRH pode ocorrer de forma predominante para substratos com baixa dopagem ($<10^{16} \text{ cm}^{-3}$) uma vez que é menos frequente o tunelamento direto através da banda proibida do silício (Lin, 2001).

A figura 2.12 apresenta uma característica I-V experimental e de simulação (Lin, 2001) de um dielétrico de porta com 1,8nm de espessura onde observa-se uma baixa corrente na região de inversão devido ao mecanismo de geração SRH.

Figura 2.12 - Curva J-V experimental junto com o ajuste do modelo de geração Shockley-Read-Hall (SRH).

Fonte: Adaptado LIN, C. H. et. al. A comprehensive study of inversion current in MOS tunneling diodes. **IEEE TRANSACTIONS ON ELECTRON DEVICES**, v. 48, n. 9, p. 2125 – 2130, 2001.

Na figura 2.12 pode-se observar que o ajuste do modelo de geração SRH foi realizado apenas para a região de polarização na inversão e neste caso vemos, para tensões positivas, o casamento entre os dados experimentais (pontilhado) e a curva simulada (linha cheia). Nesta região também observamos que a densidade de corrente no dispositivo ainda é bastante baixa (da ordem de 10^{-7} A/cm² para $V_G=4$ V). Já na região de acumulação (tensões negativas), observamos uma corrente considerável (chegando a ser da ordem de 10^{-1} A/cm²) para o tunelamento direto através de uma espessura de 1,8 nm de óxido de porta.

2.2.2. Tunelamento de Banda para Armadilha (BTT)

Para dispositivos com substratos mais dopados (10^{18} a 10^{20} cm⁻³), há redução da largura da região de depleção e os mecanismos de tunelamento de banda para armadilha (armadilhas no substrato e estados de interface) e de banda a banda podem dominar a corrente na região de inversão.

No mecanismo que ocorre de banda para armadilha, os elétrons inicialmente tunelam da banda de valência para as armadilhas localizadas na região de depleção

(próximas ao meio da região proibida) e em seguida tunelam novamente das armadilhas para a banda de condução, dirigindo-se então para o metal, como mostrado na figura 2.11(a), mas vale lembrar que a geração térmica ainda esta e estará presente, mas em geral poderá ser desprezada.

A geração devida ao tunelamento de banda para armadilha pode ser modelada a partir da geração SRH acrescentando-se um termo Γ que leva em consideração a influência do campo elétrico aplicado através do material semiconductor (Lin, 2001) de acordo com a equação 2.18 a seguir:

$$G_{trap} = (1 + \Gamma)U_{SRH} \quad (2.18)$$

onde U_{SRH} é a taxa de geração SRH e Γ é dado pela equação 2.19:

$$\Gamma = 2\sqrt{3\pi} \frac{|E_{Si}|}{F_\Gamma} e^{\left(\frac{|E_{Si}|}{F_\Gamma}\right)^2} \quad (2.19)$$

onde:

$$F_\Gamma = \frac{\sqrt{24m^*(kT)^3}}{q\hbar} \quad (2.20)$$

E_{Si} é o campo elétrico local do silício e m^* é a massa efetiva reduzida dos portadores (Lin, 2001).

Note que para campos elétricos pouco intensos ($E_{Si} \ll 10^5$ V/cm) na temperatura ambiente, Γ é muito menor do que 1 e a equação 2.17 se reduz à taxa de geração SRH.

A densidade de corrente (J_{BTT}), por sua vez, pode ser calculada como segue (Lin, 2001):

$$J_{BTT} = q \cdot \int_0^W G_{trap}(x) dx + q \cdot \int_{E_v}^{E_c} G_{Dit} dE \quad (2.21)$$

O primeiro termo de integração na equação 2.21 representa a componente de tunelamento da banda para as armadilhas localizadas no corpo do silício, dentro da região de depleção, e o segundo termo de integração leva em conta a componente de tunelamento da banda para para as armadilhas localizadas na interface óxido-semicondutor.

Figura 2.13 - Curva J-V experimental para um diodo MOS sobre a qual foi ajustado a equação da densidade de corrente de tunelamento de banda para armadilha (equação 2.20) na região de interesse. .

Fonte: Adaptado LIN, C. H. et. al. A comprehensive study of inversion current in MOS tunneling diodes. **IEEE TRANSACTIONS ON ELECTRON DEVICES**, v. 48, n. 9, p. 2125 – 2130, 2001.

A figura 2.13 apresenta uma característica I-V experimental sobre a qual foi ajustado a equação da densidade de corrente de tunelamento de banda para armadilha (equação 2.21) para um dielétrico de porta com 1,3nm de espessura (Lin, 2001). Observa-se que o mecanismo de tunelamento de banda para energia é predominante até a tensão de porta de cerca de 2,2V. Acima desta tensão, o

mecanismo de tunelamento de banda para banda (descrito a seguir) passa a ser predominante.

Observa-se nesse caso que o nível de densidade de corrente de tunelamento de banda para armadilha atinge valor substancialmente maior na região de inversão (da ordem de 1A/cm² para tensão de porta de 2,2V) comparado ao caso mostrado para o modelo SRH na figura 2.12. Na figura também podemos observar a predominância do tunelamento de banda para banda para tensões maiores do que cerca de 2,2V.

2.2.3. Tunelamento de Banda para Banda (BBT ou BTBT)

O mecanismo de tunelamento de banda para banda se manifesta no momento em que a largura da região de depleção é suficientemente estreita e o encurvamento das bandas de energia é suficientemente pronunciado para permitir o tunelamento da banda de valência para a banda de condução como indicado na figura 2.11b. Observa-se na figura 2.13 que a situação indicada na figura 2.11b só foi possível para tensões de porta maiores do que cerca de 2,2V (Lin, 2001).

A equação que descreve a corrente de tunelamento de banda para banda (J_{BBT}) (Lin, 2001) por toda a região de depleção é descrita pela equação 2.22:

$$J_{BBT} = q \cdot \int_0^W P(E_{Si}) dx = q \cdot \int_{E_v}^{E_c} P(E_{Si}) \frac{dx}{dE_{Si}} dE_{Si} \quad (2.22)$$

onde $P(E_{Si})$ é a taxa de tunelamento e pode ser escrita como:

$$P(E_{Si}) = \frac{q^2 \sqrt{m} E_{Si}^2}{18\pi \hbar^2 \sqrt{E_g}} e^{\left(-\frac{\pi \sqrt{m} E_g^{3/2}}{2\hbar q E_{Si}} \right)} \quad (2.23)$$

onde E_{Si} é o campo elétrico na região de depleção, q é a carga efetiva do elétron, m a massa efetiva do elétron, $\hbar$ é a constante reduzida de Planck e E_g é a largura em energia da banda proibida do semiconductor.

A figura 2.14 mostra a característica densidade de corrente versus tensão de porta (J-V) e as curvas ajustadas para os três modelos vistos SRH, BTT e BBT para um óxido de porta com espessura de 1,7nm (Lin, 2001).

Figura 2.14 - Característica J-V experimental para um diodo MOS sobre a qual foi ajustado as equações de densidade de corrente levando em conta os modelos *Shockley-Read-Hall (SRH)*, Banda para Armadilha (BTT) e Banda para Banda (BTB).

Fonte: Adaptado de LIN, C. H. et. al. A comprehensive study of inversion current in MOS tunneling diodes. **IEEE TRANSACTIONS ON ELECTRON DEVICES**, v. 48, n. 9, p. 2125 – 2130, 2001.

Fica evidente nesta figura 2.14 a diferença dos valores de densidade de corrente obtidos para cada um dos casos e que os modelos ajustados coincidem com a curva experimental (linhas pontilhada).

2.2.4. Tunelamento Assistido por Armadilhas (TAT) Dentro do Óxido

Diferentemente dos outros mecanismos de tunelamento citados até agora este, ao invés de ocorrer dentro do material semiconductor (silício), ocorre dentro do óxido de

porta sendo que a densidade de corrente resultante pode ser intensa ($> 10\text{mA/cm}^2$) desde que a concentração dessas armadilhas atinja valores (N_t) maiores do que cerca de 10^{12}cm^{-2} (Gehring, 2003).

Dessa forma, se a concentração de armadilhas for elevada ($N_t > 10^{12}\text{cm}^{-2}$), é interessante destacar que mesmo tendo um óxido de porta mais espesso ($> 2\text{nm}$) podemos obter uma alta densidade de corrente no dispositivo ($> 10\text{mA/cm}^2$ para $V_G \approx 1\text{V}$), comparáveis com dielétricos de porta bem mais finos ($\approx 1,0\text{-}1,5\text{nm}$) onde o fenômeno de tunelamento direto é dominante ($> 10\text{mA/cm}^2$ para $V_G \approx 1\text{V}$), (Godfrey, 1978). Isto significa que o tunelamento entre armadilhas em óxidos de porta mais espessos ($> 2\text{nm}$) pode apresentar um comportamento semelhante ao que ocorre em óxidos de porta mais finos sem presença de armadilhas onde predomina o mecanismo de tunelamento direto. A figura 2.15 ilustra a situação em que os elétrons tunelam para armadilhas localizadas no meio da banda proibida do óxido de porta e, em seguida, tunelam das armadilhas para o metal de porta.

Figura 2.15 - Representação do mecanismo de tunelamento assistido por armadilhas (TAT) dentro do óxido de porta.

Fonte: Autor

Outro fato importante que não pode ser deixado de lado é que o tunelamento assistido por armadilhas através do óxido pode vir acompanhado de qualquer um dos outros três mecanismos de geração (SRH, BTT, BBT) como desencadeadores

da presença de elétrons na banda de condução do semiconductor (LIN, 2001) . A figura 2.16 ilustra o tunelamento assistido por armadilhas dentro do óxido para os elétrons da banda de condução gerados por SRH, BTT ou BBT.

Figura 2.16 - Tunelamento assistido por armadilhas dentro do óxido para os elétrons da banda de condução gerados por: (a) SRH, (b) BTT e (c) BBT ou BTBT.

Fonte: Autor.

É importante destacar na figura 2.16 que a presença de elétrons na banda de condução do semiconductor pode ser devido à geração pelo mecanismo de Shockley-Read-Hall, tunelamento de banda para armadilha na região de depleção (BTT) ou tunelamento de banda a banda através da região de depleção do semiconductor (BTBT). Os elétrons na banda de condução do semiconductor, por sua vez, irão tunelar através das armadilhas dentro do óxido de porta até chegar no metal de porta.

2.3. Níveis de Densidade de Corrente Reportados para MOSTDs

É bem conhecido da literatura o fato de que variando-se a espessura do óxido de porta em estruturas MOS, temos uma variação também na corrente que passa através dos mesmos quando submetidos à um campo elétrico. Para óxidos espessos ($> 2\text{nm}$), é comum ocorrer o tunelamento através do mecanismo de Fowler-Nordheim associado à uma barreira triangular cuja largura é modulada pela diferença de potencial aplicada (Riccó, 1998).

Já para óxidos suficientemente finos ($< 2\text{nm}$), costuma ocorrer o tunelamento direto através do óxido de porta como já ilustrado na figura 2.11 (Lin, 2001). As densidades de corrente atingidas através do MOSTD irão depender fundamentalmente da espessura do dielétrico assim como de outros fatores, por exemplo, a distribuição de armadilhas no óxido de porta que pode determinar um mecanismo predominante tipo TAT.

Neste item faremos uma revisão dos níveis de corrente atingidos em diodos túnel MOS (MOSTDs) que podem chegar a atingir valores elevados compatíveis com os níveis empregados na fabricação de células solares MOS ($> 10\text{mA/cm}^2$).

Figura 2.17 – Densidade de Corrente x tensão de porta em uma célula solar MOS (amostra 866) produzida com óxido de porta dentro da banda 1,0-1,5nm, sob iluminação padrão que simula a energia luminosa média incidente do sol segundo o padrão AM1 (12,6 a 15,1 mW/cm^2) comparada à uma célula solar de junção PN fabricada pela NASA também iluminada na mesma condição.

Fonte: GODFREY, R.B.; GREEN, M.A. A 15% efficient silicon MIS solar cell, **Appl. Phys. Lett.** v. 33, n. 7, p. 637-639, 1978.

A figura 2.17 mostra as características J-V típicas de uma célula solar MOS (amostra 866) sob iluminação padrão que simula a energia luminosa média incidente do sol segundo o padrão AM1 (12,6 a 15,1 mW/cm²) comparada à uma célula solar padrão de junção PN fabricada pela NASA também iluminada na mesma condição (Godfrey, 1978). O dielétrico de porta da célula MOS da figura 2.17 apresenta espessura de óxido de porta dentro banda de 1,0 a 1,5nm de forma que, sob iluminação, o mecanismo da corrente de tunelamento (figura 2.11) é do tipo direto (Godfrey, 1978). Por outro lado, um dos grandes problemas apontados na literatura para esse tipo de célula solar MOS com corrente limitada pelo tunelamento direto através do óxido é a reprodutibilidade e uniformidade da espessura do dielétrico ao longo de amostras em áreas extensas de alguns cm² (Har-Lavan, 2013).

A tabela 2.1 ilustra a os níveis de densidade de corrente de tunelamento direto através de óxidos de porta com diferentes espessuras na banda de 1,0 a 1,8nm quando polarizados com tensão de porta $V_G = -1V$ (acumulação). É interessante observar que a densidade de corrente de tunelamento direto é muito dependente da espessura do dielétrico fato que corrobora a necessidade de haver uma excelente reprodutibilidade e uniformidade da espessura do dielétrico para se atingir os níveis de corrente desejados para as células solares MOS (Vexler, 2001; Har-Lavan, 2013).

Tabela 2.1- Níveis de densidade de corrente de tunelamento para estruturas MOS com diferentes espessuras de óxido de porta.

Referência	Espessura do óxido de Porta	Densidade de Corrente
(Godfrey, 1978)	1,0 – 1,5 nm	≈40mA/cm ²
(LIN, 2001)	1,7 nm	≈10mA/cm ²
(LIN, 2001)	1,8 nm	≈1mA/cm ²

Fonte: Autor

Sob o ponto de vista comparativo, os valores mostrados na tabela 2.1 serão de grande importância na discussão dos nossos resultados obtidos de densidade de corrente de tunelamento assistido por armadilhas dentro do óxido de porta (TAT).

2.4. Processos para Obtenção de Óxidos de Porta MOS

O processo de oxidação é uma técnica essencial na fabricação de estruturas MOS. Embora existam diversos materiais isolantes passíveis de utilização, o SiO_2 tem sido o mais empregado devido a sua alta estabilidade térmica. O SiO_2 pode ser obtido de diversas formas a saber: anodização eletroquímica (Yao, 2009) oxidação por plasma (Ohring, 2002), deposição química (Ohring, 2002), deposição em fase de vapor ou CVD (Campbell, 1996), deposição por pulverização catódica ou por *sputtering* (Ohring, 2002) e a mais difundida de todas que é a oxidação térmica realizada nos mais diversos tipos de ambientes (oxigênio, vapor, pirogênico, etc). O processo mais utilizado na fabricação de estruturas MOS tem sido dominado pela oxidação térmica, para a fabricação de transistores e células de memória DRAM's na tecnologia de circuitos integrados assim como também na fabricação dos diodos túnel MOS (MOSTD) e células solares MOS (DEPAS, 1993; Beyer, 1996; Grauvogl, 1998, Har-Lavan, 2013)...

A oxidação térmica pode ser realizada numa ampla faixa de temperaturas (700 a 1200°C) em forno convencional onde o processo costuma ser realizado em tempos na faixa de dezenas a centenas de minutos (Ohring, 2002) ou em forno de processamento térmico rápido em intervalos de tempo curtos tipicamente na faixa de alguns segundos até centenas de segundos, também chamado de processo de oxidação térmica rápida (Beyer, 1996; Campbell, 1996; Chiou, 1990; Deaton, 1992). Através do processamento térmico rápido (RTP) é possível obter oxinitretos de silício (SiO_xN_y) para processos realizados em misturas de oxigênio com nitrogênio (N_2), amônia (NH_3) ou óxido nitroso (N_2O) (Chang, 2004; Lu, 1995; Campbell, 1996), também chamado de processo de nitretação térmica rápida. A literatura reporta que através do processo de oxidação térmica rápida é possível obter filmes de óxido de silício com espessura e microrugosidade reprodutíveis (Depas, 1993).

Adicionalmente, outros autores (Lu, 1995; Beyer, 1996; Yao, 1994) argumentam sobre os benefícios de acrescentar o nitrogênio durante o crescimento dos dielétricos por processamento térmico rápido, mostrando que uma pequena quantidade de nitrogênio distribuída próximo à interface óxido-semicondutor, proporciona melhora substancial das características elétricas incluindo a diminuição

da corrente de fuga através da estrutura MOS, aumento da resistência à difusão de boro além de também melhorar a reprodutibilidade dos filmes (CHANG, 2004).

No processo de oxidação térmica, ocorre a reação entre o silício do substrato e o oxigênio (mais o nitrogênio quando presente), cuja taxa de crescimento do filme é maior a medida que se aumenta a temperatura, realizada tipicamente na faixa de 700 a 1200 °C, em fornos ultralimpos, para evitar a presença de contaminantes durante o processo de oxidação (Campbell, 1996; Santos, 1996).

Dentro do contexto oxidação térmica, existem diversos tipos possíveis de oxidação térmica que variam de acordo com o ambiente oxidante adotado durante o crescimento do filme. Como já mencionado, o ambiente de oxidação térmica pode ser constituído por oxigênio (O₂) ultrapuro, por oxigênio úmido, vapor de água (H₂O), ou em um ambiente pirogênico (oxigênio e hidrogênio (H₂)) (Campbell, 1996).

Com base nesses ambientes oxidantes temos três possíveis tipos de oxidação térmica:

- Oxidação seca;
- Oxidação úmida ou em vapor;
- Oxidação pirogênica;

As oxidações seca, úmida ou em vapor e pirogênica podem ser realizadas em forno de processamento térmico rápido ou em forno convencional. O aquecimento no forno convencional é realizado através de resistências posicionadas ao longo do comprimento do forno composto por um tubo de quartzo dentro do qual é posicionado um carregador de amostras que contém as lâminas a serem oxidadas.

2.4.1. Oxidação Seca

A figura 2.17 ilustra o processo de oxidação seca onde oxigênio ultrapuro flue internamente através de um tubo de quartzo, dentro do qual existe um conjunto de lâminas de silício dispostas verticalmente apoiadas por um carregador também de quartzo. O oxigênio reage com o silício da lâmina (aquecida na temperatura do forno) formando o óxido de silício crescido a partir do consumo do silício das lâminas de silício.

No processo de crescimento da camada de SiO_2 , o oxigênio difunde-se continuamente através da camada de óxido já formada e continua reagindo com o silício na interface óxido-silício, aumentando a espessura de SiO_2 em uma proporção aproximada em volume de 1 SiO_2 para cada 0,5 Si consumido (Campbell, 1996).

Figura 2.18 – Lâminas de silício apoiadas verticalmente em um carregador de quartzo dentro do tubo de quartzo do forno de oxidação seca.

Fonte: CHRISTIANO, V. **Fabricação de células solares MOS utilizando oxinitretos de silício obtidos por processamento térmico rápido**. Qualificação (Doutorado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2013.

No forno convencional mostrado na figura 2.18, a entrada do carregador com as lâminas de silício costuma ser feita até a região do forno onde a temperatura de processo esteja estável em um ambiente inerte ultrapuro de nitrogênio fluindo tipicamente na faixa de 0,5 a 3,0 l/min. Na sequência, após a temperatura nas lâminas ter atingido um patamar estável na temperatura desejada, ocorre a comutação de nitrogênio para oxigênio ultrapuro também fluindo tipicamente na faixa de 0,5 a 3,0 l/min., sendo que o intervalo de tempo em oxigênio é ajustado para que o óxido de silício crescido nas lâminas atinja a espessura desejada (Campbell, 1996). A reação química que descreve o crescimento do filme de SiO_2 é dada por:

2.4.2. Oxidação Úmida e Oxidação em Vapor

Na oxidação úmida, o fluxo de oxigênio (ou outro gás de arraste) é direcionado a um borbulhador, com água deionizada aquecida, tipicamente a 90 °C e as moléculas de O₂ arrastam as moléculas de água para o interior do tubo de quartzo, compondo o ambiente úmido oxidante, que pode ser visto adiante na figura 2.19.

Devido à presença vapor de água no ambiente de oxidação, o crescimento do filme será predominantemente governado pela reação do silício com as moléculas de água em uma taxa muito superior do que a reação do silício com as moléculas de O₂ (Campbell, 1996). Como resultado a reação química dominante é descrita por:

Figura 2.19 – Oxidação úmida realizada em um forno convencional a partir de um fluxo de O₂ que faz o arraste de moléculas de água para dentro do tubo de quartzo.

Fonte: CHRISTIANO, V. **Fabricação de células solares MOS utilizando oxinitretos de silício obtidos por processamento térmico rápido**. Qualificação (Doutorado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2013.

Devido à formação de hidrogênio durante o processo de oxidação úmida, este é capaz de quebrar as ligações nas cadeias Si-O-Si e formar terminações OH. A difusão dessas ligações ocorre rapidamente gerando uma camada de SiO₂ com

presença de cadeias Si-O-Si incompletas ao longo da extensão do filme. Portanto, a presença de hidrogênio nos filmes crescidos enfraquece a rede de ligações Si-O-Si, culminando em um aumento substancial da difusividade das espécies OH se comparada ao processo de difusão de moléculas de O₂ na oxidação seca.

A oxidação diretamente em vapor de água também é possível e distingue-se da oxidação úmida pelo fato do vapor de água ser introduzido diretamente dentro do forno de oxidação sem a presença de nenhum gás de arraste. Verifica-se neste caso que o processo de oxidação ocorre diretamente a partir da reação com o vapor de água fluindo dentro do forno de uma forma não tão uniforme comparado ao caso do gás de arraste. Como resultado, o processo de oxidação realizado diretamente a partir de vapor de água pode resultar em uma desuniformidade radial apreciável de espessura (> 3%) assim como pode também comprometer a reprodutibilidade da espessura de lâmina para lâmina (> 3%) num mesmo conjunto de lâminas no carregador de quartzo. Vale lembrar que a uniformidade em espessura num processo de oxidação seca convencional costuma ser melhor que 1,5% (relação percentual entre o desvio padrão e o valor médio da espessura) (Campbell, 1996).

2.4.3. Oxidação Pirogênica

A oxidação pirogênica (figura 2.20) é realizada através da inserção de hidrogênio e nitrogênio, ambos ultrapuros, com fluxos constantes. O hidrogênio reage com o oxigênio formando moléculas de água que ao entrarem em contato com a superfície do silício, iniciam o crescimento do óxido de silício de acordo com a mesma reação descrita para a oxidação úmida. Um cuidado muito rigoroso é sempre tomado com a proporção molar da mistura de H₂/O₂, pois caso esta seja maior do que 2, a mistura torna-se explosiva ao ser injetada em um forno aquecido (SOUZA, 2006).

O processo de oxidação pirogênica pode ser resumido através da reação de formação de moléculas de água seguido da reação das moléculas de água com o silício conforme segue (Campbell, 1996):

Figura 2.20 - Oxidação pirogênica em forno convencional.

Fonte: CHRISTIANO, V. **Fabricação de células solares MOS utilizando oxinitretos de silício obtidos por processamento térmico rápido**. Qualificação (Doutorado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2013.

Ha indícios de que o tempo de vida médio de capacitores MOS crescidos em ambientes úmidos pode ser aumentado em relação ao dos óxidos crescidos em ambiente seco. De acordo com a literatura, a oxidação realizada em ambientes pirogênicos apresentar características físicas e elétricas intermediárias entre a oxidação seca e úmida com a vantagem do melhor controle de pureza e limpeza do conjunto comparado à oxidação úmida (Souza, 2006).

2.4.4. Oxidação Térmica Rápida (RTO)

A oxidação de lâminas de silício por processamento térmico rápido (RTP) ou oxidação térmica rápida (RTO) tem sido empregada alternativamente a oxidação convencional. A técnica RTP permite controlar com precisão o pacote térmico na lâmina de silício, o que viabiliza a obtenção de óxidos uniformes e mais reprodutíveis se comparados aos óxidos crescidos por oxidação térmica convencional (Chiou, 1990; Deaton, 1992).

Uma das principais características dos fornos RTP (figura 2.21) é que o processamento é realizado lâmina a lâmina dado que é necessário minimizar a massa térmica do carregador a fim de promover a rápida estabilização da temperatura na lâmina de silício. No forno de processamento térmico rápido mostrado na figura 2.20, a lâmina é posicionada em um carregador de quartzo, suportado por três pinos de apoio muito finos, a fim de assegurar uma massa térmica muito pequena proveniente do contato entre os pinos e a lâmina e, portanto, a temperatura de processo estabiliza rapidamente na lâmina durante o processamento térmico rápido. No forno da figura 2.21, o carregador de quartzo possui uma vareta (também de quartzo) responsável pela inserção e retirada da lâmina de dentro do forno, ou seja, a lâmina é posicionada, com auxílio da vareta, dentro de um tubo de quartzo por onde fluirá o gás de processo (Santos, 1996).

Figura 2.21 - Representação de um forno de oxidação térmica rápida lâmina a lâmina através de um sistema de inserção com pequena massa térmica.

Fonte: CHRISTIANO, V. **Fabricação de células solares MOS utilizando oxinitretos de silício obtidos por processamento térmico rápido**. Qualificação (Doutorado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2013.

3. PROCEDIMENTOS EXPERIMENTAIS

Neste capítulo serão apresentados os procedimentos adotados na fabricação dos diodos túnel MOS (MOSTD) com alumínio e nitreto de titânio como materiais de porta bem como os procedimentos empregados na caracterização elétrica dos mesmos.

O procedimento de fabricação de células solares MOS vem sendo desenvolvido e aprimorado pelo grupo de superfícies, interfaces e deposição eletroquímica (GSIDE/LSI/EPUSP). As células solares MOS são basicamente diodos túnel MOS ocupando extensas áreas em lâminas de 3 e 4 polegadas de diâmetro. No presente trabalho, focamos em geometrias quadradas de $300\mu\text{m} \times 300\mu\text{m}$ e $700\mu\text{m} \times 700\mu\text{m}$ a fim de estudar as características CxV e IxV do dielétrico empregado como material de porta como etapa preliminar visando o objetivo maior do grupo que é a obtenção de células solares MOS de alto desempenho em áreas substancialmente maiores ao longo de lâminas de 3 e 4 polegadas de diâmetro.

3.1. Processo de Fabricação das Amostras

Nesta seção abordaremos as etapas de fabricação dos diodos túnel MOS, iniciando pela especificação das lâminas utilizadas e a obtenção do óxido de porta, passando pelas deposições do alumínio e do nitreto de titânio, e finalizando com a definição das geometrias dos dispositivos.

3.1.1. Especificação das Lâminas e Limpeza Química

Para a fabricação dos MOSTDs, foram utilizadas lâminas de silício com 3 polegadas de diâmetro, tipo P, dopadas com boro, com espessura de $(380 \pm 25)\mu\text{m}$, orientação $\langle 100 \rangle$ e resistividade na faixa de $1\text{-}10\Omega\text{cm}$. Foi tomado o cuidado de serem replicadas amostras sempre com lâminas do mesmo lote para que não houvesse incertezas com relação a esse parâmetro na hora de analisar os resultados.

A primeira etapa de processo foi a limpeza química das lâminas de silício a fim de remover a contaminação por metais ($<1 \times 10^{10}\text{cm}^{-2}$) e o material particulado ($<10\text{cm}^{-2}$)

sem alterar substancialmente a rugosidade superficial inicial ($<0,05\text{nmRMS}$) (Kern, 1993; Santos, 1995a, 1995b, 1995c, 1996).

Foi adotada uma limpeza RCA seguida de uma imersão em solução diluída de ácido fluorídrico (“dip” em d-HF) (Kern, 1970, 1990, 1993, 2008). O detalhamento do processo de limpeza (RCA + d-HF) pode ser visto de acordo com as etapas que seguem.

- Enxague em água deionizada (DI) por 5 min. em fluxo constante e temperatura ambiente;
- Imersão em solução de 4 H_2O + 1 H_2O_2 (30%) + 0,5 NH_4OH (35%) por 15 min. na temperatura de 90°C (Etapa RCA-1);
- Enxague em água deionizada (DI) por 5 min. em fluxo constante e temperatura ambiente;
- Imersão em solução de 4 H_2O + 1 HCl (36.5%) por 15 min. na temperatura de 90°C (Etapa RCA-2);
- Enxague em água deionizada (DI) por 5 min. em fluxo constante na temperatura ambiente;
- Imersão em solução 80 H_2O + 1 HF (49%) durante 100 s na temperatura ambiente;
- Enxague em água deionizada (DI) por 3 min. em fluxo constante na temperatura ambiente;
- Secagem com jato de nitrogênio (N_2) ultrapuro.

Vale ressaltar que todo o processo limpeza foi feito em uma capela química (com exaustão e fluxo de ar laminar) localizada dentro da sala limpa do LSI garantindo um ambiente adequado (classe 100) para o processo. A figura 3.1 mostra a capela química empregada para esse processo.

Figura 3.1 – Foto da capela química classe 100 empregada para a realização da limpeza química.

Fonte: Autor.

3.1.2. Nitretação Térmica Rápida

Após o processo de limpeza química, como descrito no item anterior, para um conjunto de até 3 lâminas de silício, as mesmas foram inseridas dentro de um ambiente de espera com nitrogênio ultrapuro em um forno convencional ultra-limpo a fim de assegurar que não houvesse re-contaminação por metais ou partículas (Santos, 1996). Como já mencionado no item 2.4.4, no processo de nitretação térmica rápida apenas é possível processar uma lâmina por vez, de forma que as outras lâminas ficaram na espera em ambiente de N_2 ultrapuro até o momento de seu processamento.

Para o crescimento do oxinitreto de silício (SiO_xN_y), foi utilizado um forno com aquecimento por resistências e um aparato de quartzo onde apenas uma lâmina é processada por vez na posição vertical como descrito no item 2.4.4. O forno foi aquecido na temperatura de $850^{\circ}C$ e os gases ultrapuros de entrada tiveram fluxos ajustados na proporção $5N_2 : 1O_2$ (2 l/min. de N_2 e 0,4 l/min. de O_2) (Christiano,

2015; Chang, 2004), sendo que o N_2 foi mantido fluindo dentro do forno durante todo o processo e o O_2 somente foi ligado no momento de realizar a nitretação térmica rápida (Christiano, 2015). A pressão de entrada dos gases (N_2 e O_2) foram mantidas constantes em 15 psi.

O aparato empregado na nitretação térmica rápida pode ser visto na figura 3.2.

Figura 3.2 – Forno de RTP destacando o aparato de quartzo de baixa massa térmica responsável pela inserção e retirada da amostra de dentro do forno. Abaixo em destaque a posição inicial da lâmina de silício (posição A) e posição final da mesma (posição B).

Fonte: Adaptado de CHRISTIANO, V. **Fabricação de células solares MOS utilizando oxinitretos de silício obtidos por processamento térmico rápido**. Qualificação (Doutorado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2013.

O aparato mostrado na figura 3.2 possui uma vareta de apoio longa cuja extremidade possui pequenos “pinos de fixação” onde a lâmina é apoiada. Todo o

aparato é fabricado em quartzo a fim de garantir alto grau de limpeza durante o processo e os pequenos pinos de apoio possuem massa térmica desprezível, face a massa térmica da lâmina de silício. Desta forma, é possível assegurar uma temperatura uniforme na direção radial a lâmina de silício. A velocidade de entrada da vareta foi fixada em aproximadamente 10cm/s para proporcionar uma rampa de subida da temperatura com velocidade de aproximadamente 50°C/s (Christiano, 2013, 2015). O detalhamento passo-a-passo das etapas no processo de nitretação térmica rápida foi o seguinte:

- Passagem de uma das lâmina do ambiente de espera de N₂ ultrapuro para o carregador de quartzo indicado na figura 3.2;
- Posicionamento da lâmina na boca do forno (posição A na figura 3.2) e espera de 240s em fluxo de N₂;
- Acionamento do fluxo de O₂ e espera por 60s (agora na presença dos fluxos de N₂ e O₂);
- Ainda com fluxos de N₂ e O₂ ligados e com o auxílio da vareta de apoio, inserção da lâmina na velocidade aproximada de 10cm/s até a posição intermediária do tubo de quartzo (posição B), em 5 segundos, deixando que permaneça nessa posição por 80s para crescer um oxinitreto de silício com espessura de (2,10±0,08)nm;
- Ainda na posição B, no centro do forno, desligamos o fluxo de O₂ e mantemos a lâmina de silício nessa posição por mais 80s, apenas com o fluxo de N₂ ligado, para melhorar a qualidade da interface oxinitreto-silício;
- Retorno da vareta até a posição inicial (posição A), na boca do forno, em 5 segundos seguido de esperapor mais 300s, ainda com N₂ ligado;
- Retirada do aparato de quartzo com a lâmina de dentro do forno, levando imediatamente para dentro de uma capela com fluxo laminar, seguido de espera por aproximadamente 180s até a lâmina resfriar o suficiente para atingir a temperatura próxima da ambiente;

- Retirada da lâmina do carregador de quartzo e armazenamento em placa de petri previamente limpas.

O conjunto de etapas que acabamos de apresentar foi repetido para cada uma das lâminas de silício em espera no ambiente ultrapuro de nitrogênio.

A figura 3.3a ilustra os resultados de espessura dos oxinitretos crescidos em função do tempo de processamento em ambiente de $5N_2 : 1O_2$ (2 l/min. de N_2 e 0,4 l/min. de O_2). Os perfis temporais de temperatura empregados obedeceram o formato descrito na figura 3.3b tendo como ponto de partida a temperatura 600°C na boca do forno (posição A na figura 3.2) e um patamar em aproximadamente 850°C sendo que o tempo de processamento começou a ser medido no instante em que a amostra chega na posição intermediária do forno (posição B na figura 3.2).

Figura 3.3 – (a) Espessura em função do tempo de processamento para as temperaturas de 700°C e 850°C em ambiente $5N_2 : 1O_2$ (2 l/min. de N_2 e 0,4 l/min. de O_2); (b) Perfil temporal de temperatura para o processo RTP realizado na temperatura de 850°C e tempo de processamento de 80s em ambiente $5N_2 : 1O_2$ (2 l/min. de N_2 e 0,4 l/min. de O_2).

Fonte: CHRISTIANO, V. et. al. Physical characterization of ultrathin silicon oxynitrides grown by Rapid Thermal Processing aiming to MOS tunnel devices. **IOP Conference Series: Materials Science and Engineering**, v. 76, p. 012002-05, 2015.

É interessante destacar no gráfico da figura 3.3a que a taxa de crescimento dos oxinitretos é aproximadamente linear com valor de 0,08 nm/s para tempos de

processamento na faixa de 10 a 80s seguido de uma tendência de ser quadrática para tempos de processamento maiores do que 80s. Por outro lado, os oxinitretos crescidos na faixa de 0,97 a 2,39nm, como mostrado na figura 3.3a, apresentaram uniformidade melhor do que 0,4% ao longo da área de lâminas de 3 polegadas de diâmetro de acordo com as barras de erro de desvio padrão indicadas no entorno de cada ponto (Christiano, 2015).

As análises XPS (X-ray photoelectron spectroscopy) permitiram ao nosso grupo obter as concentrações atômicas na região superficial dos filmes finos de oxinitreto crescido (em profundidades ao redor de 4nm) a partir dos sinais associados aos elementos químicos presentes nas amostras (Christiano, 2015). A figura 3.4 mostra os espectros XPS onde estão indicados os sinais N1s e O1s em escalas horizontais expandidas. O sinal O1s é devido principalmente às ligações do oxigênio com o silício (Si-O) em 536.6 eV e o sinal N1s corresponde ao nitrogênio ligado ao oxigênio (N-O) em 402.4 eV. O aparecimento desses dois sinais no espectro XPS apontaram para a formação de SiO_xN_y . Baseado nos espectros mostrados na figura 3.4, obteve-se uma concentração atômica relativa de nitrogênio de 0,6% e uma razão Si/O de aproximadamente 1.9, o que significa um filme quase estequiométrico de SiO_2 com uma pequena quantidade de nitrogênio na sua estrutura química (Christiano, 2015).

Figura 3.4 – Espectro XPS para a lâmina oxinitretada na temperatura de 850°C onde estão indicados os picos correspondentes às ligações N-O e Si-O.

Fonte: CHRISTIANO, V. et. al. Physical characterization of ultrathin silicon oxynitrides grown by Rapid Thermal Processing aiming to MOS tunnel devices. **IOP Conference Series: Materials Science and Engineering**, v. 76, p. 012002-05, 2015.

A literatura (Yang, 2014) reporta que o nitrogênio está predominantemente localizado na interface dielétrico-silício e, também, pode promover níveis elevados de armadilhas dentro do dielétrico crescido devido à quebra das cadeias Si-O-Si. A existência de ligações incompletas na interface dielétrico-silício (*dangling bonds*) cria uma grande quantidade de defeitos (estados de superfície) entre as bandas de condução e de valência que agem como centros de recombinação SRH (Yang, 2014). Em particular, a presença das ligações incompletas do tipo Si≡N na interface dielétrico-silício geram os chamados centros K que podem armazenar cargas de todas as polaridades dependendo da forma de ocupação pelos elétrons: K^0 (neutro quando ocupado por um elétron), K^+ (positivo quando desocupado) e K^- (negativo quando ocupado por dois elétrons) (Yang, 2014). Também, é importante destacar que os centros K agem como armadilhas anfóteras, que podem armadilhar um elétron ou uma lacuna de acordo com as equações 3.1 e 3.2 a seguir (Yang, 2014):

Dadas as características particulares das ligações SiN na interface dielétrico-silício, o estado de preenchimento das armadilhas de interface será fortemente dependente da dopagem da lâmina de silício. Por exemplo, se a estrutura MOS estiver operando na situação de banda plana e a dopagem for tipo P, as armadilhas de interface estarão predominantemente preenchidas com lacunas. Baseado nesta característica particular dos oxinitretos crescidos, no capítulo 4 vamos obter a concentração das armadilhas presentes na interface dielétrico-silício a partir da análise das características C-V.

3.1.3. Deposição de Alumínio

O Al foi um dos materiais escolhidos a serem utilizados na porta dos diodos túnel MOS primeiramente devido à sua função trabalho ($\approx 4,1\text{eV}$) (Nicollian, 1982) inferior a função do trabalho do silício tipo P ($\approx 4,7\text{eV} + q\phi_F$) a fim de possibilitar uma tensão de banda plana igual ou mais negativa que a diferença de funções trabalho ($V_{FB} < \phi_{MS} = -0,6 - \phi_F$) e, também, devido às suas boas propriedades como alta estabilidade térmica e baixa resistividade (Campbell, 1996).

Para esta etapa, foram processadas 3 lâminas com 3 polegadas de diâmetro e, imediatamente após a obtenção do óxido de porta, essas lâminas foram levadas para deposição de aproximadamente 200nm de Al por processo de evaporação térmica em uma metalizadora Auto 306 EDWARDS cuja foto pode ser vista a seguir na figura 3.5.

Figura 3.5 – Foto da metalizadora Auto 306 Edwards empregada na evaporação de alumínio.

Fonte: Autor.

O equipamento mostrado na figura 3.5 é composto por um sistema de vácuo (bombas mecânica e difusora), sistema de aquecimento do metal e painel de controle. O procedimento empregado na evaporação de alumínio foi o seguinte:

a) Primeiramente, a bomba mecânica foi ligada para bombear até que o vácuo atingisse 10^{-1} torr; b) Na sequência, a bomba difusora foi ligada e ficou bombeando até que o vácuo atingisse valor inferior a 10^{-6} torr; C) Após a pressão desejada ser atingida, o filamento onde foi colocado o alumínio, foi aquecido através de uma corrente circulante de aproximadamente 150mA.

A massa de alumínio empregada foi calculada de acordo com a equação 3.1 conforme segue (Campbell, 1996):

$$m = 4\pi \cdot h^2 \cdot e \cdot d \quad (3.3)$$

onde m é a massa de alumínio a ser utilizada (em gramas), h é a distância entre a amostra e o filamento onde é colocado o alumínio para evaporação (em cm), e é a espessura desejada e d a densidade do alumínio ($2,7\text{g/cm}^3$).

As lâminas foram posicionadas na frente do filamento carregado com alumínio, com o auxílio de um suporte que comporta até 4 lâminas conforme mostrado na figura 3.6.

Figura 3.6 – Representação esquemática da metalizadora Auto 306 Edwards indicada na figura 3.5.

Fonte: CHRISTIANO, V. **Caracterização física e elétrica de filmes dielétricos de Al_2O_3 e $\text{Al}_x\text{Hf}_{1-x}\text{O}_y$ para estruturas high k MOS**. Dissertação (Mestrado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2012.

Após a finalização da deposição do alumínio, duas lâminas foram levadas para o processo de litografia onde foram definidas as duas áreas da estrutura: 300 μ m x 300 μ m e 700 μ m x 700 μ m. A terceira lâmina seguiu para caracterização física da espessura pela técnica RBS (Rutherford Backscattering).

3.1.4. Deposição de Nitreto de Titânio

O processo de fabricação para obtenção dos diodos túnel MOS com porta de TiN foi análogo ao processo para obtenção dos diodos com porta de Al até a etapa de crescimento do oxinitreto de porta. O TiN foi escolhido devido à sua função trabalho ($\approx 4,7\text{eV}$) (Nicollan, 1982) com valor próximo à função trabalho do silício tipo P ($\approx 4,7\text{eV} + q\phi_F$) a fim de possibilitar uma tensão de banda plana igual ou mais negativa que a diferença de funções trabalho ($V_{FB} < \phi_{MS} = -\phi_F$) cujo valor está mais próximo de zero comparado ao Al e, também, devido às suas boas propriedades como alta estabilidade térmica e baixa resistividade (Campbell, 1996). O processo de deposição por *sputtering* (ou pulverização catódica) foi selecionado para a deposição do TiN pois a literatura reporta que tratar-se de um processo de fácil controle dos parâmetros e de alta pureza dos filmes obtidos (Liu, 2006; Recco 2004).

O equipamento de *sputtering* utilizado (RF magnetron co-sputtering 14MHz, modelo PV600 da Prest-Vacuo) conta com um sistema de vácuo que é composto por uma bomba mecânica e uma bomba turbomolecular. Inicialmente é feito vácuo primário, com a bomba mecânica, até 10^{-2} Torr. Em seguida, com auxílio da bomba turbomolecular, a pressão de base atingida de 10^{-6} Torr é atingida. Antes da deposição, é feito um processo em vazio no alvo denominado pré-*sputtering* a fim de realizar a limpeza superficial inicial do alvo. A aplicação deste pré-*sputtering*, durante aproximadamente 2 minutos, é suficiente para remover gases adsorvidos e óxidos presentes na superfície do alvo. Durante este processo, as amostras permanecem em ante-câmara para evitar a contaminação de suas superfícies. Após esta etapa, os parâmetros de deposição foram cuidadosamente ajustados. Na sequência, a lâmina de silício foi introduzida na câmara principal onde foi feito o processo de deposição do filme de TiN sobre a superfície dos oxinitretos de porta.

Para o processo de *sputtering*, foi utilizado plasma de argônio com pressão de trabalho de 5×10^{-3} Torr e fluxo de 20 sccm. Foi utilizada também uma potência de RF de 250 W e o tempo total de deposição dos filmes foi em torno de 350 s. para atingir uma espessura aproximada de 18 nm. Os substratos foram mantidos em uma temperatura constante (temperatura ambiente) durante todo o processo e não foram polarizados.

Foram processadas duas lâminas e, após a deposição do TiN, uma delas foi levada para caracterização física e outra para o processo de litografia onde foram definidas as áreas das estruturas: $300\mu\text{m} \times 300\mu\text{m}$ e $700\mu\text{m} \times 700\mu\text{m}$.

3.1.5. Finalização da Fabricação dos Diodos MOS

Ao final, o óxido da parte inferior do substrato (oposto a área com os capacitores) foi removido com auxílio de uma solução de $20 \text{ H}_2\text{O} + 1 \text{ HF}$ (49%) e, então, foi depositado Al, novamente por evaporação térmica, para formação do contato elétrico nas costas da lâmina. A camada de Al nas costas da lâmina para contato elétrico também foi depositado com espessura de 200 nm.

As amostras foram armazenadas em placa de petri e mantidas dentro do ambiente de sala limpa. Opcionalmente foi feita etapa de sinterização a 350°C em nitrogênio ultrapuro. Após o processo de litografia, as amostras com os MOSTDs foram submetidas à caracterização elétrica.

3.1.6. Nomenclatura Empregada

Uma vez finalizadas todas as amostras, duas delas foram encaminhadas para caracterização física, para verificação da espessura depositada (uma com porta de Al e outra de TiN) e nas outras 3, foram realizadas caracterizações elétricas. Trataremos neste item apenas da nomenclatura das 3 amostras onde foram feitas as caracterizações elétricas.

Como já mencionado, foram fabricados diodos tunel MOS com duas áreas distintas ($300\mu\text{m} \times 300\mu\text{m}$ e $700\mu\text{m} \times 700\mu\text{m}$) e com dois diferentes materiais de porta: Al e TiN. A nomenclatura empregada para as amostras foi a seguinte:

- Amostra A1: porta de alumínio e área de $300\mu\text{m} \times 300\mu\text{m}$;
- Amostra A2: com porta de alumínio e área de $700\mu\text{m} \times 700\mu\text{m}$;
- Amostra B1: com porta de alumínio (réplica da amostra A1) e área de $300\mu\text{m} \times 300\mu\text{m}$;
- Amostra B2: com porta de alumínio (réplica da amostra A2) e área de $700\mu\text{m} \times 700\mu\text{m}$;
- Amostra C1: com porta de nitreto de titânio e área de $300\mu\text{m} \times 300\mu\text{m}$;
- Amostra C2: com porta de nitreto de titânio e área de $700\mu\text{m} \times 700\mu\text{m}$;

Cada amostra, após finalizada todas as etapas de processamento já descritas, possuía aproximadamente 120 dispositivos distribuídos por toda a lâmina. Para efeito de comprovação dos resultados e verificação da sua reprodutibilidade, a caracterização elétrica foi feita para 10 dispositivos por amostra, para 5 regiões da lâmina de silício (2 dispositivos/região), conforme mostrado na figura 3.7.

Figura 3.7 - Representação esquemática das 5 regiões nas lâminas onde foram realizadas as caracterizações elétricas.

Fonte: Autor.

Na figura 3.7 estão indicadas as seguintes regiões de trabalho:

- **Região A:** Dispositivos da região próxima do chanfro da lâmina;
- **Região B:** Dispositivos da região próxima do centro da lâmina;
- **Região C:** Dispositivos da região próxima do lado oposto ao chanfro da lâmina;
- **Região D:** Dispositivos da região próxima do lado esquerdo da lâmina;
- **Região E:** Dispositivos da região próxima ao lado direito da lâmina.

Essa organização em regiões permitirá avaliar a reprodutibilidade dos resultados das caracterizações elétricas baseadas nas curvas C-V e J-V dos diodos túnel MOS que serão apresentadas no capítulo 4.

3.2. Caracterização Elétrica

A primeira parte das medidas elétricas foi a obtenção das curvas C-V e G-V, com a ajuda do equipamento *HP4280*, na frequência de 1MHz. Tais medidas foram feitas visando a extração de parâmetros de alta importância como a espessura do óxido de porta, as capacitâncias e condutâncias máximas e mínimas, a largura da região de depleção, a concentração de dopante, a concentração de armadilhas de interface, dentre outros.

No procedimento de medida, as lâminas foram fixadas em um porta amostras (onde ficaram presas através de vácuo), um microscópio óptico foi empregado para localizar dispositivos a serem medidos e as pontas de prova foram empregadas para fazer o contato elétrico na porta dos diodos.

Todo o aparato de medidas composto de porta amostras, o microscópio e as pontas de prova foram colocados dentro de uma caixa metálica preta a fim de evitar interferências de luz externa e sinais eletromagnéticos que poderiam comprometer as medidas ou fornecer dados incorretos.

As curvas C-V e G-V foram extraídas automaticamente com ajuda de um programa de computador (desenvolvido no LSI/PSI/EPUSP). As medidas das curvas C-V foram sistematicamente iniciadas da região de inversão em direção à região de acumulação.

Enquanto as pontas de prova eram posicionadas, a luz do microscópio permanecia acesa e, antes da medida ser iniciada, eram desligadas.

Também cabe destacar que as medidas foram feitas utilizando rampa simples com velocidade lenta e passo de 0,01V.

A segunda parte de medidas consistiu na obtenção de curvas corrente-tensão (I-V), através do equipamento *HP4140*, que estava conectado ao mesmo aparato utilizado para medição das curvas C-V e G-V. Apenas as pontas de prova utilizadas eram diferentes. Para estas medições também foram utilizadas rampa simples com velocidade lenta, passo de 0,01V e foi escolhida como corrente máxima o valor de 10^{-2} A (maior valor possível do equipamento).

As medidas das curvas I-V foram realizadas a fim de avaliar o comportamento do dispositivo em duas regiões específicas de interesse (acumulação e inversão). Também, além das medidas convencionais com luz apagada, foram extraídas curvas I-V para diferentes níveis de iluminação, de forma a avaliar a sua influência na corrente de tunelamento dos diodos túnel MOS. Além da medida sem luz, foram realizadas as medidas I-V em dois níveis distintos de luminosidade sobre as lâminas: a) LED: $0,05\text{W}/\text{cm}^2$ e b) lâmpada halógena: $0,1\text{W}/\text{cm}^2$.

3.3. Caracterização Física por RBS

Nesta técnica, um feixe colimado de partículas (tipicamente íons $^4\text{He}^+$) de alta energia (1-2 MeV) colide com uma amostra dentro de uma câmara de vácuo (10^{-5} a 10^{-6} Torr) e sofre espalhamento elástico desde a superfície até uma dada profundidade máxima de penetração. As partículas retroespalhadas num dado ângulo θ_e são então detectadas por um detetor que fornece um sinal proporcional à energia das mesmas (figura 3.8). Este sinal é amplificado e processado eletronicamente, de forma a gerar um histograma contendo o número de partículas retroespalhadas (número de pulsos emitidos pelo detetor) em função de sua energia resultando, portanto, num espectro em energia.

Considerando-se, por exemplo, uma partícula qualquer do feixe incidente com massa m e energia E_0 colidindo elasticamente com uma partícula estacionária (por exemplo um átomo da amostra) de massa M e sendo espalhada segundo um ângulo θ_e , temos que imediatamente após o choque, esta partícula de massa m apresentará uma energia $K_m.E_0$ a qual é menor do que a energia E_0 incidente original. O parâmetro K_m , também denominado de fator cinemático, é obtido através da seguinte expressão (Chu,1978):

$$K_m = \left[\frac{(M^2 - m^2 \sin^2 \theta_e)^{1/2} + m \cos \theta_e}{M + m} \right]^2 \quad (3.4)$$

onde M é a massa atômica dos átomos do filme em análise, m é a massa atômica do feixe incidente e θ_e é o ângulo de espalhamento como indicado na figura 3.8.

Figura 3.8 - Diagrama esquemático de um feixe 4He^+ que incide numa dada amostra e sofre retroespalhamento num dado ângulo θ_e em direção ao detetor.

Fonte: Autor.

Na figura 3.8, a largura do espectro equivalente a $\Delta E = K_m.E_0 - E_1$ corresponde à energia total perdida pelas partículas incidentes (devido a colisões com núcleos da amostra) em seus caminhos de entrada e saída da camada analisada. A relação

entre a largura em energia ΔE e a espessura t da camada em análise (figura 3.8) é dada por (Chu, 1978):

$$\Delta E = N_p [\varepsilon] \quad (3.5)$$

onde N_p é a concentração planar total (átomos/cm²) e $[\varepsilon]$ é o fator de freamento (Chu, 1978),

Neste trabalho, os espectros RBS foram extraídos utilizando um acelerador Pelletron- Tandem, model 55 DH/NEC, com feixe He⁺ em incidência normal, energia de 2,4 MeV e ângulo de espalhamento de 80°.

Através do programa de simulação SIMRA (Mayer, 1997) foi possível ajustar a curva teórica sobre a curva experimental através dos parâmetros físicos que melhor descrevem os materiais contidos nos filmes, tais como estequiometria, concentração planar total (N_p) de cada elemento e a concentração volumétrica total ou densidade volumétrica (N_v).

A partir dos dados de ajuste do programa, é possível calcular a espessura do material utilizado como porta (t) das camadas de interesse através da seguinte equação:

$$t = \frac{N_p}{N_v} \quad (3.6)$$

onde a concentração planar total (N_p) é extraída via simulação através do ajuste da curva teórica sobre a curva experimental e a densidade volumétrica é tabelada para cada material analisado.

4. RESULTADOS E DISCUSSÕES

Neste capítulo, serão expostos e discutidos os resultados experimentais obtidos após a fabricação dos diodos túnel MOS. Na parte de caracterização física, vamos avaliar a espessura obtida dos filmes Al e TiN empregados como materiais de porta. Já na parte de caracterização elétrica, serão analisados e avaliados o comportamento dos dispositivos MOSTD, com a ajuda das curvas C-V, G-V e J-V. Uma vez que cada lâmina de silício fabricada possui um grande número de dispositivos, os resultados serão apresentados de forma genérica com apenas uma ou algumas curvas típicas que representem o comportamento geral de toda uma lâmina de silício. Quando necessário, serão mostrados a média e o desvio padrão dos principais parâmetros elétricos para um número significativo (pelo menos 10 amostras) de diodos por lâmina de silício fabricada.

4.1. Caracterização Física

Como mencionado no capítulo de procedimentos experimentais, duas amostras (uma com Al e outra TiN como material de porta), réplicas das amostras empregadas na caracterização elétrica, foram analisadas pela técnica RBS (Rutherford Backscattering) disponível no Laboratório de Análises de Materiais por Feixe Iônico (LAMFI-IFUSP)

A figura 4.1 mostra o espectro RBS típico obtido para as amostras com porta de alumínio sobre o qual foi sobreposto o espectro simulado com a ajuda do programa SIMRA (Mayer, 1997). Observa-se que o sinal de alumínio (pico centrado no canal 175) está sobreposto ao sinal de silício que corresponde à uma camada muito espessa. Também observa-se que os sinais correspondentes aos elementos presentes no oxinitreto de silício não são visíveis no espectro RBS porque o filme é tão fino que as concentrações dos elementos químicos que o compõem ficam muito abaixo do limite de sensibilidade da técnica (10^{15} - 10^{16} átomos/cm²).

O espectro simulado foi obtido tendo como parâmetros de entrada a energia do feixe, o ângulo de espalhamento, a curva de calibração energia/canal e a resolução do detetor. O ajuste da simulação sobre o espectro experimental foi realizado a partir do ajuste adequado da concentração planar total de alumínio (N_P) que resultava no

menor erro entre todos os pontos experimentais e o espectro simulado. Na sequência, utilizando a equação 3.5, foi obtida a espessura do filme de alumínio depositado.

Figura 4.1 – Espectro RBS típico para a amostra com porta de alumínio onde o sinal de alumínio superposto ao sinal de silício. O ajuste do sinal simulado está representado através da linha contínua sobre os pontos experimentais.

Fonte: Autor

Tabela 4.1- Alguns parâmetros de entrada para simulação SIMRA do espectro RBS, faixa de concentração planar ao longo da lâmina de silício e faixa de espessuras obtidas.

AMOSTRAS COM PORTA DE AI	
Estequiometria (Al)	1
Densidade (g/cm³)	2,7
Massa (g/mol)	27
N_p (átomos/cm²)	370.000 - 1110000
N_V (átomos/cm³)	5,25E+22
t (nm)	70,5 - 210

Fonte: Autor

A tabela 4.1 indica a faixa de espessuras obtidas associadas a não uniformidade do filme de alumínio evaporado ao longo da lâmina de silício de 3 polegadas de diâmetro. Apesar da grande desuniformidade observada na espessura, não houve prejuízo nas medidas elétricas experimentais C-V, G-V e I-V.

A figura 4.2 mostra o espectro RBS típico obtido para as amostras com porta de nitreto de titânio (TiN) sobre o qual foi sobreposto o espectro simulado com a ajuda do programa SIMRA (Mayer, 1997). Observa-se que o sinal do titânio (pico centrado no canal 237) não fica sobreposto ao sinal de silício. Também observa-se que os sinais correspondentes aos elementos presentes no oxinitreto de silício não são visíveis no espectro RBS pelo mesmo motivo apresentado para o caso porta de alumínio, isto é, o filme é tão fino que as concentrações dos elementos químicos que compõem o oxinitreto de silício ficam muito abaixo do limite de sensibilidade da técnica (10^{15} - 10^{16} átomos/cm²).

Figura 4.2 - Espectro RBS típico para a amostra com porta de nitreto de titânio. O ajuste do sinal simulado está representado através da linha contínua sobre os pontos experimentais.

Fonte: Autor

No caso da porta de nitreto de titânio, o espectro simulado também foi obtido tendo como parâmetros de entrada a energia do feixe, o ângulo de espalhamento, a curva de calibração energia/canal e a resolução do detetor. O ajuste da simulação sobre o espectro experimental foi realizado a partir da escolha adequada da concentração planar total de titânio (N_p) dentro da estequiometria TiN que resultava no menor erro entre todos os pontos experimentais e o espectro simulado. Na sequência, utilizando a equação 3.5, foi obtida a espessura dos filmes de TiN. A tabela 4.2 indica uma espessura obtida muito próxima do valor esperado (20nm).

Tabela 4.2 - Alguns parâmetros de entrada para simulação SIMRA do espectro RBS, concentração planar de titânio ajustada e espessura de TiN resultante.

AMOSTRAS COM PORTA DE TiN	
Estequiometria (Ti/N)	0,5/0,5
Densidade (g/cm³)	5,4
Massa (g/mol)	62
N_p (átomos/cm²)	110.000,00
N_V (átomos/cm³)	6,02E+22
t (nm)	18,3

Fonte: Autor

4.2. Caracterização Elétrica C-V, G-V e J-V

Como mencionado no capítulo 1, o principal objetivo do grupo é a fabricação de células solares MOS com alta eficiência de conversão da energia luminosa em energia elétrica. Para alcançar esse objetivo maior, no presente trabalho foram estudadas as características elétricas de diodos túnel MOS fabricados em áreas menores de 300 μ m x 300 μ m e de 700 μ m x 700 μ m com níveis de densidade de corrente de tunelamento na faixa de 10 a 50mA/cm² compatíveis com os níveis observados em células solares MOS (Godfrey, 1978, 1979; Grauvogl, 1998; Har-Lavan, 2009, 2013).

No item 3.1.2 também foi mencionado que a nitretação térmica rápida introduz armadilhas no dielétrico de porta de duas naturezas: a) armadilhas do tipo K na interface dielétrico-silício devido à existência de ligações incompletas do tipo $\text{Si}\equiv\text{N}$ que podem armazenar elétron, lacuna ou ficar em um estado neutro e b) armadilhas geradas devido à quebra das cadeias Si-O-Si durante a oxinitretação. As armadilhas criadas durante a nitretação térmica rápida tanto na interface como no corpo irá influir no mecanismo de tunelamento através do dielétrico de porta que poderá ser predominantemente do tipo TAT (veja figura 2.11).

A figura 4.3 mostra a característica C-V típica de diodos túnel MOS com área de $300\mu\text{m} \times 300\mu\text{m}$ e portas de Al e TiN, respectivamente.

Figura 4.3 - Características C-V típicas de diodos túnel MOS com área de $300\mu\text{m} \times 300\mu\text{m}$ e portas de Al e TiN correspondentes às amostras A1 e C1, respectivamente.

Fonte: Autor

Para o caso da porta de TiN, observa-se para tensões de porta positivas e decrescentes que ocorre um ligeiro aumento da capacitância na faixa de 2V a 0V onde temos uma região de depleção formada que serve como blindagem para a corrente de tunelamento através do dispositivo. Para tensões de porta menores do

que cerca de 0V, a região de depleção começa a diminuir mais rapidamente o que faz com que a capacitância aumente progressivamente até chegar no ponto de máximo quando a região de depleção desaparece e a corrente de tunelamento através do dielétrico passa a ser suficientemente alta a ponto de fazer com que a capacitância de acumulação diminua rapidamente (Nicollian, 1982). Nesse caso, o desaparecimento da região de depleção imediatamente antes da entrada na região de acumulação corresponde à situação em que a tensão de porta atingiu a tensão de banda plana, isto é, $V_G = V_{FBTiN}$ na figura 4.3.

No caso da porta de Al, observa-se a presença de dois picos, o primeiro deles em tensão de porta mais negativa marca também a passagem do regime de depleção para o regime de acumulação, portanto, é um fenômeno idêntico ao que ocorreu no caso de porta de TiN. É interessante destacar que existe uma correspondência aproximada entre a diferença das tensões de banda plana e a diferença entre os parâmetros ϕ_{MS} , ou seja:

$$V_{FBAl} - V_{FBTiN} = -0,65V \approx \phi_{MSAl} - \phi_{MSTiN} = (-0,6 - \phi_F) - (-\phi_F) = -0,60 V \quad (4.1)$$

Tal fato não apenas ajuda a corroborar que os pontos de máximo estão localizados nas tensões de banda plana para os diferentes materiais de porta, mas também permite inferir que as cargas distribuídas dentro dos dielétricos de porta tem aproximadamente os mesmos perfis de distribuição. Podemos estimar as quantidades de cargas nos dois dielétricos como segue:

$$\frac{Q_{SSAl}}{q} \approx -\frac{C_{ox}}{q}(V_{FBAl} - \phi_{MSAl}) \cong 4,59 \times 10^{12} \text{ cargas/cm}^2 \quad (4.2)$$

E

$$\frac{Q_{SSTiN}}{q} \approx -\frac{C_{ox}}{q}(V_{FBTiN} - \phi_{MSTiN}) \cong 4,08 \times 10^{12} \text{ cargas/cm}^2 \quad (4.3)$$

Como já mencionado, para o diodo MOS com substrato P, na situação de banda plana, as lacunas majoritárias tunelam muito facilmente na interface Si/Si≡N para as armadilhas tipo *K* (Yang, 2014) formadas durante a oxinitretação. Dada esta maior facilidade de tunelamento local na interface, como reportado na literatura, podemos supor que a maior parte das cargas positivas estimadas a partir das relações 4.2 e 4.3 são muito provavelmente devidas às armadilhas tipo *K* na interface.

Por outro lado, o segundo pico na característica C-V do diodo MOS com porta de Al ocorrendo na tensão $V_G = V_K$ para o capacitor operando em regime de depleção, é atribuído à uma capacitância devido às armadilhas tipo *K* de interface localizadas predominantemente em um nível energético dentro da banda proibida junto à interface silício-dielétrico. Nicollian e Brews (1982) estabeleceram uma relação entre a capacitância de estados de interface (C_{it}) e a densidade de estados (D_{it}) que permite mapear o nível energético das armadilhas dentro da banda proibida conforme a relação A1.14 apresentada no anexo I. Inicialmente é necessário utilizar a relação A1.15 para isolar o potencial de superfície ψ_s a partir da tensão $V_G = V_K$. Em seguida, a posição energética no meio da banda proibida é dada por:

$$E_T = E_i + q(\psi_s + \phi_F) \quad (4.4)$$

Onde a convenção de sinais adotadas para ψ_s e ϕ_F está mostrada na figura A.1 do anexo I.

Uma vez que a carga de interface nas armadilhas tipo *K* é função da concentração de portadores no semiconductor e considerando que a carga no corpo do dielétrico seja desprezível (veja discussão anterior sobre as expressões 4.2 e 4.3), podemos assumir que $Q_{it} \approx 0$ e $Q_{ss} \approx 0$ na equação A1.15 e obter o potencial de superfície ψ_s correspondente a $V_G = V_K$ na figura 4.3. Para tanto, obtivemos a média e o desvio padrão do potencial V_K para um conjunto representativo de amostras (total de 10 na amostra A e 10 na amostra B) cujas curvas estão mostradas no anexo II. Como resultado obtivemos $V_{KA} = (0,78 \pm 0,01)V$ e $V_{KB} = (0,79 \pm 0,01)V$, ou seja, em duas diferentes lâminas, obtivemos valores médios muito próximos com baixos desvios-padrão. Substituindo na equação A1.15: $V_G = V_K = 0,78V$, $Q_{it} \approx 0$, $Q_{ss} \approx 0$, $\epsilon_o = 8,854 \times 10^{-14} F/cm$, $\epsilon_{Si} = 11,7$, $C_{ox} = 1,644 \times 10^{-6} F/cm^2$ ($t_{ox} = 2,1nm$) e $\phi_F = -0,29V$

($N_A = 1 \times 10^{15} \text{ cm}^{-3}$ resulta $\psi_s = 0,13 \text{ V}$. Substituindo $\psi_s = 0,13 \text{ V}$ e $\phi_F = -0,29 \text{ V}$, resulta:

$$E_T = E_i - 0,16 \text{ eV} \quad (4.5)$$

Portanto, as armadilhas tipo K apresentam nível energético 0,16eV abaixo do nível intrínseco.

A figura 4.4 mostra a característica J-V típica de diodos túnel MOS com área de $300 \mu\text{m} \times 300 \mu\text{m}$ e portas de Al e TiN, respectivamente.

Figura 4.4 - Características J-V típicas de diodos túnel MOS com área de $300 \mu\text{m} \times 300 \mu\text{m}$ e portas de Al e TiN correspondentes às amostras A1 e C1, respectivamente.

Fonte: Autor

Inicialmente, é importante destacar que o nível de densidade de corrente para tensões de porta negativas atinge valores substancialmente elevados comparados com os valores de literatura apresentados na tabela 2.1 do item 2.3. Em particular, para $V_G = -1 \text{ V}$, os níveis de densidade de corrente atingem 64 mA/cm^2 e 268 mA/cm^2 , respectivamente para portas de Al e TiN.

Comparando o valor obtido para diodo túnel com porta de Al ($64\text{mA}/\text{cm}^2$) com os valores da tabela 2.1, também para porta de Al em $V_G = -1\text{V}$, podemos concluir que o nível de densidade de corrente de tunelamento do nosso diodo túnel é um pouco superior aos valores que são obtidos para óxidos de porta com espessura na faixa de 1-1,5nm, apesar do nosso dielétrico apresentar espessura média de 2,1nm. Tal fato indica que um outro mecanismo distinto de tunelamento direto deve estar ocorrendo no dielétrico de porta obtido no presente trabalho dado que a espessura obtida é maior. Portanto, o mecanismo assistido por armadilhas (TAT) está determinando o nível de densidade de corrente dentro do nosso dielétrico de porta (veja figura 2.11). Mais adiante vamos estabelecer um modelo possível que se aplica também às células solares MOS.

Por outro lado, as curvas JxV apresentadas na figura 4.4 corroboram dois comportamentos observados nas curvas CxV: o primeiro é a maior densidade de corrente quando o diodo túnel MOS encontra-se em regime de acumulação para tensões de porta negativas o que provoca a queda da capacitância na região de acumulação para $V_G < V_{FBAl}$ e o segundo comportamento é o efeito de blindagem provocado pela camada de depleção que limita a densidade de corrente para tensões positivas.

Um outro ponto de destaque importante refere-se ao fato da densidade de corrente ter resultado substancialmente maior para porta de TiN comparado com porta de Al para tensões de porta positivas (patamares em $\approx 10^{-4}\text{A}/\text{cm}^2$ e em $\approx 10^{-6}\text{A}/\text{cm}^2$, respectivamente) o que pode ser explicado pela maior facilidade da corrente gerada no silício tunelar em direção à porta de TiN através do oxinitreto. Essa maior facilidade de tunelamento permite corroborar a existência das armadilhas K na interface da seguinte forma: o parâmetro $\phi_{MS_{TiN}} = -\phi_F$ significa proximidade da situação de banda plana onde as lacunas majoritárias no semiconductor P podem preencher as armadilhas K . Quando a tensão V_G fica positiva, a concentração de elétrons tende a aumentar junto à interface do lado do silício e os mesmos passam a tunelar facilmente através da interface $Si/Si \equiv N$ atraídos pelas armadilhas K associadas aos sítios $Si \equiv N$ que estavam previamente carregadas com lacunas. Isso acaba implicando em um patamar de densidade de corrente maior dada essa maior facilidade de tunelamento. Já para o caso do alumínio, como o parâmetro $\phi_{MS_{Al}} = -0,6 - \phi_F$ é mais negativo, isso implica em uma situação onde as

armadilhas K passam a estar mais carregadas com elétrons o que acaba dificultando o tunelamento local através da interface $Si/Si \equiv N$ dado que as armadilhas K mais carregadas com elétrons tendem a repelir os elétrons gerados do lado do silício.

As figuras 4.5 e 4.6 mostram as curvas C-V e G-V típicas das amostras A1 e B1, respectivamente. Como já mencionado a amostra B1 é uma réplica da amostra A1, isto é, forma processadas utilizando as mesmas receitas e correspondem aos capacitores com área de $300\mu\text{m} \times 300\mu\text{m}$. Além das curvas típicas apresentadas temos também no anexo II curvas C-V e G-V de ao menos 10 amostras diferentes para as amostras A1 e B1.

Figura 4.5 – Curva (a) C-V e (b) G-V típicas da amostra A1

Fonte: Autor.

Figura 4.6 – Curva (a) C-V e (b) G-V típicas da amostra B1.

Fonte: Autor.

É interessante destacar nas figuras 4.5 e 4.6 que os dois picos, um numa tensão de porta mais negativa, cujo máximo é atribuído à tensão de banda plana e, o outro de menor tamanho, tem a sua uma tensão menos negativa que corresponde à posição em energia das armadilhas tipo *K*. Analisando as curvas G-V correspondentes às curvas C-V típicas, verifica-se que o aumento progressivo da condutância na região de acumulação está associado à um aumento significativo da densidade de corrente na acumulação que, por sua vez, promove a diminuição da capacitância. Além disso,

observa-se um pico na curva G-V posicionado na mesma tensão de porta daquela já mostrada para o segundo pico nas curvas C-V das figuras 4.5(a) e 4.6(a)

A figura 4.7 mostra as curvas C-V e G-V típicas da amostra C1 com porta de TiN.

Figura 4.7 – Curva (a) C-V e (b) G-V típicas da amostra C1.

Fonte: Autor.

É interessante destacar na figura 4.7 a existência de um único pico numa tensão de porta negativa cujo máximo é atribuído à tensão de banda plana como justificado anteriormente. Analisando a curva G-V correspondente à curva C-V típica, verifica-se que o aumento progressivo da condutância na região de acumulação está

associado à um aumento significativo da densidade de corrente na acumulação que, por sua vez, promove a diminuição da capacitância.

A figura 4.8 mostra as curvas C-V e G-V típicas da amostra A2. Além das curvas típicas apresentadas temos também no anexo II curvas C-V e G-V de ao menos 10 amostras diferentes tanto para a amostra A2 como também para a amostra B2 que é a sua réplica.

Figura 4.8 – Curva (a) C-V e (b) G-V típicas da amostra A2.

Fonte: Autor.

Podemos destacar na figura 4.8(a) que os dois picos continuam aparecendo para os diodos túnel MOS com área maior de $700\mu\text{m} \times 700\mu\text{m}$: um numa tensão de porta mais negativa cujo máximo é atribuído à tensão de banda plana e o outro localizado em uma tensão menos negativa que corresponde à posição em energia das armadilhas tipo *K*. Analisando a curvas G-V correspondente à curva C-V típicas, verifica-se que o aumento progressivo da condutância na região de acumulação também nesse caso está associado à um aumento significativo da densidade de corrente na acumulação que, por sua vez, promove a diminuição da capacitância. Além disso, observa-se um pico na curva G-V posicionado na mesma tensão de porta daquela já mostrada para o segundo pico na curva C-V da figura 4.8(a).

Figura 4.9 – Curva C-V e G-V típicas da amostra C2.

Fonte: Autor.

Na figura 4.9a, observa-se a existência de um único pico numa tensão de porta negativa cujo máximo é atribuído à tensão de banda plana também para a área de $700\mu\text{m} \times 700\mu\text{m}$ como justificado anteriormente. Analisando a curva G-V correspondente à curva C-V típica, verifica-se que o aumento progressivo da condutância na região de acumulação está associado à um aumento significativo da densidade de corrente na acumulação que, por sua vez, promove a diminuição da capacitância.

4.3. Caracterização Elétrica J-V na Presença de Luz

Além das medidas convencionais, com luz apagada, como mostrado no item anterior, foram extraídas curvas I-V para diferentes níveis de iluminação, de forma a avaliar a sua influência na corrente de tunelamento dos diodos túnel MOS. Foram realizadas as medidas I-V em dois níveis distintos de luminosidade sobre as lâminas: a) LED: $0,05\text{W}/\text{cm}^2$ e b) lâmpada halógena: $0,1\text{W}/\text{cm}^2$.

A figura 4.10 mostra as características $J \times V$ da amostra A1 ($300\mu\text{m} \times 300\mu\text{m}$) extraídas para quatro situações conforme a seguinte ordem: a) sem luz (SL antes), b) iluminação com LED ($0,05\text{W}/\text{cm}^2$), c) iluminação com lâmpada halógena ($0,1\text{W}/\text{cm}^2$) e d) sem luz (SL depois).

Figura 4.10 – Curva J-V típicas da amostra A1.

Fonte: Autor.

Vale observar na figura 4.10 que a densidade de corrente não sofre influência apreciável da luz para tensões negativas (regime de acumulação) onde o processo de injeção é limitado apenas pelo tunelamento assistido por armadilhas através do oxinitreto de porta. Para tensões positivas, existe uma clara dependência do patamar de corrente com a intensidade da luz devido à taxa de geração dentro do semiconductor que se eleva quando aumentamos a potência luminosa incidente. Ao cessar a iluminação (SL depois), o patamar de corrente sem luz é praticamente recuperado para tensões de porta positivas. Por outro lado, observa-se que a tensão de porta em que a corrente se anula se desloca para valores negativos quando o nível de iluminação passa de LED ($V_G = -0,1V$) para lâmpada halógena ($V_G = -0,3V$). Nesse caso, era de se esperar que essas tensões V_G fossem idênticas no sentido de equilibrar as funções trabalho distintas do Al e do Si a fim de anular a densidade de corrente. No entanto, as diferenças se referem ao fato dos níveis de taxa de geração por luz serem diferentes o que faz com que o carregamento das armadilhas K dentro do dielétrico se modifique alterando dessa forma a tensão V_G que anula a corrente.

Figura 4.11 – Curva J-V típicas da amostra A2.

Fonte: Autor.

A figura 4.11 mostra as características $J \times V$ da amostra A2 ($700\mu\text{m} \times 700\mu\text{m}$) extraídas para quatro situações conforme a seguinte ordem: a) sem luz (SL antes), b) iluminação com LED ($0,05\text{W}/\text{cm}^2$), c) iluminação com lâmpada halógena ($0,1\text{W}/\text{cm}^2$) e d) sem luz (SL depois). De forma geral, observam-se exatamente os mesmos comportamentos já descritos para a amostra A1, inclusive no que se refere aos mesmos níveis de corrente para LED e lâmpada halógena. Apenas os níveis de tensão de porta para os quais a corrente se anula variam ligeiramente para valores mais negativos ($-0,18\text{V}$ e $-0,41\text{V}$, respectivamente para LED e lâmpada halógena). Vale lembrar que no anexo 2 encontram-se mais curvas para a característica $J \times V$ das amostras A1, A2, B1 e B2.

As figuras 4.12 e 4.13 mostram as características $J \times V$ das amostras C1 ($300\mu\text{m} \times 300\mu\text{m}$) e C2 ($700\mu\text{m} \times 700\mu\text{m}$) extraídas para quatro situações conforme a seguinte ordem: a) sem luz (SL antes), b) iluminação com LED ($0,05\text{W}/\text{cm}^2$), c) iluminação com lâmpada halógena ($0,1\text{W}/\text{cm}^2$) e d) sem luz (SL depois).

Figura 4.12 – Curva J-V típicas da amostra C1.

Fonte: Autor.

Figura 4.13 – Curva J-V típicas da amostra C2.

Fonte: Autor.

De forma geral, as características medidas se mostraram ruidosas principalmente quando submetidas à iluminação da lâmpada halógena, provavelmente associada à maior dificuldade de uniformização das cargas nas armadilhas tipo K ao longo da área da porta de TiN. No entanto, um fato bastante relevante é que os patamares de corrente na situação sem luz não são recuperados após cessar a iluminação com lâmpada halógena o que novamente aponta para a hipótese de não uniformização das cargas nas armadilhas K ao longo da área da porta de TiN. Um outro fato importante de destaque é que a tensão de porta para a qual a densidade de corrente se anula fica sempre em $V_G = 0V$. Isto pode ser explicado retomando o fato da corrente gerada no silício ter maior facilidade de tunelar em direção à porta de TiN através do oxinitreto. Essa maior facilidade de tunelamento significa, como já visto, que o parâmetro $\phi_{MS_{TiN}} = -\phi_F$ apresenta proximidade da situação de banda plana onde as lacunas majoritárias no semiconductor P podem preencher as armadilhas K . Quando a tensão V_G fica maior que zero, o fluxo de elétrons passa com facilidade do semiconductor para a porta através do dielétrico enquanto que quando V_G fica menor do que zero, o fluxo de elétrons passa com facilidade da porta em direção ao semiconductor, também atraídos pelas armadilhas K carregadas positivamente.

4.4. Modelagem do Tunelamento de Corrente na Região de Depleção

Para extração de parâmetros através das curvas C-V, foi proposto um modelo elétrico, apresentado na sequência na figura 4.14, onde são levados em consideração variáveis como capacitância do óxido (C_{ox}), admitância de passagem de corrente (Y_C) através do dielétrico, resistência série associada ao substrato (R_S), capacitância de depleção (C_D), capacitância medida experimentalmente (C_{MD}) e condutância medida experimentalmente (G_{MD}) (Nicollian, 1982).

Figura 4.14 - Representação esquemática do (a) modelo elétrico proposto para corrente de fuga em associação com o (b) circuito que representa o esquema de medidas das curvas C-V e G-V.

Fonte: Autor

Assumindo que C_{ox} é “curto-circuitado” no modelo devido ao fato da corrente através do oxinitreto ser alta o suficiente (admitância infinita) a ponto de fazer com que a capacitância de acumulação caia abruptamente para tensões negativas e que, para tensões positivas, devido ao efeito de blindagem da região de depleção, a corrente

fica limitada a valores mais baixos. Nessa situação, o comportamento elétrico se torna bastante simples como podemos ver na figura 4.14.

A partir dos circuitos apresentados na figura 4.14 podemos deduzir uma equação para a capacitância de depleção (C_D) em função da capacitância (C_{MD}) e admitância (G_{MD}) medidas experimentalmente, igualando a impedância dos circuitos apresentados no modelo da figura 4.14, temos:

$$C_D = \frac{G_{MD}^2 + (\omega \cdot C_{MD})^2}{\omega^2 C_{MD}} \quad (4.6)$$

Da mesma forma, conseguimos é possível estabelecer uma relação simples para a resistência série:

$$R_S = \frac{G_{MD}}{G_{MD}^2 + (\omega \cdot C_{MD})^2} \quad (4.7)$$

onde $\omega = 2\pi f$, sendo f a frequência utilizada na obtenção das curvas C-V e G-V correspondente a 1MHz.

Utilizando os valores encontrados para C_D , podemos facilmente calcular a largura da região de depleção (W_D), como segue:

$$W_D = \frac{\varepsilon_0 \varepsilon_{Si} A_g}{C_D} \quad (4.8)$$

onde ε_0 é a permissividade do vácuo, ε_{Si} é a permissividade relativa do silício e A_g é a área do capacitor.

Finalmente com os valores de W_D podemos então comprovar a existência de operação em regime de depleção profunda nos capacitores devido à presença da corrente de tunelamento. Tal constatação será feita comparando-se o valor de W_D extraído experimentalmente com valor de equilíbrio W_{DE} .

Através da especificação das lâminas, utilizando a faixa de valores de resistividade fornecido pelo fabricante, somos também capazes de calcular a faixa de dopagem N_A esperada, a partir de:

$$N_A = \frac{1}{\rho \mu_p q} \quad (4.9)$$

onde ρ é a resistividade da lâmina de silício, μ_p é a mobilidade das lacunas e q a carga efetiva do elétron. Utilizando a faixa de valores encontrados para N_A podemos extrair os valores para a largura da região de depleção em equilíbrio (W_{DE}) e compará-los com o valor estacionário encontrado (W_D).

$$W_{DE} = \sqrt{\frac{2 \varepsilon_0 \varepsilon_{Si}}{q} \frac{1}{N_A} \cdot 2\phi_F} \quad (4.10)$$

Uma vez descrito o equacionamento utilizado, podemos partir agora a apresentação dos resultados calculados, mostrados abaixo nas tabelas 4.3 e 4.4.

Tabela 4.3 – Valores calculados de C_S , R_S , W_D , W_{DE} e N_A para os capacitores com área de $300\mu\text{m} \times 300\mu\text{m}$ e porta de Al e TiN .

AMOSTRAS COM ÁREA DE $300\mu\text{m} \times 300\mu\text{m}$		
	A1	C1
C_{MIN} (pF) ($V_G = 2V$)	$3,5 \pm 0,2$	$4,7 \pm 0,1$
G_{MIN} (μS) ($V_G = 2V$)	$0,0 \pm 0,0$	$1,0 \pm 0,3$
C_S (pF)	$3,5 \pm 0,2$	$4,7 \pm 0,1$
R_S (Ω)	$0,0 \pm 0,0$	1172 ± 465
W_D (μm)	$1,9 \pm 0,1$	$1,39 \pm 0,04$
W_{DE} (μm)	$0,27 - 0,85$	
N_A (cm^{-3})	$1,79 \times 10^{15} - 1,79 \times 10^{16}$	

Fonte: Autor

Tabela 4.4 – Valores calculados de C_S , R_S , W_D , W_{DE} e N_A para os capacitores com área de $700\mu\text{m} \times 700\mu\text{m}$ e porta de Al (A2) e TiN (C2).

AMOSTRAS COM ÁREA DE $300\mu\text{m} \times 300\mu\text{m}$		
	A2	C2
C_{MIN} (pF) ($V_G = 2V$)	$41,7 \pm 2,1$	48 ± 3
G_{MIN} (μS) ($V_G = 2V$)	$12,6 \pm 1,7$	79 ± 33
C_S (pF)	$41,8 \pm 2,1$	52 ± 3
R_S (Ω)	177 ± 21	792 ± 307
W_D (μm)	$1,3 \pm 0,1$	$0,98 \pm 0,07$
W_{DE} (μm)	$0,27 - 0,85$	
N_A (cm^{-3})	$1,79 \times 10^{15} - 1,79 \times 10^{16}$	

Fonte: Autor

É importante destacar que o alto nível de densidade de corrente de fuga observada na região de acumulação justifica o fato de termos curto-circuitado a capacitância do óxido e, também, o mecanismo de depleção profunda cuja largura física depende da corrente que circula através da porta e da tensão aplicada na porta. Uma aproximação possível é supor que a alta corrente de porta simula um degrau de tensão com amplitude V_G de tal forma que a largura da região de depleção pode em primeira aproximação ser modelada através da equação A3.1 do anexo 3.

Observe que a largura de depleção de equilíbrio W_{DE} (eq. 4.10) resultou sistematicamente menor que o valor obtido pela modelagem W_D para $V_G = 2V$ através da equação 4.8. Por outro lado, a capacitância de depleção C_D foi relativamente independente da resistência série, uma vez que tivemos em geral $G_{MD} \ll \omega C_{MD}$, na equação 4.6, embora a resistência série dependa diretamente de G_{MD} (veja equação 4.7). Um outro ponto de destaque é o fato da resistência em série na porta de TiN ter resultado muito maior que no caso da porta de alumínio devido a resistência de contato da ponta de prova sobre o TiN durante a medida C-V conforme indicados nas colunas correspondentes nas tabelas 4.3 e 4.4.

Além da modelagem da capacitância de depleção para $V_G = 2V$ (ponto extremo da característica C-V) através da equação 4.8, também é usual na literatura levantar a curva $1/C^2 \times V_G$ conforme o equacionamento apresentado no anexo 3. Nesse caso

extraímos a inclinação média da curva $1/C^2 \times V_G$ e extrapolamos o cálculo da capacitância C_D para $V_G = 2V$.

A figura 4.15 ilustra a característica típica $1/C^2 \times V_G$ para as amostras A (porta Al) com áreas de $300\mu\text{m} \times 300\mu\text{m}$ (A1) e $700\mu\text{m} \times 700\mu\text{m}$ (A2). Por outro lado, a figura 4.16 ilustra a característica típica $1/C^2 \times V_G$ para as amostras C (porta TiN) com áreas de $300\mu\text{m} \times 300\mu\text{m}$ (C1) e $700\mu\text{m} \times 700\mu\text{m}$ (C2). Observe que como previsto pela equação A3.14, a inclinação diminui com o aumento da área de porta.

Estas curvas de $1/C^2 \times V_G$ para as amostras A1, A2, B1, B2, C1 e C2 também encontram-se no anexo 3 e, nelas, pode ser visto com clareza os valores obtidos para a inclinação da reta em cada caso.

Figura 4.15 – Curva $1/C^2 \times V_G$ para um diodo túnel MOS com porta de Al (amostra A)

Fonte: Autor

Figura 4.16 – Curva $1/C^2 \times V_G$ para um diodo túnel MOS com porta de TiN (amostra C)

Fonte: Autor

As tabelas 4.5 e 4.6 resumem os resultados obtidos a partir da extrapolação da inclinação média da curva $1/C^2 \times V_G$ para o cálculo da capacitância C_D para $V_G = 2V$. Observe que praticamente não houve qualquer mudança da largura de depleção profunda W_D (compare a tabela 4.3 com a tabela 4.5 e compare também tabela 4.4 com a tabela 4.6) o que corrobora de fato a presença da depleção profunda em ambos os casos, tanto para porta de Al como para porta de TiN, o que é justificável a partir da alta corrente de porta que alimenta a depleção profunda.

Tabela 4.5 – Valores de C_S , R_S , W_D , W_{DE} e N_A calculados a partir das curvas $1/C^2$ para as amostras com área de $300\mu\text{m} \times 300\mu\text{m}$ e porta de Al e TiN.

AMOSTRAS COM ÁREA DE $300\mu\text{m} \times 300\mu\text{m}$		
	A1	C1
C_{MIN} (pF) ($V_G = 2V$)	$3,5 \pm 0,2$	$4,7 \pm 0,1$
G_{MIN} (μS) ($V_G = 2V$)	$0,0 \pm 0,0$	$1,0 \pm 0,3$
C_D (pF)	$3,5 \pm 0,2$	$4,7 \pm 0,1$
R_S (Ω)	$0,0 \pm 0,0$	1172 ± 465
W_D (μm)	$2,33 \pm 0,5$	$1,72 \pm 0,04$
W_{DE} (μm)	0,27	
N_A (cm^{-3})	7×10^{14}	

Fonte: Autor

Tabela 4.6 – Valores de C_S , R_S , W_D , W_{DE} e N_A calculados a partir das curvas $1/C^2$ para as amostras com área de $700\mu\text{m} \times 700\mu\text{m}$ e porta de Al e TiN.

AMOSTRAS COM ÁREA DE $700\mu\text{m} \times 700\mu\text{m}$		
	A2	C2
C_{MIN} (pF) ($V_G = 2V$)	$41,7 \pm 2,1$	48 ± 3
G_{MIN} (μS) ($V_G = 2V$)	$12,6 \pm 1,7$	79 ± 33
C_D (pF)	$41,8 \pm 2,1$	52 ± 3
R_S (Ω)	177 ± 21	792 ± 307
W_D (μm)	$1,03 \pm 0,01$	$0,84 \pm 0,06$
W_{DE} (μm)	0,27	
N_A (cm^{-3})	7×10^{14}	

Fonte: Autor

5. CONCLUSÕES E PERSPECTIVAS FUTURAS

Neste capítulo, serão apresentadas as principais conclusões e perspectivas futuras sobre a fabricação e caracterização elétrica dos diodos túnel MOS Al/SiO_xN_y/Si(p) e TiN/SiO_xN_y/Si(p). É importante destacar que no presente trabalho foram estudadas as características elétricas de diodos túnel MOS fabricados em áreas de 300μm x 300μm e de 700μm x 700μm como parte de um objetivo maior do grupo de pesquisa no qual ele se insere que é a fabricação de células solares MOS com alta eficiência de conversão da energia luminosa em energia elétrica. Inicialmente, a caracterização elétrica de diodos túnel em áreas menores foi um passo intermediário para o estudo as células solares MOS as quais podem ser definidas como diodos túnel fabricados em áreas extensas sobre lâminas de silício, podendo apresentar níveis de corrente de tunelamento na faixa de 10 a 50mA/cm² (Godfrey, 1978, 1979; Grauvogl, 1998; Har-Lavan, 2009, 2013).

Para o crescimento do oxinitreto de silício (SiO_xN_y), como material de porta foi utilizado um forno com aquecimento por resistências e um aparato de quartzo onde apenas uma lâmina foi processada por vez na posição vertical. O forno foi aquecido na temperatura de 850°C e os gases ultrapuros de entrada tiveram fluxos ajustados na proporção 5N₂ : 1O₂ (2 l/min. de N₂ e 0,4 l/min. de O₂). Foi constatado através da caracterização elétrica que a nitretação térmica rápida introduz armadilhas no dielétrico de porta de duas naturezas: a) armadilhas do tipo *K* na interface dielétrico-silício devido à existência de ligações incompletas do tipo Si≡N que podem armazenar elétron, lacuna ou ficar em um estado neutro e b) armadilhas geradas devido à quebra das cadeias Si-O-Si durante a oxinitretação. As armadilhas criadas durante a nitretação térmica rápida tanto na interface como no corpo influíram no mecanismo de tunelamento através do dielétrico de porta que foi predominantemente do tipo TAT (*Trap Assisted Tunneling*).

A partir da característica J-V típica de diodos túnel MOS com portas de Al e TiN, verificou-se que, para $V_G = -1V$, os níveis de densidade de corrente atingiram 64mA/cm² e 268mA/cm², respectivamente. É importante destacar que o valor obtido para diodo túnel com porta de Al (64mA/cm²) resultou superior aos valores obtidos para óxidos de porta com espessura na faixa de 1-1,5nm (Godfrey, 1978) apesar do nosso dielétrico apresentar espessura média de 2,1nm. Tal fato é uma evidência

clara que um outro mecanismo distinto de tunelamento direto ocorreu no oxinitreto de silício fabricado.

Nas características C-V dos diodos túnel MOS com porta de TiN observou-se para tensões de porta positivas e decrescentes que ocorre um ligeiro aumento da capacitância na faixa de 2V a 0V onde temos uma região de depleção formada que serve como blindagem para a corrente de tunelamento através do dispositivo. Para tensões de porta menores do que cerca de 0V, a região de depleção começa a diminuir mais rapidamente o que faz com que a capacitância aumente progressivamente até chegar no ponto de máximo quando a região de depleção desaparece e a corrente de tunelamento através do dielétrico passa a ser suficientemente alta a ponto de fazer com que a capacitância de acumulação diminua rapidamente. Nesse caso, o desaparecimento da região de depleção imediatamente antes da entrada na região de acumulação corresponde à situação em que a tensão de porta atingiu a tensão de banda plana, isto é, $V_G = V_{FBTiN}$. Nos diodos túnel MOS com porta de Al, observou-se a presença de dois picos, o primeiro deles em tensão de porta mais negativa com uma fenomenologia idêntica ao que ocorreu no caso de porta de TiN. Por outro lado, o segundo pico na característica C-V do diodo MOS com porta de Al ocorreu na tensão $V_G = V_K \approx 0,78V$ para o capacitor operando em regime de depleção o que foi atribuído à uma capacitância devido às armadilhas tipo K de interface localizadas predominantemente em um nível energético dentro da banda proibida junto à interface silício-dielétrico. Utilizando um procedimento proposto por Nicollian & Brews (1982) e com a informação sobre a posição $V_G = V_K \approx 0,78V$, verificou-se que as armadilhas tipo K localizam-se dentro da banda proibida na interface dielétrico-silício, cerca de 0,16eV abaixo do nível de energia intrínseco.

As curvas JxV corroboraram dois comportamentos observados nas curvas CxV: o primeiro foi a maior densidade de corrente quando o diodo túnel MOS encontra-se em regime de acumulação para tensões de porta negativas, compatível com a queda da capacitância na região de acumulação para $V_G < V_{FBAI}$ e o segundo comportamento foi o efeito de blindagem provocado pela camada de depleção que limita a densidade de corrente para tensões positivas.

Foram também realizadas as medidas I-V em dois níveis distintos de luminosidade sobre as lâminas: a) LED: 0,05W/cm² e b) lâmpada halógena: 0,1W/cm². Verificou-se

para diodos túnel com porta de alumínio que a densidade de corrente não sofre influência apreciável da luz para tensões negativas (regime de acumulação) onde o processo de injeção é limitado apenas pelo tunelamento assistido por armadilhas através do oxinitreto de porta. Para tensões positivas, foi observada uma clara dependência do patamar de corrente com a intensidade da luz devido à taxa de geração dentro do semiconductor que se eleva quando aumentamos a potência luminosa incidente. Ao cessar a iluminação (SL depois), o patamar de corrente sem luz é praticamente recuperado para tensões de porta positivas. Para porta de TiN, de forma geral, as características medidas se mostraram ruidosas principalmente quando submetidas à iluminação das lâmpada halógenas, provavelmente associada à maior dificuldade de uniformização das cargas nas armadilhas tipo *K* ao longo da área da porta TiN. No entanto, um fato bastante relevante foi que os patamares de corrente na situação sem luz não são recuperados após cessar a iluminação com lâmpada halógena.

Da modelagem do tunelamento de corrente na região de depleção, verificou-se que a largura de depleção para tensões de porta negativa resultou sistematicamente maior do que a largura de depleção de equilíbrio, fato que permitiu concluir que o diodo túnel MOS entra em estado de depleção profunda induzida pela corrente de tunelamento que atravessa o dielétrico de porta.

Como continuação do presente trabalho, pretendemos estudar a influência das armadilhas tipo *K* em diodos túnel com áreas na faixa de 1 a 80 cm², estudar a influência da dopagem do substrato nas características I-V dos diodos túnel MOS, utilizar camadas depositadas de SiO_x populada com cargas positivas a fim de induzir artificialmente a inversão de portadores nos diodos túnel MOS como estado inicial antes que a luz possa ser incidida.

Ainda, com o propósito de melhorar a eficiência de conversão de células solares, pretende-se estudar camadas poliméricas depositadas para modulação da largura de faixa proibida (bandgap) através da variação da concentração de polianilina (PANI) em camadas de PMMA, a otimização da característica anti-refletora através do ajuste da espessura das camadas de PMMA e a conversão descendente de comprimento de onda (downconversion) através da variação da concentração nanopartículas de silício dentro das camadas de PMMA.

REFERÊNCIAS BIBLIOGRÁFICAS

ALANDIA, B. S. et. al. Characterization of the semi-insulating properties of $\text{AlHfO}_{3.5}$ for power devices. **IOP Conference Series: Materials Science and Engineering**, v. 76, p. 012008-05, 2015.

ALANDIA, B. S. HUANCA, D, R, CHRISTIANO, V. DOS SANTOS FILHO, S. G. Characterization of the semi-insulating properties of Al_2O_3 and $\text{AlHfO}_{3.5}$ for power devices. **29th Symposium on Microelectronics Technology and Devices**, v. 1, p. 1-4, 2014.

ALBERTIN, K. F. **Estudo e fabricação de capacitores MOS com camada isolante de SiO_xN_y depositada por PECVD**. Dissertação (Mestrado) - Escola Politécnica, Universidade de São Paulo, São Paulo, 2003.

BENDAVID, et. al. The mechanical and structural properties of Ti films prepared by filtered arc deposition. **Vacuum**, v. 47, p. 1179-1188, 1996.

BEYER, A. et. al. Metal-insulator-semiconductor solar cells with silicon oxynitride tunnel insulator by using rapid thermal processing. **Applied Physics Letters**, v. 68, n. 4, 1996.

CAMPBELL, S. **The Science and engineering of microelectronic fabrication**. Oxford University Press, New York, 1996 (ISBN 0-19-510508-7).

CHANG, K. M. et. al. The changing effect of N_2/O_2 gas flow rate ratios on ultrathin nitrogen-enriched oxynitride gate dielectrics. **Journal of The Electrochemical Society**, v. 151, n. 5, p. 118 – 122, 2004.

CHRISTIANO, V. et. al. Physical characterization of ultrathin silicon oxynitrides grown by Rapid Thermal Processing aiming to MOS tunnel devices. **IOP Conference Series: Materials Science and Engineering**, v. 76, p. 012002-05, 2015.

CHRISTIANO, V. **Caracterização física e elétrica de filmes dielétricos de Al_2O_3 e $\text{Al}_x\text{Hf}_{1-x}\text{O}_y$ para estruturas high k MOS.** Dissertação (Mestrado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2012.

CHRISTIANO, V. **Fabricação de células solares MOS utilizando oxinitretos de silício obtidos por processamento térmico rápido.** Qualificação (Doutorado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2013.

CHIOU, Y.L.; Sow, C. H.; Li, G. Growth characteristics of silicon dioxide produced by rapid thermal oxidation processes. **Applied Physics Letters**, v. 57, n. 9, p. 881-3, 1990.

CHU, W.K.; MAYER, J.W. and NICOLET, M.A. **Backscattering spectrometry.** New York, Academic Press, 1978.

CORRÊA, M. A. **Magnetoimpedância em filmes Finemet/ Metal/ Finemet.** Dissertação (MESTRADO) – Universidade de Santa Maria, Rio Grande do Sul, 2004.

DEATON, R.; Massoud, H. Z. Manufacturability of rapid thermal oxidation of silicon: oxide thickness, oxide thickness variation and system dependency. **IEEE Transactions on Semiconductor Manufacturing**, v. 5, n. 4, p. 347-357, 1992.

DEPAS, M. et. Al. Tunnel oxides grown by rapid thermal oxidation. **Microelectronic Engineering**, v. 22, p. 61-64, 1993.

EVANGELOU, E. K. et. al. Characterization of magnetron sputtering deposited thin films of TiN for use as a metal electrode on TiN/SiO₂/Si metal–oxide–semiconductor devices. **Journal of Applied Physics**, v. 88, n. 12, 2000.

FEIL, A. F. **Deposição e caracterização de filmes finos de TiO_x formados por DC magnetron sputtering reativo: transição estrutural.** Dissertação (Mestrado) – Pontifícia Universidade Católica do Rio Grande do Sul, Rio Grande do Sul, 2006.

FONTANA, L. C. et. al. Characteristics of triodo magnetron sputtering: the morphology of deposited titanium films. **Surface and Coatings Technology**, v.107, p. 24-30, 1998.

GEHRING, A. **Simulation of tunneling in semiconductor devices**. PhD (doctorate), Technischen Universität Wien, Viena, Austria, 2003.

GHETTI, A. Characterization and modeling of the tunneling current in Si-SiO₂-Si structures with ultra-thin oxide layer, **Microelectronic Engineering**, v. 59, p. 127-136, 2001.

GODFREY, R.B.; GREEN, M.A. A 15% efficient silicon MIS solar cell, **Appl. Phys. Lett.** v. 33, n. 7, p. 637-639, 1978.

GODFREY, R.B.; GREEN, M.A. 655mV open-circuit voltage, 17.6% efficient silicon MIS solar cells, **Appl. Phys. Lett.** v. 34, n. 11, p. 790-793, 1979.

GRAUVOGL, M.; HEZEL, R. The truncated-pyramid MIS Inversion-layer cell: a comprehensive analysis. **Progress in Photovoltaics: Research and Applications**, v. 6, p. 15-24, 1998.

HAR-LAVAN, R.; RON, I.; THIEBLEMONT, F.; CAHEN, D. Toward metal-organic insulator-semiconductor solar cells, based on molecular monolayer self-assembly on n-Si. **Appl. Phys. Lett.** v. 94, p. 043308, 2009.

HAR-LAVAN, R.; CAHEN, D. 40 years of inversion layer solar cells: from MOS to conducting polymer/inorganic hybrids. **IEEE Journal of Photovoltaics**, v. 3, n. 4, p. 1443-1459, 2013.

INGASON, A. S. et. al. In-situ electrical characterization of ultrathin TiN films grown by reactive dc magnetron sputtering on SiO₂. **Thin Solid Films**, v. 517, p. 6731 – 6736, 2009.

JIANG, N. et. al. XPS study for reactively sputtered titanium nitride thin films deposited under different substrate bias. **Physica B**. v. 352, p. 118 – 126, 2004.

KERN, W.; PUOTINEN, D.A. Cleaning solution based on hydrogen peroxide for use in silicon semiconductor technology. **RCA Rev.**, v. 31, p. 187-205, 1970.

KERN, W. The evolution of silicon wafer cleaning technology. **J. Electrochem. Soc.**, v. 137, n. 6, p. 1887, 1990.

KERN, W. **Handbook of semiconductor wafer cleaning technology**. 1st ed., Noyes Publications, 1993 (ISBN: 978-0-8155-1331-5).

KERN, W.; REINHARDT, K.A. **Handbook wafer cleaning technology**. 2nd ed., William Andrew, 2008 (ISBN:978-0-8155-1554-8).

LIMA, L. P. B. **Desenvolvimento de processos de eletrodos de porta (TaN e TiN) para dispositivos MOS**. Dissertação (MESTRADO) – Universidade Estadual de Campinas, São Paulo, 2011.

LIN, C. H. et. al. A comprehensive study of inversion current in MOS tunneling diodes. **IEEE TRANSACTIONS ON ELECTRON DEVICES**, v. 48, n. 9, p. 2125 – 2130, 2001.

LIU, C. W. et. al. A Novel Photodetector using MOS tunneling structures. **IEEE ELECTRON DEVICE LETTERS**, v. 21, n. 6, p. 307 – 309, 2000.

LIU, C. W. et. al. Room-temperature electroluminescence from electron-hole plasmas in the metal–oxide–silicon tunneling diodes. **Applied Physics Letters**, v. 76, n. 12, p. 1516 – 1518, 2000

LIU, C. W. et. al. Roughness-Enhanced electroluminescence from metal oxide silicon tunneling diodes. **IEEE Electron Device Letters**, v. 21, n. 12, 2000.

LIU, Y. et. al. Investigation of the TiN gate electrode with tunable work function and its application for FinFET fabrication. **IEEE Transactions on Nanotechnology**, v. 5, n. 6, p. 723 – 730, 2006.

LU, Z.H.; TAY, S.P.; CAO, R.; PIANETTA, P.Z. The effect of rapid thermal N₂O nitridation on the oxide/Si (100) interface structure, **Appl. Phys. Lett**, vol. 67, pp.2836-2838, 1995.

MAGNUS, F. et. al. Nucleation and resistivity of ultrathin TiN films grown by High-Power Impulse Magnetron Sputtering. **IEEE Electron Device Letters**, v. 33, n. 7, 2012.

MARTINO, M. D. V. **Estudo de transistores de tunelamento controlados por efeito de campo**. Dissertação (mestrado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2012.

MARTINO, J. A. Pavanello M. A. Verdonck, P. B. **Caracterização elétrica de tecnologia e dispositivos MOS**. São Paulo, Pioneira Thompson Learning, 2003.

MAYER, M. **Simnra User's Guide**, Report IPP 9/113, Max-Planck-Institut für Plasmaphysik, Garching, Germany, 1997.

MENG, L. J. et. al. Characterization of titanium nitride films prepared by d.c. reactive magnetron sputtering at different nitrogen pressures. **Surface and Coatings Technology**, v. 90, p. 64 – 70, 1997.

MUSIL, J. et. al. Reactive Sputtering of TiN at large substrate to target distance. **Vacuum**, v.40, p. 435-444, 1990.

NICOLLIAN, E. H. and BREWS, j. R. **MOS physics and technology**, 1st ed., Wiley: New Jersey, 1982.

OHRING, M. **Materials science thin films: deposition&structure**, 2nd ed., Academic Press, New York, 2002.

PATSALAS, P. et. al. The effect of substrate temperature and biasing on the mechanical properties and structure of sputtered titanium nitride thin films. **Surface and Coatings Technology**. v. 125, p. 335 – 340, 2000.

RECCO, A. A. C. **Deposições reativas por triodo magnetron sputtering: efeitos da malha da tela no processo de envenenamento do alvo e nas propriedades de filmes de TiN**. Dissertação (mestrado) – Centro de Ciências Tecnológicas, Universidade do Estado de Santa Catarina, Santa Catarina, 2004.

RECCO, A. A. C. **Estudo da obtenção e das propriedades dos filmes de TiN e TiC depositados sobre aços ferramentais AISI H13 e D2 nitretados e não nitretados**. Tese (doutorado) - Centro de Ciências Tecnológicas, Universidade do Estado de Santa Catarina, Santa Catarina, 2008.

RICCÓ, B.; GOZZI, G.; LANZONI, M. **Modeling and simulation of stress-induced leakage current in ultrathin SiO₂ films**. IEEE Transactions on Electron Devices, v. 45, n. 7, p. 1554-1560, 1998.

RODRIGUES, M. **Caracterização elétrica de capacitores obtidos através de tecnologia ultra-submicrométrica**. Dissertação (mestrado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 2006.

ROSSNAGEL, et. al. Film modification by low energy ion bombardment during deposition. **Thin Solid Films**, v. 171, p. 143-156, 1989.

ROSSNAGEL, S. M. et. al. **Advanced surface coatings: a Handboof of surface engenieering**. Blackie & Sons Limited Glasgow and London, p. 15-40, 1991

SAATCI, A. E. et. al. Conduction Mechanism Analysis of Inversion Current in MOS Tunnel Diodes. **Materials Sciences and Applications**. v. 4, p. 794 – 801, 2013.

SANTOS, S. G. dos F.; Hasenack, C.M.; Salay, L.C.; Mertens, P.W. A less critical cleaning procedure for silicon wafers using diluted HF dip and boiling in isopropyl alcohol as final steps. **Journal Electrochemical Society**, v. 142, n. 3, p. 902-7, 1995a.

SANTOS, S. G. dos F.; Hasenack, C.M. Achievement of high quality thin gate oxides grown by rapid thermal oxidation. **Journal of Solid-State Devices and Circuits**, v. 3, n. 1, p. 1-9, 1995b.

SANTOS, S.G. dos F.; Hasenack, C.M.; Lopes, M.C.V.; Baranauskas, V. Rapid thermal oxidation of silicon with different thermal annealing cycles in nitrogen: Influence on surface micro-roughness and electrical characteristics. **Semiconductor Science and Technology**, v. 10, p. 990-6, 1995c.

SANTOS, S. G. dos F. **Oxidação térmica rápida do silício: influência dos procedimentos de limpeza e dos perfis temporais de temperatura na qualidade dos óxidos de porta MOS**. Tese (doutorado) – Escola Politécnica, Universidade de São Paulo, São Paulo, 1996.

SEDRA, A. S.; Smith, K. C. **Microeletrônica**. São Paulo: Pearson Prentice Hall, 2007.

SILVA, J. F. F. **Avaliação da resistência química e propriedades estruturais do sistema aço AISI M2 recoberto com TiN/MoS₂**. Tese (doutorado) – Universidade Federal de Minas Gerais, Minas Gerais, 2010.

SZE, S. M. **Physics of Semiconductor Devices**. 2nd ed. New York: Wiley, 1981

SZIKORA B. et. al. Background of the titanium nitride deposition. **Vacuum**, v.50, p. 273-276, 1998.

THACKRAY, A.; BROCK, D.C.; JONES, R. **Moore's Law: The Life of Gordon Moore, Silicon Valley's Quiet Revolutionary**. Basic Books, 2015 (ISBN: 978-0-465-05564-7)

VEXLER, M. I. et. al. Current model considering oxide thickness non-uniformity in a MOS tunnel structure. **Solid-State Electronics**, v. 45, p. 19 – 25, 2001.

YANG, Q. **Charged Silicon Nitride Films: Field-Effect Passivation of Silicon Solar Cells and a Novel Characterization Method through Lifetime Measurements**. MSc. (mestrado) – ARIZONA STATE UNIVERSITY, Arizona, 2014.

YAO, C. Y. et. al. Metal-Oxide-Semiconductor structure solar cell prepared by Low-Temperature (<400°C) anodization technique. **Journal of the Electrochemical Society**, v. 156, n. 3, p. H181-H183, 2009.

ANEXO 1

CAPACITÂNCIA DAS ARMADILHAS NA INTERFACE DIELÉTRICO- SEMICONDUTOR EM FUNÇÃO DA DISTRIBUIÇÃO EM ENERGIA

Neste anexo mostramos as equações que expressam, em condições de equilíbrio a capacitância de estado de interface $C_{it}(\psi_S)$ em função das densidades de estados de interface de aceitadores e de doadores D_{it}^a e D_{it}^d , respectivamente (Nicollian, 1982). Seja Q_{it}^a a densidade de cargas armadilhadas na interface do tipo aceitadoras e Q_{it}^d a densidade de cargas armadilhadas na interface do tipo doadoras, então:

$$Q_{it}^a \leq 0, \quad Q_{it}^d \geq 0 \quad (\text{A1.1})$$

E

$$Q_{it} = Q_{it}^a + Q_{it}^d \quad (\text{A1.2})$$

Figura A.1: Diagrama de bandas de energias para a estrutura MOS com as convenções e referências adotadas para dedução da relação entre a capacitância de estados de interface e a densidade de estados de interface

Fonte: Autor

É possível estabelecer uma relação entre Q_{it} e D_{it} . Para isso vamos utilizar as convenções e referências de alguns potenciais como mostrado na figura A.1. Na figura A.1, φ_S representa um potencial medido do nível intrínseco até um determinado nível dentro da banda proibida.

Em primeira aproximação, podemos utilizar a estatística de Fermi-Dirac para determinar o numero de armadilhas ocupadas (f_0). Desta forma (Nicollian, 1982):

$$f_0(x) = \frac{1}{1 + e^{\left(\frac{-x}{kT/q}\right)}} \quad (A1.3)$$

e também teremos (Nicollian, 1982):

$$Q_{it}^a(\psi_S) = -q \int_{\frac{-E_g}{2q}}^{\frac{E_g}{2q}} f_0(\varphi_S + \psi_S + \phi_F) D_{it}^a(\varphi_S) d(\varphi_S) \quad (A1.4)$$

E

$$Q_{it}^d(\psi_S) = q \int_{\frac{-E_g}{2q}}^{\frac{E_g}{2q}} 1 - [f_0(\varphi_S + \psi_S + \phi_F)] D_{it}^d(\varphi_S) d(\varphi_S) \quad (A1.5)$$

Utilizando a eq. A1.2 temos:

$$Q_{it}(\psi_S) = q \int_{\frac{-E_g}{2q}}^{\frac{E_g}{2q}} D_{it}^d(\varphi_S) d(\varphi_S) - q \int_{\frac{-E_g}{2q}}^{\frac{E_g}{2q}} f_0(\varphi_S + \psi_S + \phi_F) [D_{it}^a(\varphi_S) + D_{it}^d(\varphi_S)] d(\varphi_S) \quad (A1.6)$$

Derivando a eq. A1.6 temos:

$$\frac{dQ_{it}(\psi_S)}{d\psi_S} = -q \int_{-\frac{E_g}{2q}}^{\frac{E_g}{2q}} \frac{\partial f_0(\varphi_S + \psi_S + \phi_F)}{\partial \psi_S} [D_{it}^a(\varphi_S) + D_{it}^d(\varphi_S)] d(\varphi_S) \quad (\text{A1.7})$$

onde:

$$\frac{\partial f_0(\varphi_S + \psi_S + \phi_F)}{\partial \psi_S} = \frac{q}{kT} f_0(1 - f_0) \quad (\text{A1.8})$$

A função $f_0(1 - f_0)$ apresenta um pico fortemente pronunciado para argumento nulo, ou seja, $\varphi_S = -\psi_S - \phi_F = -\phi_S$. Considerando que D_{it} não varie muito em torno de $-\phi_S$, podemos escrever:

$$\frac{dQ_{it}(\psi_S)}{d\psi_S} \cong -q D_{it}(-\phi_S) \int_{-\frac{E_g}{2q}}^{\frac{E_g}{2q}} \frac{\partial f_0(\varphi_S + \psi_S + \phi_F)}{\partial \psi_S} d(\varphi_S) \quad (\text{A1.9})$$

Mas:

$$\frac{\partial f_0}{\partial \psi_S} = \frac{\partial f_0}{\partial \varphi_S} \quad (\text{A1.10})$$

Então:

$$\frac{dQ_{it}(\psi_S)}{d\psi_S} \cong -q D_{it}(-\phi_S) \int_{-\frac{E_g}{2q}}^{\frac{E_g}{2q}} \frac{\partial f_0(\varphi_S + \psi_S + \phi_F)}{\partial \varphi_S} d(\varphi_S) \quad (\text{A1.11})$$

$$\frac{dQ_{it}(\psi_S)}{d\psi_S} \cong -q D_{it}(-\phi_S) \left\{ f_0 \left(\frac{E_g}{2q} + \psi_S + \phi_F \right) - f_0 \left(-\frac{E_g}{2q} + \psi_S + \phi_F \right) \right\}$$

(A1.12)

A primeira parcela do termo entre chaves aproxima-se de 1 e o segundo termo entre chaves aproxima-se de 0, dessa forma:

$$\frac{dQ_{it}(\psi_S)}{d\psi_S} \cong -q D_{it}(-\phi_S)$$

(A1.13)

A derivada da carga das armadilhas $Q_{it}(\psi_S)$ em relação ao potencial de superfície ψ_S é a capacitância das armadilhas $C_{it}(\psi_S)$, ou seja:

$$C_{it}(\psi_S) \cong q D_t(-\phi_S)$$

(A1.14)

onde $\phi_S = -\psi_S$ é medido de acordo com a figura A.1.

O potencial de superfície ψ_S esta relacionado com o potencial de porta V_G através da seguinte equação:

$$V_G = \psi_S + \frac{\sqrt{2 q N_A \epsilon_0 \epsilon_{Si} \psi_S}}{C_{OX}} + \phi_{MS} - \frac{Q_{SS}}{C_{OX}} - \frac{Q_{it}(\phi_S)}{C_{OX}}$$

(A1.15)

onde ϕ_{MS} é a diferença de função trabalho entre a porta e o semicondutor e Q_{SS} é a carga efetiva dentro do dielétrico de porta.

ANEXO 2

CURVAS PARA DIFERENTES DISPOSITIVOS MEDIDOS EM DIFERENTES REGIÕES DA AMOSTRA.

2.1. Dispositivos com porta de Al e área de $300\mu\text{m} \times 300\mu\text{m}$ (amostra A1): Curvas C-V (esquerda) e G-V (direita). (Fonte: Autor)

2.2. Dispositivos com porta de Al e área de $300\mu\text{m} \times 300\mu\text{m}$ (amostra B1): Curvas C-V (esquerda) e G-V (direita). (Fonte: Autor)

2.3. Dispositivos com porta de TiN e área de $300\mu\text{m} \times 300\mu\text{m}$ (amostra C1): Curvas C-V (esquerda) e G-V (direita). (Fonte: Autor)

2.4. Dispositivos com porta de Al e área de $700\mu\text{m} \times 700\mu\text{m}$ (amostra A2): Curvas C-V (esquerda) e G-V (direita). (Fonte: Autor)

2.5. Dispositivos com porta de Al e área de $700\mu\text{m} \times 700\mu\text{m}$ (amostra B2): Curvas C-V (esquerda) e G-V (direita). (Fonte: Autor)

2.6. Dispositivos com porta de TiN e área de $700\mu\text{m} \times 700\mu\text{m}$ (amostra C2): Curvas C-V (esquerda) e G-V (direita). (Fonte: Autor)

2.7. Dispositivos com porta de Al e área de $300\mu\text{m} \times 300\mu\text{m}$ (amostra A1): Curvas J-V. (Fonte: Autor)

2.8. Dispositivos com porta de Al e área de $300\mu\text{m} \times 300\mu\text{m}$ (amostra B1): Curvas J-V. (Fonte: Autor)

2.9. Dispositivos com porta de TiN e área de $300\mu\text{m} \times 300\mu\text{m}$ (amostra C1): Curvas J-V. (Fonte: Autor)

2.10. Dispositivos com porta de Al e área de $700\mu\text{m} \times 700\mu\text{m}$ (amostra A2): Curvas J-V. (Fonte: Autor)

2.11. Dispositivos com porta de Al e área de $700\mu\text{m} \times 700\mu\text{m}$ (amostra B2): Curvas J-V. (Fonte: Autor)

2.12. Dispositivos com porta de TiN e área de $700\mu\text{m} \times 700\mu\text{m}$ (amostra C2): Curvas J-V. (Fonte: Autor)

2.13. Dispositivos com porta de Al e área de 300 μm x300 μm (amostra A1): Curvas 1/C²-V. (Fonte: Autor)

2.14. Dispositivos com porta de Al e área de 300 μm x300 μm (amostra B1): Curvas 1/C²-V. (Fonte: Autor)

2.15. Dispositivos com porta de TiN e área de 300 μm x300 μm (amostra C1): Curvas 1/C²-V. (Fonte: Autor)

2.16. Dispositivos com porta de Al e área de 700μm x 700μm (amostra A2): Curvas 1/C²-V. (Fonte: Autor)

2.17. Dispositivos com porta de Al e área de 700 μm x700 μm (amostra B2): Curvas 1/C²-V. (Fonte: Autor)

2.18. Dispositivos com porta de TiN e área de 700 μm x700 μm (amostra C2): Curvas 1/C²-V. (Fonte: Autor)

ANEXO 3

CÁLCULOS PARA OBTENÇÃO DOS PARÂMETROS A PARTIR DA INCLINAÇÃO DAS CURVAS DOS GRÁFICOS $1/C^2 \times V$

Neste anexo serão expressos os cálculos utilizados para obtenção dos parâmetros W_d , N_A e ϕ_F a partir do valor da inclinação da reta dos gráficos de $1/C^2 \times V$.

Partindo da expressão para a largura da região de depleção (W_d):

$$W_d = \sqrt{\frac{2\varepsilon_0\varepsilon_{Si}}{qN_A}(V_G + 2\phi_F)} \quad (A3.1)$$

Onde ε_0 é a permissividade do vácuo, ε_{Si} é a permissividade do silício, q é a carga do elétron, N_A é a dopagem do substrato, V_G é a tensão aplicada a porta do dispositivo e ϕ_F o potencial de Fermi, chamaremos:

$$k = \sqrt{\frac{2\varepsilon_0\varepsilon_{Si}}{qN_A}} \quad (A3.2)$$

E, portanto podemos escrever:

$$W_d = k\sqrt{(V_G + 2\phi_F)} \quad (A3.3)$$

Sabendo que também podemos escrever:

$$W_d = \frac{\varepsilon_0\varepsilon_{Si}A}{C} \quad (A3.4)$$

E reagrupar como:

$$C = \frac{\varepsilon_0 \varepsilon_{Si} A}{W_d} \quad (A3.5)$$

Onde C corresponde a capacitância do dispositivo e A a sua respectiva área.

Substituindo o valor de W_d da eq. A3.3 em A3.5 temos:

$$C = \frac{\varepsilon_0 \varepsilon_{Si} A}{k \sqrt{(V_G + 2\phi_F)}} \quad (A3.6)$$

Chamaremos:

$$k_2 = \frac{\varepsilon_0 \varepsilon_{Si} A}{k} \quad (A3.7)$$

E, portanto, ficamos com:

$$C = \frac{k_2}{\sqrt{(V_G + 2\phi_F)}} \quad (A3.8)$$

Elevando os dois lados ao quadrado e invertendo a expressão temos:

$$\frac{1}{C^2} = \frac{V_G + 2\phi_F}{k_2^2} \quad (A3.9)$$

Sabendo dos gráficos de $1/C^2$ que a inclinação da reta (coeficiente angular) é dada por:

$$\operatorname{tg} \alpha = \frac{\Delta\left(\frac{1}{C^2}\right)}{\Delta V_G} \quad (\text{A3.10})$$

Utilizando A3.9 para calcular a inclinação da curva ($\operatorname{tg} \alpha$), temos:

$$\operatorname{tg} \alpha = \frac{1}{k_2^2} \quad (\text{A3.11})$$

Substituindo A3.7 em A3.11 temos:

$$\operatorname{tg} \alpha = \frac{1}{\left(\frac{\varepsilon_0 \varepsilon_{Si} A}{k}\right)^2} = \frac{k^2}{(\varepsilon_0 \varepsilon_{Si} A)^2} \quad (\text{A3.12})$$

Substituindo agora A3.2 em A3.12 ficamos com:

$$\operatorname{tg} \alpha = \frac{\left(\sqrt{\frac{2\varepsilon_0 \varepsilon_{Si}}{q N_A}}\right)^2}{(\varepsilon_0 \varepsilon_{Si} A)^2} = \frac{\frac{2\varepsilon_0 \varepsilon_{Si}}{q N_A}}{\varepsilon_0^2 \varepsilon_{Si}^2 A^2} \quad (\text{A3.13})$$

Simplificando obtemos:

$$\operatorname{tg} \alpha = \frac{2}{\varepsilon_0 \varepsilon_{Si} A^2 q N_A} \quad (\text{A3.14})$$

Isolando N_A em 3.15 chegamos em:

$$N_A = \frac{2}{\varepsilon_0 \varepsilon_{Si} A^2 q \operatorname{tg} \alpha}$$

(A3.15)

E, a partir do valor obtido para N_A podemos obter ϕ_F a partir da expressão convencionada:

$$\phi_F = \frac{KT}{q} \ln\left(\frac{N_A}{n_i}\right)$$

(A3.16)

Onde K é a constante de Boltzmann, T é a temperatura, q a carga do elétron, N_A a dopagem do substrato e n_i a concentração intrínseca de portadores.