Sergio Andrés Chaparro Moreno

**Projeto de *LNAs CMOS* para Radiofrequência
usando Programação Geométrica**

Dissertação apresentada à Escola Politécnica
da Universidade de São Paulo para obtenção do
Título de Mestre em Ciências.

São Paulo
2013

Sergio Andrés Chaparro Moreno

**Projeto de *LNAs CMOS* para Radiofrequência
usando Programação Geométrica**

Dissertação apresentada à Escola
Politécnica da Universidade de São
Paulo para obtenção do Título de Mestre
em Ciências.

Área de concentração:
Microeletrônica

Orientador:
Prof. Dr. Wilhelmus A. M. Van
Noije

São Paulo
2013

Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, 03 de Setembro de 2013

Assinatura do autor _____

Assinatura do orientador _____

Ficha Catalográfica

Moreno, Sergio Andrés Chaparro

Projeto de *LNAs CMOS* para Radiofrequência usando Programação Geométrica / S.C. Moreno - ed. rev. - São Paulo, 2013.

101 p.

Dissertação (Mestrado) – Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos.

1. Redes locais de computadores (projeto) 2. Programação geométrica 3. Radiofrequência I. Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II. t.

*A mis queridos padres Esperanza y
Gonzalo, y a mi churrita hermosa.*

AGRADECIMENTOS

Agradezco a mis padres por su cariño, orientación y apoyo incondicional, además por darme todas las herramientas necesarias para ir por la vida. A mis hermanos por creer siempre en mis capacidades y ser un buen ejemplo a seguir. A mi churrita por todo su cariño, comprensión, y apesar de la distancia, estar siempre pendiente animándome durante el desarrollo de este trabajo.

Agradeço ao professor de Wilhelmus pela confiança e orientação que levou este trabalho a bom termo.

Agradeço ao pessoal do LSI e do LSITEC. Em especial quero expressar minha gratidão a Silvana, Elisa, Tarciso, Jair, Paulo, Stelvio e ao Cícero da conceição (descanse em paz meu amigo), por me ajudar muitas vezes na edição de documentos, as medições dos chips, além dos problemas técnicos e burocráticos.

Gracias a mi colega y amigo Armando Ayala por toda la ayuda y orientación. A mis compañeros y colegas del CIDIC-LSI, Juan José Carrillo, Jorge Oliveros, Johanny Saenz, Tiago Weber, Fabian Cabrera y Hugo Hernandez. También agradezco al profesor Jose Amaya por sus aportes, y a todos los que directa o indirectamente contribuyeron en el desarrollo de este trabajo.

Por último agradezco a Diana Caro, Olga Rodríguez, Angelica Mora, Leidy Chaparro, Cesar Martínez, Marisol Martínez y Jennifer Zarate por continuar en contacto apesar de la distancia y los años.

Resumo

O objetivo desta dissertação é propor o projeto de amplificadores de baixo ruído (*LNAs*) do tipo banda estreita e banda larga em tecnologia *CMOS*. O projeto de *LNAs* de banda estreita é representado através de um método de otimização conhecido como programação geométrica. Também, neste trabalho foi projetada uma topologia para *LNAs* de banda larga, aplicando a programação geométrica durante a fase inicial de projeto. Os *layouts* de ambos os circuitos foram desenhados e fabricados usando três processos *CMOS* diferentes.

O aumento da utilização de circuitos digitais, está reduzindo e substituindo a quantidade de circuitos analógicos implementados nos sistemas atuais. Nos transceptores de radiofrequência, a maior parte dos circuitos foi substituída por circuitos digitais equivalentes. A razão para esta substituição é devido a sua escalabilidade, variações *PVT* (*Process, Voltage and Temperature*) baixas, e menor tempo de projeto, resultado de um fluxo altamente automatizado. A redução do tempo de projeto representa um *time-to-market* menor e custos mais baixos. No entanto, o amplificador de baixo ruído é um dos blocos de radiofrequência que permanecem principalmente no domínio analógico, tornando a redução do tempo de projeto mediante a otimização do fluxo analógico como um bom foco de estudo.

O *LNA* deve ser capaz de receber um sinal de baixa potência e alta frequência, e amplificá-lo adicionando o menor ruído possível, mantendo o casamento de impedâncias, baixo consumo de potência, e uma linearidade adequada a fim de evitar a distorção. Nesta dissertação, a maioria das especificações de desempenho citadas são formuladas rigorosamente e descritas como um programa geométrico. Além disso, vários *scripts* são escritos de forma a automatizar o fluxo de projeto. A programação geométrica é considerada como uma boa opção porque se o problema de otimização tem solução, o resultado é o ponto de otimização global, e pode ser atingido rapidamente (na ordem de segundos). Para um *LNA* fonte comum de banda estreita, o problema de projeto é completamente formulado como um programa geométrico, e alguns parâmetros normalmente desprezados, como as não idealidades dos indutores *CMOS* e a capacitância portadreno do transistor *MOS* são considerados no projeto. O problema de otimização é resolvido em minutos e testado em cinco processos *CMOS* diferentes, e para diferentes frequências de operação entre 1,5 GHz e 5 GHz. Os resultados são comparados e validados através de simulações, e dois *layouts* de *LNAs* para 2,45 GHz foram desenhados, fabricados e testados usando dois processos de 0,18 μm diferentes. Neste trabalho, também foi formulado um *LNA* de banda larga com cancelamento de ruído, e um bloco *LNA*-Misturador de banda larga é projetado incluindo a programação geométrica no cálculo da impedância de entrada e o cancelamento de ruído. Os *layouts* de dois protótipos diferentes do bloco *LNA*-Misturador de banda larga, operando na faixa de frequência entre 1 GHz e 5 GHz, foram desenhados e fabricados usando um processo de 0,18 μm .

Palavras-chave: *LNA*, Programação geométrica, Radiofrequência, frequência, Automação de projeto, Figura de ruído, Casamento de impedância, *CAD*, *CMOS*.

Abstract

This dissertation proposes the design of CMOS narrowband and wideband low noise amplifiers. The design problem of narrowband LNAs is represented as an optimization problem known as geometric programming. Furthermore, a topology for wideband LNAs is designed including the geometric programming in an early stage of the design. Both type of circuits were layouted and fabricated using three different CMOS processes.

The tendency to increase the number of applications for digital-intensive circuitry, is reducing and replacing the amount of analog circuits implemented on systems nowadays. In radiofrequency transceivers, most of the circuits have been replaced by a digital-intensive counterpart. Digital circuitry is preferred over the analog one due to its scalability, low PVT (Process, Voltage and Temperature) variations, and shorter designing time result of a highly automated flow. The reduction of the designing time represents a faster time-to-market and lower costs. However, the low noise amplifier is one of the radiofrequency blocks that remain mainly in the analog domain, thus reducing its designing time by optimizing an analog design flow become a good focus of study.

The LNA should be capable of receiving a low power and high frequency signal and amplify it adding the minimum noise possible, while maintaining good impedance matching, low power consumption and an adequate linearity in order to avoid distortion. In this dissertation, most of the performance parameters aforementioned are formulated rigorously and described as a geometric program. Moreover, various scripts are written in order to automate the design flow. The geometric programming is considered a good option because if the optimization problem is feasible, the result is the global optimum and can be obtained in seconds. For a common source narrowband LNA, the design problem is fully formulated as a geometric program and some parameters commonly neglected, as the CMOS inductors non-idealities and the gate-drain capacitance of MOS transistor are considered. The optimization problem is solved in minutes and tested on five different CMOS processes at different operating frequencies between 1.5 GHz and 5 GHz. The results are compared and validated through simulations, and two layouts for 2.45 GHz LNAs are drawn, fabricated and tested using two different 0.18 μm processes. In addition, a noise canceling wideband LNA is formulated, and a wideband LNA-Mixer cell is designed by including the geometric programming to estimate the input impedance matching and assure the noise cancelation. The layouts of two different prototypes of the wideband LNA-Mixer cells for the 1 GHz-5 GHz frequency band are drawn and fabricated using a 0.18 μm process.

Key words: LNA, Geometric Programming, Radiofrequency, Frequency, Design Automation, Noise Figure, Impedance matching, CAD, CMOS.

Lista de Figuras

1.1	Estágios para casamento da impedância de entrada: (a) <i>CS</i> com resistência em paralelo; (b) <i>CS</i> com realimentação resistiva; (c) <i>CG</i> ; (d) <i>CS</i> com degeneração indutiva.	8
1.2	Técnica de <i>NC</i> : (a) Funcionamento da técnica; (b) <i>LNA</i> usando <i>NC</i>	9
1.3	Técnica de <i>CCC</i> : (a) Estágio <i>CG</i> com aumento da transcondutância; (b). Estágio de entrada de um <i>LNA</i> usando <i>CCC</i>	10
1.4	Realimentação resistiva: (a) Estágio <i>CS</i> com <i>ResF</i> ; (b). <i>LNA</i> usando <i>ResF</i>	11
1.5	Método <i>DS</i> : (a) Método <i>DS</i> modificado; (b) Sumidouro de <i>IMD3 PMOS</i> ; (c) Método com duplo <i>DS</i> ; (d) Coeficientes de terceira ordem da série de potências.	13
1.6	<i>LNA</i> banda larga usando amplificadores distribuídos.	14
1.7	Outros <i>LNAs</i> : (a) Estágio porta comum com <i>DF</i> ; (b) <i>LNA</i> usando <i>DF</i> ; (c) <i>LNA</i> banda larga usando inversores.	15
2.1	<i>LNA-CS</i> com degeneração indutiva.	19
2.2	Modelo do circuito de banda estreita para análise de pequenos sinais.	20
2.3	Cálculo de Z_{in} : (a) Teorema de <i>Miller</i> ; (b) Modelo equivalente para o <i>LNA</i>	21
2.4	Modelo do <i>LNA</i> de banda estreita para a análise de ruído.	25
2.5	Modelo para a análise de ruído das resistências.	28
2.6	Resultados de simulação variando-se a tensão V_{gs} de M_1 : (a) Ponto de interceptação de terceira ordem; (b) potência dissipada.	30
2.7	Comparação das equações formuladas: (a) Parte real da impedância de entrada; (b) Parte imaginária da impedância de entrada; (c) Fator de ruído; (d) Ganho de tensão.	34
3.1	<i>LNA</i> com cancelamento de ruído.	38
3.2	Modelo do circuito de banda larga para análise de pequenos sinais.	39

3.3	Modelo do <i>LNA</i> de banda larga para a análise de ruído.	46
3.4	Comparação das equações formuladas: (a) Parte real da impedância de entrada; (b) Parte imaginária da impedância de entrada; (c) Fator de ruído; (d) Ganho de tensão.	52
4.1	Diagrama de fluxo da metodologia de projeto usando programação geométrica.	57
4.2	Esquemático do <i>LNA</i> de banda estreita usando nas simulações.	58
4.3	Resultados principais para um <i>LNA</i> de banda estreita projetado para 1,5 GHz usando o processo da <i>TowerJazz</i>	61
4.4	Resultados principais para um <i>LNA</i> de banda estreita projetado para 1,8 GHz usando o processo da <i>XFAB</i>	62
4.5	Resultados principais para um <i>LNA</i> de banda estreita projetado para 2,45 GHz usando o processo da <i>AMS</i>	62
4.6	Resultados principais para um <i>LNA</i> de banda estreita projetado para 3,5 GHz usando o processo de 0,18 μm da <i>IBM</i>	63
4.7	Resultados principais para um <i>LNA</i> de banda estreita projetado para 5 GHz usando o processo de 0,13 μm da <i>IBM</i>	63
4.8	Resultados de simulação de <i>LNAs</i> projetados para diferentes frequências de operação:(a) Figura de ruído; (b) Ganho de tensão; (c) Coeficiente de reflexão de entrada; (d) Interceptação de terceira ordem; (e) Consumo de potência; (f) Isolamento reverso.	64
4.9	Esquemático do <i>LNA</i> de banda larga usado nas simulações.	66
4.10	Resultados de simulação dos <i>LNAs</i> de banda larga projetados:(a) Figura de ruído; (b) Ganho; (c) Coeficiente de reflexão de entrada; (d) Coeficiente de reflexão de saída; (e) Parte real da impedância de entrada; (f) Parte imaginária da impedância de entrada.	69
4.11	Vista esquemática completa do <i>LNA</i> de banda estreita implementado.	71
4.12	<i>Layout</i> do <i>LNA</i> de banda estreita usando o processo <i>XC018LP</i> da <i>XFAB</i>	73

4.13	Resultados pós- <i>layout</i> do <i>LNA</i> de banda estreita projetado no processo da <i>XFAB</i> : (a) Figura de ruído e coeficiente de reflexão da entrada; (b) Ganho e coeficiente de reflexão da entrada; (c) Intercepção de terceira ordem; (d) Fator e medida de estabilidade.	74
4.14	<i>Layout</i> do <i>LNA</i> de banda estreita usando o processo <i>TS018SL-5MIL</i> da <i>TowerJazz</i>	76
4.15	Resultados pós- <i>layout</i> do <i>LNA</i> de banda estreita projetado no processo da <i>TowerJazz</i> : (a) Figura de ruído e coeficiente de reflexão da entrada; (b) Ganho e coeficiente de reflexão da entrada; (c) Intercepção de terceira ordem; (d) Fator e medida de estabilidade.	76
4.16	Vista esquemática completa do bloco <i>LNA</i> -misturador de banda larga projetado.	77
4.17	<i>Layouts</i> dos protótipos dos blocos <i>LNA</i> -misturador de banda larga usando o processo <i>cmrf7sf</i> da <i>IBM</i> : (a) Versão sem indutor; (b) Versão com indutor.	78
4.18	Resposta transiente dos blocos <i>LNA</i> -misturador de banda larga: (a) Sinal de saída sem cancelamento do <i>LO</i> ; (b) Sinal de saída com cancelamento do <i>LO</i>	79
4.19	Resultados pós- <i>layout</i> dos blocos <i>LNA</i> -misturador de banda larga projetadas no processo da <i>IBM</i> : (a) Figura de ruído de banda lateral única; (b) Ganho de tensão; (c) Coeficiente de reflexão da entrada; (d) Intercepção de terceira ordem.	80
4.20	Microfotografia dos <i>LNAs</i> de banda estreita: (a) <i>XFAB</i> ; (b) <i>TowerJazz</i>	81
4.21	Microfotografia dos blocos <i>LNA</i> -misturador de banda larga usando o processo da <i>IBM</i> : (a) Versão sem indutor; (b) Versão com indutor.	81
4.22	Resultados experimentais parciais do <i>LNA</i> da <i>Towerjazz</i> : (a) Figura de ruído e coeficiente de reflexão da entrada; (b) Ganho e coeficiente de reflexão da saída; (c) <i>Set up</i> de medida.	82
4.23	Resultados experimentais parciais do <i>LNA</i> da <i>XFAB</i> : (a) Figura de ruído e coeficiente de reflexão da entrada; (b) Ganho e coeficiente de reflexão da saída; (c) <i>Set up</i> de medida; (d) Vista do analisador de redes.	83
A.1	Metodologia proposta para a exploração automática do espaço de projeto do <i>LNA</i> de banda estreita.	90
A.2	Figura de ruído resultado de diferentes simulações.	91
A.3	Ganho resultado de diferentes simulações.	92

A.4	Interceptação de terceira ordem resultado de diferentes simulações.	92
A.5	Consumo de potência resultado de diferentes simulações.	93
A.6	Casamento da impedância de entrada garantido nas diferentes simulações. . . .	93
A.7	Indutância de porta obtida para casar a impedância de entrada nas simulações. .	94
A.8	Indutância de degeneração obtida para casar a impedância de entrada nas simulações.	94
A.9	Casamento da impedância de saída garantido nas diferentes simulações.	95
A.10	Isolamento reverso resultado de diferentes simulações.	95

Lista de Tabelas

1.1	Estado da arte dos <i>LNAs</i> banda estreita.	4
1.2	Estado da arte dos <i>LNAs</i> banda larga.	6
4.1	Restrições dos dispositivos segundo o processo usado.	56
4.2	Resultados dos PGs resolvidos para diferentes tecnologias e frequências de operação.	59
4.3	Dimensões dos dispositivos obtidas nos PGs resolvidos.	60
4.4	Resultados das variáveis do transistor modeladas.	60
4.5	Resultados de PGs resolvidos para <i>LNAs</i> de banda larga em diferentes tecnologias.	66
4.6	Resultados de algumas das variáveis dos transistores modeladas para os <i>LNAs</i> de banda larga.	67
4.7	Dimensões dos dispositivos obtidas nos PGs resolvidos para os <i>LNAs</i> de banda larga.	68
4.8	Dimensionamento do <i>LNA</i> de banda estreita em <i>XFAB</i>	72
4.9	Resultados de projeto do <i>LNA</i> de banda estreita em 0,18 μ m da <i>XFAB</i>	73
4.10	Dimensionamento do <i>LNA</i> de banda estreita em <i>TowerJazz</i>	75
4.11	Resultados de projeto do <i>LNA</i> de banda estreita em 0,18 μ m da <i>TowerJazz</i>	75
4.12	Dimensionamento dos blocos <i>LNA</i> -Misturador em <i>IBM</i>	78
4.13	Resultados pós- <i>layout</i> dos blocos <i>LNA</i> -misturador de banda larga em 0,18 μ m da <i>IBM</i>	79
4.14	Resultados parciais das medidas do chip da <i>TowerJazz</i>	83
4.15	Resultados parciais das medidas do chip da <i>XFAB</i>	84

Lista de abreviaturas e siglas

ADC	<i>Analog-to-Digital Converter</i> - Conversor analógico-digital
AMS	<i>Austria MicroSystems</i>
ASITIC	<i>Analysis and Simulation of Spiral Inductors and Transformers for ICs</i> - Análise e simulação de indutores em espiral e transformadores para circuitos integrados
CAD	<i>Computer-Aided Design</i> - Projeto assistido por computador
CCC	<i>Capacitive Cross-Coupling</i> - Acoplamento capacitivo cruzado
CG	<i>Common Gate</i> - Porta comum
CMOS	<i>Complementary Metal-Oxide Semiconductor</i> - Semicondutor metal-óxido complementar
CR	<i>Cognitive Radio</i> - Rádio cognitivo
CS	<i>Common Source</i> - Fonte comum
CVX	<i>MATLAB Software for Disciplined Convex Programming</i> - Software do MATLAB para programação convexa disciplinada
DA	<i>Distributed Amplifier</i> - Amplificador distribuído
DF	<i>Dual Feedback</i> - Dupla realimentação
DS	<i>Derivative Superposition</i> - superposição derivada
ESD	<i>Electrostatic Discharge</i> - Descarga eletrostática
GAMS	<i>General Algebraic Modeling System</i> - Sistema de modelagem algébrica geral
IBM	<i>International Business Machines</i> - Negócio internacional de máquinas
IMD3	<i>Third Order Intermodulation Distortion</i> - Distorsões por intermodulação de terceira ordem

LNA	<i>Low Noise Amplifier</i> - Amplificador de baixo ruído
LVS	<i>Layout Versus Schematic</i> - Layout contra esquemático
NC	<i>Noise Canceling</i> - Cancelamento de ruído
NMOS	<i>N-type Metal-Oxide Semiconductor</i> - Semicondutor metal-óxido do tipo N
PA	<i>Power Amplifier</i> - Amplificador de potência
PG	Programa geométrico ou programação geométrica
PLL	<i>Phase-Locked Loop</i> - Malha de captura de fase
PMOS	<i>P-type Metal-Oxide Semiconductor</i> - Semicondutor metal-óxido do tipo P
ResF	<i>Resistive-Feedback</i> - Realimentação resistiva
RF	Radiofrequência
RR	<i>Reconfigurable Radio</i> - Rádio reconfigurável
SDR	<i>Software-Defined Radio</i> - Rádio definido por software
TOMLAB	<i>Optimization Environment for Fast and Robust Large-Scale Optimization in MATLAB</i> - Ambiente de otimização para otimização rápida e robusta em larga escala em MATLAB
UWB	<i>Ultra-Wide Band</i> - Banda ultra larga
VCO	<i>Voltage-Controlled Oscillator</i> - Oscilador controlado por tensão
VPCD	<i>Virtuoso Passive Component Designer</i> - Desenhador de componentes passivos do Virtuoso
WLAN	<i>Wireless Local Area Network</i> - Rede de área local sem fio

Lista de símbolos

f_T	Frequência de ganho unitário de corrente do transistor
NF	Figura de ruído
P_{IIP3}	Ponto de intercepção de terceira ordem referido à entrada
S_{11}	Coeficiente de reflexão na entrada
Z_{in}	Impedância de entrada
g_{mi}	Transcondutância do transistor i
C_{gsi}	Capacitância porta-fonte do transistor i
L_s	Indutor de degeneração
L_g	Indutor ligado à porta de um transistor
M_i	Transistor <i>MOS</i> i
R_f	Resistência de realimentação
V_{gsi}	Tensão porta-fonte do transistor i
g_3	Componente de terceira ordem da corrente de dreno do transistor
R_S	Resistência característica da fonte do sinal de entrada
$f_o(x)$	Função objetivo de um programa geométrico
$f_i(x)$	Função restrição tipo desigualdade de um programa geométrico
$g_j(x)$	Função restrição tipo igualdade de um programa geométrico
L_d	Indutor de carga
C_L	Capacitância de carga
v_{inRF}	Fonte do sinal de entrada tipo RF
Z_{Lg}	Impedância equivalente do indutor de porta
Z_{Ls}	Impedância equivalente do indutor de degeneração
r_{gi}	Resistência de porta do transistor i
Z_{Cgsi}	Impedância equivalente da capacitância porta-fonte do transistor i
Z_{Cgdi}	Impedância equivalente da capacitância porta-dreno do transistor i
Z_{Cgbi}	Impedância equivalente da capacitância porta-corpo do transistor i
g_{mbi}	Transcondutância de corpo do transistor i
r_{dsi}	Resistência porta-dreno do transistor i
V_{sbi}	Tensão fonte-corpo do transistor i

C_{gbi}	Capacitância porta-corpo do transistor i
C_{gdi}	Capacitância porta-dreno do transistor i
A_{mi}	Ganho de <i>Miller</i> do transistor i
Z_{Lsrefi}	Impedância de degeneração referida ao nó i
$Re\{Z_{in}\}$	Parte real da impedância de entrada
R_{Lg}	Resistência série do indutor de porta
R_{Ls}	Resistência série do indutor de degeneração
$Im\{Z_{in}\}$	Parte imaginária da impedância de entrada
ω	Frequência angular
i_o	Corrente de saída do circuito
i_{oi}	Corrente de saída percorrendo o transistor i
I_i	Corrente através da impedância porta-dreno do transistor i
G_{LNA}	Ganho de transcondutância do amplificador de baixo ruído
Z_{out}	Impedância de saída
A_{vLNA}	Ganho de tensão do amplificador de baixo ruído
f	Frequência
$i_{ni,g}$	Raiz do valor quadrático médio da corrente de ruído da porta do transistor i
$i_{ni,d}$	Raiz do valor quadrático médio da corrente de ruído do canal do transistor i
F_{Mi}	Fator de ruído do estágio formado pelo transistor i
$\overline{i_{n,o}^2}$	Densidade espectral de potência da corrente de ruído total na saída
$\overline{i_{n,Rs}^2}$	Densidade espectral de potência da corrente de ruído na saída devido à fonte do sinal de entrada
$\overline{i_{ni,d}^2}$	Densidade espectral de potência da corrente de ruído do canal do transistor i
$\overline{i_{ni,g}^2}$	Densidade espectral de potência da corrente de ruído de porta do transistor i
c	Fator de correlação entre o ruído de porta e o ruído de canal do transistor
Δf	Largura de banda de ruído
γ	Fator de excesso de ruído no dreno do transistor
δ	Fator de excesso de ruído induzido na porta do transistor
K	Constante de <i>Boltzmann</i>
T	Temperatura
g_{ds0i}	Condutância do transistor i quando $V_{DS} = 0$
g_{dsi}	Condutância dreno-fonte do transistor i
$\overline{v_{n,Rs}^2}$	Densidade espectral de potência da tensão de ruído da fonte de sinal de entrada
$i_{n,o}$	Raiz do valor quadrático médio da corrente de ruído total na saída
$\overline{v_{n,R}^2}$	Densidade espectral de potência da tensão de ruído de uma resistência
F_{Ri}	Fator de ruído devido à resistência i

F_{LNA}	Fator de ruído do amplificador de baixo ruído
NF_{LNA}	Figura de ruído do amplificador de baixo ruído
Q_{Li}	Fator de qualidade do indutor i
I_{Di}	Corrente do dreno do transistor i
W_i	Largura do canal do transistor i
R_{sq}	Resistência por quadrado do material de porta do transistor
n_{fi}	Número de dedos do <i>layout</i> do transistor i
L_i	Comprimento do canal do transistor i
P_D	Potência dissipada
V_{DD}	Tensão de alimentação
R_o	Resistência de saída
W_{fi}	Largura dos dedos do transistor i
R_{Ld}	Resistência série do indutor de carga
R_{oLd}	Resistência equivalente em paralelo do indutor de carga
Z_{inMi}	Impedância de entrada do estágio formado pelo transistor i
R_1	Resistência de carga do estágio de entrada do <i>LNA</i> com cancelamento de ruído
R_L	Resistência de carga do estágio de saída do <i>LNA</i> com cancelamento de ruído
G_{Mi}	Ganho de transcondutância do estágio formado pelo transistor i
$i_{ni,o}$	Raiz do valor quadrático médio da corrente de ruído do estágio formado pelo transistor i
$\overline{i_{nM1,o}^2}$	Densidade espectral de potência da corrente de ruído na saída devido ao estágio formado pelo transistor M_1
$\overline{i_{ni,o}^2}$	Densidade espectral de potência da corrente de ruído do estágio formado pelo transistor i

Sumário

1	Introdução	1
1.1	Objetivos	3
1.2	Estado da arte	3
1.2.1	<i>LNAs</i> de banda estreita	3
1.2.2	<i>LNAs</i> de banda larga	5
1.3	Topologias e técnicas para projeto de <i>LNAs</i>	7
1.3.1	Compromisso máxima transferência de potência - figura de ruído . . .	7
1.3.2	Cancelamento de ruído	9
1.3.3	Acoplamento usando capacitores cruzados	10
1.3.4	Realimentação resistiva	11
1.3.5	Método de superposição derivada	12
1.3.6	Outras topologias	14
1.4	Estrutura do texto	16
2	Formulação de projeto de um <i>LNA</i> de banda estreita usando programação geométrica	17
2.1	Programação Geométrica	17
2.2	Forma padrão de um programa geométrico	18
2.3	Formulação de projeto de um <i>LNA</i> de banda estreita	19
2.3.1	Análise de pequenos sinais	19
2.3.2	Análise de ruído	24

2.4	Considerações para aplicar a programação geométrica no projeto do <i>LNA</i> de banda estreita	29
2.4.1	Linearidade	29
2.4.2	Modelagem do transistor	30
2.4.3	Outras considerações	31
2.5	Resumo da formulação de projeto do <i>LNA</i> de banda estreita	33
2.6	Forma padrão do PG para o <i>LNA</i> de banda estreita	35
3	Formulação de projeto de um <i>LNA</i> de banda larga usando programação geométrica	37
3.1	Formulação de projeto de um <i>LNA</i> de banda larga	37
3.1.1	Análise de pequenos sinais	38
3.1.2	Análise de ruído	45
3.2	Considerações para aplicar programação geométrica no projeto do <i>LNA</i> de banda larga	50
3.3	Resumo da formulação de projeto do <i>LNA</i> de banda larga	52
3.4	Forma padrão do PG para o <i>LNA</i> de banda larga	54
4	Projeto, simulação e fabricação dos <i>LNAs</i>	55
4.1	Resultados do <i>LNA</i> de banda estreita	56
4.1.1	Automação de projeto	56
4.1.2	Resultados dos diferentes <i>LNAs</i> projetados	58
4.1.3	Resumo dos resultados	64
4.2	Resultados do <i>LNA</i> de banda larga	65
4.3	<i>Layouts</i> e resultados pós- <i>layout</i>	70
4.3.1	Resultados pós- <i>layout</i> dos <i>LNAs</i> de banda estreita	71
4.3.2	Resultados pós- <i>layout</i> dos blocos <i>LNA</i> -misturador de banda larga usando o processo de 0,18 μm da <i>IBM</i>	77

4.4	<i>Chips</i> fabricados	80
4.4.1	Resultados parciais de medida dos <i>LNAs</i> de banda estreita	81
5	Conclusões e trabalhos futuros	85
	Apêndice A – Exploração do espaço de projeto do <i>LNA</i> de banda estreita	89

1 Introdução

Nos últimos anos a idéia de ter transceptores versáteis, tais como aqueles usados para os rádios definidos por software (*SDR, Software-Defined Radio*), rádios cognitivos (*CR, Cognitive Radio*) e rádios reconfiguráveis (*RR, Reconfigurable Radio*) tem se tornado uma realidade. Como consequência, a necessidade de transceptores para radiofrequência (RF) predominantemente digitais (*Digital-Intensive*) e operando no domínio do tempo, aumentou e tornou-se um foco interessante de estudo para diferentes pesquisadores na área acadêmica e na indústria [1–7]. Como mencionado em [3]: “*In a deep-submicron CMOS process, time-domain resolution of a digital signal edge transition is superior to voltage resolution of analog signals,*” o que significa que, à medida que as tensões de alimentação diminuem e os transistores tornam-se mais rápidos, considera-se mais adequado manipular a informação no domínio do tempo discreto do que no domínio da tensão e o tempo contínuo. Além disso, em comparação com os circuitos analógicos, os circuitos digitais são menos sensíveis às variações do processo, facilmente dimensionados a partir de uma tecnologia para outra, e o seu fluxo de projeto está altamente automatizado. Assim, o tempo de colocação no mercado (*Time to Market*) de uma solução completamente digital ou majoritariamente digital, é menor do que uma solução analógica/RF, diminuindo os custos.

Até agora, a maioria dos circuitos do transceptor foram convertidos para o domínio digital, até mesmo alguns dos circuitos do *Front-End* [3–5]. Existem algumas abordagens para osciladores controlados por tensão (*VCO, Voltage Controlled Oscillator*) e amplificadores de potência (*PA, Power Amplifier*), usando circuitos predominantemente digitais, loops de controle além de comutação e armazenamento em capacitores para criar ou manipular sinais discretos [4–7]. Nestes trabalhos e nos anteriores, alguns conceitos novos foram introduzidos, como por exemplo, a conversão RF-para-digital e digital-para-RF. O primeiro é conseguido através de um misturador de subamostragem, ou um conversor analógico-digital (*ADC, Analog-to-Digital Converter*) baseado em um *VCO*. O segundo, através da integração do *ADC*, o misturador de *up-conversion* e o amplificador de potência em um único bloco. Além disso, em [3] o primeiro sintetizador de frequência completamente digital é apresentado. No entanto, na cadeia

de recepção o amplificador de baixo ruído (*LNA*, *Low Noise Amplifier*) é necessário, assim como o bloco predominantemente analógico restante continua a ser um importante foco de pesquisa, seja para encontrar uma solução mais adequada para os novos requerimentos nos transceptores (por exemplo em [2]), ou substituí-lo usando a conversão RF-para-digital nos sinais de baixa potência e alta frequência que provém da antena.

O *LNA* é o primeiro bloco na cadeia de recepção. Ele está encarregado de receber o sinal de baixa potência que provém da antena e amplificá-lo adicionando o menor ruído possível, mantendo um casamento da impedância de entrada adequado, ganho alto e um comportamento linear [8,9]. Este bloco afeta a faixa dinâmica do receptor inteiro, já que a figura de ruído define o mínimo nível do sinal de entrada permitido para garantir uma relação sinal-ruído adequada na saída, e a linearidade define o máximo nível do sinal de entrada permitido sem ter uma saída distorcida. Assim, um *LNA* deve ter uma figura de ruído baixa, com ganho elevado em toda a banda de interesse, alta linearidade em termos do ponto de interceptação de terceira ordem, casamento de impedâncias adequado a fim de ter uma transferência de potência ótima com a antena, e isolamento entre as portas de entrada e saída, consumindo o mínimo de potência e área, que são preocupações em cada circuito integrado hoje em dia. Sobre estas bases, a busca de novas topologias e técnicas para melhorar o desempenho e diminuir o tempo de projeto no domínio analógico ainda são importantes, que é o propósito principal deste trabalho.

O projeto de um amplificador de baixo ruído envolve muitos aspectos dependendo da aplicação, das especificações exigidas e do processo de fabricação. Mesmo assim, a função de cada *LNA* permanece igual: amplificar o sinal de baixa potência da antena. Como mencionado anteriormente, têm sido propostas diferentes topologias para atingir os requisitos dos diferentes padrões de comunicação e considerando os diferentes comportamentos existentes (banda estreita, banda larga, banda ultra larga e multi-padrão). Por exemplo, para aplicações de potência ultra baixa (tensão de alimentação baixa), o uso de transformadores é comum porque a queda de tensão através de dispositivos passivos não pode ser permitida. Outro exemplo é que para aplicações de banda estreita e baixo ruído, amplificadores de fonte comum são mais usados do que os de porta comum, que são mais adequados para banda larga [10]. Também o uso de indutores é comum, mas nos últimos anos com as novas tecnologias *Submicron* com alta f_T (frequência na qual o ganho de corrente cai para a unidade), as propostas sem indutores apareceram a fim de evitar tratar com o baixo fator de qualidade dos indutores integrados e o seu alto consumo de área não-escalável [1].

Através dos aspectos levantados, neste trabalho é proposto o projeto de amplificadores de baixo ruído para aplicações de banda estreita e banda larga, usando ferramentas para o projeto

assistido por computador (*CAD, Computer Aided Design*). A utilização destas ferramentas no fluxo de projeto reduz consideravelmente o tempo de projeto e consequentemente o custo. Neste caso em particular, será utilizada a programação geométrica como meio para alcançar um ponto de partida otimizado e trabalhar com maior facilidade e menor tempo com o problema N-dimensional de projetar um circuito analógico de radiofrequência. Além disso, se uma descrição matemática adequada do comportamento do circuito é feita, alguns dos compromissos mais importantes serão observados com maior precisão entre a matemática e as simulações posteriores.

1.1 Objetivos

- Formular o problema de projeto de um amplificador de baixo ruído de banda estreita em tecnologia *CMOS* como um programa geométrico, considerando o ruído, o ganho, o casamento de impedância de entrada, a linearidade e as não idealidades dos indutores nesta tecnologia.
- Projetar um amplificador de baixo ruído de banda larga em tecnologia *CMOS* e analisar a implementação da programação geométrica no fluxo de projeto.
- Desenhar os *layouts* para ambos *LNAs* e realizar as simulações pós-*layout*.
- Testar protótipos de *LNAs* fabricados.

1.2 Estado da arte

Para atualizar o estado-da-arte de trabalhos anteriores e ter uma visão sobre novas propostas e tendências, nesta seção são apresentados alguns trabalhos publicados recentemente e que envolvem o projeto de amplificadores de baixo ruído. A revisão é feita em dois grupos; Na tabela 1.1 são apresentados alguns projetos de banda estreita, e na tabela 1.2 são mostrados *LNAs* de banda larga e banda ultra larga (*UWB, Ultra Wide Band*).

1.2.1 *LNAs* de banda estreita

No trabalho relacionado [11], é apresentado um *LNA* diferencial com topologia cascode. Neste trabalho, o amplificador é tratado como uma cascata de dois estágios, sendo um primeiro estágio de fonte comum (*CS, Common Source*) e um segundo de porta comum (*CG, Porta comum*).

Tabela 1.1: Estado da arte dos *LNAs* banda estreita.

Referência	[11]	[12]	[13]*	[13]**	[14]	[15]	[16]
Processo [nm]	350	180	130	130	180	180	32
Frequência [GHz]	2,2	5	2,4	2,4	2,4	1,2	2,5
NF [dB]	1,92	4,1	2	1,2	3,9	1,8	3,5
Ganho [dB]	8,6	10,23	24	29	12,9	30,4 ^a	11
P_{IIP3} [dBm]	-2,55	-15	-11 ^b	-11 ^b	NA	NA	5
S_{11} [dB]	<-13	-17,9	-10,7	-7,6	<-8	<-14	<-13
Potência [mW]	16,2	0,8	2,6 ^b	2,3 ^b	14,4	3,6	19,8
Área [mm ²]	1,3	0,792	0,6	0,578	NA	0,66	0,35
Ano	2008	2009	2009	2009	2009	2010	2011

^a Ganho de Tensão.^b Dados do *core*.

Pelo fato de que os estágios *CG* têm maior ruído do que os *CS*, e também que o segundo estágio de uma cascata é importante para definir a linearidade, a redução do ruído e a melhora na linearidade é feita neste estágio usando o acoplamento com capacitores cruzados. O circuito apresenta uma figura de ruído baixa para a tecnologia, mas com alta dissipação de potência e consumo de área elevada devido ao uso de indutores *OnChip*. Por outro lado, a técnica de polarização direta do corpo e reutilização de corrente proposta em [12], permite ao amplificador operar com tensões de alimentação baixas diminuindo a dissipação de potência. A polarização direta do corpo consiste em aplicar uma tensão positiva no corpo do transistor *NMOS*, para reduzir a tensão de limiar e fazê-lo operar em inversão forte usando uma tensão porta-fonte menor. A técnica de reutilização de corrente usada consiste no empilhamento de dois estágios num mesmo caminho de corrente. O circuito apresenta a menor dissipação de potência relatada na tabela mas com uma figura de ruído alta.

Em [13] são apresentados dois *LNAs* projetados usando realimentação resistiva, a fim de reduzir o número de indutores usados pela topologia cascode com degeneração indutiva. Esta topologia tem três indutores dos quais dois são usados para garantir casamento da impedância de entrada com baixo ruído. A realimentação resistiva permite obter casamento de impedâncias usando apenas um indutor, além de aumentar o ganho e manter uma figura de ruído baixa. A versão * está totalmente integrada e a ** possui uma rede externa para o casamento da impedância de entrada. Devido ao fator de qualidade baixo dos indutores *CMOS*, a versão totalmente integrada tem um ruído maior e menor ganho do que a versão com componentes externos. No artigo relacionado [14], é proposta uma topologia *CG* diferencial usando indutores diferenciais *OnChip* para reduzir a área. Nesta topologia o ruído é reduzido por meio de duas técnicas: o acoplamento com capacitores cruzados, e a otimização do comprimento do canal. A primeira consiste no aumento da transcondutância do estágio para obter o casamento de

impedância na entrada com menor ruído. A segunda consiste em aumentar o comprimento do canal dos transistores de entrada cuidadosamente a fim de modificar o valor do fator de efeito de canal curto que têm influência sobre o ruído total.

Na referência [15] é apresentado um *LNA* com entrada simples e saída diferencial também conhecido como *balun* ativo. Este amplificador é adequado para a maioria das propostas de misturador que têm entradas e saídas diferenciais. Outra vantagem de usar ramos de sinal diferenciais em receptores é obter um ganho de tensão maior, evitar o ruído de modo comum e reduzir o efeito de algumas parasitas. Normalmente os baluns são implementados externamente, mas usá-los produz degradação do ganho e aumento do ruído. Assim, no trabalho relacionado, com uma correta polarização de ambos os ramos podem ser obtidos sinais com ganho igual e diferença de fase adequada. O circuito tem uma figura de ruído baixa, e consumo de potência menor do que os outros amplificadores diferenciais relacionados na tabela 1.1. Finalmente [16] introduz uma topologia de amplificador *Push-Pull* diferencial, além do uso de indutores acoplados um dentro do outro (*Nested*). A estrutura *Push-Pull* é produzida pelo empilhamento de dois *LNAs* com degeneração indutiva; um *NMOS* e um *PMOS*. Esta configuração melhora a linearidade aproveitando que a combinação das respostas complementares destes transistores gera uma transcondutância constante às mudanças na tensão de entrada. Os indutores são usados um dentro do outro a fim de reduzir a área e ter casamento da impedância de entrada adequado com baixo nível de ruído. O circuito *Push-Pull* atinge a menor área dos trabalhos relatados na tabela e a mais alta linearidade, mas com uma penalidade no consumo de potência.

1.2.2 *LNAs* de banda larga

Uma vez expostos alguns trabalhos do estado-da-arte dos amplificadores de baixo ruído banda estreita, em seguida serão apresentadas as topologias, técnicas e contribuições de diferentes autores para o projeto de amplificadores de banda larga e banda ultra larga.

No trabalho relacionado [17] é mostrado um *LNA* de dois estágios diferenciais para operar nas bandas de *WLAN*, *Bluetooth* e *UWB*. O circuito tem um estágio de entrada com reutilização de corrente e realimentação, seguido por um estágio par diferencial com um indutor ativo como carga para compensar o ganho e reduzir consideravelmente o consumo de área. O estágio de reutilização de corrente consiste de um transistor *NMOS* e um *PMOS* empilhados, a fim de aumentar a transcondutância para um ponto de operação fixo. O circuito apresenta um alto ganho, coeficiente de reflexão na entrada abaixo de -10 dB na faixa de frequência desejada, o

Tabela 1.2: Estado da arte dos *LNAs* banda larga.

Referência	[17]	[18]	[2]	[19]	[20]	[21] _{v1}	[21] _{v2}
Processo [nm]	65	130	65	180	90	65	65
Frequência [GHz]	1-10,5	3,1-10,6	0,05-10	1,5-7	0,002-2,3	0,1-10	0,1-5,2
NF [dB]	3,9-5	2,7-3,7	2,9-5,9	3-3,7	1,4 _{min}	2,7-3,3	2,9-5,4
Ganho [dB]	16,5	12,4	18-20 ^b	15	21 ^b	10,5	10,7
P_{IIP3} [dBm]	-5	-3,8	-11,2/-7	-4	-1,5	-3,5	-6
S_{11} [dB]	<-10	<-7,3	<-10	<-10	<-10 ^a	<-10	<-5
Potência [mW]	36	14,4	22	15	18	13,7	7
Área [mm ²]	0,021	0,031	0,002	0,98	0,06	0,02	0,03
Ano	2009	2010	2010	2011	2011	2012	2012

^a Até 1,6 GHz.^b Ganho de tensão.

que indica um casamento de impedâncias na entrada adequado, mas possui um alto consumo de potência. No artigo [18] é apresentado um amplificador com realimentação resistiva e reutilização de corrente. Os autores utilizaram um indutor de valor pequeno a fim de aumentar a largura de banda em 23%, e reduzir a figura de ruído em cerca de 1 dB na frequência de 10,6 GHz. O circuito usa um estágio seguidor de fonte no caminho de realimentação, e consegue operar com consumo de potência baixo para uma aplicação de *UWB*, com uma figura de ruído baixa e plana na banda (cerca de 1 dB de variação), mas nas frequências altas o casamento da impedância de entrada degrada.

Na referência [2] é apresentado um amplificador para rádio cognitivo que explora o cancelamento da capacitância equivalente na entrada de um amplificador fonte comum, usando o efeito indutivo de conectar um amplificador em realimentação negativa, o que permite obter um casamento de impedância adequado em uma faixa de frequências ampla. O circuito consiste de três estágios a fim de aumentar o ganho e permitir a realimentação negativa. Como resultado é obtido um amplificador com largura de banda de uma década e a menor área entre os trabalhos relacionados na tabela 1.2. Por outro lado, em [19] um amplificador com realimentação resistiva e reutilização de corrente é proposto para aplicações de banda larga. Este tipo de realimentação é comumente usado para ter um casamento de impedâncias na entrada de banda larga, mas deve-se escolher com cuidado para obter um fator de qualidade correto na rede de entrada e assim, garantir uma figura de ruído plana. O circuito também usa um indutor no ramo de reutilização de corrente para aumentar a largura de banda. Devido ao uso de indutores, este circuito tem a maior área dos trabalhos relatados na tabela, mas com um ganho alto e figura de ruído plana na banda de operação.

Em [20], propõe-se uma topologia nova para um *LNA* de banda larga. A topologia consiste

em um par diferencial formado por transistores *PMOS* e *NMOS* com ligações cruzadas, a fim de aumentar o ganho e ao mesmo tempo reduzir o ruído. A proposta permite o cancelamento parcial do ruído produzido pelo par de entrada, incluindo as frequências em torno de 100 MHz onde o ruído *Flicker* é predominante. Cada metade do par consiste de um transistor *PMOS* e um *NMOS* com realimentação resistiva, empilhados e conectados a sinais de polaridade diferentes. O bloco apresenta uma figura de ruído baixa em comparação com os outros circuitos relatados, mas também tem a menor largura de banda com um alto consumo de potência. Finalmente no trabalho relacionado [21], dois amplificadores de banda larga diferentes foram projetados usando a técnica de cancelamento de ruído com aumento do ganho. Esta técnica consiste em adicionar um amplificador de tensão para aumentar o ganho sem afetar o casamento de impedância nem a figura de ruído. O primeiro circuito (*v1*) consiste de um amplificador de fonte comum com realimentação resistiva. Este amplificador opera em *UWB* com uma figura de ruído baixa e plana, além de um baixo consumo de potência em comparação com os outros trabalhos reportados na tabela 1.2 para a mesma faixa de frequência. O segundo circuito (*v2*) é um amplificador de porta comum que possui um ganho semelhante ao primeiro, com a metade do consumo de potência, mas com a metade da largura de banda e uma figura de ruído não tão plana. Ambos os circuitos têm um consumo de potência e área baixos, além de uma linearidade adequada. A primeira versão tem uma figura de ruído baixa e plana, e a segunda versão tem alguns problemas de acoplamento de impedâncias na faixa inferior de frequências.

1.3 Topologias e técnicas para projeto de LNAs

Depois de analisar alguns trabalhos relevantes publicados recentemente, algumas das técnicas e topologias mencionadas e outras usadas para projetar amplificadores de baixo ruído de banda estreita e banda larga serão brevemente descritas. Dentre as técnicas a serem relatadas existem opções para melhorar o casamento de impedâncias na entrada, o produto ganho-largura de banda, a figura de ruído, a linearidade e o consumo de área, abrangendo cada um dos parâmetros e aspectos importantes no projeto de amplificadores de baixo ruído para radiofrequência.

1.3.1 Compromisso máxima transferência de potência - figura de ruído

De acordo com a análise mostrada em [8], a impedância da fonte de entrada de sinal necessária para atingir o fator de ruído ótimo em um transistor *MOS* deve ser indutiva. No entanto, esta condição não coincide com a impedância puramente resistiva necessária para garantir a máxima transferência de potência, e como o transistor tem idealmente uma impedância de entrada

Figura 1.1: Estágios para casamento da impedância de entrada: (a) CS com resistência em paralelo; (b) CS com realimentação resistiva; (c) CG; (d) CS com degeneração indutiva.

meramente capacitiva (vista a partir da porta), é difícil atingir casamento de impedâncias sem degradar o desempenho de ruído.

Existem diversas maneiras de atingir casamento de impedâncias na entrada, entre elas a mais simples é aumentar a parte resistiva da impedância de entrada do transistor usando um estágio fonte comum com uma resistência em paralelo (figura 1.1(a)), no entanto adicionar esta resistência aumenta o ruído consideravelmente e reduz o sinal de entrada à metade. Na figura 1.1(b) é mostrado um estágio fonte comum com realimentação resistiva, esta proposta atinge casamento de impedância de banda larga e degrada menos o ruído do que a proposta anterior, mas a figura de ruído continua alguns decibéis acima do valor mínimo que pode ser alcançado. Uma outra proposta é usar um estágio porta comum (figura 1.1(c)) aproveitando que a impedância vista a partir da fonte do transistor é aproximadamente igual ao inverso da transcondutância ($Z_{in} \approx \frac{1}{g_m}$), e assim obter acoplamento na entrada independente da frequência (idealmente). Neste caso, o valor definido ou limitado de transcondutância para atingir acoplamento limita diretamente à frequência de ganho unitário do transistor ($f_T \approx \frac{g_m}{2\pi C_{gs}}$) e portanto limita o ganho máximo e fator de ruído mínimo atingidos.

As três propostas anteriores sofrem de degradação da figura de ruído devido à presença de resistências no caminho do sinal. Para diminuir tal degradação, uma solução adequada é implementar a parte real da impedância de entrada usando dispositivos que adicionem menos ruído. O estágio CS com degeneração indutiva mostrado na figura 1.1(d) atinge este propósito. O indutor L_s permite controlar o valor da parte real da impedância e L_g controla a frequência à qual este valor é puramente resistivo. Estes controles permitem ao estágio atingir casamento de impedâncias com uma figura de ruído próxima do mínimo. No entanto, este comportamento é alcançado em uma faixa de frequências muito pequena e portanto a implementação deste é apropriada para aplicações de banda estreita. Para aplicações de banda larga podem ser usados os primeiros três estágios mencionados, ou modificações deles para melhorar o desempenho

Figura 1.2: Técnica de *NC*: (a) Funcionamento da técnica; (b) *LNA* usando *NC*.

de ruído. Por esse motivo, são apresentadas algumas técnicas que utilizam os estágios mencionados e alguns outros para implementar amplificadores de baixo ruído de banda estreita e banda larga.

1.3.2 Cancelamento de ruído

A técnica de cancelamento de ruído (*NC*, *Noise Canceling*) foi inicialmente proposta em [22], a fim de alcançar um casamento de impedâncias na entrada de banda larga com uma figura de ruído sub-3 dB, evitando redes de realimentação globais que têm um baixo ganho e são propensas à instabilidade. A técnica consiste em criar um caminho novo de sinal, a fim de cancelar a contribuição do ruído na saída do estágio usado para o casamento de impedâncias, sem degradar a transferência do sinal. Para fazer o cancelamento, três blocos funcionais principais são necessários: um estágio amplificador para casamento de impedâncias, um estágio amplificador para sensoriamento de tensão, e uma rede que combina as saídas dos estágios anteriores [22]. O estágio amplificador usado para acoplamento garante uma impedância de entrada real. Entretanto, o amplificador para sensoriamento de tensão faz o sensoriamento do sinal de tensão e de ruído, para que finalmente, o estágio somador ou combinador adicione os sinais de tensão à medida que cancela as contribuições sobre o ruído. Esta técnica pode ser usada para qualquer configuração de amplificadores se eles são colocados de acordo com os três estágios principais descritos. Esta técnica também permite o cancelamento da distorção do estágio para casamento de impedâncias [22].

Na figura 1.2(a) é mostrada como funciona a técnica usada num amplificador porta comum para o casamento de impedâncias na entrada. O esquemático é representado a partir de [23], onde o estágio porta comum é usado como estágio para casamento de impedância e de

Figura 1.3: Técnica de CCC: (a) Estágio CG com aumento da transcondutância; (b). Estágio de entrada de um LNA usando CCC.

sensoriamento de tensão, e o segundo estágio formado pelos transistores M_3 - M_5 é o somador. Os circuitos de porta comum permitem aos sinais de tensão de entrada e saída estarem em fase (linhas sólidas), enquanto que os sinais de tensão de ruído estão 180° defasados (linhas tracejadas), permitindo ao estágio somador adicionar os sinais de tensão e cancelar o ruído. Na figura 1.2(b) é mostrado o esquemático completo do LNA banda larga projetado em [23]. Existem muitos outros trabalhos publicados usando esta técnica como relatados em [21] e [24].

1.3.3 Acoplamento usando capacitores cruzados

A técnica de acoplamento capacitivo cruzado (CCC, *Capacitive Cross-Coupling*) permite melhorar a figura de ruído do amplificador porta comum. Embora o amplificador fonte comum tem um desempenho de ruído melhor e maior ganho (com casamento da impedância de entrada adequado para aplicações banda estreita), ele tem alguns problemas de linearidade, precisa de redes de acoplamento externas, ou no caso de serem implementadas *OnChip*, o consumo de área é maior e torna-se muito sensível as variações do processo. Comparado com o CS, o amplificador CG tem uma figura de ruído maior (acima de 3 dB) para as frequências mais baixas, uma vez que para alcançar um acoplamento adequado precisa-se de um valor definido de transcondutância. No entanto, como as novas aplicações precisam de circuitos operando em frequências e largura de banda maiores, o CG torna-se uma opção necessária já que apresenta um melhor desempenho de ruído em altas frequências, impedância de entrada meramente resistiva (idealmente) o que garante acoplamento em uma faixa ampla de frequência, além de possuir uma melhor linearidade e estabilidade [25, 26].

A técnica de CCC usa o amplificador com laço de realimentação mostrado na figura 1.3(a), para tratar com o valor fixo de transcondutância necessário para atingir casamento da impedância de entrada no estágio CG e, em seguida, reduzir a contribuição de ruído deste. O

Figura 1.4: Realimentação resistiva: (a) Estágio CS com *ResF*; (b). LNA usando *ResF*.

ganho do laço de realimentação garante o casamento de impedância com uma transcondutância menor do transistor. Se o ganho de laço é igual à unidade, a transcondutância equivalente é o dobro do valor disponibilizado pelo transistor, o que permite ao estágio CG ter uma entrada acoplada com figura de ruído e consumo de potência menor. A implementação do ganho no laço deve ser feita por meio de dispositivos passivos para obter uma solução que adicione o menor ruído possível. O circuito da figura 1.3(b), mostra a solução proposta pelos autores em [25], onde o acoplamento capacitivo tem um ganho de laço quase unitário adicionando pouco ruído, e a conexão cruzada é implementada para que este ganho seja negativo. Outro amplificador usando esta técnica é apresentado em [11].

1.3.4 Realimentação resistiva

Amplificadores de baixo ruído com realimentação resistiva (*ResF*, *Resistive-feedback*) e sem indutores, têm mostrado ser uma opção viável para a implementação de receptores multibanda em vez de vários LNAs sintonizados que requerem numerosos indutores e ocupam demasiada área. Estes circuitos ocupam pouca área e podem ser implementados em processos CMOS digitais sem melhorias adicionais para RF. com esta abordagem pode reduzir significativamente o custo da implementação do *Front-End* sem fio. Com a *ResF* é possível atingir um ganho acima de 10 dB, largura de banda em torno de 10 GHz, e figura de ruído em torno ou inferior a 3 dB, mas com uma penalidade no consumo de potência e a linearidade [18, 27].

Na figura 1.4(a) é mostrada a configuração básica de um amplificador com realimentação resistiva e um *buffer* de tensão no laço de realimentação. Usar *ResF* passiva tem um compromisso forte entre o casamento de impedâncias e a figura de ruído, de modo que para relaxar esta condição um *buffer* de tensão é necessário. Este *buffer* permite reduzir a figura de ruído através do aumento da transcondutância do transistor, e o acoplamento pode ser mantido

escolhendo valores corretos para as resistências de realimentação e carga. Em adição, na figura 1.4(b) é apresentada a topologia proposta em [18]. O circuito consiste de um estágio de fonte comum com reutilização de corrente formado pelos transistores M_1 e M_2 , em cascata com um estágio porta comum como cascode M_3 . A $ResF$ é implementada pela resistência R_f e o seguidor de fonte M_4 usado como *buffer* de tensão. O indutor L_g é usado para aumentar a largura de banda em aproximadamente 20% atingindo quase os 14 GHz. Outro circuito implementado usando esta técnica é mostrado na referência [27], onde em vez de usar um indutor na porta, a largura de banda é aumentada substituindo a resistência de carga por um indutor.

1.3.5 Método de superposição derivada

Esta técnica permite o projeto de amplificadores com distorção por intermodulação de terceira ordem reduzida. Em geral, a distorção de terceira ordem é a maior preocupação para o projetista, pois ela conduz a geração de sinais de interferência que estão perto aos tons principais. O método de superposição derivada (*DS*, *Derivative Superposition*) foi usado em amplificadores inicialmente pelos autores em [28]. Em seguida um método modificado para LNAs banda estreita foi proposto em [29] (Figura 1.5(a)) o que posteriormente levou à publicação de outras mudanças tais como as apresentadas em [30] e [31] (figuras 1.5(b) e 1.5(c) respectivamente).

O método *DS* consiste em adicionar um transistor operando em sublimiar ou inversão fraca, paralelo ao transistor de entrada de um LNA fonte comum, com o propósito de cancelar ou reduzir as não-linearidades de terceira ordem. Este cancelamento é obtido aproveitando a mudança do sinal da componente de terceira ordem da corrente (g_3), resultado das variações na tensão de polarização do transistor (V_{GS}). A mudança do sinal ocorre quando o transistor *MOS* faz a transição de inversão fraca ou moderada para inversão forte. Assim, se um transistor com componente de terceira ordem positiva é colocado em paralelo com outro de componente com sinal negativo, a componente total de terceira ordem do estágio é reduzida ou cancelada melhorando a linearidade do amplificador [29]. Um exemplo do efeito de cancelamento pode ser observado na figura 1.5(d) (tomada a partir de [29]), onde para tensões entre 0,5V e 0,55V o efeito do componente de terceira ordem é quase cancelado. O componente de terceira ordem do transistor de entrada (M_A) é representado pela linha tracejada; a linha pontilhada representa o componente do transistor adicionado em paralelo (M_C), e no transistor (M_B), pode-se observar a soma de ambas as componentes, mostrada por uma linha contínua.

Os autores de [30] afirmam que os métodos *DS* e *DS* modificado têm dificuldades para controlar o fator de qualidade na rede de entrada, tornando difícil manter o equilíbrio entre o casamento de impedâncias e o ruído. Como resultado é proposta uma técnica de pós-

Figura 1.5: Método *DS*: (a) Método *DS* modificado; (b) Sumidouro de *IMD3 PMOS*; (c) Método com duplo *DS*; (d) Coeficientes de terceira ordem da série de potências.

linearização, conhecida como sumidouro das distorções por intermodulação de terceira ordem (*IMD3*, *Third Order Intermodulation Distortion*). Esta técnica é implementada acrescentando um transistor *PMOS* como é mostrado na figura 1.5(b), operando em inversão forte a fim de absorver as não-linearidades de terceira ordem do transistor de entrada. No entanto, este também absorve um pouco da componente de primeira ordem reduzindo o ganho, mas devido aos valores baixos da mobilidade e a transcondutância do transistor *PMOS*, a contribuição de ruído e a redução do ganho são pequenas.

Finalmente, o circuito mostrado na figura 1.5(c) é proposto em [31] a fim de melhorar ainda mais a linearidade em comparação com o método *DS* modificado, reportando uma melhora de 9 dBm no ponto de interceptação de terceira ordem, que avalia a linearidade do circuito respeito às componentes de terceira ordem. O circuito usa um estágio adicional porta comum com um

Figura 1.6: LNA banda larga usando amplificadores distribuídos.

indutor sintonizado, usado para reduzir as componentes $IMD3$ geradas pela realimentação de alguns harmônicos de segunda ordem através do indutor de degeneração L_s . Neste circuito, os transistores em paralelo devem estar em inversão fraca igual ao circuito com DS modificado. As três propostas acima mencionadas melhoram a linearidade sem afetar consideravelmente o desempenho de ruído do LNA, preservando a baixa figura de ruído e casamento de impedância adequado característico do estágio de fonte comum com degeneração indutiva.

1.3.6 Outras topologias

Além das técnicas e topologias acima mencionadas, há uma grande quantidade de propostas na literatura para melhorar diferentes parâmetros em amplificadores de baixo ruído banda larga, banda estreita e banda ultra larga. Alguns outros que merecem menção são mostrados nas figuras 1.6, 1.7(b) e 1.7(c). Na figura 1.6 é apresentado um amplificador distribuído de banda larga. Os amplificadores distribuídos (DA , *Distributed Amplifier*) são uma solução possível para aplicações de banda larga, começando em frequências perto de zero. Eles possuem um produto ganho-largura de banda alto e bom casamento de impedâncias, mas sofrem de alto consumo de potência e área, além de uma figura de ruído relativamente alta (normalmente maior de 3 dB). Em [32] é mostrado um DA de três estágios projetado para atingir baixo consumo de potência. Em comparação com outros LNAs de banda larga (por exemplo os relatados na tabela 1.2), este amplificador tem baixo consumo de potência, com alta linearidade, além de um ganho plano e programável sobre 6 GHz de largura de banda. No entanto, este ganho é baixo comparado aos reportados, a figura de ruído mínima é superior a 4 dB, e o consumo de área é alto devido à implementação de vários indutores integrados.

No circuito da figura 1.7(b), o princípio de dupla realimentação (DF , *Dual Feedback*) mostrado na figura 1.7(a) é aplicado. A dupla realimentação negativa atinge simultaneamente o casamento de impedâncias e a figura de ruído baixa, sem comprometer os outros parâmetros de projeto de um amplificador CG [33]. A técnica tem por objetivo atingir o casamento de impedâncias usando um valor arbitrário de transcondutância do transistor de entrada e, em

Figura 1.7: Outros LNAs: (a) Estágio porta comum com *DF*; (b) *LNA* usando *DF*; (c) *LNA* banda larga usando inversores.

seguida, diminuir a figura de ruído e incrementar o ganho deste estágio. A *DF* parece ser uma boa solução em comparação com o *CCC* que ainda limita o valor de transcondutância a um valor mínimo, no melhor dos casos $g_m = \frac{1}{2R_s}$. Comparando as figuras 1.7(a) e 1.7(b), o estágio de casamento de impedâncias e ganho é implementado pelo transistor M_1 conectado na configuração *CG*. O amplificador A_{fb} é implementado por um estágio *CS* usando o transistor M_2 . Este amplificador aumenta a transcondutância do estágio de entrada. O seguidor de fonte implementado com M_3 controla a impedância de entrada e regula o efeito da resistência de carga (B_{fb}). O *LNA* projetado em [33] usando esta técnica, alcança uma largura de banda de 2 GHz com linearidade alta, casamento da impedância de entrada adequado, ocupando pouca área e com uma figura de ruído médio sub 3 dB ao longo da banda.

Por outro lado, o amplificador da figura 1.7(c) proposto em [34], tem um inversor como amplificador principal devido a sua escalabilidade em área e tensão de alimentação. Além disso, o inversor pode ter uma faixa dinâmica na saída *rail-to-rail*. Para alcançar o comportamento de banda larga, o circuito utiliza dois inversores em cascata utilizando a configuração *Cherry-Hooper*; um estágio de transcondutância seguido por um amplificador de transimpedância. Igualmente, um inversor pequeno de realimentação é implementado a fim de aumentar a largura de banda, sem o uso de dispositivos passivos como condensadores ou indutores que consomem uma área maior e reduzem a escalabilidade. A escalabilidade é testada projetando o circuito utilizando dois processos diferentes (180 nm e 90 nm). Os circuitos conseguem atingir larguras de banda de 4,8 GHz e 6,7 GHz usando 180 nm e 90 nm respectivamente, com ganho alto, consumo de área muito baixo e uma figura de ruído média em comparação com outros LNAs com largura de banda semelhante [19,21]. No entanto, possuem baixa linearidade, consumo de

potência elevado, e a versão de 180 nm tem alguns problemas com o casamento da impedância de entrada nas frequências acima de 3 GHz.

1.4 Estrutura do texto

O primeiro capítulo traz uma introdução ao problema de projeto de circuitos para radiofrequência, em seguida apresentam-se os objetivos deste trabalho, e posteriormente é feita uma revisão do estado-da-arte e algumas técnicas de projeto para *LNAs*.

No capítulo 2, é descrita a formulação de projeto de um *LNA* de banda estreita usando programação geométrica. A formulação é apresentada através de diferentes análises matemáticas e de circuito, a fim de obter expressões precisas para representar os diferentes parâmetros de desempenho. Finalmente são apresentadas algumas considerações necessárias para conseguir formular o problema de projeto do circuito como um programa geométrico, e a forma padrão do problema a ser resolvido é apresentada.

Posteriormente, no capítulo 3 são desenvolvidas diferentes análises para um *LNA* de banda larga com cancelamento de ruído. Os principais parâmetros de desempenho são formulados, e algumas considerações são feitas a fim de formular o problema de projeto na forma padrão de um programa geométrico.

No Capítulo 4, os resultados dos diferentes programas geométricos para cinco tecnologias diferentes e das respectivas simulações são comparados. Além disso, os *layouts* de dois *LNAs* e dois misturadores de baixo ruído (ou blocos *LNA*-misturador) fabricados, os resultados das simulações pós-*layout*, e alguns resultados experimentais são apresentados.

Finalmente, no capítulo 5 as conclusões da dissertação e algumas recomendações para futuros trabalhos são apresentadas.

2 Formulação de projeto de um *LNA* de banda estreita usando programação geométrica

Durante o capítulo anterior foi apresentada uma introdução ao projeto de amplificadores de baixo ruído baseada em algumas técnicas e topologias propostas em trabalhos encontrados durante a revisão bibliográfica. As vantagens e desvantagens de cada proposta foram explicadas e os principais compromissos existentes foram discutidos. Neste capítulo será introduzida uma metodologia que também pode ser aplicada no projeto destes circuitos a fim de tratar os compromissos mediante a utilização de ferramentas *CAD*. A metodologia será aplicada em um amplificador de fonte comum com degeneração indutiva comumente utilizado para aplicações de banda estreita como mencionado no capítulo anterior. Desta forma, durante o desenvolvimento do presente capítulo primeiro serão introduzidos os princípios básicos da programação geométrica, e em seguida, os parâmetros de desempenho do *LNA* fonte comum serão extraídos por meio de diferentes análises, e finalmente será apresentada a formulação do circuito usando programação geométrica.

2.1 Programação Geométrica

A programação geométrica é um tipo de problema de otimização matemática não-linear descrito a cerca de cinquenta anos atrás [35], mas implementado posteriormente porque não existiam algoritmos eficientes para resolvê-lo. O que torna a programação geométrica uma boa opção para resolver problemas não lineares com múltiplas variáveis, é o fato que esta pode ser transformada em um problema de otimização convexa mediante a uma mudança de variável e, em seguida, obter algumas vantagens. As principais vantagens são a rápida convergência dos algoritmos e atingir o ótimo global independente do ponto de partida (no caso da solução existir) [36]. A principal desvantagem sobre a utilização da programação geométrica é que a função objetivo e as restrições devem pertencer a uma família particular de funções conhecidas

como posinômios. Uma função posinômio está formada pela soma de monômios com a forma:

$$f(x) = \varsigma x_1^{a_1} x_2^{a_2} \dots x_n^{a_n} \quad (2.1)$$

onde $\varsigma \geq 0$ e a_i é qualquer número real [36,37]. A organização das expressões descritas usando apenas posinômios e monômios, cujas variáveis serão obtidas usando a programação geométrica é chamado de programa geométrico (PG).

2.2 Forma padrão de um programa geométrico

Um programa geométrico é um problema de otimização da forma:

$$\begin{aligned} &\text{minimizar} && f_o(x) \\ &\text{sujeito a} && f_i(x) \leq 1, \quad i = 1, \dots, m \\ &&& g_j(x) = 1, \quad j = 1, \dots, p \end{aligned} \quad (2.2)$$

onde $f_o(x)$ é chamada de função objetivo ou função a otimizar, $f_i(x)$ são funções restrição do tipo desigualdade, e $g_j(x)$ são funções restrição do tipo igualdade. O $f_o(x)$ pode ser um posinômio ou um monômio igual do que $f_1(x), \dots, f_m(x)$, as funções $g_1(x), \dots, g_p(x)$ estão restritas a ser monômios, e finalmente $x = (x_1, \dots, x_n)$ representam as variáveis de otimização.

Como foi mencionado, um programa geométrico pode ser transformado em um problema de otimização convexa através de uma mudança de variável e, em seguida, ser resolvido utilizando ferramentas computacionais em um curto período de tempo (alguns segundos). Este tipo de algoritmos tornaram-se populares e são encontrados com frequência em pacotes EDA comerciais de software livre de otimização como MOSEK (usado por GAMS), CVX e TOMLAB [38–40]. Vale a pena notar que a mudança de variável mencionada é feita automaticamente pela ferramenta, mas também é importante ter cuidado porque às vezes, de acordo com a ferramenta, a saída é a solução do problema de otimização convexa e o usuário tem que adequá-la para obter a solução do PG.

A programação geométrica tem sido usada no projeto de circuitos analógicos desde 1999 através da tese relacionada [41], que inicialmente propôs a sua aplicação no projeto de amplificadores operacionais. Em seguida, esta aplicação foi expandida para o projeto de outros circuitos, como malhas de captura de fase (PLLs, *Phase-Locked Loop*), ADCs, VCOs, LNAs e indutores CMOS [42–45]. Na Universidade de São Paulo também há propostas para a sua aplicação no projeto de filtros G_m -C [46], VCOs [47] e fontes de referência [48]. Embora existam outros trabalhos utilizando a programação geométrica no projeto de LNAs [49], estes

se centram no projeto de amplificadores de banda estreita, usando uma única tecnologia, e sem considerar alguns dos problemas dos indutores integrados *CMOS*; temas que serão tratados no desenvolvimento desta dissertação.

2.3 Formulação de projeto de um LNA de banda estreita

Figura 2.1: LNA-CS com degeneração indutiva.

Para projetar um circuito usando uma determinada topologia, é necessário fazer algumas análises a fim de extrair as diferentes equações que representam o seu comportamento, além de observar alguns dos principais compromissos e como estes são afetados pelas variáveis de projeto. Como consequência, a seguir são desenvolvidas algumas análises de pequenos sinais e a análise de ruído com o propósito de obter alguns dos principais parâmetros de desempenho de um LNA banda estreita. A topologia de amplificador escolhida é o cascode com degeneração indutiva mostrada na figura 2.1, normalmente usada para aplicações de banda estreita devido ao bom desempenho que apresenta com respeito à relação entre o casamento da impedância de entrada e o ruído como mencionado no capítulo anterior. No circuito, M_1 é o transistor do estágio de transcondutância, M_2 é usado para melhorar o isolamento entre as portas de entrada e saída, L_g e L_s são indutores usados para garantir o casamento da impedância de entrada na banda (L_s também permite ajustar a figura de ruído), e finalmente L_d e C_L constituem um tanque ressonante na saída que permite obter o ganho máximo na frequência de operação.

2.3.1 Análise de pequenos sinais

A análise de pequenos sinais é feita utilizando o circuito mostrado na figura 2.2 e que representa o estágio transcondutância do circuito mostrado na figura 2.1. No modelo, v_{inRF} e R_s são a fonte do sinal de entrada e a sua impedância característica. As impedâncias Z_{Lg} e Z_{Ls}

Figura 2.2: Modelo do circuito de banda estreita para análise de pequenos sinais.

representam os indutores na porta e na fonte de M_1 . As variáveis r_{g1} , Z_{Cgs1} , Z_{Cgd1} e Z_{Cgb1} representam a resistência e as três principais capacitâncias presentes na porta do transistor. As transcondutâncias principal e do corpo de M_1 são g_{m1} e g_{mb1} , respectivamente, e r_{ds} é a resistência de dreno-fonte. Se for considerada desprezível a queda de tensão através da impedância Z_{Ls} , é possível assumir que $V_{sb} \approx 0$ e em seguida ignorar a contribuição da transcondutância do corpo do transistor. Além disso, considerando Z_{Ls} uma impedância de baixo valor, pode-se assumir que Z_{Cgs1} está em paralelo com Z_{Cgb1} . No entanto, o valor da capacitância C_{gb} é suposto ser zero em saturação e por isso pode ser ignorada. Por outro lado, a resistência r_{ds} é desprezada porque tem um valor elevado que não afeta muito na entrada do circuito.

Impedância de entrada

O cálculo da impedância de entrada considerando a capacitância da porta-dreno do transistor C_{gd1} é feito usando o teorema de *Miller*. Este teorema propõe que uma impedância (Z) localizada entre dois nós de diferentes tensões n_1 e n_2 (diferentes da referência), pode ser substituída por duas impedâncias como é mostrado na figura 2.3(a). Os valores das impedâncias Z_1 e Z_2 correspondem a:

$$Z_1 = \frac{Z}{1 - A_m} \quad Z_2 = \frac{Z}{1 - \frac{1}{A_m}} \quad (2.3)$$

e A_m é conhecido como o ganho de *Miller*.

$$A_m = \frac{V_{n2}}{V_{n1}} \quad (2.4)$$

Aplicando o teorema de *Miller* para o circuito da figura 2.2 e referindo a impedância Z_{Ls} , é

obtido o circuito da figura 2.3(b). A impedância Z_{Ls} referida equivale a:

$$Z_{Lsref1} = Z_{Ls}(1 + g_{m1}Z_{Cgs1}) \quad (2.5)$$

Figura 2.3: Cálculo de Z_{in} : (a) Teorema de *Miller*; (b) Modelo equivalente para o LNA.

$$Z_{Lsref2} = Z_{Ls} \left(1 + \frac{1}{g_{m1}Z_{Cgs1}} \right) \quad (2.6)$$

e assumindo que a impedância de carga do estágio fonte comum é equivalente ao inverso da transcondutância de M_2 , obtém-se uma expressão para o ganho de *Miller* do circuito.

$$A_m = \frac{-\frac{g_{m1}}{g_{m2}}Z_{Cgs1}}{Z_{Cgs1} + Z_{Lsref1}} \quad (2.7)$$

A impedância de entrada do circuito da figura 2.3(b) equivale a:

$$Z_{in} = Z_{Lg} + r_{g1} + \frac{\frac{Z_{Cgd1}}{1-A_m}(Z_{Cgs1} + Z_{Lsref1})}{Z_{Cgs1} + Z_{Lsref1} + \frac{Z_{Cgd1}}{1-A_m}} \quad (2.8)$$

e substituindo a equação (2.7) em (2.8), após agrupar alguns termos obtém-se a equação (2.9).

$$Z_{in} = Z_{Lg} + r_{g1} + \frac{Z_{Cgd1}(Z_{Cgs1} + Z_{Lsref1})}{Z_{Cgs1} \left(1 + \frac{g_{m1}}{g_{m2}} \right) + Z_{Lsref1} + Z_{Cgd1}} \quad (2.9)$$

A partir da equação (2.9) pode-se observar que a impedância de entrada também depende do transistor M_2 formado pelo transistor M_2 (figura 2.1). Inclusive, se fosse realizada uma análise mais rigorosa poderia se notar que até a carga do circuito afeta a impedância de entrada.

Para simplificar um pouco a expressão, pode ser considerado que $|Z_{Cgs1} \left(1 + \frac{g_{m1}}{g_{m2}}\right) + Z_{Cgd1}| \gg |Z_{Lsref1}|$, e o resultado desta aproximação é mostrado na equação seguinte.

$$Z_{in} = Z_{Lg} + r_{g1} + \frac{Z_{Cgd1} (Z_{Cgs1} + Z_{Lsref1})}{Z_{Cgs1} \left(1 + \frac{g_{m1}}{g_{m2}}\right) + Z_{Cgd1}} \quad (2.10)$$

Substituindo as impedâncias na equação (2.10) são obtidas as partes real e imaginária da impedância de entrada do LNA-CS expressas mediante as equações (2.11) e (2.12). Durante o desenvolvimento, as impedâncias dos indutores são tratadas como uma reatância indutiva com uma resistência em série.

$$Re\{Z_{in}\} = R_{Lg} + r_{g1} + \frac{C_{gs1}}{C_{gs1} + \left(1 + \frac{g_{m1}}{g_{m2}}\right) C_{gd1}} \left(R_{Ls} + \frac{g_{m1}L_s}{C_{gs1}}\right) \quad (2.11)$$

$$Im\{Z_{in}\} = \omega L_g + \frac{C_{gs1}}{C_{gs1} + \left(1 + \frac{g_{m1}}{g_{m2}}\right) C_{gd1}} \left(\omega L_s - \frac{g_{m1}R_{Ls}}{\omega C_{gs1}} - \frac{1}{\omega C_{gs1}}\right) \quad (2.12)$$

Nas equações (2.11) e (2.12) pode-se observar que o efeito da capacitância porta-dreno é controlado pela razão $\frac{g_{m1}}{g_{m2}}$. Se esta capacitância não é considerada, o resultado são as equações (2.13) e (2.14), normalmente encontradas na literatura. Também uma outra aproximação comum é, além do anterior, considerar o indutor com um fator de qualidade elevado e assim ignorar a contribuição da resistência em série. Este último caso é representado pelas equações (2.15) e (2.16).

$$Re\{Z_{in}\} \cong R_{Lg} + R_{Ls} + r_{g1} + \frac{g_{m1}L_s}{C_{gs1}} \quad (2.13)$$

$$Im\{Z_{in}\} \cong \omega(L_g + L_s) - \frac{1}{\omega C_{gs1}} - \frac{g_{m1}R_{Ls}}{\omega C_{gs1}} \quad (2.14)$$

$$Re\{Z_{in}\} \cong \frac{g_{m1}L_s}{C_{gs1}} \quad (2.15)$$

$$Im\{Z_{in}\} \cong \omega(L_g + L_s) - \frac{1}{\omega C_{gs1}} \quad (2.16)$$

Ganho de transcondutância

Para calcular o ganho de transcondutância do LNA é também usado o modelo da figura 2.3(b). De acordo com o segundo estágio gerado após a aplicação do teorema de *Miller*, a corrente de saída pode ser expressa como:

$$i_o = g_{m1}V_{gs} - I \quad (2.17)$$

e se I corresponde à corrente que flui através da impedância de porta-dreno equivalente neste ramo, pode-se obter uma relação entre a corrente de saída e a tensão de porta-fonte.

$$I = \frac{V_{gs} + \frac{V_{gs}}{Z_{Cgs1}} Z_{Lsref1}}{\frac{Z_{Cgd1}}{1-A_m}} \quad (2.18)$$

$$\frac{i_o}{V_{gs}} = \frac{g_{m1} Z_{Cgs1} \frac{Z_{Cgd1}}{1-A_m} - Z_{Cgs1} - Z_{Lsref1}}{Z_{Cgs1} \frac{Z_{Cgd1}}{1-A_m}} \quad (2.19)$$

Por outro lado, tomando o primeiro estágio usado para os cálculos da impedância de entrada, obtém-se uma relação entre a tensão de porta-fonte e a tensão de entrada recorrendo o primeiro ramo deste estágio.

$$V_{gs} = v_{inRF} - (R_s + Z_{Lg} + r_{g1}) \left(\frac{V_{gs}}{Z_{Cgs1}} + \frac{Z_{Cgd1}}{1-A_m} I \right) - \frac{V_{gs}}{Z_{Cgs1}} Z_{Lsref1} \quad (2.20)$$

$$\frac{V_{gs}}{v_{inRF}} = \frac{Z_{Cgs1} \frac{Z_{Cgd1}}{1-A_m}}{\frac{Z_{Cgd1}}{1-A_m} (R_s + Z_{Lg} + r_{g1} + Z_{Cgs1} + Z_{Lsref1}) + (R_s + Z_{Lg} + r_{g1}) (Z_{Cgs1} + Z_{Lsref1})} \quad (2.21)$$

$$\frac{V_{gs}}{v_{inRF}} = \frac{Z_{Cgs1} \frac{Z_{Cgd1}}{1-A_m}}{(R_s + Z_{in}) \left(\frac{Z_{Cgd1}}{1-A_m} + Z_{Cgs1} + Z_{Lsref1} \right)} \quad (2.22)$$

Além disso, fazendo o produto entre as equações (2.19) e (2.22), é calculado o ganho de transcondutância do circuito de acordo com o modelo utilizado que considera a capacitância da porta-dreno do transistor *MOS*.

$$G_{LNA} = \frac{i_o}{V_{gs}} \cdot \frac{V_{gs}}{v_{inRF}} = \frac{i_o}{v_{inRF}} \quad (2.23)$$

$$G_{LNA} = \frac{g_{m1} Z_{Cgs1} \frac{Z_{Cgd1}}{1-A_m} - Z_{Cgs1} - Z_{Lsref1}}{(R_s + Z_{in}) \left(\frac{Z_{Cgd1}}{1-A_m} + Z_{Cgs1} + Z_{Lsref1} \right)} \quad (2.24)$$

Se são substituídas as impedâncias na equação (2.24) a expressão resultante é bastante complexa para ser incluída num programa geométrico, portanto é necessário efetuar algumas aproximações de modo a ter uma expressão mais simples. Fatorando alguns termos, assumindo que Z_{Lsref1} é desprezível (logo, $A_m \approx -\frac{g_{m1}}{g_{m2}}$) e $|g_{m1} Z_{Cgs1} \frac{Z_{Cgd1}}{1-A_m}| \gg |Z_{Cgs1}|$, a nova expressão aproximada para o ganho de transcondutância é representada pela equação (2.25), onde Z_{in} corresponde à impedância de entrada definida pela equação (2.10).

$$G_{LNA} \approx \frac{g_{m1} Z_{Cgs1} \frac{Z_{Cgd1}}{1-A_m}}{(R_s + Z_{in}) \left(Z_{Cgs1} + \frac{Z_{Cgd1}}{1-A_m} \right)} \Rightarrow |G_{LNA}| \approx \frac{g_{m1}}{\omega \left[C_{gs1} + \left(1 + \frac{g_{m1}}{g_{m2}} \right) C_{gd1} \right] |R_s + Z_{in}|} \quad (2.25)$$

Se a capacitância da porta-dreno é ignorada, em seguida o ganho de transcondutância é equivalente à equação (2.26), onde Z_{in} corresponde à impedância de entrada desprezando esta capacitância.

$$G_{LNA} \cong \frac{g_{m1}Z_{Cgs1}}{R_s + Z_{in}} \Rightarrow |G_{LNA}| \cong \frac{g_{m1}}{\omega C_{gs1}|R_s + Z_{in}|} \quad (2.26)$$

Finalmente, o ganho de tensão é definido pela equação seguinte:

$$A_{vLNA} = G_{LNA}Z_{out} \quad (2.27)$$

onde Z_{out} corresponde à impedância de saída do circuito.

2.3.2 Análise de ruído

Uma vez obtidas as expressões para o ganho e a impedância de entrada na seção anterior, nesta seção é apresentada a análise de ruído do circuito. Embora existam quatro fontes de ruído principais em dispositivos semicondutores (fontes de ruído térmico, balístico, *Flicker* e *emphPopcorn*), a seguinte análise focou-se na fonte mais importante de ruído para os circuitos de radiofrequência que é o ruído térmico [8]. Das fontes mencionadas, os ruídos térmico e balístico são fisicamente fundamentais para o funcionamento dos dispositivos *MOS* e estão sempre presentes. No entanto, o ruído balístico é suposto ser perceptível ou considerável em óxidos de porta muito finos (abaixo do nó de tecnologia de 100 nm), ou em presença de correntes de fuga de junção. Por outro lado, o nível de ruído *emphPopcorn* ou *Burst* é determinado pelo número de defeitos no silício, no óxido de porta e nas diferentes interfaces, e afeta principalmente os dispositivos bipolares. Finalmente, o ruído *Flicker* ou $\frac{1}{f}$ é possível ocorrer nos dois casos mencionados anteriormente, mas pode ser desprezado em amplificadores operando na faixa de gigahertz, uma vez que o efeito começa a ser considerável em frequências inferiores a 10 MHz. Em vista disso, as análises são desenvolvidas considerando as duas principais fontes de ruído térmico no transistor *MOS*, além do ruído térmico devido às diferentes resistências presentes no circuito. A análise é feita sobre o estágio de transcondutância, já que o amplificador da figura 2.1 é uma cascata de dois estágios (fonte comum e porta comum), e de acordo com a teoria de ruído para sistemas em cascata, o fator de ruído dos estágios subsequentes está dividido pelo produto dos ganhos dos estágios anteriores. Assim, se o primeiro estágio tem um ganho elevado, a contribuição de ruído do segundo é muito pequena e pode ser desprezada.

Uma análise inicial é desenvolvida com base no circuito mostrado na figura 2.4, que considera as duas principais fontes de ruído térmico no transistor *MOS* ($i_{n1,g}$ e $i_{n1,d}$) além do

efeito da capacitância porta-dreno.

Figura 2.4: Modelo do LNA de banda estreita para a análise de ruído.

O fator de ruído é definido como a razão entre o ruído total na saída e ruído na saída devido apenas à fonte de entrada.

$$F = 1 + \frac{\overline{i_{n,o}^2}}{\overline{i_{n,Rs}^2}} \quad (2.28)$$

Tendo em conta a correlação entre as fontes de ruído na porta do transistor e do canal, o ruído total na saída pode ser representado por:

$$\overline{i_{n,o}^2} = |x|^2 \overline{i_{n,d}^2} + |y|^2 \overline{i_{n,g}^2} + 2 \operatorname{Re}\{x^* y c\} \sqrt{\overline{i_{n,d}^2} \overline{i_{n,g}^2}} \quad (2.29)$$

onde o termo c representa a correlação entre $\overline{i_{n,d}^2}$ e $\overline{i_{n,g}^2}$, e tem um valor aproximado $c \cong -j0,395$ [8]. Além disso, os valores quadráticos médios das fontes de ruído associados com o canal e a porta, respectivamente, são geralmente descritos como:

$$\overline{i_{n,d}^2} = 4KT\Delta f \gamma g_{ds0} \quad (2.30)$$

$$\overline{i_{n,g}^2} = 4KT\Delta f \delta g_g \quad (2.31)$$

com,

$$g_g = \frac{\omega^2 C_{gs}^2}{5g_{ds0}} \quad (2.32)$$

e nos quais, γ e δ são parâmetros que dependem da polarização [8, 10]. K é a constante de Boltzmann, T é a temperatura em graus Kelvin, e g_{ds0} é a transcondutância quando $V_{DS}=0$.

$$g_{ds0} \cong g_m + g_{mb} + g_{ds} \quad (2.33)$$

Por outro lado, o ruído na saída devido à fonte de entrada é estimado da seguinte forma:

$$\overline{i_{v_{n,Rs}^2}^2} = |G_{LNA}|^2 \overline{v_{n,Rs}^2} \quad (2.34)$$

$$\overline{v_{n,Rs}^2} = 4KT\Delta f R_s \quad (2.35)$$

Para representar o ruído total na saída, é necessário usar a teoria de circuitos no modelo da figura 2.4 para calcular o valor de $i_{n,o}$. O primeiro passo é assumir uma corrente I que percorre através da capacitância de porta-dreno e, em seguida, definir a corrente total na saída.

$$i_{n,o} = g_{m1}V_{gs} + i_{n1,d} - I \quad (2.36)$$

Além da equação (2.36), considera-se que a capacitância de porta-dreno está dividida usando o teorema de *Miller* como mostrado nas análises anteriores (figura 2.3(b)). Desta forma, é possível definir uma queda de tensão através desta capacitância,

$$\frac{Z_{Cgd1}}{1 - A_m} I = Z_g \left(i_{n1,g} - \frac{V_{gs}}{Z_{Cgs1}} - I \right) \quad (2.37)$$

onde $Z_g = R_s + Z_{Lg} + r_{g1}$ e pode-se colocar em evidência o valor da corrente assumida.

$$I = \frac{Z_g (Z_{Cgs1} i_{n1,g} - V_{gs})}{Z_{Cgs1} \left(\frac{Z_{Cgd1}}{1 - A_m} + Z_g \right)} \quad (2.38)$$

Substituindo o valor desta corrente na equação (2.36), a corrente de ruído de saída é obtida em função das correntes de ruído do transistor e da tensão V_{gs} .

$$i_{n,o} = \left[g_{m1} + \frac{Z_g}{Z_{Cgs1} \left(Z_g + \frac{Z_{Cgd1}}{1 - A_m} \right)} \right] V_{gs} + i_{n1,d} - \frac{Z_g}{Z_g + \frac{Z_{Cgd1}}{1 - A_m}} i_{n1,g} \quad (2.39)$$

Para obter uma expressão dependendo apenas nas correntes de ruído do transistor, é necessário formular a tensão de porta-fonte em função das mesmas.

$$V_{gs} = \frac{Z_{Cgd1}}{1 - A_m} I - Z_{Ls} \left(\frac{V_{gs}}{Z_{Cgs1}} + g_{m1}V_{gs} + i_{n1,d} - i_{n1,g} \right) \quad (2.40)$$

$$V_{gs} = \frac{Z_{Cgs1} \left[\frac{Z_{Cgd1}}{1 - A_m} (Z_{Ls} + Z_g) + Z_{Ls} Z_g \right] i_{n1,g} - Z_{Ls} Z_{Cgs1} \left(\frac{Z_{Cgd1}}{1 - A_m} + Z_g \right) i_{n1,d}}{(R_s + Z_{in}) \left(\frac{Z_{Cgd1}}{1 - A_m} + Z_{Cgs1} + Z_{Lsref1} \right)} \quad (2.41)$$

Posteriormente, ao substituir a equação (2.41) em (2.39), a corrente total de ruído de saída

é expressa de forma tal que pode-se calcular a sua densidade espectral de potência de acordo com (2.29). No entanto, a expressão resultante é bastante complexa, logo a fim de reduzir alguns cálculos, uma aproximação deve ser feita. Neste caso, o termo I da equação (2.36) é desprezado e, em seguida, substituindo (2.41) sobre esta, é obtida uma nova expressão que continua dependendo da capacitância de porta-dreno.

$$i_{n,o} \cong G_{LNA}(Z_{Ls} + Z_g)i_{n1,g} + \frac{G_{LNA}}{g_{m1}Z_{Cgs1}} \left[\frac{Z_{Cgd1}}{1-A_m} (Z_g + Z_{Cgs1} + Z_{Ls}) + Z_g(Z_{Cgs1} + Z_{Ls}) \right] i_{n1,d} \quad (2.42)$$

Finalmente ao escrever a equação (2.42) usando a forma descrita em (2.29) é obtida a densidade espectral de potência da corrente de ruído e, usando as equações (2.28) e (2.34) é obtido o fator de ruído do estágio de transcondutância do LNA.

$$F_{M1} \cong 1 + \frac{R_s \gamma}{g_{m1}|Z_{Cgs1}|^2} \left[\left(\frac{|Z_X|}{R_s} \right)^2 \frac{1}{\alpha} + \left(\frac{|Z_Y|}{R_s} \right)^2 \frac{\alpha \delta}{5\gamma} - 0,79 \operatorname{Re} \left\{ \frac{Z_X^* Z_Y}{R_s^2} \right\} \sqrt{\frac{\delta}{5\gamma}} \right] \quad (2.43)$$

Na qual:

$$Z_X = Z_g + (Z_{Cgs1} + Z_{Ls}) \left[1 + (1 - A_m) \frac{Z_g}{Z_{Cgd1}} \right] \quad (2.44)$$

$$Z_Y = Z_g + Z_{Ls} \quad (2.45)$$

$$\alpha = \frac{g_{m1}}{g_{ds0}} \quad (2.46)$$

e se uma expressão em função de diferentes parâmetros do circuito é desejada, uma primeira abordagem consiste em substituir os valores das impedâncias e fazer a suposição que a rede de entrada esteja em ressonância e que $A_m = -\frac{g_{m1}}{g_{m2}}$. Sob essas suposições o fator de ruído corresponde a:

$$F_{M1} \cong 1 + \frac{\omega^2 C_{gs1}^2 R_s \gamma}{g_{m1}} \left[\left(\frac{R_g^2 C_g^2 + \omega^2 \kappa^2 L_g^2 C_{gd1}^2}{R_s^2 C_{gs1}^2} \right) \frac{1}{\alpha} + \left(\frac{R_g^2 + \omega^2 L_{gs}^2}{R_s^2} \right) \frac{\alpha \delta}{5\gamma} - \frac{0,79}{C_{gs1}} \left(\frac{R_g^2 C_g}{R_s^2} \right) \sqrt{\frac{\delta}{5\gamma}} \right] \quad (2.47)$$

com,

$$L_{gs} = L_g + L_s \quad (2.48)$$

$$C_g = C_{gs1} + \kappa C_{gd1} \quad (2.49)$$

$$\kappa = 1 + \frac{g_{m1}}{g_{m2}} \quad (2.50)$$

$$R_g = R_s + R_{Lg} + R_{Ls} + r_{g1} \quad (2.51)$$

Figura 2.5: Modelo para a análise de ruído das resistências.

Por outro lado, se fosse ignorado o efeito da capacitância de porta-dreno, o fator de ruído seria expresso pela equação seguinte:

$$F_{M1} \cong 1 + \frac{\omega^2 C_{gs1}^2 R_s \gamma}{g_{m1}} \left[\left(\frac{R_g}{R_s} \right)^2 \frac{1}{\alpha} + \left(\frac{R_g^2 + \omega^2 L_{gs}^2}{R_s^2} \right) \frac{\alpha \delta}{5\gamma} - 0,79 \left(\frac{R_g}{R_s} \right)^2 \sqrt{\frac{\delta}{5\gamma}} \right] \quad (2.52)$$

e, se as resistências associadas aos indutores e à porta do transistor são desprezadas ($R_g = R_s$), o resultado é a equação normalmente encontrada na literatura [8, 13, 50].

$$F_{M1} \cong 1 + \frac{\omega^2 C_{gs1}^2 R_s \gamma}{g_{m1}} \left[\frac{1}{\alpha} + \left(\frac{R_s^2 + \omega^2 L_{gs}^2}{R_s^2} \right) \frac{\alpha \delta}{5\gamma} - 0,79 \sqrt{\frac{\delta}{5\gamma}} \right] \quad (2.53)$$

Após a obtenção das expressões para o fator de ruído no estágio de transcondutância, considerando apenas o efeito do transistor de entrada, desenvolve-se uma análise para calcular o efeito das diferentes resistências parasitárias presentes. Normalmente, a contribuição das fontes de ruído relacionadas com as resistências dos indutores é desprezada. No entanto, em tecnologias *CMOS* padrão, os indutores têm um fator de qualidade baixo, o que aumenta o valor destas e se torna necessário considerá-las. Os indutores podem degradar a figura de ruído consideravelmente dependendo da frequência da aplicação, o valor da indutância, e da sua localização no circuito.

O valor quadrático médio que representa o ruído térmico causado por uma resistência é:

$$\overline{v_{n,R}^2} = 4KT\Delta fR \quad (2.54)$$

o que torna possível estimar a contribuição de ruído na saída das resistências principais na topologia. Neste caso, em concordância com a figura 2.5, são consideradas as resistências associadas aos indutores na porta e fonte do transistor de entrada M_1 (R_{L_g} e R_{L_s}

respectivamente), além da sua resistência de porta r_{g1} .

$$F_R = 1 + \frac{R_{Lg} + R_{Ls} + r_{g1}}{R_s} \quad (2.55)$$

Como uma consequência das análises feitas neste capítulo, o fator de ruído do LNA equivale a:

$$F_{LNA} = F_{M1} + (F_{M2} - 1) + (F_R - 1) \quad (2.56)$$

onde o efeito do transistor M_2 pode ser desprezado porque é dividido pelo ganho do estágio de transcondutância.

Finalmente, a figura de ruído é expressa através da equação (2.57).

$$NF_{LNA} = 10\log(F_{LNA}) \quad (2.57)$$

2.4 Considerações para aplicar a programação geométrica no projeto do LNA de banda estreita

Algumas das expressões mais importantes que representam o comportamento de um LNA-CS foram extraídas para aplicar a programação geométrica no fluxo de projeto. No entanto, como mencionado anteriormente, um PG pode ser formulado usando somente algumas funções particulares, de modo que é necessário garantir a compatibilidade entre as expressões extraídas e este tipo de funções. A seguir são apresentadas as diferentes considerações usadas para formular o projeto de um LNA-CS como um programa geométrico padrão.

2.4.1 Linearidade

Frequentemente a análise de linearidade é feita utilizando a série de *Volterra*, o que leva a expressões complexas e não compatíveis com a programação geométrica. No entanto, existe uma relação entre a linearidade e a tensão de polarização do transistor de entrada [51, 52], que neste caso particular é estimada através de simulações do circuito. As simulações são feitas utilizando o processo de $0,35\mu m$ da *Austria MicroSystems (AMS)*, considerando que a entrada está casada e os indutores como uma indutância e resistência em série com fator de qualidade $Q=5$. O transistor de entrada M_1 tem uma largura $W_1=450\mu m$ e comprimento de canal mínimo. Também é importante notar que a simulação do ponto de interceptação de terceira ordem e sua medição torna-se tediosa, se para cada ponto de polarização deve-se garantir o casamento de impedâncias na entrada. Portanto, para melhorar o processo iterativo

desses testes, foi escrito um *script* para automatizar a obtenção dos resultados como mostrado no apêndice A.

Figura 2.6: Resultados de simulação variando-se a tensão V_{gs} de M_1 : (a) Ponto de interceptação de terceira ordem; (b) potência dissipada.

Os resultados destes testes são mostrados na figura 2.6, onde para cada ponto, um acoplamento adequado na entrada é garantido ($S_{11} < -16$ dB). Também pode ser observado que cada traço é feito para uma largura de canal diferente de M_2 . Das figuras 2.6(a) e 2.6(b) pode-se concluir que uma boa linearidade pode ser conseguida através do aumento da tensão de polarização ou pelo menos usando o transistor M_1 na região de inversão forte. No entanto, o aumento desta tensão afeta diretamente o consumo de potência até rapidamente alcançar valores inadmissíveis, de modo que a linearidade pode ser considerada durante o projeto do circuito dando um limite mínimo na tensão de polarização, além de uma restrição na dissipação de potência máxima.

2.4.2 Modelagem do transistor

Para obter uma boa concordância entre a solução do programa geométrico e as simulações feitas usando esses resultados, é importante ter expressões adequadas para representar o comportamento do transistor *MOS*. Além disso, adicionar esse comportamento num PG precisa de equações posinomiais precisas. No entanto, para descrever o comportamento do transistor, expressões bastante complexas com diversos parâmetros de ajuste são usadas nos modelos mais sofisticados, e por outro lado as expressões normalmente relatadas nos livros são mais simples e adequadas para ser usadas em um PG, mas não possuem precisão adequada na medida em que o comprimento do canal diminui. Portanto, é necessário fazer uma caracterização do transistor

através de simulações usando o modelo fornecido pela *foundry*, a fim de fazer ajuste de dados e gerar modelos posinomiais precisos para os diferentes parâmetros.

Neste caso em particular são considerados modelos monomiais devido a sua simplicidade, baixo erro de modelagem e a vantagem que podem ser usados como restrições igualdade e desigualdade em um PG. Estes modelos precisam ser desenvolvidos para as transcondutâncias e tensões porta-fonte de M_1 e M_2 ($g_{m1,2}$ e $V_{gs1,2}$), além das capacitâncias de porta-fonte e porta-dreno de M_1 (C_{gs1} e C_{gd1} respectivamente). Os modelos gerados são descritos como se segue:

$$g_{m1,2}, V_{gs1,2}, C_{gs1,gd1} = K_{g,V,C} n_{f,2}^{\alpha1} W_{f,2}^{\alpha2} I_{D,2}^{\alpha3} V_{DS,2}^{\alpha4} L_{1,2}^{\alpha5} \quad (2.58)$$

onde $K_{g,V,C}$, $\alpha1$, $\alpha2$, $\alpha3$, $\alpha4$ e $\alpha5$ são constantes resultado do ajuste de dados; n_f é o número de dedos do *layout* do transistor; W_f é a largura desses dedos; I_D é a corrente de dreno; V_{DS} é a tensão dreno-fonte e L é o comprimento do canal do transistor. Embora a dependência das capacitâncias no consumo de corrente e a tensão de dreno-fonte é quase insignificante, por simplicidade na escrita dos scripts para o processo de modelagem é assumida desta forma.

Normalmente estes modelos dependem do comprimento de canal, mas em radiofrequência é comum assumir comprimento de canal mínimo e desta forma, os modelos podem ser gerados sob essa hipótese. É também importante destacar que a precisão do modelo depende do tamanho do espaço de projeto e também deve ter um comportamento convexo. Se a função modelada não é convexa em relação as variáveis, o erro máximo é bastante elevado [37,41].

2.4.3 Outras considerações

- A função objetivo pode ser uma expressão que representa um só parâmetro de desempenho, ou pode ser a soma de várias expressões que representam parâmetros de desempenho diferentes ou uma determinada figura de mérito que envolve esses parâmetros (em caso tal, poderia considerar se como um PG multiobjetivo). Neste trabalho, em primeiro lugar é considerado o fator de ruído do *LNA* como parte desta função objetivo a ser minimizada. No entanto, a equação (2.47) não é uma função posinômial devido ao seu último termo entre colchetes, de modo que esse termo é desprezado porque não tem uma contribuição importante no ruído total ao ser resultado da correlação entre os ruídos da porta e do canal do transistor, e assim garantir a compatibilidade com a programação geométrica sem alterar consideravelmente o resultado final.

Por outro lado, a manipulação das leis de *Kirchhoff* em um PG é difícil porque estas são descritas mediante igualdades posinomiais, portanto, são introduzidas duas expressões

somadas ao fator de ruído na função objetivo com essa finalidade ($\frac{V_{DD}}{V_{DS1}}$ e $\frac{V_{DD}}{V_{DS2}}$).

Também, poderia se adicionar na função objetivo alguma expressão que permita garantir o casamento de impedância, diminuir o número de dispositivos, diminuir o consumo de potência ou diminuir a área. No entanto, se varias expressões são adicionadas, é recomendavel definir uma figura de mérito atribuindo pesos para elas.

- A capacitancia C_g (eq. (2.49)) é considerada através da criação de um novo modelo monomial utilizando os modelos de C_{gs1} e C_{gd1} para diferentes valores da razão $\frac{gm1}{gm2}$ assumidos. Este modelo novo depende dos mesmos parâmetros que os modelos utilizados para criá-lo.
- Os indutores não são dispositivos ideais, eles têm alguns parasitas associados, especialmente os indutores implementados em tecnologia *CMOS* padrão sem melhorias para RF. Estes indutores podem afetar consideravelmente o comportamento do circuito dependendo do seu fator de qualidade. Um fator de qualidade inferior a dez é considerado baixo. Neste caso, durante a formulação do PG o indutor é tratado como uma indutância com uma resistência em série porque incluir as outras parasitas aumenta a complexidade matemática e faz expressões não compatíveis com a programação geométrica. No entanto, antes de gerar o *layout* é importante realizar as simulações usando um modelo mais complexo de indutor, que se não estiver incluído no *Design Kit* devem ser usadas ferramentas como *ASITIC* [53] e *VPCD* (ferramenta da *Cadence*) para criá-los.
- Se é assumida uma impedância característica da antena $R_s = 50\Omega$, e se quer considerar o coeficiente de reflexão na entrada S_{11} (equações (2.59) e (2.60)), as expressões para a impedância de entrada do circuito devem ser incluídas com a melhor precisão possível para garantir o mínimo valor de S_{11} e correspondência entre o PG e as simulações. No entanto, como as equações (2.11) e (2.12) que representam com precisão as partes real e imaginária da impedância de entrada são posinômios e apenas expressões monomiais podem ser usadas como igualdades em um PG. Assim, é fácil supor que usando as equações (2.15) e (2.16) irão resolver o problema, mas usá-las irá representar uma penalidade na precisão dos resultados.

$$S_{11} = \frac{Z_{in} - 50}{Z_{in} + 50} \quad (2.59)$$

$$|S_{11}|_{dB} = 20 \log |S_{11}| \quad (2.60)$$

Neste caso, de acordo com as equações (2.9) e (2.43), uma proporção $\frac{gm1}{C_{gs1}}$ elevada representa um ruído menor e uma impedância de entrada maior. Assim, se a figura de

ruído é usada como a função objetivo a ser minimizada, esta proporção tende a ser elevada e saturar o valor da impedância de entrada em R_s . Isto significa que as equações (2.11) e (2.12) podem ser usadas como restrições de desigualdade que tenderão à igualdade enquanto a figura de ruído é minimizada.

- O ganho de tensão é considerado usando as equações (2.27) e (2.25) calculando a impedância de saída do tanque ressonante e medir o ganho. Para isso é necessário ter uma boa estimativa da impedância de saída, que pode ser representada por uma resistência de saída (R_o) estimada da seguinte forma,

$$R_{Ld} = \frac{\omega_o L_d}{Q} \quad (2.61)$$

$$K_{QLd} = \frac{Q^2}{1 + Q^2} \quad (2.62)$$

$$R_{oLd} = \frac{Q^2 R_{Ld}}{K_{QLd}} \quad (2.63)$$

$$C_L = \frac{K_{QLd}}{\omega_o^2 L_d} \quad (2.64)$$

onde Q é o fator de qualidade do indutor; K_{QLd} é uma constante que depende dos fatores de qualidade; R_{oLd} é a resistência em paralelo equivalente do indutor e C_L é a capacitância total necessária para garantir ressonância na frequência ω_o .

- O resistor associado à porta do transistor r_{g1} é considerado utilizando a seguinte equação,

$$r_{g1} = \frac{R_{sq} W}{3n_f^2 L} \quad (2.65)$$

onde R_{sq} é o valor da resistência por quadrado do material *poly* de porta; n_f é o número de dedos do transistor; W e L são a largura e comprimento do canal respectivamente.

2.5 Resumo da formulação de projeto do LNA de banda estreita

Nas figuras 2.7(a) até 2.7(d) são apresentados os gráficos comparativos entre as diferentes equações obtidas na formulação matemática do circuito, e os resultados de um LNA de teste projetado para 2,45 GHz usando um processo de 0,18 μm da IBM. Nos gráficos o subscrito PG representa as equações usadas no programa geométrico.

As figuras 2.7(a) e 2.7(b) mostram a parte real e imaginária da impedância de entrada do circuito, demonstrando que a inclusão da capacitancia porta-dreno (C_{gd}) na formulação é

Figura 2.7: Comparação das equações formuladas: (a) Parte real da impedância de entrada; (b) Parte imaginária da impedância de entrada; (c) Fator de ruído; (d) Ganho de tensão.

relevante para garantir o casamento de impedâncias com maior precisão uma vez que os erros introduzidos ao negligenciar esta capacitância são consideráveis (na figura 2.7(b) a 2,45 GHz o descasamento é de aproximadamente 50 Ω).

Na figura 2.7(c) é mostrado o fator de ruído do circuito onde os valores entre as diferentes aproximações divergem um pouco, isto pode ser produto do modelo de ruído do transistor (que poderia até desprezar o ruído do canal). Por outro lado, traçar estas curvas permite observar que algumas das incompatibilidades entre a formulação matemática e as simulações ou medições, comumente atribuídas à constante γ (É comum achar na literatura que o γ em dispositivos de canal curto tem um valor de perto de 2 [8, 10]), podem ser resultado de ignorar a capacitância porta-dreno ou os resistores dos indutores. Nos cálculos dos gráficos é usado $\gamma = \frac{2}{3}$ e ainda assim a figura de ruído é igual o maior do que no caso simulado.

A figura 2.7(d) é gerada usando a equação (2.27) e considerando como impedância de

saída uma rede RLC em ressonância. Tanto para o ganho como para a impedância de entrada, observa-se uma boa compatibilidade entre o resultado da simulação e as equações obtidas considerando a capacitância porta-dreno.

Por último, a partir dos gráficos pode-se observar que as expressões consideradas no programa geométrico são precisas o que irá permitir boa correspondência entre os resultados do PG e as simulações, reduzindo os ajustes posteriores necessários.

2.6 Forma padrão do PG para o LNA de banda estreita

Uma vez que as diferentes considerações necessárias para aplicar a programação geométrica são feitas, um exemplo de um programa geométrico padrão incluindo as principais restrições pode ser formulado de acordo com a expressão (2.2).

$$\begin{aligned}
 \text{minimizar} \quad & 1 + \frac{\omega^2 C_{gs1}^2 R_s \gamma}{g_{m1}} \left[\left(\frac{R_g^2 \chi^2 + \omega \kappa^2}{g_{m2}^2 R_s^2 C_{gs1}^2} \right) \frac{1}{\alpha} + \left(\frac{R_g^2 + \omega^2 L_{gs}^2}{R_s^2} \right) \frac{\alpha \delta}{5\gamma} \right] + \frac{R_{Lg} + R_{Ls} + r_{g1}}{R_s} + \frac{V_{DD}}{V_{DS1}} + \frac{V_{DD}}{V_{DS2}} \\
 \text{sujeito a} \quad & \left[r_{g1} + R_{Lg} + \frac{C_{gs1}}{C_g} \left(R_{Ls} + \frac{g_{m1} L_s}{C_{gs1}} \right) \right] \frac{1}{R_s} \leq 1 \\
 & \frac{1}{\omega^2 C_{g1} L_g} (1 + g_{m1} R_{Ls}) \leq 1 \\
 & \frac{\omega C_g}{g_{m1} R_o} \left[R_s + r_{g1} + R_{Lg} + \frac{C_{gs1}}{C_g} \left(R_{Ls} + \frac{g_{m1} L_s}{C_{gs1}} \right) \right] A_{vmin} \leq 1 \\
 & \left(\frac{m_1}{C_{gs1,gd1,g}} \right) K_{C_{gs1,gd1,g}} n_{f1}^{\beta_{gs1,gd1,g}} W_{f1}^{\beta_{gs1,gd1,g}} L_1^{\beta_{gs1,gd1,g}} I_{D1}^{\beta_{gs1,gd1,g}} V_{DS1}^{\beta_{gs1,gd1,g}} = 1 \\
 & \left(\frac{m_{1,2}}{g_{m1,2}} \right) K_{g_{m1,2}} n_{f1,2}^{\Phi_{M1,M2}} W_{f1,2}^{\Phi_{M1,M2}} L_{1,2}^{\Phi_{M1,M2}} I_{D1,2}^{\Phi_{M1,M2}} V_{DS1,2}^{\Phi_{M1,M2}} = 1 \\
 & \left(\frac{1}{V_{gs1,2}} \right) K_{V_{gs1,2}} n_{f1,2}^{\alpha_{M1,M2}} W_{f1,2}^{\alpha_{M1,M2}} L_{1,2}^{\alpha_{M1,M2}} I_{D1,2}^{\alpha_{M1,M2}} V_{DS1,2}^{\alpha_{M1,M2}} = 1 \\
 & \frac{1}{V_{DD}} (V_{DS1} + V_{DS2} + m_2 I_{D2} R_{Ld} + m_1 I_{D1} R_{Ls}) \leq 1 \\
 & \frac{R_{sq} W_1}{3n_1^2 L} \left(\frac{1}{r_{g1}} \right) = 1 \\
 & \frac{Q^2 R_{Ld}}{K_{Q_{Ld}} R_o} = 1; \\
 & \frac{K_{Q_{Ld}}}{\omega^2 L_d C_L}; \\
 & \frac{n_{f1,2} W_{f1,2}}{W_{1,2}} = 1 \\
 & \frac{m_{1,2} W_{1,2}}{W_{M1,M2}} = 1 \\
 & \frac{m_1 I_{D1}}{m_2 I_{D2}} = 1 \\
 & \frac{V_{gsmin}}{V_{gs1}} \leq 1 \\
 & \frac{g_{m1}}{\chi g_{m2}} = 1 \\
 & \frac{W_{1,2}}{W_{max}} \leq 1 \\
 & \dots
 \end{aligned} \tag{2.66}$$

3 **Formulação de projeto de um *LNA* de banda larga usando programação geométrica**

No capítulo anterior são esclarecidos os principais conceitos sobre a programação geométrica e sua forma padrão, são listadas algumas das variáveis do transistor que podem ser modeladas mediante monômios, e é explicado porque a análise de ruído está focada apenas no ruído térmico, entre outros tópicos tratados. Além disso, a formulação rigorosa do problema de projeto de um *LNA* de banda estreita utilizando programação geométrica, é apresentada como objetivo principal deste trabalho. No entanto, também pode ser explorada a possibilidade de aplicar esses conceitos para o projeto de circuitos de banda larga. Por tanto, neste capítulo é apresentada a formulação do problema projeto de um *LNA* de banda larga, usando uma topologia para cancelamento do ruído térmico, e é estudada a possibilidade de assistir o projeto descrevendo alguns dos parâmetros de desempenho do circuito como um programa geométrico. Para isso, inicialmente são feitas análises de circuito para extrair as equações que representam o comportamento deste. Depois, semelhante ao capítulo anterior, algumas considerações são descritas para incluir a programação geométrica no fluxo de projeto, e finalmente é apresentada a forma padrão do problema de otimização usando esta metodologia.

3.1 **Formulação de projeto de um *LNA* de banda larga**

O circuito a ser analisado nesta seção é mostrado na figura 3.1, e corresponde a um amplificador de baixo ruído de banda larga com cancelamento de ruído. A principal vantagem desta topologia é que o casamento da impedância entrada pode ser obtido através do primeiro estágio, enquanto que a sua contribuição de ruído é cancelada pelos estágios seguintes, como descrito no primeiro capítulo. No circuito, M_1 forma um estágio de porta comum, responsável pelo acoplamento da impedância de entrada. Devido à maior contribuição de ruído dos estágios porta comum em comparação com os estagios de fonte comum, essa deve ser reduzida. Para isso, dois estágios

Figura 3.1: LNA com cancelamento de ruído.

de fonte comum formados pelos transistores M_2 e M_3 são adicionados, com as portas ligadas a dois nós nos quais o sinal de ruído está defasado 180° , mas o sinal de radiofrequência continua em fase. Os sinais são amplificados por esses estágios, e posteriormente somados de modo que os sinais de ruído são subtraídos, enquanto os sinais de radiofrequência somados. Como consequência, o sinal de ruído através de M_4 e a resistência de carga R_L , tem uma contribuição mínima ou nula de ruído devido ao transistor M_1 .

3.1.1 Análise de pequenos sinais

Tal como estabelecido no capítulo anterior, existem alguns parâmetros de desempenho do LNA que devem ser formulados de modo a prever o seu comportamento, especialmente com respeito à frequência. Para o LNA de banda larga, mesmo que para o LNA de banda estreita, a primeira análise feita é a análise de pequenos sinais, a fim de extrair as equações para a impedância de entrada e o ganho transcondutância. Para este bloco, a análise é feita com base no modelo para pequenos sinais da figura 3.2. No modelo, a parte superior (caracterizada pelo subscrito 1 nos dispositivos) representa o estágio porta comum. Os dois estágios fonte comum são analisados utilizando o modelo no interior do retângulo com traços cinza (subscritos 2 e 3). Durante a análise do estágio de entrada, os estágios fonte comum são considerados como duas impedâncias equivalentes Z_{inM2} e Z_{inM3} . Além disso, a resistência de porta r_{g1} , a capacitância de porta-substrato Z_{Cgb1} , e a capacitância de porta-dreno Z_{Cgd1} , não são consideradas durante a análise. r_{g1} e Z_{Cgb1} consideram-se desprezíveis, e Z_{Cgds} elevada em comparação com R_1 que está praticamente em paralelo. Por outro lado, o efeito do transistor M_4 (figura 3.1) é considerado no modelo mediante a resistência equivalente vista desde a saída dos estágios fonte comum. Essa resistência equivale ao inverso da transcondutância de M_4 , em paralelo com a resistência de saída do estágio que não está sendo analisado.

Figura 3.2: Modelo do circuito de banda larga para análise de pequenos sinais.

Impedância de entrada

Como acima mencionado, o cálculo da impedância de entrada é feito com base no circuito mostrado na figura 3.2. Neste caso, o teorema de *Miller* é usado na estimativa da impedância de entrada dos estágios de fonte comum.

Assumindo uma corrente através da resistência da fonte de entrada do sinal (i_{R_s}), e verificando o nó da fonte de M_1 obtém-se que:

$$i_{R_s} = \frac{Z_{Cgs1} + Z_{inM3}}{Z_{Cgs1} Z_{inM3}} V_{gs1} + i_{o1} \quad (3.1)$$

onde Z_{Cgs1} corresponde à impedância devido à capacitância porta-fonte do transistor M_1 ; Z_{inM3} é a impedância de entrada de M_3 , e i_{o1} é a corrente de saída do estágio porta comum. Isolando o valor dessa corrente analisando o nó da saída de M_1 ,

$$i_{o1} = (g_{m1} + g_{mb1}) V_{gs1} + \frac{V_{gs1} - \frac{R_L Z_{inM2}}{R_L + Z_{inM2}} i_{o1}}{r_{ds1}} \quad (3.2)$$

$$i_{o1} = \frac{g_{m1} + g_{mb1} + \frac{1}{r_{ds1}}}{1 + \frac{R_L Z_{inM2}}{(R_L + Z_{inM2}) r_{ds1}}} V_{gs1} \quad (3.3)$$

nas equações, g_{m1} e g_{mb1} são as transcondutâncias de M_1 ; Z_{inM2} é a impedância de entrada de M_2 ; V_{gs1} e r_{ds1} são a tensão porta-fonte e a resistência dreno-fonte de M_1 , e R_L é a resistência de carga do estágio porta comum.

Finalmente, substituindo a equação (3.3) em (3.1), é obtida uma expressão completa para a

impedância de entrada do LNA com cancelamento de ruído (equação (3.4)).

$$Z_{in} = \frac{Z_{Cgs1}Z_{inM3} [Z_{inM2}(R_1 + r_{ds1}) + R_1r_{ds1}]}{(Z_{Cgs1} + Z_{inM3}) [Z_{inM2}(R_1 + r_{ds1}) + R_1r_{ds1}] + Z_{Cgs1}Z_{inM3}(R_1 + Z_{inM2})[1 + (g_{m1} + g_{mb1})r_{ds1}]} \quad (3.4)$$

Tomando o modelo da parte inferior da figura 3.2, é desenvolvida uma análise para estimar a impedância de entrada dos estágios de fonte comum. Nessa análise, o teorema de *Miller* é utilizado para estimar o efeito da capacitância de porta-dreno de M_2 e M_3 . Como mencionado no capítulo anterior, a relação entre as tensões dos nós n_2 e n_1 é conhecida como o ganho de *Miller*,

$$A_{m2,3} = - \left(\frac{1}{g_{m4}} \parallel r_{ds3,2} \right) g_{m2,3} = - \frac{g_{m2,3}r_{ds3,2}}{1 + g_{m4}r_{ds3,2}} \quad (3.5)$$

o $\frac{1}{g_{m4}}$ representa a resistência equivalente do transistor M_4 , vista desde os drenos de M_2 e M_3 ; $r_{ds3,2}$ e $g_{m2,3}$ são as resistências de dreno-fonte e as transcondutâncias desses transistores.

Aplicando o teorema de *Miller* são estimadas as impedâncias de entrada para os estágios mencionados.

$$Z_{inM2,3} = r_{g2,3} + \frac{Z_{Cgs2,3}Z_{Cgd2,3}}{Z_{Cgd2,3} + (1 - A_{m2,3})Z_{Cgs2,3}} \quad (3.6)$$

No entanto, existe uma outra forma de escrever as considerações anteriores baseada nos princípios da topologia. A partir da equação (3.4), pode-se observar que o comportamento em frequência da impedância de entrada é definido pela impedância de porta-fonte de M_1 , e a impedância de entrada dos estágios de fonte comum. De modo que, para manter o casamento de impedâncias na banda de operação, o efeito destas impedâncias deve ser considerável apenas nas frequências fora da banda. De acordo isto, uma primeira aproximação sobre o equacionamento anterior, consiste em assumir que a impedância de entrada de M_3 é suficientemente alta na banda de operação para não afetar consideravelmente o acoplamento na entrada ($R_s \parallel Z_{inM3} \cong R_s$). Analogamente, a impedância de M_2 não deve afetar o valor da impedância de saída do primeiro estágio ($R_1 \parallel Z_{inM2} \cong R_1$). Em vista do anterior, o efeito das resistências da porta de M_2 e M_3 pode ser desprezado em comparação com as impedâncias capacitivas que dominam a magnitude da impedância desses transistores. Outra simplificação seria desprezar a capacitância porta-dreno e simplificar a equação (3.6) para obter que:

$$Z_{inM2,3} \cong Z_{Cgs2,3} \quad (3.7)$$

com $Z_{Cgs2,3} \gg R_s$.

Assim, de acordo com a análise anterior, as equações (3.1) e (3.3) podem ser escritas como se mostra nas equações (3.8) e (3.9).

$$i_{R_s} = \frac{V_{gs1}}{Z_{Cgs1}} + i_{o1} \quad (3.8)$$

$$i_{o1} = \frac{g_{m1} + g_{mb1} + \frac{1}{r_{ds1}}}{1 + \frac{R_1}{r_{ds1}}} V_{gs1} \quad (3.9)$$

Em seguida, a nova estimativa para a impedância de entrada é:

$$Z_{in} = \frac{Z_{Cgs1} (R_1 + r_{ds1})}{R_1 + r_{ds1} + Z_{Cgs1} + (g_{m1} + g_{mb1}) Z_{Cgs1} r_{ds1}} \quad (3.10)$$

onde, se a impedância da capacitância de porta-fonte de M_1 é consideravelmente maior do que a R_s ,

$$Z_{in} \cong \frac{R_1 + r_{ds1}}{1 + (g_{m1} + g_{mb1}) r_{ds1}} \quad (3.11)$$

além disso, se a transcondutância do corpo e a resistência de dreno-fonte de M_1 são desprezadas, obtêm-se as equações (3.12) e (3.12) respectivamente. Se ambas as transcondutâncias são desprezadas, o resultado é a equação (3.14).

$$Z_{in} \cong \frac{R_1 + r_{ds1}}{1 + g_{m1} r_{ds1}} \quad (3.12)$$

$$Z_{in} \cong \frac{1}{g_{m1} + g_{mb1}} \quad (3.13)$$

$$Z_{in} \cong \frac{1}{g_{m1}} \quad (3.14)$$

Ganho de transcondutância

Assumindo que uma corrente de saída i_o percorrendo através do transistor M_4 e o resistor R_L , então o ganho de transcondutância do LNA pode ser definido como a razão entre esta corrente, e a fonte de tensão de entrada do sinal de radiofrequência. Além disso, esta corrente assumida é resultado da soma das correntes dos transistores M_2 e M_3 (i_{o2} e i_{o3}), e ao mesmo tempo, a

corrente através de M_2 depende da corrente de M_1 (i_{o1}).

$$G_{LNA} = \frac{i_o}{v_{inRF}} = \frac{i_{o2} + i_{o3}}{v_{inRF}} = \left(\frac{-R_1 i_{o1}}{v_{inRF}} \right) \frac{i_{o2}}{-R_1 i_{o1}} + \frac{i_{o3}}{v_{inRF}} \quad (3.15)$$

A equação (3.15) resume o mencionado anteriormente. Uma outra maneira de representar essa equação em função das transcondutâncias dos diferentes estágios é a seguinte:

$$G_{LNA} = (-G_{M1} R_1) G_{M2} + G_{M3} \quad (3.16)$$

onde G_{M1} é o ganho de transcondutância do estágio porta comum; G_{M2} é o ganho do estágio fonte comum com respeito à tensão de saída do estágio anterior. Por outro lado, G_{M3} é o ganho do estágio fonte comum formado pelo transistor M_3 , com respeito à fonte de tensão de entrada do sinal de radiofrequência.

A transcondutância do estágio de entrada é definida como se segue:

$$G_{M1} = \frac{i_{o1}}{v_{inRF}} \quad (3.17)$$

em seguida, analisando a rede de entrada e fatorando obtém-se que:

$$v_{inRF} = -V_{gs1} - \left(i_{o1} + \frac{V_{gs1}}{Z_{Cgs1}} \right) R_s \quad (3.18)$$

$$v_{inRF} = -R_s i_{o1} - \left(1 + \frac{R_s}{Z_{Cgs1}} \right) V_{gs1} \quad (3.19)$$

onde a tensão de porta-fonte de M_1 é isolada a partir da equação (3.9),

$$V_{gs1} = \frac{R_1 + r_{ds1}}{1 + (g_{m1} + g_{mb1}) r_{ds1}} i_{o1} \quad (3.20)$$

e substituindo (3.20) em (3.19) e colocando em evidência i_{o1} é obtida a equação (3.21).

$$v_{inRF} = - \left\{ \frac{R_s [R_1 + r_{ds1} + Z_{Cgs1} + (g_{m1} + g_{mb1}) Z_{Cgs1} r_{ds1}] + Z_{Cgs1} (R_1 + r_{ds1})}{Z_{Cgs1} [1 + (g_{m1} + g_{mb1}) r_{ds1}]} \right\} i_{o1} \quad (3.21)$$

Da equação (3.21) é possível evidenciar a impedância de entrada usando (3.10),

$$v_{inRF} = - \left[\frac{R_s \left(\frac{R_1 + r_{ds1}}{Z_{in}} \right) + R_1 + r_{ds1}}{1 + (g_{m1} + g_{mb1}) r_{ds1}} \right] i_{o1} \quad (3.22)$$

para posteriormente obter a expressão completa do ganho de transcondutância do estágio de

entrada (equação (3.23)).

$$G_{M1} = -\frac{Z_{in} [1 + (g_{m1} + g_{mb1})r_{ds1}]}{(R_1 + r_{ds1})(R_s + Z_{in})} \quad (3.23)$$

A partir de (3.23), pode-se observar que o ganho de transcondutância de M_1 varia com a frequência de acordo com a impedância de entrada. E similar à análise da impedância de entrada, a transcondutância do corpo e o resistor dreno-fonte podem ser desprezados para simplificar os cálculos.

$$G_{M1} \cong -\frac{Z_{in} (1 + g_{m1}r_{ds1})}{(R_1 + r_{ds1})(R_s + Z_{in})} \quad (3.24)$$

$$G_{M1} \cong -\frac{Z_{in} (g_{m1} + g_{mb1})}{R_s + Z_{in}} \cong -\frac{1}{R_s + \frac{1}{g_{m1} + g_{mb1}}} \quad (3.25)$$

$$G_{M1} \cong -\frac{Z_{in}}{R_s + Z_{in}} \cong -\frac{1}{R_s + \frac{1}{g_{m1}}} \quad (3.26)$$

Nas equações (3.24) até (3.25), são apresentados os resultados de fazer as simplificações descritas. Para cada caso a impedância de entrada também muda como visto em (3.25) e (3.26).

Por outro lado, a análise do ganho de transcondutância dos estágios de fonte comum é feita usando o modelo da parte inferior da figura 3.2 como mencionado anteriormente. De acordo com o modelo, são calculados os ganhos de transcondutância G_2 e G_3 .

$$G_{2,3} = \frac{i_{o2,3}}{V_{2,3}} \quad (3.27)$$

Ao analisar o nó n_2 é possível isolar as correntes de saída como uma função das tensões de porta-fonte,

$$i_{o2,3} + I_{2,3} = g_{m2,3}V_{gs2,3} \quad (3.28)$$

$$i_{o2,3} = \left[g_{m3} - \frac{(1 - A_{m2,3})}{Z_{Cgd2,3}} \right] V_{gs2,3} \quad (3.29)$$

e percorrendo a rede de entrada, as tensões porta-fonte podem-se isolar como uma função das tensões de entrada ($V_{2,3}$). Pelo fato de $Z_{inM2,3}$ ser bastante maior do que a R_s , e ao mesmo tempo R_s é maior do que $r_{g2,3}$, então esta última é desprezível (equação (3.31)).

$$V_{2,3} = \left(\frac{1}{Z_{Cgs2,3}} + \frac{1 - A_{m2,3}}{Z_{Cgd2,3}} \right) r_{g2,3} V_{gs2,3} + V_{gs2,3} \quad (3.30)$$

$$V_{gs2,3} = \left(\frac{Z_{inM2,3} - r_{g2,3}}{Z_{inM2,3}} \right) V_{2,3} \cong V_{2,3} \quad (3.31)$$

Finalmente, substituindo (3.31) em (3.29), os ganhos de transcondutância para M_2 e M_3 são calculados.

$$G_2 = \frac{i_{o2}}{V_2} = g_{m2} - \frac{1 - A_{m2}}{Z_{Cgd2}} \quad (3.32)$$

$$G_3 = \frac{i_{o3}}{V_3} = g_{m3} - \frac{1 - A_{m3}}{Z_{Cgd3}} \quad (3.33)$$

Retomando as equações (3.15) e (3.16), o ganho calculado para o estágio do transistor M_2 coincide com a definição do ganho total G_{M2} (equação (3.34)). Por outro lado, o ganho de M_3 não coincide com a definição do G_{M3} , e por tanto aplicando um divisor de tensão é possível obtê-lo (equação (3.35)).

$$V_2 = -R_1 i_{o1} \implies G_{M2} = G_2 \quad (3.34)$$

$$V_3 = \left(\frac{Z_{in}}{R_s + Z_{in}} \right) v_{inRF} \implies G_{M3} = \frac{i_{o3}}{v_{inRF}} = \left(\frac{Z_{in}}{R_s + Z_{in}} \right) G_3 \quad (3.35)$$

Desprezando o efeito das capacitâncias porta-dreno obtêm-se que:

$$G_{M2} \cong g_{m2} \quad (3.36)$$

$$G_{M3} \cong g_{m3} \left(\frac{Z_{in}}{R_s + Z_{in}} \right) \quad (3.37)$$

e substituindo (3.23), (3.34) e (3.35) em (3.16), pode-se expressar o ganho de transcondutância total.

$$G_{LNA} = \frac{Z_{in}}{R_s + Z_{in}} \left[\frac{1 + (g_{m1} + g_{mb1})r_{ds1}}{(R_1 + r_{ds1})} \left(g_{m2} - \frac{1 - A_{m2}}{Z_{Cgd2}} \right) R_1 + g_{m3} - \frac{1 - A_{m3}}{Z_{Cgd3}} \right] \quad (3.38)$$

Também, substituindo (3.23), (3.36) e (3.37) em (3.16) é obtida a aproximação (3.39).

$$G_{LNA} \cong \frac{Z_{in}}{R_s + Z_{in}} \left[\frac{1 + (g_{m1} + g_{mb1})r_{ds1}}{R_1 + r_{ds1}} g_{m2} R_1 + g_{m3} \right] \quad (3.39)$$

Da mesma forma que para a impedância de entrada, os resultados de desprezar a transcondutância do corpo e o resistor de dreno-fonte de M_1 são mostrados nas equações (3.40) a (3.42), e em (3.42) está a equação mais simplificada para representar o ganho de

transcondutância do LNA com cancelamento de ruído analisado.

$$G_{LNA} \cong \frac{Z_{in}}{R_s + Z_{in}} \left[\frac{1 + g_{m1}r_{ds1}}{R_1 + r_{ds1}} g_{m2}R_1 + g_{m3} \right] \quad (3.40)$$

$$G_{LNA} \cong \frac{Z_{in}}{R_s + Z_{in}} [(g_{m1} + g_{mb1})g_{m2}R_1 + g_{m3}] \quad (3.41)$$

$$G_{LNA} \cong \frac{\frac{1}{g_{m1}}}{R_s + \frac{1}{g_{m1}}} (g_{m1}g_{m2}R_1 + g_{m3}) \quad (3.42)$$

Para terminar a análise de pequenos sinais, o ganho de tensão total do LNA é calculado como o produto entre o ganho transcondutância e a resistência de saída, que neste caso é assumida equivalente à resistência de carga (R_L).

$$A_{vLNA} = G_{LNA}R_L \quad (3.43)$$

3.1.2 Análise de ruído

Uma vez que a impedância de entrada e o ganho do circuito são formulados, em seguida, a análise de ruído é desenvolvida com o objetivo de explicar o efeito de cancelamento de ruído presente e formular a contribuição de ruído total do circuito. Primeiro, é analisada a contribuição de ruído total de acordo com os estágios e a propriedade ou princípio de cancelamento de ruído da topologia. Em seguida, cada um dos estágios é formulado, começando com a contribuição do estágio porta comum e a sua resistência de carga, e terminando com a contribuição de ruído dos estágios fonte comum. A análise é feita utilizando o modelo da figura 3.3 e aplicando o método de sobreposição. Como se pode ver no esquemático, existem seis fontes de ruído no circuito que devem ser analisadas através de quatro análises diferentes, já que dois pares delas estão correlacionadas ($i_{n1,g}$ com $i_{n1,d}$ e $i_{n2-3,g}$ com $i_{n2-3,d}$).

O fator de ruído total do amplificador pode ser expresso pela soma dos diferentes fatores de ruído produto dos dispositivos ruidosos existentes no circuito. Neste caso, os transistores M_1 a M_3 e a resistência R_1 de acordo com a figuras 3.1 e 3.3.

$$F_{LNA} = F_{M1} + (F_{R1} - 1) + (F_{M2} - 1) + (F_{M3} - 1) \quad (3.44)$$

Ao mesmo tempo, se estes fatores são expressos segundo a equação (2.28), então o fator de

Figura 3.3: Modelo do LNA de banda larga para a análise de ruído.

ruído total pode ser escrito como se segue:

$$F_{LNA} = 1 + \frac{\overline{i_{nM1,o}^2}}{\overline{i_{nRs,o}^2}} + \frac{\overline{i_{nR1,o}^2}}{\overline{i_{nRs,o}^2}} + \frac{\overline{i_{n2,o}^2}}{\overline{i_{nRs,o}^2}} + \frac{\overline{i_{n3,o}^2}}{\overline{i_{nRs,o}^2}} \quad (3.45)$$

onde $\overline{i_{nM1,o}^2}$ e $\overline{i_{nRs,o}^2}$ correspondem aos valores quadrático médio das correntes de ruído referidas à saída, produto dos dispositivos ruidosos presentes no estágio de entrada (M_1 e R_1 respectivamente). Por outra parte, $\overline{i_{n2,o}^2}$ e $\overline{i_{n3,o}^2}$ são os valores quadrático médio das correntes de ruído referidas à saída devido aos transistores M_2 e M_3 . Finalmente, $\overline{i_{nRs,o}^2}$ é o valor quadrático médio da corrente de ruído referida à saída, produto da tensão de ruído do resistor da fonte de sinal de entrada (equação (2.34)).

Os valores quadrático médio das correntes de ruído referidas à saída produto do estágio de porta comum são calculados da seguinte forma:

$$\overline{i_{nM1,o}^2} = \overline{(-i_{n1,o}R_1G_{M2} + i_{n1,o}R_sG_3)^2} = \overline{i_{n1,o}^2(R_sG_3 - R_1G_{M2})^2} \quad (3.46)$$

$$\overline{i_{nR1,o}^2} = \overline{v_{nR1,o}^2} |G_{M2}|^2 \quad (3.47)$$

onde G_{M2} e G_3 são os ganhos de transcondutância dos estágios fonte comum anteriormente calculados. R_1 e R_s são as resistências de carga do estágio porta comum e da fonte de sinal respectivamente. $i_{n1,o}$ é a corrente de ruído através de M_1 (figura 3.3), e $\overline{v_{nR1,o}^2}$ corresponde ao valor quadrático médio da tensão de ruído do resistor R_1 .

Substituindo as equações (3.46) e (3.47) em (3.45), e evidenciando a corrente de ruído de

M_1 , a equação (3.45) pode ser escrita como:

$$F_{LNA} = 1 + \frac{\overline{|i_{n1,o}(R_s G_3 - R_1 G_{M2})|^2}}{\overline{i_{n,Rs}^2}} + \frac{\overline{v_{nR1,o}^2 |G_{M2}|^2}}{\overline{i_{n,Rs}^2}} + \frac{\overline{i_{n2,o}^2}}{\overline{i_{n,Rs}^2}} + \frac{\overline{i_{n3,o}^2}}{\overline{i_{n,Rs}^2}} \quad (3.48)$$

e se,

$$R_s G_3 = R_1 G_{M2} \quad (3.49)$$

então contribuição de ruído do transistor M_1 é anulada ou cancelada, e o fator de ruído pode-se expressar por meio da equação (3.50).

$$F_{LNA} = 1 + \frac{\overline{v_{nR1,o}^2 |G_{M2}|^2}}{\overline{i_{n,Rs}^2}} + \frac{\overline{i_{n2,o}^2}}{\overline{i_{n,Rs}^2}} + \frac{\overline{i_{n3,o}^2}}{\overline{i_{n,Rs}^2}} \quad (3.50)$$

Ainda depois de conhecer que a contribuição de ruído do transistor do estágio de entrada pode ser cancelada, é importante conhecer essa contribuição porque podem existir alguns casos em que o cancelamento não possa ser totalmente executado.

Usando o modelo da figura 3.3, e fazendo a soma das correntes no nó de saída do transistor M_1 , a corrente de ruído ($i_{n1,o}$) pode ser representada como se segue:

$$i_{n1,o} = i_{n1,d} + (g_{m1} + g_{mb1})V_{gs1} + \frac{V_{gs1} - R_1 i_{n1,o}}{r_{ds1}} \quad (3.51)$$

e evidenciando essa corrente e a tensão porta-fonte e obtida a equação (3.52).

$$(R_1 + r_{ds1}) i_{n1,o} = r_{ds1} i_{n1,d} + [1 + (g_{m1} + g_{mb1})r_{ds1}] V_{gs1} \quad (3.52)$$

Por outro lado, recorrendo a malha de entrada é isolada a tensão porta fonte como mostrado na equação (3.53) e posteriormente substituída em (3.52) para obter a expressão (3.54).

$$V_{gs1} = \frac{R_s Z_{Cgs1}}{R_s + Z_{Cgs1}} (i_{n1,g} - i_{n1,o}) \quad (3.53)$$

$$(R_1 + r_{ds1}) i_{n1,o} = r_{ds1} i_{n1,d} + [1 + (g_{m1} + g_{mb1})r_{ds1}] \frac{R_s Z_{Cgs1}}{R_s + Z_{Cgs1}} (i_{n1,g} - i_{n1,o}) \quad (3.54)$$

A expressão anterior é tratada a modo de evidenciar a corrente de ruído total do transistor,

e as correntes de ruído da porta e do canal do mesmo.

$$\left\{ R_1 + r_{ds1} + \frac{R_s Z_{Cgs1} [1 + (g_{m1} + g_{mb1}) r_{ds1}]}{R_s + Z_{Cgs1}} \right\} i_{n1,o} = r_{ds1} i_{n1,d} + \frac{R_s Z_{Cgs1} [1 + (g_{m1} + g_{mb1}) r_{ds1}]}{R_s + Z_{Cgs1}} i_{n1,g} \quad (3.55)$$

Usando a equação (3.55), a corrente de ruído do transistor M_1 é isolada, e a impedância de entrada usando a equação (3.10) é posta em evidência.

$$i_{n1,o} = \frac{Z_{in}}{(R_1 + r_{ds1})(R_s + Z_{in})} \left\{ \frac{r_{ds1}(R_s + Z_{Cgs1})}{Z_{Cgs1}} i_{n1,d} + R_s [1 + (g_{m1} + g_{mb1}) r_{ds1}] i_{n1,g} \right\} \quad (3.56)$$

Por último, usando a equação (3.23) em (3.56), é possível evidenciar o ganho de transcondutância do estágio (G_{M1}), e expressar a corrente de ruído por meio da equação seguinte

$$i_{n1,o} = \frac{r_{ds1} |G_{M1}| (R_s + Z_{Cgs1})}{Z_{Cgs1} [1 + (g_{m1} + g_{mb1}) r_{ds1}]} i_{n1,d} + R_s |G_{M1}| i_{n1,g} \quad (3.57)$$

Conhecendo a corrente de ruído de M_1 , o seu valor quadrático médio pode ser calculado com (2.29), e posteriormente a sua contribuição ao fator de ruído total pode ser calculada usando (3.48).

Uma vez que a contribuição de ruído do transistor de entrada é estimada, em seguida, para terminar a formulação do estágio de porta comum, a contribuição do resistor R_1 é calculada e descrita pelas equações (3.58) e (3.59).

$$F_{R1} = 1 + \frac{\overline{v_{nR1,o}^2} |G_{M2}|^2}{\overline{i_{n,Rs}^2}} \quad (3.58)$$

$$F_{R1} = 1 + \frac{|G_2|^2 R_1}{|G_{LNA}|^2 R_s} \quad (3.59)$$

De forma análoga que para a análise de pequenos sinais, os transistores M_2 e M_3 são analisados usando o mesmo modelo, mostrado na parte inferior da figura 3.3. A análise começa com o cálculo da soma das correntes no nó n_2 ,

$$i_{n2-3,o} = i_{n2-3,d} + g_{m2,3} V_{gs2,3} - I_{2,3} \quad (3.60)$$

depois, a corrente $I_{2,3}$ é substituída usando o teorema de *Miller* para colocar em evidência a

tensão porta fonte,

$$i_{n2-3,o} = i_{n2-3,d} + \left(g_{m2,3} - \frac{1 - A_{m2,3}}{Z_{Cgd2,3}} \right) V_{gs2,3} \quad (3.61)$$

e posteriormente evidenciar o ganho de transcondutância usando (3.32) e (3.33), obtendo uma expressão para a corrente de ruído total em função da tensão de porta-fonte dos transistores.

$$i_{n2-3,o} = i_{n2-3,d} + G_{2,3} V_{gs2,3} \quad (3.62)$$

Analisando o nó de entrada pode-se isolar a tensão porta-fonte dos transistores. Igual do que na formulação do ganho, é assumido que $Z_{inM2,3} \gg r_{g2,3}$ pelas razões já expostas.

$$V_{gs2,3} = \frac{Z_{inM2,3} - r_{g2,3}}{Z_{inM2,3}} r_{g2,3} i_{n2-3,g} \approx r_{g2,3} i_{n2-3,g} \quad (3.63)$$

Consequência do anterior, e substituindo (3.63) em (3.62) as correntes de ruído para os transistores dos estágios fonte-comum podem ser calculadas da seguinte forma:

$$i_{n2,o} = i_{n2,d} + G_2 r_{g2} i_{n2,g} \quad (3.64)$$

$$i_{n3,o} = i_{n3,d} + G_3 r_{g3} i_{n3,g} \quad (3.65)$$

é considerando que $G_{2,3} r_{g2,3} i_{n2-3,g} \ll i_{n2-3,d}$ são obtidas as aproximações (3.66) e (3.67).

$$i_{n2,o} \approx i_{n2,d} \quad (3.66)$$

$$i_{n3,o} \approx i_{n3,d} \quad (3.67)$$

Tomando as expressões (3.64) e (3.65) e representá-las na forma definida pela equação (2.29) obtém-se:

$$\overline{i_{n2-3,o}^2} = \overline{i_{n2-3,d}^2} + |G_{2,3}|^2 r_{g2,3}^2 \overline{i_{n2-3,g}^2} + 2 \operatorname{Re} \{ G_{2,3} r_{g2,3} (-j0,395) \} \sqrt{\overline{i_{n2-3,d}^2} \overline{i_{n2-3,g}^2}} \quad (3.68)$$

e substituindo esses valores quadrático médio usando (2.28), (2.30), (2.31), (2.34) e (3.48) é possível estimar o fator de ruído dos estágios fonte comum.

$$F_{M2,3} = 1 + \frac{\omega^2 C_{gs2,3}^2 \gamma}{g_{m2,3} R_s |G_{LNA}|^2} \left[\left(\frac{g_{m2,3}^2}{\omega^2 C_{gs2,3}^2} \right) \frac{1}{\alpha} + r_{g2,3} |G_{2,3}|^2 \frac{\gamma \delta}{5\alpha} - 0,79 \left(\frac{g_{m2,3}^2 r_{g2,3}}{\omega C_{gs2,3}} \right) \sqrt{\frac{\delta}{5\gamma}} \right] \quad (3.69)$$

Assumindo que o ruído do canal do transistor é dominante (equações (3.66) e (3.67)), uma outra estimativa para o fator de ruído pode ser obtida.

$$F_{M2,3} = 1 + \left(\frac{g_{m2,3}}{R_s |G_{LNA}|^2} \right) \frac{\gamma}{\alpha} \quad (3.70)$$

De acordo com a equação (3.70), o comportamento em frequência do fator de ruído é definido pelo ganho de transcondutância, que por sua vez varia devido à impedância de entrada.

Utilizando a aproximação descrita em (3.70), e assumindo que o ruído do transistor de entrada é cancelado, então o fator de ruído total do LNA pode ser calculado substituindo essas aproximações em (3.50).

$$F_{LNA} = 1 + \frac{1}{|G_{LNA}|^2 R_s} \left[|G_2|^2 R_1 + (g_{m2} + g_{m3}) \frac{\gamma}{\alpha} \right] \quad (3.71)$$

Por último, assumindo que a entrada está casada, e substituindo os ganhos de transcondutância total e de M_2 pelas equações (3.42) e (3.36), o fator de ruído total é expresso da seguinte forma:

$$F_{LNA} = 1 + \frac{R_s}{R_1} + \left[\left(\frac{1}{g_{m2} R_1} \right) \frac{R_s}{R_1} + \frac{1}{g_{m3} R_s} \right] \frac{\gamma}{\alpha} \quad (3.72)$$

e pode ser simplificado para obter (3.73) usando de novo a condição para o cancelamento do ruído do estágio de entrada.

$$F_{LNA} = \left(1 + \frac{R_s}{R_1} \right) \left(1 + \frac{1}{g_{m2} R_1} \frac{\gamma}{\alpha} \right) \quad (3.73)$$

3.2 Considerações para aplicar programação geométrica no projeto do LNA de banda larga

Nas seções anteriores é apresentada a formulação dos principais parâmetros de desempenho de um LNA de banda larga com cancelamento de ruído. Este processo de formulação matemática é feito de modo a obter as equações que representam o comportamento do circuito, que posteriormente são adaptadas para representar o problema de projeto do circuito como um programa geométrico (GP). Para fazer isso, várias considerações são necessárias a fim de formular um PG padrão útil com sucesso.

Neste projeto, a linearidade e a modelagem do transistor são tratados como no capítulo

anterior. Para a linearidade é definida uma restrição na tensão de polarização dos transistores M_2 e M_3 , de modo a ter voltagens de saturação altos. Por outro lado, a modelagem do transistor é feita em função das variáveis definidas na equação (2.58). Para este projeto específico, são gerados modelos para a transcondutância de todos os transistores e as tensões porta-fonte. Também é modelada a capacitância porta-fonte dos transistores fonte comum.

Para o projeto do LNA de banda larga, a função objectivo é também uma função multiobjetivo. Esta função é formada pelo fator de ruído e as relações entre a tensão de alimentação e as tensões dreno-fonte, além da relação entre a corrente de saída e as correntes dos estágios de fonte comum. O fator de ruído é tomado a partir da equação (3.71), assumindo que: o ganho transcondutância do estágio fonte comum formado pelo transistor M_2 corresponde à transcondutância do dispositivo (3.36), e que a capacitância porta-fonte e a resistência dreno-fonte de M_1 são desprezíveis. Além disso, considera-se a condição de cancelamento de ruído (equação (3.49)) e se desprezam os efeitos da transcondutância do corpo de M_1 e a resistência de saída do mesmo. Consequência do anterior, a impedância de entrada é escrita como (3.14) e, em seguida, o ganho de transcondutância pode-se simplificar a:

$$|G_{LNA}| \cong \frac{g_{m2}R_1}{R_s} \quad (3.74)$$

e substituindo (3.74) em (3.71) o fator de ruído adaptado para o PG corresponde à equação (3.75).

$$F_{LNA} \cong 1 + \frac{R_s}{g_{m2}^2 R_1^2} \left[g_{m2}^2 R_1 + (g_{m2} + g_{m3}) \frac{\gamma}{\alpha} \right] \quad (3.75)$$

Por outro lado, as relações entre a tensão de alimentação e as diferentes tensões dreno-fonte, e a relações entre a corrente de saída e as corrente dos estágios de fonte comum, são implementadas para garantir que o circuito satisfaz as leis de *Kirchhoff*.

Outra consideração é limitar a razão entre as transcondutâncias dos transistores dos estágios fonte comum e o transistor de saída, através da definição de uma constante K_{adgm} .

A última consideração consiste em assumir que as impedâncias de entrada dos transistores M_2 e M_3 correspondem à impedância de sua capacitância porta-fonte. Assim, se uma frequência máxima para garantir o acoplamento da entrada é definida (ω_{max}), então uma constante K_R também pode ser definida a fim de manter o efeito destas capacitâncias baixo até o valor dessa frequência ($Z_{Cgs2,3} \geq K_R R_{1,s}$ na banda). A constante definida tem uma restrição arbitrária de $K_R > 5$, e a frequência máxima é introduzida como uma especificação.

3.3 Resumo da formulação de projeto do LNA de banda larga

Nas figuras 3.4(a) até 3.4(d) são apresentados os gráficos comparativos entre as diferentes equações obtidas na formulação matemática do circuito, e os resultados de um LNA de teste projetado para atingir aproximadamente 1,5 GHz de largura de banda, usando um processo de $0,18\ \mu\text{m}$ da IBM. Nos gráficos o subscrito PG representa às equações usadas no programa geométrico formulado.

Figura 3.4: Comparação das equações formuladas: (a) Parte real da impedância de entrada; (b) Parte imaginária da impedância de entrada; (c) Fator de ruído; (d) Ganho de tensão.

As figuras 3.4(a) e 3.4(b) mostram a parte real e imaginária da impedância de entrada do circuito. A partir dos gráficos pode-se concluir que as impedâncias de entrada dos estágios fonte comum (especialmente o transistor M_3), estão afetando consideravelmente o valor da impedância de entrada total do LNA. Esse efeito é resultado do compromisso entre obter um ganho alto, garantir o cancelamento do ruído e manter uma capacitância porta-fonte baixa na banda de operação.

Na figura 3.4(c) é apresentado o fator de ruído do circuito. Para este caso particular, o LNA é projetado para garantir o cancelamento do ruído de acordo com a equação (3.49). Assim, no gráfico pode ser observado que todas as estimativas do fator de ruído estão perto do valor da simulação se o princípio de cancelamento de ruído é aplicado. O aumento do fator de ruído nas frequências mais baixas é produto do ruído *flicker* que começa a afetar. Por outro lado, o aumento do ruído nas frequências maiores é producto da diferença no comportamento da impedância de entrada entre as equações e a simulação. Além disso, é importante notar que a figura de ruído obtida está abaixo 3 dB em toda a faixa plotada, e que de acordo com o capítulo 1, é uma das desvantagens de usar estágios porta comum que é resolvido com a técnica de cancelamento de ruído. Por último, ao igual do que no circuito de banda estreita, nos cálculos feitos para plotar as equações é usado $\gamma = \frac{2}{3}$.

A figura 3.4(d) é gerada usando a equação (3.43), considerando como impedância de saída equivalente à resistência de carga (R_L) em paralelo com a soma das resistências dreno-fonte de M_4 (r_{ds4}) e o paralelo de r_{ds2} e r_{ds3} . No caso do programa geométrico a resistência de saída assumida é R_L . Consequência disso o ganho usado no PG está superestimado em comparação à simulação e as equações mais precisas. O ganho simulado tem uma largura de banda menor devido à diferença da impedância de entrada e as capacitâncias que estão criando pólos em diferentes nós do circuito, e que não foram consideradas nas análises desenvolvidos no presente capítulo. As análises apresentadas estão focadas em garantir o casamento da impedância de entrada e o cancelamento de ruído em uma determinada faixa de frequência, e como pode ser visto, os ganhos são calculados assumindo uma saída puramente resistiva.

Para resumir, as diferentes equações formuladas no capítulo permitem estimar um ponto de partida para projetar um LNA de banda larga usando a técnica de cancelamento de ruído. As análises desenvolvidas estão focadas em obter uma boa estimativa da impedância de entrada com baixo nível de ruído. Além disso, em contraste com o circuito de banda estreita, erros maiores são admitidos porque é analisada uma banda de operação maior. No caso do banda estreita é importante garantir uma boa estimativa dos parâmetros de desempenho na frequência central de operação. No entanto, demonstra-se que as equações extraídas permitem formular o problema de projeto do LNA de banda larga analisado como um programa geométrico.

3.4 Forma padrão do PG para o LNA de banda larga

Igual ao capítulo anterior, após as diferentes considerações necessárias para aplicar a programação geométrica são feitas, um exemplo de programa geométrico padrão incluindo as principais restrições pode ser formulado de acordo com a expressão (2.2).

$$\begin{aligned}
 &\text{minimizar} \quad 1 + \frac{R_s}{g_{m2}^2 R_1^2} [g_{m2}^2 R_1 + (g_{m2} + g_{m3}) \frac{\gamma}{\alpha}] + \frac{V_{DD}}{V_{DS1}} + \frac{V_{DD}}{V_{DS2}} + \frac{V_{DD}}{V_{DS3}} + \frac{V_{DD}}{V_{DS4}} + \frac{I_{D4}}{I_{D2}} + \frac{I_{D4}}{I_{D3}} \\
 &\text{sujeito a} \quad R_{in} g_{m1} \leq 1 \\
 &\quad A_{vmin} \frac{R_s}{g_{m2} R_1 R_L} \leq 1 \\
 &\quad \frac{g_{m2} R_1}{g_{m3} R_s} \leq 1 \\
 &\quad K_R R_{inmax} \omega_{max} C_{gs3} \leq 1 \\
 &\quad K_R R_1 \omega_{max} C_{gs2} \leq 1 \\
 &\quad \left(\frac{m_{2,3}}{C_{gs2,3,gsd2,3}} \right) K_{C_{gs2,3,gsd2,3}} n f_{2,3}^{\beta_{1gs2,3,gsd2,3}} W_{f2,3}^{\beta_{2gs2,3,gsd2,3}} L_{2,3}^{\beta_{3gs2,3,gsd2,3}} I_{D2,3}^{\beta_{4gs2,3,gsd2,3}} V_{DS2,3}^{\beta_{5gs2,3,gsd2,3}} = 1 \\
 &\quad \left(\frac{m_{1-4}}{g_{m1-4}} \right) K_{g_{m1-4}} n f_{1-4}^{\Phi_{1M1-M4}} W_{f1-4}^{\Phi_{2M1-M4}} L_{1-4}^{\Phi_{3M1-M4}} I_{D1-4}^{\Phi_{4M1-M4}} V_{DS1-4}^{\Phi_{5M1-M4}} = 1 \\
 &\quad \left(\frac{1}{V_{gs1-4}} \right) K_{V_{gs1-4}} n_{f1-4}^{\alpha_{1M1-M4}} W_{f1-4}^{\alpha_{2M1-M4}} L_{1-4}^{\alpha_{3M1-M4}} I_{D1-4}^{\alpha_{4M1-M4}} V_{DS1-4}^{\alpha_{5M1-M4}} = 1 \\
 &\quad \frac{g_{m2}}{g_{m4}} K_{adgm} = 1 \\
 &\quad \frac{1}{V_{DD}} (V_{DS1} + m_1 I_{D1} R_1 + m_1 I_{D1} R_{ref}) \leq 1 \\
 &\quad \frac{1}{V_{DD}} (V_{DS2} + V_{DS4} + m_4 I_{D4} R_L) \leq 1 \\
 &\quad \frac{V_{DD}}{P_{Dmax}} (m_1 I_{D1} + m_4 I_{D4}) \leq 1 \\
 &\quad \frac{m_2 I_{D2} + m_3 I_{D3}}{m_4 I_{D4}} \leq 1 \\
 &\quad \frac{n_{f1-2} W_{f1-4}}{W_{1-4}} = 1 \\
 &\quad \frac{m_{1-4} W_{1-4}}{W_{M1-M4}} = 1 \\
 &\quad \frac{V_{gsmin}}{V_{gs2,3}} \leq 1 \\
 &\quad \frac{W_{1-4}}{W_{max}} \leq 1 \\
 &\quad \frac{L_{min}}{L_{M1-M4}} \leq 1 \\
 &\quad \frac{v_{th1-4}}{V_{gs1-4}} \leq 1 \\
 &\quad \frac{20}{K_R} \leq 1 \\
 &\quad \frac{R_{in}}{R_{inmax}} \leq 1 \\
 &\quad \dots
 \end{aligned} \tag{3.76}$$

4 Projeto, simulação e fabricação dos LNAs

Durante os capítulos anteriores é formulado o problema de projeto de dois tipos de amplificadores de baixo ruído (*LNA*) como um problema de otimização. Diferentes análises são utilizadas para extrair expressões que representam o comportamento do circuito com uma precisão adequada, e essas expressões são implementadas em um programa geométrico para posteriormente obter o dimensionamento dos circuitos. Neste capítulo são apresentados os resultados de resolver esses programas geométricos, e alguns testes feitos para validar os resultados usando cinco processos *CMOS* diferentes. Para o circuito de banda estreita é apresentado um *script* escrito para automatizar o projeto e realizar alguns testes. Por outro lado, para o circuito de banda larga são apresentados os resultados dos diferentes LNAs, e os resultados de um misturador de baixo ruído utilizando o estágio de cancelamento de ruído como estágio de transcondutância (este último usando um processo de $0,18\ \mu\text{m}$ *CMOS*). Em seguida, os *layouts* e resultados pós-*layout* de quatro circuitos diferentes fabricados são mostrados e alguns resultados das medições são discutidos.

Como tem sido mencionado, os testes feitos neste trabalho envolvem cinco processos *CMOS* diferentes, e cada um deles tem algumas restrições importantes relatadas na tabela 4.1. Os números entre colchetes representam um intervalo de valores e, em alguns casos, o passo obrigatório (por exemplo, $n_f=[2:02:16]$ representa que o número de dedos no transistor permitido pela *XFAB* é entre dois e dezesseis, em incrementos de dois). A barra é usada para mostrar duas possibilidades (por exemplo, $W_f=5/10$ indica que no transistor da *AMS* é possível usar somente uma largura de dedo igual a cinco ou dez micrômetros). Além disso, algumas suposições a respeito dos indutores são feitas com o fim de diminuir os erros quando os circuitos sejam simulados utilizando modelos de indutor complexos, como aqueles incluídos nos kits de projeto, ou aqueles gerados com ferramentas como *ASITIC* e *VPCD*.

Tabela 4.1: Restrições dos dispositivos segundo o processo usado.

Foundry	Proc.[μm]	V_{DD} [V]	n_f	W_f [μm]	L [μm]	Ind.[nH]	Q
AMS	0,35	3,3	[1:20]	[5/10]	0,35	[0,5:7]	4,5
TowerJazz	0,18	1,8	[4:2:128]	[1,5:8]	[0,18:0,5]	[0,5:9]	8
XFAB	0,18	1,8	[2:2:16]	[1,8:10]	[0,18:0,3]	[0,5:10]	10
IBM	0,18	1,8	[1:24]	[0,22:10]	[0,18:10]	[0,5:10]	9
IBM	0,13	[1,2/1,5]	[1:20]	[0,16:5]	[0,12:5]	[0,5:12]	11

4.1 Resultados do LNA de banda estreita

No capítulo 2, o projeto de um amplificador de baixo ruído de banda estreita é formulado como um problema de otimização na forma padrão de um programa geométrico. Nesta seção, algumas especificações de projeto são definidas, os modelos do transistor gerados e, em seguida, o problema de otimização é resolvido usando um software adequado disponível. Posteriormente, simulações ao nível de circuito são executadas a fim de verificar a precisão das equações extraídas e os modelos dos transistores. Neste caso, o problema de otimização é resolvido usando o CVX e as simulações são feitas usando o Hspice da Synopsys ou o Eldorf da Mentor Graphics.

4.1.1 Automação de projeto

De acordo com o mencionado no início da seção, um conjunto de especificações são definidas com a finalidade de realizar diferentes testes, como projetar amplificadores com diferentes frequências de operação. No entanto, mesmo se o projeto é assistido por computador, a realização de testes requer com frequência de intervenção do projetista, já que algumas partes do fluxo de projeto não estão relacionadas. Isto acontece porque as mesmas ferramentas não são usadas em etapas consecutivas do fluxo, e porque pelo geral diferentes ferramentas são necessárias. Como consequência, Propõe-se uma metodologia de projeto ea criação de um *script* que automatiza o fluxo de através do compartilhamento de dados entre as diferentes ferramentas usadas.

O diagrama de fluxo da metodologia proposta é mostrado na figura 4.1. O *script* principal desenvolvido é responsável pela ligação e compartilhamento de dados entre os *scripts* das diferentes etapas do diagrama. Quase todos os blocos ou estágios no diagrama são representados ou executados por um *script* diferente. Inicialmente, o fluxo tem duas entradas, uma representada por um arquivo de tecnologia que contém informações do processo de fabricação (dados da tabela 4.1), e outra inserida pelo projetista com as especificações de projeto, o

Figura 4.1: Diagrama de fluxo da metodologia de projeto usando programação geométrica.

espaço de projeto a ser analisado e o *setup* das simulações. No caso o projetista introduza uma restrição para um dispositivo que exceda o valor permitido pela tecnologia, esta restrição será limitada segundo o arquivo de tecnologia. Na seguinte etapa do fluxo, os modelos dos

diferentes parâmetros do transistor relatados no capítulo 2 são gerados. Posteriormente, esses modelos são usados na solução de diferentes programas geométricos dependendo das relações (g_{m1}/g_{m2}) introduzidas pelo projetista. Depois de cada solução, as restrições são redefinidas para forçar a obtenção de um número inteiro de dedos do transistor e de dispositivos em paralelo. Uma vez que todas as soluções são armazenadas, a melhor solução é escolhida de modo que a relação g_{m1}/g_{m2} ótima é conhecida. Se o espaço de projeto definido é grande, o modelamento do transistor vai introduzir erros consideráveis, por tanto, o espaço é reduzido em torno do ponto ótimo obtido e as etapas anteriores são repetidas para reduzir esses erros. Após concluir as etapas de otimização, as dimensões dos dispositivos obtidas são exportadas para um *netlist* e a verificação através de simulações de circuito começa. Finalmente, os resultados das simulações devem atingir as especificações introduzidas.

É importante notar que durante no fluxo proposto, o projetista intervém só na primeira etapa introduzindo as especificações de projeto, e nos ajustes finais se são necessários.

4.1.2 Resultados dos diferentes LNAs projetados

Aproveitando a metodologia de automação de projeto proposta, são realizados diferentes testes definindo uma série considerações e especificações de projeto. As especificações são as mesmas para todas as tecnologias usadas nos testes, mas a frequência central de operação muda de um teste para o outro. A execução de cada teste demora em média cerca de 16 minutos seguindo o fluxo de projeto previamente definido, e as simulações são realizadas utilizando o circuito da figura 4.2, onde C_{in} e C_{out} têm valor de 20 pF e R_{bias} de 12 K Ω . A tensão de polarização e as dimensões dos demais dispositivos são calculadas utilizando o programa geométrico. Por outro lado, o P_{IIP3} é simulado considerando dois tons separados 1 MHz.

Figura 4.2: Esquemático do LNA de banda estreita usando nas simulações.

Tabela 4.2: Resultados dos PGs resolvidos para diferentes tecnologias e frequências de operação.

Tipo	F	NF[dB]	$\text{Re}Z_{in}[\Omega]$	$\text{Im}Z_{in}[\Omega]$	$S_{11}[\text{dB}]$	$A_v[\text{dB}]$	$P_D[\text{mW}]$	$P_{IIP3}[\text{dBm}]$
Spec.	min	min	[41:61]	≈ 0	≤ -20	≥ 20	≤ 15	NA
<i>TowerJazz</i> para $f_o=1,5$ GHz								
PG	1,49	1,73	41	-0,3	-20,12	23,9	9,89	NA
Sim.	1,31	1,17	42,4	-2,37	-21,29	24	10,27	-4,5
<i>XFAB</i> para $f_o=1,8$ GHz								
PG	1,52	1,84	45,59	-0,65	-26,54	27,31	10,5	NA
Sim.	1,38	1,41	44,84	-0,67	-25,11	26,5	10,1	-2,5
<i>AMS</i> para $f_o=2,45$ GHz								
PG	1,92	2,84	61	0,01	-20	22,4	12,2	NA
Sim.	1,91	2,8	62,5	2,5	-18,8	21,6	12,9	-0,1
<i>IBM018</i> para $f_o=3,5$ GHz								
PG	1,63	2,12	51,73	-0,3	-35,22	20,96	12,3	NA
Sim.	1,42	1,53	44,16	-1,92	-24,62	20,99	11,5	2,2
<i>IBM013</i> para $f_o=5$ GHz								
PG	1,95	2,9	57,3	-1,5	-23,2	20,94	6,92	NA
Sim.	1,56	1,9	57	2,24	-23,2	22	7,91	-4,5

Na tabela 4.2 se apresentam o conjunto de especificações de projeto inseridas, além dos resultados obtidos para os diferentes parâmetros de desempenho considerados no LNA de banda estreita. Também, são comparados os resultados dos programas geométricos com os resultados das simulações para cinco LNAs projetados em diferentes tecnologias operando em frequências entre 1,5 GHz e 5 GHz. Na tabela observa-se que os erros entre os resultados dos programas geométricos e das simulações são baixos, demonstrando que as equações extraídas e as considerações descritas no capítulo 2 são precisas e levam a bons resultados, mesmo sem ajustes. A equação de impedância de entrada considerando a capacitância de porta-dreno do transistor MOS é bastante precisa. No caso da expressão para a figura de ruído, na medida em que o comprimento do canal diminui, o erro entre a equação e o resultado da simulação aumenta. Além disso, o ganho de tensão e os consumo de potência são estimados com boa precisão. A linearidade, medida em termos do ponto de interceptação de terceira ordem (P_{IIP3}), não tem uma expressão no PG, mas como descrito no capítulo 2 é considerada colocando uma restrição no ponto de polarização.

Na tabela 4.3 estão indicados os resultados para o dimensionamento dos dispositivos. Pode-se observar que não foram feitos ajustes e que o número de dedos do transistor está de acordo com intervalos definidos na tabela 4.1. Assim, os projetos finais estão prontos para ser implementados usando os kits de projeto e gerar a vista de *layout* se for necessário. A partir destes resultados, é importante notar que o transistor M_2 não precisa de ser igual ao transistor

Tabela 4.3: Dimensões dos dispositivos obtidas nos PGs resolvidos.

Transistor	$W_t[\mu\text{m}]$	n_f	$W_f[\mu\text{m}]$	m	$L[\mu\text{m}]$	$L_g[\text{nH}]$	$L_s[\text{nH}]$	$L_d[\text{nH}]$	$C_L[\text{pF}]$
Spec.	[100:650]	Tech.	Tech.	NA	Tech.	Tech.	Tech.	Tech.	≤ 5
TowerJazz para $f_o=1,5$ GHz									
M_1	512,2	66	7,76	1	0,18	7,86	0,5	3,25	3,31
M_2	100	14	7,14	1	0,35				
XFAB para $f_o=1,8$ GHz									
M_1	460,3	16	9,59	3	0,18	7,57	0,5	3,7	2
M_2	100	10	10	1	0,3				
AMS para $f_o=2,45$ GHz									
M_1	420	14	10	3	0,35	6,33	0,5	6,75	0,49
M_2	130	13	10	1	0,35				
IBM018 para $f_o=3,5$ GHz									
M_1	458	24	9,54	2	0,18	2,12	0,5	2	0,92
M_2	100	10	10	1	0,35				
IBM013 para $f_o=5$ GHz									
M_1	220	15	4,87	3	0,23	1,74	0,5	2	0,4
M_2	100	20	5	1	0,35				

do estágio de transcondutância, nem ter comprimento mínimo de canal (como é geralmente assumido). O fato de deixar o *script* analisar e decidir a melhor relação g_{m1}/g_{m2} , ajuda a encontrar as melhores dimensões para este dispositivo. Essa relação pode ser extraída da tabela 4.4 onde são apresentados os resultados para alguns dos parâmetros do transistor modelados mediante monômios como descrito no capítulo 2. Os erros obtidos entre os resultados da otimização e da extração de parâmetros do transistor durante as simulações são bastante baixos.

Tabela 4.4: Resultados das variáveis do transistor modeladas.

Tipo	$C_{gs1}[\text{fF}]$	$C_{gd1}[\text{fF}]$	$g_{m1}[\text{mS}]$	$g_{m2}[\text{mS}]$	$V_{gs1}[\text{V}]$
<i>TowerJazz</i> para $f_o=1,5$ GHz					
PG	279	112,7	82,2	24,8	0,612
Sim.	279	112,7	84,2	25,1	0,61
<i>XFAB</i> para $f_o=1,8$ GHz					
PG	458	170,1	67	26	0,791
Sim.	480,3	179,1	67	24	0,788
<i>AMS</i> para $f_o=2,45$ GHz					
PG	397,4	97,7	42	18,7	0,687
Sim.	390	92,3	44,2	19,4	0,707
<i>IBM018</i> para $f_o=3,5$ GHz					
PG	538,2	129	92,7	29,1	0,563
Sim.	541,5	134,5	89,4	26,5	0,562
<i>IBM013</i> para $f_o=5$ GHz					
PG	415	68,1	60	31	0,465
Sim.	430	70,5	66	33	0,464

Isto último produto do processo de remodelamento, descrito no fluxo de projeto como uma redução do espaço de projeto em torno do primeiro resultado obtido.

Finalmente, nas figuras 4.3 até 4.7 são mostrados os resultados gráficos para os principais parâmetros de desempenho dos diferentes LNAs projetados e resumidos nas tabelas anteriores. Cada subfigura está composta de três curvas, uma que representa o resultado de simulação, outra o resultado usando a equação aplicada no PG, e a última representa o resultado usando a equação mais completa extraída no capítulo 2. Os diferentes parâmetros apresentados nas figuras seguintes são: no quadrante superior esquerdo é representado o fator de ruído; no quadrante superior direito o ganho de tensão; no quadrante inferior esquerdo está o coeficiente de reflexão de entrada; e no quadrante inferior direito está o gráfico da potência de saída e da intermodulação de terceira ordem, a fim de calcular o ponto de interceptação de terceira ordem referido à entrada. Na maioria dos casos, o coeficiente de reflexão de entrada e o ganho de tensão se comportam de forma muito precisa na frequência de acordo com as expressões estimadas. No entanto, o fator de ruído não é estimado com igual precisão por causa das diferentes aproximações e considerações feitas. Além disso, à medida que aumenta frequência é comum que o comportamento em frequência mude um pouco entre as simulações e as equações.

Figura 4.3: Resultados principais para um LNA de banda estreita projetado para 1,5 GHz usando o processo da *TowerJazz*.

Figura 4.4: Resultados principais para um *LNA* de banda estreita projetado para 1,8 GHz usando o processo da XFAB.

Figura 4.5: Resultados principais para um *LNA* de banda estreita projetado para 2,45 GHz usando o processo da AMS.

Figura 4.6: Resultados principais para um LNA de banda estreita projetado para 3,5 GHz usando o processo de 0,18 μm da IBM.

Figura 4.7: Resultados principais para um LNA de banda estreita projetado para 5 GHz usando o processo de 0,13 μm da IBM.

4.1.3 Resumo dos resultados

Em adição aos testes mostrados antes, são efetuados um outro conjunto de simulações. Para cada tecnologia, são projetados *LNAs* para diferentes frequências de operação e os resultados estão resumidos nas figuras 4.8(a) a 4.8(f). Os testes são efetuados considerando as restrições das tabelas 4.2 e 4.3.

Figura 4.8: Resultados de simulação de *LNAs* projetados para diferentes frequências de operação: (a) Figura de ruído; (b) Ganho de tensão; (c) Coeficiente de reflexão de entrada; (d) Interceptação de terceira ordem; (e) Consumo de potência; (f) Isolamento reverso.

Usando as restrições e especificações relacionadas nas tabelas, todos os programas geométricos têm solução, com exceção do teste para a tecnologia da AMS para 1,5 GHz de frequência central de operação. Este teste não tem solução devido aos valores de indutância que são limitados nesta tecnologia. Também, nesta tecnologia pode ser visto que para os testes em frequências acima de 3 GHz, o ganho começa a diminuir (figura 4.8(b)) devido à restrição do consumo de potência (figura 4.8(e)) e a restrição no tamanho do transistor. Além disso, a partir da figura 4.8(a) pode-se observar que quanto menor seja o comprimento do canal do transistor, menor é o valor da figura de ruído que pode ser obtida. Por outro lado, na figura 4.8(d) a linearidade de todos os circuitos é boa, considerando que uma intercepção de terceira ordem normal tem de ser superior a -10 dBm. Finalmente, o isolamento reverso (figura 4.8(f)) de todos os blocos é inferior do que -30 dB que é um valor adequado.

Existem outros testes que podem ser executados utilizando esta metodologia de projeto. A especificação de potência pode ser reduzida até que o PG parar de convergir (ter solução), em seguida, o último ponto de convergência pode ser considerado o caso de consumo mínimo de potência para o conjunto de especificações e restrições dadas. De forma análoga, a especificação do ganho de tensão pode ser aumentada, e assim sucessivamente.

4.2 Resultados do LNA de banda larga

Durante o capítulo 3 foi formulado como um programa geométrico o problema de projeto de um LNA de banda larga com cancelamento de ruído. As principais especificações foram consideradas e um conjunto de modelos monomiais para representar alguns dos parâmetros do transistor foram criados de acordo com a forma descrita no capítulo 2. A seguir, nas tabelas 4.5 a 4.7, são apresentados os resultados para cinco LNAs de banda larga projetados usando o programa geométrico descrito. Os circuitos foram simulados usando o esquemático da figura 4.9, onde a resistência de carga usada é de $R_L=65\ \Omega$, a resistência de polarização $R_{bias}=12\ K\Omega$, e foram usados capacitores de desacoplamento de 20 pF na entrada e saída, e nas portas dos transístores e M_2 e M_3 para isolar o ponto de polarização dos mesmos.

Igual aos resultados do circuito de banda estreita, não existem ajustes nos resultados apresentados nesta seção. No entanto, neste caso para obter um projeto finalizado serão necessários alguns ajustes para melhorar a largura de banda e aumentar o ganho, mantendo o casamento de impedâncias. Apesar disso, os resultados relacionados nas tabelas e os gráficos apresentados demonstram que o programa geométrico dá como resultado um ponto inicial de projeto bom. A modelagem dos parâmetros do transistor permite obter circuitos bem

Figura 4.9: Esquemático do LNA de banda larga usado nas simulações.

dimensionados e polarizados, o que ajuda a garantir o cancelamento de ruído nas simulações. Além disso, os testes efetuados consistem em obter o maior ganho de potência possível, mantendo ao mesmo tempo uma certa proporção entre a resistência da fonte de sinal de entrada e o capacitor de porta-fonte do transistor M_3 .

Tabela 4.5: Resultados de PGs resolvidos para LNAs de banda larga em diferentes tecnologias.

Tipo	F	NF[dB]	S_{11} [dB]	S_{21} [dB]	S_{22} [dB]	P_D [mW]	P_{IIP3} [dBm]
Spec.	min	min	-20	max	-17,7	≤ 25	NA
<i>TowerJazz</i> para $0,2 \text{ GHz} \leq f_o \leq 1,6 \text{ GHz}$							
PG	1,46	1,64	-20	11,4	-17,7	15,2	NA
Sim.	[1,4:1,5]	[1,5:1,8]	≤ -7	12,16	≤ -9	14,3	[-2:1,6]
<i>XFAB</i> para $0,2 \text{ GHz} \leq f_o \leq 0,9 \text{ GHz}$							
PG	1,31	1,2	-20	11,32	-17,7	20	NA
Sim.	[1,54:1,96]	[1,87:2,9]	$\leq -7,4$	10,27	≤ -9	19,3	[-8,4:-0,6]
<i>AMS</i> para $0,2 \text{ GHz} \leq f_o \leq 1,7 \text{ GHz}$							
PG	1,54	1,9	-20	6,23	-17,7	25	NA
Sim.	[2,12:2,84]	[3,28:4,5]	$\leq -7,4$	6,75	≤ -14	24,28	[-4,9:-3,4]
<i>IBM018</i> para $0,2 \text{ GHz} \leq f_o \leq 1,8 \text{ GHz}$							
PG	1,28	1,08	-20	12,2	-17,7	20	NA
Sim.	[1,34:1,53]	[1,27:1,84]	$\leq -6,8$	12,6	≤ -9	20,83	[-7,1:-2,9]
<i>IBM013</i> para $0,4 \text{ GHz} \leq f_o \leq 2 \text{ GHz}$							
PG	1,3	1,14	-20	13,83	-17,7	10,14	NA
Sim.	[1,46:1,63]	[1,55:2,1]	≤ -7	13,65	≤ -9	9,82	[-10:-6]

Na tabela 4.5 observa-se que o ganho máximo na banda é bem estimado, igual do que o consumo de potência. Por outro lado, quase todas as figuras de ruído são inferiores a 3 dB, o que é um resultado bom para aplicações de banda larga, mesmo com um erro alto entre os resultados das expressões e das simulações devido a todas as aproximações feitas no capítulo 3. As larguras de banda foram estimadas utilizando dois critérios: o primeiro é o mais comum, que

é o valor de frequência onde o ganho cai 3 dB respeito ao máximo valor; o segundo consiste em garantir um coeficiente de reflexão de entrada inferior a -7 dB. Além disso, para obter o intervalo de valores de linearidade relatados, foram avaliados três pontos na banda de frequência. A frequência de corte inferior, a frequência de corte superior, e o valor de frequência onde o ganho é máximo. Por último, o isolamento reverso (S_{12}) não foi relatado na tabela nem os gráficos, mas para todos os casos o valor é inferior do que -50 dB em toda a banda.

Na tabela 4.6 são apresentados os resultados da modelagem dos parâmetros do transistor, e são comparados com os valores extraídos do simulador, observando-se que os erros são bastante baixos. Por último, na tabela 4.7 estão relacionadas as dimensões dispositivos. A partir desta tabela, pode-se observar como os dispositivos devem ser seleccionados para garantir o cancelamento de ruído. Para satisfazer a equação (3.49), o transistor M_3 deve ser maior do que M_2 porque R_1 é sempre maior do que R_s .

Tabela 4.6: Resultados de algumas das variáveis dos transistores modeladas para os LNAs de banda larga.

Tipo	g_{m1} [mS]	g_{m2} [mS]	g_{m3} [mS]	C_{gs2} [fF]	C_{gs3} [fF]
<i>TowerJazz</i> para $0,2 \text{ GHz} \leq f_o \leq 1,6 \text{ GHz}$					
PG	16,6	17,2	90	53	280
Sim.	15,34	18,3	83,2	50,3	275,8
<i>XFAB</i> para $0,2 \text{ GHz} \leq f_o \leq 0,9 \text{ GHz}$					
PG	16,4	7,93	90	56,13	520,88
Sim.	13,4	7,58	93,1	58,7	557,2
<i>AMS</i> para $0,2 \text{ GHz} \leq f_o \leq 1,7 \text{ GHz}$					
PG	16,4	8,19	50	38,7	454,72
Sim.	13,8	6,6	53,5	37,76	447,76
<i>IBM018</i> para $0,2 \text{ GHz} \leq f_o \leq 1,8 \text{ GHz}$					
PG	16,4	8,15	100	42,9	294,3
Sim.	15,4	8,51	112	39	289,5
<i>IBM013</i> para $0,2 \text{ GHz} \leq f_o \leq 2 \text{ GHz}$					
PG	16,4	14	120	53	425,6
Sim.	14,9	14	118	52,8	423,5

Além do anterior, após a análise dos resultados para todos os cinco desenhos, apesar de não ter sido relatado nas tabelas pelo tamanho das mesmas, é importante notar que as tensões de polarização de M_2 e M_3 podem ser iguais, e a tensão de polarização do transistor M_4 pode ser a fonte de alimentação. Desta forma, o número de pinos e tensões de polarização necessários são reduzidos, e o número de variáveis envolvidas no projeto diminui. Por outro lado, a corrente referência foi assumida ideal durante as simulações, mas pode ser implementada usando um resistor, indutores tipo *choke* ou um espelho de corrente convencional. Em qualquer caso este dispositivo deve adicionar o menor ruído possível.

Tabela 4.7: Dimensões dos dispositivos obtidas nos PGs resolvidos para os LNAs de banda larga.

Transistor	$W_t[\mu\text{m}]$	n_f	$W_f[\mu\text{m}]$	m	$L[\mu\text{m}]$	$R_1[\Omega]$	$I_b[\text{mA}]$
Spec.	[40:500]	Tech.	Tech.	NA	Tech.	NA.	NA.
<i>TowerJazz</i> para $0,2 \text{ GHz} \leq f_o \leq 1,6 \text{ GHz}$							
M_1	197	26	7,56	1	0,18	262	0,754
M_2	87,3	12	7,57	1	0,18		
M_3	500	64	7,81	1	0,18		
M_4	80,5	12	6,7	1	0,26		
<i>XFAB</i> para $0,2 \text{ GHz} \leq f_o \leq 0,9 \text{ GHz}$							
M_1	500	18	9,23	3	0,3	567	0,845
M_2	56,7	6	9,45	1	0,18		
M_3	500	18	9,26	3	0,18		
M_4	79	8	9,88	1	0,24		
<i>AMS</i> para $0,2 \text{ GHz} \leq f_o \leq 1,7 \text{ GHz}$							
M_1	450	15	10	3	0,35	305	0,643
M_2	40	4	10	1	0,35		
M_3	480	16	10	3	0,35		
M_4	110	11	10	1	0,35		
<i>IBM018</i> para $0,2 \text{ GHz} \leq f_o \leq 1,8 \text{ GHz}$							
M_1	113,6	12	9,46	1	0,18	613	0,94
M_2	43,6	5	8,73	1	0,18		
M_3	431,5	15	9,59	3	0,18		
M_4	75,5	10	7,55	1	0,26		
<i>IBM013</i> para $0,2 \text{ GHz} \leq f_o \leq 2 \text{ GHz}$							
M_1	86,5	18	4,81	1	0,12	429	0,758
M_2	62,7	13	4,83	1	0,12		
M_3	500	20	5	5	0,12		
M_4	72,2	15	4,82	1	0,21		

Por último, nas figuras 4.10(a) até 4.10(f), são apresentados os gráficos dos principais parâmetros analisados no LNA de banda larga com cancelamento de ruído. Nestes gráficos são comparados os cinco circuitos projetados usando diferentes tecnologias, em vez de comparar cada um deles contra as expressões utilizadas. Isso devido a que as expressões utilizadas para o circuito de banda larga não são precisas na frequência como mostrado nas figuras 3.4(a) até 3.4(d).

Na figura 4.10(a) observa-se que o valor mais baixo de ruído obtido foi com um processo de $0,18 \mu\text{m}$. No entanto olhando para a tabela 4.5, a relação entre a figura de ruído e consumo de potência mostra que o processo de $0,13 \mu\text{m}$ atinge uma figura de ruído similar com quase metade do consumo. Em ambos os casos a figura de ruído permanece menor do que 3 dB em toda a janela examinada após 100 MHz. Além do anterior, na figura 4.10(b) observa-se que o processo de $0,13 \mu\text{m}$ possui o maior ganho e largura de banda dos circuitos projetados. Assim,

à medida que o comprimento do canal diminui, a frequência de ganho unitário do transistor aumenta e então o produto ganho-largura-de-banda aumenta.

Figura 4.10: Resultados de simulação dos LNAs de banda larga projetados: (a) Figura de ruído; (b) Ganho; (c) Coeficiente de reflexão de entrada; (d) Coeficiente de reflexão de saída; (e) Parte real da impedância de entrada; (f) Parte imaginária da impedância de entrada.

Nas figuras 4.10(b) e 4.10(f), pode-se observar uma diferença no comportamento nas frequências baixas em comparação às figuras 3.4(d) e 3.4(b). Essa diferença é causada pelos

capacitores de desacoplamento (especialmente C_{in} e C_{out}), que durante as simulações feitas no capítulo 3 foram considerados na faixa de micro farads, mas nas simulações do presente capítulo foram assumidos de 20 pF, que é um valor que pode ser implementado em um chip CMOS. Estas capacitâncias afetam diretamente o casamento da impedância de entrada e de saída (figuras 4.10(c) e 4.10(d)) e como não foram consideradas durante a formulação, é normal obter incompatibilidade entre os resultados dos programas geométricos e das simulações. Por outro lado, devido a que o valor da resistência de carga é igual em todos os circuitos, na figura 4.10(d) observa-se que os casamentos da impedância de saída para os cinco LNAs são bastante semelhantes. Além disso, a parte imaginária das impedâncias de entrada dos circuitos são também semelhantes (figura 4.10(f)), isto principalmente pelo efeito dos capacitores de desacoplamento na entrada do bloco e nas portas de M_2 e M_3 .

Na figura 4.10(e) mostra-se como a parte real da impedância de entrada começa a diminuir enquanto as capacitâncias de entrada dos estágios seguintes, e as capacitâncias parasitárias do estágio de entrada começam a afetar pelo aumento da frequência. Esse efeito também afeta diretamente a largura de banda, e foi considerado no programa geométrico definindo um limite para as impedâncias de entrada dos estágios de fonte comum (Z_{inM2} e Z_{inM3}) respeito à resistência da fonte do sinal (R_s), como mencionado no capítulo 3. Nessa forma, pode-se estimar a frequência na qual este valor começa a ser considerável mudando a parte real da impedância de entrada e reduzindo consideravelmente o ganho.

Com os resultados obtidos, verifica-se que a programação geométrica pode ser útil durante a primeira etapa do projeto de um LNA de banda larga com cancelamento de ruído. Após essa primeira solução, é bom melhorar o casamento da impedância de entrada e a largura de banda mediante alguns ajustes. Também durante o teste apresentado nesta seção, o objetivo era alcançar o maior ganho possível com a menor figura ruído. Um outro teste poderia ser feito diminuindo a especificação do ganho e então obter larguras de banda maiores. Além desse teste, um teste mínimo consumo de potência pode ser feito como explicado para o circuito de banda estreita.

4.3 Layouts e resultados pós-layout

Nesta dissertação, o objetivo principal da criação de ferramentas para a automação de projeto, consiste em reduzir o tempo que o projetista demora na concepção de um projeto inicial bom. Depois disso, esse projeto inicial pode ser ajustado e preparado para ser desenhado o layout, realizar as verificações pós-layout e enviar o circuito para fabricação. Nesta seção

são apresentados os *layouts* e os resultados das simulações pós-*layout* de dois LNAs de banda estreita e dois blocos LNA-misturador de banda larga. Os blocos foram projetados usando uma versão preliminar do *script* de automação. Após esses *layouts* foram enviados para fabricação, o *script* de automação e as considerações para incluir a programação geométrica no fluxo de projeto mudaram consideravelmente, de modo a reduzir os erros entre os resultados de otimização e das simulações, como mostrado nos resultados já apresentados neste capítulo. Os circuitos são projetados usando três processos de $0,18\ \mu\text{m}$, o *xc018* da XFAB, o *ts018sl* da TowerJazz e o *cmrf7sf* da IBM. Os *layouts* foram desenhados usando ASSURA e as simulações pós-*layout* feitas usando o SPECTRERF, ambas as ferramentas da Cadence. Por outro lado, para os dois primeiros processos mencionados foi necessário criar os indutores usando a ferramenta VPCD também da Cadence.

4.3.1 Resultados pós-*layout* dos LNAs de banda estreita

Figura 4.11: Vista esquemática completa do LNA de banda estreita implementado.

Os amplificadores usam a topologia mostrada no esquemático da figura 4.11, onde C_{in} é um capacitor de desacoplamento ($C_{in}=20\ \text{pF}$), R_{bias} , M_m e R_{ref} constituem o espelho de corrente para polarização com uma corrente de referência $I_{ref}=200\ \mu\text{A}$, e C_1 e C_2 são um divisor capacitivo utilizado para reduzir a impedância de saída para $50\ \Omega$ e facilitar os testes. Para cada circuito são apresentados os resultados das simulações pré e pós *layout*, além de algumas análises de *corners* realizadas. Entre os parâmetros de desempenho apresentados estão a figura de ruído, o casamento de impedância de entrada, os parâmetros de espalhamento e a linearidade. Além disso, alguns testes de estabilidade são feitos considerando o fator e a medida

de estabilidade K_f e B_f respectivamente, definidos da seguinte forma:

$$K_f = \frac{1 + |B_f|^2 - |S_{11}|^2 - |S_{22}|^2}{2|S_{12}S_{21}|} \quad (4.1)$$

$$|B_f| = |S_{11}S_{22} - S_{12}S_{21}| \quad (4.2)$$

onde o LNA é incondicionalmente estável se $K_f > 1$ e $B_f < 1$, o que significa que o circuito é estável para quaisquer combinação das impedâncias de entrada e saída. Quando o fator K_f é menor que a unidade, o circuito é potencialmente instável e pode ocorrer oscilação com uma determinada combinação das impedâncias de fonte y carga do amplificador. Se $K_f > 1$ e $B_f > 1$ se deve ter cuidado na escolha das impedâncias. Nenhuma dessas condições assegura que o circuito seja instável.

Resultados pós-layout do LNA banda estreita usando o processo de 0,18 μm da XFAB

O primeiro LNA é projetado e implementado utilizando o processo *xc018* da XFAB com a opção de baixa potência. O dimensionamento do circuito obtido é mostrado na tabela 4.8. Na tabela 4.9 são apresentados os parâmetros de desempenho do LNA, e a comparação entre os resultados do PG e das simulações pré e pós *layout*. A discrepância entre os valores dos indutores é devido a que alguns ajustes são necessários porque a indutância do *bondwire* e a capacitância do *pad* não são consideradas no programa geométrico. Por outro lado, a diferença na figura de ruído pode ser produzida pelas componentes parasitas dos indutores de entrada. Finalmente, o ganho formulado usando programação geométrica é menor porque neste caso a impedância de saída ou de carga é considerara como 50 Ω , mas pode ser um pouco mais elevada. Este amplificador em especial destina-se para atingir um consumo de potência reduzido, mantendo um ruído baixo e ganho adequado. Na tabela 4.9, os NA significam que o valor de aquele parâmetro em particular não pode ser calculado a partir do PG.

Tabela 4.8: Dimensionamento do LNA de banda estreita em XFAB.

Transistor	$W_t[\mu\text{m}]$	n_f	$W_f[\mu\text{m}]$	m	$L[\mu\text{m}]$	$L_g[\text{nH}]$	$L_s[\text{nH}]$	$L_d[\text{nH}]$
M_1	304	10	7,6	4	0,18	8,1 ^a 7,54 ^b	1 ^a 0,87 ^b	5
M_2	273	10	9,1	3	0,18			

^a PG.

^b Ajustado nas simulações.

Vale a pena notar que neste exemplo inicial durante a formulação do PG não são incluídos os efeitos do *pad* nem do *bondwire*. Também, as simulações pré-*layout* relatadas são feitas sem o anel de *pads* criado, e as simulações pós-*layout* incluem todos os dispositivos e as suas

Tabela 4.9: Resultados de projeto do *LNA* de banda estreita em $0,18\mu\text{m}$ da *XFAB*.

Resultado	NF[dB]	S_{11} [dB]	S_{21} [dB]	S_{12} [dB]	S_{22} [dB]	P_D [mW]	P_{IIP3} [dBm]
PG	1,1	-27	13,4	NA	NA	3,8	NA
Sim. Pré	1,34	-14,3	14,6	-43	-29,5	3,8	-7,2
Sim. Pós	1,64	-11	13,4	-40,2	-17,8	3,84	-6,8
<i>Corner</i> ^a	1,45	-10,9	14,5	-40,6	-8,9	4,57	-8
<i>Corner</i> ^b	1,78	-11	12,03	-40,1	-17,48	3,28	-5,8
<i>Corner</i> ^c	1,46	-10,9	14,4	-40,1	-13,9	4,11	-7,7
<i>Corner</i> ^d	1,72	-10,8	13	-39,8	-18,8	3,63	-6,9

^a Pior caso de potência.^b Pior caso de velocidade.^c Pior indutor com transistor rápido.^d Melhor indutor com transistor lento. **Figura 4.12:** Layout do *LNA* de banda estreita usando o processo *XC018LP* da *XFAB*.

parasitas extraídas a partir do *layout* mostrado na figura 4.12. O *layout* é desenhado cumprindo as regras do processo, verificado através da análise de *layout* versus esquemático (*LVS*), e ocupa uma área de 1mm^2 incluindo os *pads*. Como a opção de metalização usada inclui um metal espesso na última camada, os indutores gerados alcançam fatores de qualidade em torno de dez. Não obstante, para superar um erro durante o projeto dos indutores ou neutralizar o efeito das variações do processo, alguns capacitores controlados digitalmente são adicionados a fim de assegurar testabilidade. Estes capacitores são colocados nos terminais do indutor da porta e no divisor capacitivo na saída. Igualmente a tensão de alimentação do espelho de corrente pode ser controlada. Por outro lado, o divisor capacitivo é implementado como uma matriz de capacitores a fim de ser robusto as variações de processo. Além disso, o roteamento dos caminhos de sinal é feito usando a camada topo de metal evitando capacitâncias e resistências parasitas consideráveis. Por último, capacitores *MOS* são conectados entre a alimentação e o

substrato, e na porta dos transistores de comutação a modo de reduzir alguns ruídos gerados pelas fontes de tensão.

Figura 4.13: Resultados pós-*layout* do LNA de banda estreita projetado no processo da XFAB: (a) Figura de ruído e coeficiente de reflexão da entrada; (b) Ganho e coeficiente de reflexão da entrada; (c) Interceptação de terceira ordem; (d) Fator e medida de estabilidade.

Na figura 4.13 são apresentados os gráficos dos resultados pré e pós-*layout* para os principais parâmetros de desempenho do amplificador de baixo ruído, em adição ao gráfico da análise de estabilidade. Nas figuras observa-se uma boa concordância entre os resultados e é possível analisar como os parasitas afetam cada um desses parâmetros para em seguida concluir sobre a importância de um desenho adequado de *layout* para radiofrequência.

Resultados pós-*layout* do LNA de banda estreita usando o processo de 0,18 μm da TowerJazz

O segundo LNA é projetado e implementado utilizando o processo *ts018sl* da TowerJazz com a opção de cinco camadas de metal e sem metal espesso no topo (5M1L). O circuito é projetado considerando a capacitância do *pad* e os efeitos do emcapsulamento, que consistem de um capacitor entre a *pad* e terra e um *bondwire* entre o *pad* e o pino do emcapsulado. O

dimensionamento do circuito é mostrado na tabela 4.10, onde pode-se observar que o transistor não tem multiplicidade porque permite ter um número elevado de dedos de acordo com as restrições indicadas na tabela 4.1. Como no projeto anterior, os indutores não correspondem por causa da indutância do *bondwire* e da capacitância do *pad*, desprezadas durante a formulação do PG. Neste processo, por causa da ausência de metal espesso na camada superior, os indutores projetados alcançam fatores de qualidade inferiores de oito. A comparação dos resultados é mostrada na tabela 4.11 onde é importante notar que as simulações pós-*layout* são feitas sem considerar o anel de *pads* devido a problemas com as estruturas do kit de projeto durante o processo de verificação. Também é importante considerar que neste projeto os *pads* usados não são especialmente projetados para aplicações de radiofrequência, pelo que a sua capacitância pode afetar os resultados consideravelmente. No entanto, para tratar com essa possibilidade os *pads* foram seleccionados para poder ligar e desligar as proteções do anel externamente sem afetar a alimentação do *core*.

Tabela 4.10: Dimensionamento do LNA de banda estreita em *TowerJazz*.

Transistor	$W_t[\mu\text{m}]$	n_f	$W_f[\mu\text{m}]$	m	$L[\mu\text{m}]$	$L_g[\text{nH}]$	$L_s[\text{nH}]$	$L_d[\text{nH}]$
M_1	368	46	8	1	0,18	6,2 ^a	7,8 ^b	0,8 ^a
M_2	96	12	8	1	0,18	1 ^b		5

^a PG.

^b Ajustado nas simulações.

Tabela 4.11: Resultados de projeto do LNA de banda estreita em 0,18 μm da *TowerJazz*.

Resultado	NF[dB]	S_{11} [dB]	S_{21} [dB]	S_{12} [dB]	S_{22} [dB]	P_D [mW]	P_{IIP3} [dBm]
PG	1	-32	13,6	NA	NA	8,3	NA
Sim. Pré	1,4	-23,2	14,4	-39,1	-23,1	8,2	-5
Sim. Pós	1,48	-25,7	13,4	-39,9	-18	8,1	-5
<i>Corner</i> ^a	1,43	-20,8	13,8	-36,8	-9	8,9	-6
<i>Corner</i> ^b	1,44	-26,4	12,7	-44,1	-15,3	9,5	-6
<i>Corner</i> ^c	1,48	-19,7	13	-37,1	-18	6,2	-8,74
<i>Corner</i> ^d	1,39	-26,8	14,1	-42,7	-18,1	11,4	-7,5

^a Pior caso de potência.

^b Pior caso de velocidade.

^c Pior indutor com transistor rápido.

^d Melhor indutor com transistor lento.

O *layout* do circuito é mostrado na figura 4.14, ocupando uma área de 2,17mm² principalmente por causa das enormes estruturas dos *pads* que têm em torno de 300 μm de comprimento. Como no caso anterior é usada a comutação digital de capacitores e as mesmas considerações durante o roteamento do *layout*. Finalmente, na figura 4.15 são mostrados os resultados das simulações pré e pós-*layout* para este LNA.

4.3.2 Resultados pós-layout dos blocos LNA-misturador de banda larga usando o processo de 0,18 μm da IBM

Além dos blocos de banda estreita, dois protótipos de blocos LNA-misturador (ou misturador de baixo ruído) de banda larga foram fabricados, baseados na proposta apresentada em [54]. O bloco é mostrado na figura 4.16, e está formado por três estágios: um estágio de transcondutância com cancelamento de ruído, um estágio de comutação, e um esquema de cancelamento do oscilador local LO proposto. A idéia deste bloco é integrar as funções dos dois circuitos. Assim, o estágio de entrada composto pelos transistores M_1 até M_3 , deve ter bom casamento da impedância de entrada em radiofrequência, com baixo ruído e um ganho alto, enquanto a célula *Gilbert* ou estágio de comutação faz a mistura, alternando os transistores do par diferencial M_3 e M_4 . Também uma técnica para cancelar o componente do oscilador local presente no sinal de saída é apresentada mediante o estágio composto pelos transistores M_5 até M_9 . Essa técnica consiste em gerar uma corrente através dos transistores M_6 e M_7 , defasada 180 graus respeito às correntes que fluem através M_4 e M_5 , a fim de cancelar a componente do oscilador local na saída. Os circuitos foram projetados usando o processo *cmrf7sf* da IBM, que é um processo com melhorias para projetos de radiofrequência.

Figura 4.16: Vista esquemática completa do bloco LNA-misturador de banda larga projetado.

O dimensionamento para ambas as versões do bloco é mostrado na tabela 4.12. A diferença entre as duas versões do circuito está na utilização do indutor L_d (em cor cinza na figura 4.16), que permite atingir uma maior largura de banda. No esquemático, as resistências R_1 e R_3 são usadas como fontes de corrente. Os capacitores C_{in} , C_{LO} , C_1 and C_2 são usados para desacoplar

em DC. Além disso, C_1 e C_2 , também ajudam a melhorar o casamento da impedância de entrada e o ruído do estágio de transcondutância. Os resistores R_{bias} são usados para bloquear os sinais AC no ramo de polarização. Finalmente M_m e R_{ref} formam um espelho de corrente para polarizar M_2 e M_3 .

Tabela 4.12: Dimensionamento dos blocos LNA-Misturador em IBM.

Transistor	$W_l[\mu\text{m}]$	n_f	$W_f[\mu\text{m}]$	m	$L[\mu\text{m}]$	Resistências	
Estágio de transcondutância							
M_1	60	6	10	1	0,18	$R_1[\Omega]$	$R_2[\Omega]$
M_2	50	5	10	1	0,18	404	1,74K
M_3	160	16	10	1	0,18		
Estágio de comutação							
M_4	200	10	10	2	0,18	$R_L[\Omega]$	
M_5	200	10	10	2	0,18	340	
Estágio de cancelamento de LO							
M_6	60	5	6	2	0,18	$R_3[\Omega]$	
M_7	60	5	6	2	0,18		
M_8	600	6	10	6	1	85	
M_9	600	6	10	6	1

Figura 4.17: Layouts dos protótipos dos blocos LNA-misturador de banda larga usando o processo *cmrf7sf* da IBM: (a) Versão sem indutor; (b) Versão com indutor.

Na figura 4.17, são mostrados os layouts para ambos os protótipos. O primeiro protótipo (mostrado na figura 4.17(a)) ocupa uma área de $0,85\text{mm}^2$. O segundo protótipo (mostrado na figura 4.17(b)) ocupa uma área de 1mm^2 . No segundo protótipo o indutor é projetado para ressonar em uma frequência perto da frequência de -3 dB da versão sem indutor.

O layout deste bloco precisa de ser desenhado com muito cuidado, pois existem três

frequências diferentes através dele. A frequência de entrada (RF), a frequência do oscilador local (LO), e a frequência intermediária (IF). Portanto, deve-se evitar o acoplamento desses sinais evitando quanto seja possível caminhos onde eles se cruzam, e se tiverem de passar umas sobre as outras, túneis são necessários para isolar-os. Além das considerações anteriores no roteamento, o *layout* do par diferencial (estágio de comutação) precisa de ter casamento entre os dispositivos para garantir simetria, mas por tratar-se de um circuito de radiofrequência a matriz de casamento tem poucos dispositivos, já que o roteamento introduz capacitâncias e resistências não desejadas que podem alterar a frequência de operação. Adicionalmente, os *pads* de entrada e saída de sinal usados e as proteções de *ESD* (*Electrostatic Discharge*), são projetadas de forma a reduzir a capacitância adicionada. Finalmente, tal como nos *layouts* anteriores foram adicionados capacitores entre o nó da alimentação e a terra a fim de filtrar alguns ruídos.

Tabela 4.13: Resultados pós-*layout* dos blocos LNA-misturador de banda larga em $0,18\ \mu\text{m}$ da IBM.

Protótipo	Freq.[GHz]	NF _{SSB} [dB]	A _v [dB]	S ₁₁ [dB]	P _D [mW]	P _{IIP3} [dBm]	Área[mm ²]
V1 ^a	0,5-6	7,4-9,1	21,5	≤-6	14,4	≥-12,4	1
V2 ^b	0,5-5,5	7,4-10,3	19,8	≤-7,6	14,4	≥-12,3	0,85

^a Versão com indutor.

^b Versão sem indutor.

Figura 4.18: Resposta transiente dos blocos LNA-misturador de banda larga: (a) Sinal de saída sem cancelamento do LO; (b) Sinal de saída com cancelamento do LO

Os resultados para ambas as versões são apresentados na tabela 4.13, e nas figuras 4.18 e 4.19. Ambos os circuitos têm uma frequência intermediária de 200 MHz, e nas figuras 4.18(a) e 4.18(b) são apresentados os dois tipos de resposta transiente para demonstrar o efeito do circuito de cancelamento de oscilador local em uma célula *Gilbert* única. Nas figuras, o sinal de entrada (V_{RF}) tem uma frequência 2,45 GHz. Também, na figura 4.19 pode-se observar que

a versão com indutor tem uma figura de ruído mais achatada e maior largura de banda. Neste caso, a largura da banda de operação da versão com indutor não é limitada pelo ganho, mas pelo casamento da impedância de entrada.

Figura 4.19: Resultados pós-layout dos blocos *LNA*-misturador de banda larga projetadas no processo da *IBM*: (a) Figura de ruído de banda lateral única; (b) Ganho de tensão; (c) Coeficiente de reflexão da entrada; (d) Interceptação de terceira ordem.

4.4 Chips fabricados

Nas figuras 4.20 e 4.21 são apresentadas as microfotografias dos chips fabricados. Os quatro circuitos foram fabricados e apenas um deles foi encapsulado (o *LNA* da *TowerJazz*). No entanto, o encapsulado usado não é feito especialmente para aplicações de radiofrequência e portanto fazer algumas medições de radiofrequência usando esta versão é inútil, mas um teste inicial de polarização é feito e o circuito opera na corrente esperada. Para os quatro protótipos serão feitas placas e o *bondwire* a fim de realizar as medições *Chip-On-Board*. Além disso, os blocos de banda estreita foram projetados considerando a possibilidade de utilizar pontas de

teste de radiofrequência. Todas as medições serão feitas seguindo as orientações e os passos propostos em [52].

Figura 4.20: Microfotografia dos *LNAs* de banda estreita: (a) *XFAB*; (b) *TowerJazz*.

Figura 4.21: Microfotografia dos blocos *LNA*-misturador de banda larga usando o processo da *IBM*: (a) Versão sem indutor; (b) Versão com indutor.

4.4.1 Resultados parciais de medida dos *LNAs* de banda estreita

Para os dois *LNAs* banda estreita de algumas medidas parciais foram feitas usando micro pontas de teste para radiofrequência de forma a obter alguns resultados e verificar a funcionalidade básica (Consumo de potência e parâmetros S.). Para o chip da *TowerJazz* as micro pontas de teste foram posicionadas através do encapsulado e os *bondwires* dos *pads* de entrada e saída de

sinal foram retirados para testar apenas o núcleo do circuito como mostrado na figura 4.22(c). Para o chip da *XFAB* duas amostras foram testadas com a configuração mostrada na figura 4.23(c).

Figura 4.22: Resultados experimentais parciais do *LNA* da *Towerjazz*: (a) Figura de ruído e coeficiente de reflexão da entrada; (b) Ganho e coeficiente de reflexão da saída; (c) *Set up* de medida.

Dos resultados obtidos durante os testes do chip da *TowerJazz*, a polarização do circuito foi como o esperado mas o circuito não funcionou na frequência como era suposto. Em seguida, depois de analisar detalhadamente o *layout* do bloco foi detectado que o problema foi uma interpretação incorrecta dos pinos de conexão do *pad* de entrada e saída de sinal fornecido pela *foundry*. Consequência disso, a entrada do sinal foi ligado num pino onde este sinal flui através de um resistor de $600\ \Omega$ antes de entrar no *LNA* o que atenua totalmente o nível do sinal. O mesmo erro foi detectado no *pad* de saída, portanto, qualquer sinal residual na saída também é atenuada pela resistência do *pad* (figura 4.22(b)).

Os resultados parciais dos testes feitos neste bloco são apresentados na tabela 4.14, onde pode ser visto que a corrente de polarização é próxima da corrente obtida durante a fase de simulação, mas o circuito está atenuando o sinal de entrada (parâmetro S_{21} na tabela) produto da má interpretação dos pinos do *pad* feita. Esse problema também afeta o casamento das impedâncias de entrada e saída como se mostra na tabela e nas figuras 4.22(a) e 4.22(b).

Tabela 4.14: Resultados parciais das medidas do chip da *TowerJazz*.

Resultado	<i>PG</i>	Pós-layout	Medidas
NF[dB]	1	1,48	NA
S_{11} [dB]	-32	-25,7	-6
S_{21} [dB]	13,6	13,4	-9,2
S_{12} [dB]	NA	-39,9	-33
S_{22} [dB]	NA	-18	-4,8
$IIP3$ [dBm]	NA	-5	NA
P_D [mW]	8,3	8,1	8,5

Por outro lado, os testes do chip da *XFAB* são bem sucedidos. O valor da corrente de polarização é adequado, e o circuito se comporta na frequência muito próximo do esperado. Como mostrado nas figuras 4.23(a) e 4.23(b), o circuito tem casamento das impedâncias de entrada e saída adequado, e o ganho é próximo do ganho simulado. No entanto, a diferença no valor de ganho é produto das estruturas *dummy* presentes no centro dos indutores. Estas estruturas podem reduzir o fator de qualidade do indutor à metade ou até uma terceira parte afetando principalmente o ganho e a figura de ruído.

Figura 4.23: Resultados experimentais parciais do LNA da *XFAB*: (a) Figura de ruído e coeficiente de reflexão da entrada; (b) Ganho e coeficiente de reflexão da saída; (c) *Set up* de medida; (d) Vista do analisador de redes.

Na figura 4.23(d) é apresentada a medição do ganho e o coeficiente de reflexão da saída

obtida no analisador de redes para este chip. Finalmente, na tabela 4.15 são apresentados e comparados os resultados parciais das medições com os resultados das simulações.

Tabela 4.15: Resultados parciais das medidas do chip da *XFAB*.

Resultado	<i>PG</i>	Pós-layout	Medidas
NF[dB]	1,1	1,64	NA
S_{11} [dB]	-27	-11	-10,4
S_{21} [dB]	13,4	13,4	10
S_{12} [dB]	NA	-40,2	-25
S_{22} [dB]	NA	-17,8	-14,3
$IIP3$ [dBm]	NA	-6,8	NA
P_D [mW]	3,8	3,84	4,1

Para as medições de todos os parâmetros do *LNA* (incluindo a linearidade e a figura de ruído), o circuito da *XFAB* será testado *Chip-On-Board* como mencionado no início desta seção. Para o chip *TowerJazz* não serão feitos mais testes por causa do problema detectado na ligação dos *pads* usados.

5 Conclusões e trabalhos futuros

Esta dissertação teve como principal objetivo realizar o estudo para formulação do problema de projeto de amplificadores de baixo ruído para radiofrequência utilizando programação geométrica. O estudo começou com a documentação de algumas técnicas e topologias propostas para melhorar os parâmetros de desempenho do bloco, com o objetivo de atualizar o estado-da-arte em relação aos trabalhos anteriores.

Em seguida, foi feito um estudo da topologia mais comum para *LNAs* de banda estreita, formulando rigorosamente os principais parâmetros de desempenho. Alguns efeitos normalmente desprezados, como a capacitância porta-dreno e os indutores não ideais foram incluídos.

Posteriormente, foram feitas algumas considerações para formular o problema de projeto do bloco, como um problema de otimização usando cinco processos de fabricação diferentes, dos quais dois foram enviados para fabricação.

Finalmente, uma topologia para estágio de transcondutância usada em *LNAs* de banda larga foi estudada, formulada e usada no projeto de um bloco *LNA*-Misturador. Nesse caso, a programação geométrica foi aplicada no estágio de transcondutância mencionado, ajudando no processo de dimensionamento para garantir baixo ruído e o casamento de impedância. Esse protótipo foi também enviado para fabricação em duas versões diferentes.

A aplicação da programação geométrica na topologia de fonte comum com degeneração indutiva, ajudou na obtenção de projetos iniciais otimizados em curto tempo. A inclusão da capacitância porta-dreno na formulação, permitiu garantir o casamento da impedância de entrada em cinco processos diferentes, já que à medida que os processos de fabricação diminuem a largura do canal do transistor e as frequências aumentam, esta capacitância torna-se considerável. Também é importante notar que considerar esta capacitância no programa geométrico, permite tratar de melhor maneira a relação entre a figura de ruído e o acoplamento da impedância de entrada descrito no primeiro capítulo.

A criação de modelos precisos para os principais parâmetros do transistor mencionados no

segundo capítulo, permitem a obtenção de uma melhor correspondência entre os resultados da otimização e as simulações, diminuindo o tempo de projeto e a quantidade de ajustes necessários.

O fato de considerar a resistência parasita associada ao indutor *CMOS* durante a formulação do projeto, permite uma melhor estimativa do ruído e do casamento de impedância na entrada. Além disso, é importante notar que os indutores *CMOS* são uma boa opção em aplicações de banda estreita, quando é necessário garantir ressonância em frequências maiores do que a frequência de ganho unitário do transistor. Em aplicações de potência ultra-baixa, são usados para manter as quedas de tensão baixas em um ramo. Por outro lado, a principal desvantagem dos indutores *CMOS*, é o seu consumo de área elevado que não é escalável, e também, dependendo da tecnologia, seu desempenho de ruído.

O desenvolvimento de *scripts* para evitar ou reduzir alguns dos processos iterativos durante o fluxo de projeto, permitiu também a criação de ferramentas para a automação do projeto.

Neste trabalho, o projeto do amplificador de baixo ruído de banda estreita usando programação geométrica foi totalmente automatizado, reduzindo o tempo de desenvolvimento e alguns trabalhos tediosos para o projetista, além de fornecer ferramentas para fazer algumas varreduras das variáveis de projeto, e ter a opção de usar diferentes simuladores. É importante notar que neste caso em particular, a automação de projeto não implica que, um usuário que não tenha conhecimento prévio sobre amplificadores de baixo ruído, obterá um projeto otimizado, introduzindo especificações aleatoriamente. A redução do tempo de projeto e a segurança que o problema possa ser resolvido usando programação geométrica, depende das especificações introduzidas e do espaço de projeto explorado. Esses parâmetros são definidos adequadamente, à medida que o usuário tenha experiência prévia no projeto do bloco.

Estudou-se e demonstrou-se a característica de cancelamento de ruído da topologia selecionada para o *LNA* de banda larga. Com esta topologia é possível utilizar um amplificador de porta comum como estágio de entrada, para obter o casamento da impedância de entrada de banda larga, sem aumentar consideravelmente o ruído. Também, foi demonstrado que a programação geométrica pode ser aplicada para obter um ponto inicial no projeto desse bloco. Por outro lado, as análises do bloco foram focadas na obtenção do casamento de impedâncias na entrada e garantir o cancelamento do ruído. No entanto, a largura de banda pode ser melhorada através da utilização de alguns dispositivos passivos, como mostrado no bloco *LNA*-Misturador de banda larga que foi proposto e fabricado.

Utilizando programação geométrica foi possível descrever o projeto de amplificadores de ruído baixo para aplicações de banda estreita e banda larga, e resolvê-lo em menos de 20

minutos mantendo-se erros inferiores a 10% entre as equações e os resultados das simulações. Demonstrando-se que esta técnica permite a obtenção de pontos de partida muito bons em curto tempo e com pouca intervenção do projetista durante o processo.

Como trabalhos futuros, recomenda-se abordar mais profundamente o projeto de amplificadores de baixo ruído de banda larga e banda ultra larga, e fazer um estudo da inclusão de ferramentas *CAD* usando algoritmos não tão restritivos como a programação geométrica. Também, recomenda-se considerar desde o início do projeto os efeitos da fabricação, o empacotamento, e o acondicionamento para medição do circuito. Por outro lado, faz-se necessário uma análise mais profunda sobre as constantes de ruído, a fim de estudar se elas realmente mudam com os processos da forma como é relatado, e também estudar o efeito da fonte de ruído do canal em dispositivos de canal curto.

Uma última recomendação importante é o estudo de aplicação de blocos de radiofrequência unidos ou mistos e blocos que possuem circuitos digitais, com a finalidade de aumentar a escalabilidade, melhorar o desempenho desses circuitos e seguir a tendencia do estado-da-arte.

APÊNDICE A – Exploração do espaço de projeto do *LNA* de banda estreita

Durante o desenvolvimento desse trabalho, foi necessário fazer algumas simulações a fim de descrever a relação entre a tensão de polarização e o ponto de interceptação de terceira ordem conforme descrito no capítulo 2. Para isso, foi criado um *script* que permite acoplar as impedâncias de entrada e saída de um *LNA* fonte comum com degeneração indutiva para cada ponto de tensão de polarização, e depois extrair o parâmetro de linearidade. Além disso, o *script* permite fazer a varredura da relação entre o dispositivo de transcondutância e o transistor M_2 (W_1/W_2), permite usar indutâncias reais (geradas no *ASITIC*) e ideais, considerar uma saída casada a 50Ω , ou apenas o tanque ressonante como saída, e até mesmo incluir os efeitos do *bondwire* e dos *pads*. O *script* funciona seguindo a metodologia descrita no diagrama de fluxo da figura A.1.

É importante notar a diferença entre esse *script* e os *scripts* desenvolvidos durante a abordagem usando programação geométrica. O fluxo usando PG irá conduzir a um resultado em minutos utilizando apenas as expressões matemáticas. Este resultado é um excelente ponto de partida e alguns ajustes são necessários durante as simulações a fim de obter o projeto final. Por outro lado, o *script* mencionado neste apêndice irá criar uma matriz (através de simulações usando o *Eldorf* da *Mentor Graphics*) com todos os *LNAs* com casamento de impedâncias que existem no interior do espaço de projeto de acordo com um passo definido. A geração desta matriz poderá levar dias ou mesmo semanas dependendo do tamanho do espaço, o passo definido, e a capacidade de processamento. Em seguida, um outro *script* é necessário para definir uma figura de mérito e selecionar um ou vários pontos no interior da matriz.

Neste apêndice são mostrados alguns gráficos obtidos durante os testes realizados para o processo de $0,35\ \mu\text{m}$ da *AMS* e cujos resultados foram úteis no desenvolvimento de uma tese de doutorado [55]. Nos testes apresentados são considerados comprimento de canal mínimo no transistor, indutor de carga de 5nH , e os indutores como uma indutância com uma resistência em série. O fator de qualidade dos indutores é assumido de 4,5 e constante na frequência.

Figura A.1: Metodologia proposta para a exploração automática do espaço de projeto do LNA de banda estreita.

Mesmo que os gráficos apresentados nas figuras A.2 até A.10 estão em função da tensão de polarização, com todos os dados obtidos é possível plotar muitas outras possibilidades (inclusive as fronteiras de Pareto) de forma a observar diferentes compromissos entre as variáveis de projeto e os parâmetros de desempenho. Por exemplo, assumindo uma tensão de polarização fixa, pode-se plotar os parâmetros de desempenho em função da largura do canal do transistor do estágio de transcondutância (W_1), para diferentes frequências ou tipos diferentes de indutâncias. Também é possível varrer outras variáveis, como o comprimento do canal do transistor e a indutância de carga. No entanto, quanto maior o número de variáveis envolvidas, maior será o tempo de processamento, tornando inviável a execução desse *script* em um computador pessoal comum. Finalmente, o *script* pode ser adaptado para trabalhar com outras tecnologias e simuladores, mesmo com tecnologias que incluem indutores no seu kit de projeto.

Figura A.2: Figura de ruído resultado de diferentes simulações.

Figura A.3: Ganho resultado de diferentes simulações.

Figura A.4: Intercepção de terceira ordem resultado de diferentes simulações.

Figura A.5: Consumo de potência resultado de diferentes simulações.

Figura A.6: Casamento da impedância de entrada garantido nas diferentes simulações.

Figura A.7: Indutância de porta obtida para casar a impedância de entrada nas simulações.

Figura A.8: Indutância de degeneração obtida para casar a impedância de entrada nas simulações.

Figura A.9: Casamento da impedância de saída garantido nas diferentes simulações.

Figura A.10: Isolamento reverso resultado de diferentes simulações.

Referências Bibliográficas

- [1] ISHIHARA, N.; AMAKAWA, S.; MASU, K. RF CMOS Integrated Circuits: History, Current Status and Future Prospects. **IEICE Transactions on Fundamentals of Electronics, Communications and Computer**, E94, n. 2, p. 556–567, Feb. 2011. ISSN 739-8503.
- [2] RAZAVI, B. Cognitive radio design Challenges and Techniques. **IEEE Journal of Solid-State Circuits**, v. 45, n. 8, p. 1542–1553, Aug.. 2010. ISSN 0018-9200.
- [3] STASZEWSKI, R. et al. All-digital TX Frequency Synthesizer and Discrete-Time Receiver for Bluetooth Radio in 130-nm CMOS. **IEEE Journal of Solid-State Circuits**, v. 39, n. 12, p. 2278–2291, Dec. 2004. ISSN 0018-9200.
- [4] KIM, J.; YU, W.; YU, H.; CHO, S. A Digital-Intensive Receiver Front-End using VCO-based ADC with an embedded 2nd-Order Anti-Aliasing Sinc Filter in 90nm CMOS. In: **IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC)**. New York, NY, USA: IEEE, 2011. p. 176–178. ISSN 0193-6530.
- [5] KIM, J.; LEE, J.; CHO, S. Digital-Intensive Analog Circuits for Highly-Digitized RF Receivers. In: **IEEE 54th International Midwest Symposium on Circuits and Systems (MWSCAS)**. New York, NY, USA: IEEE, 2011. p. 1–4. ISSN 1548-3746.
- [6] KOBAYASHI, H.; KOUSAI, S.; YOSHIHARA, Y.; HAMADA, M. An all-Digital 8-DPSK Polar Transmitter with Second-Order Approximation Scheme and Phase Rotation-Constant Digital PA for Bluetooth EDR in 65nm CMOS. In: **IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC)**. New York, NY, USA: IEEE, 2011. p. 174–176. ISSN 0193-6530.
- [7] HE, X.; COLLADOS, M.; PAVLOVIC, N.; SINDEREN, J. van. A 1.2V, 17dBm Digital Polar CMOS PA with Transformer-based Power Interpolating. In: **34th European Solid-State Circuits Conference, ESSCIRC**. New York, NY, USA: IEEE, 2008. p. 486–489. ISSN 1930-8833.
- [8] LEE, T. H. **The Design of CMOS Radio Frequency Integrated Circuits**. Cambridge: Cambridge University Press, 1998.
- [9] RAZAVI, B. **RF Microelectronics**. New York, NY, USA: McGraw-Hill, 1998.
- [10] DING, Y.; HARJANI, R. **High-Linearity CMOS RF Front-End Circuits**. Berlin: Springer, 2005.
- [11] FAN, X.; ZHANG, H.; SANCHEZ-SINENCIO, E. A Noise Reduction and Linearity Improvement Technique for a Differential Cascode LNA. **IEEE Journal of Solid-State Circuits**, v. 43, n. 3, p. 588–599, Mar. 2008. ISSN 0018-9200.

- [12] CHANG, C.-P.; CHEN, J.-H.; WANG, Y.-H. A Fully Integrated 5GHz Low-Voltage LNA using Forward Body Bias Technology. **IEEE Microwave and Wireless Components Letters**, v. 19, n. 3, p. 176–178, Mar. 2009. ISSN 1531-1309.
- [13] JOO, S.; CHOI, T.-Y.; JUNG, B. A 2.4-GHz Resistive Feedback LNA in 0.13- μ m CMOS. **IEEE Journal of Solid-State Circuits**, v. 44, n. 11, p. 3019–3029, Nov. 2009. ISSN 0018-9200.
- [14] LIN, C.; KALKUR, T.; MORIN, M. A 2.4GHz Common-Gate LNA using On-Chip Differential Inductors in a 0.18 μ m CMOS Technology. In: **International Conference on Electrical, Communications, and Computers, CONIELECOMP**. New York, NY, USA: IEEE, 2009. p. 183–188.
- [15] JI, Y.; WANG, C.; LIU, J.; LIAO, H. 1.8 dB NF 3.6mW CMOS Active Balun Low Noise Amplifier for GPS. **Electronics Letters**, v. 46, n. 3, p. 251–252, April 2010. ISSN 0013-5194.
- [16] FU, C.-T.; LAKDAWALA, H.; TAYLOR, S.; SOUMYANATH, K. A 2.5GHz 32nm 0.35mm² 3.5dB NF -5dBm P1dB Fully Differential CMOS Push-Pull LNA with Integrated 34dBm T/R Switch and ESD Protection. In: **IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC)**. New York, NY, USA: IEEE, 2011. p. 56–58. ISSN 0193-6530.
- [17] HAMPEL, S.; SCHMITZ, O.; TIEBOUT, M.; ROLFES, I. Inductorless 1-10.5GHz Wideband LNA for Multistandard Applications. In: **IEEE Asian Solid-State Circuits Conference, A-SSCC**. New York, NY, USA: IEEE, 2009. p. 269–272.
- [18] CHANG, P.-Y.; HSU, S. A Compact 0.1-14-GHz Ultra-Wideband Low-Noise Amplifier in 0.13- μ m CMOS. **IEEE Transactions on Microwave Theory and Techniques**, v. 58, n. 10, p. 2575–2581, Oct. 2010. ISSN 0018-9480.
- [19] HUNG, W.-H.; LIN, K.-T.; HSIEH, J.-Y.; LU, S.-S. A 2-6GHz Broadband CMOS Low-Noise Amplifier with Current Reuse Topology utilizing a Noise-Shaping Technique. In: **IEEE International Symposium on Circuits and Systems (ISCAS)**. New York, NY, USA: IEEE, 2011. p. 1291–1294.
- [20] EL-NOZAH, M.; HELMY, A.; SÁNCHEZ-SINENCIO, E.; ENTESARI, K. An Inductor-Less Noise-Cancelling Broadband Low Noise Amplifier with Composite Transistor Pair in 90nm CMOS Technology. **IEEE Journal of Solid-State Circuits**, v. 46, n. 5, p. 1111–1122, May 2011. ISSN 0018-9200.
- [21] CHEN, K.-H.; LIU, S.-I. Inductorless Wideband CMOS Low-Noise Amplifiers using Noise-Canceling Technique. **IEEE Transactions on Circuits and Systems I: Regular Papers**, v. 59, n. 2, p. 305–314, Feb. 2012.
- [22] BRUCCOLERI, F.; KLUMPERINK, E.; NAUTA, B. Wide-band CMOS Low-Noise Amplifier exploiting Thermal Noise Canceling. **IEEE Journal of Solid-State Circuits**, v. 39, n. 2, p. 275–282, Feb. 2004. ISSN 0018-9200.
- [23] CHEN, W.-H.; LIU, G.; ZDRAVKO, B.; NIKNEJAD, A. A Highly Linear Broadband CMOS LNA Employing Noise and Distortion Cancellation. In: **IEEE Radio Frequency**

- Integrated Circuits Symposium (RFIC)**. New York, NY, USA: IEEE, 2007. p. 61–64. ISSN 1529-2517.
- [24] LIAO, C.-F.; LIU, S.-I. A Broadband Noise-Canceling CMOS LNA for 3.1-10.6-GHz UWB receivers. **IEEE Journal of Solid-State Circuits**, v. 42, n. 2, p. 329–339, Feb. 2007. ISSN 0018-9200.
- [25] ZHUO, W.; EMBABI, S.; GYVEZ, J. de; SANCHEZ-SINENCIO, E. Using Capacitive Cross-Coupling Technique in RF Low Noise Amplifiers and Down-Conversion Mixer Design. In: **Proceedings of the 26rd European Solid-State Circuits Conference, ESSCIRC**. New York, NY, USA: IEEE, 2000. p. 77–80.
- [26] ZHUO, W. et al. A Capacitor Cross-Coupled Common-Gate Low-Noise Amplifier. **IEEE Transactions on Circuits and Systems II: Express Briefs**, v. 52, n. 12, p. 875–879, Dec. 2005. ISSN 1549-7747.
- [27] PERUMANA, B.; ZHAN, J.-H.; TAYLOR, S.; CARLTON, B.; LASKAR, J. Resistive-Feedback CMOS Low-Noise Amplifiers for Multiband Applications. **IEEE Transactions on Microwave Theory and Techniques**, v. 56, n. 5, p. 1218–1225, May 2008. ISSN 0018-9480.
- [28] WEBSTER, D.; HAIGH, D.; SCOTT, J.; PARKER, A. Derivative Superposition - A Linearisation Technique for Ultra Broadband Systems. In: **IEE Colloquium, Wideband Circuits, Modelling and Techniques**. New York, NY, USA: IEEE, 1996. p. 311–314.
- [29] APARIN, V.; LARSON, L. Modified Derivative Superposition method for linearizing FET Low Noise Amplifiers. In: **IEEE Digest of Papers, Radio Frequency Integrated Circuits (RFIC) Symposium**. New York, NY, USA: IEEE, 2004. p. 105–108. ISSN 1529-2517.
- [30] KIM, T.-S.; KIM, B.-S. Post-linearization of Cascode CMOS Low Noise Amplifier using Folded PMOS IMD Sink. **IEEE Microwave and Wireless Components Letters**, v. 16, n. 4, p. 182–184, April 2006. ISSN 1531-1309.
- [31] PARK, C.-W.; JEONG, J. Consideration of Linearity in Cascode Low Noise Amplifiers using Double Derivative Superposition Method with a Tuned Inductor. In: **Korea-Japan Microwave Conference, KJMW**. New York, NY, USA: IEEE, 2007. p. 21–24.
- [32] ZHANG, F.; KINGET, P. Low-Power Programmable Gain CMOS Distributed LNA. **IEEE Journal of Solid-State Circuits**, v. 41, n. 6, p. 1333–1343, June 2006. ISSN 0018-9200.
- [33] KIM, J.; HOYOS, S.; SILVA-MARTINEZ, J. Wideband Common-Gate CMOS LNA Employing Dual Negative Feedback with Simultaneous Noise, Gain, and Bandwidth Optimization. **IEEE Transactions on Microwave Theory and Techniques**, v. 58, n. 9, p. 2340–2351, Sept. 2010. ISSN 0018-9480.
- [34] NAKAJIMA, T.; AMAKAWA, S.; ISHIHARA, N.; MASU, K. A Scalable Wideband Low-Noise Amplifier consisting of CMOS Inverter Circuits for Multi-Standard RF Receivers. In: **3rd International Conference on Signals, Circuits and Systems (SCS)**. New York, NY, USA: IEEE, 2009. p. 1–4.
- [35] DUFFIN, R. J.; PETERSON, E. L.; ZENER, C. **Geometric Programming - Theory and Applications**. New Jersey, USA: John Wiley & Sons Inc., 1967.

- [36] BOYD, S.; VANDERBERGHE, L. **Convex Optimization**. Cambridge: Cambridge University Press, 2004. <http://www.stanford.edu/~boyd/cvxbook/>.
- [37] BOYD, S.; VANDERBERGHE, L.; HASSIBI, A. **A Tutorial on Geometric Programming**. 1997. http://www.stanford.edu/~boyd/papers/gp_tutorial.html.
- [38] MOSEK. **Specialized Solvers for Linear Programming, Mixed Integer Programming and many types of Nonlinear Convex Optimization Problems**. <http://www.mosek.com>.
- [39] GRANT, M.; BOYD, S. **CVX: Matlab Software for Disciplined Convex Programming, version 1.21**. April 2011. <http://www.stanford.edu/~boyd/cvx/>.
- [40] TOMLAB. **Optimization Environment for Fast and Robust Large-Scale Optimization in MATLAB**. <http://tomopt.com/tomlab>.
- [41] HERSHENSON, M. del M. **CMOS Analog Circuit Design via Geometric Programming**. Tese (Doutorado) — Stanford University, California, 1999.
- [42] HERSHENSON, M. del M. Design of Pipeline Analog-to-Digital Converters via Geometric Programming. In: **Proceedings of the 2002 IEEE/ACM international conference on Computer-aided design**. New York, NY, USA: ACM, 2002. (ICCAD '02), p. 317–324. ISBN 0-7803-7607-2. Disponível em: <<http://doi.acm.org/10.1145/774572.774620>>.
- [43] COLLERAN, D. et al. Optimization of Phase-Locked Loop Circuits via Geometric Programming. In: **Proceedings of the IEEE Custom Integrated Circuits Conference**. New York, NY, USA: IEEE, 2003. p. 377–380.
- [44] CHEUNG, W.-T.; WONG, N. Optimized RF CMOS Low Noise Amplifier Design via Geometric Programming. In: **International Symposium on Intelligent Signal Processing and Communications, ISPACS**. New York, NY, USA: IEEE, 2006. p. 423–426.
- [45] HERSHENSON, M. del M.; MOHAN, S. S.; BOYD, S. P.; LEE, T. H. Optimization of Inductor Circuits via Geometric Programming. In: **Proceedings of the 36th annual ACM/IEEE Design Automation Conference**. New York, NY, USA: ACM, 1999. (DAC '99), p. 994–998. ISBN 1-58113-109-7. Disponível em: <<http://doi.acm.org/10.1145/309847.310112>>.
- [46] OLIVEROS, J. **Aplicação da programação geométrica no projeto de filtros Gm-C para receptores RF CMOS**. Dissertação (Mestrado) — Escola politécnica da Universidade de São Paulo, São Paulo, 2010.
- [47] CABRERA, D. **Automação e otimização do projeto de um oscilador controlável por tensão para aplicações em rádio frequência**. Dissertação (Mestrado) — Escola politécnica da Universidade de São Paulo, São Paulo, 2010.
- [48] SAENZ, J. **Metodologia para a otimização do rendimento e desempenho dos circuitos analógicos usando programação geométrica**. Dissertação (Mestrado) — Escola politécnica da Universidade de São Paulo, São Paulo, 2012.

- [49] CHAPARRO, S.; AYALA, A.; ROA, E.; NOIJE, W. V. A Merged RF CMOS LNA-Mixer Design using Geometric Programming. In: **Proceedings of the 22nd Annual Symposium on Integrated Circuits and System Design: Chip on the Dunes**. New York, NY, USA: ACM, 2009. (SBCCI '09), p. 16:1–16:5. ISBN 978-1-60558-705-9. Disponível em: <<http://doi.acm.org/10.1145/1601896.1601917>>.
- [50] SHAEFFER, D. K.; LEE, T. H. A 1.5-V, 1.5-GHz CMOS Low Noise Amplifier. **IEEE Journal of Solid-State Circuits**, v. 32, p. 745–759, 1997.
- [51] ROA, E. **Metodologia de projeto para amplificadores de baixo ruído em CMOS**. Dissertação (Mestrado) — Escola politécnica da Universidade de São Paulo, São Paulo, 2003.
- [52] AYALA, A. **Projeto de um bloco LNA-Misturador para radiofrequência em tecnologia CMOS**. Dissertação (Mestrado) — Escola politécnica da Universidade de São Paulo, São Paulo, 2009.
- [53] ASITIC: Analysis and Simulation of Spiral Inductors and Transformers for ICs. <http://rfic.eecs.berkeley.edu/~niknejad/asitic.html>.
- [54] HO, S.; SAAVEDRA, C. A CMOS Broadband Low-Noise Mixer with Noise Cancellation. **IEEE Transactions on Microwave Theory and Techniques**, v. 58, n. 5, p. 1126 –1132, May 2010. ISSN 0018-9480.
- [55] ANJOS, A. dos. **Integração de blocos RF CMOS com indutores usando tecnologia flip chip**. Tese (Doutorado) — Escola politécnica da Universidade de São Paulo, São Paulo, 2012.