FERNANDO PEDRO HENRIQUES DE MIRANDA

**ESTUDO E PROJETO DE CIRCUITOS DUAL-MODULUS
PRESCALERS EM TECNOLOGIA CMOS**

Dissertação apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do
Título de Mestre em Engenharia Elétrica

São Paulo

2006

FERNANDO PEDRO HENRIQUES DE MIRANDA

**ESTUDO E PROJETO DE CIRCUITOS DUAL-MODULUS
PRESCALERS EM TECNOLOGIA CMOS**

Dissertação apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do
Título de Mestre em Engenharia Elétrica

Área de Concentração:
Microeletrônica

Orientador:
Dr. João Navarro Soares Júnior

São Paulo
2006

Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, 17 de novembro de 2006.

Assinatura do autor _____

Assinatura do orientador _____

FICHA CATALOGRÁFICA

Miranda, Fernando Pedro Henriques de
Estudo e projeto de circuitos *dual-modulus prescalers* em
tecnologia CMOS/ F. P. H. de Miranda. -- São Paulo, 2006.
102 p.

Dissertação (Mestrado) - Escola Politécnica da Universidade
de São Paulo. Departamento de Engenharia de Sistemas
Eletrônicos.

1.Microeletrônica 2.Circuitos Integrados MOS 3.Circuito
Digitais I.Universidade de São Paulo. Escola Politécnica.
Departamento de Engenharia de Sistemas Eletrônicos II.t.

À minha mãe
À meu pai
À minha namorada
À meus amigos

AGRADECIMENTOS

Ao Doutor João Navarro Soares Júnior, pela orientação dada no desenvolvimento deste trabalho na Universidade de São Paulo.

Ao Professor Edgar Charry Rodriguez pela ajuda no desenvolvimento do trabalho.

Ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq), pelo suporte financeiro dado através da bolsa de mestrado.

À Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP), pelo financiamento da fabricação dos circuitos integrados.

Ao Laboratório de Sistemas Integráveis (LSI) e ao Laboratório de Microeletrônica (LME), pela disposição de sua infra-estrutura física para o desenvolvimento deste trabalho.

Ao Centro de Pesquisas Renato Archer (CENPRA) pela realização da micro-soldagem no circuito integrado.

Aos colegas da Divisão de Metodologias e Projetos VLSI (DMPSV) pelo apoio e amizade.

Aos meus amigos que me acompanharam nos momentos alegres e tristes.

Aos meus pais, Diva Elisabeth Henriques de Miranda e Lúcio Henriques de Miranda, pelo apoio moral e até mesmo financeiro.

À minha namorada Fabiola Carolina da Silva, pela companhia e pelo apoio moral, que me fortaleceu ao longo do mestrado.

RESUMO

Este trabalho consiste no estudo e projeto de circuitos *Dual-Modulus Prescaler* utilizados em sistemas de comunicação *RF* (*radio frequency*). Sistemas de comunicação *RF* trabalham em bandas de frequência pré-definidas e dentro destas há, normalmente, vários canais para transmissão. Neste caso, decidido o canal onde se vai trabalhar, o receptor e o transmissor geram, através de um circuito chamado Sintetizador de Frequências, sinais que têm a frequência igual a frequência central do canal utilizado. Esses sinais ou tons são empregados na modulação e demodulação das informações transmitidas ou recebidas. O Sintetizador de Frequências possui como componentes um oscilador controlável, contadores programáveis, comparadores de fase e um divisor de frequências chamado *Dual-Modulus Prescaler*. O funcionamento do Sintetizador é descrito a seguir: o *Prescaler* recebe um sinal proveniente da saída do oscilador controlável e gera um sinal que tem a frequência igual a aquela do sinal de entrada dividida por N ou $N+1$, dependendo do valor lógico de um sinal de controle. O sinal gerado por esse circuito divisor será ainda dividido por contadores e comparado a um sinal de referência externo no comparador de fase. O comparador, por sua vez, gera o sinal de controle do oscilador controlável, aumentando ou reduzindo sua velocidade. Pelo ajuste do número de vezes que o circuito *Prescaler* divide por N ou $N+1$, se controla a frequência da saída do Sintetizador.

De todos os circuitos que compõe o Sintetizador de Frequência, apenas o oscilador controlável e o *Prescaler* trabalham em altas frequências (frequência máxima do sistema) e por consequência, a velocidade máxima de trabalho e o consumo de potência do Sintetizador dependerão da performance destes. Neste trabalho se utilizou a técnica *Extended True Single Clock Phase* para se projetar o *Prescaler*.

O projeto do circuito *Prescaler* foi realizado na tecnologia *CMOS* (*Complementary Metal Oxide Silicon*) 0,35 μm da AMS [Au03a], que satisfaz as necessidades visadas (banda de trabalho centrada em 2,4 GHz) e tem um custo para prototipagem satisfatório. Vários circuitos foram implementados nesta tecnologia e testados, se obtendo um *Prescaler* que atinge velocidade de 3,6 GHz, consumo de 1,6 mW para tensão de alimentação de 3,3 V.

ABSTRACT

This work consists of the study and project of circuits Dual-Modulus Prescaler used in communication systems RF (radio frequency). RF Communication Systems work in pre-defined frequency bands and inside of them, there are several transmission channels. In this case, once decided the channel where we will work, the receiver and the transmitter generate, through a circuit called Frequency Synthesizer, signs that have the same frequency of the central frequency of the used channel. Those signs or tones are used in the modulation and demodulation of the transmitted or received information. The Frequency Synthesizer possesses as components a controllable oscillator, programmable counters, phase comparator and a frequency divider called Dual-Modulus Prescaler. The Synthesizer operation is described: the Prescaler receives a sign from the oscillator and generates an output signal with frequency equal to the frequency of the input signal divided by N or $N+1$, depending on the logical value of a control sign. The output of the Prescaler will be divided by other counters and compared with an external reference sign in the phase comparator. That comparator, for its turn, generates a control signal for the oscillator, increasing or reducing its speed. By the adjustment of the number of times that the circuit Prescaler divides for N or $N+1$, the frequency of Synthesizer output is controlled.

From all the blocks that compose the Frequency Synthesizer, only the controllable oscillator and the Prescaler work in high frequencies (the maximum frequency of the system), and, in consequence, the maximum speed and the power consumption of the full Synthesizer will depend on the performance of these two blocks. In this work we applied the technique called *Extended True Single Clock Phase* to design the Prescaler.

The project of the circuit Prescaler used the technology CMOS (Complementary Metal Oxide Silicon) 0.35 μm of AMS [Au03a]. This technology was used because it satisfies the sought needs (work band centered in 2.4 GHz) and has a satisfactory cost. Several circuits were implemented in this technology and tested and it was obtained a Prescaler which reaches 3.6 GHz, 1.6 mW power consumption with power supply of 3.3 V.

ÍNDICE

RESUMO	V
ABSTRACT	VI
1. INTRODUÇÃO	1
1.1 MOTIVAÇÃO	1
1.2 OBJETIVO	2
1.3 ORGANIZAÇÃO DA DISSERTAÇÃO	2
2. ASPECTOS TEÓRICOS	3
2.1 REGISTER TRANSFER SYSTEM (RTS)	3
2.2 LÓGICA COMBINATÓRIA	4
2.2.1 Porta Estática Complementar CMOS	4
2.2.2 Porta Estática Pseudo NMOS	5
2.2.3 Porta dinâmica CMOS	6
2.2.4 Porta Dinâmica Clocked CMOS (C^2 MOS)	8
2.3 REGISTRADORES	10
2.3.1 Registradores Estáticos	10
2.3.2 Registradores Dinâmicos	11
2.4 POLÍTICAS DE CLOCK	11
2.5 TÉCNICA NORA	12
2.6 TÉCNICA TSPC	13
2.6.1 Regras de Composição	14
2.7 E-TSPC	16
2.7.1 Regras de Composição	17
2.7.2 Novas estruturas para a E-TSPC	19
3. DESCRIÇÃO DOS CIRCUITOS <i>DUAL-MODULUS PRESCALERS</i>	20
3.1 DESCRIÇÃO DE UM PLL	20
3.2 SINTETIZADOR DE FREQUÊNCIAS	21
3.3 ARQUITETURAS PARA SINTETIZADORES DE FREQUÊNCIAS	21
3.3.1 Arquitetura Integer- N	21
3.3.2 Arquitetura Fractional- N	23
3.4 DUAL-MODULUS PRESCALER 32/33	24
3.5 IMPLEMENTAÇÕES DO CIRCUITO <i>DUAL-MODULUS PRESCALER 32/33</i>	25
3.5.1 Dual-Modulus Prescaler 32/33 (versão com 3 D-FFs)	26
3.5.2 Dual-Modulus Prescaler 32/33 (versão com 2 D-FFs)	30
3.5.3 Dual-Modulus Prescaler 32/33 (versão com 3 D-FFs e clock dividido por 2)	31
4. PROJETO E SIMULAÇÕES	34
4.1. PROJETO DOS CIRCUITOS <i>DUAL-MODULUS PRESCALER</i>	34
4.2. PROJETO DOS <i>BUFFERS</i>	35
4.3. LAYOUT DO C.I. COMPLETO PARA TESTE	40
4.4 SIMULAÇÕES ELÉTRICAS E RESULTADOS	41
5. TESTE DO CIRCUITO INTEGRADO E RESULTADOS	48
5.1 MONTAGEM PARA A REALIZAÇÃO DAS MEDIDAS NO CIRCUITO INTEGRADO	48
5.2 RESULTADOS DAS MEDIDAS REALIZADAS NO CIRCUITO INTEGRADO	52
6. CONCLUSÕES	58

REFERÊNCIAS BIBLIOGRÁFICAS	59
ANEXO A	62
TABELAS COM RESULTADOS DE SIMULAÇÃO E DE MEDIDAS ELÉTRICAS.	62
ANEXO B	66
ARQUIVO EXTRAÍDO PARA SIMULAÇÃO NO HSPICE DOS TRÊS <i>PRESCALERS</i>:	66

ÍNDICE DE FIGURAS

FIGURA 1. REPRESENTAÇÃO GENÉRICA DE UM <i>REGISTER TRANSFER SYSTEM (RTS)</i>	4
FIGURA 2. PORTA LÓGICA ESTÁTICA COMPLEMENTAR CMOS: A), REPRESENTAÇÃO COM TRANSISTORES E B), SUA REPRESENTAÇÃO ESQUEMÁTICA.	5
FIGURA 3. PORTA LÓGICA ESTÁTICA PSEUDO NMOS: A), REPRESENTAÇÃO COM TRANSISTORES E B), SUA REPRESENTAÇÃO ESQUEMÁTICA.	6
FIGURA 4. PORTAS LÓGICAS DINÂMICAS: A), REPRESENTAÇÃO COM TRANSISTORES DA PORTA N-DINÂMICA E B), SUA REPRESENTAÇÃO ESQUEMÁTICA; C), REPRESENTAÇÃO COM TRANSISTORES DA PORTA LÓGICA P-DINÂMICA E D), SUA REPRESENTAÇÃO ESQUEMÁTICA.	7
FIGURA 5. LIGAÇÃO DE PORTAS LÓGICAS N-DINÂMICAS; A), LIGAÇÃO SUJEITA A DESCARGA INDESEJADA, B), LÓGICA DOMINÓ E C), PROJETO NP-CMOS (<i>NORA</i>).	8
FIGURA 6. PORTA DINÂMICA C ² MOS: A), REPRESENTAÇÃO COM TRANSISTORES E B), SUA REPRESENTAÇÃO SIMPLIFICADA.	9
FIGURA 7. REGISTRADOR ESTÁTICO: <i>LATCH</i> PSEUDO-ESTÁTICO COM TRANSISTORES DE PASSAGEM.	10
FIGURA 8. REGISTRADOR <i>LATCH</i> DINÂMICO COM TRANSISTOR DE PASSAGEM: A), PORTA DE PASSAGEM COM UM TRANSISTOR N E B), COM TRANSISTORES N E P (<i>DOUBLE TRANSMISSION GATES</i>).	11
FIGURA 9. EXEMPLO DE CIRCUITO <i>NORA</i>	13
FIGURA 10. CIRCUITOS N- <i>LATCH</i> E P- <i>LATCH</i> : A), REPRESENTAÇÃO COM TRANSISTORES E B), REPRESENTAÇÃO ESQUEMÁTICA DO N- <i>LATCH</i> ; C), REPRESENTAÇÃO COM TRANSISTORES E D), REPRESENTAÇÃO ESQUEMÁTICA DO P- <i>LATCH</i>	14
FIGURA 11. GRÁFICO DE CONEXÕES PARA O TSPC. AS PORTAS E CIRCUITOS SÃO REPRESENTADOS PELOS QUADRADOS. O FLUXO DE DADOS PERMITIDO É INDICADO PELO SENTIDO DAS SETAS. # INDICA LIGAÇÕES ONDE ATRASOS DIFERENCIADOS DO <i>CLOCK</i> NOS BLOCOS NÃO CAUSAM PROBLEMAS (<i>SKEW SAFE COMMUNICATION</i>); * INDICA PONTOS DE <i>LATCH</i> DEPOIS DOS QUAIS PORTAS ESTÁTICAS COMPLEMENTAR CMOS PODEM SER INSERIDAS; ◊ INDICA LIGAÇÕES ONDE HÁ PROBLEMAS POTENCIAIS DE VIOLAÇÃO DE <i>HOLDING TIME</i>	15
FIGURA 12. DOIS FLIP-FLOPS TIPO D <i>TSPC</i> CONECTADOS EM SÉRIE.	15
FIGURA 13. CONVERSÃO DOS BLOCOS N-MOS <i>LIKE</i>	16
FIGURA 14. EXEMPLOS DE N- <i>DATA CHAINS</i> . OS BLOCOS MENCIONADOS NO TEXTO SÃO NOMEADOS E INDICADOS NA FIGURA.	18
FIGURA 15. ESTRUTURA COM DUPLA CONEXÃO PARA SAÍDA DE DADOS.	19
FIGURA 16. PLL BÁSICO.	20
FIGURA 17. TRANSCÉPTOR GENÉRICO DE RF.	21
FIGURA 18. ARQUITETURA <i>INTEGER-N</i>	22
FIGURA 19. ARQUITETURA <i>FRACTIONAL-N</i> COM CIRCUITO REMOVEDOR DE PULSO.	23
FIGURA 20. USO DE UM <i>DUAL-MODULUS PRESCALER</i> COMO <i>PULSE REMOVER</i>	24
FIGURA 21. ESQUEMÁTICO DE UM <i>DUAL-MODULUS PRESCALER</i> 32/33.	25
FIGURA 22. DIAGRAMA ESQUEMÁTICO DOS TRANSISTORES DA IMPLEMENTAÇÃO COM TRÊS <i>D-FFs</i> NO CONTADOR SÍNCRONO. AS DIMENSÕES DE <i>W</i> EM μm DOS TRANSISTORES ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É A MÍNIMA DA TECNOLOGIA PARA TODOS OS TRANSISTORES, $L=0,8\text{ mm}$ [NA99].	26
FIGURA 23. DIAGRAMA ESQUEMÁTICO DOS TRANSISTORES DA IMPLEMENTAÇÃO COM TRÊS <i>D-FFs</i> E <i>CLOCK</i> DIVIDIDO POR DOIS NO CONTADOR SÍNCRONO. AS DIMENSÕES DE <i>W</i> EM μm DOS TRANSISTORES ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É A MÍNIMA DA TECNOLOGIA PARA TODOS OS TRANSISTORES, $L=0,8\text{ mm}$ [NA02].	26
FIGURA 24. MÁQUINA DE ESTADOS PARA O CONTADOR SÍNCRONO: A), DIAGRAMA DE ESTADOS E B), SINAIS NO TEMPO (VERSÃO COM 3 <i>D-FFs</i>).	27
FIGURA 25. <i>D-FFs</i> SENSÍVEIS A BORDA DE DESCIDA: A), <i>D-FF</i> DA TÉCNICA TSPC E B), <i>D-FF</i> MODIFICADO. AS DIMENSÕES DE <i>W</i> EM μm DOS TRANSISTORES DO CIRCUITO MODIFICADO ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É A MÍNIMA DA TECNOLOGIA PARA TODOS OS TRANSISTORES, $L=0,35\text{ mm}$, EXCEÇÃO NOS TRANSISTORES ONDE APARECEM DUAS DIMENSÕES.	28
FIGURA 26. DIAGRAMA ESQUEMÁTICO DOS TRANSISTORES DA IMPLEMENTAÇÃO COM TRÊS <i>D-FFs</i> NO CONTADOR SÍNCRONO. AS DIMENSÕES DE <i>W</i> EM μm DOS TRANSISTORES ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É	

A MÍNIMA DA TECNOLOGIA PARA TODOS OS TRANSISTORES, $L=0,35\text{ }\mu\text{m}$, EXCEÇÃO NOS TRANSISTORES ONDE APARECEM DUAS DIMENSÕES.	29
FIGURA 27. CONFIGURAÇÃO DOS <i>D-FFs</i> TSPC SENSÍVEIS À BORDA SUBIDA DO <i>CLOCK</i> . AS DIMENSÕES DE <i>W</i> EM μm DOS TRANSISTORES ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É A MÍNIMA DA TECNOLOGIA PARA TODOS OS TRANSISTORES ($L=0,35\text{ }\mu\text{m}$).	29
FIGURA 28. DIAGRAMA ESQUEMÁTICO DE TRANSISTORES DA IMPLEMENTAÇÃO COM DOIS <i>D-FFs</i> DO CONTADOR SÍNCRONO. AS DIMENSÕES DE <i>W</i> DOS TRANSISTORES ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É A MÍNIMA DA TECNOLOGIA	30
FIGURA 29. MÁQUINA DE ESTADOS PARA O CONTADOR SÍNCRONO: A), DIAGRAMA DE ESTADOS E B), SINAIS NO TEMPO (VERSÃO COM 2 <i>D-FFs</i>).	31
FIGURA 30. CONFIGURAÇÃO DOS <i>D-FFs</i> TSPC SENSÍVEIS À DESCIDA DE <i>CLOCK</i> PARA O CIRCUITO ASSÍNCRONO. AS DIMENSÕES DE <i>W</i> EM μm DOS TRANSISTORES ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É A MÍNIMA DA TECNOLOGIA PARA TODOS OS TRANSISTORES ($L=0,35\text{ }\mu\text{m}$).	31
FIGURA 31. MÁQUINA DE ESTADOS PARA O CONTADOR SÍNCRONO: A), DIAGRAMA DE ESTADOS E B), SINAIS NO TEMPO (VERSÃO COM 3 <i>D-FFs</i> E <i>CLOCK</i> DIVIDIDO POR 2).	32
FIGURA 32. DIAGRAMA ESQUEMÁTICO DOS TRANSISTORES DA IMPLEMENTAÇÃO COM TRÊS <i>D-FFs</i> E <i>CLOCK</i> DIVIDIDO POR DOIS NO CONTADOR SÍNCRONO. AS DIMENSÕES DE <i>W</i> EM μm DOS TRANSISTORES ESTÃO INDICADAS NA FIGURA. A DIMENSÃO <i>L</i> É A MÍNIMA DA TECNOLOGIA PARA TODOS OS TRANSISTORES, $L=0,35\text{ }\mu\text{m}$, EXCEÇÃO NOS TRANSISTORES ONDE APARECEM DUAS DIMENSÕES.	33
FIGURA 33. DIAGRAMA ESQUEMÁTICO COMPLETO DO <i>DUAL-MODULUS PRESCALER</i> 32/33 (VERSÃO COM 3 <i>D-FFs</i>).	34
FIGURA 34. DIAGRAMA ESQUEMÁTICO COMPLETO DO <i>DUAL-MODULUS PRESCALER</i> 32/33 (VERSÃO COM 2 <i>D-FFs</i>).	35
FIGURA 35. DIAGRAMA ESQUEMÁTICO COMPLETO DO <i>DUAL-MODULUS PRESCALER</i> 32/33 (VERSÃO COM 3 <i>D-FFs</i>).	36
FIGURA 36. <i>LAYOUT</i> DOS CIRCUITOS <i>DUAL-MODULUS PRESCALER</i> 32/33: A) VERSÃO COM 3 <i>D-FFs</i> (DIMENSÕES DE 82 MM X 35 MM); B) VERSÃO COM 2 <i>D-FFs</i> (DIMENSÕES DE 47 MM X 36 MM.); C) VERSÃO COM 3 <i>D-FFs</i> E <i>CLOCK</i> DIVIDIDO POR 2 (DIMENSÕES DE 65 MM X 38 MM).	37
FIGURA 37. SIMULAÇÕES ELÉTRICAS DO <i>BUFFER</i> DE ENTRADA COM VALORES DISTINTOS DE CAPACITÂNCIAS DE SAÍDA. O <i>BUFFER</i> TEM $N = 4$ E $X = 1,7$ E O SINAL DE ENTRADA ESTÁ NA FREQUÊNCIA DE 3 GHz.	38
FIGURA 38. SIMULAÇÃO ELÉTRICA DO <i>BUFFER</i> DE SAÍDA COM VALORES DISTINTOS DE CAPACITÂNCIAS DE SAÍDA. O <i>BUFFER</i> TEM $N = 4$ E $X = 2,23$ E O SINAL DE ENTRADA ESTÁ NA FREQUÊNCIA DE 125 MHz.	39
FIGURA 39. <i>LAYOUT</i> DOS <i>BUFFERS</i> : A), PARA O <i>BUFFER</i> DE ENTRADA E B), PARA O <i>BUFFER</i> DE SAÍDA.	39
FIGURA 40. <i>LAYOUT</i> DO C.I. COMPLETO E SEUS RESPECTIVOS <i>PADS</i> COM DIMENSÕES DE 1420 MM X 769 MM. ...	40
FIGURA 41. SINAL DE SAÍDA DO CIRCUITO <i>DUAL-MODULUS PRESCALER</i> 32/33 SIMULADO NO <i>ELDO</i> (VERSÃO COM 3 <i>D-FFs</i> E <i>CLOCK</i> DIVIDIDO POR 2).	41
FIGURA 42. GRÁFICO DA FREQUÊNCIA DE OPERAÇÃO X TENSÃO DE ALIMENTAÇÃO (MODELO TÍPICO).	43
FIGURA 43. GRÁFICO DA POTÊNCIA X FREQUÊNCIA DE OPERAÇÃO (PARA DIFERENTES VALORES DE TENSÃO DE ALIMENTAÇÃO UTILIZANDO O MODELO TÍPICO).	43
FIGURA 44. GRÁFICO DA FREQUÊNCIA DE OPERAÇÃO X TENSÃO DE ALIMENTAÇÃO (MODELO <i>SLOW</i>).	44
FIGURA 45. GRÁFICO DA POTÊNCIA X FREQUÊNCIA DE OPERAÇÃO (PARA DIFERENTES VALORES DE TENSÃO DE ALIMENTAÇÃO UTILIZANDO O MODELO <i>SLOW</i>).	44
FIGURA 46. GRÁFICO DA FREQUÊNCIA DE OPERAÇÃO X TENSÃO DE ALIMENTAÇÃO (MODELO <i>FAST</i>).	45
FIGURA 47. GRÁFICO DA POTÊNCIA X FREQUÊNCIA DE OPERAÇÃO (PARA DIFERENTES VALORES DE TENSÃO DE ALIMENTAÇÃO UTILIZANDO O MODELO <i>FAST</i>).	45
FIGURA 48. GRÁFICO DA POTÊNCIA X FREQUÊNCIA DE OPERAÇÃO PARA UMA TENSÃO DE ALIMENTAÇÃO FIXA DE 3,3 V.	46
FIGURA 49. <i>LAYOUT</i> PARA PLACA DE ALUMINA: A) <i>LAYOUT</i> COMPLETO COM OS SINAIS EXTERNOS, B) DETALHE DA REGIÃO ONDE FICA O C.I. E INDICAÇÕES DAS MICRO-SOLDAS.	49
FIGURA 50. FOTOS DA MICRO-SOLDAGEM DOS C.IS.: A) MICRO-SOLDAGEM REALIZADA NO LME, B) MICRO-SOLDAGEM REALIZADA NO CENPRA.	49
FIGURA 51. PLACA DE ALUMINA MONTADA COM O C.I. E OS DIVERSOS COMPONENTES PARA A REALIZAÇÃO DE TESTES.	50
FIGURA 52. FOTO DA BANCADA MONTADA PARA A REALIZAÇÃO DAS MEDIDAS.	51
FIGURA 53. FOTO DAS MICRO-PONTAS EM CONTATO COM OS <i>PADS</i> DO C.I.	51

FIGURA 54. GRÁFICO DA FREQUÊNCIA DE OPERAÇÃO X TENSÃO DE ALIMENTAÇÃO DO PRESCALER 3. RESULTADOS OBTIDOS ATRAVÉS DAS SIMULAÇÕES ELÉTRICAS NOS MODELOS TÍPICO, <i>SLOW</i> , <i>FAST</i> E DAS MEDIDAS ELÉTRICAS REALIZADAS.	52
FIGURA 55. GRÁFICO DA FREQUÊNCIA DE OPERAÇÃO X TENSÃO DE ALIMENTAÇÃO OBTIDO À PARTIR DAS MEDIDAS ELÉTRICAS REALIZADAS.	53
FIGURA 56. GRÁFICO DA POTÊNCIA X FREQUÊNCIA DE OPERAÇÃO OBTIDA A PARTIR DAS MEDIDAS ELÉTRICAS REALIZADAS.	54
FIGURA 57. FORMAS DE ONDA DO SINAL DE SAÍDA DO <i>PRESCALER 3</i> : A) <i>CLOCK</i> NA FREQUÊNCIA DE 3,58 GHz E B), NA FREQUÊNCIA DE 100 MHz.	55

ÍNDICE DE TABELAS

TABELA 1. REGRAS PARA LIGAÇÃO ENTRE BLOCOS.	18
TABELA 2. VALOR DO NÚMERO DE ESTÁGIOS E DO FATOR DE AUMENTO PARA O <i>BUFFER</i>	37
TABELA 3. CARACTERÍSTICAS DE VÁRIAS IMPLEMENTAÇÕES DE CIRCUITOS <i>DUAL-MODULUS PRESCALERS</i>	55
TABELA 4. VALORES DE FREQUÊNCIA MÁXIMA DE OPERAÇÃO E POTÊNCIA CONSUMIDA, UTILIZANDO VÁRIAS TENSÕES DE ALIMENTAÇÃO, PARA O MODELO TÍPICO.	62
TABELA 5. VALORES DE FREQUÊNCIA MÁXIMA DE OPERAÇÃO E CONSUMO DE POTÊNCIAS, UTILIZANDO VÁRIAS TENSÕES DE ALIMENTAÇÃO, PARA O MODELO <i>SLOW</i>	62
TABELA 6. VALORES DE FREQUÊNCIA MÁXIMA OPERAÇÃO E POTÊNCIA CONSUMIDA, UTILIZANDO VÁRIAS TENSÕES DE ALIMENTAÇÃO, PARA O MODELO <i>FAST</i>	62
TABELA 7. VALORES DE FREQUÊNCIA DE OPERAÇÃO E POTÊNCIA CONSUMIDA, PARA UMA TENSÃO DE ALIMENTAÇÃO IGUAL A 3,3V E MODELO TÍPICO.	63
TABELA 8. VALORES DE FREQUÊNCIA OPERAÇÃO E POTÊNCIA CONSUMIDA, PARA UMA TENSÃO DE ALIMENTAÇÃO IGUAL A 3,3V, PARA O MODELO <i>SLOW</i>	63
TABELA 9. VALORES DE FREQUÊNCIA DE OPERAÇÃO E POTÊNCIA CONSUMIDA, PARA UMA TENSÃO DE ALIMENTAÇÃO IGUAL A 3,3V, PARA O MODELO <i>FAST</i>	64
TABELA 10. VALORES DE FREQUÊNCIA DE OPERAÇÃO E POTÊNCIA CONSUMIDA, MEDIDAS REALIZADAS NO C.I. PARA UMA TENSÃO DE ALIMENTAÇÃO IGUAL A 2,0V.	64
TABELA 11. VALORES DE FREQUÊNCIA DE OPERAÇÃO E POTÊNCIA CONSUMIDA, MEDIDAS REALIZADAS NO C.I. PARA UMA TENSÃO DE ALIMENTAÇÃO IGUAL A 3,3V.	65
TABELA 12. VALORES DE FREQUÊNCIA MÁXIMA DE OPERAÇÃO E POTÊNCIA CONSUMIDA, UTILIZANDO VÁRIAS TENSÕES DE ALIMENTAÇÃO, MEDIDAS REALIZADAS NO C.I.	65

LISTA DE SIMBOLOS, ABREVIATURAS e SIGLAS

V_{DD}	Tensão de alimentação
V_{SS}	Tensão de referência (zero Volts)
CMOS	<i>Complementary Metal Oxide Silicon</i>
NMOS	Transistor Mosfet canal N
PMOS	Transistor Mosfet canal P
V_T	Tensão de <i>threshold</i>
ϕ	Fase de <i>clock</i>
OUT	Saída de circuito
IN	Entrada do circuito
PLL	<i>Phase Locked Loop</i>
VCO	Oscilador controlado por voltagem
$\Delta\phi$	Diferença de fase entre os sinais $x(t)$ e $y(t)$ no PLL
LPF	<i>Low Pass Filter</i>
PD	<i>Phase Detector</i>
RF	Rádio Frequência
f_{OSC}	Frequência do Oscilador
f_{REF}	Frequência de Referência
S	Valor de divisão do <i>Swallow Counter</i>
P	Valor de divisão do contador Principal
M	Valor de divisão do <i>Pulse Swallow</i>
N	Divisão por 32 do <i>Prescaler</i>
N+1	Divisão por 33 do <i>Prescaler</i>
T_P	Período de remoção do pulso
SM	<i>Signal Modulus</i>
D-FF	<i>Flip-flop</i> tipo D
L	Largura do canal
W	Comprimento do canal
CLK	<i>Clock</i>
div8	Sinal do divisor por 8
MC	<i>Modulus Control</i>
AMS	<i>AustriaMicrosystems</i>
f_{clock}	Frequência de <i>clock</i>
CLK/2	<i>Clock</i> dividido por 2
CLK8	<i>Clock</i> do divisor por 8
C_{OX}	Capacitância do óxido
W_P	Comprimento de canal do transistor PMOS
W_N	Comprimento de canal do transistor NMOS
L_{EF}	Comprimento efetivo do canal dos transistores MOS
C_L	Capacitância da entrada
X	Fator de aumento dos inversores no <i>buffer</i>
n	Número de inversores utilizados no <i>buffer</i>
V	Volts
fF	FentoFaraday (10^{-15} F)
pF	PicoFaraday (10^{-12} F)
V_{DD1}	Tensão de alimentação do <i>Prescaler</i> 1
V_{DD2}	Tensão de alimentação do <i>Prescaler</i> 2
V_{DD3}	Tensão de alimentação do <i>Prescaler</i> 3
V_{DDB}	Tensão de alimentação dos <i>Buffers</i>

OUT ₁	Saída do <i>Prescaler</i> 1
OUT ₂	Saída do <i>Prescaler</i> 2
OUT ₃	Saída do <i>Prescaler</i> 3
Ω	Resistência em Ohms
$\Omega/\square\text{sqr}$	Resistência em Ohms por quadrado
μm	micrômetros
Ty	Parâmetros de simulação típico
Sl	Parâmetros de simulação <i>slow</i>
Fa	Parâmetros de simulação <i>fast</i>
P _D	Potência dissipada
MHz	MegaHertz
GHz	GigaHertz
mW	miliWatts
mW/GHz	miliWatts por GigaHertz

1. INTRODUÇÃO

1.1 Motivação

A tecnologia *CMOS* (*Complementary Metal Oxide Silicon*) é hoje usada em larga escala na fabricação de circuitos semicondutores (75% dos circuitos semicondutores de silício), o que mostra a importância dela na indústria de microeletrônica [Se97][Br98]. A predominância do *CMOS* deve-se às suas inúmeras vantagens, indo de menor custo a maior nível de integração. Tecnologias como Bipolar e Arseneto de Gálio (GaAs) são utilizadas em algumas aplicações específicas pois podem apresentar melhores resultados em termos de velocidade.

Alguns desafios para aplicação da tecnologia *CMOS* estão constantemente sendo enfrentados, dentre eles podemos citar o aumento da velocidade e a diminuição do consumo de potência. Em ambos aspectos, melhoras consideráveis são obtidas graças à redução das dimensões mínimas das tecnologias, que chega hoje a nanômetros. Outro fator importante para o aumento da velocidade e diminuição do consumo é a implementação de novas técnicas de projetos, que propõem modificações nas implementações já existentes e nas ligações das portas lógicas, *latches* e *flip-flops* [Na98].

Nesse trabalho discutiremos uma dessas novas técnicas, a técnica *E-TSPC* (*Extended True Single Phase Clock*), explicando suas vantagens, desvantagens e sua evolução. Feito isso, descreveremos sua aplicação em implementações de um circuito *Dual-Modulus Prescaler* e faremos a comparação dos resultados obtidos.

Os circuitos construídos neste trabalho foram realizados com a tecnologia *CMOS* de 0,35 μm da empresa *AustriaMicrosystems* (*AMS*), com quatro níveis de metal e dois de silício policristalino. Esta tecnologia visa aplicações com tensão de alimentação de 3,3V.

1.2 Objetivo

Neste trabalho será realizado o estudo e o projeto de circuitos *Dual-Modulus Prescalers*. *Prescalers* são circuitos que dividem um sinal de entrada por N ou $(N+1)$, de acordo com o valor de um sinal de controle, e são utilizados em Sintetizadores de Freqüência. Duas características deles são importantes para nós: os *Prescalers* devem funcionar em freqüências tão altas como a do oscilador do Sintetizador (que pode chegar a GHz no caso de sistemas de radio freqüência); na maior parte dos *Prescalers*, parte do circuito pode ser vista como uma máquina de estados finitos. Em vista disso, este circuito é bastante adequado para a avaliação de técnicas de projeto de circuitos digitais rápidos.

1.3 Organização da dissertação

Esta dissertação está dividida em cinco capítulos. No primeiro capítulo foram dadas as motivações e os objetivos deste trabalho. O segundo capítulo apresenta considerações sobre circuitos CMOS digital e a descrição da técnica *E-TSPC* utilizada nos *Prescalers*. O terceiro capítulo descreve as três implementações dos *Prescalers*, tanto o seu funcionamento como o seu projeto. O quarto capítulo apresenta o projeto final dos *Prescalers* e de *buffers* utilizados para a entrada e saída de sinais. Neste capítulo também são apresentados os resultados de simulações e feitas algumas análises sobre estes. O quinto capítulo mostra como foi realizado o teste do C.I. (circuito integrado) e seus resultados. O sexto capítulo apresenta as conclusões do trabalho e sugestões para sua continuidade.

2. ASPÉCTOS TEÓRICOS

Este capítulo apresenta a técnica *Extended True Single Phase Clock*, *E-TSPC*, usada para a implementação de circuitos digitais *Register Transfer Systems*, *RTS*. Essa técnica é uma evolução da *True Single Phase Clock*, *TSPC*, e acrescenta novas regras de projeto e mudanças na topologia de alguns blocos lógicos e registradores de forma a melhorar a velocidade dos circuitos

A seguir discutiremos sobre os *Register Transfer Systems*, mostrando suas implementações com portas lógicas e registradores. Também discutiremos alguns problemas da política de *clock* dos circuitos *RTS*, mostrando técnicas que ajudam a eliminá-las. Verificaremos algumas deficiências da antiga técnica *TSPC* e discutiremos a *E-TSPC*, apresentando seus blocos e as regras de conexão destes blocos. Por fim, novas estruturas possíveis para o *E-TSPC* serão mostradas.

2.1 *Register Transfer System (RTS)*

Um conjunto de portas lógicas e registradores que executam a função de armazenamento, processamento e transferência de dados digitais complexos são denominados *Register Transfer System (RTS)*. Com eles podemos implementar circuitos como máquinas de estados finitos e *pipelined systems*. Isto mostra sua importância, pois os sistemas VLSI (*Very-Large-Scale of Integration*) são, a grosso modo, combinações destes [We93].

Os sinais de *clock* no *RTS* servem para sincronizar as transferências de dados entre os registradores. Dependendo da política de *clock* escolhida, utilizam-se diferentes blocos, tanto registradores como portas lógicas, e diferente quantidade de sinais de *clock*.

A figura 1 mostra o diagrama esquemático de um *RTS* que possui em sua composição vários circuitos combinatórios (lógica combinatória) e registradores. Estes blocos podem ser divididos duas categorias [Ra96]:

- Estáticos – a saída do circuito está sempre conectada a V_{DD} (por um conjunto de transistores PMOS), a V_{SS} (por um conjunto de transistores NMOS) ou a ambas (neste caso, um conjunto domina e impõe o valor da saída);

- Dinâmicos – a saída do circuito pode ser desconectada de V_{DD} e V_{SS} durante uma fase de operação. Neste caso o sinal lógico permanecerá armazenado em capacitâncias parasitárias na saída.

Figura 1. Representação genérica de um *Register Transfer System (RTS)*.

2.2 Lógica Combinatória

No bloco de lógica combinatória a saída é uma função lógica dos sinais aplicados na entrada. A seguir descrevemos vários tipos de portas lógicas que servem para a sua implementação.

2.2.1 Porta Estática Complementar CMOS

A porta estática complementar *CMOS* apresenta em sua composição um conjunto de transistores PMOS chamado de *pull-up network (PUN)*, que conecta V_{DD} à saída, e um conjunto de transistores NMOS chamado de *pull-down network (PDN)*, que conecta V_{SS} à saída [Ra96]. Como mostrado na figura 2, o *PUN* apresenta o mesmo número de transistores do *PDN*, porém, sua lógica é invertida. Eles devem trabalhar de tal forma que, enquanto um conjunto conduz, o outro está cortado e vice-versa.

Os circuitos que utilizam esse tipo de portas lógicas apresentam baixo consumo estático de potência, altos valores de margens de ruído, tempos de subida e descida que podem ser aproximados, baixa sensibilidade a variações de processos e são fáceis de serem

projetados. Por outro lado ocupam maior área no circuito e têm limitações de velocidade para funções lógicas complexas.

Figura 2. Porta lógica estática complementar CMOS: a), representação com transistores e b), sua representação esquemática.

2.2.2 Porta Estática Pseudo NMOS

Pseudo NMOS são portas lógicas que utilizam somente a estrutura *PDN*, ou seja, a função lógica é realizada pelo conjunto de transistores NMOS [Ra96]. No lugar da estrutura *PUN* é utilizado um transistor PMOS em condução constante. Para que isto ocorra, o terminal de porta (*gate*) do transistor PMOS deve estar ligado a um potencial de valor V_L inferior a $(V_{DD} - |V_{Tp}|)$, onde V_{Tp} é a tensão de *threshold* do transistor PMOS, como mostra a figura 3. O transistor PMOS garante a tensão V_{DD} na saída da porta, com exceção dos momentos em que a estrutura *PDN* conduz, o que força então a saída para V_{SS} .

Existem duas características que dão a este tipo de porta lógica maior velocidade em comparação a complementar *CMOS*. Uma é a diminuição da carga capacitiva na entrada da porta antecedente. A outra é a ausência da estrutura *PUN* que tem maior tempo de chaveamento devido a ser composta por transistores PMOS. Em contrapartida ao aumento da velocidade, há aqui o consumo de potência estática quando a saída estiver em nível lógico BAIXO (há um curto entre V_{DD} e V_{SS}).

Figura 3. Porta lógica estática Pseudo NMOS: a), representação com transistores e b), sua representação esquemática.

2.2.3 Porta dinâmica CMOS

Esse tipo de porta lógica é constituído por apenas uma das estruturas *PDN* ou *PUN* (figura 4). Essa porta lógica opera em duas fases [Ra96]:

- Fase de pré-carga – A saída da porta é conectada a V_{DD} , quando se utiliza a estrutura *PDN*, ou a V_{SS} , quando se utiliza a estrutura *PUN*, em uma das fases do sinal de *clock*, carregando o nó de saída com V_{DD} ou V_{SS} ;
- Fase de avaliação – A saída será descarregada para V_{SS} ou V_{DD} dependendo da estrutura utilizada (*PDN* ou *PUN*), dos sinais de entrada e da função lógica implementada.

Um exemplo de pré-carga e avaliação pode ser analisado com auxílio da figura 4 (c), uma porta lógica p-dinâmica. Na fase de pré-carga, o *clock* está em nível lógico ALTO, levando a saída a V_{SS} . Já na fase de avaliação, o *clock* está em nível lógico BAIXO, e a saída pode ser descarregada ou não, dependendo da lógica *PUN*. Na porta n-dinâmica, utiliza-se uma análise inversa a da p-dinâmica, sendo sua fase de pré-carga realizada no nível lógico BAIXO do *clock*, levando a saída a V_{DD} , e sua fase de avaliação realizada no nível lógico ALTO do *clock*, descarregando ou não a saída, dependendo da lógica *PDN*.

Figura 4. Portas lógicas dinâmicas: a), representação com transistores da porta n-dinâmica e b), sua representação esquemática; c), representação com transistores da porta lógica p-dinâmica e d), sua representação esquemática.

As portas dinâmicas apresentam inúmeras vantagens tais como a independência das dimensões dos transistores para o correto funcionamento (nas portas estáticas complementar), consumo de potência somente na pré-carga, menor número de transistores, carga capacitiva de entrada pequena. Em parte estas vantagens acarretam maior velocidade para avaliação.

Por outro lado, na fase de avaliação podem existir alguns problemas que comprometem o funcionamento correto do circuito. Um desses problemas é a redistribuição da carga armazenada na saída para as estruturas *PDN* e *PUN* (*Charge Sharing*). Outro problema é a perda da carga, que deve ficar armazenada na saída, por correntes de fuga o que restringe a mínima frequência que pode ser utilizada no sinal de *clock*.

Tais problemas com cargas afetam o funcionamento das portas dinâmica, pois seus nós de saída podem estar em alta impedância na fase de avaliação. Isto ocorre na porta n-dinâmica quando a saída está no nível lógico ALTO ou, na porta p-dinâmica quando a saída está no nível lógico BAIXO.

As portas dinâmicas também requerem alguns cuidados em sua utilização para evitar problemas com a pré-carga. Para explicar isso tomemos como exemplo duas portas n-dinâmicas que estão ligadas diretamente, figura 5(a). Neste caso o nó S_i , levado para V_{DD} durante a pré-carga, poderá, na fase de avaliação, descarregar indevidamente a segunda porta dinâmica. Acontecerá o erro quando a entrada *a* da primeira porta n-dinâmica estiver no nível lógico ALTO, o que causará uma transição de ALTO para BAIXO em S_i . Esta transição ocorre com um atraso, que pode ser suficiente para que haja a descarga da segunda porta (não

podem haver transições de ALTO para BAIXO na entrada de portas n-dinâmicas em avaliação ou transições de BAIXO para ALTO na entrada de portas p-dinâmicas em avaliação).

Duas soluções são sugeridas para resolver este problema. Uma delas é a Lógica dominó [We93] [Ra96] [Yu87], mostrada na figura 5 (b), que utiliza inversores em número ímpar, entre duas portas n-dinâmicas e evita que ocorram transições do nível lógico ALTO para o nível lógico BAIXO na entrada da segunda porta. A outra solução proposta é a implementação da lógica np-CMOS da técnica *NORA* [Ra96] que discutiremos mais para frente. A lógica np-CMOS consiste na utilização alternada de portas n-dinâmicas e p-dinâmicas, mostrada na figura 5 (c). A porta n-dinâmica não tem, na fase de avaliação, transições do nível lógico BAIXO para o ALTO na saída o que evita a descarga incorreta da porta p-dinâmica seguinte. Devemos tomar cuidados neste tipo de configuração com o sinal de *clock* e seu inverso, ou seja, as duas fases de *clock*, para que, devido a atrasos, não ocorra a pré-carga de um bloco enquanto o outro ainda faz a avaliação.

Figura 5. Ligação de portas lógicas n-dinâmicas; a), ligação sujeita a descarga indesejada, b), lógica dominó e c), projeto np-CMOS (*NORA*).

2.2.4 Porta Dinâmica *Clocked CMOS* (C^2 MOS)

A porta C^2 MOS [Ra96] possui em sua composição tanto a estrutura *PUN* como também a *PDN*. O que difere esta porta da complementar *CMOS* é a ligação de um transistor PMOS, entre a estrutura *PUN* e a saída, e de outro transistor NMOS, entre a estrutura *PDN* e a saída. Como mostra a figura 6, o sinal de *clock* é ligado no terminal de porta (*gate*) do transistor NMOS e seu sinal inverso no terminal de porta do transistor PMOS.

Existem nessa porta duas fases de operação:

- Fase de avaliação – o circuito funciona como uma porta complementar *CMOS* pois, nesta fase, o *clock* está no nível lógico ALTO e, portanto, os dois transistores adicionados estão conduzindo;
- Fase de *holding* – o circuito funciona como um registrador pois, nesta fase, o *clock* está no nível lógico BAIXO e, portanto, os dois transistores adicionados estarão cortados, restando a informação na saída.

Observamos que a porta dinâmica C^2MOS funciona tanto como uma porta complementar *CMOS* como um *latch* registrador. Podemos considerar esse fato como uma vantagem sobre outras portas lógicas. Além dessa vantagem, relacionamos também outras como, baixo consumo de potência, baixa sensibilidade à variações de processo, facilidade de projeto. Em contrapartida há desvantagens semelhantes às das portas dinâmicas relativas a perda de sinal além de menor de velocidade operação.

Figura 6. Porta dinâmica C^2MOS : a), representação com transistores e b), sua representação simplificada.

2.3 Registradores

Os registradores são blocos que armazenam os dados em circuitos digitais [Ra96]. Como vimos dividem-se em estáticos e dinâmicos. Os registradores estáticos garantem o armazenamento da informação através de realimentação (*feedback*) entre a entrada e a saída. Nos registradores dinâmicos são as cargas de capacitores, capacitores parasitas de saída, que retêm por um breve intervalo de tempo as informações. Os registradores dinâmicos têm a vantagem sobre os estáticos de apresentar um número menor de transistores e, conseqüentemente, uma menor complexidade de projeto.

2.3.1 Registradores Estáticos

Esse tipo de registrador pode ser implementado com inversores e uma realimentação da saída para a entrada, conforme exemplificado na figura 7. Observando a operação do circuito da figura 7, percebemos que quando o *clock* está no nível lógico ALTO, o sinal da entrada será transferido para a saída. Quando o *clock* está no nível lógico BAIXO, a realimentação entre a entrada e a saída ocorrerá, mantendo a informação armazenada no registrador. Essa informação só poderá ser mudada, quando ocorrer a alteração no *clock* novamente. Podemos chamar esse registrador estático de *latch* pseudo-estático que utiliza transistores de passagem.

Quando este registrador é utilizado, dois deles colocados em sequência devem trabalhar com sinais de *clock* de fases contrárias. Para o correto funcionamento deve-se garantir, no entanto, que não haja nenhuma sobreposição destas fases de *clock* pois, neste caso, a informação poderia ser passada pelos *latches* incorretamente.

Figura 7. Registrador estático: *latch* pseudo-estático com transistores de passagem.

2.3.2 Registradores Dinâmicos

Os registradores dinâmicos mantêm a informação armazenada, por um breve intervalo de tempo, em uma capacitância vinculada à entrada do próximo bloco. Um exemplo destes é mostrado na figura 8 (a) onde está implementado um *latch* com transistor de passagem para controle da transferência da informação.

Para melhorar as características de condução, do nível lógico BAIXO e principalmente do nível lógico ALTO, pode-se também utilizar na porta de passagem dois transistores em paralelo, um PMOS e outro NMOS, figura 8 (b). A chave formada por estes dois transistores é chamada de *Double Transmission Gates*.

O circuito C²MOS, além de realizar a função de porta lógica, também é considerado um registrador dinâmico como já mencionado.

Figura 8. Registrador *latch* dinâmico com transistor de passagem: a), porta de passagem com um transistor N e b), com transistores N e P (*Double Transmission Gates*).

2.4 Políticas de *Clock*

Nas implementações de *RTS* são possíveis diversas políticas *clocks*, utilizando uma ou mais fases [We93] [Ra96]. Políticas com múltiplas fases permitem um melhor aproveitamento do tempo, porém, apresentam problemas com a possível sobreposição das fases. Mostraremos a seguir algumas políticas de *clock* e técnicas utilizadas para evitar problemas.

2.5 Técnica NORA

A técnica NORA, *No-Race CMOS Technique* [Go84], permite a utilização de portas lógicas estáticas complementar CMOS, portas dinâmicas e portas C²MOS. Como registrador são empregados apenas blocos C²MOS. São usadas duas fases complementares de *clock* no NORA, ϕ_1 e ϕ_2 . Devido a isto são possíveis 4 diferentes configurações de portas lógicas dinâmicas: duas configurações de portas n-dinâmicas, uma controlada pela fase ϕ_1 e outra pela ϕ_2 ; duas configurações de portas p-dinâmicas, analogamente. Também são disponíveis duas configurações diferentes para os *latches* C²MOS. Regras de composição para as portas e registradores completam a técnica. Estas foram criadas para evitar os problemas de *race*: os *delay race errors* e os *clock skew race errors*. O *delay* dos sinais que chegam aos blocos dinâmicos pode causar a perda do valor pré-carregado na sua saída e, em consequência, a incorreta avaliação do bloco. Este é o chamado *delay race error*. O *clock skew* entre as duas fases do *clock* de um circuito NORA pode, por sua vez, causar avaliação incorreta tanto em circuitos dinâmicos como em C²MOS *latches*. Este é o chamado *clock skew race error*.

Uma vez obedecidas às regras de composição, o circuito projetado tolerará sobreposição das fases, podendo ser, dessa forma, empregado direto $\phi_1 = \text{clock}$ e $\phi_2 = \overline{\text{clock}}$. Por esta razão, muitas vezes, o NORA é dito ser uma estratégia de uma única fase de *clock* ([We93], [Ra96]).

As regras do NORA são aplicadas sobre os chamados *data chains*, ϕ_1 -*data chains* e ϕ_2 -*data chains*. Um ϕ_1 -*data chain* é um caminho de propagação de dados, *signal propagation path*, onde, durante a fase $\phi_1 = "1"$, todas as portas e registradores estão em avaliação e, durante a fase $\phi_1 = "0"$, todas as portas e registradores estão em pré-carga ou em *holding*. Um ϕ_2 -*data chain* faz avaliação durante a fase $\phi_2 = "1"$ e pré-carga/*holding* durante a fase $\phi_2 = "0"$. A Figura 9 apresenta um exemplo de circuito NORA com *data chains* assinalados, um ϕ_1 -*data chain* e um ϕ_2 -*data chain*.

Figura 10. Circuitos n-latch e p-latch: a), representação com transistores e b), representação esquemática do n-latch; c), representação com transistores e d), representação esquemática do p-latch.

2.6.1 Regras de Composição

As ligações entre blocos permitidas no *TSPC* estão resumidas no diagrama fornecido na figura 11 [La95]. Ele nos fornece adicionalmente informações sobre os problemas que podem acontecer devido aos atrasos diferenciados nos sinais de *clock* que chegam aos blocos interligados. Consideremos, por exemplo, uma porta n-dinâmica com saída ligada a um n-latch. Devido aos atrasos diferenciados no circuito de distribuição de *clock*, o bloco dinâmico pode entrar em pré-carga enquanto o n-latch está ainda em avaliação, causando erros. Esses atrasos devem ser evitados no *TSPC* através de uma cuidadosa distribuição do sinal de *clock*.

Figura 11. Gráfico de conexões para o TSPC. As portas e circuitos são representados pelos quadrados. O fluxo de dados permitido é indicado pelo sentido das setas. # indica ligações onde atrasos diferenciados do *clock* nos blocos não causam problemas (*skew safe communication*); * indica pontos de *latch* depois dos quais portas estáticas complementar CMOS podem ser inseridas; ◇ indica ligações onde há problemas potenciais de violação de *holding time*.

Outra questão assinalada são as configurações onde há o perigo de violação de *hold time*. Um caso dessa violação é a do *flip-flop* tipo D clássico da TSPC, mostrado na figura 12. Podemos examinar essa violação considerando um estado inicial onde *clock* = entrada = saída_a = BAIXO. Os blocos B_{L1} e B_{L4} estarão avaliando nesse instante. No final desta avaliação, ambas saídas, a_1 e b_1 , estarão no nível lógico ALTO. Em sequência, quando o *clock* muda para o nível lógico ALTO, os outros blocos irão para a avaliação. Suponhamos que a_1 funcione propriamente e retenha o valor ALTO. Para este caso, o nó a_2 vai para o nível lógico BAIXO, a saída_a, para o nível lógico ALTO e b_1 vai para o nível lógico BAIXO. Em consequência o transistor N_1 é cortado e o valor na saída do bloco B_{L5} , b_2 , dependerá do *holding time* deste bloco. Caso a mudança em b_1 seja rápida demais, a saída de B_{L5} ficará com o nível lógico ALTO e teremos um erro na avaliação. Caso ocorra o contrário, o que é o esperado, o bloco B_{L5} e o *flip-flop* tipo D avaliarão corretamente.

Figura 12. Dois flip-flops tipo D TSPC conectados em série.

2.7 E-TSPC

Está técnica é uma extensão da *TSPC* e propõe novas regras de ligações e mudanças na topologia de alguns blocos lógicos e registradores de forma a melhorar a velocidade dos circuitos [Na97].

Esta técnica utiliza os seguintes blocos em sua composição:

- Portas lógicas estáticas complementares *CMOS*;
- Portas lógicas dinâmicas, n-dinâmicas e p-dinâmicas;
- *Latches*, n-*latches* e p-*latches*.

Também podem ser utilizados blocos semelhantes aos pseudo-nMOS chamados de N-MOS *like* [Na99]. Os blocos N-MOS *like* são construídos através da modificação de portas n e p dinâmicas e *latches* n e p. Um exemplo desta modificação dos blocos para N-MOS *like* pode ser observado no circuito da figura 13 (b): ele é formado pela retira do transistor NMOS ligado ao *clock* do bloco n-dinâmico da figura 13(a). Devido a essa modificação, as dimensões do transistor PMOS devem ser ajustadas para garantir o nível lógico ALTO na pré-carga, mesmo quando as entradas estiverem todas com nível lógico ALTO. Outros exemplos de modificações são indicados na figura 13 (o transistor ou bloco com maiores dimensões é desenhado com linhas mais grossas).

Figura 13. Conversão dos blocos N-MOS *like*.

Estes blocos N-MOS *like* são mais velozes por reduzirem o número de transistores e por isso são usados em alguns dos *Dual-Modulus Prescalers*. Por outro lado, eles apresentam, na maioria das aplicações, um alto consumo de potência o que sugere cautela na sua utilização.

É utilizada também nessa técnica o conceito *data chain* [Na99], *n-data chain* ou *p-data chain*.

Um *n-data chain* é um caminho de propagação de dados onde durante a fase em que o *clock* está no nível lógico ALTO, todas as portas e registradores estão em avaliação; durante a fase em que o *clock* está no nível lógico BAIXO, todas as portas e registradores dinâmicos estão em pré-carga ou em *holding*. Se convenientemente construído, o valor do sinal da saída do *data chain* mantém-se constante durante esta fase e diremos que o *data chain* está em *holding*.

No caso do *p-data chain* ocorre o inverso do *n-data chain*, ocorrendo o *holding* durante nível lógico ALTO do *clock*.

Mais formalmente podemos definir o *n-data chain* como um caminho de propagação de dados com as seguintes características:

- Deve conter pelo menos um bloco *n-latch* ou um bloco *n-dinâmico*;
- Deve começar em uma entrada externa do circuito ou na saída de algum bloco *p-latch* ou *p-dinâmico*;
- Deve conter apenas blocos estáticos, *n-dinâmicos* ou *n-latches*;
- Não importa a ordem ou o número destes blocos;
- Deve terminar na entrada de um bloco *p-latch* ou *p-dinâmico* ou ser saída do circuito.

No caso do *p-data chain*, pode-se repetir a definição, trocando *n* por *p* e vice-versa.

2.7.1 Regras de Composição

Para o correto funcionamento de um *data-chain*, ou seja fazer a avaliação em uma fase do *clock* e armazenar a informação na outra, é necessário que ele tenha uma das duas configurações a seguir:

- Deve possuir ao menos dois blocos, um bloco dinâmico e um bloco *latch*, e um número par de blocos (inversores) entre eles, ou

- Deve possuir ao menos dois *latch* e um número par de blocos (inversores) entre eles.

Adicionalmente, blocos adjacentes no caminho de propagação necessitam ter um número par ou ímpar de blocos (inversores), de acordo com o estipulado na tabela 2 (dois blocos são chamados de adjacentes se somente blocos estáticos estão colocados entre eles).

Tabela 1. Regras para ligação entre blocos.

	Entrada do <i>latch</i>	Entrada do n-dinâmico	Entrada do p-dinâmico
Entrada do <i>data chain</i>	n.r.	n.r.	n.r.
Saída do <i>latch</i>	n.r.	n.p.	n.p.
Saída do n-dinâmico	n.r.	ímpar	n.p.
Saída do p-dinâmico	n.r.	n.p.	ímpar

n.r.: não há restrições; *n.p.*: esta conexão não é permitida; *par*: um número par dos blocos é requerido; *ímpar*: um número ímpar dos blocos é requerido.

Podemos exemplificar as ligações de *n-data chains* com a figura 14. Um *n-data chain* é iniciado na entrada i_a e segue pelos blocos B_A , B_C , B_E e B_I . Outro *n-data chain* é iniciado na entrada i_c e segue pelos blocos B_C , B_E , B_F , B_H e B_K .

Figura 14. Exemplos de *n-data chains*. Os blocos mencionados no texto são nomeados e indicados na figura.

2.7.2 Novas estruturas para a E-TSPC

São acrescentadas ao E-TSPC novas estruturas cujo funcionamento correto se dá devido a certas características de operação de alguns *data chains* [Na02]. Tais características aparecem em *data chains*, n ou p, que possuem um único *latch* e que também é o último bloco do *data chain*. Para estes *data chains*, que denominaremos de *fo-data chains* (*data chains* com a saída fundível), durante a fase de *holding* a saída mantém o resultado avaliado, desde que tenham sido observadas as regras de composição dos *data-chains*, e se encontra em um estado de alta impedância.

Devido a esse estado de alta impedância os *fo-data chains* podem ser utilizados para dobrar a velocidade de processamento. Unindo as saídas de dois *fo-data chains*, um p e outro n, obtemos uma estrutura que avalia os sinais de entrada a cada meio ciclo do sinal de *clock*. O circuito da figura 15 exemplifica a utilização desta estrutura: durante a fase em que o *clock* está em ALTO, o fo-n *data chain* está em avaliação e impõe o resultado em **out**, pois o fo-p *data chain* tem sua saída em alta impedância; durante a fase em que o *clock* está em BAIXO, o fo-p *data chain* está em avaliação e impõe o resultado em **out**, pois, agora, o fo-n *data chain* está em alta impedância.

Estrutura semelhante a esta foi utilizada em um dos circuitos que implementamos para o *Prescaler*.

Figura 15. Estrutura com dupla conexão para saída de dados.

3. DESCRIÇÃO DOS CIRCUITOS *DUAL-MODULUS PRESCALERS*

Mostraremos nesse capítulo três implementações do circuito *Dual-Modulus Prescaler* construídos com a técnica *E-TSPC* e fabricados na tecnologia CMOS 0,35 μm da AMS para a comparação de resultados.

Prescalers são circuitos que dividem um sinal de entrada por N ou $(N+1)$, de acordo com o valor de um sinal de controle, o *Modulus Control*. Eles constituem parte integrante de circuitos Sintetizadores de Freqüências utilizados em transmissão e recepção de sinais rádio frequência (RF).

3.1 Descrição de um PLL

O *PLL* é um circuito que sincroniza, em fase e em freqüência, o sinal gerado por um *VCO* com um sinal de entrada (sinal de referência) [Ar03]. No estado de sincronia ou *locked*, o erro de fase entre o sinal de saída do oscilador e o sinal de referência deve ser zero ou próximo desse valor.

Existem três blocos em um *PLL*: um detector ou comparador de fase (*PD*), um filtro passa-baixo (*LPF*) e um oscilador controlado por voltagem (*VCO*), figura 16. Seu funcionamento é descrito a seguir: o erro de fase entre $x(t)$, sinal de referência, e $y(t)$, sinal gerado pelo *VCO*, é medido no detector de fase que gera um sinal de erro $\Delta\theta$. O sinal $\Delta\theta$ passa pelo filtro passa-baixos, que elimina as componentes de alta freqüência, e é, em seguida, aplicado ao *VCO*. O circuito tenta estabilizar o sinal $y(t)$ para que $\Delta\theta$ seja constante (*PLL* no estado *locked*). Neste momento resultará que o sinal de referência e o sinal de saída do *VCO* têm a mesma freqüência.

Figura 16. PLL básico.

3.2 Sintetizador de Frequências

O Sintetizador de Frequências, figura 17, é um bloco utilizado em circuitos de recepção e transmissão de sinais em RF. Ele gera um sinal periódico, senoidal, para um *mixer* que realiza a translação em frequência para baixo (*downconversion*), ou para cima (*upconversion*), do sinal recebido, ou transmitido, pelo sistema de RF. Algumas arquiteturas de Sintetizadores utilizam um *PLL* com a retro-alimentação (*feedback*) passando por um contador programável. O contador programável divide a frequência do sinal vindo do VCO, gerando um novo sinal, com frequência menor, que será comparado ao sinal de referência. Desta forma, a frequência do sinal de saída dependerá do valor programado neste contador.

Figura 17. Transceptor genérico de RF.

3.3 Arquiteturas para Sintetizadores de Frequências

Existem diversas arquiteturas de Sintetizadores de Frequência, dentre elas, discutiremos duas que utilizam um circuito *Dual-Modulus Prescaler*, a *Integer-N* e a *Fractional-N*.

3.3.1 Arquitetura *Integer-N*

A arquitetura *Integer-N* utiliza na retro-alimentação do *PLL*, um circuito divisor chamado de *Pulse Swallow*, figura 18. Este divisor é implementado com um *Prescaler*, um contador programável chamado *Swallow Counter* e um contador principal. O funcionamento

desse circuito inicia-se com o carregamento dos dois contadores, o principal, com um valor fixo P , e o *Swallow Counter*, com um valor programável S . O valor S deve ser menor ou igual a P , $S \leq P$. No estado inicial o valor do sinal *Modulus Control* está no nível lógico ALTO, o que faz com que o circuito *Prescaler* divida a frequência do sinal de saída do *VCO* por $N+1$. A cada $N+1$ ciclos, os valores dos contadores principal e *Swallow Counter* serão reduzidos em um, até que o *Swallow Counter* chegue a zero. Neste momento o valor do sinal *Modulus Control* é alterado e o *Prescaler* passa a dividir por N o sinal de saída do *VCO*. Agora, a cada N ciclos, o contador principal será reduzido em um, até que também chegue a zero. Os contadores nesse instante são reinicializados com P e S e o processo é repetido. Com isso teremos que em um ciclo completo de operação do circuito Sintetizador o *Prescaler* divide por $N+1$ em S vezes e divide por N em $P-S$ vezes. O resultado final na saída do *Pulse Swallow* será a divisão do seu sinal de entrada, que é a saída do *VCO*, por M , onde

$$M = (N+1)S + N(P-S) = NP + S.$$

Quando o Sintetizador de Frequências estiver no estado *locked*, ele apresentará uma frequência de saída igual a

$$f_{OSC} = M f_{REF} = (NP + S)f_{REF}.$$

Podemos controlar, portanto, a frequência de saída do *VCO* com o valor S programado no *Swallow Counter*.

Figura 18. Arquitetura *Integer-N*.

3.3.2 Arquitetura *Fractional-N*

Na arquitetura *Fractional-N*, figura 19, um pulso do sinal de saída do *VCO* é removido por um circuito removedor de pulsos. A remoção dos pulsos é controlada por um comando “remove” gerado por um circuito de controle e feita com frequência programável de $1/T_P$. A saída do removedor de pulsos é ligada a um divisor por N e apresentará, no estado *locked* do *PLL*, uma frequência igual a Nf_{REF} . A saída do *VCO* terá, por sua vez, frequência de $f_{OSC} = Nf_{REF} + 1/T_P$. A frequência de saída, portanto, é ajustada por T_P .

Esta arquitetura difere da anterior, pois o passo de variação da frequência do sinal de saída não depende de f_{REF} e sim de $1/T_P$. Esta característica dá maior liberdade de projeto, facilita a escolha da banda de *loop*, diminui o transiente de estabilização e reduz o ruído de fase no *VCO*.

Figura 19. Arquitetura *Fractional-N* com circuito Removedor de Pulso.

A arquitetura *Fractional-N* também pode ser implementada utilizando um *Prescaler*, como mostrado figura 20. O terminal *Modulus Control* receberá o sinal de controle de tal maneira que em uma parte do tempo a saída do *VCO* será dividida por N e na outra, por $N+1$. Durante a divisão por $N+1$ é que ocorrerá a remoção do pulso mostrado na figura 19. Esta implementação é em realidade menos utilizada do que a anterior devido ao seu grau de complexidade.

Figura 20. Uso de um *Dual-Modulus Prescaler* como *Pulse Remover*.

3.4 *Dual-Modulus Prescaler 32/33*

O *Dual-Modulus Prescaler* implementado tem valor de divisão de 32 ou 33, figura 21. Este circuito divide o sinal recebido em seu terminal *clock*, normalmente proveniente de um *VCO*. Quem definirá o valor da divisão é o sinal aplicado em um terminal chamado SM; quando SM estiver no nível lógico BAIXO o *Prescaler* dividirá por 32 e quando SM estiver no nível lógico ALTO, dividirá por 33.

Esse circuito é composto de duas partes:

- Parte síncrona: contador síncrono que realiza a divisão da frequência do *clock* por 4 ou 5, dependendo do valor do sinal chamado MC, que é a saída de uma *NAND* (parte hachurada da figura 21);
- Parte assíncrona: contador assíncrono que realiza a divisão da frequência do sinal proveniente da parte síncrona por 8 (os três *D-flip flops*, *D-FFs*, na porção inferior da figura 21).

O contador síncrono opera na maior velocidade do sistema, pois recebe como sinal de entrada a saída direta de um *VCO*. Por isso deve ser projetado com o máxima de cuidado em sistemas onde o *VCO* trabalha em altas frequências.

máquina de estados que obedece ao diagrama de estados da figura 24a. Esta máquina tem como entrada o sinal MC e saída o sinal A, o *bit* mais a esquerda dos três *bits* que nomeiam os estados.

Este contador, quando a entrada MC tiver o nível lógico ALTO (1), passará pelos seguintes estados: 000 ou 001 $\rightarrow$ 011 $\rightarrow$ 111 $\rightarrow$ 101 $\rightarrow$ 000. Neste caso o circuito síncrono está dividindo o *clock* por 4. Por outro lado, quando a entrada MC tiver o nível lógico BAIXO (0), o contador passará pelos seguintes estados: 000 ou 001 $\rightarrow$ 010 $\rightarrow$ 011 $\rightarrow$ 111 $\rightarrow$ 101 $\rightarrow$ 000. Agora o circuito síncrono está dividindo o *clock* por 5. É no estado 000 que será definida qual divisão, por 4 ou 5, o circuito realizará. Portanto, o sinal MC deve estar com o nível lógico correto antes da borda de subida do *clock* que marca a saída do estado 000. Isso garante a sequência correta de estados. A figura 24b mostra os sinais MC e A no tempo.

Figura 24. Máquina de estados para o contador síncrono: a), diagrama de estados e b), sinais no tempo (versão com 3 *D-FFs*).

O bloco *D-FF* utilizado no contador síncrono é uma adaptação do *D-FF* sensível à borda de descida descrita em [Na99] (figura 22). Este *D-FF*, por sua vez, é construído a partir de modificações feitas no *D-FF* clássico da técnica TSPC (figura 25a), para transformar cada um dos seus três blocos em blocos N-MOS *like* (figura 25b). Este *D-FF* modificado tem a vantagem de alcançar altas frequências porém apresenta um maior consumo de potência. Observemos que o *D-FF* modificado sensível a borda de descida é mais veloz do que seria o *D-FF* modificado sensível a borda de subida. Isso se deve ao fato de que na utilização de blocos N-MOS *like* exige que os transistores N tenham maior capacidade de drenar corrente, o que é obtido com transistores N e P de dimensões próximas. Por outro lado, no *D-FF* modificado sensível a borda de subida, os blocos N-MOS *like* exigem que os transistores P tenham maior capacidade de drenar, o que demandará transistores P bastante

maiores do que os N. Com isso são aumentadas as capacitâncias do circuito e é reduzida sua velocidade. Para o *D-FF* não modificados, o circuito sensível a borda de subida é mais veloz.

As dimensões dos transistores do *D-FF* utilizado estão indicadas na figura 25 e devem obedecer a várias condições para garantir a correta operação. Estas são:

- quando os transistores M1 e M2 estão simultaneamente ativados, o sinal *a* deve ser ALTO;
- quando os transistores M3 e M4 estão simultaneamente ativados, o sinal *b* deve ser BAIXO;
- quando os transistores M5 e M6 estão simultaneamente ativados, o sinal *c* deve ser BAIXO.

As dimensões do *D-FF* foram ajustadas por simulações de forma a serem mínimas, reduzindo ao máximo o consumo, e a obedecerem as condições acima.

Figura 25. *D-FFs* sensíveis a borda de descida: a), *D-FF* da técnica TSPC e b), *D-FF* modificado. As dimensões de W em μm dos transistores do circuito modificado estão indicadas na figura. A dimensão L é a mínima da tecnologia para todos os transistores, $L=0,35 \mu\text{m}$, exceção nos transistores onde aparecem duas dimensões.

A implementação do contador síncrono é mostrada na figura 26. Pode-se observar na figura os três *D-FF* utilizados, hachurados, e que parte da lógica do circuito está embutida nos *D-FFs* (ver bloco mais a esquerda)

O contador assíncrono, por sua vez, utiliza três *D-FFs* sensíveis a borda de subida. O primeiro destes *D-FF* recebe como sinal de *clock* o sinal A do contador síncrono e sua saída será o *clock* do segundo *D-FF*; a saída do segundo, por sua vez, será o *clock* do terceiro. Como este circuito trabalha com frequências menores, quatro ou mais vezes menor do que a do contador síncrono, é possível utilizar aqui os *D-FF* da técnica TSPC (figura 27),

No projeto destes *D-FFs* se utilizou transistores com largura de canal de $1 \mu\text{m}$, quase a mínima da tecnologia. A exceção é um transistor P na saída, que tem $W=3 \mu\text{m}$ para garantir tempos de subida e descida simétricos.

As saídas invertidas dos *D-FFs* do contador assíncrono são usadas, junto com um sinal de controle SM, para gerar o sinal MC que controla o funcionamento do contador síncrono (figura 21). Assim quando o sinal SM for ALTO, MC deverá ter valor ALTO durante 7/8 do período de contagem do contador assíncrono e, valor BAIXO durante 1/8, fazendo com que o *Prescaler* divida por 33; quando o sinal SM for BAIXO, MC deverá ter sempre valor ALTO, fazendo com que o *Prescaler* divida por 32.

A escolha do sinal que serve de *clock* para o primeiro *D-FF* do contador assíncrono, da borda de funcionamento dos *D-FFs* do contador assíncrono e dos sinais que são usados para gerar MC foi feita de forma a garantir a maior margem de tempo para a preparação deste sinal. Na configuração utilizada, o sinal MC começa a ser gerado no início do estado 111 e deverá estar pronto, como dito, ao fim do estado 000.

O *Prescaler* foi todo projetado na tecnologia AMS CMOS de 0,35 μm .

Figura 26. Diagrama esquemático dos transistores da implementação com três *D-FFs* no contador síncrono. As dimensões de W em μm dos transistores estão indicadas na figura. A dimensão L é a mínima da tecnologia para todos os transistores, $L=0,35 \mu\text{m}$, exceção nos transistores onde aparecem duas dimensões.

Figura 27. Configuração dos *D-FFs* TSPC sensíveis à borda subida do *clock*. As dimensões de W em μm dos transistores estão indicadas na figura. A dimensão L é a mínima da tecnologia para todos os transistores ($L=0,35 \mu\text{m}$).

3.5.2 Dual-Modulus Prescaler 32/33 (versão com 2 D-FFs)

Este *Prescaler* é uma modificação de [Le04] e difere do anterior por possuir somente dois *D-FFs* no contador síncrono, figura 28, dividindo o sinal de *clock* por 2 ou por 3, dependendo do valor lógico do sinal no terminal MC. O contador síncrono foi projetado de forma a trabalhar como uma máquina de estados que obedece ao diagrama de estados da figura 29a. Esta máquina tem como entrada o sinal MC e saída o sinal B, o *bit* mais a direita dos dois *bits* que nomeiam os estados.

Figura 28. Diagrama esquemático de transistores da implementação com dois *D-FFs* do contador síncrono. As dimensões de W dos transistores estão indicadas na figura. A dimensão L é a mínima da tecnologia

Este contador, quando a entrada MC tiver o nível lógico ALTO (1), passará pelos seguintes estados: 10 $\rightarrow$ 11 $\rightarrow$ 10. Neste caso o circuito síncrono está dividindo o *clock* por 2. Por outro lado, quando a entrada MC tiver o nível lógico BAIXO (0), o contador passará pelos seguintes estados: 10 $\rightarrow$ 01 $\rightarrow$ 11 $\rightarrow$ 10. Agora o circuito síncrono está dividindo o *clock* por 3. É no estado 10 que será definida qual divisão, por 2 ou 3, o circuito realizará. Portanto, o sinal MC deve atingir o nível lógico correto antes da borda de subida do *clock* que marca a saída do estado 10. Isso garante a seqüência correta de estados. A figura 29b mostra os sinais MC e B no tempo.

Para o contador síncrono desta implementação, utilizaram-se os mesmos *D-FF* sensíveis a borda de descida do contador síncrono da versão com 3 *D-FFs* (mesmas topologia e dimensões).

O contador assíncrono, por sua vez, utiliza quatro *D-FFs* sensíveis a borda de descida. Novamente, por trabalhar com frequências menores, foram utilizados *D-FFs* da técnica TSPC, figura 30, com dimensões quase mínimas. Como a divisão realizada pelo contador síncrono, por 2 ou 3, é inferior a realizada anteriormente, a velocidade do sinal de entrada dos

D -FFs do circuito assíncrono é superior, causando degradação do nível do sinal de suas saídas. Para evitar qualquer problema, utilizaram-se inversores nas saídas dos D -FFs e, para a geração do sinal MC, utilizou-se uma porta AND em vez de uma porta $NAND$. Essas mudanças influenciam na máxima velocidade de operação do Prescaler.

O presente *Prescaler* também foi todo projetado na tecnologia AMS CMOS de 0,35 μm .

Figura 29. Máquina de estados para o contador síncrono: a), diagrama de estados e b), sinais no tempo (versão com $2D$ -FFs).

Figura 30. Configuração dos D -FFs TSPC sensíveis à descida de *clock* para o circuito assíncrono. As dimensões de W em μm dos transistores estão indicadas na figura. A dimensão L é a mínima da tecnologia para todos os transistores ($L=0,35 \mu\text{m}$).

3.5.3 Dual-Modulus Prescaler 32/33 (versão com 3 D -FFs e *clock* dividido por 2)

Na terceira versão do *Prescaler* [Mi04a] [Mi04b], o contador síncrono é obtido através de modificações do contador anterior de 3 D -FFs. São utilizadas aqui os *fo-data chains* para gerar o sinal desejado (*clock* dividido por 4 ou 5). Estas *data chains*, como visto

no capítulo 2, apresentam suas saídas em alta impedância quando em fase de *holding*. Utilizou-se essa característica para dobrar a velocidade da saída do contador síncrono.

O contador síncrono foi projetado de forma a trabalhar como uma máquina de estados que obedece ao diagrama de estados da figura 31a. Esta máquina tem como entrada o sinal MC e utilizaremos como saída a combinação do sinal A, o *bit* mais a esquerda dos três *bits* que nomeiam o estado, com o sinal B, o segundo *bit* mais a esquerda (A quando o *clock* for ALTO e B quando o *clock* for BAIXO). Observemos que nesta máquina o *clock* tem frequência f_{clock} igual a metade da frequência do sinal que desejamos dividir por 4 ou 5.

Este contador, quando a entrada MC tiver o nível lógico ALTO (1), percorre a seqüência de estados $000 \rightarrow 110 \rightarrow 000$ ou a seqüência de estados $100 \rightarrow 010 \rightarrow 100$. Teremos então na saída a seqüência de sinais 001100110011... ou 1001100110011..., cada valor aparecendo com uma taxa duas vezes menor do que a do *clock* do Prescaler. A saída, em qualquer um dos casos, terá frequência igual a $2f_{clock}/4$, ou seja estaremos realizando a divisão por 4. Por outro lado, quando a entrada MC tiver o nível lógico BAIXO (0), o contador síncrono percorre a seqüência de estados $000 \rightarrow 110 \rightarrow 001 \rightarrow 010 \rightarrow 101 \rightarrow 000$. Teremos então na saída a seqüência de sinais 0011000110001100011000, cada valor aparecendo com uma taxa duas vezes menor do que a do *clock* do Prescaler. Teremos na saída, portanto, um sinal com frequência igual a $2f_{clock}/5$, ou seja estaremos realizando a divisão por 5. A figura 31b mostra os sinais MC, A e B e a saída do contador no tempo.

Figura 31. Máquina de estados para o contador síncrono: a), diagrama de estados e b), sinais no tempo (versão com 3 *D-FFs* e *clock* dividido por 2).

A implementação do contador síncrono é mostrada na figura 32 e utiliza *D-FFs* sensíveis a borda de subida iguais ao da figura 27. As portas lógicas necessárias foram embutidas dentro dos próprios *D-FFs*, primeiro bloco do *D-FF*, mas são construídas como um bloco do tipo N-MOS *like*. Para a escolha das dimensões dos transistores temos:

- para os dois blocos a direita de cada *D-FF* foram utilizadas as mesmas dimensões mostradas no circuito da figura 27;
- para os transistores PMOS dos blocos lógicos embutidos foram utilizadas dimensões próximas da mínima da tecnologia;
- para os transistores NMOS dos blocos lógicos embutidos se determinou, a partir das dimensões dos transistores PMOS, as dimensões que garantem o funcionamento do N-MOS *like*.

A configuração do contador assíncrono deste *Prescaler* é idêntica a do contador assíncrono da versão com 3 *D-FFs*.

Para determinação da borda de funcionamento dos *D-FFs* e do circuito para gerar o sinal MC levaram-se em conta considerações semelhantes as utilizadas anteriormente, a saber, em que situação o sinal MC é gerado com maior margem de tempo.

O projeto desta versão do *Prescaler* também foi na tecnologia AMS CMOS de 0,35 μm .

Figura 32. Diagrama esquemático dos transistores da implementação com três *D-FFs* e *clock* dividido por dois no contador síncrono. As dimensões de W em μm dos transistores estão indicadas na figura. A dimensão L é a mínima da tecnologia para todos os transistores, $L = 0,35 \mu\text{m}$, exceção nos transistores onde aparecem duas dimensões.

4. PROJETO E SIMULAÇÕES

Concluída a etapa de estudo e dimensionamento das arquiteturas de *Prescaler* escolhidas para implementação, passamos a etapa de desenho do *layout* e simulações elétricas. Estas etapas foram realizadas utilizando dados da tecnologia CMOS 0,35 μm da *foundry AustriaMicrosystems (AMS)* [Au03a] [Au03b].

4.1. Projeto dos circuitos *Dual-Modulus Prescaler*

As figuras 33, 34 e 35 mostram os diagramas esquemáticos, com as dimensões de todos os transistores, das três versões do circuito *Dual-Modulus Prescaler*. A figura 36 mostra os *layouts* das três versões do circuito *Dual-Modulus Prescaler*, com as dimensões de cada um deles. Esses *layouts* foram feitos com o *software IC Station – Mentor*. O Circuito da figura 33, *Prescaler* com 3 *D-FFs*, foi desenhado em grande parte pelo Eng. Angel Maria Gómez Argüello, pois foi utilizado no Sintetizador de Frequências por ele desenvolvido [Ar03].

Figura 33. Diagrama esquemático completo do *Dual-Modulus Prescaler* 32/33 (versão com 3 *D-FFs*).

Figura 36. Layout dos circuitos *Dual-Modulus Prescaler 32/33*: a) versão com 3 *D-FFs* (dimensões de 82 μm x 35 μm); b) versão com 2 *D-FFs* (dimensões de 47 μm x 36 μm .); c) versão com 3 *D-FFs* e *clock* dividido por 2 (dimensões de 65 μm x 38 μm).

Vamos fixar a soma ($W_P + W_N$) em 12 μm , o que implica em um primeiro inversor de pequenas dimensões (mas não mínimas). Podemos então determinar valores de X para alguns valores distintos de n (tabela 2).

Tabela 2. Valor do número de estágios e do fator de aumento para o *buffer*.

n	X ($C_L = 60 \text{ fF}$)	X ($C_L = 100 \text{ fF}$)	X ($C_L = 200 \text{ fF}$)
1	2,90	7,25	9,66
2	1,70	2,69	3,11
3	1,43	1,93	2,13
4	1,30	1,64	1,76
5	1,24	1,48	1,57

Das possibilidades apresentadas na tabela acima, o *buffer* com $n = 2$ e $X = 1,7$ apresentou o melhor desempenho, sinal com melhores características de amplitude, nas simulações elétricas para carga de 60 fF. Para cargas de 100 fF e de 200 fF, por outro lado, o sinal com maior excursão (aproximadamente de 0,05 à 3,3 V) e melhor forma de onda foi obtido com um *buffer* de 4 inversores ($n = 4$). A figura 37 apresenta as forma de onda na saída

do *buffer* com $n = 4$ e $X = 1,7$ e sinal de entrada em 3 GHz (simulação com parâmetros típicos). Este foi o *buffer* utilizado aqui, sendo as dimensões dos transistores do primeiro estágio iguais a $W_N = 4\mu\text{m}$ e $W_P = 8\mu\text{m}$ ($W_N = 2W_P$).

Observemos que o ganho de 1,7 utilizado está longe do 2,7 normalmente empregado para minimizar o atraso. Lembremos que a função dos *buffers* nesse projeto é somente de melhorar a forma de onda do sinal de *clock*, ou seja, reduzir atenuações.

Figura 37. Simulações elétricas do *buffer* de entrada com valores distintos de capacitâncias de saída. . O *buffer* tem $n = 4$ e $X = 1,7$ e o sinal de entrada esta na frequência de 3 GHz.

No projeto do *buffer* de saída utilizou-se o mesmo procedimento para determinação da melhor configuração, porém com capacitâncias de carga de 5pF, 10pF e 15pF, figura 38 (a capacitância de saída real é algo difícil de se estimar). O *buffer* que teve melhor desempenho apresenta fator de aumento de $X = 2,23$ e número de estágios de $n = 4$. As dimensões dos transistores do primeiro estágio são $W_N = 4\mu\text{m}$ e $W_P = 8\mu\text{m}$. A figura 38 apresenta as forma de onda na saída deste *buffer* para sinal de entrada do *buffer* na frequência de 125MHz (maior frequência esperada nos sinais provenientes das saídas dos *Prescalers*). O *layout* dos *buffers* de entrada e saída estão mostrados na figura 39.

Figura 38. Simulação elétrica do *buffer* de saída com valores distintos de capacitâncias de saída. O *buffer* tem $n = 4$ e $X = 2,23$ e o sinal de entrada está na frequência de 125 MHz.

a)

b)

Figura 39. Layout dos *buffers*: a), para o *buffer* de entrada e b), para o *buffer* de saída.

4.3. Layout do C.I. completo para teste

Após a conclusão dos *layouts* dos *Prescalers* e seus respectivos *buffers* desenhou-se a estrutura completa do C.I. para as os testes, figura 40. O C.I. apresenta além dos circuitos citados anteriormente, as seguintes estruturas:

- *Pads* de sinal para *clock* do Prescaler (micropontas de prova de alta frequência do tipo terra-sinal-terra, GSG);
- *Pads* de saída para cada *Prescaler* (micropontas de prova de alta frequência, GSG);
- *Pads* de V_{SS} (*ground* comum);
- *Pads* de V_{DD} distintos para cada *Prescaler*;
- *Pad* de V_{DD} separado para os *buffers*;
- *Pad* para a entrada SM dos *Prescalers*;
- Seis resistores de silício policristalino no valor de $300\ \Omega$ para casamento de impedância na entrada do sinal de *clock*.

Figura 40. Layout do C.I. completo e seus respectivos *Pads* com dimensões de $1420\ \mu\text{m} \times 769\ \mu\text{m}$.

Na tecnologia disponível a camada de silício policristalino tem resistividade igual a $50 \Omega/\square$, o que permitiu construir os resistores de 300Ω com linhas de $80 \mu\text{m}$ de comprimento e $13 \mu\text{m}$ de largura. Os seis resistores foram colocados em paralelo entre os *Pads* de entrada do *clock* e V_{SS} , formando uma resistência equivalente de 50Ω . Esta resistência equivalente na entrada serve para o casamento da impedância com o gerador de entrada. Os resistores paralelos estão espaçados de $27,5 \mu\text{m}$.

4.4 Simulações Elétricas e Resultados

No projeto dos circuitos *Dual-Modulus Prescaler* foram realizadas duas etapas de simulações elétricas: a primeira etapa, utilizando o *software ELDO*, foi realizada para definir as dimensões dos transistores, otimizando-os para a melhor performance dos circuitos. A figura 41 mostra formas de ondas do sinal de *clock* e do sinal de saída do circuito *Dual-Modulus Prescaler 32/33* (versão com 3 *D-FFs* e *clock* dividido por 2) obtidas nesta etapa.

Figura 41. Sinal de saída do circuito *Dual-Modulus Prescaler 32/33* simulado no *ELDO* (Versão com 3 *D-FFs* e *clock* dividido por 2).

A segunda etapa de simulações foi realizada com o propósito de observar o funcionamento dos circuitos pós-*layout*, obtendo valores de máxima frequência de operação e consumo de potência. Neste caso foi utilizado o *software HSPICE* devido a problemas de licenças, o que também possibilitou a comparação dos resultados dos dois simuladores. As

simulações foram feitas a partir de *netlists* obtidos da extração dos circuitos do *layout* (e portanto incluindo as capacitâncias parasitas).

Para esta segunda etapa de simulações, foram utilizados modelos de transistores com parâmetros típicos (Ty), *slow* (Sl), para caracterizar os piores desempenhos em velocidade, e *fast* (Fa), para caracterizar os melhores desempenhos em velocidade. Foram medidas em cada circuito a máxima velocidade e a potência consumida para situações diversas. No anexo A encontramos as medidas feitas através das simulações para todos os modelos nos três circuitos. Alguns dos resultados estão apresentados em gráficos para observarmos e compararmos o comportamento dos três circuitos (figuras 42 a 48).

Obs: Nos gráficos abaixo, os nomes *Prescaler 1*, *Prescaler 2*, *Prescaler 3* referem-se aos circuitos com 3 *D-FFs*, 2 *D-FFs* e 3 *D-FFs* com *clock* dividido por 2, respectivamente.

A figura 42 apresenta o gráfico da Freqüência Máxima de Operação dos circuitos em função da Tensão de Alimentação para parâmetros típicos, obtido à partir dos valores da tabela 4 do anexo A. Nele podemos observar que o *Prescaler 3* leva vantagem sobre o *Prescaler 1* em relação à freqüência máxima de operação, cerca de 1,3 GHz em quase todas as tensões. O *Prescaler 1*, por sua vez, apresenta em geral uma performance superior ao *Prescaler 2*, mas não com uma diferença tão acentuada (no máximo 700 MHz mais veloz).

A figura 43 apresenta o gráfico da Potência Consumida em função da Freqüência Máxima de Operação obtida para varias tensões de alimentação e parâmetros típicos, obtido à partir dos valores da tabela 4 do anexo A. Nela podemos ver que quando é permitido variar a tensão de alimentação, o *Prescaler 3*, na mesma freqüência de operação dos outros circuitos, consome menor potência. Os *Prescalers 1* e 2 apresentam valores muito próximos de consumo de potência para freqüências inferiores 1,5 GHz e tensões de alimentação na faixa de 1,5 à 2V. Para valores superiores a aquela freqüência, o *Prescaler 1* tem um menor consumo.

Figura 42. Gráfico da Frequência de Operação x Tensão de Alimentação (modelo típico).

Figura 43. Gráfico da Potência x Frequência de Operação (para diferentes valores de tensão de alimentação utilizando o modelo típico).

As figuras 44 e 45 são semelhantes as figuras 42 e 43 mas agora são utilizados os modelos *slow* para os transistores (obtidas à partir dos valores da tabela 5 no anexo A). No gráfico da figura 44, a vantagem que o *Prescaler 3* leva sobre o *Prescaler 1*, em relação à frequência máxima de operação, se reduz a 700 MHz. A diferença entre máximas frequências de operação dos *Prescalers 1* e *2* sofreu uma pequena redução. Diante destes resultados conclui-se que o desempenho do *Prescaler 3* é mais influenciado pela mudança do modelo do

que o desempenho dos *Prescalers* 1 e 2. O *Prescaler* 3, no entanto, ainda se mostra como a melhor opção para se atingir maiores velocidades.

Figura 44. Gráfico da Frequência de Operação x Tensão de Alimentação (modelo *slow*).

Figura 45. Gráfico da Potência x Frequência de Operação (para diferentes valores de tensão de alimentação utilizando o modelo *slow*).

No gráfico da figura 45, o *Prescaler* 3 continua tendo o menor consumo de potência para frequências de operação iguais, comparado aos outros circuitos. Os *Prescalers* 1 e 2 apresentam valores semelhantes de potência para frequências inferiores à 900 MHz e tensões

de alimentação na faixa de 1,5 à 2V. Para valores superiores a aquela frequência, o *Prescaler* 1 continua tendo menor consumo de potência.

As figuras 46 e 47 são semelhantes às figuras 42 e 43, obtidas a partir dos valores da tabela 6 no anexo A, mas agora são utilizados os modelos *fast* para os transistores MOS.

Figura 46. Gráfico da Frequência de Operação x Tensão de Alimentação (modelo *fast*).

Figura 47. Gráfico da Potência x Frequência de operação (para diferentes valores de tensão de alimentação utilizando o modelo *fast*).

No gráfico da figura 46, a vantagem que o *Prescaler 3* leva sobre o *Prescaler 1*, em relação à frequência máxima de operação, é a maior, cerca de 2,5 GHz. A diferença entre máximas frequências de operação dos *Prescalers 1* e 2 é de 1 GHz.

No gráfico da figura 47, o *Prescaler 3* continua tendo o menor consumo de potência, para frequências iguais de operação, quando comparado aos outros circuitos. Os *Prescalers 1* e 2 apresentam valores próximos de potência para frequências inferiores à 900 MHz e tensões de alimentação na faixa de 1,5 à 2V. Para valores superiores a aquela frequência, o *Prescaler 1* continua tendo melhor consumo de potência. Podemos perceber também nesse gráfico duas anomalias. A primeira está relacionada à potência do *Prescaler 3* que apresentou um salto grande, cerca de 2,30 mW, para um pequeno aumento na frequência de operação, cerca de 400 MHz em torno do ponto de 5GHz (tensão de alimentação entre os valores 2,5 V e 3 V). A segunda anomalia é à queda da frequência de operação do *Prescaler 2* quando a tensão de alimentação passa de 2,5 V para 3,0 V, mesmas tensões de alimentação onde se verificou a primeira anomalia. Foram refeitas as simulações nestes pontos, e os resultados persistiram. Investigações mais detalhadas devem ser realizadas para encontrar o que houve nesses pontos de simulação.

Figura 48. Gráfico da Potência x Frequência de Operação para uma tensão de alimentação fixa de 3,3 V.

No gráfico da figura 48 é apresentada a Potência Consumida em função da Frequência de Operação para os três modelos do transistor, típico, *slow* e *fast* (valores obtidos à partir das

tabelas 7, 8 e 9 no anexo A). Neste caso a tensão de alimentação esta fixa em 3,3 V. Por estes gráficos temos que:

- Modelo típico: primeiramente, analisando as curvas do modelo típico, percebe-se que para frequências de operação acima de 2 GHz, o *Prescaler 1* consome menor potência comparado com o *Prescaler 3*, porém o *Prescaler 3* atinge a frequências de operação superiores (4 GHz). Para frequências de operação abaixo de 2 GHz, a situação se inverte, apresentando o *Prescaler 3* menores valores de potência do que os do *Prescaler 1*. O *Prescaler 2*, por sua vez, apresentou a menor dissipação de potência entre os três, porém opera apenas em frequências inferiores a 2 GHz.
- Modelo *slow*: na análise para o modelo *slow*, observa-se que utilizando uma frequência de operação acima de 1,5 GHz, o *Prescaler 1* consome menor potência do que o *Prescaler 3*. Já em frequências abaixo desse valor, o *Prescaler 3* apresenta o menor consumo, comparado ao *Prescaler 1*. O *Prescaler 3* atinge a maiores frequências de operação (2,5 GHz). O *Prescaler 2* neste caso também apresenta os menores valores de potência e de frequência de operação, chegando à apenas 1,5 GHz.
- Modelo *fast*: no modelo *fast*, observa-se que utilizando uma frequência de operação acima de 3 GHz, o *Prescaler 1* consome menor potência comparado ao *Prescaler 3*. Já em frequências abaixo desse valor, o *Prescaler 3* apresenta os melhores valores de potência, comparado ao *Prescaler 1*. O *Prescaler 3* atinge frequências de operação tão altas quanto 7 GHz. O *Prescaler 2* apresenta os menores valores de potência e de frequência de operação, chegando à 3,5 GHz.

Para uma melhor definição sobre o uso dos *Prescalers*, devemos antes saber em qual situação os circuitos devem funcionar:

- Em situações onde é necessário uma ampla faixa de frequências de operação, devemos utilizar o *Prescaler 3*, pois apresentou um valor máximo de frequência de 4 GHz no modelo típico, superior aos dos dois outros *Prescalers*;
- Em situações com $V_{DD} = 3,3$ V e onde é necessário menor dissipação de potência, é aconselhável o uso do *Prescaler 2*, desde de que sua faixa de frequências de operação seja aceitável.

Comparações destas implementações com a de outros trabalhos serão feitas no próximo capítulo.

5. TESTE DO CIRCUITO INTEGRADO E RESULTADOS

5.1 Montagem para a realização das medidas no circuito integrado

Para a realização das medidas no circuito integrado projetado nesse trabalho o *chip* foi montada diretamente sobre uma placa cerâmica de alumina (Al_2O_3), com técnicas de *chip on board*. A utilização desta montagem é necessária para evitar o encapsulamento do C.I. que introduz elementos parasitas e compromete o funcionamento dos circuitos em altas frequências.

A alumina é um material isolante que possui constantes elétricas e magnéticas que variam pouco com a frequência. A placa apresenta uma fina camada de metal nas duas faces que serve para definir trilhas para sinais. A definição das trilhas na placa foi realizada no Laboratório de Microeletrônica da Universidade de São Paulo (LME-USP), com um processo litográfico que parte de uma máscara como a mostrada na figura 49a. A escolha da placa de alumina para o teste do C.I. foi feita porque o LME trabalha com esse tipo de material. Foi utilizado para ligar os *Pads* do C.I. às trilhas da placa de alumina fios colocados através de um processo de micro-soldagem. Na figura 49a podemos ver os vários sinais que são conectados a placa e ligados ao C.I. pelas micro-soldas (figura 49b). Os sinais são V_{SS} (*ground* comum), V_{DD1} (tensão alimentação para o *Prescaler* 1), V_{DD2} (tensão alimentação para o *Prescaler* 2), V_{DD3} (tensão alimentação para o *Prescaler* 3), V_{DDB} (tensão alimentação para os *buffers* de entrada e saída) e SM (sinal para definir se conta 32 ou 33)(ver figura 40). Os sinais de *clock* na entrada e os sinais de saída são conectados via micropontas.

Inicialmente as micro-soldas foram realizadas no LME e a figura 50a apresenta a foto delas. A placa preparada desta forma, no entanto, apresentou problemas pois os circuitos testados nela funcionaram a frequências inferiores a 500 MHz. Após várias análises se optou por realizar novas micro-soldas, desta vez no CENPRA (figura 50b). A qualidade das novas soldas foi bastante superior e os resultados obtidos, completamente diferentes (desta vez atingindo velocidade próxima dos 4 GHz, que foi obtida em simulação).

Figura 49. Layout para placa de alumina: a) layout completo com os sinais externos, b) detalhe da região onde fica o C.I. e indicações das micro-soldas.

Figura 50. Fotos da micro-soldagem dos C.Is.: a) micro-soldagem realizada no LME, b) micro-soldagem realizada no CENPRA.

Um cuidado extra tomado para a realização das medidas foi a colocação de capacitores de desacoplamento externos na placa. Os circuitos digitais normalmente geram pulsos de corrente nos instantes de transição e estes pulsos causam oscilações na tensão de alimentação, degradando a performance. Capacitores servem para absorver esses pulsos e reduzem as possíveis oscilações. Foram utilizados dois tipos de capacitores nesta tarefa:

- capacitores SMD de dimensões (modelo 0603) e valores ($1\ \mu\text{F}$) pequenos: por causa das dimensões pequenas a indutância série é também pequena, o que os fazem ser adequados para filtrar pulsos rápidos; por outro lado, como o valor do capacitor é pequeno, se apenas eles fossem utilizados haveria significativa variação na sua carga e tensão para correntes maiores aplicadas em frequências baixas;
- capacitores de dimensões (modelo BX) e valores maiores ($47\ \mu\text{F}$): neste caso a indutância série é bem maior, não sendo adequados para filtrar pulsos rápidos; por outro lado permitirão que grandes correntes sejam aplicadas sem que haja maiores variações na tensão.

Foram colocados dois capacitores pequenos em paralelo entre cada terminal de tensão de alimentação (V_{DD}) e o terminal de terra (V_{SS}), figura 51. Foram também utilizados capacitores maiores de Tântalum nos terminais de $V_{\text{DD}3}$ e V_{DDB} . Nos outros terminais, $V_{\text{DD}1}$ e $V_{\text{DD}2}$, não foi possível utilizar este capacitor apenas por falta de espaço na placa.

Figura 51. Placa de alumina montada com o C.I. e os diversos componentes para a realização de testes.

Após a confecção e montagem da placa de alumina, foi preparada a bancada para a realização das medidas, como mostra a figura 52. Nesta bancada temos: a mesa para suporte das micro-pontas de prova; um osciloscópio digital; duas fontes de alimentação; um gerador de sinais digitais (modelo HP 8133A, para 3GHz); dois multímetros digitais. A figura 53 mostra as micro-pontas colocadas sobre o C.I.: a micro-ponta da esquerda serve para aplicar o sinal de *clock* e a da esquerda esta posicionada para medir a saída do *Prescaler 3*.

As fontes de alimentação foram utilizadas para fornecer a tensão de alimentação V_{DD} de cada *Prescaler* e dos *Buffers* e para fornecer o sinal DC do terminal de controle SM. O sinal de *clock* foi fornecido pelo gerador digital (modelo HP 8133A, para 3GHz) que atinge frequências de até 3 GHz com excursão de saída máxima de 3 V_{pp}. Este gerador tem impedância de saída de 50 Ω .

Com o osciloscópio digital realizou-se a medida do sinal de saída dos *Prescalers*, verificando as frequências máximas de funcionamento. Com os dois multímetros digitais realizou-se a medida da corrente de cada *Prescaler* e de todos os *buffers*. Observemos que para executar as medidas em um *Prescaler*, qualquer um deles, os outros dois eram desativados.

Figura 52. Foto da bancada montada para a realização das medidas.

Figura 53. Foto das micro-pontas em contato com os *Pads* do C.I..

5.2 Resultados das medidas realizadas no circuito integrado

Foram medidas as três implementações do circuito *Dual-Modulus Prescaler* com a montagem descrita anteriormente. No Anexo A, tabelas 9, 10, 11 e 12, estão os resultados das medidas. Devido as dificuldades em montar as placas e testá-las e devido aos atrasos que ocorreram em função dos problemas com as micro-solda, foi medido apenas um C.I.

Obs.: Nos gráficos abaixo, os nomes *Prescaler 1*, *Prescaler 2*, *Prescaler 3*, também estão relacionados aos circuitos com 3 *D-FFs*, 2 *D-FFs* e 3 *D-FFs* com *clock* dividido por 2, respectivamente.

A figura 54 mostra o gráfico da Frequência de Operação em função da Tensão de Alimentação para o *Prescaler 3*, com resultados de simulações nos modelos típico, *slow* e *fast* e, também, resultados das medidas no C.I. (valores obtidos à partir das tabelas 7, 8, 9 e 12 no anexo A). Podemos observar que os resultados das medidas elétricas ficaram próximos dos de simulação com o modelo típico (pouco abaixo do modelo típico e bem acima do modelo *slow*). Isso mostra que as medidas no circuito implementado estão dentro do esperado e que, na rodada de fabricação, os parâmetros dos transistores ficaram próximos do típico. Observemos que o menor valor de tensão de alimentação utilizado nas medidas foi de 2 V, valor mínimo que garante o funcionamento dos *Prescalers*.

Figura 54. Gráfico da Frequência de Operação x Tensão de Alimentação do Prescaler 3. Resultados obtidos através das simulações elétricas nos modelos típico, *slow*, *fast* e das medidas elétricas realizadas.

A figura 55 apresenta o gráfico Frequência Máxima de Operação dos circuitos em função da Tensão de Alimentação, obtida a partir dos valores da tabela 12 no anexo A. Nele podemos observar que o *Prescaler* 3 leva vantagem sobre o *Prescaler* 1 em relação à Frequência máxima de operação, cerca de 1,5 GHz em quase todas as tensões de alimentação. O *Prescaler* 1, por sua vez, apresenta em geral uma performance superior ao *Prescaler* 2, mas com uma diferença não tão acentuada (no máximo 260 MHz mais veloz).

A figura 56 apresenta o gráfico Potência Consumida em função da Frequência Máxima de Operação, obtida a partir dos valores da tabela 12 no anexo A, para várias tensões de alimentação. Nele podemos ver que quando é permitido variar a tensão de alimentação, o *Prescaler* 3, na mesma frequência de operação dos outros circuitos representados no gráfico, consome menor potência. Observemos que a potência apresentada não inclui as potências dos *buffers* de entrada ou de saída.

Figura 55. Gráfico da Frequência de Operação x Tensão de Alimentação obtido a partir das medidas elétricas realizadas.

Figura 56. Gráfico da Potência x Frequência de Operação obtida a partir das medidas elétricas realizadas.

Para uma melhor comparação dos *Prescalers*, devemos antes saber em qual situação o circuito deve trabalhar:

- Em situações onde é necessário uma ampla faixa de frequência de operação, devemos utilizar o *Prescaler 3*, pois apresentou um valor máximo de frequência de 3,58 GHz, para uma tensão de alimentação de 3,3 V, superior aos dos demais *Prescalers*;
- Em situações com $V_{DD} = 3,3$ V, onde é necessário menor dissipação de potência é aconselhável o uso do *Prescaler 2*, desde que ele atinja a velocidade requerida.

A figura 57 mostra fotos das formas de onda da saída do *Prescaler 3*. Uma delas apresenta a forma de onda para uma entrada de 3,58 GHz, máxima velocidade de funcionamento do *Prescaler 3*, e a outra apresenta a forma de onda para uma entrada de 100 MHz.

Figura 57. Formas de onda do sinal de saída do *Prescaler 3*: a) *clock* na frequência de 3,58 GHz e b), na frequência de 100 MHz.

Tabela 3. Características de várias implementações de circuitos *Dual-Modulus Prescalers*.

Referência	Prescaler	Contador Síncrono	Tecnologia (μm)	Tensão de Alimentação (V)	Máxima frequência (GHz)	Potência consumida (sem <i>buffer</i> de <i>clock</i> .) (mW/GHz)
[Ch96]	128/129	4/5	0.8	5 3	1.22 0.64	20.9 9.3
[Ya98]	128/129	4/5	0.8	5 3	1.8 1.34	29.4 -
[Ya99]	128/129	2/3	0.8	3	1.3	7.5
[Na99]	128/129	4/5	0.8	5 3	1.59 0.78	8.0 3.5
				5 3	1.46 0.81	11.2 3.9
[Cr96]	128/129	4/5	0.7	5 3	2.65 1.75	13.7*
[Na02]	128/129	4/5	0.8	5 3	2.19 1.35	- -
[Rm05]	127/128	3/4	0.35	3	2.4	2.0
[Le04]	8/9	2/3	0.25	2.5	2.7	1.12
Prescaler 1	32/33	4/5	0.35	3	1.82	1.27
				3	2.35	1.03
Prescaler 2	32/33	2/3	0.35	3	1.66	1.14
				3	1.80	1.05
Prescaler 3	32/33	4/5	0.35	3	3.50	0.80
				3	3.65	0.81

* Neste circuito não é clara a informação se esta ou não sendo considerada a potência do *buffer* para o *clock*.

Obs.: os valores descritos na parte hachurada da tabela são resultados de simulações elétricas.

A tabela 3 apresenta características de diversas implementações de *Prescalers* encontradas na literatura, além dos resultados obtidos neste trabalho. Dois comentários preliminares são importantes antes de qualquer comparação entre as diversas implementações:

- Na tabela estão apresentados *Prescalers* módulo 128/129, módulo 32/33 e módulo 8/9. A comparação entre eles, em relação a velocidade e consumo de potência, é possível pois é o contador síncrono, que poderia ser igual em todos eles, quem limita estas características. O contador assíncrono trabalha com velocidades baixas e consome pouca potência. Por exemplo, no Prescaler 1 a potência do contador síncrono, para uma tensão de alimentação de 3,3 V, é de 2,60 mW, enquanto a do contador assíncrono é de apenas 0,31 mW (potências obtidas em simulação elétrica);
- Na tabela estão apresentados *Prescalers* implementados com tecnologias diferentes (de 0,8 μm , 0,7 μm , 0,35 μm e 0,25 μm). Para podermos comparar os resultados medidos aqui com os das tecnologias de 0,8 μm e 0,7 μm , usaremos os trabalhos [Na99] e [Na02], que apresentam implementações similares ao *Prescaler 1* e ao *Prescaler 3*, como ponte. Podemos observar que entre as implementações feitas em 0,8 μm , aquela apresentada em [Na99] é a que tem menor consumo de potência. Sua velocidade é apenas superada por [Cr96] e por [Na02].

Comparando os resultados podemos ver que:

- O ganho de velocidade do *Prescaler 1* para o *Prescaler 3* na tecnologia 0,35 μm está muito próximo do ganho de velocidade do *Prescaler* da referência [Na99] para o *Prescaler* da referência [Na02], ambos implementados em na mesma tecnologia de 0,8 μm . Isto indica que a melhora que se obtém de uma configuração para outra não depende da tecnologia;
- O consumo de potência obtido nas três implementações é bastante reduzido. Isto mostra que estes circuitos, utilizando a técnica E-TSPC, são excelentes para aplicações em *low power*;
- Olhando para o *Prescaler 3*, vemos que ele apresenta maior velocidade e menor consumo entre todas as implementações realizadas em tecnologia de 0,35 μm ou superior (a de 0,25 μm). Como o *Prescaler 3* é cerca de 70% mais veloz do que o *Prescaler 1* e consome menor potência, podemos supor que esta implementação é a mais veloz, exceção talvez da apresentada em [Cr96], e a de menor consumo entre todas implementações propostas na literatura que conhecemos.

- Devemos chamar atenção que nos testes do *Prescaler 3* o *clock* externo aplicado foi utilizado como $clk/2$ do contador síncrono (ver figura 32). Isto facilitou a realização dos testes pois pudemos executá-los com um gerador de sinais que fornece sinais até 3 GHz. Em função deste procedimento não se considerou, no *Prescaler 3*, a potência consumida na divisão do *clock* por dois. Para que isto fosse realizado deveríamos implementar o divisor, basicamente um *D-FF*, e um *buffer* para ligar a saída dele ao contador síncrono. Neste caso, no entanto, os *buffers* de *clock* de todos os *Prescalers* deveriam ser projetados e sua potência também considerada. Fazer isto apresenta duas complicações:
- Os critérios utilizados no projeto dos *buffers* influem bastante no resultado de seu consumo. Visto que o consumo do *buffer* é tão grande quanto o resto do *Prescaler*, teríamos resultados que não dependeriam apenas da implementação deste;
- Há poucos resultados publicados sobre implementação e consumo dos *buffers* de *clock* de *Prescalers* para se realizar as comparações desejadas.

6. CONCLUSÕES

Na transmissão e recepção de sinais RF, um bloco importante é o Sintetizador de Frequências que é responsável pela geração de sinais em frequências diversas. Para a construção dos Sintetizadores são utilizados circuitos *Dual-Modulus Prescalers* que dividem um sinal de entrada por um valor N ou $(N+1)$.

Neste trabalho foram projetados circuitos *Prescalers* modulo 32/33 utilizando a técnica E-TSPC, uma extensão da TSPC, que propõe novas topologias, aplicando novas configurações de portas lógicas e registradores, e permite atingir maiores velocidades de operação nos circuitos.

Três diferentes versões de *Prescaler* foram desenhadas no *software IC Station*, da *Mentor Graphics*, e seu funcionamento foi verificado com o *software* HSPICE de simulação, utilizando os modelos típico, *slow* e *fast*. Posteriormente foram fabricados na tecnologia CMOS 0,35 μm da AMS e caracterizados. Os resultados obtidos ficaram dentro do esperado e próximos dos resultados simulados com os modelos típicos.

Verificou-se que dentre os *Prescalers* implementados neste trabalho, o *Prescaler 3* (versão com 3 *D-FFs* e *clock* dividido por 2) foi o melhor, apresentando o maior valor de frequência máxima de operação, 4 GHz no modelo típico de simulação e 3,6 GHz nas medidas do C.I. para tensão de alimentação de 3,6 V, e o menor valor de potência consumida, 0,80 mW/GHz, em simulação e em medidas. Ainda, na comparação deste *Prescaler* com outros da literatura, ele se mostrou ser o que atinge as maiores velocidades e o menor consumo de potência.

Não foi implementado no *Prescaler 3* o circuito divisor por 2, porque a comparação de resultados com relação as outras implementações de *Prescalers*, referenciadas neste trabalho, seria difícil de ser feita. Este trabalho deverá ser realizado em futuros estudos.

Por fim, o desenvolvimento feito aqui mostrou que a técnica E-TSPC produz excelentes resultados em aplicações que requerem circuitos digitais trabalhando em altíssima velocidade.

REFERÊNCIAS BIBLIOGRÁFICAS

- [Ar03] A. M. G. ARGÜELLO, **Estudo e Projeto de um Sintetizador de Freqüência CMOS para RF (qualificação para a dissertação para o mestrado)**. Departamento de Engenharia de Sistemas Eletrônicos. Escola Politécnica da Universidade de São Paulo. São Paulo – Brasil. Jun. 2003.
- [Au03a] AUSTRIAMICROSYSTEMS, **0.35 μ m CMOS C35 Design Rules**. AustrianMicroSystems, 2003.
- [Au03b] AUSTRIAMICROSYSTEMS, **(2003, June) 0.35 μ m CMOS process technology**. [Online]. Available: <http://www.austriamicrosystems.com/05foundry/indexc35.htm>.
- [Br98] J.E. BREWER, **A new and improved roadmap**. IEEE Circuits & Devices, vol.14, n.2, pp.13-18, 1988.
- [Ch96] B. CHANG and J. YUAN, **A 1.2 GHz CMOS dual-modulus prescaler using new dynamic D-type flip-flops**. IEEE J. Solid-State Circuits, vol. 31, pp. 749-752, May 1996.
- [Cr96] J. CRANINCKX and M. S. J. STEYAERT, **A 1.75-GHz/3-V dual-modulus divide-by-128/129 prescaler in 0.7 μ m CMOS**. IEEE J. Solid-State Circuits, vol. 31, pp. 890-897, July 1996.
- [Mi04a] F. P. H. MIRANDA and J. NAVARRO, **A 4-Ghz Dual Modulus Prescaler Circuit with a 0.35 μ m CMOS Technology**. IWS'2004 X IBERCHIP Workshop, pp. 571-577, Mar. 2004.
- [Mi04b] F. P. H. MIRANDA, J. NAVARRO and W. VAN NOIJE, **A 4-Ghz Dual Modulus Divider-by 32/33 Prescaler in 0.35 μ m CMOS Technology**. 17th Symposium on integrated circuits and systems design chip on the reefs – SBCCI / IEEE, pp. 94-99, Sep. 2004.
- [Go84] N. F. GONÇALVES, **Nora: A Racefree CMOS Technique for Register Transfer Systems (tese de doutorado)**. Katholieke Universiteit Leuven Faculteit der Toegepaste Wetenschappen Departament Elektrotechniek, Nov. 1984.
- [La95] P. LARSSON, **Skew safety and logic flexibility in a true single phase clock system**. International Symposium on Circuits and Systems, 1995. pp.941-944.

- [Le04] S. PELLERANO and S.LEVANTINO, A 13.5-mW 5-GHz Frequency Synthesizer With Dynamic-Logic Frequency Divider. IEEE J. Solid-State Circuits, vol. 39, pp. 378-383, Feb. 2004.
- [Na97] J. NAVARRO and W. VAN NOIJE, **E-TSPC: Extended True Single Phase Clock CMOS circuit technique for high speed applications**. SBMICRO J. Solid-State Devices and Circuits, vol.5, pp.21-26, 1997.
- [Na98] J. NAVARRO, **Técnicas para projetos de ASICs CMOS de alta velocidade (tese de doutorado)**. Departamento de Engenharia de Sistemas Eletrônicos. Escola Politécnica da Universidade de São Paulo. São Paulo – Brasil. 1998.
- [Na99] J. NAVARRO and W. VAN NOIJE, **A 1.6-Ghz Dual Modulus Prescaler Using the Extended True-Single-Phase-Clock CMOS Circuit Tecnique (E-TSPC)**. IEEE J. Solid-State Circuits. vol. 34, pp.97-102, Jan. 1999.
- [Na02] J. NAVARRO and W. VAN NOIJE, **Extended TSPC Structures With Double Input/Output Data Throughput for Gigahertz CMOS Circuit Design**. IEEE Trans. on VLSI Systems, vol. 10, pp. (301-308), June 2002.
- [Ra96] J. M. RABAEY, **Digital Integrated Circuits: a design perspective**. Upper saddle Prentice, *New Jersey*, 1996. (Eletronics and VLSI series).
- [Rm05] R. S. RANA, **Dual-Modulus 127/128 FOM Enhanced PrescalerDesign in 0.35 μ m CMOS Technology**, IEEE J. Solid-State Circuits, vol.40, pp.1662-1670, Aug. 2005.
- [We93] N. H. E. WESTE and K. ESHRAGHIAN, **Principles of CMOS VLSI design**. 2. ed. Reading, Addison – Wesley, 1993.
- [Se97] SEMICONDUCTOR INDUSTRY ASSOCIATION (SIA), **The national technology roadmap for semiconductors**. San Jose , Nov. 1997.
- [Sv87] I. KARLSSON and C. A. SVENSSON, **A True Single-Phase-Clock Dynamic CMOS Circuit Technique**. IEEE J. Solid-State Circuits, vol.22, pp.899-901, Oct. 1987.
- [Ya98] C. Y. YANG, G. K. DEHNG, J.-M. HSU and S.-I. LIU, **New dynamic flip-flop for high-speed dual-modulus prescaler**. IEEE J. Solid-State Circuits, vol. 33, pp. 1568-1571, Oct. 1998.

- [Ya99] H. YAN H. and K.K. O, A **high-speed CMOS dual-phase-dynamic-pseudo NMOS ((DP)² latch and its application in a dual-modulus prescaler**. IEEE J. Solid-State Circuits, vol.34, pp.1400-1404, Oct. 1999.
- [Yu87] J. R. YUAN, **New domino logic precharged by *clock* and *data***. Eletronics Letters, v.29, pp.2188-2189, Dec. 1993.

ANEXO A

Tabelas com resultados de simulação e de medidas elétricas.**Tabela 4.** Valores de Freqüência Máxima de Operação e Potência Consumida, utilizando várias tensões de alimentação, para o modelo típico.

Modelo Típico						
V_{DD} (V)	Prescaler 1		Prescaler 2		Prescaler 3	
	Máxima Freqüência (GHz)	Potência Consumida (mW)	Máxima Freqüência (GHz)	Potência Consumida (mW)	Máxima Freqüência (GHz)	Potência Consumida (mW)
3,30	2,65	3,04	2,00	2,51	4,05	4,03
3,00	2,35	2,43	1,80	1,90	3,65	2,95
2,50	1,70	1,40	1,45	1,10	2,95	1,58
2,00	1,10	0,66	1,00	0,53	1,95	0,69
1,50	0,60	0,23	0,50	0,17	1,05	0,21

Tabela 5. Valores de Freqüência Máxima de Operação e Consumo de Potências, utilizando várias tensões de alimentação, para o modelo *slow*.

Modelo <i>Slow</i>						
V_{DD} (V)	Prescaler 1		Prescaler 2		Prescaler 3	
	Máxima Freqüência (GHz)	Potência Consumida (mW)	Máxima Freqüência (GHz)	Potência Consumida (mW)	Máxima Freqüência (GHz)	Potência Consumida (mW)
3,30	2,05	2,27	1,55	1,88	2,80	2,85
3,00	1,60	1,71	1,15	1,29	2,50	2,06
2,50	1,10	0,95	0,90	0,73	1,85	1,06
2,00	0,70	0,44	0,60	0,33	1,20	0,44
1,50	0,35	0,14	0,25	0,10	0,55	0,12

Tabela 6. Valores de Freqüência Máxima Operação e Potência Consumida, utilizando várias tensões de alimentação, para o modelo *fast*.

Modelo <i>Fast</i>						
V_{DD} (V)	Prescaler 1		Prescaler 2		Prescaler 3	
	Máxima Freqüência (GHz)	Potência Consumida (mW)	Máxima Freqüência (GHz)	Potência Consumida (mW)	Máxima Freqüência (GHz)	Potência Consumida (mW)
3,30	4,55	4,76	3,55	4,18	7,00	6,67
3,00	3,85	3,75	2,20	1,68	5,15	4,37
2,50	2,90	2,22	2,70	1,94	4,85	2,63
2,00	2,10	1,13	1,95	0,93	3,70	1,25
1,50	1,30	0,43	1,25	0,35	2,35	0,44

Tabela 7. Valores de Frequência de Operação e Potência Consumida, para uma tensão de alimentação igual a 3,3V e modelo típico.

Modelo Típico para $V_{DD} = 3,3V$			
Frequência de Operação (GHz)	Prescaler 1	Prescaler 2	Prescaler 3
	Potência Consumida (mW)	Potência Consumida (mW)	Potência Consumida (mW)
0,50	2,13	1,64	1,80
1,00	2,50	1,90	2,35
1,50	2,64	2,19	2,45
2,00	2,82	2,51	2,78
2,50	3,00	-	3,10
3,00	-	-	3,41
3,50	-	-	3,72
4,00	-	-	4,00

Tabela 8. Valores de Frequência Operação e Potência Consumida, para uma tensão de alimentação igual a 3,3V, para o modelo *slow*.

Modelo <i>Slow</i> para $V_{DD} = 3,3V$			
Frequência de Operação (GHz)	Prescaler 1	Prescaler 2	Prescaler 3
	Potência Consumida (mW)	Potência Consumida (mW)	Potência Consumida (mW)
0,50	1,73	1,25	1,39
1,00	1,88	1,52	1,73
1,50	2,06	1,84	2,05
2,00	2,24	-	2,38
2,50	-	-	2,73

Tabela 9. Valores de Frequência de Operação e Potência Consumida, para uma tensão de alimentação igual a 3,3V, para o modelo *fast*.

Modelo <i>Fast</i> para $V_{DD} = 3,3V$			
Frequência de Operação (GHz)	Prescaler 1	Prescaler 2	Prescaler 3
	Potência Consumida (mW)	Potência Consumida (mW)	Potência Consumida (mW)
0,50	3,44	2,44	2,60
1,00	3,58	2,64	2,88
1,50	3,70	2,91	3,19
2,00	3,84	3,19	3,51
2,50	3,98	3,49	3,84
3,00	4,15	3,81	4,17
3,50	4,34	4,15	4,49
4,00	4,52	4,18	4,81
4,50	4,74	-	5,13
5,00	4,76	-	5,46
5,50	-	-	5,79
6,00	-	-	6,10
6,50	-	-	6,37
7,00	-	-	6,67

Tabela 10. Valores de Frequência de Operação e Potência Consumida, medidas realizadas no C.I. para uma tensão de alimentação igual a 2,0V.

Medidas realizadas no C.I. para $V_{DD} = 2,0V$			
Frequência de Operação (GHz)	Prescaler 1	Prescaler 2	Prescaler 3
	Potência Consumida (mW)	Potência Consumida (mW)	Potência Consumida (mW)
0,10	0,82	0,50	0,46
0,20	0,86	0,53	0,50
0,40	0,92	0,63	0,56
0,60	0,96	0,69	0,63
0,80	1,06	0,79	0,69
0,90	1,09	0,82	-
0,98	1,12	-	-
1,00	-	-	0,79
1,20	-	-	0,86
1,40	-	-	0,92
1,60	-	-	0,96
1,70	-	-	1,02

Tabela 11. Valores de Frequência de Operação e Potência Consumida, medidas realizadas no C.I. para uma tensão de alimentação igual a 3,3V.

Medidas realizadas no C.I. para $V_{DD} = 3,3V$			
Frequência de Operação (GHz)	Prescaler 1	Prescaler 2	Prescaler 3
	Potência Consumida (mW)	Potência Consumida (mW)	Potência Consumida (mW)
0,10	2,31	1,39	1,42
0,20	2,34	1,45	1,49
0,40	2,38	1,58	1,62
0,60	2,41	1,68	1,75
0,80	2,51	1,82	1,88
1,00	2,54	1,91	2,01
1,20	2,64	2,08	2,11
1,40	2,67	2,18	2,24
1,60	2,71	2,24	2,38
1,80	2,74	2,41	2,51
1,84	-	2,44	-
2,00	2,90	-	2,64
2,10	3,04	-	-
2,20	-	-	2,77
2,40	-	-	2,90
2,60	-	-	3,04
2,80	-	-	3,17
3,00	-	-	3,33
3,20	-	-	3,46
3,40	-	-	3,56
3,58	-	-	3,66

Tabela 12. Valores de Frequência Máxima de Operação e Potência Consumida, utilizando várias tensões de alimentação, medidas realizadas no C.I..

Medidas realizadas no C.I.						
V_{DD} (V)	Prescaler 1		Prescaler 2		Prescaler 3	
	Máxima Frequência (GHz)	Potência Consumida (mW)	Máxima Frequência (GHz)	Potência Consumida (mW)	Máxima Frequência (GHz)	Potência Consumida (mW)
3,60	2,67	3,28	2,00	3,10	4,12	4,93
3,30	2,10	3,04	1,84	2,44	3,58	3,66
3,00	1,82	2,31	1,66	1,89	3,50	2,79
2,50	1,58	1,38	1,30	1,10	3,01	1,68
2,00	0,98	0,68	0,90	0,50	1,78	0,62

ANEXO B

Arquivo extraído para simulação no HSPICE dos três *Prescalers*:

```
* Prescaler
* File: prescalervr4
* Created: Tue Sep 27 11:50:25 2005
* Program "Calibre xRC"
* Version "v2004.1_7.33"
*.subckt PRESCALERV4 VSS VDD2 VDD3 VDD1 SM VDDB OUT1 OUT2 OUT3 IN CL2
OUTS1
*+ CL1 CL3 OUTS3 OUTS2
.ic V(OUT1)=0 V(OUT2)=0 V(OUT3)=0 V(OUTS1)=0 V(OUTS2)=0 V(OUTS3)=0 V(CL1)=0
+ V(CL2)=0 V(CL3)=0

.param f1=2e9 TE=3.3 tf=150n
VDD1 VDD1 0 TE
VDD2 VDD2 0 TE
VDD3 VDD3 0 TE
VDDB VDDB 0 TE
VSM SM 0 TE
VIN IN VSS pulse(0 3.3 0 '0.1/f1' '0.1/f1' '0.4/f1' '1/f1')
VSS VSS 0 0
.tran 10n tf 0n
.probe tran V(IN) V(OUT1) V(OUT2) V(OUT3) V(VSS) V(VDD1) V(VDD2) V(VDD3)
V(VDDB)
+ i(VDD1) i(VDD2) i(VDD3) i(VDDB) V(SM) V(OUTS1) V(OUTS2) V(OUTS3) V(CL1)
V(CL2) V(CL3)

.option SPICE nopage co=132 itl5=0 list converge=3 post
+ probe pivot=13 itl2=800 itl1=800 delmax=0.01n

.option probe delmax=0.01n
.measure tran IM1 avg i(VDD1) from=5ns to=tf
.measure tran power1 param='IM1*TE'
.measure tran IM2 avg i(VDD2) from=5ns to=tf
.measure tran power2 param='IM2*TE'
.measure tran IM3 avg i(VDD3) from=5ns to=tf
.measure tran power3 param='IM3*TE'
.measure tran IM4 avg i(VDDB) from=5ns to=tf
.measure tran power4 param='IM4*TE'

mM0 VSS SM VSS VSS MODN L=1.5e-05 w=3e-05 AD=1.1625e-10 AS=1.1625e-10
+ PD=7.75e-06 PS=7.75e-06 NRD=0.0141667 NRS=0.0141667
mM1 VSS SM VSS VSS MODN L=1.5e-05 w=3e-05 AD=1.1625e-10 AS=1.1625e-10
+ PD=7.75e-06 PS=7.75e-06 NRD=0.0141667 NRS=0.0141667

rX4_R0 VSS IN RPOLY2 w=1.335e-05 l=8e-05
rX4_R1 VSS IN RPOLY2 w=1.335e-05 l=8e-05
rX4_R2 VSS IN RPOLY2 w=1.335e-05 l=8e-05
rX4_R3 IN VSS RPOLY2 w=1.335e-05 l=8e-05
rX4_R4 IN VSS RPOLY2 w=1.335e-05 l=8e-05
rX4_R5 IN VSS RPOLY2 w=1.335e-05 l=8e-05

mX5_M0 X5_4 IN VSS VSS MODN L=3.5e-07 w=4e-06 AD=4.3e-12 AS=4.3e-12
+ PD=6.15e-06 PS=6.15e-06 NRD=0.10625 NRS=0.10625
mX5_M1 X5_5 X5_4 VSS VSS MODN L=3.5e-07 w=9e-06 AD=9.675e-12 AS=9.675e-12
+ PD=1.115e-05 PS=1.115e-05 NRD=0.0472222 NRS=0.0472222
mX5_M2 X5_6 X5_5 VSS VSS MODN L=3.5e-07 w=1.5e-05 AD=1.3875e-11 AS=1.65e-11
+ PD=9.75e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX5_M3 VSS X5_5 X5_6 VSS MODN L=3.5e-07 w=5e-06 AD=5.25e-12 AS=4.625e-12
+ PD=7.1e-06 PS=3.25e-06 NRD=0.085 NRS=0.085
mX5_M4 CL1 X5_6 VSS VSS MODN L=3.5e-07 w=1.5e-05 AD=8.25e-12 AS=1.65e-11
+ PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX5_M5 VSS X5_6 CL1 VSS MODN L=3.5e-07 w=1.5e-05 AD=1.1431e-11 AS=8.25e-12
```

```

+ PD=2.06897e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX5_M6 CL1 X5_6 VSS VSS MODN L=3.5e-07 W=1.4e-05 AD=1.47e-11 AS=1.0669e-11
+ PD=1.61e-05 PS=1.93103e-06 NRD=0.0303571 NRS=0.0303571
mX5_M7 X5_4 IN VDDB VDDB MODP L=3.5e-07 W=8e-06 AD=8.8e-12 AS=8.4e-12
+ PD=1.02e-05 PS=1.01e-05 NRD=0.053125 NRS=0.053125
mX5_M8 X5_5 X5_4 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.475e-11 AS=1.65e-11
+ PD=1.25e-05 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX5_M9 VDDB X5_4 X5_5 VDDB MODP L=3.5e-07 W=3e-06 AD=3.15e-12 AS=2.95e-12
+ PD=5.1e-06 PS=2.5e-06 NRD=0.141667 NRS=0.141667
mX5_M10 X5_6 X5_5 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=1.65e-11
+ PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX5_M11 VDDB X5_5 X5_6 VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.23e-11 AS=8.25e-12
+ PD=4.8e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX5_M12 X5_6 X5_5 VDDB VDDB MODP L=3.5e-07 W=1e-05 AD=1.05e-11 AS=8.2e-12
+ PD=1.21e-05 PS=3.2e-06 NRD=0.0425 NRS=0.0425
mX5_M13 CL1 X5_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=1.65e-11
+ PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX5_M14 VDDB X5_6 CL1 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX5_M15 CL1 X5_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX5_M16 VDDB X5_6 CL1 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX5_M17 CL1 X5_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.1431e-11 AS=8.25e-12
+ PD=2.06897e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX5_M18 VDDB X5_6 CL1 VDDB MODP L=3.5e-07 W=1.4e-05 AD=1.47e-11 AS=1.0669e-11
+ PD=1.61e-05 PS=1.93103e-06 NRD=0.0303571 NRS=0.0303571
mX58_M0 X58_4 IN VSS VSS MODN L=3.5e-07 W=4e-06 AD=4.3e-12 AS=4.3e-12
+ PD=6.15e-06 PS=6.15e-06 NRD=0.10625 NRS=0.10625
mX58_M1 X58_5 X58_4 VSS VSS MODN L=3.5e-07 W=9e-06 AD=9.675e-12 AS=9.675e-12
+ PD=1.115e-05 PS=1.115e-05 NRD=0.0472222 NRS=0.0472222
mX58_M2 X58_6 X58_5 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=1.3875e-11 AS=1.65e-11
+ PD=9.75e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX58_M3 VSS X58_5 X58_6 VSS MODN L=3.5e-07 W=5e-06 AD=5.25e-12 AS=4.625e-12
+ PD=7.1e-06 PS=3.25e-06 NRD=0.085 NRS=0.085
mX58_M4 CL3 X58_6 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=1.65e-11
+ PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX58_M5 VSS X58_6 CL3 VSS MODN L=3.5e-07 W=1.5e-05 AD=1.1431e-11 AS=8.25e-12
+ PD=2.06897e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX58_M6 CL3 X58_6 VSS VSS MODN L=3.5e-07 W=1.4e-05 AD=1.47e-11 AS=1.0669e-11
+ PD=1.61e-05 PS=1.93103e-06 NRD=0.0303571 NRS=0.0303571
mX58_M7 X58_4 IN VDDB VDDB MODP L=3.5e-07 W=8e-06 AD=8.8e-12 AS=8.4e-12
+ PD=1.02e-05 PS=1.01e-05 NRD=0.053125 NRS=0.053125
mX58_M8 X58_5 X58_4 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.475e-11
+ AS=1.65e-11 PD=1.25e-05 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX58_M9 VDDB X58_4 X58_5 VDDB MODP L=3.5e-07 W=3e-06 AD=3.15e-12 AS=2.95e-12
+ PD=5.1e-06 PS=2.5e-06 NRD=0.141667 NRS=0.141667
mX58_M10 X58_6 X58_5 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX58_M11 VDDB X58_5 X58_6 VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.23e-11
+ AS=8.25e-12 PD=4.8e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX58_M12 X58_6 X58_5 VDDB VDDB MODP L=3.5e-07 W=1e-05 AD=1.05e-11 AS=8.2e-12
+ PD=1.21e-05 PS=3.2e-06 NRD=0.0425 NRS=0.0425
mX58_M13 CL3 X58_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=1.65e-11
+ PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX58_M14 VDDB X58_6 CL3 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333

```

```

mX58_M15 CL3 X58_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX58_M16 VDDB X58_6 CL3 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX58_M17 CL3 X58_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.1431e-11
+ AS=8.25e-12 PD=2.06897e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX58_M18 VDDB X58_6 CL3 VDDB MODP L=3.5e-07 W=1.4e-05 AD=1.47e-11
+ AS=1.0669e-11 PD=1.61e-05 PS=1.93103e-06 NRD=0.0303571 NRS=0.0303571
mX59_M0 X59_4 IN VSS VSS MODN L=3.5e-07 W=4e-06 AD=4.3e-12 AS=4.3e-12
+ PD=6.15e-06 PS=6.15e-06 NRD=0.10625 NRS=0.10625
mX59_M1 X59_5 X59_4 VSS VSS MODN L=3.5e-07 W=9e-06 AD=9.675e-12 AS=9.675e-12
+ PD=1.115e-05 PS=1.115e-05 NRD=0.0472222 NRS=0.0472222
mX59_M2 X59_6 X59_5 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=1.3875e-11
AS=1.65e-11
+ PD=9.75e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX59_M3 VSS X59_5 X59_6 VSS MODN L=3.5e-07 W=5e-06 AD=5.25e-12 AS=4.625e-12
+ PD=7.1e-06 PS=3.25e-06 NRD=0.085 NRS=0.085
mX59_M4 CL2 X59_6 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=1.65e-11
+ PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX59_M5 VSS X59_6 CL2 VSS MODN L=3.5e-07 W=1.5e-05 AD=1.1431e-11 AS=8.25e-12
+ PD=2.06897e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX59_M6 CL2 X59_6 VSS VSS MODN L=3.5e-07 W=1.4e-05 AD=1.47e-11 AS=1.0669e-11
+ PD=1.61e-05 PS=1.93103e-06 NRD=0.0303571 NRS=0.0303571
mX59_M7 X59_4 IN VDDB VDDB MODP L=3.5e-07 W=8e-06 AD=8.8e-12 AS=8.4e-12
+ PD=1.02e-05 PS=1.01e-05 NRD=0.053125 NRS=0.053125
mX59_M8 X59_5 X59_4 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.475e-11
+ AS=1.65e-11 PD=1.25e-05 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX59_M9 VDDB X59_4 X59_5 VDDB MODP L=3.5e-07 W=3e-06 AD=3.15e-12 AS=2.95e-12
+ PD=5.1e-06 PS=2.5e-06 NRD=0.141667 NRS=0.141667
mX59_M10 X59_6 X59_5 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX59_M11 VDDB X59_5 X59_6 VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.23e-11
+ AS=8.25e-12 PD=4.8e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX59_M12 X59_6 X59_5 VDDB VDDB MODP L=3.5e-07 W=1e-05 AD=1.05e-11 AS=8.2e-12
+ PD=1.21e-05 PS=3.2e-06 NRD=0.0425 NRS=0.0425
mX59_M13 CL2 X59_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=1.65e-11
+ PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX59_M14 VDDB X59_6 CL2 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX59_M15 CL2 X59_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX59_M16 VDDB X59_6 CL2 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12 AS=8.25e-12
+ PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX59_M17 CL2 X59_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.1431e-11
+ AS=8.25e-12 PD=2.06897e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX59_M18 VDDB X59_6 CL2 VDDB MODP L=3.5e-07 W=1.4e-05 AD=1.47e-11
+ AS=1.0669e-11 PD=1.61e-05 PS=1.93103e-06 NRD=0.0303571 NRS=0.0303571
mX1385_M0 X1385_14 X1385_12 VSS VSS MODN L=3.5e-07 W=1.3e-06 AD=7.475e-13
+ AS=1.3975e-12 PD=1.15e-06 PS=3.45e-06 NRD=0.326923 NRS=0.326923
mX1385_M1 VSS X1385_12 X1385_14 VSS MODN L=3.5e-07 W=1.3e-06 AD=7.58904e-13
+ AS=7.475e-13 PD=1.16316e-06 PS=1.15e-06 NRD=0.326923 NRS=0.326923
mX1385_M2 X1385_12 CL2 VSS VSS MODN L=3.5e-07 W=1.55e-06 AD=8.9125e-13
+ AS=9.04846e-13 PD=1.15e-06 PS=1.38684e-06 NRD=0.274194 NRS=0.274194
mX1385_M3 VSS CL2 X1385_12 VSS MODN L=3.5e-07 W=1.55e-06 AD=9.39877e-13
+ AS=8.9125e-13 PD=1.76275e-06 PS=1.15e-06 NRD=0.274194 NRS=0.274194
mX1385_M4 X1385_13 CL2 VSS VSS MODN L=8e-07 W=1e-06 AD=1.1e-12 AS=6.06373e-13
+ PD=3.2e-06 PS=1.13725e-06 NRD=0.425 NRS=0.425
mX1385_M5 X1385_8 CL2 VSS VSS MODN L=8e-07 W=1e-06 AD=1.1e-12 AS=1.1e-12

```

```

+ PD=3.2e-06 PS=3.2e-06 NRD=0.425 NRS=0.425
mX1385_M6 X1385_7 X1385_20 VSS VSS MODN L=3.5e-07 w=1e-06 AD=5.75e-13
+ AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_M7 VSS X1385_15 X1385_7 VSS MODN L=3.5e-07 w=1e-06 AD=6.31522e-13
+ AS=5.75e-13 PD=1.21739e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_M8 X1385_15 X1385_16 VSS VSS MODN L=3.5e-07 w=1.3e-06 AD=7.475e-13
+ AS=8.20978e-13 PD=1.15e-06 PS=1.58261e-06 NRD=0.326923 NRS=0.326923
mX1385_M9 VSS X1385_16 X1385_15 VSS MODN L=3.5e-07 w=1.3e-06 AD=8.775e-13
+ AS=7.475e-13 PD=1.52807e-06 PS=1.15e-06 NRD=0.326923 NRS=0.326923
mX1385_M10 X1385_17 CL2 VSS VSS MODN L=3.5e-07 w=1.55e-06 AD=8.9125e-13
+ AS=1.66625e-12 PD=1.15e-06 PS=3.7e-06 NRD=0.274194 NRS=0.274194
mX1385_M11 X1385_16 CL2 VSS VSS MODN L=3.5e-07 w=1.55e-06 AD=8.9125e-13
+ AS=1.04625e-12 PD=1.15e-06 PS=1.82193e-06 NRD=0.274194 NRS=0.274194
mX1385_M12 VSS CL2 X1385_17 VSS MODN L=3.5e-07 w=1.55e-06 AD=9.04846e-13
+ AS=8.9125e-13 PD=1.38684e-06 PS=1.15e-06 NRD=0.274194 NRS=0.274194
mX1385_M13 VSS CL2 X1385_16 VSS MODN L=3.5e-07 w=1.55e-06 AD=9.39877e-13
+ AS=8.9125e-13 PD=1.76275e-06 PS=1.15e-06 NRD=0.274194 NRS=0.274194
mX1385_M14 X1385_19 X1385_17 VSS VSS MODN L=3.5e-07 w=1.3e-06 AD=7.475e-13
+ AS=7.58904e-13 PD=1.15e-06 PS=1.16316e-06 NRD=0.326923 NRS=0.326923
mX1385_M15 X1385_18 CL2 VSS VSS MODN L=8e-07 w=1e-06 AD=1.1e-12
AS=6.06373e-13
+ PD=3.2e-06 PS=1.13725e-06 NRD=0.425 NRS=0.425
mX1385_M16 VSS X1385_17 X1385_19 VSS MODN L=3.5e-07 w=1.3e-06 AD=8.20978e-13
+ AS=7.475e-13 PD=1.58261e-06 PS=1.15e-06 NRD=0.326923 NRS=0.326923
mX1385_M17 OUTS2 X1385_19 VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=6.31522e-13 PD=3.15e-06 PS=1.21739e-06 NRD=0.425 NRS=0.425
mX1385_M18 X1385_23 X1385_9 X1385_20 VSS MODN L=3.5e-07 w=1e-06 AD=5.75e-13
+ AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_M19 X1385_24 X1385_11 X1385_23 VSS MODN L=3.5e-07 w=1e-06 AD=5.75e-13
+ AS=5.75e-13 PD=1.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_M20 VSS X1385_10 X1385_24 VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=5.75e-13 PD=3.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_M21 VDD2 CL2 X1385_14 VDD2 MODP L=3.5e-07 w=1.4e-06 AD=1.505e-12
+ AS=1.505e-12 PD=3.55e-06 PS=3.55e-06 NRD=0.303571 NRS=0.303571
mX1385_M22 VDD2 X1385_13 X1385_12 VDD2 MODP L=3.5e-07 w=1.7e-06
AD=9.99295e-13
+ AS=1.8275e-12 PD=1.22051e-06 PS=3.85e-06 NRD=0.25 NRS=0.25
mX1385_M23 X1385_13 X1385_7 VDD2 VDD2 MODP L=3.5e-07 w=2.2e-06 AD=2.365e-12
+ AS=1.29321e-12 PD=4.35e-06 PS=1.57949e-06 NRD=0.193182 NRS=0.193182
mX1385_M24 X1385_8 X1385_14 VDD2 VDD2 MODP L=3.5e-07 w=2.5e-06 AD=1.4375e-12
+ AS=2.6875e-12 PD=1.15e-06 PS=4.65e-06 NRD=0.17 NRS=0.17
mX1385_M25 VDD2 X1385_15 X1385_8 VDD2 MODP L=3.5e-07 w=2.5e-06 AD=2.6875e-12
+ AS=1.4375e-12 PD=4.65e-06 PS=1.15e-06 NRD=0.17 NRS=0.17
mX1385_M26 VDD2 X1385_20 X1385_7 VDD2 MODP L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_M27 VDD2 CL2 X1385_15 VDD2 MODP L=3.5e-07 w=1.4e-06 AD=1.505e-12
+ AS=1.505e-12 PD=3.55e-06 PS=3.55e-06 NRD=0.303571 NRS=0.303571
mX1385_M28 X1385_17 X1385_8 VDD2 VDD2 MODP L=3.5e-07 w=1.7e-06 AD=1.8275e-12
+ AS=1.8275e-12 PD=3.85e-06 PS=3.85e-06 NRD=0.25 NRS=0.25
mX1385_M29 VDD2 X1385_18 X1385_16 VDD2 MODP L=3.5e-07 w=1.7e-06
AD=9.99295e-13
+ AS=1.8275e-12 PD=1.22051e-06 PS=3.85e-06 NRD=0.25 NRS=0.25
mX1385_M30 X1385_19 CL2 VDD2 VDD2 MODP L=3.5e-07 w=1.4e-06 AD=1.505e-12
+ AS=1.505e-12 PD=3.55e-06 PS=3.55e-06 NRD=0.303571 NRS=0.303571
mX1385_M31 X1385_18 OUTS2 VDD2 VDD2 MODP L=3.5e-07 w=2.2e-06 AD=2.365e-12
+ AS=1.29321e-12 PD=4.35e-06 PS=1.57949e-06 NRD=0.193182 NRS=0.193182
mX1385_M32 OUTS2 X1385_19 VDD2 VDD2 MODP L=3.5e-07 w=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX1385_M33 X1385_20 SM VDD2 VDD2 MODP L=3.5e-07 w=1e-06 AD=5.75e-13
+ AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_M34 VDD2 X1385_9 X1385_20 VDD2 MODP L=3.5e-07 w=1e-06 AD=5.75e-13
+ AS=5.75e-13 PD=1.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_M35 X1385_20 X1385_11 VDD2 VDD2 MODP L=3.5e-07 w=1e-06 AD=5.75e-13
+ AS=5.75e-13 PD=1.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_M36 VDD2 X1385_10 X1385_20 VDD2 MODP L=3.5e-07 w=1e-06 AD=1.075e-12

```

```

+ AS=5.75e-13 PD=3.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_X112_M0 VSS X1385_9 X1385_X112_4 VSS MODN L=3.5e-07 w=1e-06
AD=5.75e-13
+ AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X112_M1 X1385_X112_7 OUTS2 VSS VSS MODN L=3.5e-07 w=1e-06 AD=3.25e-
13
+ AS=5.75e-13 PD=6.5e-07 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_X112_M2 X1385_X112_5 X1385_X112_4 X1385_X112_7 VSS MODN L=3.5e-07
+ w=1e-06 AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425
NRS=0.425
mX1385_X112_M3 X1385_X112_8 OUTS2 VSS VSS MODN L=3.5e-07 w=1e-06 AD=3.25e-
13
+ AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X112_M4 X1385_9 X1385_X112_5 X1385_X112_8 VSS MODN L=3.5e-07 w=1e-06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX1385_X112_M5 X1385_X112_9 X1385_9 VDD2 VDD2 MODP L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X112_M6 X1385_X112_4 OUTS2 X1385_X112_9 VDD2 MODP L=3.5e-07 w=1e-06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX1385_X112_M7 VDD2 OUTS2 X1385_X112_5 VDD2 MODP L=3.5e-07 w=1e-06
AD=5.95e-13
+ AS=1.075e-12 PD=1.12e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X112_M8 X1385_9 X1385_X112_5 VDD2 VDD2 MODP L=3.5e-07 w=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX1385_X112_M9 VDD2 X1385_X112_5 X1385_9 VDD2 MODP L=3.5e-07 w=1.5e-06
+ AD=1.6125e-12 AS=8.625e-13 PD=3.65e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX1385_X173_M0 X1385_21 X1385_9 VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X173_M1 X1385_21 X1385_9 VDD2 VDD2 MODP L=3.5e-07 w=2e-06 AD=2.15e-
12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX1385_X192_M0 18 X1385_10 VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X192_M1 18 X1385_10 VDD2 VDD2 MODP L=3.5e-07 w=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX1385_X193_M0 VSS X1385_11 X1385_X193_4 VSS MODN L=3.5e-07 w=1e-06
+ AD=5.75e-13 AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X193_M1 X1385_X193_7 X1385_21 VSS VSS MODN L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=5.75e-13 PD=6.5e-07 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_X193_M2 X1385_X193_5 X1385_X193_4 X1385_X193_7 VSS MODN L=3.5e-07
+ w=1e-06 AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425
NRS=0.425
mX1385_X193_M3 X1385_X193_8 X1385_21 VSS VSS MODN L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X193_M4 X1385_11 X1385_X193_5 X1385_X193_8 VSS MODN L=3.5e-07 w=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX1385_X193_M5 X1385_X193_9 X1385_11 VDD2 VDD2 MODP L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X193_M6 X1385_X193_4 X1385_21 X1385_X193_9 VDD2 MODP L=3.5e-07 w=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX1385_X193_M7 VDD2 X1385_21 X1385_X193_5 VDD2 MODP L=3.5e-07 w=1e-06
+ AD=5.95e-13 AS=1.075e-12 PD=1.12e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X193_M8 X1385_11 X1385_X193_5 VDD2 VDD2 MODP L=3.5e-07 w=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX1385_X193_M9 VDD2 X1385_X193_5 X1385_11 VDD2 MODP L=3.5e-07 w=1.5e-06
+ AD=1.6125e-12 AS=8.625e-13 PD=3.65e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX1385_X212_M0 VSS X1385_10 X1385_X212_4 VSS MODN L=3.5e-07 w=1e-06
+ AD=5.75e-13 AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X212_M1 X1385_X212_7 X1385_22 VSS VSS MODN L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=5.75e-13 PD=6.5e-07 PS=1.15e-06 NRD=0.425 NRS=0.425
mX1385_X212_M2 X1385_X212_5 X1385_X212_4 X1385_X212_7 VSS MODN L=3.5e-07
+ w=1e-06 AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425
NRS=0.425
mX1385_X212_M3 X1385_X212_8 X1385_22 VSS VSS MODN L=3.5e-07 w=1e-06

```

```

+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X212_M4 X1385_10 X1385_X212_5 X1385_X212_8 VSS MODN L=3.5e-07 W=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX1385_X212_M5 X1385_X212_9 X1385_10 VDD2 VDD2 MODP L=3.5e-07 W=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X212_M6 X1385_X212_4 X1385_22 X1385_X212_9 VDD2 MODP L=3.5e-07 W=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX1385_X212_M7 VDD2 X1385_22 X1385_X212_5 VDD2 MODP L=3.5e-07 W=1e-06
+ AD=5.95e-13 AS=1.075e-12 PD=1.12e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X212_M8 X1385_10 X1385_X212_5 VDD2 VDD2 MODP L=3.5e-07 W=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX1385_X212_M9 VDD2 X1385_X212_5 X1385_10 VDD2 MODP L=3.5e-07 W=1.5e-06
+ AD=1.6125e-12 AS=8.625e-13 PD=3.65e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX1385_X255_M0 X1385_22 X1385_11 VSS VSS MODN L=3.5e-07 W=1e-06 AD=1.075e-
12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX1385_X255_M1 X1385_22 X1385_11 VDD2 VDD2 MODP L=3.5e-07 W=2e-06 AD=2.15e-
12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2420_M0 X2420_20 X2420_7 VSS VSS MODN L=3.5e-07 W=2e-06 AD=1.025e-12
+ AS=2.15e-12 PD=1.025e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2420_M1 VSS X2420_13 X2420_20 VSS MODN L=3.5e-07 W=2e-06 AD=1.63333e-12
+ AS=1.025e-12 PD=3e-06 PS=1.025e-06 NRD=0.2125 NRS=0.2125
mX2420_M2 X2420_26 CL1 VSS VSS MODN L=3.5e-07 W=1e-06 AD=3.125e-13
+ AS=8.16667e-13 PD=6.25e-07 PS=1.5e-06 NRD=0.425 NRS=0.425
mX2420_M3 X2420_21 X2420_20 X2420_26 VSS MODN L=3.5e-07 W=1e-06 AD=9.25e-13
+ AS=3.125e-13 PD=2.85e-06 PS=6.25e-07 NRD=0.425 NRS=0.425
mX2420_M4 X2420_27 CL1 VSS VSS MODN L=3.5e-07 W=1e-06 AD=3.25e-13 AS=9.75e-
13
+ PD=6.5e-07 PS=2.95e-06 NRD=0.425 NRS=0.425
mX2420_M5 X2420_7 X2420_21 X2420_27 VSS MODN L=3.5e-07 W=1e-06 AD=1.075e-12
+ AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_M6 VSS X2420_22 OUTS1 VSS MODN L=3.5e-07 W=1.3e-06 AD=7.44079e-13
+ AS=1.235e-12 PD=1.14035e-06 PS=3.2e-06 NRD=0.326923 NRS=0.326923
mX2420_M7 X2420_22 CL1 VSS VSS MODN L=3.5e-07 W=1.55e-06 AD=8.9125e-13
+ AS=8.87171e-13 PD=1.15e-06 PS=1.35965e-06 NRD=0.274194 NRS=0.274194
mX2420_M8 X2420_28 X2420_7 VSS VSS MODN L=3.5e-07 W=4.4e-06 AD=1.1e-12
+ AS=5.17e-12 PD=5e-07 PS=6.75e-06 NRD=0.0965909 NRS=0.0965909
mX2420_M9 X2420_14 X2420_13 X2420_28 VSS MODN L=3.5e-07 W=4.4e-06 AD=2.86e-
12
+ AS=1.1e-12 PD=3.3e-06 PS=5e-07 NRD=0.0965909 NRS=0.0965909
mX2420_M10 VSS CL1 X2420_22 VSS MODN L=3.5e-07 W=1.55e-06 AD=1.97625e-12
+ AS=8.9125e-13 PD=4.1e-06 PS=1.15e-06 NRD=0.274194 NRS=0.274194
mX2420_M11 X2420_29 X2420_23 X2420_13 VSS MODN L=3.5e-07 W=1e-06 AD=3.25e-
13
+ AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_M12 VSS X2420_15 X2420_14 VSS MODN L=3.5e-07 W=2.2e-06 AD=3.25531e-
12
+ AS=1.43e-12 PD=4.57187e-06 PS=1.65e-06 NRD=0.193182 NRS=0.193182
mX2420_M13 VSS CL1 X2420_29 VSS MODN L=3.5e-07 W=1e-06 AD=9.75e-13
AS=3.25e-13
+ PD=2.95e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_M14 X2420_30 CL1 VSS VSS MODN L=3.5e-07 W=1e-06 AD=3.125e-13
+ AS=1.47969e-12 PD=6.25e-07 PS=2.07813e-06 NRD=0.425 NRS=0.425
mX2420_M15 X2420_31 X2420_25 X2420_23 VSS MODN L=3.5e-07 W=1e-06 AD=3.125e-
13
+ AS=9.25e-13 PD=6.25e-07 PS=2.85e-06 NRD=0.425 NRS=0.425
mX2420_M16 X2420_24 X2420_14 X2420_30 VSS MODN L=3.5e-07 W=1e-06 AD=9.25e-
13
+ AS=3.125e-13 PD=2.85e-06 PS=6.25e-07 NRD=0.425 NRS=0.425
mX2420_M17 VSS CL1 X2420_31 VSS MODN L=3.5e-07 W=1e-06 AD=7e-13 AS=3.125e-
13
+ PD=1.32895e-06 PS=6.25e-07 NRD=0.425 NRS=0.425
mX2420_M18 X2420_25 X2420_16 VSS VSS MODN L=3.5e-07 W=2.8e-06 AD=1.61e-12
+ AS=1.96e-12 PD=1.15e-06 PS=3.72105e-06 NRD=0.151786 NRS=0.151786

```

```

mX2420_M19 X2420_32 CL1 VSS VSS MODN L=3.5e-07 W=1e-06 AD=3.25e-13
AS=9.75e-13
+ PD=6.5e-07 PS=2.95e-06 NRD=0.425 NRS=0.425
mX2420_M20 VSS X2420_17 X2420_25 VSS MODN L=3.5e-07 W=2.8e-06 AD=3.01e-12
+ AS=1.61e-12 PD=4.95e-06 PS=1.15e-06 NRD=0.151786 NRS=0.151786
mX2420_M21 X2420_15 X2420_24 X2420_32 VSS MODN L=3.5e-07 W=1e-06 AD=1.075e-
12
+ AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_M22 X2420_16 X2420_15 VSS VSS MODN L=3.5e-07 W=1.5e-06 AD=8.4375e-13
+ AS=1.575e-12 PD=1.125e-06 PS=3.6e-06 NRD=0.283333 NRS=0.283333
mX2420_M23 VSS X2420_15 X2420_16 VSS MODN L=3.5e-07 W=1.5e-06 AD=1.65e-12
+ AS=8.4375e-13 PD=3.7e-06 PS=1.125e-06 NRD=0.283333 NRS=0.283333
mX2420_M24 X2420_33 SM X2420_17 VSS MODN L=3.5e-07 W=1e-06 AD=5.75e-13
+ AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_M25 X2420_34 X2420_10 X2420_33 VSS MODN L=3.5e-07 W=1e-06 AD=5.75e-
13
+ AS=5.75e-13 PD=1.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_M26 VSS X2420_19 X2420_34 VSS MODN L=3.5e-07 W=1e-06 AD=1.075e-12
+ AS=5.75e-13 PD=3.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_M27 VSS X2420_19 X2420_18 VSS MODN L=3.5e-07 W=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_M28 X2420_20 CL1 VDD1 VDD1 MODP L=3.5e-07 W=1e-06 AD=9e-13
AS=1.075e-12
+ PD=2.8e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_M29 VDD1 CL1 X2420_21 VDD1 MODP L=3.5e-07 W=1.5e-06 AD=8.625e-13
+ AS=1.3125e-12 PD=1.15e-06 PS=3.25e-06 NRD=0.283333 NRS=0.283333
mX2420_M30 X2420_7 X2420_21 VDD1 VDD1 MODP L=3.5e-07 W=1.5e-06 AD=8.625e-13
+ AS=8.625e-13 PD=1.15e-06 PS=1.15e-06 NRD=0.283333 NRS=0.283333
mX2420_M31 VDD1 X2420_21 X2420_7 VDD1 MODP L=3.5e-07 W=1.5e-06 AD=1.3875e-
12
+ AS=8.625e-13 PD=3.35e-06 PS=1.15e-06 NRD=0.283333 NRS=0.283333
mX2420_M32 VDD1 CL1 OUTS1 VDD1 MODP L=3.5e-07 W=1.4e-06 AD=1.4e-12
AS=1.33e-12
+ PD=3.4e-06 PS=3.3e-06 NRD=0.303571 NRS=0.303571
mX2420_M33 VDD1 X2420_8 X2420_22 VDD1 MODP L=3.5e-07 W=1.7e-06 AD=1.615e-12
+ AS=1.7e-12 PD=3.6e-06 PS=3.7e-06 NRD=0.25 NRS=0.25
mX2420_M34 X2420_13 X2420_23 VDD1 VDD1 MODP L=3.5e-07 W=1.5e-06 AD=8.625e-
13
+ AS=1.3875e-12 PD=1.15e-06 PS=3.35e-06 NRD=0.283333 NRS=0.283333
mX2420_M35 VDD1 X2420_23 X2420_13 VDD1 MODP L=3.5e-07 W=1.5e-06 AD=8.925e-
13
+ AS=8.625e-13 PD=1.68e-06 PS=1.15e-06 NRD=0.283333 NRS=0.283333
mX2420_M36 X2420_23 CL1 VDD1 VDD1 MODP L=3.5e-07 W=1e-06 AD=8.75e-13
+ AS=5.95e-13 PD=2.75e-06 PS=1.12e-06 NRD=0.425 NRS=0.425
mX2420_M37 X2420_14 CL1 VDD1 VDD1 MODP L=3.5e-07 W=1.2e-06 AD=1.08e-12
+ AS=1.29e-12 PD=3e-06 PS=3.35e-06 NRD=0.354167 NRS=0.354167
mX2420_M38 VDD1 CL1 X2420_25 VDD1 MODP L=3.5e-07 W=1.4e-06 AD=1.505e-12
+ AS=1.26e-12 PD=3.55e-06 PS=3.2e-06 NRD=0.303571 NRS=0.303571
mX2420_M39 VDD1 CL1 X2420_24 VDD1 MODP L=3.5e-07 W=1e-06 AD=5.95e-13
+ AS=8.75e-13 PD=1.12e-06 PS=2.75e-06 NRD=0.425 NRS=0.425
mX2420_M40 X2420_15 X2420_24 VDD1 VDD1 MODP L=3.5e-07 W=1.5e-06 AD=8.625e-
13
+ AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333 NRS=0.283333
mX2420_M41 VDD1 X2420_24 X2420_15 VDD1 MODP L=3.5e-07 W=1.5e-06 AD=1.3875e-
12
+ AS=8.625e-13 PD=3.35e-06 PS=1.15e-06 NRD=0.283333 NRS=0.283333
mX2420_M42 VDD1 X2420_9 X2420_17 VDD1 MODP L=3.5e-07 W=1e-06 AD=5.375e-13
+ AS=8.5e-13 PD=1.075e-06 PS=2.7e-06 NRD=0.425 NRS=0.425
mX2420_M43 X2420_16 X2420_15 VDD1 VDD1 MODP L=3.5e-07 W=1.9e-06 AD=2.2325e-
12
+ AS=1.8525e-12 PD=4.25e-06 PS=3.85e-06 NRD=0.223684 NRS=0.223684
mX2420_M44 X2420_17 X2420_9 VDD1 VDD1 MODP L=3.5e-07 W=1e-06 AD=5.75e-13
+ AS=5.375e-13 PD=1.15e-06 PS=1.075e-06 NRD=0.425 NRS=0.425
mX2420_M45 VDD1 SM X2420_17 VDD1 MODP L=3.5e-07 W=1e-06 AD=5.75e-13
+ AS=5.75e-13 PD=1.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_M46 X2420_17 X2420_10 VDD1 VDD1 MODP L=3.5e-07 W=1e-06 AD=5.75e-13
+ AS=5.75e-13 PD=1.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_M47 VDD1 X2420_19 X2420_17 VDD1 MODP L=3.5e-07 W=1e-06 AD=1.075e-12
+ AS=5.75e-13 PD=3.15e-06 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_M48 VDD1 X2420_19 X2420_18 VDD1 MODP L=3.5e-07 W=2e-06 AD=2.15e-12

```

```

+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2420_X61_M0 X2420_12 OUTS1 VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X61_M1 X2420_12 OUTS1 VDD1 VDD1 MODP L=3.5e-07 w=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2420_X71_M0 VSS X2420_9 X2420_X71_4 VSS MODN L=3.5e-07 w=1e-06 AD=5.75e-
13
+ AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X71_M1 X2420_X71_7 X2420_12 VSS VSS MODN L=3.5e-07 w=1e-06 AD=3.25e-
13
+ AS=5.75e-13 PD=6.5e-07 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_X71_M2 X2420_X71_5 X2420_X71_4 X2420_X71_7 VSS MODN L=3.5e-07 w=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X71_M3 X2420_X71_8 X2420_12 VSS VSS MODN L=3.5e-07 w=1e-06 AD=3.25e-
13
+ AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X71_M4 X2420_9 X2420_X71_5 X2420_X71_8 VSS MODN L=3.5e-07 w=1e-06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X71_M5 X2420_X71_9 X2420_9 VDD1 VDD1 MODP L=3.5e-07 w=1e-06
AD=3.25e-13
+ AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X71_M6 X2420_X71_4 X2420_12 X2420_X71_9 VDD1 MODP L=3.5e-07 w=1e-06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X71_M7 VDD1 X2420_12 X2420_X71_5 VDD1 MODP L=3.5e-07 w=1e-06
+ AD=5.95e-13 AS=1.075e-12 PD=1.12e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X71_M8 X2420_9 X2420_X71_5 VDD1 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX2420_X71_M9 VDD1 X2420_X71_5 X2420_9 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=1.6125e-12 AS=8.625e-13 PD=3.65e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX2420_X83_M0 X2420_X83_7 CL1 VSS VSS MODN L=3.5e-07 w=1e-06 AD=2.5e-13
+ AS=9.75e-13 PD=5e-07 PS=2.95e-06 NRD=0.425 NRS=0.425
mX2420_X83_M1 X2420_X83_6 X2420_20 X2420_X83_7 VSS MODN L=3.5e-07 w=1e-06
+ AD=1.125e-12 AS=2.5e-13 PD=3.25e-06 PS=5e-07 NRD=0.425 NRS=0.425
mX2420_X83_M2 X2420_X83_8 CL1 VSS VSS MODN L=3.5e-07 w=1e-06 AD=3.25e-13
+ AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X83_M3 OUTS1 X2420_X83_6 X2420_X83_8 VSS MODN L=3.5e-07 w=1e-06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X83_M4 VDD1 CL1 X2420_X83_6 VDD1 MODP L=3.5e-07 w=1e-06 AD=5.95e-13
+ AS=9.25e-13 PD=1.12e-06 PS=2.85e-06 NRD=0.425 NRS=0.425
mX2420_X83_M5 OUTS1 X2420_X83_6 VDD1 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX2420_X83_M6 VDD1 X2420_X83_6 OUTS1 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=1.3875e-12 AS=8.625e-13 PD=3.35e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX2420_X100_M0 X2420_11 X2420_9 VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X100_M1 X2420_11 X2420_9 VDD1 VDD1 MODP L=3.5e-07 w=2e-06 AD=2.15e-
12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2420_X119_M0 X2420_X119_7 CL1 VSS VSS MODN L=3.5e-07 w=1e-06 AD=2.5e-13
+ AS=9.75e-13 PD=5e-07 PS=2.95e-06 NRD=0.425 NRS=0.425
mX2420_X119_M1 X2420_X119_6 X2420_14 X2420_X119_7 VSS MODN L=3.5e-07 w=1e-
06
+ AD=1.125e-12 AS=2.5e-13 PD=3.25e-06 PS=5e-07 NRD=0.425 NRS=0.425
mX2420_X119_M2 X2420_X119_8 CL1 VSS VSS MODN L=3.5e-07 w=1e-06 AD=3.25e-13
+ AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X119_M3 X2420_8 X2420_X119_6 X2420_X119_8 VSS MODN L=3.5e-07 w=1e-06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X119_M4 VDD1 CL1 X2420_X119_6 VDD1 MODP L=3.5e-07 w=1e-06 AD=5.95e-
13
+ AS=9.25e-13 PD=1.12e-06 PS=2.85e-06 NRD=0.425 NRS=0.425
mX2420_X119_M5 X2420_8 X2420_X119_6 VDD1 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX2420_X119_M6 VDD1 X2420_X119_6 X2420_8 VDD1 MODP L=3.5e-07 w=1.5e-06

```



```

+ AD=1.3875e-12 AS=8.625e-13 PD=3.35e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX2420_X156_M0 17 X2420_10 VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X156_M1 17 X2420_10 VDD1 VDD1 MODP L=3.5e-07 w=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2420_X169_M0 VSS X2420_10 X2420_X169_5 VSS MODN L=3.5e-07 w=1e-06
+ AD=5.75e-13 AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X169_M1 X2420_X169_7 X2420_18 VSS VSS MODN L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=5.75e-13 PD=6.5e-07 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_X169_M2 X2420_X169_6 X2420_X169_5 X2420_X169_7 VSS MODN L=3.5e-07
+ w=1e-06 AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425
NRS=0.425
mX2420_X169_M3 X2420_X169_8 X2420_18 VSS VSS MODN L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X169_M4 X2420_10 X2420_X169_6 X2420_X169_8 VSS MODN L=3.5e-07 w=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X169_M5 X2420_X169_9 X2420_10 VDD1 VDD1 MODP L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X169_M6 X2420_X169_5 X2420_18 X2420_X169_9 VDD1 MODP L=3.5e-07 w=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X169_M7 VDD1 X2420_18 X2420_X169_6 VDD1 MODP L=3.5e-07 w=1e-06
+ AD=5.95e-13 AS=1.075e-12 PD=1.12e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X169_M8 X2420_10 X2420_X169_6 VDD1 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX2420_X169_M9 VDD1 X2420_X169_6 X2420_10 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=1.6125e-12 AS=8.625e-13 PD=3.65e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX2420_X184_M0 VSS X2420_19 X2420_X184_5 VSS MODN L=3.5e-07 w=1e-06
+ AD=5.75e-13 AS=1.075e-12 PD=1.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X184_M1 X2420_X184_7 X2420_11 VSS VSS MODN L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=5.75e-13 PD=6.5e-07 PS=1.15e-06 NRD=0.425 NRS=0.425
mX2420_X184_M2 X2420_X184_6 X2420_X184_5 X2420_X184_7 VSS MODN L=3.5e-07
+ w=1e-06 AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425
NRS=0.425
mX2420_X184_M3 X2420_X184_8 X2420_11 VSS VSS MODN L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X184_M4 X2420_19 X2420_X184_6 X2420_X184_8 VSS MODN L=3.5e-07 w=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X184_M5 X2420_X184_9 X2420_19 VDD1 VDD1 MODP L=3.5e-07 w=1e-06
+ AD=3.25e-13 AS=1.075e-12 PD=6.5e-07 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X184_M6 X2420_X184_5 X2420_11 X2420_X184_9 VDD1 MODP L=3.5e-07 w=1e-
06
+ AD=1.075e-12 AS=3.25e-13 PD=3.15e-06 PS=6.5e-07 NRD=0.425 NRS=0.425
mX2420_X184_M7 VDD1 X2420_11 X2420_X184_6 VDD1 MODP L=3.5e-07 w=1e-06
+ AD=5.95e-13 AS=1.075e-12 PD=1.12e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2420_X184_M8 X2420_19 X2420_X184_6 VDD1 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=8.625e-13 AS=8.925e-13 PD=1.15e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX2420_X184_M9 VDD1 X2420_X184_6 X2420_19 VDD1 MODP L=3.5e-07 w=1.5e-06
+ AD=1.6125e-12 AS=8.625e-13 PD=3.65e-06 PS=1.15e-06 NRD=0.283333
NRS=0.283333
mX2913_M0 X2913_MC X2913_7 VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2913_M1 X2913_22 X2913_Q3 X2913_7 VSS MODN L=3.5e-07 w=2e-06 AD=4.5e-13
+ AS=1.7e-12 PD=4.5e-07 PS=3.7e-06 NRD=0.2125 NRS=0.2125
mX2913_M2 X2913_23 12 X2913_22 VSS MODN L=3.5e-07 w=2e-06 AD=4.5e-13
+ AS=4.5e-13 PD=4.5e-07 PS=4.5e-07 NRD=0.2125 NRS=0.2125
mX2913_M3 X2913_24 X2913_Q2 X2913_23 VSS MODN L=3.5e-07 w=2e-06 AD=4.5e-13
+ AS=4.5e-13 PD=4.5e-07 PS=4.5e-07 NRD=0.2125 NRS=0.2125
mX2913_M4 X2913_25 X2913_Q1 X2913_24 VSS MODN L=3.5e-07 w=2e-06 AD=4.5e-13
+ AS=4.5e-13 PD=4.5e-07 PS=4.5e-07 NRD=0.2125 NRS=0.2125
mX2913_M5 VSS SM X2913_25 VSS MODN L=3.5e-07 w=2e-06 AD=1.7e-12 AS=4.5e-13
+ PD=3.7e-06 PS=4.5e-07 NRD=0.2125 NRS=0.2125
mX2913_M6 OUTS3 X2913_S3B VSS VSS MODN L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=1.075e-12 PD=3.15e-06 PS=3.15e-06 NRD=0.425 NRS=0.425

```

```

mX2913_M7 VDD3 X2913_D3 X2913_Q3 VDD3 MODP L=3.5e-07 w=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2913_M8 VDD3 X2913_D4 X2913_26 VDD3 MODP L=3.5e-07 w=1e-06 AD=5.875e-13
+ AS=1.075e-12 PD=1.175e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2913_M9 X2913_MC X2913_7 VDD3 VDD3 MODP L=3.5e-07 w=3e-06 AD=3.225e-12
+ AS=3.225e-12 PD=5.15e-06 PS=5.15e-06 NRD=0.141667 NRS=0.141667
mX2913_M10 X2913_28 X2913_Q3 VDD3 VDD3 MODP L=3.5e-07 w=1e-06 AD=3.125e-13
+ AS=5.875e-13 PD=6.25e-07 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_M11 X2913_27 X2913_26 X2913_28 VDD3 MODP L=3.5e-07 w=1e-06 AD=1.05e-
12
+ AS=3.125e-13 PD=3.1e-06 PS=6.25e-07 NRD=0.425 NRS=0.425
mX2913_M12 X2913_33 X2913_31 X2913_D3 VDD3 MODP L=3.5e-07 w=1e-06
AD=2.875e-13
+ AS=9.5e-13 PD=5.75e-07 PS=2.9e-06 NRD=0.425 NRS=0.425
mX2913_M13 X2913_S1A X2913_MC VDD3 VDD3 MODP L=3.5e-07 w=2.5e-06 AD=1.5e-12
+ AS=2.6875e-12 PD=1.2e-06 PS=4.65e-06 NRD=0.17 NRS=0.17
mX2913_M14 VDD3 X2913_Q2 X2913_33 VDD3 MODP L=3.5e-07 w=1e-06 AD=1.05e-12
+ AS=2.875e-13 PD=3.1e-06 PS=5.75e-07 NRD=0.425 NRS=0.425
mX2913_M15 X2913_29 X2913_Q3 VDD3 VDD3 MODP L=3.5e-07 w=1e-06 AD=2.875e-13
+ AS=1.05e-12 PD=5.75e-07 PS=3.1e-06 NRD=0.425 NRS=0.425
mX2913_M16 VDD3 OUTS3 X2913_S1A VDD3 MODP L=3.5e-07 w=2.5e-06 AD=2.5625e-12
+ AS=1.5e-12 PD=4.55e-06 PS=1.2e-06 NRD=0.17 NRS=0.17
mX2913_M17 X2913_D4 X2913_27 X2913_29 VDD3 MODP L=3.5e-07 w=1e-06 AD=9.5e-
13
+ AS=2.875e-13 PD=2.9e-06 PS=5.75e-07 NRD=0.425 NRS=0.425
mX2913_M18 X2913_32 X2913_30 X2913_31 VDD3 MODP L=3.5e-07 w=1e-06
AD=3.125e-13
+ AS=1.05e-12 PD=6.25e-07 PS=3.1e-06 NRD=0.425 NRS=0.425
mX2913_M19 VDD3 X2913_Q2 X2913_32 VDD3 MODP L=3.5e-07 w=1e-06 AD=5.875e-13
+ AS=3.125e-13 PD=1.175e-06 PS=6.25e-07 NRD=0.425 NRS=0.425
mX2913_M20 X2913_S2A X2913_S1A VDD3 VDD3 MODP L=3.5e-07 w=1.7e-06
+ AD=1.8275e-12 AS=1.8275e-12 PD=3.85e-06 PS=3.85e-06 NRD=0.25 NRS=0.25
mX2913_M21 X2913_30 X2913_D3 VDD3 VDD3 MODP L=3.5e-07 w=1e-06 AD=1.075e-12
+ AS=5.875e-13 PD=3.15e-06 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_M22 12 X2913_D4 VDD3 VDD3 MODP L=3.5e-07 w=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2913_M23 X2913_S3A CL3 VDD3 VDD3 MODP L=3.5e-07 w=1.4e-06 AD=1.505e-12
+ AS=1.505e-12 PD=3.55e-06 PS=3.55e-06 NRD=0.303571 NRS=0.303571
mX2913_M24 VDD3 X2913_Q2 X2913_7 VDD3 MODP L=3.5e-07 w=1e-06 AD=8.5e-13
+ AS=8.5e-13 PD=2.7e-06 PS=2.7e-06 NRD=0.425 NRS=0.425
mX2913_M25 X2913_S1B X2913_S3A VDD3 VDD3 MODP L=3.5e-07 w=2.5e-06 AD=1.5e-
12
+ AS=2.6875e-12 PD=1.2e-06 PS=4.65e-06 NRD=0.17 NRS=0.17
mX2913_M26 VDD3 X2913_S3B X2913_S1B VDD3 MODP L=3.5e-07 w=2.5e-06
+ AD=2.5625e-12 AS=1.5e-12 PD=4.55e-06 PS=1.2e-06 NRD=0.17 NRS=0.17
mX2913_M27 VDD3 X2913_D2 X2913_34 VDD3 MODP L=3.5e-07 w=1e-06 AD=5.875e-13
+ AS=1.075e-12 PD=1.175e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2913_M28 VDD3 X2913_D1 X2913_Q1 VDD3 MODP L=3.5e-07 w=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2913_M29 X2913_S2B X2913_S1B VDD3 VDD3 MODP L=3.5e-07 w=1.7e-06
+ AD=1.8275e-12 AS=1.8275e-12 PD=3.85e-06 PS=3.85e-06 NRD=0.25 NRS=0.25
mX2913_M30 X2913_36 X2913_Q1 VDD3 VDD3 MODP L=3.5e-07 w=1e-06 AD=3.125e-13
+ AS=5.875e-13 PD=6.25e-07 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_M31 X2913_35 X2913_34 X2913_36 VDD3 MODP L=3.5e-07 w=1e-06 AD=1.05e-
12
+ AS=3.125e-13 PD=3.1e-06 PS=6.25e-07 NRD=0.425 NRS=0.425
mX2913_M32 X2913_41 X2913_39 X2913_D1 VDD3 MODP L=3.5e-07 w=1e-06
AD=2.875e-13
+ AS=9.5e-13 PD=5.75e-07 PS=2.9e-06 NRD=0.425 NRS=0.425
mX2913_M33 X2913_S3B CL3 VDD3 VDD3 MODP L=3.5e-07 w=1.4e-06 AD=1.505e-12
+ AS=1.505e-12 PD=3.55e-06 PS=3.55e-06 NRD=0.303571 NRS=0.303571
mX2913_M34 VDD3 OUTS3 X2913_41 VDD3 MODP L=3.5e-07 w=1e-06 AD=1.05e-12
+ AS=2.875e-13 PD=3.1e-06 PS=5.75e-07 NRD=0.425 NRS=0.425
mX2913_M35 X2913_37 X2913_Q1 VDD3 VDD3 MODP L=3.5e-07 w=1e-06 AD=2.875e-13
+ AS=1.05e-12 PD=5.75e-07 PS=3.1e-06 NRD=0.425 NRS=0.425
mX2913_M36 X2913_D2 X2913_35 X2913_37 VDD3 MODP L=3.5e-07 w=1e-06 AD=9.5e-
13
+ AS=2.875e-13 PD=2.9e-06 PS=5.75e-07 NRD=0.425 NRS=0.425
mX2913_M37 X2913_40 X2913_38 X2913_39 VDD3 MODP L=3.5e-07 w=1e-06
AD=3.125e-13

```

```

+ AS=1.05e-12 PD=6.25e-07 PS=3.1e-06 NRD=0.425 NRS=0.425
mX2913_M38 VDD3 OUTS3 X2913_40 VDD3 MODP L=3.5e-07 W=1e-06 AD=5.875e-13
+ AS=3.125e-13 PD=1.175e-06 PS=6.25e-07 NRD=0.425 NRS=0.425
mX2913_M39 OUTS3 X2913_S3B VDD3 VDD3 MODP L=3.5e-07 W=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2913_M40 X2913_Q2 X2913_D2 VDD3 VDD3 MODP L=3.5e-07 W=2e-06 AD=2.15e-12
+ AS=2.15e-12 PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX2913_M41 X2913_38 X2913_D1 VDD3 VDD3 MODP L=3.5e-07 W=1e-06 AD=1.075e-12
+ AS=5.875e-13 PD=3.15e-06 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_X44_M0 X2913_Q3 X2913_D3 VSS VSS MODN L=3.5e-07 W=3e-06 AD=3.225e-12
+ AS=3.225e-12 PD=5.15e-06 PS=5.15e-06 NRD=0.141667 NRS=0.141667
mX2913_X45_M0 X2913_X45_7 X2913_D4 X2913_26 VSS MODN L=3.5e-07 W=1e-06
+ AD=5.875e-13 AS=1.075e-12 PD=1.175e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2913_X45_M1 VSS X2913_Q3 X2913_X45_7 VSS MODN L=3.5e-07 W=1e-06 AD=1e-12
+ AS=5.875e-13 PD=3e-06 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_X45_M2 VSS X2913_Q3 X2913_27 VSS MODN L=3.5e-07 W=1e-06 AD=6.1e-13
+ AS=1.175e-12 PD=1.12e-06 PS=3.35e-06 NRD=0.425 NRS=0.425
mX2913_X45_M3 X2913_D4 X2913_27 VSS VSS MODN L=3.5e-07 W=1.5e-06
AD=7.6875e-13
+ AS=9.15e-13 PD=1.025e-06 PS=1.68e-06 NRD=0.283333 NRS=0.283333
mX2913_X45_M4 VSS X2913_27 X2913_D4 VSS MODN L=3.5e-07 W=1.5e-06 AD=1.425e-
12
+ AS=7.6875e-13 PD=3.4e-06 PS=1.025e-06 NRD=0.283333 NRS=0.283333
mX2913_X54_M0 X2913_X54_7 X2913_D3 X2913_30 VSS MODN L=3.5e-07 W=1e-06
+ AD=5.875e-13 AS=1.075e-12 PD=1.175e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2913_X54_M1 VSS X2913_Q2 X2913_X54_7 VSS MODN L=3.5e-07 W=1e-06 AD=1e-12
+ AS=5.875e-13 PD=3e-06 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_X54_M2 VSS X2913_Q2 X2913_31 VSS MODN L=3.5e-07 W=1e-06 AD=6.1e-13
+ AS=1.175e-12 PD=1.12e-06 PS=3.35e-06 NRD=0.425 NRS=0.425
mX2913_X54_M3 X2913_D3 X2913_31 VSS VSS MODN L=3.5e-07 W=1.5e-06
AD=7.6875e-13
+ AS=9.15e-13 PD=1.025e-06 PS=1.68e-06 NRD=0.283333 NRS=0.283333
mX2913_X54_M4 VSS X2913_31 X2913_D3 VSS MODN L=3.5e-07 W=1.5e-06 AD=1.425e-
12
+ AS=7.6875e-13 PD=3.4e-06 PS=1.025e-06 NRD=0.283333 NRS=0.283333
mX2913_X56_M0 X2913_S1A CL3 VSS VSS MODN L=8e-07 W=1e-06 AD=1.1e-12
AS=1.1e-12
+ PD=3.2e-06 PS=3.2e-06 NRD=0.425 NRS=0.425
mX2913_X56_M1 VSS CL3 X2913_S2A VSS MODN L=3.5e-07 W=1.55e-06 AD=9.04846e-
13
+ AS=1.74375e-12 PD=1.38684e-06 PS=3.8e-06 NRD=0.274194 NRS=0.274194
mX2913_X56_M2 X2913_S3A X2913_S2A VSS VSS MODN L=3.5e-07 W=1.3e-06
+ AD=7.475e-13 AS=7.58904e-13 PD=1.15e-06 PS=1.16316e-06 NRD=0.326923
+ NRS=0.326923
mX2913_X56_M3 VSS X2913_S2A X2913_S3A VSS MODN L=3.5e-07 W=1.3e-06
+ AD=1.5925e-12 AS=7.475e-13 PD=3.75e-06 PS=1.15e-06 NRD=0.326923
NRS=0.326923
mX2913_X62_M0 12 X2913_D4 VSS VSS MODN L=3.5e-07 W=3e-06 AD=3.225e-12
+ AS=3.225e-12 PD=5.15e-06 PS=5.15e-06 NRD=0.141667 NRS=0.141667
mX2913_X95_M0 X2913_S1B CL3 VSS VSS MODN L=8e-07 W=1e-06 AD=1.1e-12
AS=1.1e-12
+ PD=3.2e-06 PS=3.2e-06 NRD=0.425 NRS=0.425
mX2913_X95_M1 VSS CL3 X2913_S2B VSS MODN L=3.5e-07 W=1.55e-06 AD=9.04846e-
13
+ AS=1.74375e-12 PD=1.38684e-06 PS=3.8e-06 NRD=0.274194 NRS=0.274194
mX2913_X95_M2 X2913_S3B X2913_S2B VSS VSS MODN L=3.5e-07 W=1.3e-06
+ AD=7.475e-13 AS=7.58904e-13 PD=1.15e-06 PS=1.16316e-06 NRD=0.326923
+ NRS=0.326923
mX2913_X95_M3 VSS X2913_S2B X2913_S3B VSS MODN L=3.5e-07 W=1.3e-06
+ AD=1.5925e-12 AS=7.475e-13 PD=3.75e-06 PS=1.15e-06 NRD=0.326923
NRS=0.326923
mX2913_X119_M0 X2913_X119_7 X2913_D2 X2913_34 VSS MODN L=3.5e-07 W=1e-06
+ AD=5.875e-13 AS=1.075e-12 PD=1.175e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2913_X119_M1 VSS X2913_Q1 X2913_X119_7 VSS MODN L=3.5e-07 W=1e-06 AD=1e-
12
+ AS=5.875e-13 PD=3e-06 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_X119_M2 VSS X2913_Q1 X2913_35 VSS MODN L=3.5e-07 W=1e-06 AD=6.1e-13
+ AS=1.175e-12 PD=1.12e-06 PS=3.35e-06 NRD=0.425 NRS=0.425
mX2913_X119_M3 X2913_D2 X2913_35 VSS VSS MODN L=3.5e-07 W=1.5e-06

```

```

+ AD=7.6875e-13 AS=9.15e-13 PD=1.025e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX2913_X119_M4 VSS X2913_35 X2913_D2 VSS MODN L=3.5e-07 W=1.5e-06
AD=1.425e-12
+ AS=7.6875e-13 PD=3.4e-06 PS=1.025e-06 NRD=0.283333 NRS=0.283333
mX2913_X120_M0 X2913_Q1 X2913_D1 VSS VSS MODN L=3.5e-07 W=3e-06 AD=3.225e-
12
+ AS=3.225e-12 PD=5.15e-06 PS=5.15e-06 NRD=0.141667 NRS=0.141667
mX2913_X130_M0 X2913_X130_7 X2913_D1 X2913_38 VSS MODN L=3.5e-07 W=1e-06
+ AD=5.875e-13 AS=1.075e-12 PD=1.175e-06 PS=3.15e-06 NRD=0.425 NRS=0.425
mX2913_X130_M1 VSS OUTS3 X2913_X130_7 VSS MODN L=3.5e-07 W=1e-06 AD=1e-12
+ AS=5.875e-13 PD=3e-06 PS=1.175e-06 NRD=0.425 NRS=0.425
mX2913_X130_M2 VSS OUTS3 X2913_39 VSS MODN L=3.5e-07 W=1e-06 AD=6.1e-13
+ AS=1.175e-12 PD=1.12e-06 PS=3.35e-06 NRD=0.425 NRS=0.425
mX2913_X130_M3 X2913_D1 X2913_39 VSS VSS MODN L=3.5e-07 W=1.5e-06
+ AD=7.6875e-13 AS=9.15e-13 PD=1.025e-06 PS=1.68e-06 NRD=0.283333
NRS=0.283333
mX2913_X130_M4 VSS X2913_39 X2913_D1 VSS MODN L=3.5e-07 W=1.5e-06
AD=1.425e-12
+ AS=7.6875e-13 PD=3.4e-06 PS=1.025e-06 NRD=0.283333 NRS=0.283333
mX2913_X139_M0 X2913_Q2 X2913_D2 VSS VSS MODN L=3.5e-07 W=3e-06 AD=3.225e-
12
+ AS=3.225e-12 PD=5.15e-06 PS=5.15e-06 NRD=0.141667 NRS=0.141667
mX3798_M0 X3798_4 12 VSS VSS MODN L=3.5e-07 W=2e-06 AD=2.15e-12 AS=2.15e-12
+ PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX3798_M1 X3798_5 X3798_4 VSS VSS MODN L=3.5e-07 W=6e-06 AD=6.45e-12
+ AS=6.45e-12 PD=8.15e-06 PS=8.15e-06 NRD=0.0708333 NRS=0.0708333
mX3798_M2 X3798_6 X3798_5 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=1.475e-11
+ AS=1.65e-11 PD=1.25e-05 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3798_M3 VSS X3798_5 X3798_6 VSS MODN L=3.5e-07 W=3e-06 AD=3.15e-12
+ AS=2.95e-12 PD=5.1e-06 PS=2.5e-06 NRD=0.141667 NRS=0.141667
mX3798_M4 OUT3 X3798_6 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3798_M5 VSS X3798_6 OUT3 VSS MODN L=3.5e-07 W=1.5e-05 AD=1.125e-11
+ AS=8.25e-12 PD=1.5e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M6 OUT3 X3798_6 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=1.29375e-11
+ AS=1.125e-11 PD=5.75e-06 PS=1.5e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M7 VSS X3798_6 OUT3 VSS MODN L=3.5e-07 W=9e-06 AD=9.45e-12
+ AS=7.7625e-12 PD=1.11e-05 PS=3.45e-06 NRD=0.0472222 NRS=0.0472222
mX3798_M8 X3798_4 12 VDDB VDDB MODP L=3.5e-07 W=4e-06 AD=4.4e-12 AS=4.2e-12
+ PD=6.2e-06 PS=6.1e-06 NRD=0.10625 NRS=0.10625
mX3798_M9 X3798_5 X3798_4 VDDB VDDB MODP L=3.5e-07 W=1.2e-05 AD=1.32e-11
+ AS=1.32e-11 PD=1.42e-05 PS=1.42e-05 NRD=0.0354167 NRS=0.0354167
mX3798_M10 X3798_6 X3798_5 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3798_M11 VDDB X3798_5 X3798_6 VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.35e-11
+ AS=8.25e-12 PD=8.57143e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M12 X3798_6 X3798_5 VDDB VDDB MODP L=3.5e-07 W=6e-06 AD=6.3e-12
+ AS=5.4e-12 PD=8.1e-06 PS=3.42857e-06 NRD=0.0708333 NRS=0.0708333
mX3798_M13 OUT3 X3798_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3798_M14 VDDB X3798_6 OUT3 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M15 OUT3 X3798_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M16 VDDB X3798_6 OUT3 VDDB MODP L=3.5e-07 W=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M17 OUT3 X3798_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.125e-11
+ AS=8.25e-12 PD=1.5e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M18 VDDB X3798_6 OUT3 VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.2e-11
+ AS=1.125e-11 PD=1.6e-06 PS=1.5e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M19 OUT3 X3798_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.45e-11
+ AS=1.2e-11 PD=1.26667e-05 PS=1.6e-06 NRD=0.0283333 NRS=0.0283333
mX3798_M20 VDDB X3798_6 OUT3 VDDB MODP L=3.5e-07 W=3e-06 AD=3.15e-12
+ AS=2.9e-12 PD=5.1e-06 PS=2.53333e-06 NRD=0.141667 NRS=0.141667
mX3803_M0 X3803_4 17 VSS VSS MODN L=3.5e-07 W=2e-06 AD=2.15e-12 AS=2.15e-12
+ PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX3803_M1 X3803_5 X3803_4 VSS VSS MODN L=3.5e-07 W=6e-06 AD=6.45e-12
+ AS=6.45e-12 PD=8.15e-06 PS=8.15e-06 NRD=0.0708333 NRS=0.0708333
mX3803_M2 X3803_6 X3803_5 VSS VSS MODN L=3.5e-07 W=1.5e-05 AD=1.475e-11

```

```

+ AS=1.65e-11 PD=1.25e-05 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3803_M3 VSS X3803_5 X3803_6 VSS MODN L=3.5e-07 w=3e-06 AD=3.15e-12
+ AS=2.95e-12 PD=5.1e-06 PS=2.5e-06 NRD=0.141667 NRS=0.141667
mX3803_M4 OUT1 X3803_6 VSS VSS MODN L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3803_M5 VSS X3803_6 OUT1 VSS MODN L=3.5e-07 w=1.5e-05 AD=1.125e-11
+ AS=8.25e-12 PD=1.5e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M6 OUT1 X3803_6 VSS VSS MODN L=3.5e-07 w=1.5e-05 AD=1.29375e-11
+ AS=1.125e-11 PD=5.75e-06 PS=1.5e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M7 VSS X3803_6 OUT1 VSS MODN L=3.5e-07 w=9e-06 AD=9.45e-12
+ AS=7.7625e-12 PD=1.11e-05 PS=3.45e-06 NRD=0.0472222 NRS=0.0472222
mX3803_M8 X3803_4 17 VDDB VDDB MODP L=3.5e-07 w=4e-06 AD=4.4e-12 AS=4.2e-12
+ PD=6.2e-06 PS=6.1e-06 NRD=0.10625 NRS=0.10625
mX3803_M9 X3803_5 X3803_4 VDDB VDDB MODP L=3.5e-07 w=1.2e-05 AD=1.32e-11
+ AS=1.32e-11 PD=1.42e-05 PS=1.42e-05 NRD=0.0354167 NRS=0.0354167
mX3803_M10 X3803_6 X3803_5 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3803_M11 VDDB X3803_5 X3803_6 VDDB MODP L=3.5e-07 w=1.5e-05 AD=1.35e-11
+ AS=8.25e-12 PD=8.57143e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M12 X3803_6 X3803_5 VDDB VDDB MODP L=3.5e-07 w=6e-06 AD=6.3e-12
+ AS=5.4e-12 PD=8.1e-06 PS=3.42857e-06 NRD=0.0708333 NRS=0.0708333
mX3803_M13 OUT1 X3803_6 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3803_M14 VDDB X3803_6 OUT1 VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M15 OUT1 X3803_6 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M16 VDDB X3803_6 OUT1 VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M17 OUT1 X3803_6 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=1.125e-11
+ AS=8.25e-12 PD=1.5e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M18 VDDB X3803_6 OUT1 VDDB MODP L=3.5e-07 w=1.5e-05 AD=1.2e-11
+ AS=1.125e-11 PD=1.6e-06 PS=1.5e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M19 OUT1 X3803_6 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=1.45e-11
+ AS=1.2e-11 PD=1.26667e-05 PS=1.6e-06 NRD=0.0283333 NRS=0.0283333
mX3803_M20 VDDB X3803_6 OUT1 VDDB MODP L=3.5e-07 w=3e-06 AD=3.15e-12
+ AS=2.9e-12 PD=5.1e-06 PS=2.53333e-06 NRD=0.141667 NRS=0.141667
mX3804_M0 X3804_4 18 VSS VSS MODN L=3.5e-07 w=2e-06 AD=2.15e-12 AS=2.15e-12
+ PD=4.15e-06 PS=4.15e-06 NRD=0.2125 NRS=0.2125
mX3804_M1 X3804_5 X3804_4 VSS VSS MODN L=3.5e-07 w=6e-06 AD=6.45e-12
+ AS=6.45e-12 PD=8.15e-06 PS=8.15e-06 NRD=0.0708333 NRS=0.0708333
mX3804_M2 X3804_6 X3804_5 VSS VSS MODN L=3.5e-07 w=1.5e-05 AD=1.475e-11
+ AS=1.65e-11 PD=1.25e-05 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3804_M3 VSS X3804_5 X3804_6 VSS MODN L=3.5e-07 w=3e-06 AD=3.15e-12
+ AS=2.95e-12 PD=5.1e-06 PS=2.5e-06 NRD=0.141667 NRS=0.141667
mX3804_M4 OUT2 X3804_6 VSS VSS MODN L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3804_M5 VSS X3804_6 OUT2 VSS MODN L=3.5e-07 w=1.5e-05 AD=1.125e-11
+ AS=8.25e-12 PD=1.5e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M6 OUT2 X3804_6 VSS VSS MODN L=3.5e-07 w=1.5e-05 AD=1.29375e-11
+ AS=1.125e-11 PD=5.75e-06 PS=1.5e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M7 VSS X3804_6 OUT2 VSS MODN L=3.5e-07 w=9e-06 AD=9.45e-12
+ AS=7.7625e-12 PD=1.11e-05 PS=3.45e-06 NRD=0.0472222 NRS=0.0472222
mX3804_M8 X3804_4 18 VDDB VDDB MODP L=3.5e-07 w=4e-06 AD=4.4e-12 AS=4.2e-12
+ PD=6.2e-06 PS=6.1e-06 NRD=0.10625 NRS=0.10625
mX3804_M9 X3804_5 X3804_4 VDDB VDDB MODP L=3.5e-07 w=1.2e-05 AD=1.32e-11
+ AS=1.32e-11 PD=1.42e-05 PS=1.42e-05 NRD=0.0354167 NRS=0.0354167
mX3804_M10 X3804_6 X3804_5 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3804_M11 VDDB X3804_5 X3804_6 VDDB MODP L=3.5e-07 w=1.5e-05 AD=1.35e-11
+ AS=8.25e-12 PD=8.57143e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M12 X3804_6 X3804_5 VDDB VDDB MODP L=3.5e-07 w=6e-06 AD=6.3e-12
+ AS=5.4e-12 PD=8.1e-06 PS=3.42857e-06 NRD=0.0708333 NRS=0.0708333
mX3804_M13 OUT2 X3804_6 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=1.65e-11 PD=1.1e-06 PS=1.72e-05 NRD=0.0283333 NRS=0.0283333
mX3804_M14 VDDB X3804_6 OUT2 VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M15 OUT2 X3804_6 VDDB VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12
+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M16 VDDB X3804_6 OUT2 VDDB MODP L=3.5e-07 w=1.5e-05 AD=8.25e-12

```

```

+ AS=8.25e-12 PD=1.1e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M17 OUT2 X3804_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.125e-11
+ AS=8.25e-12 PD=1.5e-06 PS=1.1e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M18 VDDB X3804_6 OUT2 VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.2e-11
+ AS=1.125e-11 PD=1.6e-06 PS=1.5e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M19 OUT2 X3804_6 VDDB VDDB MODP L=3.5e-07 W=1.5e-05 AD=1.45e-11
+ AS=1.2e-11 PD=1.26667e-05 PS=1.6e-06 NRD=0.0283333 NRS=0.0283333
mX3804_M20 VDDB X3804_6 OUT2 VDDB MODP L=3.5e-07 W=3e-06 AD=3.15e-12
+ AS=2.9e-12 PD=5.1e-06 PS=2.53333e-06 NRD=0.141667 NRS=0.141667
C_29 VDD2 0 891.38f
C_58 VDD3 0 843.216f
C_91 VDD1 0 1.02267p
C_122 SM 0 647.322f
C_152 VDDB 0 5.37418p
C_156 OUT1 0 399.412f
C_160 OUT2 0 397.174f
C_164 OUT3 0 426.026f
C_172 IN 0 465.86f
C_190 CL2 0 29.5534f
C_204 12 0 2.26134f
C_212 OUTS1 0 1.23085f
C_239 CL1 0 112.485f
C_255 CL3 0 92.8516f
C_270 OUTS3 0 2.32411f
C_277 17 0 5.77287f
C_284 18 0 5.94326f
C_296 OUTS2 0 4.45201f
C_301 X5_4 0 0.536363f
C_306 X5_5 0 1.18107f
C_311 X5_6 0 1.60805f
C_316 X58_4 0 0.536363f
C_321 X58_5 0 1.18107f
C_326 X58_6 0 1.60805f
C_331 X59_4 0 0.536363f
C_336 X59_5 0 1.18107f
C_341 X59_6 0 1.60805f
C_350 X1385_7 0 0.0778866f
C_357 X1385_8 0 0.405138f
C_369 X1385_9 0 2.11468f
C_379 X1385_10 0 1.60013f
C_391 X1385_11 0 2.35105f
C_398 X1385_12 0 0.809932f
C_405 X1385_13 0 0.289675f
C_412 X1385_14 0 1.88677f
C_422 X1385_15 0 1.39046f
C_430 X1385_16 0 0.916239f
C_438 X1385_17 0 0.803681f
C_444 X1385_18 0 0.391567f
C_450 X1385_19 0 0.42652f
C_461 X1385_20 0 3.76665f
C_468 X1385_21 0 1.59919f
C_475 X1385_22 0 1.99883f
C_481 X1385_X112_4 0 0.572461f
C_487 X1385_X112_5 0 0.383034f
C_494 X1385_X193_4 0 0.55172f
C_500 X1385_X193_5 0 0.394375f
C_506 X1385_X212_4 0 0.581088f
C_512 X1385_X212_5 0 0.394375f
C_521 X2420_7 0 1.53511f
C_528 X2420_8 0 0.248284f
C_543 X2420_9 0 1.28124f
C_557 X2420_10 0 2.35623f
C_575 X2420_11 0 2.44761f
C_584 X2420_12 0 2.48753f
C_599 X2420_13 0 2.28881f
C_609 X2420_14 0 1.0295f
C_620 X2420_15 0 1.60542f
C_631 X2420_16 0 1.11683f
C_642 X2420_17 0 0.450309f
C_650 X2420_18 0 2.10029f

```

c_660 x2420_19 0 1.46121f
 c_669 x2420_20 0 1.01094f
 c_675 x2420_21 0 0.378919f
 c_681 x2420_22 0 0.521621f
 c_689 x2420_23 0 0.373199f
 c_695 x2420_24 0 0.372408f
 c_705 x2420_25 0 0.546513f
 c_716 x2420_x71_4 0 0.581999f
 c_723 x2420_x71_5 0 0.400656f
 c_729 x2420_x83_6 0 0.351759f
 c_735 x2420_x119_6 0 0.353173f
 c_741 x2420_x169_5 0 0.586233f
 c_747 x2420_x169_6 0 0.400656f
 c_753 x2420_x184_5 0 0.581086f
 c_759 x2420_x184_6 0 0.381671f
 c_773 x2913_7 0 1.53511f
 c_788 x2913_Q3 0 2.33212f
 c_805 x2913_Q2 0 2.30857f
 c_813 x2913_S3B 0 0.779814f
 c_821 x2913_D3 0 1.14045f
 c_829 x2913_D4 0 1.13355f
 c_836 x2913_S1A 0 0.356716f
 c_848 x2913_Q1 0 2.38035f
 c_857 x2913_S1B 0 0.383764f
 c_867 x2913_D1 0 0.966246f
 c_875 x2913_D2 0 1.13497f
 c_881 x2913_MC 0 0.123643f
 c_889 x2913_S2A 0 0.882628f
 c_897 x2913_S3A 0 0.204287f
 c_904 x2913_S2B 0 0.920013f
 c_914 x2913_26 0 0.615262f
 c_922 x2913_27 0 0.909635f
 c_931 x2913_30 0 0.615262f
 c_939 x2913_31 0 0.909635f
 c_948 x2913_34 0 0.609891f
 c_955 x2913_35 0 0.901745f
 c_964 x2913_38 0 0.592139f
 c_971 x2913_39 0 0.903568f
 c_976 x3798_4 0 0.538053f
 c_981 x3798_5 0 1.13555f
 c_986 x3798_6 0 2.03043f
 c_991 x3803_4 0 0.538053f
 c_996 x3803_5 0 1.10771f
 c_1001 x3803_6 0 1.9791f
 c_1006 x3804_4 0 0.538053f
 c_1011 x3804_5 0 1.13555f
 c_1016 x3804_6 0 2.03043f
 c_1125 vss 0 4.88837p

cc_1 SM VDD2 306.034f
 cc_2 CL2 VDD2 13.1071f
 cc_3 CL1 VDD2 27.3604f
 cc_4 18 VDD2 0.604478f
 cc_5 OUTS2 VDD2 1.50051f
 cc_6 x1385_7 VDD2 0.721515f
 cc_7 x1385_8 VDD2 1.03148f
 cc_8 x1385_9 VDD2 1.31725f
 cc_9 x1385_10 VDD2 1.59647f
 cc_10 x1385_11 VDD2 1.36943f
 cc_11 x1385_12 VDD2 0.195493f
 cc_12 x1385_13 VDD2 0.593382f
 cc_13 x1385_14 VDD2 0.749668f
 cc_14 x1385_15 VDD2 0.898957f
 cc_15 x1385_16 VDD2 0.195261f
 cc_16 x1385_17 VDD2 0.197151f
 cc_17 x1385_18 VDD2 0.622535f
 cc_18 x1385_19 VDD2 0.63606f
 cc_19 x1385_20 VDD2 2.69363f
 cc_20 x1385_21 VDD2 1.03811f
 cc_21 x1385_22 VDD2 0.995487f

```

cc_22 X1385_X112_4 VDD2 0.0739094f
cc_23 X1385_X112_5 VDD2 0.978811f
cc_24 X1385_X193_4 VDD2 0.0739094f
cc_25 X1385_X193_5 VDD2 0.978811f
cc_26 X1385_X212_4 VDD2 0.0739094f
cc_27 X1385_X212_5 VDD2 0.978811f
cc_28 SM VDD3 61.9327f
cc_29 12 VDD3 4.56184f
cc_30 CL3 VDD3 24.6174f
cc_31 OUTS3 VDD3 3.17778f
cc_32 X2913_7 VDD3 2.57973f
cc_33 X2913_Q3 VDD3 3.91766f
cc_34 X2913_Q2 VDD3 4.13651f
cc_35 X2913_S3B VDD3 1.35717f
cc_36 X2913_D3 VDD3 0.951891f
cc_37 X2913_D4 VDD3 0.958104f
cc_38 X2913_S1A VDD3 0.866947f
cc_39 X2913_Q1 VDD3 1.80088f
cc_40 X2913_S1B VDD3 0.851749f
cc_41 X2913_D1 VDD3 1.0405f
cc_42 X2913_D2 VDD3 1.03665f
cc_43 X2913_MC VDD3 1.00414f
cc_44 X2913_S2A VDD3 0.600816f
cc_45 X2913_S3A VDD3 0.828154f
cc_46 X2913_S2B VDD3 0.602796f
cc_47 X2913_26 VDD3 0.395497f
cc_48 X2913_27 VDD3 0.62872f
cc_49 X2913_30 VDD3 0.397478f
cc_50 X2913_31 VDD3 0.625521f
cc_51 X2913_34 VDD3 0.402848f
cc_52 X2913_35 VDD3 0.732357f
cc_53 X2913_38 VDD3 0.401479f
cc_54 X2913_39 VDD3 0.635199f
cc_55 SM VDD1 1.18512f
cc_56 OUTS1 VDD1 1.52037f
cc_57 CL1 VDD1 28.2882f
cc_58 17 VDD1 0.802132f
cc_59 X2420_7 VDD1 0.498182f
cc_60 X2420_8 VDD1 1.50723f
cc_61 X2420_9 VDD1 3.48232f
cc_62 X2420_10 VDD1 1.40685f
cc_63 X2420_11 VDD1 1.12825f
cc_64 X2420_12 VDD1 1.84999f
cc_65 X2420_13 VDD1 0.295303f
cc_66 X2420_14 VDD1 1.28183f
cc_67 X2420_15 VDD1 0.792387f
cc_68 X2420_16 VDD1 0.273633f
cc_69 X2420_17 VDD1 1.15985f
cc_70 X2420_18 VDD1 1.01689f
cc_71 X2420_19 VDD1 1.64059f
cc_72 X2420_20 VDD1 1.19398f
cc_73 X2420_21 VDD1 0.940162f
cc_74 X2420_22 VDD1 0.223862f
cc_75 X2420_23 VDD1 1.01002f
cc_76 X2420_24 VDD1 0.99658f
cc_77 X2420_25 VDD1 0.232168f
cc_78 X2420_X71_4 VDD1 0.0729827f
cc_79 X2420_X71_5 VDD1 0.988718f
cc_80 X2420_X83_6 VDD1 0.968929f
cc_81 X2420_X119_6 VDD1 1.04631f
cc_82 X2420_X169_5 VDD1 0.0732021f
cc_83 X2420_X169_6 VDD1 0.985554f
cc_84 X2420_X184_5 VDD1 0.0751074f
cc_85 X2420_X184_6 VDD1 0.987884f
cc_86 CL2 SM 6.25967f
cc_87 12 SM 0.0679342f
cc_88 CL3 SM 6.053f
cc_89 OUTS3 SM 0.0190645f
cc_90 OUTS2 SM 0.170854f
cc_91 X1385_9 SM 0.0361164f

```


cc_92 X1385_11 SM 4.58187e-24
 cc_93 X1385_20 SM 0.085205f
 cc_94 X2420_9 SM 0.0331538f
 cc_95 X2420_10 SM 0.214003f
 cc_96 X2420_11 SM 0.416718f
 cc_97 X2420_16 SM 0.0308971f
 cc_98 X2420_17 SM 0.662048f
 cc_99 X2420_19 SM 0.173931f
 cc_100 X2420_33 SM 0.0364012f
 cc_101 X2913_7 SM 0.0722661f
 cc_102 X2913_Q3 SM 0.00668187f
 cc_103 X2913_Q2 SM 0.407034f
 cc_104 X2913_Q1 SM 0.34173f
 cc_105 X2913_D1 SM 1.0116f
 cc_106 X2913_D2 SM 0.0187279f
 cc_107 X2913_23 SM 0.0394735f
 cc_108 X2913_24 SM 0.0477258f
 cc_109 X2913_25 SM 0.0401036f
 cc_110 X2913_38 SM 0.117765f
 cc_111 X2913_39 SM 0.0893746f
 cc_112 OUT1 VDDDB 16.3648f
 cc_113 OUT2 VDDDB 65.096f
 cc_114 OUT3 VDDDB 62.9956f
 cc_115 IN VDDDB 19.7948f
 cc_116 CL2 VDDDB 11.9281f
 cc_117 12 VDDDB 0.651061f
 cc_118 CL1 VDDDB 11.9286f
 cc_119 CL3 VDDDB 29.1751f
 cc_120 17 VDDDB 0.658366f
 cc_121 18 VDDDB 0.658366f
 cc_122 X5_4 VDDDB 3.07146f
 cc_123 X5_5 VDDDB 4.43704f
 cc_124 X5_6 VDDDB 10.9809f
 cc_125 X58_4 VDDDB 3.07146f
 cc_126 X58_5 VDDDB 4.43704f
 cc_127 X58_6 VDDDB 10.9809f
 cc_128 X59_4 VDDDB 3.07146f
 cc_129 X59_5 VDDDB 4.43704f
 cc_130 X59_6 VDDDB 10.9809f
 cc_131 X3798_4 VDDDB 1.6199f
 cc_132 X3798_5 VDDDB 3.84285f
 cc_133 X3798_6 VDDDB 12.2828f
 cc_134 X3803_4 VDDDB 1.6199f
 cc_135 X3803_5 VDDDB 3.84285f
 cc_136 X3803_6 VDDDB 12.2828f
 cc_137 X3804_4 VDDDB 1.6199f
 cc_138 X3804_5 VDDDB 3.84285f
 cc_139 X3804_6 VDDDB 12.2828f
 cc_140 X3803_6 OUT1 2.45827f
 cc_141 X3804_6 OUT2 2.45827f
 cc_142 X3798_6 OUT3 2.45827f
 cc_143 CL1 IN 1.87693f
 cc_144 CL3 IN 0.248798f
 cc_145 X5_4 IN 0.353276f
 cc_146 X58_4 IN 0.353276f
 cc_147 X59_4 IN 0.353276f
 cc_148 OUTS2 CL2 0.00495762f
 cc_149 X59_6 CL2 2.14859f
 cc_150 X1385_7 CL2 0.00278851f
 cc_151 X1385_8 CL2 0.119105f
 cc_152 X1385_12 CL2 0.195518f
 cc_153 X1385_13 CL2 0.103168f
 cc_154 X1385_14 CL2 0.177065f
 cc_155 X1385_15 CL2 0.16935f
 cc_156 X1385_16 CL2 0.244326f
 cc_157 X1385_17 CL2 0.186713f
 cc_158 X1385_18 CL2 0.0538123f
 cc_159 X1385_19 CL2 0.0172333f
 cc_160 X1385_20 CL2 0.0247979f
 cc_161 X2913_7 12 0.320458f

cc_162 X2913_Q3 12 0.725184f
 cc_163 X2913_Q2 12 0.0946742f
 cc_164 X2913_D3 12 0.15141f
 cc_165 X2913_D4 12 0.261776f
 cc_166 X2913_Q1 12 0.0399497f
 cc_167 X2913_27 12 8.24863e-20
 cc_168 X2913_31 12 0.00196754f
 cc_169 X3798_4 12 0.25201f
 cc_170 CL1 OUTS1 0.309443f
 cc_171 X2420_12 OUTS1 0.0929963f
 cc_172 X2420_20 OUTS1 0.0489018f
 cc_173 X2420_22 OUTS1 0.0979879f
 cc_174 X2420_X83_6 OUTS1 0.214512f
 cc_175 X5_6 CL1 2.14859f
 cc_176 X2420_7 CL1 0.154115f
 cc_177 X2420_8 CL1 0.0724699f
 cc_178 X2420_9 CL1 0.0441961f
 cc_179 X2420_11 CL1 0.0430241f
 cc_180 X2420_12 CL1 0.207055f
 cc_181 X2420_13 CL1 0.276675f
 cc_182 X2420_14 CL1 0.418299f
 cc_183 X2420_15 CL1 0.243674f
 cc_184 X2420_16 CL1 0.0304101f
 cc_185 X2420_17 CL1 1.40317e-19
 cc_186 X2420_20 CL1 0.408922f
 cc_187 X2420_21 CL1 0.285789f
 cc_188 X2420_22 CL1 0.221167f
 cc_189 X2420_23 CL1 0.237153f
 cc_190 X2420_24 CL1 0.245228f
 cc_191 X2420_25 CL1 0.285827f
 cc_192 X2420_28 CL1 0.0194659f
 cc_193 X2420_X83_6 CL1 0.409693f
 cc_194 X2420_X119_6 CL1 0.398426f
 cc_195 OUTS3 CL3 0.207141f
 cc_196 X58_6 CL3 2.14859f
 cc_197 X2913_S3B CL3 0.0192575f
 cc_198 X2913_S1A CL3 0.277778f
 cc_199 X2913_Q1 CL3 0.0162875f
 cc_200 X2913_S1B CL3 0.216572f
 cc_201 X2913_D1 CL3 6.94934e-24
 cc_202 X2913_S2A CL3 0.715714f
 cc_203 X2913_S3A CL3 0.141927f
 cc_204 X2913_S2B CL3 0.21045f
 cc_205 X2913_S3B OUTS3 0.550133f
 cc_206 X2913_S1A OUTS3 0.354536f
 cc_207 X2913_S1B OUTS3 0.108021f
 cc_208 X2913_D1 OUTS3 0.143148f
 cc_209 X2913_MC OUTS3 0.050152f
 cc_210 X2913_S2A OUTS3 0.0988158f
 cc_211 X2913_S3A OUTS3 0.108777f
 cc_212 X2913_S2B OUTS3 0.0640456f
 cc_213 X2913_38 OUTS3 0.217406f
 cc_214 X2913_39 OUTS3 0.26758f
 cc_215 X2420_10 17 0.0886362f
 cc_216 X2420_15 17 1.03295e-23
 cc_217 X3803_4 17 0.25154f
 cc_218 X1385_10 18 0.208899f
 cc_219 X1385_11 18 0.00119928f
 cc_220 X3804_4 18 0.25154f
 cc_221 X1385_9 OUTS2 0.246654f
 cc_222 X1385_16 OUTS2 0.00271728f
 cc_223 X1385_17 OUTS2 2.63813e-21
 cc_224 X1385_18 OUTS2 0.512288f
 cc_225 X1385_19 OUTS2 0.119414f
 cc_226 X1385_X112_4 OUTS2 0.396134f
 cc_227 X1385_X112_5 OUTS2 0.228667f
 cc_228 X5_5 X5_4 0.571725f
 cc_229 X5_6 X5_5 1.06809f
 cc_230 X58_5 X58_4 0.571725f
 cc_231 X58_6 X58_5 1.06809f

```

cc_232 x59_5 x59_4 0.571725f
cc_233 x59_6 x59_5 1.06809f
cc_234 x1385_12 x1385_7 0.0026389f
cc_235 x1385_13 x1385_7 0.378927f
cc_236 x1385_15 x1385_7 0.106727f
cc_237 x1385_16 x1385_7 1.95306e-21
cc_238 x1385_20 x1385_7 0.368663f
cc_239 x1385_14 x1385_8 0.0698161f
cc_240 x1385_15 x1385_8 0.253664f
cc_241 x1385_17 x1385_8 0.084435f
cc_242 x1385_10 x1385_9 1.23272e-23
cc_243 x1385_11 x1385_9 0.197033f
cc_244 x1385_20 x1385_9 0.128126f
cc_245 x1385_21 x1385_9 0.086521f
cc_246 x1385_x112_4 x1385_9 0.569086f
cc_247 x1385_x112_5 x1385_9 0.556842f
cc_248 x1385_x193_4 x1385_9 1.75885e-21
cc_249 x1385_11 x1385_10 0.184729f
cc_250 x1385_20 x1385_10 0.0437547f
cc_251 x1385_22 x1385_10 0.115795f
cc_252 x1385_x212_4 x1385_10 0.5141f
cc_253 x1385_x212_5 x1385_10 0.372077f
cc_254 x1385_20 x1385_11 0.0995509f
cc_255 x1385_21 x1385_11 0.348759f
cc_256 x1385_22 x1385_11 0.0883471f
cc_257 x1385_x193_4 x1385_11 0.552657f
cc_258 x1385_x193_5 x1385_11 0.372077f
cc_259 x1385_13 x1385_12 0.168155f
cc_260 x1385_14 x1385_12 0.187634f
cc_261 x1385_20 x1385_13 0.257685f
cc_262 x1385_15 x1385_14 0.0562499f
cc_263 x1385_16 x1385_15 0.297122f
cc_264 x1385_17 x1385_15 0.0293015f
cc_265 x1385_20 x1385_15 0.0495991f
cc_266 x1385_18 x1385_16 0.175426f
cc_267 x1385_19 x1385_17 0.213262f
cc_268 x1385_x193_4 x1385_21 0.487136f
cc_269 x1385_x193_5 x1385_21 0.240796f
cc_270 x1385_x212_4 x1385_22 0.375533f
cc_271 x1385_x212_5 x1385_22 0.240796f
cc_272 x1385_x112_5 x1385_x112_4 0.180904f
cc_273 x1385_x193_5 x1385_x193_4 0.194323f
cc_274 x1385_x212_5 x1385_x212_4 0.194323f
cc_275 x2420_13 x2420_7 0.468252f
cc_276 x2420_14 x2420_7 1.01878e-19
cc_277 x2420_15 x2420_7 3.40265e-19
cc_278 x2420_20 x2420_7 0.490011f
cc_279 x2420_21 x2420_7 0.337012f
cc_280 x2420_14 x2420_8 0.149783f
cc_281 x2420_22 x2420_8 0.0778919f
cc_282 x2420_x119_6 x2420_8 0.225361f
cc_283 x2420_10 x2420_9 4.58187e-24
cc_284 x2420_11 x2420_9 0.944053f
cc_285 x2420_12 x2420_9 0.208839f
cc_286 x2420_13 x2420_9 0.305835f
cc_287 x2420_16 x2420_9 8.54515e-19
cc_288 x2420_17 x2420_9 0.604081f
cc_289 x2420_23 x2420_9 0.0783451f
cc_290 x2420_25 x2420_9 0.053179f
cc_291 x2420_x71_4 x2420_9 0.53397f
cc_292 x2420_x71_5 x2420_9 0.345818f
cc_293 x2420_11 x2420_10 0.0594269f
cc_294 x2420_15 x2420_10 7.23398e-20
cc_295 x2420_16 x2420_10 2.40373e-24
cc_296 x2420_17 x2420_10 0.0896506f
cc_297 x2420_18 x2420_10 0.289631f
cc_298 x2420_19 x2420_10 0.0707129f
cc_299 x2420_x169_5 x2420_10 0.515426f
cc_300 x2420_x169_6 x2420_10 0.35527f
cc_301 x2420_13 x2420_11 0.286444f

```

cc_302 x2420_16 x2420_11 0.00434767f
 cc_303 x2420_17 x2420_11 0.0851469f
 cc_304 x2420_18 x2420_11 0.035374f
 cc_305 x2420_19 x2420_11 1.52033f
 cc_306 x2420_23 x2420_11 0.0850962f
 cc_307 x2420_25 x2420_11 0.191276f
 cc_308 x2420_33 x2420_11 0.0414693f
 cc_309 x2420_34 x2420_11 0.0297314f
 cc_310 x2420_x184_5 x2420_11 0.370238f
 cc_311 x2420_x184_6 x2420_11 0.327739f
 cc_312 x2420_13 x2420_12 0.325239f
 cc_313 x2420_x71_4 x2420_12 0.330955f
 cc_314 x2420_x71_5 x2420_12 0.243607f
 cc_315 x2420_14 x2420_13 0.225937f
 cc_316 x2420_15 x2420_13 0.200572f
 cc_317 x2420_20 x2420_13 0.104439f
 cc_318 x2420_23 x2420_13 0.121154f
 cc_319 x2420_25 x2420_13 7.48517e-26
 cc_320 x2420_x71_4 x2420_13 1.15099e-19
 cc_321 x2420_x71_5 x2420_13 1.29261e-19
 cc_322 x2420_15 x2420_14 0.619642f
 cc_323 x2420_24 x2420_14 0.227462f
 cc_324 x2420_x119_6 x2420_14 0.0920055f
 cc_325 x2420_16 x2420_15 0.218277f
 cc_326 x2420_24 x2420_15 0.352458f
 cc_327 x2420_17 x2420_16 0.0929962f
 cc_328 x2420_25 x2420_16 0.277155f
 cc_329 x2420_19 x2420_17 0.0362391f
 cc_330 x2420_25 x2420_17 0.017748f
 cc_331 x2420_19 x2420_18 0.21257f
 cc_332 x2420_x169_5 x2420_18 0.330955f
 cc_333 x2420_x169_6 x2420_18 0.244657f
 cc_334 x2420_x184_5 x2420_19 0.513641f
 cc_335 x2420_x184_6 x2420_19 0.341265f
 cc_336 x2420_21 x2420_20 0.228366f
 cc_337 x2420_x83_6 x2420_20 0.244912f
 cc_338 x2420_25 x2420_23 0.229721f
 cc_339 x2420_x71_5 x2420_x71_4 0.194323f
 cc_340 x2420_x169_6 x2420_x169_5 0.194323f
 cc_341 x2420_x184_6 x2420_x184_5 0.188738f
 cc_342 x2913_Q3 x2913_7 0.662803f
 cc_343 x2913_Q2 x2913_7 0.0991864f
 cc_344 x2913_D4 x2913_7 0.220576f
 cc_345 x2913_Q1 x2913_7 3.83521e-20
 cc_346 x2913_MC x2913_7 0.090798f
 cc_347 x2913_26 x2913_7 0.0864106f
 cc_348 x2913_27 x2913_7 0.0783094f
 cc_349 x2913_28 x2913_7 0.0242018f
 cc_350 x2913_29 x2913_7 0.0222016f
 cc_351 x2913_Q2 x2913_Q3 0.170124f
 cc_352 x2913_D3 x2913_Q3 0.322347f
 cc_353 x2913_D4 x2913_Q3 0.233258f
 cc_354 x2913_26 x2913_Q3 0.220491f
 cc_355 x2913_27 x2913_Q3 0.266691f
 cc_356 x2913_30 x2913_Q3 0.103005f
 cc_357 x2913_31 x2913_Q3 0.085019f
 cc_358 x2913_32 x2913_Q3 0.025202f
 cc_359 x2913_33 x2913_Q3 0.0231192f
 cc_360 x2913_D3 x2913_Q2 0.16126f
 cc_361 x2913_Q1 x2913_Q2 0.60302f
 cc_362 x2913_D1 x2913_Q2 0.00471429f
 cc_363 x2913_D2 x2913_Q2 0.328011f
 cc_364 x2913_30 x2913_Q2 0.214972f
 cc_365 x2913_31 x2913_Q2 0.266691f
 cc_366 x2913_34 x2913_Q2 0.100275f
 cc_367 x2913_35 x2913_Q2 0.085019f
 cc_368 x2913_36 x2913_Q2 0.025202f
 cc_369 x2913_37 x2913_Q2 0.0231192f
 cc_370 x2913_S1B x2913_S3B 0.446678f
 cc_371 x2913_S3A x2913_S3B 0.0486232f

```

cc_372 x2913_s2B x2913_s3B 0.377162f
cc_373 x2913_30 x2913_D3 0.517937f
cc_374 x2913_31 x2913_D3 0.452173f
cc_375 x2913_26 x2913_D4 0.516202f
cc_376 x2913_27 x2913_D4 0.452173f
cc_377 x2913_MC x2913_S1A 0.0766411f
cc_378 x2913_S2A x2913_S1A 0.0915108f
cc_379 x2913_D1 x2913_Q1 0.10445f
cc_380 x2913_D2 x2913_Q1 0.233684f
cc_381 x2913_34 x2913_Q1 0.298164f
cc_382 x2913_35 x2913_Q1 0.266691f
cc_383 x2913_S2A x2913_S1B 6.49099e-24
cc_384 x2913_S3A x2913_S1B 0.0766411f
cc_385 x2913_S2B x2913_S1B 0.09775f
cc_386 x2913_38 x2913_D1 0.501035f
cc_387 x2913_39 x2913_D1 0.430707f
cc_388 x2913_34 x2913_D2 0.51532f
cc_389 x2913_35 x2913_D2 0.452173f
cc_390 x2913_S3A x2913_S2A 0.263221f
cc_391 x2913_27 x2913_26 0.0507933f
cc_392 x2913_31 x2913_30 0.0507933f
cc_393 x2913_35 x2913_34 0.0507933f
cc_394 x2913_39 x2913_38 0.0507933f
cc_395 x3798_5 x3798_4 0.448505f
cc_396 x3798_6 x3798_5 0.977563f
cc_397 x3803_5 x3803_4 0.448505f
cc_398 x3803_6 x3803_5 0.977563f
cc_399 x3804_5 x3804_4 0.448505f
cc_400 x3804_6 x3804_5 0.977563f
cc_401 VSS VDD2 1.89487p
cc_402 VSS VDD3 1.31282p
cc_403 VSS VDD1 2.32942p
cc_404 VSS SM 369.36f
cc_405 VSS VDDb 27.5655p
cc_406 VSS OUT1 6.45532f
cc_407 VSS OUT2 7.71217f
cc_408 VSS OUT3 8.49646f
cc_409 VSS IN 28.2715f
cc_410 VSS CL2 10.1805f
cc_411 VSS 12 0.915399f
cc_412 VSS OUTS1 0.21845f
cc_413 VSS CL1 44.9943f
cc_414 VSS CL3 7.18808f
cc_415 VSS OUTS3 1.03355f
cc_416 VSS 17 0.536885f
cc_417 VSS 18 1.49278f
cc_418 VSS OUTS2 1.43982f
cc_419 VSS x5_4 1.0739f
cc_420 VSS x5_5 1.56484f
cc_421 VSS x5_6 2.86397f
cc_422 VSS x58_4 1.0739f
cc_423 VSS x58_5 1.56484f
cc_424 VSS x58_6 2.86397f
cc_425 VSS x59_4 1.0739f
cc_426 VSS x59_5 1.56484f
cc_427 VSS x59_6 2.86397f
cc_428 VSS x1385_7 0.105704f
cc_429 VSS x1385_8 0.0439365f
cc_430 VSS x1385_9 0.79913f
cc_431 VSS x1385_10 0.347443f
cc_432 VSS x1385_11 1.04351f
cc_433 VSS x1385_12 0.202901f
cc_434 VSS x1385_13 0.117228f
cc_435 VSS x1385_14 0.583118f
cc_436 VSS x1385_15 0.746731f
cc_437 VSS x1385_16 0.11801f
cc_438 VSS x1385_17 0.188564f
cc_439 VSS x1385_18 0.0685792f
cc_440 VSS x1385_19 0.13708f
cc_441 VSS x1385_20 2.65159f

```

```

cc_442 VSS x1385_21 0.414278f
cc_443 VSS x1385_22 0.836288f
cc_444 VSS x1385_x112_4 0.106597f
cc_445 VSS x1385_x112_5 0.0786963f
cc_446 VSS x1385_x193_4 0.10737f
cc_447 VSS x1385_x193_5 0.0810708f
cc_448 VSS x1385_x212_4 0.107207f
cc_449 VSS x1385_x212_5 0.0810708f
cc_450 VSS x2420_7 0.301247f
cc_451 VSS x2420_8 0.0476707f
cc_452 VSS x2420_9 0.257289f
cc_453 VSS x2420_10 1.26948f
cc_454 VSS x2420_11 0.834894f
cc_455 VSS x2420_12 1.02006f
cc_456 VSS x2420_13 2.04832f
cc_457 VSS x2420_14 0.297256f
cc_458 VSS x2420_15 0.489126f
cc_459 VSS x2420_16 1.66582f
cc_460 VSS x2420_17 0.032583f
cc_461 VSS x2420_18 0.817546f
cc_462 VSS x2420_19 0.252189f
cc_463 VSS x2420_20 0.161393f
cc_464 VSS x2420_21 0.0900507f
cc_465 VSS x2420_22 0.168604f
cc_466 VSS x2420_23 0.0944781f
cc_467 VSS x2420_24 0.0884402f
cc_468 VSS x2420_25 0.232598f
cc_469 VSS x2420_x71_4 0.114737f
cc_470 VSS x2420_x71_5 0.0800684f
cc_471 VSS x2420_x83_6 0.0915437f
cc_472 VSS x2420_x119_6 0.0915437f
cc_473 VSS x2420_x169_5 0.112507f
cc_474 VSS x2420_x169_6 0.0834015f
cc_475 VSS x2420_x184_5 0.112265f
cc_476 VSS x2420_x184_6 0.0837913f
cc_477 VSS x2913_7 0.813027f
cc_478 VSS x2913_Q3 0.370181f
cc_479 VSS x2913_Q2 0.834906f
cc_480 VSS x2913_S3B 0.315699f
cc_481 VSS x2913_D3 0.48969f
cc_482 VSS x2913_D4 0.466564f
cc_483 VSS x2913_S1A 0.028172f
cc_484 VSS x2913_Q1 0.946332f
cc_485 VSS x2913_S1B 0.0265876f
cc_486 VSS x2913_D1 0.441865f
cc_487 VSS x2913_D2 0.487743f
cc_488 VSS x2913_MC 0.0801961f
cc_489 VSS x2913_S2A 0.128243f
cc_490 VSS x2913_S3A 0.122314f
cc_491 VSS x2913_S2B 0.132156f
cc_492 VSS x2913_26 0.0677923f
cc_493 VSS x2913_27 0.140305f
cc_494 VSS x2913_30 0.0781758f
cc_495 VSS x2913_31 0.140645f
cc_496 VSS x2913_34 0.0781758f
cc_497 VSS x2913_35 0.140645f
cc_498 VSS x2913_38 0.08568f
cc_499 VSS x2913_39 0.140305f
cc_500 VSS x3798_4 0.601667f
cc_501 VSS x3798_5 1.1169f
cc_502 VSS x3798_6 2.92028f
cc_503 VSS x3803_4 0.601667f
cc_504 VSS x3803_5 1.25204f
cc_505 VSS x3803_6 3.41869f
cc_506 VSS x3804_4 0.601667f
cc_507 VSS x3804_5 1.12868f
cc_508 VSS x3804_6 2.94988f
.end

```