MILENE GALETI

ESTUDO TEÓRICO-EXPERIMENTAL DO TRANSITÓRIO DA CORRENTE
DE DRENO E DO TEMPO DE VIDA DE GERAÇÃO EM TECNOLOGIAS
SOI MOSFETs

São Paulo
2008

MILENE GALETI

ESTUDO TEÓRICO-EXPERIMENTAL DO TRANSITÓRIO DA CORRENTE
DE DRENO E DO TEMPO DE VIDA DE GERAÇÃO EM TECNOLOGIAS
SOI MOSFETs

Tese apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do
título de Doutor em Engenharia.

São Paulo

2008

MILENE GALETI

ESTUDO TEÓRICO-EXPERIMENTAL DO TRANSITÓRIO DA CORRENTE
DE DRENO E DO TEMPO DE VIDA DE GERAÇÃO EM TECNOLOGIAS
SOI MOSFETs

Tese apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do
título de Doutor em Engenharia.

Área de Concentração:
Engenharia Elétrica

Orientador:
Prof. Dr.
João Antonio Martino

São Paulo
2008

Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, ____ de ____ de 2008.

Assinatura do autor

Assinatura do orientador

FICHA CATALOGRÁFICA

Galeti, Milene

Estudo teórico-experimental do transitório da corrente de dreno e do tempo de vida de geração em tecnologias SOI MOSFETs / M. Galeti. –ed.rev.– São Paulo, 2008.

148 p.

Tese (Doutorado) - Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos.

1. Transistores 2.Simulação 3.Modelos analíticos 4.Dispositivos eletrônicos I.Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II.t.

Este trabalho foi realizado com o apoio das seguintes entidades:

- Conselho Nacional de Desenvolvimento Científico e Tecnológico – CNPq.
- Laboratório de Sistemas Integráveis – LSI/EPUSP.

DEDICATÓRIA

À Marlene Andreuccetti “in memoriam”

Tenho razão de sentir saudades, mãe, daquelas noites em que sentia seu beijo sobre a minha testa, suas mãos alisando meus cabelos, ajeitando o cobertor e depois saindo do meu quarto nas pontas dos pés. Era bom ouvir seus passos vindo para perto da minha cama ...

*Sinto saudades ainda, mãe, das brincadeiras no quintal,
das nossas aventuras e do seu afago depois.*

Em meio a essas lembranças, me sinto sozinha, mas não infeliz. Apenas sinto saudades ...

Muitas saudades... Sinto falta de você ao meu lado.

*Hoje sou o seu fruto maduro, e dedico esta conquista a você com todo o meu amor. Em nome do
nosso pacto implícito: “Nunca desistir”.*

AGRADECIMENTOS

Agradeço aos meus queridos filhos, Giulia e Pedro, por fartarem a minha vida com tantas alegrias e fazerem da minha luta a sua luta, acomodando em suas vidas a minha ausência.

Devo agradecer com fervor ao meu pai, aos meus irmãos e aos meus avós pelo exemplo, formação e apoio indispensável. Porque estas pessoas, sem sombra de dúvida, formaram a melhor sala de aula que já tive a oportunidade de freqüentar.

Ao Prof. Dr. João Antonio Martino não só pela orientação cuidadosa e confiança depositada, mas pelo constante incentivo, sempre indicando a direção a ser tomada nos momentos de maior dificuldade.

Aos grandes amigos do grupo SOI-CMOS que me deram a oportunidade de convivência e assim contribuíram de forma imprescindível com o meu crescimento pessoal e profissional.

Aos jovens e talentosos pesquisadores do LSI que muitas vezes se confundiram com a minha família, pois muitas vezes tudo o que precisei foi de uma mão para segurar e um coração para me entender.

Ao Laboratório de Sistema Integráveis da Escola Politécnica da Universidade de São Paulo pela disponibilidade da infra-estrutura necessária para a realização deste trabalho.

Ao CNPq pelo apoio financeiro que possibilitou esta atividade de pesquisa.

A tantas outras pessoas, que de alguma forma colaboraram para a realização deste trabalho e que, de forma involuntária, foram aqui omitidos.

*“Ninguém pode construir em meu lugar
as pontes que precisarei passar,
para atravessar o rio da vida.
Ninguém, exceto eu, só eu.
Existem, por certo, atalhos sem números,
e pontes, e semideuses que se oferecerão
para levar-me além do rio;
mas isso me custaria a minha própria pessoa;
eu me hipotecaria e me perderia.
Existe no mundo um único caminho
por onde só eu posso passar.
Onde leva? Não perguntei, segui-o.”*

Nietzsche.

RESUMO

Este trabalho apresenta um estudo sobre o transitório da corrente de dreno e métodos de extração de tempo de vida de geração em transistores SOI MOSFETs parcialmente depletados de porta simples, porta dupla e FinFETs de porta tripla. Este estudo foi baseado tanto em simulações numéricas bidimensionais como em dados experimentais extraídos a partir de transistores fabricados no IMEC (Interuniversity Microelectronics Center), que fica na Universidade Católica de Leuven (KUL) na Bélgica.

Inicialmente foi analisada a influência da espessura do óxido de porta e da temperatura na extração do tempo de vida de geração dos portadores utilizando o transitório da corrente de dreno. Nesta análise, além do tempo de vida de portadores, outros parâmetros elétricos também foram estudados, como a tensão de limiar, o potencial de superfície na primeira interface e a energia de ativação para criação de um par elétron-lacuna. Com o estudo da influência dos parâmetros de processo no método de determinação do tempo de vida de geração foi possível propor um modelo simples para estimar o tempo de geração dos portadores em função da temperatura. Este modelo foi aplicado experimentalmente e comparado com resultados obtidos através de simulações apresentando um erro máximo de 5%.

Fez-se uma análise detalhada do impacto da presença da região de implantação de HALO na extração do tempo de vida de geração baseando-se no transitório da corrente de dreno. Os resultados obtidos através deste estudo possibilitaram a proposta de um novo modelo. O modelo proposto considera tanto o impacto da lateralidade não uniforme da dopagem do canal no efeito de corpo flutuante, devido à presença das regiões de implantação de HALO, como também as cargas controladas pelas junções de fonte e dreno, o que até então não havia sido alvo de estudo na literatura. Com as novas considerações tornou-se possível a análise do transitório da corrente de dreno com a redução do comprimento de canal. A sensibilidade do novo modelo foi ensaiada com a variação de $\pm 20\%$ nas concentrações da região de canal e de implantação de HALO resultando em um erro máximo de 9,2%.

A maior eficiência do acoplamento da porta nos dispositivos de porta dupla, comparando com os de porta única, foi observada através do estudo do comportamento do potencial de corpo destas estruturas. Esta análise resultou na inserção de um parâmetro dependente da espessura do filme de silício, possibilitando a extrapolação do modelo proposto neste trabalho também para os dispositivos de porta dupla. Os resultados obtidos apresentaram um ajuste bastante satisfatório com a variação do comprimento de canal, temperatura e com a variação das concentrações de dopantes da região de canal e da região de implantação de HALO.

Por fim, é apresentado um estudo sobre o transitório da corrente de dreno em dispositivos FinFETs de porta tripla, com e sem a região de implantação de HALO, considerando a variação da largura de canal. Através da análise da tensão de limiar, transcondutância e do transitório da corrente de dreno foi possível observar que os dispositivos sem a presença da região de implantação de HALO são mais susceptíveis a influência dos efeitos de corpo flutuante.

ABSTRACT

This work presents a study of drain current switch-off transients and extraction methods of the generation lifetime in partially depleted SOI nMOSFET transistors of single gate, double gate and triple gate FinFETs. This study is accomplished through two-dimensional numerical simulations and compared with experimental data of devices fabricated in the IMEC (Interuniversity Microelectronics Center), which is in the Catholic University of Leuven (KUL) in Belgium.

Initially, it was analyzed the gate oxide thickness and temperature influences on the carrier generation lifetime extraction using the drain current transient. Beyond the generation lifetime, other electric parameters were also analyzed, such as the threshold voltage, the surface potential and the activation energy. Based on process parameter influence study in the determination method of the generation lifetime, it was possible to propose a simple model in order to estimate the carrier generation lifetime as a function of the temperature. This model was experimentally applied and compared to simulated results and it presented a maximum error of 5%.

A detailed analysis of the effect of HALO implanted region in the generation lifetime extraction was based on the drain current transient. The results obtained through this study made possible the proposal of a new model. The proposed model considers not only the laterally non-uniform channel profile due to the presence of a HALO implanted region but also the amount of charge controlled by drain and source junctions, a never-before-seen topic in the literature. The new model sensitivity was tested with a $\pm 20\%$ variation of the doping concentration of the channel and implanted HALO region resulting in a maximum error of 9.2%.

Taking the obtained results into consideration, it was possible to analyze the drain current as a function of the channel length reduction. The great efficiency presented by the gate in double gate devices, compared to the single gate ones, was observed through the study of the body potential behavior in this structure. This analysis resulted in the inclusion of a silicon film thickness dependent parameter that made possible the adaptation of the proposed model in this work also for double gate devices. The obtained results presented a good agreement with the channel length

variation, temperature and with the doping concentration variation in the channel and HALO implanted region.

Finally, it was presented a study about the drain current transient in triple gate FinFET devices, with and without the HALO implanted region, taking the geometric parameter variation into consideration. Through the analysis of the threshold voltage, the transconductance and the drain current transient of the devices, it was possible to observe that the devices without HALO are remarkably more susceptible to the floating body effects influence.

LISTA DE FIGURAS

Figura 2-1-Diagramas de faixas de energia para transistores MOS convencional (A), SOI parcialmente depletado (B) e SOI totalmente depletado (C) ²⁹	30
Figura 2-2 - Perfil do transistor SOI modo enriquecimento	31
Figura 2-3 - Perfil do transistor SOI modo acumulação.....	32
Figura 2-4 - Variação da tensão de limiar em função da tensão aplicada no substrato ²⁹	34
Figura 2-5 – Esquemático do acoplamento capacitivo em um PD SOI MOSFET.	36
Figura 2-6 – Distribuição das cargas de depleção em um dispositivo MOS convencional (A) e em um dispositivo SOI nMOSFET (B), de canal longo (esquerda) e de canal curto (direita).	38
Figura 2-7 – Tensão de limiar em função do comprimento de canal em um dispositivo MOS convencional e um SOI MOSFET totalmente depletado ²⁹	39
Figura 2-8 – Perfil da concentração de dopantes ao longo do canal de um dispositivo MOSFET convencional com Halo: (A) Corte transversal e (B) Perfil bidimensional ⁴⁷	40
Figura 2-9 – Seção transversal de um transistor SOI nMOSFET com as notações usadas nesta seção.	44
Figura 2-10 - Variação da tensão de limiar, do MOS convencional e do SOI totalmente depletado, com a temperatura ²⁹	52
Figura 2-11 – Curvas experimentais, simuladas e calculada através do modelo clássico de um dispositivo SOI MOSFET com $L = 20\mu\text{m}$ e $W = 20\mu\text{m}$ ⁵⁹	53
Figura 2-12 – Variação de μ_0 em função da temperatura, em um SOI MOSFET canal-n (•) e em um SOI MOSFET canal-p (o) ⁶²	55
Figura 2-13 – Extração do θ (contínuo) e α_R (tracejado) em função da temperatura, para dispositivos SOI MOSFET canal-n com $L = 20\mu\text{m}$ (○), $10\mu\text{m}$ (●), $5\mu\text{m}$ (□), $3\mu\text{m}$ (■) e $2\mu\text{m}$ (△) ⁶²	56
Figura 3-1 – Recombinação <i>Shockley-Read-Hall</i> (SRH) ou por <i>multifonon</i> ⁷⁴	64
Figura 3-2 - Recombinação radiativa ⁷⁴	66

Figura 3-3 - Recombinação Auger ⁷⁴	67
Figura 3-4 – Geração Shockley-Read-Hall ⁷⁴	68
Figura 3-5 –SOI MOSFET submetido a um degrau na porta, os pares elétron-lacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface.	71
Figura 3-6 – Desenho esquematizado do degrau negativo de tensão aplicado na porta do transistor, juntamente com a corrente de dreno após variação de tensão na porta.....	72
Figura 3-7 - Transistor SOI submetido a um degrau no substrato, os pares elétron-lacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface.	74
Figura 4-1 – O transitório da corrente de dreno obtida experimentalmente (sólida) e por simulação bidimensional (tracejada) depois de aplicar um degrau negativo na porta com $V_{DS}=25mV$ para um PD nMOSFET com $L=W=10\ \mu m$	79
Figura 4-2 – Simulações MEDICI da distribuição de potencial através do filme de silício para diferentes tempos, em um PD SOI com $t_{oxf} = 2,5nm$, $N_a=5,5\ 10^{17}\ cm^{-3}$ e temperatura de $30^{\circ}C$	80
Figura 4-3 – Fator F e n_i calculados teoricamente e T_0 obtidos experimentalmente e por simulações em função da temperatura.	82
Figura 4-4 - Fator F calculado em função da temperatura para varias espessuras de óxidos de porta (t_{oxf}).	83
Figura 4-5- Fator F calculado em função da temperatura para várias concentrações de dopantes na região do canal (N_a).....	83
Figura 4-6 - Curva de Arrhenius para $1/T_0$ variando a espessura do óxido de porta.....	84
Figura 4-7 –Curva de Arrhenius para $1/T_0$ variando a concentração de dopantes no filme de silício.	85
Figura 4-8 – Tempo de vida de geração experimental e simulado em função da temperatura, obtidos a partir do método proposto na ref. ⁸² e estimado pelo modelo descrito pela eq. (95).	86

Figura 4-9 – Transitório da corrente de dreno para transistores SOI nMOSFETs parcialmente depletados com diferentes comprimentos de canal (L).	89
Figura 4-10 - Distribuição de potencial através do filme de silício em um PD SOI MOSFET com $t_{oxf}=2,5\text{nm}$, $N_a=5,5 \cdot 10^{17} \text{ cm}^{-3}$ com a variação do tempo.....	90
Figura 4-11 – Potencial ao longo do dispositivo, a uma profundidade de 80nm em relação a 1ª interface, variando o comprimento de canal.....	91
Figura 4-12 - Tensão de limiar e o potencial no corpo em função do tempo para diferentes comprimentos de canal (L).	92
Figura 4-13 – Transitório da corrente de dreno normalizado pelo comprimento de canal (L) em função do tempo, variando L dos dispositivos.	93
Figura 4-14 – Taxa de geração em função da profundidade do filme de silício, antes e depois da aplicação do degrau negativo de tensão, variando o comprimento de canal.....	94
Figura 4-15 – Densidade de corrente de elétrons em função do comprimento do dispositivo, logo após a aplicação do degrau negativo de tensão ($t=0^+$ s).	95
Figura 4-16 - Densidade de corrente de lacunas em função do comprimento do dispositivo, para dispositivos com e sem HALO, logo após a aplicação do degrau negativo de tensão ($t=0^+$ s).	96
Figura 4-17 – Tempo de transitório T_0 em função do comprimento de canal (L).....	97
Figura 4-18 – Seção transversal do dispositivo com o perfil de dopagem ao longo do canal.....	100
Figura 4-19 – O comportamento da largura da região de depleção normalizada pela largura da região de depleção máxima em função do tempo.....	102
Figura 4-20 – Transitório da corrente de dreno para transistores PD SOI nMOSFETs com diferentes comprimentos de canal.....	103
Figura 4-21 – Tempo de transitório em função do comprimento de canal.	104
Figura 4-22 - Transitório da corrente de dreno, para um PD SOI nMOSFET de $L=0,3\mu\text{m}$, $N_a=5,5 \cdot 10^{17} \text{ cm}^{-3}$ e $N_h=1 \cdot 10^{18} \text{ cm}^{-3}$, com a variação da temperatura.....	106
Figura 4-23 – Tempo de vida de geração (τ_g) em função do comprimento de canal. ..	107
Figura 4-24 – Secção transversal do dispositivo de porta dupla com o perfil de dopagem ao longo do canal.	110

Figura 4-25 – Simulações numéricas da distribuição do potencial de corpo através do filme de silício, para $L=0,2\mu\text{m}$ e $L=5\mu\text{m}$ em dispositivos de porta simples e dupla, antes ($t<0\text{s}$) e depois ($t=0^+\text{s}$) da aplicação do degrau negativo de tensão.....	111
Figura 4-26 – Transitório da corrente de dreno de um PD SOI nMOSFET com diferentes comprimentos de canal. (A) Comparação entre as curvas experimentais e simuladas de dispositivos SG. (B) Comparação entre as curvas simuladas de dispositivos SG e DG	113
Figura 4-27- Transitório da corrente de dreno normalizado pelo comprimento de canal em função do tempo, para dispositivos SG e DG PD SOI nMOSFET com diferentes comprimentos de canal.	114
Figura 4-28 – Tempo de transitório em função do comprimento de canal.	115
Figura 4-29 - Tempo de transitório do DG PD SOI nMOSFET em função do comprimento de canal, com a variação da espessura do filme de silício.	115
Figura 4-30 – Tempo de vida de geração (τ_g) em função do comprimento de canal. ..	116
Figura 4-31 – Esquema de um dispositivo FinFET de porta tripla, destacando seus parâmetros geométricos.....	118
Figura 4-32 – Segunda derivada da corrente de dreno em função da tensão na porta com a variação do potencial no substrato, em dispositivos com (A) e sem (B) HALO.	121
Figura 4-33 - Tensão de limiar em função da polarização aplicada ao substrato, para dispositivos com e sem HALO.	122
Figura 4-34 - Tensão de limiar em função da largura do canal (W_{fin}), com polarização do substrato de 0 e -20V , em dispositivos FinFETs com e sem região de implantação de HALO.	123
Figura 4-35- Transcondutância de dreno normalizada pela largura de canal em função da polarização de porta, para dispositivos com e sem a região de HALO, variando W_{fin}	124
Figura 4-36 – Transitório da corrente de dreno normalizado pela corrente de dreno no estado de equilíbrio, com a variação de V_{G_high}	125
Figura 4-37- Corrente de dreno normalizada por $W_{fin}+2H_{fin}$ em função da tensão aplicada à porta, com a variação de W_{fin} , em dispositivos com e sem HALO.	126

Figura 4-38 - Transitório da corrente de dreno normalizado por $W_{fin}+2H_{fin}$	127
Figura 4-39 – Transitório da corrente de dreno normalizado pela corrente no estado de equilíbrio, com a variação de W_{fin} , (A) com HALO e (B) sem HALO.	128

LISTA DE TABELA

Tabela 1 – Valores pré-definidos pelo simulador para o modelo ANALYTIC.	58
Tabela 2 - Valores pré-definidos pelo simulador para o silício no modelo PRPMOB.	59
Tabela 3 - Valores pré-definidos pelo simulador para o modelo BGN.	60
Tabela 4 - Valores pré-definidos pelo simulador para o modelo CONSRH.	60
Tabela 5 – Tempo de transitório extraídos a partir de simulação numérica, do modelo proposto e dados experimentais em função do comprimento de canal.	105
Tabela 6 – Tempo de transitório extraídos a partir de simulação numérica e do modelo proposto para diferentes concentrações no canal e na região de HALO.	105
Tabela 7 - Tempo de vida de geração extraído para três diferentes tempos de vida de alimentação da equação (99), com a variação do comprimento de canal.	107
Tabela 8 – Tempo de vida de geração extraído para diferentes espessuras do filme de silício e comprimentos de canal.	117

LISTA DE SÍMBOLOS

A	Área da junção pn [μm^2]
ALPHAN	Expoente da razão entre as concentrações, usado no modelo de mobilidade ANALYTIC do simulador para elétrons
ALPHAP	Expoente da razão entre as concentrações, usado no modelo de mobilidade ANALYTIC do simulador para lacunas
AN	Constante usada no modelo CONSRH do simulador para o cálculo do tempo de vida de elétrons
AP	Constante usada no modelo CONSRH do simulador para o cálculo do tempo de vida de lacunas
B	Coeficiente de recombinação radiativa
BETAN	Expoente usado no modelo de mobilidade FLDMOB do simulador para elétrons
BETAN	Expoente usado no modelo de mobilidade FLDMOB do simulador para lacunas
BN	Coeficiente do termo linear do modelo CONSRH do simulador para o cálculo do tempo de vida de elétrons
BP	Coeficiente do termo linear do modelo CONSRH do simulador para o cálculo do tempo de vida de lacunas
C_D	Capacitância da região de depleção por unidade de área [F/cm^2]
$C_{D\text{tot}}$	Capacitância total do corpo considerando a variação da densidade de portadores livres [F/cm^2]
C_{ox}	Capacitância do óxido de porta do transistor MOS convencional por unidade de área [F/cm^2]
C_{oxb}	Capacitância do óxido enterrado por unidade de área [F/cm^2]
C_{oxf}	Capacitância do óxido de porta do transistor SOI por unidade de área [F/cm^2]
C_{si}	Capacitância da camada de silício por unidade de área [F/cm^2]
CN	Coeficiente do termo exponencial do modelo CONSRH do simulador para o cálculo do tempo de vida de elétrons

CP	Coeficiente do termo exponencial do modelo CONSRH do simulador para o cálculo do tempo de vida de lacunas
CON.BGN	Parâmetro constante usado no modelo BGN do simulador [eV]
D_n	Coeficiente de difusão para elétrons [cm^2/s]
D_p	Coeficiente de difusão para lacunas [cm^2/s]
E_a	Energia de ativação [eV]
E_C	Nível de energia inferior da faixa de condução [eV]
ECN.MU	Campo elétrico crítico usado no modelo de mobilidade PRPMOB para elétrons [V/cm]
ECP.MU	Campo elétrico crítico usado no modelo de mobilidade PRPMOB para lacunas [V/cm]
E_{eff}	Campo elétrico efetivo na primeira interface [V/cm]
E_F	Nível de Fermi do semiconductor [eV]
E_{FM}	Nível de Fermi do metal [eV]
E_g	Faixa proibida do silício [eV]
E_i	Nível de Fermi intrínseco [eV]
EN	Expoente usado no modelo CONSRH do simulador para elétrons
EP	Expoente usado no modelo CONSRH do simulador para lacunas
E_{SF}	Campo elétrico na primeira interface [V/cm]
E_V	Nível de energia superior da faixa de valência [eV]
$E_{I,n}$	Componente do campo elétrico transversal à direção da corrente para elétrons [V/cm]
$E_{I,p}$	Componente do campo elétrico transversal à direção da corrente para lacunas [V/cm]
$E_{II,n}$	Componente do campo elétrico paralelo à direção da corrente para elétrons [V/cm]
$E_{II,p}$	Componente do campo elétrico paralelo à direção da corrente para lacunas [V/cm]
ETRAP	Nível energético de armadilhas usado no cálculo da taxa de recombinação de Shockley-Read-Hall [eV]
G	Taxa de geração [$\#/\text{cm}^3\text{s}$]

G_s	Taxa de geração superficial [$\#/cm^3s$]
GSURFN	Fator de redução para baixo campo elétrico na superfície usado no cálculo de mobilidade de elétrons
GSURFP	Fator de redução para baixo campo elétrico na superfície usado no cálculo de mobilidade de lacunas
g_D	Condutância de dreno [S]
g_m	Transcondutância de saída do transistor [S]
$g_{m,max}$	Máxima transcondutância do transistor [S]
h	Constante de Planck [eV.s]
J_{nb}	Densidade de corrente de difusão de elétrons no corpo [A/cm^2]
J_{ps}	Densidade de corrente de difusão de lacunas na região da fonte [A/cm^2]
I_{DS}	Corrente entre Dreno e Fonte [A]
I_{Dsat}	Corrente de saturação [A]
$I_{DS}(t)$	Transitório da corrente de Dreno [A]
I_G	Corrente de tunelamento pela porta [A]
I_{leak}	Corrente de fuga através de uma junção [A]
I_{on}	Corrente de ligamento [A]
I_{off}	Corrente de desligamento [A]
k	Constante de Boltzmann [$1,38066 \times 10^{-23}$ J/K]
L	Comprimento de canal do transistor [μm]
L_{ch}	Comprimento de canal do transistor [μm]
L_p	Comprimento da região de implantação de HALO [μm]
L_{eff}	Comprimento efetivo de canal do transistor [μm]
L_h	Largura da região de implantação de HALO [nm]
MUN.MIN	Mobilidade mínima de elétrons usada no modelo de mobilidade ANALYTIC do simulador [$cm^2/V.s$]
MUN.MAX	Mobilidade máxima de elétrons usada no modelo de mobilidade ANALYTIC do simulador [$cm^2/V.s$]
MUP.MIN	Mobilidade mínima de lacunas usada no modelo de mobilidade ANALYTIC do simulador [$cm^2/V.s$]

MUP.MAX	Mobilidade máxima de lacunas usada no modelo de mobilidade ANALYTIC do simulador [$\text{cm}^2/\text{V.s}$]
η	Fator de correção da inclinação de sublimiar
n	Densidade de elétrons [cm^{-3}]
N_a	Concentração de dopantes na região do corpo [cm^{-3}]
N_h	Concentração de dopantes na região do HALO [cm^{-3}]
N_{ab}	Concentração do substrato do transistor SOI MOSFET [cm^{-3}]
N_{Deff}	Concentração efetiva de dopantes na região de fonte [cm^{-3}]
N_{it}	Densidade de armadilhas de interface [$1/\text{eVcm}^2$]
n_i	Concentração intrínseca de portadores [cm^{-3}]
n_{ie}	Concentração intrínseca de portadores efetiva [cm^{-3}]
N_{subP}	Concentração de dopantes na região de HALO [cm^{-3}]
N_{subC}	Concentração de dopantes na região do canal [cm^{-3}]
N_{subeff}	Concentração efetiva de dopantes na região do canal [cm^{-3}]
N_{total}	Concentração total de impurezas [cm^{-3}]
$N_{\text{total}}(x,y)$	Concentração total de impurezas local [cm^{-3}]
N_{eff}	Média das dopagens no interior do canal [cm^{-3}]
N_{QD}	Média das dopagens no interior do canal dos dispositivos de porta simples, considerando a influência das junções de fonte e dreno [cm^{-3}]
$N_{\text{QD(DG)}}$	Média das dopagens no interior do canal dos dispositivos de porta dupla, considerando a influência das junções de fonte e dreno [cm^{-3}]
NREFN	Concentração de impurezas de referência usada no modelo de mobilidade ANALYTIC do simulador para elétrons [cm^{-3}]
NREFP	Concentração de impurezas de referência usada no modelo de mobilidade ANALYTIC do simulador para lacunas [cm^{-3}]
NSRHN	Parâmetro de concentração usado no modelo CONSRH do simulador para elétrons [cm^{-3}]
NSRHP	Parâmetro de concentração usado no modelo CONSRH do simulador para lacunas [cm^{-3}]
NUN	Expoente da temperatura normalizada do numerador usado no modelo de mobilidade ANALYTIC do simulador para elétrons

NUP	Expoente da temperatura normalizada do numerador usado no modelo de mobilidade ANALYTIC do simulador para lacunas
N0.BGN	Parâmetro de concentração usado no modelo BGN do simulador [cm^{-3}]
p	Densidade de lacunas [cm^{-3}]
$p_b(x=0)$	Concentração máxima de lacunas no corpo do transistor [cm^{-3}]
q	Carga elementar do elétron [$1,6 \cdot 10^{-19} \text{ C}$]
Q_{dep}	Densidade de carga de depleção no silício [C/cm^2]
Q_{dep1}	Densidade de carga de depleção na camada de silício [C/cm^2]
Q_{inv1}	Densidade de carga de inversão na primeira interface [C/cm^2]
Q_{ox}	Densidade de carga fixa no óxido de porta [C/cm^2]
Q_{ox1}	Densidade de cargas fixas na primeira interface [C/cm^2]
Q_{ox2}	Densidade de cargas fixas na segunda interface [C/cm^2]
Q_{S2}	Densidade de carga de acumulação ($Q_{\text{S2}} > 0$) ou inversão ($Q_{\text{S2}} < 0$) na 2ª interface [C/cm^2]
Q_{it}	Densidade de carga de armadilha de interface [C/cm^2]
R_{SD}	Resistência série de fonte e dreno
r_j	Profundidade da junção de fonte e dreno [nm]
S	Inclinação de Sublimiar [V/dec]
S_r	Velocidade de recombinação na superfície
S_g	Velocidade de geração superficial
T	Temperatura absoluta [K]
T_K	Temperatura crítica [$^{\circ}\text{C}$]
T_0	Tempo de Transitório [s]
t_{oxb}	Espessura do óxido enterrado [nm]
t_{oxf}	Espessura do óxido de porta [nm]
t_{si}	Espessura da camada de silício [nm]
t_{rel}	Parâmetro de ajuste dependente da espessura do filme de silício
TAUN0	Tempo de vida de elétrons no modelo de Shockley-Read-Hall [s]
TAUP0	Tempo de vida de lacunas no modelo de Shockley-Read-Hall [s]
U_{SRH}	Taxa de recombinação de Shockley-Read-Hall [$\#/\text{cm}^3\text{s}$]
U_s	Taxa de recombinação superficial [$\#/\text{cm}^3\text{s}$]

V_{BS}	Potencial de corpo [V]
V_{DS}	Tensão entre Dreno e Fonte [V]
V_{DSsat}	Tensão de saturação [V]
V_{FB}	Tensão de faixa plana da estrutura MOS [V]
V_G	Tensão aplicada à porta do transistor MOS [V]
V_{GB}	Tensão aplicada ao substrato do transistor SOI MOSFET[V]
$V_{GB,acc2}$	Tensão aplicada ao substrato do transistor SOI MOSFET para acumular a segunda interface [V]
V_{GB_high}	Nível alto do degrau de tensão aplicado ao substrato [V]
V_{GB_low}	Nível baixo do degrau de tensão aplicado ao substrato [V]
V_{GF}	Tensão aplicada à porta do transistor SOI MOSFET[V]
V_{GT}	Sobretensão de limiar [V]
V_{G_high}	Nível alto do degrau de tensão aplicado à porta [V]
V_{G_low}	Nível baixo do degrau de tensão aplicado à porta [V]
v_n^{sat}	Velocidade de saturação para elétrons [cm/s]
v_p^{sat}	Velocidade de saturação para lacunas [cm/s]
V_{th}	Tensão de limiar da porta do transistor MOS convencional [V]
V_{th0}	Tensão de limiar da porta do transistor MOS convencional para $V_{BS}=0$ [V]
V_{thF}	Tensão de limiar da porta do transistor SOI MOSFET [V]
$V_{th1,acc2}$	Tensão de limiar da porta do transistor SOI MOSFET, com a segunda interface acumulada [V]
$V_{th1,inv2}$	Tensão de limiar da porta do transistor SOI MOSFET, com a segunda interface invertida [V]
$V_{th1,depl2}$	Tensão de limiar da porta do transistor SOI MOSFET, com a segunda interface depletada [V]
$V0.BGN$	Parâmetro de tensão usado no modelo BGN do simulador [V]
W	Largura de canal do transistor [μm]
x_1	Profundidade de depleção [nm]
$x_{dm\acute{a}x}$	Profundidade de depleção máxima [nm]
x_d	Profundidade de depleção [nm]

$x_{d\infty}$	Profundidade de depleção no estado de equilíbrio [nm]
XIN	Expoente da temperatura normalizada do denominador usado no modelo de mobilidade ANALYTIC do simulador para elétrons
XIP	Expoente da temperatura normalizada do denominador usado no modelo de mobilidade ANALYTIC do simulador para lacunas
α	Parâmetro resultante da associação das capacitâncias do transistor MOSFET
α_R	Fator de variação da resistência série [V^{-1}]
ϵ_{Si}	Permissividade do silício [$1,06 \times 10^{-12}$ F/cm]
ϵ_{ox}	Permissividade do óxido de silício [$3,45 \times 10^{-13}$ F/cm]
ϕ_{MS}	Diferença de função trabalho entre metal de porta e semiconductor no transistor MOS [V]
ϕ_{MS1}	Diferença de função trabalho entre metal de porta e semiconductor no transistor SOI MOSFET[V]
ϕ_{MS2}	Diferença de função trabalho entre o substrato e a camada de silício no transistor SOI MOSFET[V]
ϕ_{SB}	Potencial de superfície da segunda interface [V]
ϕ_{SF}	Potencial de superfície da primeira interface [V]
ϕ_F	Potencial de Fermi [V]
ϕ_{Ff}	Potencial de Fermi da camada de silício [V]
ϕ_{ox1}	Potencial através do óxido de porta [V]
ϕ_{ox2}	Potencial através do óxido enterrado [V]
μ_n	Mobilidade efetiva dos elétrons na camada de silício [$cm^2/V \cdot s$]
μ_p	Mobilidade efetiva das lacunas na camada de silício [$cm^2/V \cdot s$]
$\mu_{S,n}$	Mobilidades de elétrons para baixo campo elétrico incluindo o mecanismo de espalhamento [$cm^2/V \cdot s$]
$\mu_{S,p}$	Mobilidades de lacunas para baixo campo elétrico incluindo o mecanismo de espalhamento [$cm^2/V \cdot s$]
$\mu_{m\acute{a}x}$	Mobilidade máxima dos elétrons na camada de silício [$cm^2/V \cdot s$]
μ_0	Mobilidade para baixo campo elétrico [$cm^2/V \cdot s$]

μ_{0n}	Mobilidade de elétrons para baixo campo elétrico [$\text{cm}^2/\text{V}\cdot\text{s}$]
μ_{0p}	Mobilidade de lacunas para baixo campo elétrico [$\text{cm}^2/\text{V}\cdot\text{s}$]
ν	Frequência [s^{-1}]
ω_s	Distância entre a junção fonte-canal e o contato de fonte [μm]
θ	Fator de degradação da mobilidade [V^{-1}]
γ	Efeito de corpo [$\text{V}^{1/2}$]
τ_n	Tempo de vida de elétrons [s]
$\tau_n(x,y)$	Tempo de vida de elétrons local [s]
τ_p	Tempo de vida de lacunas [s]
$\tau_p(x,y)$	Tempo de vida de lacunas local [s]
τ_e	Tempo de vida efetivo [s]
τ_g	Tempo de vida de geração[s]
τ_{SRH}	Tempo de vida de Shockley-Read-Hall [s]
v_{th}	Velocidade térmica dos portadores [cm/s]
σ_n	Secção transversal de captura de elétrons [cm^2]
σ_{ns}	Secção transversal de captura de elétrons superficial [cm^2]
σ_p	Secção transversal de captura de lacunas [cm^2]
σ_{ps}	Secção transversal de captura de lacunas superficial [cm^2]

SUMÁRIO

1	INTRODUÇÃO	22
1.1	OBJETIVO	26
1.2	APRESENTAÇÃO DO TRABALHO	26
2	CONCEITOS BÁSICOS	28
2.1	ESTRUTURAS SOI MOSFETs:.....	28
2.1.1	Tipos de Estruturas SOI MOSFETs:	28
2.1.2	Modo de Funcionamento	31
2.2	CARACTERÍSTICAS ELÉTRICAS DOS TRANSISTORES SOI MOSFETs	32
2.2.1	Tensão de Limiar	32
2.2.2	Efeito de Corpo	35
2.2.3	Efeito de canal curto	37
2.2.4	Transcondutância	41
2.2.5	Mobilidade	43
2.2.6	Inclinação de Sublimiar (Slope)	45
2.3	EFEITOS DA TEMPERATURA.....	48
2.3.1	Corrente de Fuga através das Junções	49
2.3.2	Tensão de Limiar	50
2.3.3	Inclinação de Sublimiar	52
2.3.4	Mobilidade	54
2.4	SIMULADOR MEDICI	56
2.4.1	Modelos utilizados	57
3	TEMPO DE VIDA DE PORTADORES	62
3.1	TEMPO DE VIDA DE RECOMBINAÇÃO.....	63
3.1.1	Recombinação Shockley-Read-Hall	63
3.1.2	Recombinação Radiativa	66
3.1.3	Recombinação Auger	67
3.2	TEMPO DE GERAÇÃO	68

3.3	TÉCNICAS PARA EXTRAÇÃO DO TEMPO DE VIDA DE GERAÇÃO-RECOMBINAÇÃO DE PORTADORES.	70
3.3.1	Método “Shin”	71
3.3.2	Método “Dual Gate”	74
4	CONTRIBUIÇÕES AOS MÉTODOS DE EXTRAÇÃO DE TEMPO DE VIDA EM SOI NMOSFET	77
4.1	PROPOSTA DE UM MÉTODO PARA ESTIMAR O TEMPO DE VIDA DE GERAÇÃO EM FUNÇÃO DA TEMPERATURA	78
4.2	O IMPACTO DA IMPLANTAÇÃO DE HALO NO TRANSITÓRIO DA CORRENTE DE DRENO.....	88
4.3	NOVO MODELO PARA DETERMINAÇÃO DO TEMPO DE VIDA DE GERAÇÃO EM DISPOSITIVOS SOI NMOSFET COM CANAL CURTO.....	99
4.4	ADAPTAÇÃO DO NOVO MODELO PARA DETERMINAÇÃO DO TEMPO DE VIDA DE GERAÇÃO EM DISPOSITIVOS SOI NMOSFET DE PORTA DUPLA.	109
4.5	ANÁLISE DO TRANSITÓRIO DA CORRENTE DE DRENO EM DISPOSITIVOS FinFETs DE PORTA TRIPLA.	118
5	CONCLUSÕES	130
	REFERÊNCIAS	133

1 INTRODUÇÃO

A contínua redução das dimensões na tecnologia CMOS convencional, necessária para o aumento no desempenho dos circuitos integrados (IC), tem sido dificultada pela presença dos efeitos de canal curto (SCEs – Short Channel Effects)^{1,2}. A tecnologia SOI (Silicon On Insulator) MOSFET tem se destacado como uma alternativa viável na indústria de circuitos integrados com larga escala de integração (ULSI)^{3, 4}. Nesta tecnologia a camada de silício, na qual os dispositivos são implementados, está sobre uma camada de isolante (Silicon On Insulator – SOI) o que reduz a espessura da região ativa destes dispositivos, tornando-os inerentemente menos susceptíveis aos SCEs^{1,2, 5, 6}. Além disso, permite uma isolação dielétrica intrínseca entre os mesmos, proporcionando alta resistência à radiação^{7, 8} e baixa sensibilidade à variação da temperatura^{9,10}.

Desta forma, em tecnologias com dimensões inferiores a 50 nm^{11,12} a tecnologia SOI vem gradualmente substituindo a tecnologia MOS convencional em circuitos com larga escala de integração e aplicações em altas frequências. Trabalhos recentes demonstraram que a superioridade dos dispositivos SOI associada com os constantes avanços da tecnologia CMOS tem proporcionado melhorias significativas tanto em termos de velocidade dos circuitos como em fornecimento de corrente¹³. Algumas aplicações evidenciam a superioridade da tecnologia SOI em relação à CMOS convencional, como por exemplo os microprocessadores que apresentaram um aumento de 20%¹⁴ na sua velocidade, assim como nos amplificadores de RF onde também foi observada uma maior eficiência no fornecimento de corrente pelos dispositivos¹⁵.

Como resultado dos crescentes avanços obtidos nas técnicas usadas para a redução das geometrias tem-se um número muito maior de transistores por circuito integrado. Logo, um número maior de linhas de metal é necessário para possibilitar a interconexão do crescente número de transistores por pastilha ou circuitos integrados. Desta forma, ocorreu um aumento na complexidade de interconexão e o tempo de propagação do sinal passou a ser limitante na performance destes circuitos. Devido à

possibilidade de integração tridimensional na tecnologia SOI, pesquisas realizadas pela Intel¹⁶ demonstraram a redução da complexidade de interconexão com o uso desta tecnologia. Seguindo esta nova tendência, empresas como IBM e AMD^{13,17} já usam a tecnologia SOI em microprocessadores comerciais.

Dentro do cenário de contínuo esforço para aumentar a capacidade de fornecimento de corrente dos transistores, sempre buscando um melhor controle dos SCEs, a tecnologia SOI tem evoluído dos dispositivos planares de porta única para dispositivos tridimensionais com múltiplas portas. Os SCEs surgem quando o controle da porta sobre a região do canal é afetado pelas linhas do campo elétrico proveniente das regiões de fonte e dreno. Na tecnologia convencional, estas linhas se propagam através das regiões de depleção associadas às junções. Esta influência pode ser reduzida com o aumento da concentração de dopantes na região do canal, mas para dimensões muito reduzidas este aumento pode comprometer a capacidade de fornecimento de corrente, além de ocorrer a redução na mobilidade de portadores destes dispositivos.

A arquitetura de múltiplas portas tem apresentado um desempenho superior quando comparados com a de porta simples^{18,19}. Dentre as vantagens observadas podem ser citadas o aumento da transcondutância, uma inclinação de sublimiar próxima ao ideal e a redução dos efeitos de canal curto.

A complexidade de fabricação dos dispositivos de porta dupla, em particular a fabricação de portas inferiores perfeitamente alinhadas com as portas superiores limitou o desenvolvimento industrial da tecnologia de porta dupla planar. Esta barreira tecnológica foi transposta fabricando-se estruturas verticais com portas laterais, chamadas FinFETs^{20, 21}. A tecnologia FinFET é muito atrativa devido a fácil implementação do seu processo de fabricação com as técnicas já existentes. A tecnologia consiste em obter-se uma ilha de silício estreita através do processo de corrosão e após o crescimento do óxido de porta é feita a deposição do material que irá formar a porta. Sendo assim, o perfeito alinhamento entre as portas se faz de forma natural.

Nos dispositivos FinFETs, a porta recobre três lados do corpo, o lado superior e as laterais. O lado superior pode ou não ser utilizado como porta dependendo da

espessura do óxido de porta. Caso o óxido na parte superior seja espesso, o controle do canal será feito predominantemente através das portas laterais. Contudo, com a inclusão da porta superior, estudos demonstraram um aumento de 20% na corrente de dreno²². Dependendo da razão de aspecto entre a largura e a altura do canal, a camada de inversão pode ter maior dependência da porta superior ou das laterais, respectivamente. Foi demonstrado na literatura que, caso a largura do canal exceda a altura, a camada de inversão controlada pela porta superior pode prover um ganho extra na corrente de dreno²³.

Diante do contexto atual de constante busca pela redução das dimensões e melhora do desempenho dos circuitos integrados se faz necessária a inclusão de novos materiais, novas etapas de processo, assim como novas técnicas para caracterizá-los.

O tempo de vida de portadores é um parâmetro importante para avaliar a qualidade final do filme de silício após as etapas do processo de fabricação dos circuitos integrados. Com as constantes melhorias no processo de fabricação e também na obtenção das lâminas, a quantidades de defeitos na rede cristalina vem diminuindo consideravelmente, com isto, além do conhecimento da teoria clássica^{24, 25, 26} sobre extração do tempo de vida de portadores, surge a grande necessidade no desenvolvimento de novas técnicas de medida para este parâmetro que possa levar em consideração o escalamento das dimensões.

Dentro da tecnologia SOI MOSFET planar, os dispositivos parcialmente depletados também tem sido foco de grande interesse devido ao melhor controle da tensão de limiar, a maior facilidade nos processos de fabricação e ao melhor escalamento em relação aos dispositivos MOSFETs convencionais^{27, 28, 29, 30}. Um dos principais fatores que limitam o desempenho destes dispositivos é a forte influência do efeito de corpo flutuante.

O efeito de corpo flutuante, em dispositivos SOI MOSFET, se manifesta principalmente no transitório da corrente de dreno que ocorre quando o dispositivo é ligado ou desligado, causando distorções e afetando significativamente a velocidade dos circuitos SOI MOSFET³¹. Contudo, existem situações em que pode ser vantajosa a presença do corpo flutuante, como no caso da caracterização elétrica para a extração do tempo de vida de portadores.

A maioria dos métodos não destrutivos aplicados em dispositivos SOI que usam medidas elétricas para a extração do tempo de vida de geração e recombinação se baseiam na análise do transitório da corrente de dreno. Esta análise é realizada em dispositivos parcialmente depletados e pode ser obtida com a medida dinâmica da corrente de dreno após a variação da polarização na porta do transistor. Outra técnica, também aplicada em transistores SOI, requer uma polarização fixa na porta e a variação ocorre no substrato, desta forma também é possível observar um transitório de corrente no dreno. Além da análise do transitório da corrente de dreno é possível também obter o tempo de vida dos portadores através da medida da corrente de polarização direta em junções pn, porém nesta técnica são necessárias estruturas especiais de junções pn controladas por porta³².

Devido à complexidade dos métodos existentes e também pela importância e dificuldade de obtenção deste parâmetro, faz-se necessário o desenvolvimento de novos modelos que considere as mudanças de geometria nas novas tecnologias e que também sejam de fácil aplicação.

1.1 OBJETIVO

Este trabalho tem como objetivo estudar teórica e experimentalmente o comportamento do transitório da corrente de dreno e o tempo de vida de portadores em transistores SOI MOSFET de porta simples, dupla e tripla, com maior foco nos transistores parcialmente depletados, que atualmente são as aplicações mais comuns da tecnologia SOI disponível comercialmente. Os transistores caracterizados neste trabalho foram fabricados no IMEC (Interuniversity Microelectronics Center), que fica na Universidade Católica de Leuven (KUL) na Bélgica.

Através deste estudo e de uma análise detalhada sobre o impacto da geometria dos dispositivos e da temperatura no tempo de vida de portadores, propor uma nova técnica para extração deste parâmetro que considere a redução do comprimento de canal nestes dispositivos. Esta nova técnica considera o impacto da lateralidade não uniforme da dopagem do canal no efeito de corpo flutuante, devido à presença das regiões de implantação de HALO, assim como a contribuição das cargas controladas pelas junções de fonte e dreno.

1.2 APRESENTAÇÃO DO TRABALHO

Neste primeiro capítulo, apresentamos a introdução e os objetivos deste trabalho. Os outros capítulos estão organizados como segue:

No capítulo 2 são apresentados alguns conceitos básicos sobre a estrutura SOI MOSFET com o objetivo de fundamentar as análises sobre o principal parâmetro estudado neste trabalho, que é o tempo de vida de geração. São abordados neste capítulo os tipos de estruturas SOI considerando a espessura da camada de silício, o modo de funcionamento destas estruturas, as características elétricas do transistor SOI, os principais efeitos da temperatura nas estruturas SOI e uma descrição dos modelos de simulação bidimensional utilizados neste trabalho.

O capítulo 3 apresenta os conceitos básicos sobre as propriedades de geração-recombinação dos portadores no silício. Estes conceitos são fundamentais para o

entendimento das técnicas para extração deste parâmetro em dispositivos SOI MOSFET, sendo que algumas destas técnicas também estão descritas neste capítulo.

No capítulo 4 estão apresentadas as contribuições dadas por este trabalho ao estudo do transitório da corrente de dreno em transistores SOI nMOSFETs de porta simples, dupla e FinFETs de porta tripla, assim como, aos métodos de extração de tempo de vida de geração em transistores planares parcialmente depletados. Os dados apresentados neste capítulo são provenientes tanto de resultados experimentais como de simulações numéricas bidimensionais.

E, finalmente, no capítulo 5, estão descritas as principais conclusões extraídas do estudo realizado neste trabalho e as perspectivas futuras.

2 CONCEITOS BÁSICOS

Neste capítulo estão apresentados os conceitos básicos sobre a estrutura SOI MOSFET considerando a espessura da camada de silício e o modo de funcionamento destas estruturas. Estão também abordados os principais parâmetros elétricos dos transistores SOI, assim como a influência da temperatura nestes parâmetros. Finalmente, é apresentada uma breve descrição dos modelos de simulação numérica bidimensional utilizados neste trabalho.

2.1 ESTRUTURAS SOI MOSFETs:

A tecnologia SOI (Silicon-On-Insulator) consiste na fabricação de circuitos integrados em uma camada de silício sobre uma camada de material isolante. Os dispositivos SOI MOSFET são uma alternativa viável para a total eliminação do efeito tiristor parasitário (“latch-up”), pois a isolação entre os transistores NMOS e PMOS nesta tecnologia é quase perfeita devido à presença da camada de óxido enterrado que isola a região ativa do transistor. A área lateral entre dreno/fonte e canal nos dispositivos SOI MOSFETs é menor que a dos MOSFETs convencionais (“bulk”), o que diminui muito a corrente de fuga através das junções, além da redução das capacitâncias de junção e o aumento da transcondutância²⁹.

2.1.1 Tipos de Estruturas SOI MOSFETs:

Na tecnologia SOI a espessura da camada de silício, na qual são construídos os dispositivos, influencia fortemente as características físicas dos mesmos. Dependendo da espessura da camada de silício e de sua concentração, os dispositivos podem ser classificados como parcialmente depletado ou totalmente depletado, sendo que este último tem seu comportamento fortemente influenciado pelas condições de polarização do substrato (“back gate”)²⁹.

A profundidade máxima da região de depleção nos dispositivos MOS convencionais, considerando-se a concentração uniforme do substrato, é dada pela equação (1):

$$x_{dm\acute{a}x} = \sqrt{\frac{4\epsilon_{Si}\phi_F}{qN_a}} \quad (1)$$

Onde

$$\phi_F = \frac{kT}{q} \ln\left(\frac{N_a}{n_i}\right) \text{ é o potencial de Fermi;}$$

ϵ_{Si} é a permissividade do silício;

q é a carga elementar do elétron;

N_a é a concentração de dopantes no semicondutor;

k é a constante de Boltzmann;

T é a temperatura absoluta;

n_i é a concentração intrínseca de portadores do semicondutor.

Em estruturas SOI MOSFETs totalmente depletadas, a espessura da camada de silício é menor que a profundidade máxima de depleção ($x_{dm\acute{a}x}$). Quando a tensão aplicada na porta (“front gate”) atinge a tensão de limiar, a região de depleção já atingiu a segunda interface, deixando a camada de silício totalmente depletada independentemente da depleção gerada pela tensão aplicada no substrato. Neste caso, os dispositivos são comumente chamados de FD (“Fully Depleted”) SOI MOSFET²⁹.

Nos dispositivos SOI MOSFETs parcialmente depletados (PD) a espessura da camada de silício é maior que o dobro da profundidade máxima de depleção ($2x_{dm\acute{a}x}$). Sendo assim, as camadas de depleção induzidas pela primeira e segunda interface agem independente, não havendo interação substancial entre elas²⁹.

A Figura 2-1 apresenta os diagramas de faixas de energia para transistores MOS convencional, SOI parcialmente depletado e SOI totalmente depletado. Nesta figura, E_C , E_V , E_i , E_F , V_G , V_{GF} e V_{GB} representam o nível de energia inferior da faixa de condução, o nível de energia superior da faixa de valência, o nível intrínseco, nível de Fermi do semicondutor, a tensão aplicada à porta do transistor MOS, a tensão aplicada à porta do transistor SOI e a tensão aplicada ao substrato do transistor SOI, respectivamente.

Figura 2-1-Diagramas de faixas de energia para transistores MOS convencional (A), SOI parcialmente depletado (B) e SOI totalmente depletado (C)²⁹.

2.1.2 Modo de Funcionamento

Para dispositivos SOI MOSFETs, existem dois modos possíveis de funcionamento: o modo enriquecimento e o modo acumulação.

No modo enriquecimento a passagem de corrente entre fonte e dreno ocorre devido à inversão dos portadores da região do canal, ou seja, na interface entre o óxido de porta e a camada de silício. A Figura 2-2 apresenta o perfil de um transistor SOI MOSFET modo enriquecimento.

Figura 2-2 - Perfil do transistor SOI modo enriquecimento

No modo acumulação, os dispositivos são formados por semiconductor do mesmo tipo, tanto na região de fonte e dreno como na região do canal, sendo que na região do canal a dopagem do semiconductor é menor que a dopagem nas outras duas regiões, como pode ser visto na Figura 2-3. Assim, a condução de corrente entre fonte e dreno ocorre com a acumulação dos portadores na região do canal.

Figura 2-3 - Perfil do transistor SOI modo acumulação.

2.2 CARACTERÍSTICAS ELÉTRICAS DOS TRANSISTORES SOI MOSFETs

2.2.1 Tensão de Limiar

Tensão de limiar (V_{th}) é o valor de tensão aplicada na porta, para o qual um número suficiente de cargas móveis se acumule na região do canal, de forma a inverter a sua superfície formando um canal de condução entre fonte e dreno.

A tensão de limiar (V_{th}) nos dispositivos nMOS convencionais, com concentração uniforme na região do canal, é dada por:

$$V_{th} = V_{FB} + 2\phi_F + \frac{qN_a x_{dmáx}}{C_{ox}} \quad (2)$$

com,

$$V_{FB} = \phi_{MS} - \frac{Q_{ox}}{C_{ox}} \quad (3)$$

onde:

V_{FB} é tensão de faixa plana da estrutura MOS;

Q_{ox} é a densidade de carga fixa no óxido de porta;

C_{ox} é a capacitância do óxido de porta por unidade de área ($C_{ox} = \epsilon_{ox}/t_{oxf}$);

t_{oxf} é a espessura do óxido de porta;

ϕ_{MS} é a diferença de função trabalho entre metal de porta e semiconductor.

Em um dispositivo SOI parcialmente depletado, como não há interação entre as regiões de depleção geradas pelas duas interfaces, a tensão de limiar é dada pela mesma equação (Eq.(2)) do dispositivo MOS convencional.

Para o transistor SOI nMOS totalmente depletado, no modo enriquecimento com dopagem uniforme na região do canal, podem ser obtidas as equações que descrevem o acoplamento entre os potenciais de superfície da primeira e segunda interface (ϕ_{SF} e ϕ_{SB} , respectivamente) em função das tensões aplicadas à porta (V_{GF}) e ao substrato (V_{GB}). Estas são obtidas integrando-se a equação de Poisson, e aplicando o teorema de Gauss na primeira e segunda interfaces³³.

$$V_{GF} = \phi_{MS1} - \frac{Q_{ox1}}{C_{oxf}} + \left(1 + \frac{C_{Si}}{C_{oxf}}\right) \phi_{SF} - \frac{C_{Si}}{C_{oxf}} \phi_{SB} - \frac{\frac{1}{2} Q_{dep1} + Q_{inv1}}{C_{oxf}} \quad (4)$$

$$V_{GB} = \phi_{MS2} - \frac{Q_{ox2}}{C_{oxb}} - \frac{C_{Si}}{C_{oxb}} \phi_{SF} + \left(1 + \frac{C_{Si}}{C_{oxb}}\right) \phi_{SB} - \frac{\frac{1}{2} Q_{dep1} + Q_{S2}}{C_{oxb}} \quad (5)$$

onde:

Q_{ox1} é a densidade de cargas efetivas na primeira interface;

Q_{ox2} é a densidade de cargas efetivas na segunda interface;

Q_{inv1} é a carga de inversão na primeira interface ($Q_{inv1} < 0$);

Q_{S2} é a carga de acumulação ($Q_{S2} > 0$) ou inversão ($Q_{S2} < 0$) na 2ª interface;

C_{oxf} é a capacitância do óxido de porta por unidade de área, definida por $C_{oxf} = \epsilon_{ox}/t_{oxf}$;

C_{oxb} é a capacitância do óxido enterrado por unidade de área, definida por $C_{oxb} = \epsilon_{ox}/t_{oxb}$;

t_{oxf} é espessura do óxido de porta;

t_{oxb} é a espessura do óxido enterrado;

C_{Si} é a capacitância da camada de silício por unidade de área, definida por $C_{Si} = \epsilon_{Si}/t_{Si}$;

N_a é a concentração da camada de silício;

Q_{dep1} é a carga de depleção na camada de silício, definida por $Q_{dep1} = -q N_a t_{Si}$.

Combinando-se as equações (4) e (5), são obtidas as equações da tensão de limiar para o SOI nMOSFET totalmente depletado no modo enriquecimento, em função das condições de polarização do substrato:

a) Com a segunda interface acumulada

$$V_{th1,acc2} = \phi_{MS1} - \frac{Q_{ox1}}{C_{oxf}} + \left(1 + \frac{C_{Si}}{C_{oxf}}\right) 2\phi_F - \frac{Q_{dep1}}{2C_{oxf}} \quad (6)$$

b) Com a segunda interface invertida

$$V_{th1,inv2} = \phi_{MS1} - \frac{Q_{ox1}}{C_{oxf}} + 2\phi_F - \frac{Q_{dep1}}{2C_{oxf}} \quad (7)$$

c) Com a segunda interface depletada

$$V_{th1,depl2} = V_{th1,acc2} - \frac{C_{Si}C_{oxb}}{C_{oxf}(C_{Si} + C_{oxb})} (V_{GB} - V_{GB,acc2}) \quad (8)$$

A Figura 2-4 mostra o comportamento da tensão de limiar em função da variação da tensão aplicada no substrato (V_{GB}).

Figura 2-4 - Variação da tensão de limiar em função da tensão aplicada no substrato²⁹.

2.2.2 Efeito de Corpo

O efeito de corpo em um transistor MOS convencional é definido como a dependência da tensão de limiar com a polarização aplicada no substrato. Este mesmo conceito também pode ser usado para os dispositivos SOI.

Para dispositivos nMOS convencionais, a tensão de limiar pode ser reescrita considerando a polarização do substrato³⁴:

$$V_{th} = \phi_{MS} + 2\phi_F - \frac{Q_{ox}}{C_{ox}} + \frac{\sqrt{2\varepsilon_{si}qN_a(2\phi_F - V_{BS})}}{C_{ox}} \quad (9)$$

Onde V_{BS} é a polarização do substrato.

Definindo γ como:

$$\gamma = \frac{\sqrt{2\varepsilon_{si}qN_a}}{C_{ox}} \quad (10)$$

A equação de V_{th} pode ser reescrita como:

$$V_{th} = \phi_{MS} + 2\phi_F - \frac{Q_{ox}}{C_{ox}} + \gamma\sqrt{2\phi_F} + \gamma(\sqrt{2\phi_F - V_{BS}} - \sqrt{2\phi_F}) \quad (11)$$

O último termo da equação (11) descreve a dependência da tensão de limiar com a polarização do substrato. Se considerarmos V_{th0} como a tensão de limiar para $V_{BS}=0$, a equação (11) pode ser escrita como:

$$V_{th}(V_{BS}) = V_{th0} + \gamma(\sqrt{2\phi_F - V_{BS}} - \sqrt{2\phi_F}) \quad (12)$$

Nos dispositivos SOI parcialmente depletados com contato de corpo, o efeito de corpo ocorre de forma similar aos dispositivos MOS convencionais, conforme descrito acima²⁹. Contudo, o uso de contato de corpo nas estruturas SOI não é desejável, pois estes consomem uma área extra aumentando a complexidade do “layout”³⁵.

O potencial de corpo nos dispositivos SOI parcialmente depletados, sem contato de corpo, é determinado pelas capacitâncias de acoplamento (corpo/portas e corpo/junções), pelas correntes nas junções PN e pela corrente de ionização por impacto³⁶. No caso das tecnologias mais recentes, que utilizam baixas potências e

baixas tensões, a corrente de ionização por impacto não é significativa para tensões de alimentação abaixo de 1,1V.

A instabilidade do potencial do corpo pode ser analisada através das capacitâncias de acoplamento. O corpo dos dispositivos parcialmente depletados estão acoplados com os quatro terminais através das capacitâncias representadas na Figura 2-5. As capacitâncias da porta e do substrato tendem a estabilizar o potencial do corpo, sendo que o aumento da capacitância de porta provoca a melhora da inclinação de sublimar e o aumento da corrente de dreno³⁷.

Com a redução do comprimento de canal, o acoplamento entre as regiões de depleção associadas à porta e as regiões de fonte e dreno do dispositivo se torna mais significativo. Este acoplamento leva a um efeito de acomodamento de cargas dinâmico governado por portadores livres, que passam a polarizar a região do corpo. Este efeito associado com o funcionamento dinâmico do dispositivo provoca um transitório na corrente de dreno dependente do potencial do corpo que varia em função do tempo³⁸.

Figura 2-5 – Esquemático do acoplamento capacitivo em um PD SOI MOSFET.

Em dispositivos SOI totalmente depletado, o efeito de corpo é regido pela capacitância de acoplamento entre a porta e o substrato através da associação série das capacitâncias do óxido de porta, do óxido enterrado e do filme de silício, sendo dado por²⁹:

$$\alpha = \frac{C_{Si} C_{oxb}}{C_{oxf} (C_{Si} + C_{oxb})} \quad (13)$$

Sendo α um número adimensional. Em muitos casos, a seguinte aproximação é utilizada:

$$\alpha \cong \frac{t_{oxf}}{t_{oxb}} \quad (14)$$

A dependência de V_{thF} com V_{GB} diminui com o aumento de t_{oxb} . Quando t_{oxb} é muito espesso ($C_{oxb} \cong 0$), a tensão de limiar é virtualmente independente de V_{GB} ²⁹.

2.2.3 Efeito de canal curto

Este efeito ocorre devido à diminuição das cargas de depleção controladas pela porta, ou seja, com a diminuição do comprimento do canal as regiões de depleção de fonte e dreno tornam-se significativas em relação à depleção controlada pela porta.

No caso de transistores MOSFETs convencionais, a carga de depleção controlada pela porta não será mais igual a $Q_{depl} = qN_a x_{dmáx}$, mais sim uma fração desta que será chamada de $Q_{depl,ef}$, sendo³⁴:

$$Q_{depl,ef} = Q_{depl} \left[1 - \frac{r_j}{L} \left(\sqrt{1 + \frac{2x_{dmáx}}{r_j}} - 1 \right) \right] \quad (15)$$

Sendo r_j a profundidade da junção de fonte e dreno e L é o comprimento do canal.

Em dispositivos SOI totalmente depletado, a carga de depleção controlada pela porta é dada por²⁹:

$$Q_{depl,ef} = Q_{depl} \left(1 - \frac{d}{L} \right) \quad (16)$$

Onde d está representado na Figura 2-6 e $Q_{depl} = qN_a t_{si}$.

Figura 2-6 – Distribuição das cargas de depleção em um dispositivo MOS convencional (A) e em um dispositivo SOI nMOSFET (B), de canal longo (esquerda) e de canal curto (direita).

Uma descrição do método para o cálculo da distância d é apresentada na referência ³⁹.

De um modo geral, os dispositivos MOSFET convencionais assumem um perfil triangular para $Q_{depl,ef}$ e não trapezoidal como no caso dos dispositivos de camada fina. Desta forma, a seguinte aproximação pode ser feita ²⁹:

$$Q_{depl,ef} \cong \frac{Q_{depl}}{2} \quad (17)$$

Através da Figura 2-7, pode-se perceber que a tensão de limiar começa a diminuir significativamente em um comprimento de canal maior para dispositivos MOSFET convencionais quando comparado com os transistores SOI totalmente depletados.

Figura 2-7 – Tensão de limiar em função do comprimento de canal em um dispositivo MOS convencional e um SOI MOSFET totalmente depletado²⁹.

O efeito de canal curto é menor em dispositivos SOI MOSFETs totalmente depletados com a segunda interface acumulada quando comparados ao caso em que a segunda interface está depletada, mas ambos são menores que o efeito de canal curto em transistores MOS convencionais²⁹.

Com o contínuo escalamento das dimensões dos dispositivos MOSFETs, muitos efeitos físicos ocorrem em dispositivos de canal curto, como a redução da tensão de limiar e da tensão de perfuração MOS, o aumento da corrente de fuga na região de sublimiar e da velocidade de saturação se tornaram cada vez mais significativas^{40,41}. Para contornar o problema associado com a redução da tensão de limiar e da tensão de perfuração MOS, a tecnologia MOS implementou dentro do canal, junto às regiões de fonte e dreno, uma região com alta concentração de dopantes chamada região de implantação de HALO^{42,43}.

Com a presença da região de implantação de HALO ocorre um efeito inverso na tensão de limiar, ou seja, um aumento desta com a redução do comprimento de canal. Este fato resulta do aumento da concentração efetiva de dopantes ocasionada pela

presença das regiões de HALO, que se tornam cada vez mais significativas com a redução do canal.

A literatura tem reportado uma série de trabalhos que descrevem e modelam este fenômeno que é denominado como efeito de canal curto reverso (RSCE)^{44,45,46}. Um novo modelo para extração da tensão de limiar (V_{th}) em dispositivos MOSFET convencionais, com a tecnologia de implantação de HALO⁴⁷, considera como concentração efetiva, a média das concentrações de dopantes ao longo do canal, com um perfil triangular da concentração na região de HALO, como está representado na Figura 2-8.

Figura 2-8 – Perfil da concentração de dopantes ao longo do canal de um dispositivo MOSFET convencional com Halo: (A) Corte transversal e (B) Perfil bidimensional⁴⁷.

A média das concentrações de dopantes ao longo do canal que considera um perfil triangular da concentração, para $L_{ch} \geq L_P$, é dada pela equação (18):

$$N_{subeff} = \frac{(L_{ch} - L_P)N_{subC} + L_P N_{subP}}{L_{ch}} \quad (18)$$

Onde o potencial de superfície pode ser aproximado, com um erro máximo de 10%, conforme a equação (19).

$$\phi_s = \frac{kT}{q} \ln \left(\frac{N_{subeff}}{n_i} \right) \quad (19)$$

De posse do potencial de superfície, a tensão de limiar nos dispositivos MOSFETs convencionais, com a presença da região de implantação de HALO, pode ser calculada através da equação (20).

$$V_{th} = 2\phi_s + V_{FB} + \frac{\sqrt{2qN_{subeff}\epsilon_{si}(2\phi_s - V_{BS})}}{C_{ox}} \quad (20)$$

2.2.4 Transcondutância

A capacidade de fornecer corrente de um SOI MOSFET depende basicamente de três fatores: da corrente de saturação, da transcondutância e da mobilidade dos portadores no canal invertido. Considerando os mesmos parâmetros de processo, a corrente de saturação (I_{Dsat}) é maior em um dispositivo SOI MOSFET totalmente depletado, com a segunda interface depletada, do que em um dispositivo MOSFET convencional. Mas I_{Dsat} é menor em um dispositivo SOI MOSFET totalmente depletado, com a segunda interface acumulada, do que em um dispositivo MOS convencional²⁹.

A transcondutância de um MOSFET, gm , é uma medida da eficácia do controle da corrente de dreno pela tensão aplicada na porta e é definida por:

$$gm = \frac{dI_{DS}}{dV_{GF}} \quad (21)$$

Em transistores nMOSFET convencionais, em saturação, gm é dado por ⁴⁸:

$$gm = \frac{W}{L} \mu_n C_{ox} (V_{GF} - V_{th}) \quad (22)$$

com $C_D = \frac{\epsilon_{si}}{x_{dmáx}}$ ⁴⁸.

Por outro lado, a corrente de saturação pode ser escrita como indicado na equação (23):

$$I_{Dsat} \cong \frac{W \mu_n C_{oxf}}{2L(1 + \alpha)} (V_{GF} - V_{th})^2 \quad (23)$$

Em dispositivos MOS tem-se que:

$$\alpha = \frac{\epsilon_{Si}}{x_{d\ max} C_{ox}} \quad (24)$$

No SOI MOSFET, totalmente depletado, a transcondutância é dada por:

$$gm = \frac{dI_{Dsat}}{dV_{GF}} = \frac{W \mu_n C_{oxf}}{L(1 + \alpha)} (V_{GF} - V_{th1}), \text{ para } V_{DS} > V_{Dsat} \quad (25)$$

Nos dispositivos totalmente depletados, com a 2ª interface acumulada ⁴⁹.

$$\alpha = \frac{\epsilon_{si}}{t_{si} C_{oxf}} = \frac{C_{Si}}{C_{oxf}} \quad (26)$$

Nos dispositivos totalmente depletados, com a 2ª interface depletada.

$$\alpha = \frac{C_{Si} C_{oxb}}{C_{oxf} (C_{Si} + C_{oxb})} \quad (27)$$

Sendo assim,

$$\alpha_{\text{SOI totalmente depletado}} < \alpha_{\text{convencional}} < \alpha_{\text{SOI 2ª interface acumulada}}$$

Quando comparamos dispositivos com os mesmos parâmetros de processo, pode-se concluir que a transcondutância em um SOI MOSFET totalmente depletado, com a segunda interface depletada, é maior do que em um MOS convencional. Mas gm é menor em um SOI MOSFET totalmente depletado, com a segunda interface acumulada, do que em um dispositivo MOS convencional.

Com o escalamento da tecnologia CMOS para dimensões nanométricas, fez-se necessário o uso de óxidos de porta extremamente finos para suprir o nível de corrente desejável com a redução das tensões de alimentação dos circuitos. Com o decréscimo da espessura do óxido de porta, a corrente de tunelamento através da porta aumenta exponencialmente. Este aumento tanto é prejudicial do ponto de vista de circuitos integrados CMOS, devido à alta dissipação de potência, como também do ponto de vista dos dispositivos isoladamente, pois o aumento da corrente de porta afeta o desempenho destes dispositivos ⁵⁰.

Com a redução da espessura do óxido de porta nos dispositivos SOI parcialmente depletados, um novo tipo de efeito de corpo flutuante se associa com a corrente de tunelamento direto entre o corpo e a porta destes transistores, quando operando na região linear ⁵¹. O fenômeno pode ocorrer devido ao tunelamento de elétrons da banda de valência, quando é aplicada tensão suficientemente grande na porta, de modo que esta corrente de tunelamento supra a quantidade de portadores majoritários necessária para carregar o corpo e polarizar diretamente a junção entre o corpo e a fonte, induzindo a uma anomalia na curva da corrente de dreno em função da tensão aplicada à porta. Este efeito denominado “Linear Kink Effect” (LKE) gera como consequência um segundo pico na curva da transcondutância de dreno ⁵².

2.2.5 Mobilidade

A mobilidade dos elétrons (μ_n) dentro da camada de inversão, em um dispositivo MOS, é uma função do campo elétrico vertical abaixo do óxido de porta, podendo ser aproximada pela equação (28)²⁹, onde os eixos assumidos nesta seção estão representados na Figura 2-9:

Figura 2-9 – Seção transversal de um transistor SOI nMOSFET com as notações usadas nesta seção.

$$\mu_n(y) = \mu_{máx} \left[\frac{E_C}{E_{eff}(y)} \right]^c, \text{ para } E_{eff}(y) > E_C \quad (28)$$

Sendo que $\mu_{máx}$, E_C e c são parâmetros que dependem do processo de oxidação da porta e das propriedades do dispositivo. O campo elétrico efetivo (E_{eff}) é dado por^{53,54}:

$$E_{eff}(y) = E_{SF}(y) - \frac{Q_{inv1}(y)}{2\epsilon_{si}} \quad (29)$$

O campo elétrico vertical abaixo do óxido de porta (E_{SF}) é dado por⁵³:

$$E_{SF}(y) = \left(\frac{\phi_{SF}(y) - \phi_{SB}(y)}{t_{si}} + \frac{qN_a t_{si}}{2\epsilon_{si}} \right) \quad (30)$$

Em um dispositivo SOI MOSFET totalmente depletado, operando com baixa tensão de dreno ($V_{DS} \approx 0$), a expressão do campo elétrico na superfície pode ser simplificada considerando os potenciais de superfície na primeira e segunda interface independentes de y .

Se a segunda interface estiver depletada e próxima da inversão ($\phi_{SF} - \phi_{SB} \approx 0$), o campo elétrico na primeira interface será:

$$E_{SF} = \frac{qN_a t_{si}}{2\epsilon_{si}} \quad (31)$$

Neste caso, o campo elétrico é menor do que em um dispositivo MOSFET convencional (desde que $t_{si} < x_{dmáx}$) dado por:

$$E_{SF} = \frac{qN_a x_{dm\acute{a}x}}{\epsilon_{si}} \quad (32)$$

Se o filme está totalmente depletado, mas ainda não está próximo da inversão, o campo elétrico na superfície é ainda menor do que no dispositivo MOSFET convencional, já que $x_1 < t_{si} < x_{dm\acute{a}x}$, e é aproximado pela equação (33):

$$E_{SF} \cong \frac{qN_a x_1}{\epsilon_{si}} \quad (33)$$

Onde x_1 é o ponto de mínimo potencial no filme de silício ($x=0$ na primeira interface).

O campo elétrico na primeira interface (E_{SF}) é menor em um dispositivo SOI do que em um dispositivo MOS convencional. Mas, é importante notar que se a segunda interface do dispositivo SOI totalmente depletado estiver acumulada ($\phi_{SF}-\phi_{SB}=2\phi_F$), o campo elétrico na superfície será maior do que no dispositivo MOS convencional²⁹.

Através da equação (29), pode-se notar que a mobilidade máxima é obtida quando a tensão aplicada na porta (V_{GF}) está logo acima da tensão de limiar (V_{thF}). Com o aumento de V_{GF} , a mobilidade decresce rapidamente devido ao aumento das cargas de inversão (Q_{inv}).

2.2.6 Inclinação de Sublimiar (Slope)

Quando o valor da tensão aplicada à porta está abaixo da tensão de limiar e a primeira interface do transistor está em inversão fraca, a corrente de dreno é chamada de corrente de sublimiar. O inverso da inclinação de sublimiar, ou simplesmente inclinação de sublimiar (slope ou fator S), é definido como o inverso da inclinação da curva $I_{DS} \times V_{GF}$ em regime de sublimiar, com a corrente de dreno em escala logarítmica, sendo descrita na equação (34) e expressa em milivolts por década. A inclinação de sublimiar é particularmente importante nas aplicações digitais, porque quanto menor este valor, maior será a velocidade de chaveamento dos dispositivos.

$$S = \frac{dV_{GF}}{d(\log I_{DS})} = \frac{\ln(10)}{\frac{d(\ln(I_{DS}))}{dV_{GF}}} \quad (34)$$

A corrente de sublimar em um transistor MOS consiste em uma corrente predominantemente de difusão de portadores minoritários, sendo dada por ⁵⁵:

$$I_{DS} = -qAD_n \frac{dn}{dy} \cong qAD_n \frac{n(0) - n(L)}{L} \quad (35)$$

Onde A é área da seção transversal por onde flui a corrente, D_n é o coeficiente de difusão dos elétrons, $n(0)$ e $n(L)$ são as densidades de elétrons do lado da fonte e do dreno, respectivamente. Estas densidades de elétrons são dadas por:

$$n(0) = n_{p0} e^{\frac{q\phi_s}{kT}} \quad (36)$$

$$n(L) = n_{p0} e^{\frac{q(\phi_s - V_{DS})}{kT}} \quad (37)$$

Considerando que a fonte aterrada e $n_{p0} = \frac{n_i^2}{N_a}$.

Baseado no modelo clássico, é conhecido que a concentração de elétrons varia com $\exp(q\phi(x)/kT)$ na profundidade de canal. Com o objetivo de simplificar os cálculos é feita uma aproximação do perfil exponencial de elétrons por uma densidade de elétrons constante, estendendo para uma profundidade d abaixo da superfície. A profundidade d pode ser definida como a profundidade em que o potencial diminui de kT/q abaixo do valor do potencial de superfície²⁹. De posse da relação de Einstein $D_n = \frac{kT}{q} \mu_n$ é possível obter a equação da corrente de dreno, a partir da equação (35), na região de sublimar. Como segue:

$$I_{DS} = \mu_n \frac{W}{L} q \left(\frac{kT}{q} \right)^2 \frac{n_i^2}{N_a} [1 - \exp(-qV_{DS}/kT)] \frac{\exp(q\phi_s/kT)}{\frac{-d\phi_s}{dx}} \quad (38)$$

Usando a relação entre a tensão na porta (V_{GF}) e as cargas no silício e nas interfaces $\left(V_{GF} = \phi_{MS} + \phi_s + \frac{-Q_D - Q_{ox} + C_{it}\phi_s}{C_{ox}} \right)$, é possível obter a variação do potencial

de superfície em função da variação do potencial na porta $\left(\frac{d\phi_s}{dV_{GF}} = \frac{C_{ox}}{C_{ox} + C_D + C_{it}} \right)$.

Desta forma, combinando-se as equações (34) e (38) e desprezando-se a capacitância associada às armadilhas de interface, obtém-se de uma forma geral a equação:

$$S = \frac{kT}{q} \ln(10)(1 + \alpha) \quad (39)$$

onde, α representa a mesma relação de capacitâncias citadas anteriormente na análise de transcondutância, sabendo que:

$$\alpha_{\text{SOI totalmente depletado}} < \alpha_{\text{convencional}} < \alpha_{\text{SOI 2ª interface acumulada}}$$

Conclui-se assim que o fator S é menor no SOI totalmente depletado, maior no MOS convencional e ainda maior no SOI com a segunda interface acumulada.

A inclinação de sublimiar dá uma indicação da condição de operação do transistor SOI MOSFET. Para valores entre 60 e 70mV/dec corresponde à situação em que o dispositivo de camada fina está totalmente depletado²⁹.

Comparando-se os valores da inclinação de sublimiar entre o SOI e os dispositivos MOS convencionais, percebe-se que estes valores são menores para os dispositivos SOI totalmente depletados, o que habilita sua utilização com tensões de limiar menores, sem o aumento da corrente de fuga. Como consequência, pode-se obter melhor desempenho em alta velocidade, principalmente em baixas tensões de alimentação. Da mesma maneira que nos dispositivos MOS convencionais, um aumento da inclinação de sublimiar é observado em dispositivos de canal curto⁵⁶.

Conforme elucidado anteriormente, na seção 2.2.3, com o escalamento das dimensões tornou-se cada vez mais freqüente o uso das regiões de implantação de HALO, junto a fonte e o dreno dos dispositivos. A presença destas regiões de HALO ocasiona o fenômeno denominado como efeito de canal curto reverso (RSCE)^{44,45,46}, que é observado no aumento da tensão de limiar quando o comprimento de canal é reduzido. Este aumento na tensão de limiar é explicado pelo aumento da concentração efetiva de dopantes na região de canal, devido a maior concentração nas regiões de HALO.

As características da região de sublimar também apresentam uma anomalia devido à maior concentração de dopantes junto às regiões de fonte e dreno. Ao contrário do esperado, nestes dispositivos as características de sublimar são praticamente independentes do comprimento de canal⁵⁷. Nestes casos, as características de sublimar são dominadas pelas regiões de maior concentração, porque o potencial de superfície destas regiões é menor do que o da região do canal com menor concentração de dopante. O baixo potencial de superfície nestas regiões de maior concentração de dopantes limita a corrente dos dispositivos MOSFET na região de sublimar, como consequência a razão a corrente de ligamento e a corrente de desligamento (I_{on}/I_{off}) aumenta com o decréscimo do comprimento de canal⁵⁷.

2.3 EFEITOS DA TEMPERATURA

Uma das principais vantagens da tecnologia SOI MOSFET em relação à tecnologia MOS convencional é ter se demonstrado como uma melhor alternativa para aplicações em altas temperaturas, devido à baixa variação da tensão de limiar, ao menor aumento da corrente de fuga, à ausência do efeito tiristor parasitário e à condutância de saída que permanece constante^{58,59}.

No setor automotivo, por exemplo: a monitoração do motor que exige uma grande tolerância ao nível de temperatura (acima de 600 °C), pois os sensores usados na monitoração do sistema de injeção de combustível estão posicionados bem próximos ou até mesmo dentro do bloco do motor. O monitoramento do sistema de freios ABS (acima de 300 °C), onde os sensores estão instalados próximos ao sistema, onde há uma grande dissipação de energia térmica quando os freios são acionados. A eletrônica de bordo que deve ser capaz de suportar temperaturas até de 200°C⁶⁰.

O setor aeroespacial também possui uma grande demanda para os dispositivos SOI MOSFETs operando em altas temperaturas: a eletrônica de bordo (150-250 °C) e a monitoração dos motores (300-600 °C) do avião. Como também na área espacial, circuitos utilizados nos satélites (150-600 °C).

Um outro campo importante de aplicação é na área de energia nuclear (30-550°C), onde há a necessidade não só de circuitos que operem em altas temperaturas, mas que também possam ser submetidos à radiação^{60,61,62}.

2.3.1 Corrente de Fuga através das Junções

Uma das principais limitações dos circuitos MOS, operando em altas temperaturas, é o aumento da corrente de fuga através das junções. Esta corrente é proporcional à área da junção, com a redução significativa destas áreas, tratando-se dos dispositivos SOI, esta corrente também é diminuída habilitando estes dispositivos a operar em temperaturas maiores que 150°C.

A corrente de fuga (I_{leak}) através de uma junção PN reversamente polarizada pode ser expressa por⁵⁵:

$$I_{leak} = qA \left(\frac{D_n}{\tau_n} \right)^{\frac{1}{2}} \frac{n_i^2}{N_a} + qA \frac{n_i W}{\tau_e} \quad (40)$$

onde q é a carga do elétron, A é a área da junção, D_n é o coeficiente de difusão de elétrons, τ_n é o tempo de vida de elétrons em um região quase neutra de silício tipo p, n_i é concentração intrínseca de portadores, N_a é a concentração de dopantes da região do corpo, W é a largura de depleção e $\tau_e = (\tau_n + \tau_p)/2$ é o tempo de vida efetivo relacionado com o processo de geração térmica dentro da região de depleção. A concentração intrínseca de portadores no silício depende da temperatura e é dada por³⁴:

$$n_i = 3.9 \times 10^{16} T^{\frac{3}{2}} e^{-\left(\frac{E_g}{2kT}\right)} \quad (41)$$

Conforme pode ser observado na equação (40), o primeiro termo referente a componente de difusão é proporcional à n_i^2 e o segundo termo referente a componente de geração é proporcional à n_i . A literatura reporta a observação experimental⁶¹ que a corrente de fuga em transistores SOI, assim como em diodos polarizados reversamente, varia proporcionalmente com n_i em temperaturas abaixo de 150°C e com n_i^2 em temperaturas superiores a esta. Sabe-se que a área das junções é menor em

transistores SOI quando comparados com MOS convencionais e, conseqüentemente, o volume da região de carga espacial associada às mesmas é menor, fato este que ocasiona a redução significativa da corrente de fuga nestes dispositivos.

2.3.2 Tensão de Limiar

A tensão de limiar de um transistor MOSFET canal-n é dada por:

$$V_{th} = \phi_{MS} + 2\phi_F - \frac{Q_{ox}}{C_{ox}} - \frac{Q_{depl}}{C_{ox}} \quad (42)$$

Onde ϕ_{MS} é a diferença de função trabalho entre metal e semiconductor, ϕ_F é o potencial de Fermi, C_{ox} é a capacitância do óxido de porta, e Q_{ox} e Q_{depl} são as cargas no óxido e as cargas de depleção controladas pela porta, respectivamente.

Tanto nos dispositivos MOS convencionais como nos SOI parcialmente depletados $Q_{depl} = qN_a x_{dmáx}$, onde $x_{dmáx}$ é a largura de depleção máxima correspondente

a concentração de dopantes na região do canal. Sendo, $x_{dmáx} = \sqrt{\frac{4\epsilon_{si}\phi_F}{qN_a}}$.

A variação da concentração intrínseca de portadores no silício com a temperatura é dada pela equação (41). Pode-se assumir que Q_{ox} e E_g não dependem da temperatura, gerando assim um erro menor que 0,3% para o intervalo de temperatura de 20°C à 250°C²⁹. Quando há um aumento na temperatura a concentração de portadores intrínseca (n_i) também aumenta, enquanto o potencial de Fermi (ϕ_F) diminui. Diminuindo o potencial de Fermi, segundo a equação (42), a tensão de limiar também decresce.

Os potenciais aplicados na primeira e na segunda porta, em um dispositivo SOI MOSFET totalmente depletado, são dados pelas equações (4) e (5), respectivamente, onde os termos dependentes da temperatura são ϕ_{MS1} , ϕ_{MS2} , ϕ_{SF} e ϕ_{SB} . Desde que a porta seja de silício policristalino N^+ , tem-se²⁹:

$$\phi_{MS1} = -\frac{E_g}{2q} - \phi_{Ff} = -\frac{E_g}{2q} - \frac{kT}{q} \ln\left(\frac{N_a}{n_i}\right) \quad (43)$$

$$\phi_{MS2} = -\frac{kT}{q} \ln\left(\frac{N_{ab}}{N_a}\right) \quad (44)$$

Com ϕ_{Ff} , k , q , E_g , T , N_a , N_{ab} e n_i sendo o potencial de Fermi do filme de silício, a constante de Boltzmann, a carga do elétron, a largura da faixa de energia proibida do silício, a temperatura, a concentração de dopantes da região de corpo, do substrato e a concentração intrínseca de portadores no silício, respectivamente.

Da mesma forma que no caso anterior, com o aumento da temperatura, em um dispositivo SOI MOSFET totalmente depletado, ocorre a diminuição do potencial de Fermi (ϕ_{Ff}) e conseqüentemente da tensão de limiar.

Este decréscimo do potencial de Fermi também ocasiona um estreitamento nas regiões de máxima depleção provenientes da primeira e segunda interface. Nos dispositivos SOI MOSFETs totalmente depletado existe uma determinada temperatura, chamada de temperatura crítica (T_K), em que a soma das regiões de depleção da primeira e segunda interface é igual à espessura do filme de silício. A partir da temperatura crítica ocorre o desacoplamento das regiões de depleção, fazendo com que o transistor opere parcialmente depletado a partir deste ponto.

Na figura 2.9, tem-se uma comparação do comportamento da tensão de limiar em função da temperatura entre um dispositivo SOI MOSFET totalmente depletado e um MOSFET convencional. Pode-se observar que, a partir da temperatura crítica (T_K), ambas as curvas possuem a mesma inclinação ²⁹.

Figura 2-10 - Variação da tensão de limiar, do MOS convencional e do SOI totalmente depletado, com a temperatura ²⁹.

2.3.3 Inclinação de Sublimiar

A equação (39), apresentada na seção (2.2.6), é a expressão clássica usada para o cálculo da inclinação de sublimiar, que prevê como valor ideal 60mV/dec na temperatura de 300k. Onde α representa a relação entre as capacitâncias efetivas do corpo e capacitância do óxido de porta. De acordo com a análise prévia (seção 2.2.4), assume-se que α é independente da temperatura nos dispositivos totalmente depletados e no caso dos parcialmente depletados esta dependência se deve ao decréscimo da profundidade máxima de depleção com o aumento da temperatura.

Quando analisa-se a expressão para o cálculo da inclinação de sublimiar (S), em dispositivos SOI MOSFETs totalmente depletados, é verificada uma dependência linear com a temperatura. Contudo, experimentalmente esta variação da inclinação de sublimiar com a temperatura nestes dispositivos não é linear ⁵⁹, conforme mostra a Figura 2-11.

Figura 2-11 – Curvas experimentais, simuladas e calculada através do modelo clássico de um dispositivo SOI MOSFET com $L = 20\mu\text{m}$ e $W = 20\mu\text{m}$ ⁵⁹.

Este fenômeno ocorre devido ao aumento da capacitância efetiva do corpo causado pelo aumento da densidade de carga de portadores livres e pela diminuição do campo elétrico na superfície, que ocorre com o aumento da temperatura, quando o dispositivo se encontra na região de inversão fraca.

O modelo da inclinação de sublimiar que considera tanto a diminuição do campo elétrico superficial, no regime de inversão fraca (onde $\phi_F \leq \phi_{Ff} \leq 2\phi_F$), quanto a contribuição do aumento da densidade dos portadores livres com o aumento da temperatura é dado pela equação (45) ⁵⁹.

$$S = \frac{\eta kT}{q} \ln(10) \left(1 + \frac{C_{Dtot}}{C_{ox}} \right) \quad (45)$$

sendo $C_{Dtot} = \frac{dQ_{tot}}{d\phi_s}$ a capacitância total do corpo considerando os portadores

livres e η o fator de correção dado pela expressão:

$$\eta = \left[\left(\frac{kT}{q} \right) \left(\frac{d \ln Q_{inv}}{d\phi_s} \right) \right]^{-1} \quad (46)$$

2.3.4 Mobilidade

O modelo clássico simplificado da mobilidade, que inclui o efeito das resistências de fonte e dreno juntamente com o efeito da temperatura segue abaixo ⁶²:

$$\mu = \mu_0 \frac{1}{1 + (\theta + \alpha_R)(V_{GS} - V_{th_F})} \quad (47)$$

onde, μ_0 é a mobilidade para baixo campo elétrico e θ é o fator de atenuação da mobilidade.

α_R e μ_0 podem ser calculados segundo as equações abaixo:

$$\alpha_R = \frac{2\mu_0 C_{ox} R_{SD} W}{L} \quad (48)$$

$$\mu_0 = \mu_{273K} \left(\frac{T}{273} \right)^{-m}, \text{ com } m = 1,9 \quad (49)$$

A Figura 2-12 apresenta a variação da mobilidade com baixo campo elétrico, para os elétrons (dispositivo canal-n) e para as lacunas (dispositivo canal-p) em função da temperatura.

Figura 2-12 – Variação de μ_0 em função da temperatura, em um SOI MOSFET canal-n (●) e em um SOI MOSFET canal-p (○) ⁶².

Com o aumento da temperatura há um decréscimo na mobilidade para baixo campo elétrico (μ_0) e um aumento da resistência série de fonte e dreno. Embora a resistência série aumente, o decréscimo de μ_0 é predominante, ocasionando assim uma leve diminuição do coeficiente α_R ⁶², conforme pode ser observado na Figura 2-13.

Pode-se também observar na Figura 2-13 que o fator de atenuação da mobilidade (θ) decresce com o aumento da temperatura. Sendo assim, o termo $(\theta + \alpha_R)$ diminui com o aumento da temperatura, atenuando a diminuição da mobilidade efetiva (μ) ⁶².

Figura 2-13 – Extração do θ (contínuo) e α_R (tracejado) em função da temperatura, para dispositivos SOI MOSFET canal-n com $L = 20\mu m$ ($\circ$), $10\mu m$ ($\bullet$), $5\mu m$ ($\square$), $3\mu m$ ($\blacksquare$) e $2\mu m$ ($\triangle$)⁶².

2.4 SIMULADOR MEDICI

O MEDICI⁶³ é um programa de simulação numérica usado para simular o comportamento de transistores MOS, bipolares, e outros dispositivos semicondutores. Este programa possui modelos bidimensionais para distribuição do potencial e concentração de portadores, podendo ser usado para prever o comportamento elétrico de um dispositivo para condições arbitrárias de polarização.

O programa MEDICI, entre outras, resolve as equações de Poisson e as equações de continuidade de corrente, tanto para elétrons como para lacunas, para analisar o comportamento dos dispositivos. A simulação obedece uma grade triangular não uniforme que permite modelar arbitrariamente a geometria dos dispositivos para uma superfície topográfica planar ou não planar.

Esta grade de simulação pode ser refinada automaticamente durante o processo de solução. Nós adicionais e parâmetros como potencial ou concentração de impurezas podem ser inseridos ou variados conforme a especificação do usuário. Esta flexibilidade possibilita a modelagem de estruturas e dispositivos bastante complexos.

Este simulador incorpora uma série de modelos físicos, incluindo modelos para recombinação, foto-geração, ionização por impacto, estreitamento das bandas de energia, tunelamento, mobilidade e tempo de vida dos portadores. Além de incorporar as estatísticas de Boltzmann e Fermi-Dirac, incluindo a ionização incompleta de impurezas com o objetivo de tornar os resultados mais precisos.

2.4.1 Modelos utilizados

Abaixo segue uma breve descrição dos modelos usados no presente trabalho:

ANALYTIC – Este modelo especifica a mobilidade de elétrons e lacunas para baixo campo elétrico dependendo da concentração e da temperatura, segundo as equações abaixo:

$$\mu_{0n} = MUN.MIN + \frac{MUN.MAX \left(\frac{T}{300} \right)^{NUN} - MUN.MIN}{1 + \left(\frac{T}{300} \right)^{XIN} \left(\frac{N_{total}(x, y)}{NREFN} \right)^{ALPHAN}} \quad (50)$$

$$\mu_{0p} = MUP.MIN + \frac{MUP.MAX \left(\frac{T}{300} \right)^{NUP} - MUP.MIN}{1 + \left(\frac{T}{300} \right)^{XIP} \left(\frac{N_{total}(x, y)}{NREFP} \right)^{ALPHAP}} \quad (51)$$

Onde $N_{total}(x, y)$ é a concentração total de impurezas e T a temperatura.

Os valores dos parâmetros usados nas equações (50) e (51), pré-definidos pelo simulador para o silício^{64,65}, são mostrados na Tabela 1.

Tabela 1 – Valores pré-definidos pelo simulador para o modelo ANALYTIC.

Parâmetro	Silício	Unidade	Parâmetro	Silício	Unidade
MUN.MIN	55,24	cm ² /V.s	MUP.MIN	49,70	cm ² /V.s
MUN.MAX	1429,23	cm ² /V.s	MUP.MAX	479,37	cm ² /V.s
NREFN	1,072 10 ¹⁷	cm ⁻³	NREFP	1,606 10 ¹⁷	cm ⁻³
NUN	-2,3	--	NUP	-2,2	--
XIN	-3,8	--	XIP	-3,7	--
ALPHAN	0,73	--	ALPHAP	0,70	--

FLDMOB – Quando é especificado FLDMOB=1, o simulador usa a expressão de Caughey-Thomas ⁶⁴, tanto para elétrons como para lacunas. Sendo esta expressão dependente da componente paralela do campo elétrico, conforme descrita abaixo.

$$\mu_n = \frac{\mu_{S,n}}{\left[1 + \left(\frac{\mu_{S,n} E_{\parallel,n}}{v_n^{sat}} \right)^{BETAN} \right]^{1/BETAN}} \quad (52)$$

$$\mu_p = \frac{\mu_{S,p}}{\left[1 + \left(\frac{\mu_{S,p} E_{\parallel,p}}{v_p^{sat}} \right)^{BETAP} \right]^{1/BETAP}} \quad (53)$$

Onde $\mu_{S,n}$ e $\mu_{S,p}$ são as mobilidades para baixo campo elétrico incluindo o mecanismo de espalhamento, e v_n^{sat} e v_p^{sat} são as velocidades de saturação para elétrons e lacunas, respectivamente. Sendo que BETAN=2,0 e BETAP=1,0.

PRPMOB – Este modelo inclui a degradação da mobilidade com o campo elétrico transversal. O modelo é aplicado em todas as posições do dispositivo e não somente nas interfaces ou na camada de inversão ^{66,67}. As mobilidades de elétrons e lacunas para baixo campo elétrico, na presença deste modelo, serão modificadas segundo as equações:

$$\mu_{s,n} = GSURFN \frac{\mu_{0n}}{\sqrt{1 + \frac{E_{\perp,n}}{ECN.MU}}} \quad (54)$$

$$\mu_{s,p} = GSURFP \frac{\mu_{0p}}{\sqrt{1 + \frac{E_{\perp,p}}{ECP.MU}}} \quad (55)$$

Onde $E_{\perp,n}$ e $E_{\perp,p}$ são as componentes do campo elétrico que são perpendiculares a direção da corrente. Os valores das constantes assumidos pelo simulador para o silício estão relacionados na Tabela 2.

Tabela 2 - Valores pré-definidos pelo simulador para o silício no modelo PRPMOB.

Parâmetros	Silício	Unidade
GSURFN	1,0	--
GSURFP	1,0	--
ECN.MU	$6,49 \cdot 10^4$	V/cm
ECP.MU	$1,87 \cdot 10^4$	V/cm

AUGER – Especifica a recombinação Auger, devendo ser habilitado na presença de regiões com alta concentração de dopantes.

BGN – Especifica o estreitamento da banda de energia devido à alta concentração de dopantes, incluindo a variação espacial na concentração intrínseca de portadores ⁶⁸ e na mudança das margens das bandas.

$$\Delta E_g = \frac{V0.BGNq}{2kT} \left[\ln \frac{N_{total}(x, y)}{N0.BGN} + \sqrt{\left(\ln \frac{N_{total}(x, y)}{N0.BGN} \right)^2 + CON.BGN} \right] \quad (56)$$

$$n_{ie}(x, y) = n_i \exp(\Delta E_g) \quad (57)$$

Os valores dos parâmetros usados na equação (56), pré-definidos pelo simulador para o silício, são mostrados na Tabela 3.

Tabela 3 - Valores pré-definidos pelo simulador para o modelo BGN.

Parâmetro	Silício	Unidade
V0.BGN	$9 \cdot 10^{-3}$	V
N0.BGN	$1 \cdot 10^{17}$	cm^{-3}
CON.BGN	0.5	eV

CONSRH – Especifica o modelo de recombinação de Shockley-Read-Hall com tempo de vida dos portadores dependentes da concentração.

$$\frac{TAUN0}{\tau_n(x, y)} = AN + BN \left(\frac{N_{total}(x, y)}{NSRHN} \right) + CN \left(\frac{N_{total}(x, y)}{NSRHN} \right)^{EN} \quad (58)$$

$$\frac{TAUP0}{\tau_p(x, y)} = AP + BP \left(\frac{N_{total}(x, y)}{NSRHP} \right) + CP \left(\frac{N_{total}(x, y)}{NSRHP} \right)^{EP} \quad (59)$$

Os valores dos parâmetros usados nas equações (58) e (59), pré-definidos pelo simulador para o silício, são mostrados a seguir na Tabela 4.

Tabela 4 - Valores pré-definidos pelo simulador para o modelo CONSRH.

Parâmetro	Silício	Unidade
NSRHN	$5 \cdot 10^{16}$	cm^{-3}
NSRHP	$5 \cdot 10^{16}$	cm^{-3}
TAUN0	$1 \cdot 10^{-7}$	s
TAUP0	$1 \cdot 10^{-7}$	s
AN	1	--
AP	1	--
BN	1	--
BP	1	--
CN	0	--
CP	0	--
EN	2	--
EP	2	--

Usando os parâmetros pré-definidos pelo simulador, as equações (58) e (59) podem ser simplificadas, resultando nas equações abaixo:

$$\tau_n(x, y) = \frac{TAUN0}{1 + \frac{N_{total}(x, y)}{NSRHN}} \quad (60)$$

$$\tau_p(x, y) = \frac{TAUP0}{1 + \frac{N_{total}(x, y)}{NSRHP}} \quad (61)$$

Desta forma o modelo calcula a taxa de recombinação de Shockley-Read-Hall, usando a equação (62), mostrada a seguir, considerando ETRAP=0.

$$U_{SRH} = \frac{pn - n_{ie}^2}{\tau_p \left[n + n_{ie} \exp\left(\frac{ETRAP}{kT}\right) \right] + \tau_n \left[p + n_{ie} \exp\left(\frac{-ETRAP}{kT}\right) \right]} \quad (62)$$

PRINT – Especifica que a situação atual de todos os modelos, algumas constantes, e alguns parâmetros dependentes da temperatura serão reportados no arquivo de saída.

TEMPERAT – Define a temperatura da rede na estrutura especificada.

DT.CUR – Quando este modelo é especificado, o simulador habilita a análise da corrente de tunelamento direto em todas as interfaces semiconductor/eletrodo separadas por um isolante.

DT.VBHT – Especifica que o tunelamento de lacunas da banda de valência será incluído na simulação.

FERMIDIR – Especifica que a estatística de Fermi-Dirac será usada.

3 TEMPO DE VIDA DE PORTADORES

O conhecimento das propriedades de geração-recombinação dos portadores (tempo de vida, velocidade de recombinação/geração superficial) é fundamental para analisar o desempenho de alguns dispositivos SOI MOSFETs, pois parâmetros como correntes de fuga em junções *pn*, tempo de “*refresh*” de memórias dinâmicas (DRAMs), efeitos de corpo flutuante e o ganho dos transistores bipolares parasitários são dependentes destas propriedades ⁶⁹.

O tempo de vida dos portadores é definido como o tempo médio que se passa antes que os portadores minoritários, em excesso ou escassez, restabeleçam a concentração térmica de equilíbrio. Este parâmetro depende tanto dos defeitos cristalinos da lâmina como dos defeitos introduzidos pela fabricação dos circuitos integrados. Portanto, caso sejam utilizadas lâminas diferentes, sendo mantido o mesmo processo de fabricação dos dispositivos, será avaliada principalmente a qualidade inicial da lâmina (que no caso das lâminas SOI, pode ser obtida de diferentes técnicas tais como: SIMOX⁷⁰, UNIBOND⁷¹, BESOI⁷², etc). No entanto, o uso do mesmo tipo de lâminas utilizadas em processos diferentes de fabricação pode permitir a avaliação do impacto de determinadas etapas de processo de fabricação nas características elétricas dos dispositivos.

Segundo reporta a literatura, as lâminas obtidas pela técnica UNIBOND apresentam um tempo de vida de portadores dez vezes maior quando comparadas com lâminas SIMOX de mesma concentração de dopantes (30-100 μ s comparado com 2-10 μ s, respectivamente)⁷³. A comparação entre dispositivos fabricados sobre o mesmo tipo de lâmina SOI (BESOI ou SIMOX), que passaram por diferentes etapas de processo para a implantação de ajuste da tensão de limiar (com e sem óxido sacrificial), mostrou que os dispositivos em que a implantação foi realizada através do óxido sacrificial apresentaram um tempo de vida por volta de 60% maior que os dispositivos onde a implantação foi realizada através da porta finalizada. No caso dos dispositivos fabricados sobre as lâminas BESOI este tempo variou de 0,6 à 0,9 μ s e nos dispositivos fabricados em lâminas SIMOX esta variação foi de 0,13 à 0,2 μ s⁷⁷.

O conceito de tempo de vida se divide em duas categorias: tempo de vida de recombinação e tempo de vida de geração. O tempo de vida de recombinação é esperado quando há um excesso de portadores (elétrons ou lacunas) no semicondutor, que pode ser obtido através da incidência de luz na amostra ou pela polarização direta de uma junção pn , sendo que a diminuição deste excesso de portadores com passar do tempo é decorrente do fenômeno de recombinação. O tempo de vida de geração aplica-se em regiões em que há escassez de portadores e o material tenta alcançar o equilíbrio, como por exemplo, na região de depleção de um diodo reversamente polarizado. Quando esses eventos de geração e recombinação ocorrem na superfície são caracterizados como velocidade de geração/recombinação superficial⁷⁴.

3.1 TEMPO DE VIDA DE RECOMBINAÇÃO

Basicamente o evento de recombinação está associado com três mecanismos físicos distintos. A recombinação *Shockley-Read-Hall* (SRH) ou por *multifonon*, a recombinação *radiativa* e a recombinação *Auger*⁷⁴.

3.1.1 Recombinação Shockley-Read-Hall

A recombinação *Shockley-Read-Hall* (SRH) ou por *multifonon*, onde os pares elétron-lacuna se recombinam em um nível energético intermediário de armadilhas, introduzido pela presença de impurezas, defeitos ou contaminações, localizado entre o nível superior de valência e o inferior de condução, e a energia liberada durante o evento de recombinação é dissipada através de vibrações na rede cristalina⁷⁴, conforme mostra a Figura 3-1.

Figura 3-1 – Recombinação *Shockley-Read-Hall* (SRH) ou por *multifonon*⁷⁴.

O tempo de vida SRH (τ_{SRH}) é dado por ⁷⁴:

$$\tau_{SHR} = \frac{\tau_p (n_0 + n_l + \Delta_n) + \tau_n (p_0 + p_l + \Delta_n)}{p_0 + n_0 + \Delta_n} \quad (63)$$

Com n_l , p_l , τ_n e τ_p definidos por:

$$n_l = n_i \exp\left(\frac{E_T - E_i}{kT}\right) \quad (64)$$

$$p_l = n_i \exp\left(-\frac{E_T - E_i}{kT}\right) \quad (65)$$

$$\tau_n = \frac{1}{\sigma_n v_{th} N_T} \quad (66)$$

$$\tau_p = \frac{1}{\sigma_p v_{th} N_T} \quad (67)$$

Onde N_T é a concentração de impurezas, E_T o nível de energia das armadilhas, σ_n e σ_p as secções transversais de captura de elétrons e lacunas, respectivamente.

A taxa de recombinação SRH (U) que ocorre no substrato é dada por⁷⁴:

$$U = \frac{\sigma_n \sigma_p v_{th} N_T (pn - n_i^2)}{\sigma_n (n + n_l) + \sigma_p (p + p_l)} = \frac{pn - n_i^2}{\tau_p (n + n_l) + \tau_n (p + p_l)} \quad (68)$$

Adicionalmente à taxa de recombinação SRH do substrato, há também a taxa de recombinação SRH superficial, que é dada pela equação⁷⁴ (69):

$$U_s = \frac{\sigma_{ns}\sigma_{ps}\nu_{th}N_{it}(p_s n_s - n_i^2)}{\sigma_{ns}(n_s + n_{Is}) + \sigma_{ps}(p_s + p_{Is})} = \frac{S_n S_p (p_s n_s - n_i^2)}{S_n(n_s + n_{Is}) + S_p(p_s + p_{Is})} \quad (69)$$

Onde,

$$S_n = \sigma_{ns}\nu_{th}N_{it}, \quad S_p = \sigma_{ps}\nu_{th}N_{it}$$

O índice “s” se refere à parcela superficial, p_s e n_s são as concentrações de elétron e lacunas por cm^3 na superfície e N_{it} é a densidade de armadilhas de interface, sendo nesse caso considerada constante.

A velocidade de recombinação na superfície é definida como $S_r = \frac{U_s}{\Delta n_s}$, resultando na equação⁷⁴ (70):

$$S_r = \frac{S_n S_p (p_{s0} + n_{s0} + \Delta n_s)}{S_n(n_{s0} + n_{Is} + \Delta n_s) + S_p(p_{s0} + p_{Is} + \Delta p_s)} \quad (70)$$

Caso os eventos de geração e recombinação ocorram tanto no corpo como na superfície do dispositivo simultaneamente, a separação desses eventos não é simples. Sendo que alguns métodos não chegam a prever esta separação.

O mecanismo de recombinação SRH aplica-se sempre que há impurezas ou defeitos na rede cristalina do semiconductor. Este mecanismo é particularmente importante em semicondutores com “gap” ou faixa proibida indireta como Si, Ge e GaP.

O tempo de vida SRH é inversamente proporcional à concentração de centros de recombinação e a secção transversal de captura, mas não depende diretamente do nível de energia das impurezas. Isso ocorre porque a secção transversal de captura tende a ser maior para impurezas com nível de energia próximo ao meio da banda proibida e menor para níveis de energia que se aproximem das bandas de valência ou de condução⁷⁴.

3.1.2 Recombinação Radiativa

O segundo mecanismo físico é chamado de recombinação radiativa ⁷⁴, onde os pares elétron-lacuna se recombina do nível de condução para o de valência e a energia resultante é dissipada através de fótons, como pode ser visto na Figura 3-2.

Figura 3-2 - Recombinação radiativa⁷⁴.

O tempo de vida radiativo (τ_{rad}) é dado por:

$$\tau_{rad} = [B(p_0 + n_0 + \Delta_n)]^{-1} \quad (71)$$

onde B é o coeficiente de recombinação radiativa.

O tempo de vida radiativo é inversamente proporcional à concentração de portadores, devido ao fato de que neste mecanismo físico ambos, elétron e lacunas, devem estar presentes simultaneamente para ocorrer à recombinação.

A recombinação radiativa é aplicada em semicondutores com “gap” ou faixa proibida direta como GaAs e InP, onde o nível inferior de energia da faixa de condução está alinhado com o nível superior da faixa de valência.

3.1.3 Recombinação Auger

O terceiro mecanismo é chamado de recombinação Auger ⁷⁴, da mesma forma que no caso anterior, os pares elétron-lacuna se recombinaem do nível energético de condução para o de valência, mas a energia resultante é fornecida a um terceiro portador conforme ilustrado na Figura 3-3. Devido haver três portadores envolvidos no mecanismo de recombinação, o tempo de vida Auger (τ_{Auger}) é inversamente proporcional ao quadrado da concentração de portadores.

Figura 3-3 - Recombinação Auger⁷⁴.

Sendo dado pela equação (72):

$$\tau_{Auger} = \left[C_p (p_0^2 + 2p_0\Delta n + \Delta n^2) + C_n (n_0^2 + 2n_0\Delta n + \Delta n^2) \right]^{-1} \quad (72)$$

Onde C_p e C_n são os coeficientes de recombinação Auger.

A recombinação Auger é observada em semicondutores com faixa proibida direta ou indireta em que a concentração do excesso de portadores majoritários ou minoritários é muito alta, este mecanismo de recombinação é dominante em semicondutores com pequena largura de faixa proibida. Da mesma forma que o tempo de vida radiativo, o tempo de vida Auger é independente da concentração de impurezas. É aplicado para dispositivos operando em altos níveis de injeção ou com nível de dopagem muito alto⁷⁴.

Em condições de baixo nível (ll) de injeção, quando a concentração do excesso de portadores minoritários é pequena comparada com a concentração de portadores majoritários em equilíbrio ($\Delta n \ll p_0$), ou em condições de alto nível (hl) de injeção ($\Delta n \gg p_0$), as equações acima podem ser simplificadas resultando nas equações abaixo:

$$\tau_{SHR}(ll) = \tau_n, \quad \tau_{SHR}(hl) = \tau_n + \tau_p \quad (73)$$

$$\tau_{rad}(ll) = \frac{I}{Bp_0}, \quad \tau_{rad}(hl) = \frac{I}{B\Delta n} \quad (74)$$

$$\tau_{Auger}(ll) = \frac{I}{C_p p_0^2}, \quad \tau_{Auger}(hl) = \frac{I}{(C_p + C_n)\Delta n^2} \quad (75)$$

$$S_r(ll) = S_n, \quad S_r(hl) = \frac{S_n S_p}{S_n + S_p} \quad (76)$$

3.2 TEMPO DE GERAÇÃO

Em contra partida a cada processo de recombinação, mencionado anteriormente, existe um processo de geração. O processo de geração que acontece através de níveis energéticos intermediários, devido à energia proveniente de vibrações na rede cristalina, é a geração térmica de pares elétron-lacuna ou geração de Shockley-Read-Hall, conforme mostra a Figura 3-4.

Figura 3-4 – Geração Shockley-Read-Hall⁷⁴

Através da equação (68), que expressa a taxa de recombinação (U)/geração SRH (G), nota-se que para $pn \gg n_i^2$ o processo de recombinação é dominante e para

$pn \ll n_i^2$ o processo de geração é o que domina. Sabe-se que quanto menor o produto pn maior será a taxa de geração, no limite ($pn \rightarrow 0$) a taxa de recombinação torna-se negativa e a taxa de geração será dada por:

$$G = -U = \frac{n_i^2}{\tau_p n_l + \tau_n p_l} = \frac{n_i}{\tau_g} \quad (77)$$

Onde τ_g é o tempo de vida de geração,

$$\tau_g = \tau_p \exp\left(\frac{E_T - E_i}{kT}\right) + \tau_n \exp\left(-\frac{E_T - E_i}{kT}\right) \quad (78)$$

O tempo de vida de geração é inversamente proporcional à concentração de impurezas e a secção transversal de captura de elétrons e lacunas ⁷⁴, da mesma forma que o tempo de vida de recombinação. Contudo, o tempo de vida de geração também depende exponencialmente dos níveis de energia E_T e E_i , sendo que τ_g pode ser bastante maior caso E_T não coincida com E_i . Normalmente τ_g é muito maior do que τ_r , no silício $\tau_g \approx (50-100) \tau_r$ ⁷⁵.

A taxa de geração superficial (G_s), quando $p_s n_s \ll n_i^2$ é dada pela equação (79),

$$G_s = -U_s = \frac{S_n S_p n_i^2}{S_n n_{ls} + S_p p_{ls}} = S_g n_i \quad (79)$$

Onde S_g é a velocidade de geração superficial

$$S_g = \frac{S_n S_p}{S_n \exp[(E_{it} - E_i)/kT] + S_p \exp[-(E_{it} - E_i)/kT]} \quad (80)$$

3.3 TÉCNICAS PARA EXTRAÇÃO DO TEMPO DE VIDA DE GERAÇÃO-RECOMBINAÇÃO DE PORTADORES.

Diversos autores têm reportado inúmeras técnicas para extração do tempo de vida de geração-recombinação de portadores no semicondutor. Algumas dessas técnicas de medidas usam a injeção óptica como um meio para a criação de pares elétrons-lacuna. Outra forma é a injeção elétrica, que é de mais fácil controle, mas necessita de uma junção *pn*, diretamente polarizada, como fonte de portadores minoritários. A principal diferença entre a injeção óptica e a elétrica é que durante a injeção óptica o excesso de portadores é gerado no volume da amostra, com a profundidade de geração controlada pelo coeficiente de absorção óptico do semicondutor. Enquanto que a injeção elétrica é planar, ou seja, o excesso de portadores existentes além do plano de injeção foi difundido para lá e não gerado lá.

Muitas das técnicas de injeção elétrica, usadas para extração do tempo de vida de geração-recombinação de portadores na camada de silício dos transistores SOI, são baseadas nas medidas de capacitâncias em regime transitório, que são muito complexas quando aplicadas em dispositivos SOI MOSFETs totalmente depletados. Essa complexidade se deve à elevada resistência série e pelo fato de que as capacitâncias parasitárias limitam a precisão das medidas de capacitâncias. Essas técnicas de extração trabalham com a variação da profundidade máxima de depleção, contudo em dispositivos SOI MOSFETs totalmente depletados, pela sua própria natureza, esta avaliação é bastante dificultada.

Como alternativa para extração do tempo de vida em dispositivos SOI MOSFET totalmente depletados, modo enriquecimento, foi proposto um método que analisa a distribuição temporal dos portadores através da camada de silício⁷⁶, porém esta técnica requer uma análise complicada de dados tornando-se muitas vezes inviável.

3.3.1 Método “Shin”

Nesse método de extração do tempo de vida de geração dos portadores não se faz necessária o uso de análise numérica⁷⁷. O método proposto consiste em aplicar um degrau negativo de tensão na porta de um transistor SOI nMOSFET parcialmente depletado, fazendo com que o dispositivo passe da inversão forte ($V_{GF} > V_{th}$) para inversão fraca ($V_{GF} < V_{th}$). Desta forma, é observada uma corrente de dreno transitória devido à natureza do corpo flutuante nesses dispositivos.

Sabe-se que a geração de portadores em um dispositivo SOI MOSFET se dá devido aos quatro mecanismos diferentes, a geração no substrato que ocorre na região de depleção do corpo do dispositivo, a geração junto ao dreno/fonte, a geração superficial na primeira interface e a geração superficial na segunda interface, conforme mostrado na Figura 3-5. Esse método considera que o mecanismo de geração no corpo é dominante para os dispositivos e análises que serão apresentadas a seguir.

Figura 3-5 –SOI MOSFET submetido a um degrau na porta, os pares elétron-lacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface.

Após a aplicação do degrau negativo de tensão na porta de um transistor SOI parcialmente depletado (da inversão forte para inversão fraca), o potencial na região de corpo destes dispositivos acompanha esta redução no potencial da porta devido a natureza do seu corpo flutuante. Com a redução do potencial no corpo há um aumento

da tensão de limiar e a corrente I_{DS} é suprimida, como pode ser observado esquematicamente através da Figura 3-6. Então, corrente de dreno gradualmente alcança o estado de equilíbrio, devido à geração de portadores, que retorna o potencial do corpo a zero e a tensão de limiar ao seu valor de equilíbrio.

Figura 3-6 – Desenho esquematizado do degrau negativo de tensão aplicado na porta do transistor, juntamente com a corrente de dreno após variação de tensão na porta.

O tempo transitório (T_0) é definido como o tempo necessário para corrente de dreno atingir 90% do seu valor de equilíbrio. Durante o período de transitório os portadores são gerados para preencher a região de carga espacial (região de depleção), localizada entre o estado de equilíbrio (com largura $x_{d\infty}$) e região de máxima depleção (com largura x_{dmax}). A magnitude do transitório diminui com o aumento da temperatura devido à maior quantidade de portadores livres (n_i).

No caso de um transistor SOI nMOSFET, lacunas precisam ser geradas para preencher a região cuja depleção diminuirá do seu máximo valor (na inversão forte) para o seu valor de equilíbrio (na inversão fraca). A variação da região de depleção (x_d) em função do tempo pode ser descrita através da equação (81).

$$x_d(t) = (x_{dmax} - x_{d\infty}) \cdot e^{\left(\frac{-n_i}{N_a} \frac{t}{\tau_g}\right)} + x_{d\infty} \quad (81)$$

Onde τ_g é tempo de geração de portadores, n_i e N_a são a concentração intrínseca e de dopantes da camada de silício, respectivamente.

O fato de x_d , durante algum tempo, ser maior para a condição de $V_{GF} = 0,1V$, é responsável pelo efeito de corpo, e conseqüentemente pelo efeito transitório em I_{DS} . A corrente I_{DS} pode então ser calculada pela equação (82).

$$\frac{I_{DS}(t)}{I_{DS\infty}} = e^{\left(\frac{q\gamma(\sqrt{2\phi_f} - \sqrt{2\phi_f - V_{BS}(t)})}{\xi kT} \right)} \quad (82)$$

onde γ é a constante de efeito de corpo, ϕ_f é o potencial de substrato e $\xi = 1 + [C_D(t)/C_{ox}]$, com $C_D(t)$ e C_{ox} sendo a capacitância de depleção do silício e do óxido de porta, respectivamente. O potencial de corpo aumenta devido ao excesso de portadores na região de depleção, sendo esse dado pela equação (83).

$$V_{BS}(t) = -\frac{qN_a}{2\epsilon_{Si}} \left((x_d(t))^2 - x_{d\infty}^2 \right) \quad (83)$$

O tempo de geração de portadores (τ_g) pode ser obtido relacionando-se as equações (81), (82) e (83) e através do tempo de transitório (T_0), já definido anteriormente como o tempo necessário para a corrente de dreno atingir 90% do seu valor de equilíbrio. A seguir é dada a equação usada neste método para cálculo de τ_g .

$$\tau_g = \frac{\frac{n_i}{N_a} T_0}{\ln \left[\frac{x_{dmax} - x_{d\infty}}{\sqrt{x_{d\infty}^2 + \frac{2\epsilon_{Si}}{qN_a} \left\{ \left[\sqrt{2\phi_f} + 0.1 \frac{\xi kT}{\gamma q} \right]^2 - 2\phi_f \right\}} - x_{d\infty}} \right]} \quad (84)$$

O método usado acima só pode ser aplicado em dispositivos parcialmente depletados de canal longo e largo, pois não considera a influência das junções e nem a presença das regiões de implantação de HALO no efeito de corpo flutuante.

3.3.2 Método “Dual Gate”

Nas estruturas $N^+ P N^+$, o dreno e a fonte provêm os portadores minoritários para formar quase instantaneamente o canal de inversão. Até então não há nenhuma fonte de portadores minoritários, exceto o processo de geração, o experimento ilustrado pela Figura 3-7 é projetado para induzir um déficit na concentração de lacunas.

Figura 3-7 - Transistor SOI submetido a um degrau no substrato, os pares elétron-lacuna estão representados pelos círculos cheios e vazios. Mecanismo de geração 1 - no corpo, 2 - junto ao dreno/fonte, 3 - na primeira interface e 4 - na segunda interface.

A porta do transistor é polarizada na inversão forte, considerando que o substrato (back gate) é pulsado da depleção (ou acumulação fraca) para acumulação forte⁷⁸. As lacunas requisitadas na camada de acumulação forte são desprendidas da região neutra do filme, uma região de depleção profunda é formada em baixo da porta do transistor e o potencial do filme de silício decai. A conservação de cargas na porta é descrita pela equação (85).

$$Q_{inv} + Q_{it} = -C_{ox}(V_{GF} - V_{FB1} - \phi_{S1}) - Q_{depl} \quad (85)$$

Onde Q_{inv} é a carga de inversão, Q_{it} a carga de armadilha de interface, Q_{depl} a carga de depleção e ϕ_{S1} é o potencial na primeira interface.

O excesso de carga de depleção é compensado por uma queda temporária na carga de inversão e conseqüentemente na corrente de dreno. Enquanto a corrente de dreno retorna ao equilíbrio através da geração de portadores.

O potencial da primeira interface permanece quase constante na inversão forte, sendo assim é o potencial do filme de silício $V_{BS}(t)$ que governa a densidade de carga de inversão, depleção e acumulação. Logo, a variação das cargas de depleção e acumulação em função do tempo será dada por:

$$Q_{depl}(t) = -qX_d N_a = -\sqrt{2q\epsilon_{si} N_a (\phi_{sf} - V_{BS}(t))} \quad (86)$$

$$Q_{acc}(t) = -C_{oxb} (V_{GB} - V_{FB2} - V_{BS}(t)) \quad (87)$$

Eliminando o $V_{BS}(t)$ entre estas equações e considerando o transistor operando na região linear, pode-se reescrever conforme a equação abaixo:

$$-\frac{N_a C_{oxb}}{2n\epsilon_{si}} \frac{d}{dt} \left\{ K(I_{DS\infty} - I_{DS}) + \frac{\epsilon_{si}}{C_{oxb}} + \sqrt{\frac{4\epsilon_{si}\phi_F}{qN_a}} \right\}^2 = \frac{K(I_{DS\infty} - I_{DS})}{\tau_g} + s \quad (88)$$

Onde $I_{DS\infty}$ é a corrente de dreno em equilíbrio e K é determinado pela equação (89) que depende da dopagem do filme de silício N_a , da mobilidade μ da tensão aplicada ao dreno V_{DS} , da largura W , do comprimento do canal L e da velocidade de geração superficial s .

$$K = \frac{I}{qN_a \mu (W/L) V_{DS}} \quad (89)$$

A extração dos parâmetros de geração não requer a resolução explícita da equação (88), de acordo com a método de Zerbst⁷⁹, plotando o lado esquerdo da equação (LHS) em função de $K(I_{DS\infty} - I_{DS})$ resultará em uma reta cuja o inverso da inclinação será τ_g , e o ponto de intersecção com o eixo vertical representa a velocidade de geração superficial s .

Em algumas situações particulares a variação da carga de acumulação pode ser seguramente negligenciada, e a corrente durante o transitório tem um comportamento exponencial simples que pode ser expresso pela equação abaixo.

$$I_{DS\infty} - I_{DS} = I_{DS\infty} e^{-t/\tau_R} \quad (90)$$

onde o tempo de restabelecimento é dado por: $\tau_R = \tau_g \frac{N_a}{n_i}$

Para ΔV_{GB} grande, a depleção pode se tornar profunda o suficiente para suprimir temporariamente a corrente que flui entre a fonte e o dreno. Durante um tempo t_{off} , lacunas recém geradas contribuem para o relaxamento do potencial de superfície (ϕ_{S1}) que varia em função do tempo. Desprezando esta variação e fixando $\phi_{S1}=2\phi_f$ e $Q_{inv}=0$ é possível calcular o período t_{off} substituindo estes valores nas equações (85) e (86). Um método mais simples é comparar a carga positiva gerada durante o t_{off} com o excesso de carga na porta necessário para cancelar a corrente de dreno. Certamente que a análise através do método de Zerbst, descrita anteriormente, é segura para $t > t_{off}$.

Em filmes que são totalmente depletados, o conceito de profundidade de depleção não tem sentido. Contudo, a técnica “dual gate” pode ser bem sucedida pois simulações numéricas da taxa de geração mostram que a largura efetiva de geração corresponde à região do filme onde as concentrações de elétrons e lacunas são menores que a concentração intrínseca de portadores. Contanto que as duas interfaces estejam depletadas, estas representam papéis equivalentes no processo de geração e a equação de balanço de cargas pode ser reescrita em termos de I_{DS} .

$$\frac{dQ_a}{dt} = -\left(1 + \frac{C_{oxb}}{C_{oxf}}\right) \frac{dQ_{inv}}{dt} = qn_i \left(\frac{W_d}{\tau_g} + s\right) \quad (91)$$

Esta técnica tem como inconveniente a dificuldade experimental. Para indução da segunda interface à acumulação, levando em consideração a grande espessura do óxido enterrado, faz necessário o uso de tensões elevadas para a obtenção do transitório da corrente de dreno I_{DS} , visto que são obtidos valores muito baixos de corrente, prejudicando as medidas.

4 CONTRIBUIÇÕES AOS MÉTODOS DE EXTRAÇÃO DE TEMPO DE VIDA EM SOI NMOSFET

Este capítulo apresenta uma análise detalhada do transitório da corrente de dreno em transistores SOI nMOSFET parcialmente depletados de porta simples e dupla, assim como em FinFETs de porta tripla.

Primeiramente foi estudada a influência dos parâmetros tecnológicos, como espessura do óxido de porta e concentração de dopantes, juntamente com a variação da temperatura, no método de extração do tempo de vida de geração. Através deste estudo foi possível propor um método para a estimativa do tempo de vida de geração em função da temperatura.

A análise do transitório da corrente de dreno em função dos parâmetros geométricos possibilitou a implementação um novo modelo, a partir do modelo apresentado na seção 3.3.1, para extração do tempo de vida de geração considerando a redução do comprimento de canal e a presença da região de implantação de HALO. Após a implementação deste novo modelo em transistores de porta simples com comprimento de canal reduzido foi desenvolvida uma adaptação para o uso em dispositivos de porta dupla.

Por fim, um estudo do transitório da corrente é feito em transistores FinFETs de porta tripla, analisando a influência da largura do canal e a presença ou não da região de implantação de HALO.

4.1 PROPOSTA DE UM MÉTODO PARA ESTIMAR O TEMPO DE VIDA DE GERAÇÃO EM FUNÇÃO DA TEMPERATURA

Os dispositivos caracterizados neste trabalho são SOI nMOSFET parcialmente depletados, fabricados com tecnologia SOI CMOS de $0,13\mu\text{m}$ usando um esquema de isolamento PELOX (“polysilicon encapsulated local oxidation”), 2,5nm de oxinitreto como material de porta (SiO_xN_y), porta com 150nm de Silício Poli N+ e espaçadores de Nitreto de 80nm. O processo foi realizado em lâminas UNIBOND com espessura de óxido enterrado de 400nm, filme de Silício tipo P com espessura final de 100nm e concentração de dopantes de $5,5 \cdot 10^{17} \text{ cm}^{-3}$.

As estruturas medidas foram cascatas com a variação do comprimento de canal, porta e fonte comuns e contatos separados para os drenos, sem contato com o corpo do dispositivo (corpo flutuante). O transitório da corrente de dreno foi medido usando o analisador de parâmetros HP4156C.

O uso do método descrito na seção (3.3.1) para obtenção do tempo de vida de geração τ_g em diferentes temperaturas pode consumir muito tempo, sendo que para muitas aplicações apenas uma estimativa de τ_g se faz necessária para uma avaliação da lâmina ou do processo de fabricação em temperatura de operação do dispositivo.

Para tempos de vida muito altos ($>10\mu\text{s}$), a duração do transitório da corrente de dreno pode se tornar muito longa em temperatura ambiente, assim as medidas podem ser realizadas em temperaturas maiores e uma estimativa de τ_g em uma escala de tempo mais razoável pode ser feita.

O propósito desta seção é estudar a influência da temperatura no método de determinação do tempo de vida de geração usando o transitório da corrente de dreno em SOI nMOSFETs parcialmente depletados. A sensibilidade do método decorrente da variação de parâmetros de processo também foi analisada. Este estudo resultou na proposta de um modelo simples para estimar τ_g em função da temperatura.

Os resultados simulados foram obtidos através do simulador numérico bidimensional MEDICI, usando o modelo que descreve o mecanismo de recombinação

de Shockley-Read-Hall dependente da concentração (CONSRH). As simulações foram extraídas de dispositivos SOI nMOSFETs parcialmente depletados, com espessura do filme de silício de 100nm (t_{si}), largura do canal de 10 μ m (L), a dopagem do canal variando de 4,5 a 6,5 x 10¹⁷ cm⁻³, espessura do óxido de porta variando de 2,0 a 3,0 nm e o tempo de vida de geração de 0,16 μ s.

O método descrito na seção 3.3.1, consiste na aplicação de um degrau negativo de tensão na porta de um transistor SOI parcialmente depletado, levando o canal deste dispositivo da inversão forte para inversão fraca. Após a aplicação do degrau negativo de tensão, a corrente de dreno é suprimida e gradualmente alcança o estado de equilíbrio. Este fenômeno acontece devido à diminuição do potencial do corpo flutuante causando um aumento da tensão de limiar. A corrente de dreno gradualmente alcança o estado de equilíbrio devido à geração de portadores que retorna o potencial do corpo a zero e a tensão de limiar ao seu valor de equilíbrio.

A Figura 4-1 mostra o transitório da corrente de dreno $I_{DS}(t)$ normalizado pelo nível de corrente no estado de equilíbrio ($I_{DS\infty}$) em função do tempo, para um PD SOI nMOSFET com $L=W=10\mu$ m operando em temperaturas de 20 à 80°C. Logo após a aplicação do degrau negativo na porta do dispositivo ($V_{G_high} = 0,7V$ para $V_{G_low}=0,1V$).

Figura 4-1 – O transitório da corrente de dreno obtida experimentalmente (sólida) e por simulação bidimensional (tracejada) depois de aplicar um degrau negativo na porta com $V_{DS}=25mV$ para um PD nMOSFET com $L=W=10\mu m^{80}$.

O tempo de transitório (T_0) é definido como o tempo necessário para corrente de dreno atingir 90% do seu valor de equilíbrio. Quando a tensão aplicada à porta de um nMOSFET varia, levando a primeira interface da inversão forte para inversão fraca, lacunas são geradas para preencher a região de carga espacial (região de depleção), localizada entre o estado de equilíbrio (com largura $x_{d\infty}$) e a região de máxima depleção (com largura x_{dmax}). O tempo de transitório diminui com o aumento da temperatura devido ao aumento na densidade de portadores livres (n_i).

A distribuição do potencial através do filme de silício para diferentes tempos pode ser observada na Figura 4-2. Imediatamente após a aplicação do degrau negativo de tensão na porta o potencial do corpo decresce devido ao acoplamento capacitivo da porta, considerando a natureza do corpo flutuante. Com o passar do tempo o potencial do corpo retorna a zero através do fenômeno de geração térmica de portadores.

Figura 4-2 – Simulações MEDICI da distribuição de potencial através do filme de silício para diferentes tempos, em um PD SOI com $t_{\text{oxf}} = 2,5\text{nm}$, $N_a = 5,5 \cdot 10^{17} \text{ cm}^{-3}$ e temperatura de 30°C .

O tempo de vida de geração dos portadores (τ_g) pode ser calculado através da equação (84). Caso seja definido o fator F pela expressão abaixo,

$$F = \frac{1}{N_a \ln \left[\frac{x_{d \max} - x_{d\infty}}{\sqrt{x_{d\infty}^2 + \frac{2\varepsilon_{si}}{qN_a} \left\{ \left[\sqrt{2\phi_f} + 0,1 \frac{\xi k T}{\eta q} \right]^2 - 2\phi_f \right\}} - x_{d\infty} \right]} \right], \text{ pode-se reescrever a Eq. (84)}$$

como um produto de três fatores, conforme a equação (92).

$$\tau_g = F * n_i * T_0 \quad (92)$$

Para chegar a uma solução que possa prever a variação do tempo de vida de geração em função da temperatura, foi considerada a equação (92), que relaciona o fator F, a concentração intrínseca de portadores e o tempo de transitório em uma dada temperatura com o tempo de vida de geração. Caso o tempo de vida de geração (τ_{g1}) em temperatura ambiente (T_1) seja conhecido, pode-se determinar o tempo de vida (τ_{g2}) em outra temperatura (T_2) através da equação (93), de acordo com a análise a seguir.

$$\frac{\tau_{g2}}{\tau_{g1}} = \frac{F_2}{F_1} \cdot \frac{n_{i2}}{n_{i1}} \cdot \frac{T_{0,2}}{T_{0,1}} \quad (93)$$

Onde $T_{0,1}$ e $T_{0,2}$ são os tempos de transitório para as temperaturas T_1 e T_2 , respectivamente.

A Figura 4-3 mostra o fator F, n_i e T_0 em função da temperatura para um PD SOI nMOSFET com $L=W=10\mu\text{m}$, $t_{\text{oxf}}=2,5\text{nm}$ e $N_a=5,5 \cdot 10^{17}\text{cm}^{-3}$. Em oposição ao fato que n_i aumenta fortemente com a temperatura, T_0 decresce praticamente com a mesma taxa e o fator F sofre um pequeno aumento de 6,75 (em 20°C) para $7,59 \cdot 10^{-19}\text{cm}^3$ (em 80°C). Tomando com referência o fator F em 20°C (F_1), a mudança para 80°C (F_2) é de apenas 11% ⁸⁰.

Figura 4-3 – Fator F e n_i calculados teoricamente e T_0 obtidos experimentalmente e por simulações em função da temperatura.

A sensibilidade do fator F com as possíveis variações em alguns parâmetros de processo, como a espessura do óxido de porta (t_{oxf}) e a concentração de dopantes na região do canal (N_a), também foi investigada para a mesma faixa de temperatura com o objetivo de dimensionar o erro introduzido por estas variações na estimativa do tempo de vida de geração. A Figura 4-4 mostra o fator F em função da temperatura, com a variação de t_{oxf} de 2 a 3nm. Considerando que o objetivo da tecnologia usada neste trabalho é de 2,5nm (adotada como referência), a máxima variação no fator F introduzida por este parâmetro foi em torno de 7,3%, que foi observada em 80°C com um erro de $\pm 10\%$ no parâmetro de entrada t_{oxf} .

Na Figura 4-5 pode-se observar a sensibilidade do fator F com a variação de N_a de 4,5 a 6,5 $10^{17} cm^{-3}$. Assumindo que neste caso o objetivo é 5,5 $10^{17} cm^{-3}$, a máxima variação observada no fator F foi em torno de 13%, que foi observada em 80°C com um erro de $\pm 10\%$ na concentração de dopantes do filme de silício⁸⁰.

Figura 4-4 - Fator F calculado em função da temperatura para varias espessuras de óxidos de porta (t_{ox}).

Figura 4-5- Fator F calculado em função da temperatura para várias concentrações de dopantes na região do canal (N_a).

Considerando conhecida a variação de n_i , de acordo com o modelo apresentado na Ref.³⁴, e desprezando-se a pequena variação do fator F com a temperatura, conforme observado em análise prévia, o tempo de vida de geração para a temperatura

T_2 (τ_{g2}) pode ser isolado a partir da equação (93), e tem como resultado a equação (94). Desta forma, pode-se obter uma estimativa τ_{g2} , se for conhecido τ_{g1} e os tempos de transitório ($T_{0,1}$ e $T_{0,2}$) nas temperaturas T_1 e T_2 , respectivamente.

$$\tau_{g2} \cong \tau_{g1} \cdot \left\{ \frac{n_{i2}}{n_{i1}} \cdot \frac{T_{0,2}}{T_{0,1}} \right\} = \tau_{g1} \cdot \left\{ \left[\left(\frac{T_2}{T_1} \right)^{3/2} \cdot e^{-\frac{1}{2k} \left(\frac{E_{g2}}{T_2} - \frac{E_{g1}}{T_1} \right)} \right] \cdot \frac{T_{0,2}}{T_{0,1}} \right\} \quad (94)$$

É possível observar o comportamento do tempo de transitório (T_0) em função da temperatura (curva de Arrhenius), com a variação da espessura do óxido de porta (Figura 4-6) e concentração de dopantes no filme de silício (Figura 4-7). Os valores da energia de ativação permaneceram com valores em torno da metade da largura da faixa proibida do silício indicando que o mecanismo de geração que ocorre na região de carga espacial é dominante⁷⁷. Para os valores de t_{oxf} e N_a estudados, a variação máxima da energia de ativação foi de 2,5%^{80,81}.

Figura 4-6 - Curva de Arrhenius para $1/T_0$ variando a espessura do óxido de porta.

Figura 4-7 –Curva de Arrhenius para $1/T_0$ variando a concentração de dopantes no filme de silício.

Neste exemplo, os resultados mostram um ajuste de curva com um fator de correlação maior que 0,999. Sendo assim, não há a necessidade de efetivar as medidas do tempo de transitório (T_0) para todas as temperaturas. Ou seja, é suficiente extrair apenas duas medidas ($T_{0,1}$ e $T_{0,2}$) para duas temperaturas diferentes (T_1 e T_2). Considerando que τ_{g1} é conhecido, é possível obter qualquer outro tempo de vida de geração τ_{g3} para a temperatura T_3 usando a aproximação linear, resultando na equação (95).

$$\tau_{g3} = \left[\tau_{g1} \left(\frac{T_3}{T_1} \right)^{3/2} \cdot e^{-\frac{1}{2k} \left(\frac{E_{g3}}{T_3} - \frac{E_{g1}}{T_1} \right)} \right] \cdot \left(\frac{T_{0,2}}{T_{0,1}} \right)^{\left(\frac{T_3 - T_1}{T_3 \cdot T_1} \right) \cdot \left(\frac{T_2 \cdot T_1}{T_2 - T_1} \right)} \quad (95)$$

Na Figura 4-8 pode-se observar tempo de vida de geração (τ_g) experimental e simulado em função da temperatura. τ_g foi calculado através do método proposto na referência⁸² e estimado a partir do modelo descrito pela equação (95). Uma excelente aproximação pôde ser observada e o máximo erro obtido foi de 5%⁸⁰, incluindo o erro do fator F e da aproximação linear.

Figura 4-8 – Tempo de vida de geração experimental e simulado em função da temperatura, obtidos a partir do método proposto na ref. ⁸² e estimado pelo modelo descrito pela eq. (95).

Esta técnica pode ser extrapolada para a faixa de temperatura estudada neste trabalho (20-80°C), mas ainda é necessário a obtenção da janela de validade do método usado na determinação de τ_g . Caso o fator de correlação de T_0 em função da temperatura for menor que 0,999, o erro obtido com o uso da equação (95) pode aumentar um pouco, e certamente deverá ser analisado de acordo com a aplicação. Caso contrário, a equação (94) é geral e pode sempre ser usada para um PD SOI nMOSFET, considerando a aproximação do fator F . Em ambos os casos é muito mais fácil estimar o tempo de vida de geração usando as equações (94) ou (93) do que calcular todos os parâmetros necessários para alimentar a equação (84) para cada temperatura.

Nesta seção foi estudada a influência da temperatura na determinação do tempo de vida de geração baseado no transitório da corrente de dreno em dispositivos SOI nMOSFET parcialmente depletados com corpo flutuante.

A expressão usada para o cálculo de τ_g foi dividida em três fatores: F , n_i e T_0 . No pior caso, a variação do fator F para faixa de temperatura estudada (20 à 80°C) foi em torno de 11%. A sensibilidade do fator F com a espessura do óxido de porta e a concentração de dopantes no filme de silício foi menor do que 13%, no pior caso. Desta

forma as variações do fator F puderam ser negligenciadas e um modelo simples para estimar τ_g foi proposto. O modelo proposto foi experimentalmente aplicado para a tecnologia de $0,13\mu\text{m}$ em dispositivos PD SOI nMOSFETs e comparados com resultados obtidos através de simulações numéricas bidimensionais e o máximo erro encontrado na determinação de τ_g foi por volta de 5%.

*MARTINO, J. A.; GALETI, M.; RAFÍ, J. M.; et al.; Simple Model to Estimate the Temperature Dependence of the Generation Lifetime Extracted from Drain Current Transients in Partially Depleted SOI nMOSFETs. **Journal of The Electrochemical Society.** v.153, n.5, p.502, 2006.*

4.2 O IMPACTO DA IMPLANTAÇÃO DE HALO NO TRANSITÓRIO DA CORRENTE DE DRENO

Nesta seção será estudado o impacto da presença da região de implantação de HALO na análise do transitório da corrente de dreno. Este trabalho foi realizado baseando-se no transitório da corrente de dreno obtido através de simulações numéricas bidimensionais e dados experimentais extraídos em dispositivos SOI nMOSFETs parcialmente depletados que possuem os mesmos parâmetros de processo listados no início da seção 4.1.

A Figura 4-9 apresenta as curvas experimentais e simuladas do transitório da corrente de dreno com a variação do comprimento de canal, em dispositivos com a região de implantação de HALO e logo após a aplicação do degrau negativo de tensão (de $V_{G_high}=0,7V$ para $V_{G_low}=0,1V$). Conforme pode ser observado, apenas com a redução do comprimento de canal do dispositivo, ou seja, sem a variação de nenhum outro parâmetro de processo, ocorre também uma redução no tempo de transitório (T_0), tanto nos resultados experimentais como nos simulados. Esta redução do tempo de transitório implica também em uma redução no tempo de vida de geração extraído a partir do modelo Shin (apresentado na seção 3.3.1), desta forma este modelo se restringe apenas a dispositivos de canal longo não possibilitando a extração deste parâmetro nesta seção.

Figura 4-9 – Transitório da corrente de dreno para transistores SOI nMOSFETs parcialmente depletados com diferentes comprimentos de canal (L).

A Figura 4-10 apresenta a variação transversal do potencial dentro do filme de silício, extraída na metade do canal, com a variação do tempo. A profundidade do filme de silício igual a zero representa o potencial de superfície, onde é possível observar que antes da aplicação do degrau negativo de tensão o dispositivo se encontra em inversão forte passando para inversão fraca logo após a aplicação do degrau. Na inversão fraca a variação do potencial de superfície com o passar do tempo não é significativa, porém na região neutra (a partir de 50 nm) é esta variação no potencial que ocasiona o transitório na corrente de dreno conforme elucidado na seção 3.3.1.

Figura 4-10 - Distribuição de potencial através do filme de silício em um PD SOI MOSFET com $t_{oxf}=2,5\text{nm}$, $N_a=5,5 \cdot 10^{17} \text{ cm}^{-3}$ com a variação do tempo.

Com a finalidade de estudar a redução do tempo de transitório em função da diminuição do comprimento de canal foram extraídos, a partir de simulações, os potenciais ao longo dos dispositivos (Dreno-Canal-Fonte) a uma profundidade de 80nm em relação a 1ª interface (região neutra), conforme mostrado na Figura 4-11. O potencial foi extraído primeiramente com $V_{G_high} = 0,7\text{V}$, em $t=0 \text{ s}$, e logo após a aplicação do degrau negativo de tensão com $V_{G_low}=0,1\text{V}$, em $t=0^+ \text{ s}$, desta forma foi possível observar que quando é diminuído o comprimento de canal a influência das capacitâncias de acoplamento entre fonte/canal e dreno/canal se tornam mais significativas, fazendo com que o potencial do corpo em dispositivos com menores comprimentos de canal não consiga atingir o mesmo patamar atingido pelos dispositivos com comprimento de canal maiores ⁸³, após a aplicação do degrau negativo de tensão.

Figura 4-11 – Potencial ao longo do dispositivo, a uma profundidade de 80nm em relação a 1ª interface, variando o comprimento de canal.

A Figura 4-12 descreve o comportamento do potencial do corpo juntamente com a tensão de limiar em função do tempo, para dispositivos com e sem a presença da região de implantação de HALO e com a variação do comprimento de canal.

Como pode ser observado na Figura 4-12 o potencial do corpo do dispositivo na situação de equilíbrio (t_{∞}) independe do comprimento de canal. Contudo, logo após a mudança da polarização da porta de $V_{G_high} = 0,7\text{V}$ para $V_{G_low} = 0,1\text{V}$ ($t = 0^+$ s) o potencial no corpo é maior para dispositivos com comprimento de canal menores, conforme já visto na Figura 4-11, este fato ocasiona em uma redução no transitório do potencial. Sendo maior o potencial do corpo dos dispositivos com L menor, no instante inicial, acarreta em um valor menor da tensão de limiar neste mesmo instante. O transitório do potencial do corpo, para os comprimentos de canal estudados, se mostrou pouco dependente da presença da região de implantação de HALO. Já o transitório da tensão de limiar é fortemente influenciado pela presença do HALO.

Nos dispositivos sem a presença da região de HALO a tensão de limiar assume valores inferiores, tanto no início do transitório ($t = 0^+$ s) como no estado de equilíbrio (t_{∞}), devido ao efeito de canal curto. Nos dispositivos com HALO, a diminuição do

comprimento de canal ocasiona em um aumento da concentração efetiva de dopantes na região do canal, isto faz com que haja uma elevação na tensão de limiar na situação de equilíbrio⁸³.

Figura 4-12 - Tensão de limiar e o potencial no corpo em função do tempo para diferentes comprimentos de canal (L).

Os efeitos descritos acima, referentes ao transitório do potencial do corpo flutuante e da tensão de limiar, podem ser observados no transitório da corrente de dreno ilustrados na Figura 4-13, que mostra as curvas da corrente de dreno normalizada pelo comprimento de canal em função do tempo, para dispositivos com e sem a presença da região de implantação de HALO.

A maior influência das capacitâncias de acoplamento entre fonte/canal e dreno/canal, que ocorre com a diminuição do comprimento de canal, leva a uma menor variação do potencial do corpo flutuante e com isto uma redução dos valores da tensão de limiar no início do transitório. Estes fatores fazem com que o valor inicial do transitório da corrente de dreno aumente com a diminuição do comprimento de canal em ambos os dispositivos, com e sem HALO. Nos dispositivos sem a presença do

HALO este aumento é acentuado devido a maior densidade de corrente de elétrons nas junções, como pode ser observado na Figura 4-15⁸³.

Nos dispositivos com a presença do HALO, o aumento da tensão de limiar ocasionado pelo aumento da concentração efetiva de dopantes, que ocorre com a diminuição do comprimento de canal, leva a uma diminuição do nível de corrente no estado de equilíbrio resultando em um transitório de menor duração. Já nos dispositivos sem a presença do HALO, o nível de corrente no estado de equilíbrio aumenta significativamente com a diminuição do canal, devido ao efeito de canal curto.

Figura 4-13 – Transitório da corrente de dreno normalizado pelo comprimento de canal (L) em função do tempo, variando L dos dispositivos.

A Figura 4-14 apresenta a taxa de geração em função da profundidade da camada de silício para diversos comprimentos de canal (L). A taxa de geração foi extraída exatamente na metade do canal com o objetivo de conhecermos a profundidade em que a taxa de geração é máxima. Sendo que a profundidade de geração máxima é dependente do comprimento do canal.

Figura 4-14 – Taxa de geração em função da profundidade do filme de silício, antes e depois da aplicação do degrau negativo de tensão, variando o comprimento de canal.

Na profundidade onde foi verificada a máxima taxa de geração, logo após a aplicação do degrau negativo de tensão, foram extraídas tanto as densidades de correntes de elétrons (Figura 4-15) como de lacunas (Figura 4-16) em função do comprimento total do dispositivo (incluindo as regiões de fonte e dreno), variando o comprimento de canal para dispositivos com e sem a presença da região de implantação de HALO⁸³.

Conforme pode ser observado na Figura 4-15 a densidade de corrente de elétrons nas junções dreno/canal e canal/fonte é fortemente dependente do comprimento de canal. Com o decréscimo do comprimento de canal a densidade de corrente de elétrons aumenta, este aumento é ainda mais significativo nos dispositivos sem a presença do HALO. Confirmando assim os dados apresentados na Figura 4-13, que mostram um aumento significativo dos níveis do transitório da corrente de dreno nos dispositivos sem HALO.

Figura 4-15 – Densidade de corrente de elétrons em função do comprimento do dispositivo, logo após a aplicação do degrau negativo de tensão ($t=0^+$ s).

A Figura 4-16 mostra a densidade de corrente de lacunas em função do comprimento total do dispositivo, para dispositivos com e sem a presença de HALO. Da mesma forma que o caso anterior (para elétrons), a densidade de corrente de lacunas foi extraída na profundidade em que a taxa de geração é máxima e logo após a aplicação do degrau negativo de tensão. Como pode ser verificado a presença do halo ocasionou a redução da densidade de corrente de lacunas em todos os comprimentos de canal estudados.

Figura 4-16 - Densidade de corrente de lacunas em função do comprimento do dispositivo, para dispositivos com e sem HALO, logo após a aplicação do degrau negativo de tensão ($t=0^+$ s).

Conforme elucidado na seção 3.3.1, o tempo transitório (T_0) é definido como o tempo necessário para corrente de dreno atingir 90% do valor da corrente de equilíbrio. A Figura 4-17 apresenta o tempo de transitório (T_0) em função do comprimento de canal (L) para dispositivos com e sem a presença do HALO.

Quando a tensão na porta de um nMOSFET é variada de um valor acima da tensão de limiar para um valor abaixo da mesma, lacunas são geradas para preencher a região de carga espacial localizada entre $X_{dm\acute{a}x}$ e $X_{d\infty}$. Como pôde ser verificado na Figura 4-16, anteriormente citada, os dispositivos sem a presença do HALO possuem uma maior densidade de corrente de lacunas nesta região, sendo assim as lacunas injetadas no canal através das junções contribuem com o mecanismo de geração decrescendo o tempo de transitório em relação aos dispositivos com HALO, com pode ser observado Figura 4-17.

Figura 4-17 – Tempo de transitório T_0 em função do comprimento de canal (L).

Nesta seção, foi analisado o comportamento do transitório da corrente de dreno em função do comprimento de canal em dispositivos SOI MOSFETs parcialmente depletados, com e sem a presença da região de implantação de HALO.

Quando o comprimento de canal é reduzido, o maior acoplamento capacitivo das junções de fonte/dreno e o corpo provocam a redução do potencial interno da junção, desta forma, diminuindo o efeito de corpo flutuante. Este fato causa um aumento no valor inicial do transitório do potencial de corpo em dispositivos com e sem HALO. Na região de equilíbrio, o potencial de corpo não é influenciado pelo comprimento de canal.

Nos dispositivos sem HALO e com comprimento de canal reduzido é observado o efeito de canal curto. A redução significativa da tensão de limiar no instante inicial é observada e conseqüentemente um aumento na corrente do dreno durante todo transitório. Nos dispositivos com HALO, quando o comprimento de canal diminui, o aumento da concentração efetiva de dopantes, devido à presença do HALO, causa um aumento da tensão de limiar no estado de equilíbrio.

Nos dispositivos com HALO, a influência da junção é limitada somente ao acoplamento capacitivo das junções e o corpo, de modo que neste caso o tempo de transitório sofre uma redução de 56% dentro da faixa de comprimento de canal

estudados (10 a 0,2 μ m). Entretanto, nos dispositivos sem HALO, além do acoplamento capacitivo há um aumento significativo na densidade de corrente de lacunas através da junção que causa uma redução no tempo de transitório de 74%, para a mesma faixa de valores de comprimento de canal.

*GALETI, M.; MARTINO, J. A.; SIMOEN, E.; CLAEYS, C.; Impact of Halo Implantation on the Lifetime Assessment in Partially Depleted SOI Transistors. **High Purity Silicon 9 - 210th ECS Meeting**. v.3, n.4, p.351, 2006.*

4.3 NOVO MODELO PARA DETERMINAÇÃO DO TEMPO DE VIDA DE GERAÇÃO EM DISPOSITIVOS SOI NMOSFET COM CANAL CURTO.

Nesta seção é reportada uma melhoria do modelo analítico unidimensional para extração do tempo de vida de geração. Este modelo pode quantificar o impacto do efeito do corpo flutuante no transitório da corrente de dreno, conforme descrito anteriormente na seção 3.3.1, e através da melhoria proposta passa a considerar também a influência da região de implantação de halo e a redução do comprimento de canal.

O método apresentado na seção 3.3.1 consiste na aplicação de um degrau negativo de tensão na porta de um dispositivo SOI nMOSFET parcialmente depletado, levando o dispositivo da inversão forte (V_{GF} acima da tensão de limiar) para inversão fraca (V_{GF} abaixo da tensão de limiar). Após a aplicação do degrau negativo de tensão é observado um transitório na corrente de dreno devido ao decréscimo do potencial do corpo flutuante, causando um aumento na tensão de limiar. Enquanto a geração de portadores preenche a região de depleção localizada entre a máxima depleção (x_{dmax}) e a depleção no estado de equilíbrio ($x_{d\infty}$) o potencial do corpo retorna para zero e a tensão de limiar para seu valor de equilíbrio fazendo com que a corrente de dreno gradualmente aumente atingindo também seu valor de equilíbrio.

A principal contribuição deste novo modelo é quantificar separadamente as cargas que agem na superfície das que agem no corpo flutuante durante o transitório. O impacto da lateralidade não uniforme da dopagem do canal no efeito de corpo flutuante, devido a presença das regiões de HALO, foi representada neste modelo através da média das dopagens no interior do canal, na superfície (N_{eff}) e no corpo (N_{QD}), considerando um perfil uniforme dentro de cada uma das regiões do canal (N_h e N_a)⁸⁴.

Para o cálculo do potencial de superfície a influência das regiões de depleção controladas pelas junções de fonte e dreno não são significativas. Neste caso, a média das dopagens (N_{eff}) pode ser descrita conforme a equação (96).

$$N_{eff} = \frac{N_a(L - 2L_h)}{L} + \frac{2N_h(L_h)}{L} \quad (96)$$

Onde L_h , N_h e N_a são a largura da região de implantação de HALO, e as concentrações da região de implantação de HALO e da região de canal, respectivamente, conforme mostra a Figura 4-18.

Figura 4-18 – Seção transversal do dispositivo com o perfil de dopagem ao longo do canal.

Contudo, na região do corpo do dispositivo a média das dopagens foi calculada considerando somente as cargas de depleção controladas pela porta, ou seja, sem a contribuição das cargas controladas pelas junções de fonte e dreno. De acordo com a equação (97), onde d_j é a largura da região de depleção controlada pelas junções de fonte e dreno.

$$N_{QD} = \frac{N_a(L - 2L_h)}{L} + \frac{2N_h(L_h - d_j)}{L} \quad (97)$$

Desta forma, a variação das cargas de depleção em função do tempo ($Q_D(t)$), devido a geração de portadores dentro da região de cargas espaciais no corpo do dispositivo, podem ser escritas conforme a equação (98) ⁸⁴.

$$-qN_{QD} \frac{dx_d}{dt} = q \frac{n_i}{\tau_g} [x_d(t) - x_{d\infty}] \quad (98)$$

Sendo $x_d(t)$ a variação da região de depleção em função do tempo.

Resolvendo a equação (98), conforme citado anteriormente na seção (3.3.1), porém sem considerar as cargas controladas pelas junções de fonte e dreno tem-se que:

$$x_d(t) = [x_{d\max} - x_{d\infty}] \exp\left(-\frac{t}{\frac{\tau_g N_{QD}}{n_i}}\right) + x_{d\infty} \quad (99)$$

O equacionamento da tensão aplicada na porta após o degrau negativo de tensão é dado pela equação (100). O segundo termo desta equação se refere ao potencial de superfície, onde são consideradas a totalidade de cargas da região de HALO e do canal através de N_{eff} . Enquanto o terceiro termo da mesma equação se refere apenas as cargas de depleção controladas pela porta, sem considerar a influência das junções de fonte e dreno, sendo este termo dependente de N_{QD} .

$$V_{G_low} = V_{FB} + \frac{q \cdot N_{eff} \cdot x_{d\infty}^2}{2 \cdot \epsilon_{si}} + \frac{q \cdot N_{QD} \cdot x_{d\infty}}{C_{ox}} \quad (100)$$

Através da equação (100) pode-se isolar $x_{d\infty}$, resultando na equação (101) apresentada a seguir.

$$x_{d\infty} = \frac{-3N_{QD}t_{ox} + \sqrt{9(N_{QD}t_{ox})^2 + \frac{2\epsilon_{si}N_{eff}}{q}(V_{G_low} - V_{FB})}}{N_{eff}} \quad (101)$$

Conforme já elucidado anteriormente, na seção 4.2, o efeito de corpo flutuante é menor em dispositivos com comprimento de canal reduzido devido ao maior acoplamento capacitivo das junções com o corpo nestes dispositivos. Logo, a excursão da região de depleção durante o transitório também é reduzida com a diminuição do comprimento de canal.

De posse das considerações incluídas no novo modelo foi possível calcular, através da equação (99), o comportamento da região de depleção na região do canal em função do tempo, para diferentes comprimentos de canal. Normalizando estes resultados pela profundidade máxima de depleção, foi possível observar, na Figura 4-19, a redução prevista da excursão da região de depleção em dispositivos cujos comprimentos de canal são menores.

Figura 4-19 – O comportamento da largura da região de depleção normalizada pela largura da região de depleção máxima em função do tempo.

O Aumento da concentração de dopantes, causado pela presença da região de implantação de HALO, não influencia somente na capacitância de acoplamento das junções mas também na injeção de lacunas no corpo. Conseqüentemente, este fato induz uma polarização dinâmica do corpo que esta flutuando. Esta influência da injeção de lacunas esta empiricamente representado através do segundo termo da exponencial na equação (102), que descreve o transitório da corrente de dreno ($I_{DS}(t)$) normalizado pela corrente de equilíbrio ($I_{DS\infty}$)⁸⁴.

$$\frac{I_{DS}(t)}{I_{DS\infty}} = \exp \left\{ \frac{q}{\xi kT} \left[\gamma \left(\sqrt{2\phi_F} - \sqrt{2\phi_F - V_{BS}(t)} \right) + \frac{\xi V_{BS}(t)}{2} \right] \right\} \quad (102)$$

onde
$$V_{BS}(t) = -\frac{qN_{OD}}{2\epsilon_{si}} \left\{ [x_d(t)]^2 - [x_{d\infty}]^2 \right\} \quad \text{e} \quad \xi = 1 + [C_D(t)/C_{ox}]$$

A Figura 4-20 mostra o transitório da corrente de dreno $I_{DS}(t)$ (curvas experimentais e o novo modelo) normalizadas pelo nível de corrente no estado de

equilíbrio $I_{DS\infty}$, para dispositivos SOI nMOSFETs com comprimento de canal variando de 0,2 à 5 μm , após a variação da tensão na porta de $V_{G_high}=0,7\text{V}$ para $V_{G_low}=0,1\text{V}$. Nesta figura pode ser observado o aumento gradual da corrente de dreno em função do tempo, após ser aplicado na porta o degrau negativo de tensão, este fato se deve a geração térmica de portadores que ocorre dentro da região de depleção, conforme citado anteriormente.

A diminuição de cargas controladas pela porta, que ocorre para dispositivos com comprimento de canal menor, causa a redução do efeito de corpo flutuante nestes dispositivos e ao mesmo tempo no transitório da corrente de dreno, conforme observado experimentalmente. Este novo modelo demonstrou um bom ajuste quando comparado com dados experimentais, principalmente na região de maior interesse, em 90%, usada para extração do tempo de vida de geração.

Figura 4-20 – Transitório da corrente de dreno para transistores PD SOI nMOSFETs com diferentes comprimentos de canal.

Conforme elucidado na seção 3.3.1, o tempo de transitório (T_0) é definido como o tempo necessário para corrente de dreno atingir 90% do valor da corrente de equilíbrio. A Figura 4-21 compara o tempo de transitório obtido experimentalmente com dados obtidos através das simulações numéricas, do modelo descrito na literatura⁷⁷ e do novo modelo com as considerações das equações (96) e (98). É possível observar que, após

a contribuição deste trabalho, o tempo de transitório obtido através desta nova técnica acompanha o decréscimo verificado nos dados experimentais quando o comprimento de canal é reduzido.

Figura 4-21 – Tempo de transitório em função do comprimento de canal.

A Tabela 5 mostra os valores do tempo de transitório, com a variação do comprimento de canal, obtidos a partir das simulações numéricas bidimensionais, dados experimentais e através do modelo proposto neste trabalho. Tomando como referência as simulações numéricas pode-se observar, através da porcentagem de erro, que o modelo proposto acompanha de forma satisfatória tanto os resultados simulados como os experimentais.

Tabela 5 – Tempo de transitório extraídos a partir de simulação numérica, do modelo proposto e dados experimentais em função do comprimento de canal.

L [μm]	T ₀ [s]		Dados Experimentais	Erro [%]
	Simul. Numérica	Modelo Proposto		
10	11,9	11,8	12,9	0,8
5	11,4	11,5	11,1	1,2
2	10,6	10,9	--	2,8
1	9,5	9,9	9,8	4,2
0,8	9,1	9,4	--	3,3
0,6	8,4	8,8	--	4,7
0,5	7,9	8,3	--	5,0
0,4	7,4	7,5	--	1,4
0,3	6,5	6,5	7	0
0,2	5,3	4,7	4.6	11,3

A Tabela 6 compara os valores do tempo de transitório (T₀) extraídos a partir das simulações numéricas e do novo modelo proveniente da equação (102) para um dispositivo de comprimento de canal igual a 0,3 μm , variando as concentrações da região de canal (mantendo N_h=1 10¹⁸cm⁻³) e de implantação de HALO (mantendo N_a=5.5 10¹⁷cm⁻³) de $\pm 20\%$. O máximo erro obtido dentro desta faixa de variação de N_a e N_h foi de 9,2%, adotando como referência os valores obtidos através das simulações numéricas.

Tabela 6 – Tempo de transitório extraídos a partir de simulação numérica e do modelo proposto para diferentes concentrações no canal e na região de HALO.

T ₀ [s]			
N _a [10 ¹⁷ cm ⁻³]	Simul. Numérica	Modelo Proposto	Erro[%]
4,5	5,9	5,4	8,5
5	6,2	5,9	4,8
5,5	6,5	6,4	1,5
6	6,8	6,8	0
6,5	7,1	7,1	0
N _h [10 ¹⁸ cm ⁻³]			
0,8	5,6	5,7	1,8
0,9	6	6	0
1	6,5	6,4	1,5
1,1	7,1	6,6	7,0
1,2	7,6	6,9	9,2

A Figura 4-22 apresenta as curvas do transitório da corrente de dreno normalizada pela corrente no estado de equilíbrio em um dispositivo SOI nMOSFET, operando em temperaturas de 20 à 60°C, com comprimento de canal de 0,3 μm e

concentração do canal e da região de HALO de $5,5 \cdot 10^{17} \text{cm}^{-3}$ e $1 \cdot 10^{18} \text{cm}^{-3}$, respectivamente. As curvas apresentadas nesta figura mostram que mesmo com a variação da temperatura o novo modelo acompanha satisfatoriamente os dados experimentais.

Figura 4-22 - Transítório da corrente de dreno, para um PD SOI nMOSFET de $L=0,3 \mu\text{m}$, $N_a=5,5 \cdot 10^{17} \text{cm}^{-3}$ e $N_n=1 \cdot 10^{18} \text{cm}^{-3}$, com a variação da temperatura.

O tempo de vida de geração (τ_g) pode ser calculado usando as equações (99) e (102) que resultará na equação (103), onde o valor de x_d será extraído a partir do valor de V_{BS} à 90% de sua excursão.

$$\tau_g = \frac{T_0 n_i}{N_{QD} \ln \left(\frac{x_{d \max} - x_{d\infty}}{x_d(90\%) - x_{d\infty}} \right)} \quad (103)$$

A Figura 4-23 compara o tempo de vida de geração (τ_g) obtidos através das curvas experimentais e das simulações numéricas com dados obtidos a partir do modelo aperfeiçoado. Conforme esperado, o tempo de vida de geração decresce com a diminuição do comprimento de canal devido ao aumento da concentração de dopantes efetiva causada pela proximidade das regiões de fonte e dreno ⁸⁴.

Figura 4-23 – Tempo de vida de geração (τ_g) em função do comprimento de canal.

Alimentando a equação (99) com três diferentes valores de tempo de vida de geração ($\tau_{g \text{ (alim)}}$), foram obtidos valores de tempo de transitório (T_0) que se ajustaram perfeitamente com os valores simulados numericamente. Estes valores de T_0 serviram de alimentação na equação (103) para extrair novamente os tempos de vida de geração ($\tau_{g \text{ (extraído)}}$), conforme é mostrado na Tabela 7, com a variação do comprimento de canal. Os resultados obtidos demonstraram que o modelo, com as novas considerações implementadas, acompanhou de forma satisfatória a variação em três décadas no tempo de vida, apresentando um erro de 17% no pior caso ⁸⁴.

Tabela 7 - Tempo de vida de geração extraído para três diferentes tempos de vida de alimentação da equação (99), com a variação do comprimento de canal.

Comprimento de Canal [μm]	$\tau_{g \text{ (alim)}} \text{ [ns]}$		
	10	100	1000
	$\tau_{g \text{ (extraído)}} \text{ [ns]}$		
0,2	8,48	82,6	825
0,3	8,87	86,3	862
1	9,83	96,3	956
5	9,76	98,0	978

Nesta seção foi proposto um novo modelo, a partir de um modelo já existente na literatura, que considera o impacto do perfil não uniforme da concentração de dopantes na região do canal devido à presença da região de implantação de HALO, assim como a influência das cargas de depleção controladas pelas junções de fonte e dreno no

efeito de corpo flutuante. Com as novas considerações tornou-se possível a análise do transitório da corrente de dreno com a redução do comprimento de canal.

Os resultados obtidos, para os dispositivos de porta simples, foram comparados com dados experimentais e com simulações numéricas bidimensionais e apresentaram um bom ajuste com a variação do comprimento de canal, temperatura e com a variação das concentrações de dopantes da região de canal e da região de implantação de HALO.

*GALETI, M.; MARTINO, J. A.; SIMOEN, E.; CLAEYS, C.; Improved Model to Determine the Generation Lifetime in Short Channel SOI nMOSFETs. **Silicon-on-Insulator Technology and Devices 13 - 211th ECS Meeting.** v.6, n.4, p.387, 2007.*

4.4 ADAPTAÇÃO DO NOVO MODELO PARA DETERMINAÇÃO DO TEMPO DE VIDA DE GERAÇÃO EM DISPOSITIVOS SOI NMOSFET DE PORTA DUPLA.

O processo de fabricação dos dispositivos de porta dupla (DG) SOI MOSFETs tem sido foco de grande interesse na comunidade científica, este fato se deve à superioridade das características elétricas destes dispositivos quando comparados com dispositivos de porta simples (SG). Os dispositivos DG aparecem na literatura como fortes candidatos às futuras gerações da tecnologia CMOS, devido à sua excelente escalabilidade^{85,86} e ao seu inerente potencial à supressão do efeito de canal curto. Além das vantagens já citadas, há outras descritas em publicações recentes⁸⁷, como o aumento da corrente de dreno e da transcondutância, a redução das correntes de fuga e a inclinação de sublimiar próxima a ideal. Para conseguir alta performance nestes dispositivos, a alta qualidade da lâmina de silício e uma boa avaliação das etapas de processo são de fundamental importância, sendo que o tempo de vida de geração contribui de forma significativa para esta avaliação.

Os dispositivos dos quais foram extraídos os dados apresentados nesta seção tem seus parâmetros de processo listados no início da seção 4.1. Para as simulações das estruturas de porta dupla, o óxido enterrado foi substituído por uma camada de óxido fino com espessura (t_{oxb}) de 2,5nm conforme mostra a Figura 4-24. As concentrações de dopantes da fonte/dreno ($N_{\text{S,D}}$), halo (N_{h}) e do canal (N_{a}) permaneceram as mesmas da estrutura de porta simples apresentada na seção 4.3.

Figura 4-24 – Seção transversal do dispositivo de porta dupla com o perfil de dopagem ao longo do canal.

Para os dispositivos de porta dupla a influência das junções de fonte e dreno é menor devido à maior eficiência da porta no controle da variação das cargas de depleção. Com a redução da espessura do filme de silício o controle das duas portas torna-se ainda melhor sobre a região do canal. Esta menor influência das junções nos dispositivos de porta dupla foi incluída na equação (98) através da inserção de um parâmetro empírico de ajuste (t_{rel}), conforme mostrado na equação (104). O termo (t_{rel}) possibilitou adaptar o novo modelo apresentado na seção 4.3 aos dispositivos de porta dupla, contabilizando o maior acoplamento capacitivo entre as portas e a região de corpo não somente através da dependência da espessura da camada silício, mas incluindo também a dependência com a concentração de dopantes através de $x_{dmáx}$.

$$N_{QD(DG)} = \frac{N_a(L - 2L_h)}{L} + \frac{2N_h(L_h - d_j \cdot t_{rel})}{L} \quad (104)$$

onde $t_{rel} = (t_{si} - x_{dmax}) / t_{si}$.

Todo equacionamento descrito na seção 4.3, para dispositivos de porta simples, se mantém para os dispositivos de porta dupla, apenas com a substituição do termo N_{QD} por $N_{QD(DG)}$.

A Figura 4-25 descreve o comportamento do potencial de corpo através da profundidade do filme de silício, para dispositivos de porta simples e dupla com $L=0,2\mu\text{m}$ e $L=5\mu\text{m}$, antes ($t<0\text{s}$) e depois ($t=0^+\text{s}$) da aplicação do degrau negativo de tensão. A maior variação do potencial em ($t=0^+\text{s}$) observada no dispositivo de porta dupla com $L=0,2\mu\text{m}$ se deve ao maior controle das portas sobre o filme de silício que ocorre nestes dispositivos⁸⁸.

Figura 4-25 – Simulações numéricas da distribuição do potencial de corpo através do filme de silício, para $L=0,2\mu\text{m}$ e $L=5\mu\text{m}$ em dispositivos de porta simples e dupla, antes ($t<0\text{s}$) e depois ($t=0^+\text{s}$) da aplicação do degrau negativo de tensão.

A Figura 4-26 mostra as curvas do transitório da corrente de dreno $I_D(t)$ (experimental e simuladas) normalizadas pelo valor da corrente de dreno no estado de equilíbrio ($I_{D\infty}$) para dispositivos SG e DG SOI nMOSFET, após a mudança da tensão

na porta de $V_{G_high}=0,7V$ para $V_{G_low}=0,1V$, para diferentes comprimentos de canal variando entre 0,2 e 5 μm . A Figura 4-26A tem como objetivo mostrar o bom ajuste obtido entre as simulações e os dados experimentais nos dispositivos SG, porque a partir destas simulações foram geradas as simulações para os dispositivos DG, que podem ser observadas na Figura 4-26B. Para obtenção das simulações dos dispositivos DG, todos os parâmetros de processo usados nas simulações SG se mantiveram integralmente os mesmos, exceto o óxido enterrado que foi substituído por um óxido fino de 2,5 nm. Nesta figura é possíveis observar uma menor variação do tempo de transitório com a redução do comprimento de canal nos dispositivos DG quando comparados aos dispositivos SG.

Figura 4-26 – Transitório da corrente de dreno de um PD SOI nMOSFET com diferentes comprimentos de canal. (A) Comparação entre as curvas experimentais e simuladas de dispositivos SG. (B) Comparação entre as curvas simuladas de dispositivos SG e DG

A Figura 4-27 apresenta o comportamento do transitório da corrente de dreno, em dispositivos de porta simples e dupla, normalizado pelo comprimento de canal em função do tempo, com comprimento de canal variando entre 5, 1, 0,5 e 0,3 μm . O aumento na tensão de limiar causado pelo aumento na concentração efetiva de dopantes no canal, devido a presença da região de HALO, provoca o decréscimo da

corrente de dreno no estado de equilíbrio quando é diminuído o comprimento de canal em ambas estruturas. Este fato resulta na diminuição do transitório ⁸³, como explicado anteriormente na seção 4.2.

Para dispositivos com menores comprimentos de canal a capacitância de acoplamento entre fonte/corpo e corpo/dreno torna-se maior, levando a uma redução no potencial interno das junções após a aplicação do degrau negativo de tensão ⁸⁸. Este fenômeno justifica o maior nível de corrente de dreno no início do transitório dos dispositivos SG. Este fenômeno é atenuado nos dispositivos DG devido à menor influência das junções.

Figura 4-27- Transitório da corrente de dreno normalizado pelo comprimento de canal em função do tempo, para dispositivos SG e DG PD SOI nMOSFET com diferentes comprimentos de canal ⁸⁹.

A Figura 4-28 ilustra o comportamento do tempo de transitório (T_0) em função do comprimento de canal para dispositivos SG e DG, ambos com a espessura do filme de silício de 100nm. Os valores do tempo de transitório foram extraídos a partir das curvas geradas pela equação (102) considerando a aproximação descrita na equação (104) e comparados com os valores obtidos a partir das simulações numéricas e dados experimentais ⁸⁹. Além do ajuste satisfatório entre os dados simulados e os obtidos através do modelo para dispositivos de porta dupla, usando o parâmetro (t_{rel}), é possível também observar claramente a menor sensibilidade destes dispositivos com a redução do comprimento de canal.

Figura 4-28 – Tempo de transitório em função do comprimento de canal.

A Figura 4-29 mostra o tempo de transitório do DG PD SOI nMOSFET em função do comprimento de canal, com a variação da espessura do filme de silício. Nesta figura, é possível observar que os valores obtidos através da aproximação proposta para os dispositivos de porta dupla acompanham a mesma tendência dos resultados simulados, apresentando um erro máximo de 16% ⁸⁹.

Figura 4-29 - Tempo de transitório do DG PD SOI nMOSFET em função do comprimento de canal, com a variação da espessura do filme de silício.

A comparação entre os valores do tempo de vida de geração (τ_g) obtidos pelo aperfeiçoamento do modelo para dispositivos de porta dupla com dados experimentais

e simulados de dispositivos de porta simples, ambos com espessura do filme de silício de 100nm, pode ser observada na Figura 4-30. Apesar de obtida uma maior variação do tempo de transitório com a redução do comprimento de canal nos dispositivos SG em relação ao DG, o tempo de vida de geração (τ_g) obtido para dois dispositivos permaneceram bem próximos mesmo com a variação do comprimento de canal. Estes resultados já eram esperados, visto que, as propriedades do filme de silício se mantiveram as mesmas em ambas estruturas.

O aumento da concentração efetiva do canal ocasionada pela proximidade das regiões de HALO junto à fonte e ao dreno, em dispositivos com menores comprimentos de canal, causam a redução de τ_g tanto nos dispositivos SG com nos DG. Esta dependência inversa de τ_g com a concentração efetiva de dopantes, já reportada previamente na literatura⁹⁰, pode ser quantificada através da equação (103).

Figura 4-30 – Tempo de vida de geração (τ_g) em função do comprimento de canal.

Com o propósito de validar a equação (103) para os dispositivos de porta dupla, três diferentes valores do tempo de vida de geração (τ_g) foram inseridos na equação (99) com objetivo de extrair o valor do tempo de transitório (T_0). Estes valores de T_0 serviram para alimentar a equação (103) com o propósito de extrair novamente os valores de τ_g , para os comprimentos de canal de 0,3 e 5 μm com diversas espessuras

do filme de silício. Estes dados foram sumarizados na Tabela 8. Os valores dos tempos de vida extraídos apresentaram um erro máximo de 4% na faixa de valores estudada.

Tabela 8 – Tempo de vida de geração extraído para diferentes espessuras do filme de silício e comprimentos de canal.

Comprimento de Canal [μm]	t_{si} [nm]	$\tau_{\text{g (input)}} [\text{ns}]$		
		10	100	1000
0,3	100	9,58	95,8	958
	150	9,73	97,2	973
	200	9,87	97,5	976
5	100	9,78	95,9	968
	150	9,77	97,7	977
	200	10,0	97,2	971

A maior eficiência da capacitância de acoplamento da porta nos dispositivos de porta dupla pode ser observada através do estudo do comportamento do potencial de corpo nestas estruturas. Com esta análise, a menor influência das cargas controladas pelas junções de fonte e dreno nos dispositivos de porta dupla foram consideradas através da inserção de um parâmetro de ajuste dependente da espessura do filme de silício, possibilitando a extrapolação do novo modelo proposto também para os dispositivos de porta dupla.

Nesta seção, os resultados obtidos através do modelo ajustado para os dispositivos de porta dupla foram comparados com as simulações numéricas bidimensionais, também apresentando um excelente ajuste com a redução do comprimento de canal. A sensibilidade do modelo proposto com a variação da espessura do filme de silício mostrou a mesma tendência das simulações numéricas, apresentando um erro máximo de 16%. O tempo de vida de geração extraído a partir do modelo proposto foi comparado com os dados experimentais e simulado dos dispositivos de porta simples, apresentando valores numéricos bem próximos e a mesma tendência com a redução do comprimento de canal.

*GALETI, M.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C.; Improved Model to Determine the Generation Lifetime in Double Gate SOI nMOSFETs, **Microelectronics Technology and Devices – SBMicro 2007, ECS Trans.**, v.9, n.1, p.343, 2007.*

4.5 ANÁLISE DO TRANSITÓRIO DA CORRENTE DE DRENO EM DISPOSITIVOS FinFETs DE PORTA TRIPLA.

A diminuição do controle da porta sobre a região do canal tem sido a principal limitação da redução das geometrias na tecnologia SOI MOSFET. Para solucionar esta limitação foram propostas novas arquiteturas de múltiplas portas para melhorar o controle da porta sobre o canal, minimizando os efeitos de canal curto (SCE) e conseqüentemente aumentando a capacidade de fornecimento de corrente destes dispositivos.

Dentro das alternativas propostas na estrutura de múltiplas portas, os dispositivos FinFETs de porta tripla vêm se destacando como fortes candidatos a sucessão da tecnologia SOI planar⁹¹. Nestes dispositivos a porta envolve a ilha de silício, também conhecida como “fin”. Desta forma, a corrente flui através das camadas de inversão formadas acima e nas laterais da ilha de silício. Devido ao maior acoplamento capacitivo que a porta exerce sobre o volume de silício do canal, é significativa a redução dos efeitos de canal curto, assim como o aumento da corrente⁹¹. Dependendo das dimensões dos “fins” a corrente fluirá predominantemente por cima ou pelas laterais.

A Figura 4-31 mostra esquematicamente um dispositivo FinFET de porta tripla, destacando seus parâmetros geométricos, onde a largura é representada por W_{fin} , a altura por H_{fin} e o comprimento de canal por L .

Figura 4-31 – Esquema de um dispositivo FinFET de porta tripla, destacando seus parâmetros geométricos.

Trabalhos reportados na literatura demonstraram a dependência de diversos parâmetros elétricos com a largura do canal (W_{fin}). Dentre outros, pode ser citado o aumento da resistência série de fonte/dreno⁹² com a redução de W_{fin} , o impacto na condutância de saída, no ganho de tensão⁹³ e a sua influência no desempenho de circuitos analógicos^{94,95}.

Com a crescente integração dos circuitos na tecnologia SOI, os contatos com a região de corpo dos dispositivos vêm freqüentemente sendo eliminados com o objetivo de otimização de área. Se a região de corpo não está polarizada, então o fenômeno chamado efeito de corpo flutuante (FBEs – Floating Body Effects) aumenta significativamente prejudicando a performance destes dispositivos⁹⁶.

Normalmente os FBEs são mais pronunciados em dispositivos parcialmente depletados, mas também podem ser observados em dispositivos totalmente depletados quando a segunda interface está operando na região de acumulação²⁹. Um dos FBEs é o transitório da corrente de dreno que acontece quando ocorre uma mudança de estado lógico na porta do transistor (“on” para “off” ou “off” para “on”). Este fenômeno se deve a variação da região de depleção que acompanha a variação do potencial do corpo, que ocorre no momento da mudança de polarização da porta. O equilíbrio do potencial no corpo e conseqüentemente da corrente de dreno é obtido devido ao processo de geração-recombinação que restabelece o equilíbrio da densidade de portadores majoritários na região de corpo do dispositivo^{29,78,96}.

No caso de dispositivos com canal n, quando a polarização na porta varia da inversão forte para inversão fraca (“on” para “off”), lacunas são geradas para reduzir a região de depleção, fazendo com que esta atinja a espessura correspondente à nova condição de polarização da porta. Enquanto este processo de geração ocorre, a tensão de limiar que inicialmente sofreu um aumento volta a decrescer atingindo o equilíbrio correspondente a condição da porta. O caso inverso ocorre quando a porta varia da inversão fraca para inversão forte (“off” para “on”), neste caso as lacunas se recombina para aumentar a região de depleção e atingir um maior valor da tensão de limiar correspondente a condição de equilíbrio.

A dependência do transitório da corrente de dreno com a temperatura, geometria e com a presença da região de implantação de HALO em transistores PD SOI nMOSFETs planares já foi largamente estudada nas seções anteriores. Esta seção tem como objetivo estudar os fenômenos de FBEs nos transistores FinFETs de porta tripla, sendo estes particularmente importantes devido a impossibilidade do uso do contato de corpo nestes dispositivos, por limitações construtivas desta tecnologia.

O interesse particular neste trabalho foi estudar a influência da presença da região de implantação de HALO com a variação da geometria destes dispositivos. Para evitar-se efeitos de canal curto ou estreito as análises foram realizadas em dispositivos com comprimento de canal (L) igual à $10\mu\text{m}$ e largura (W_{fin}) variando de 1 à $20\mu\text{m}$.

Os dispositivos foram fabricados sobre lâminas SOI com $N_a=1 \times 10^{15} \text{ cm}^{-3}$, espessura do óxido enterrado de $t_{\text{oxb}}=145\text{nm}$ e a altura do “fin” $H_{\text{fin}}=60\text{nm}$. Após a definição do filme de silício, óxido térmico é crescido com uma espessura de 1nm, seguido por uma deposição de camada atômica (ALD) de 2nm de óxido de hafnio (HfO_2), resultando em uma espessura equivalente de óxido de porta de $\text{EOT}=2\text{nm}$. No eletrodo da porta uma camada de 5nm de Nitreto de Titânio (TiN) seguida por 100 nm de silício policristalino foram depositadas.

Primeiramente, foi observado que com $V_{\text{GB}} = 0\text{V}$ não foi possível observar o transitório da corrente de dreno devido à total depleção da região do canal destes dispositivos, ocasionada pela baixa dopagem na região do corpo (N_a) juntamente com a pequena altura dos dedos (H_{fin}). Para a obtenção do transitório da corrente de dreno, foi necessário levar a segunda interface a condição de forte acumulação em ambos dispositivos, com e sem a região de HALO. Para conhecer o valor de tensão a partir do qual a segunda interface estaria certamente acumulada foi analisada a segunda derivada das curvas $I_{\text{DS}} \times V_{\text{GF}}$ com a variação do potencial no substrato, conforme ilustra a Figura 4-32 (A) nos dispositivos com a presença da região de implantação de HALO e (B) sem a região de implantação de HALO.

Figura 4-32 – Segunda derivada da corrente de dreno em função da tensão na porta com a variação do potencial no substrato, em dispositivos com (A) e sem (B) HALO.

A partir das curvas apresentadas na Figura 4-32 foi possível obter a tensão de limiar em função da polarização aplicada ao substrato, para um dispositivo com $L=10\mu\text{m}$ e $W_{\text{fin}}=20\mu\text{m}$, conforme a Figura 4-33. A tensão de acumulação da segunda interface com a primeira interface invertida é o valor negativo de tensão a partir do qual não obtêm-se mais variação na tensão de limiar da primeira interface com a variação do potencial no substrato. No caso dos dispositivos sem HALO, a tensão de acumulação da segunda interface se manteve próxima a dos dispositivos com HALO. Contudo, pode-se observar que nos dispositivos sem HALO, para tensão no substrato igual a 0V, a segunda interface já está invertida, este fato também pode ser observado através do segundo pico (à esquerda) que apareceu na segunda derivada das curvas $I_{\text{DS}} \times V_{\text{GF}}$ apresentadas na Figura 4-32 (B).

Figura 4-33 - Tensão de limiar em função da polarização aplicada ao substrato, para dispositivos com e sem HALO.

A Figura 4-34 apresenta o valor da tensão de limiar em função da largura do canal (W_{fin}), com polarização do substrato de 0 e -20V , em dispositivos FinFETs com e sem região de implantação de HALO. O fato da segunda interface dos dispositivos sem HALO estar próxima da inversão com $V_{\text{GB}}=0\text{V}$ faz com que haja uma redução na tensão de limiar para todas as larguras de canal analisadas. Já com -20V aplicados ao substrato é garantido que ambos dispositivos estão com a segunda interface operando no regime de acumulação. Sendo assim, com $V_{\text{GB}}=-20\text{V}$, é possível estabelecer a

mesma variação de tensão na porta (V_{G_high} e V_{G_low}) para os dois dispositivos e garantir que permaneçam sob as mesmas condições de polarização.

Figura 4-34 - Tensão de limiar em função da largura do canal (W_{fin}), com polarização do substrato de 0 e -20V, em dispositivos FinFETs com e sem região de implantação de HALO.

Dispositivos com reduzidas espessuras de óxido de porta estão sujeitos a outro FBE, que está associado com o tunelamento direto através do óxido de porta^{51,97}. Este fenômeno pode ser explicado através do tunelamento de elétron da banda de valência (EVB) do silício no canal, que ocorre para tensões de porta suficientemente altas, deixando uma quantidade significativa de portadores majoritários (lacunas no caso de SOI nMOSFET) na região de corpo, elevando assim o seu potencial. Com o aumento do potencial no corpo há um decréscimo na tensão de limiar que pode ser observado através de uma inflexão na curva $I_{DS} \times V_{GF}$ e conseqüentemente, por um segundo pico na curva de transcondutância (g_m).

A Figura 4-35 apresenta as curvas da transcondutância de dreno normalizadas pela largura de canal ($W_{fin}+2H_{fin}$) em função da polarização de porta, para dispositivos com e sem a região de HALO e diferentes W_{fin} . O maior valor da transcondutância máxima observado nos dispositivos de maior W_{fin} , se deve ao fato de termos uma mobilidade maior na orientação cristalográfica da parte superior (100) do que na lateral do canal (110).

Uma redução da amplitude do segundo pico de gm em dispositivos com canal mais estreito também é observada nos dispositivos com e sem a presença da região de implantação de HALO. Esta redução pode ser justificada pelo maior acoplamento das portas laterais dos dispositivos FinFETs⁹⁸ que minimiza a variação do potencial no corpo. Porém, comparando dispositivos com e sem a região de HALO e de mesmo W_{fin} , observa-se uma redução da amplitude do segundo pico de gm nos dispositivos com HALO. Este fato se deve a menor variação do potencial no corpo destes dispositivos e conseqüentemente uma menor variação na tensão de limiar no instante em que ocorre o segundo pico de gm.

Figura 4-35- Transcondutância de dreno normalizada pela largura de canal em função da polarização de porta, para dispositivos com e sem a região de HALO, variando W_{fin} .

Através da análise da tensão de limiar juntamente com as curvas de transcondutância, foi possível definir as condições de polarização dos dispositivos FinFETs, possibilitando uma melhor observação do transitório da corrente de dreno. Da mesma forma que o caso do segundo pico da transcondutância, o transitório da corrente de dreno só pode ser observado na condição de acumulação da segunda

interface. Deste modo, foi usado $V_{GB} = -20V$, tensão esta, que não apresentou variação na tensão de limiar na faixa de W_{fin} estudada.

Na Figura 4-36 pode-se observar o transitório da corrente de dreno normalizado pela corrente no estado de equilíbrio, em um dispositivo com $L=10\mu m$ e $W_{fin}=3\mu m$, variando o nível superior (V_{G_high}) do degrau de tensão aplicado à porta. Conforme observado previamente em dispositivos PD SOI nMOSFET planares, para valores de V_{G_high} acima da tensão de limiar obtêm-se uma maior variação na corrente de dreno após a aplicação do degrau negativo de tensão na porta. Para valores de V_{G_high} que se aproximam da região onde acontece o segundo pico na curva da transcondutância de dreno, o transitório gradualmente diminui até inverter o comportamento, quando V_{G_high} atinge a tensão onde ocorre o segundo pico de g_m^{99} .

Esta inversão no comportamento do transitório se deve ao excesso de portadores majoritários (neste caso lacunas) injetados no corpo através do tunelamento direto pela porta. O acúmulo de lacunas na região de corpo causa um aumento no potencial desta região e conseqüentemente uma redução da tensão de limiar neste momento. Neste caso, o potencial do corpo e conseqüentemente a corrente de dreno atingem o equilíbrio através do processo de recombinação.

Figura 4-36 – Transitório da corrente de dreno normalizado pela corrente de dreno no estado de equilíbrio, com a variação de V_{G_high} .

Através da análise da tensão de acumulação da segunda interface, da tensão de limiar e do comportamento do transitório da corrente de dreno nos dispositivos de porta tripla foi possível definir V_{G_High} e V_{G_Low} , garantindo que ambos os dispositivos, com e sem HALO, permaneçam sob as mesmas condições de polarização, e de forma a melhor observar o transitório de corrente. Com $-20V$ aplicado ao substrato, o degrau negativo de tensão aplicado na porta foi estabelecido com $V_{G_High}=0,8V$ e $V_{G_Low}=0,3V$.

A Figura 4-37 compara o comportamento da corrente de dreno normalizada por $(W_{fin}+2H_{fin})$ em função da tensão aplicada à porta, em dispositivos com e sem a presença da região de HALO, para diferentes larguras W_{fin} . É possível observar o aumento da corrente de dreno com a redução de W_{fin} , que se deve ao maior acoplamento das portas laterais em dispositivos mais estreitos. Quando são comparados os dispositivos com e sem HALO, constata-se que os dispositivos que não possuem HALO apresentam menor nível de corrente na região de sublimiar e maior nível na região de fuga ($V_{GF}=0V$). Na região de fuga o maior nível de corrente observado em dispositivos sem HALO pode ser justificado pela menor barreira de potencial nas junções devido a ausência da região de maior concentração de dopantes proveniente da região do HALO.

Figura 4-37- Corrente de dreno normalizada por $W_{fin}+2H_{fin}$ em função da tensão aplicada à porta, com a variação de W_{fin} , em dispositivos com e sem HALO.

Após a aplicação do degrau negativo de tensão na porta do transistor é observado o transitório da corrente de dreno, que normalizado por $(W_{fin}+2H_{fin})$ está apresentado na Figura 4-38. A menor influência da região de acumulação da segunda interface na variação do potencial do corpo, devido ao maior acoplamento das portas gerado com diminuição de W_{fin} , também pode ser observada através dos menores níveis da corrente de transitório nos dispositivos com W_{fin} maiores.

Figura 4-38 - Transitório da corrente de dreno normalizado por $W_{fin}+2H_{fin}$.

Através da análise da corrente de dreno durante o transitório normalizada pela corrente no estado de equilíbrio (Figura 4-39) obtêm-se o tempo de transitório. O tempo de transitório, conforme já mencionado anteriormente, é definido como o tempo necessário para a corrente de dreno atingir 90% do seu valor de equilíbrio. Para avaliar o comportamento dos dispositivos FinFETs com a redução de W_{fin} é importante observar a dependência do tempo de transitório com a redução desta dimensão. Em ambos dispositivos, com HALO (Figura 4-39 A) e sem HALO (Figura 4-39 B), o tempo de transitório reduz gradualmente com a redução de W_{fin} . Este fato sugere que nos dispositivos mais largos o potencial do corpo esteja assumindo valores mais baixos e conseqüentemente um transitório de corrente maior. Mas quando compara-se dispositivos com e sem HALO, de mesmo W_{fin} , pode-se observar que o tempo de

transitório aumenta significativamente no caso dos dispositivos sem a região de HALO, mostrando que estes dispositivos estão mais sujeitos aos FBEs.

Figura 4-39 – Transitório da corrente de dreno normalizado pela corrente no estado de equilíbrio, com a variação de W_{fin} , (A) com HALO e (B) sem HALO.

Nesta seção foi estudado o impacto da região de implantação de HALO no efeito de corpo flutuante em dispositivos FinFETs de porta tripla. Os dispositivos com e sem HALO apresentaram uma redução na amplitude do segundo pico da transcondutância com a redução da largura dos dedos (W_{fin}). Comparando dispositivos com o mesmo W_{fin} , com e sem HALO, foi possível ainda observar uma redução na amplitude do segundo pico nos dispositivos com HALO.

Finalmente, o transitório da corrente de dreno foi analisado para ambos os dispositivos, com a variação de W_{fin} , onde foi possível observar a redução do tempo de transitório com a redução deste parâmetro. Contudo, quando os dispositivos com o mesmo W_{fin} foram comparados pôde-se observar que o tempo de transitório aumenta substancialmente nos dispositivos sem região do HALO. Este fato sugere que a variação do potencial do corpo nos dispositivos sem a presença da região de HALO é maior, tornando estes dispositivos mais susceptíveis aos efeitos de corpo flutuante estudados.

5 CONCLUSÕES

Este trabalho teve como objetivo apresentar uma análise detalhada, teórica e experimental, do transitório da corrente de dreno em transistores SOI nMOSFET de porta simples, dupla e tripla, assim como a proposta de um novo modelo para extração do tempo de vida de portadores com aplicação em dispositivos de canal reduzido.

Primeiramente, através de simulações numéricas bidimensionais e dados experimentais foram realizados estudos sobre a influência da espessura do óxido de porta no potencial de superfície e na energia de ativação, para uma variação de temperatura de 20 a 80 °C, em dispositivos SOI nMOSFET parcialmente depletados de porta simples. A expressão para o cálculo do tempo de vida de geração foi simplificada de forma a se utilizar apenas três termos: F , n_i e T_0 . Na mesma faixa de temperatura, a máxima variação observada no fator F foi de 11%. A sensibilidade deste termo com uma variação de $\pm 10\%$ na espessura do óxido de porta e na concentração de dopantes da região do canal também foi analisada, e como resultado foi obtida uma variação máxima de 13% no fator F . Negligenciando-se a variação do fator F com a temperatura foi possível propor um modelo simples para estimar o tempo de vida de geração em função da temperatura. O modelo proposto foi experimentalmente aplicado para a tecnologia de 0,13 μm em dispositivos SOI nMOSFETs parcialmente depletados de porta simples e comparados com resultados obtidos através de simulações numéricas bidimensionais e o máximo erro encontrado na determinação deste parâmetro foi por volta de 5%.

Neste trabalho também foi analisado, nos dispositivos parcialmente depletados de porta simples, o impacto da presença da região de implantação de HALO no transitório da corrente de dreno com a redução do comprimento de canal. Com a redução do comprimento de canal ocorre um maior acoplamento capacitivo entre as junções de fonte/dreno e o corpo do dispositivo provocando assim a redução do efeito de corpo flutuante. Desta forma, após a variação do potencial na porta, os dispositivos de comprimento de canal reduzido, com e sem HALO, apresentaram um aumento no valor inicial do transitório do potencial de corpo. Já, na região de equilíbrio o potencial de corpo não foi influenciado pelo comprimento de canal.

Em dispositivos sem HALO e de menores comprimentos de canal foi observado uma redução significativa da tensão de limiar no instante inicial, devido ao efeito de canal curto, e conseqüentemente um aumento na corrente do dreno durante todo transitório. Nos dispositivos com HALO, com a redução do comprimento de canal há um aumento na concentração efetiva de dopantes, devido a presença da região de implantação de HALO, ocasionando um aumento da tensão de limiar no estado de equilíbrio.

Através da análise detalhada da influência da região de implantação de HALO no efeito de corpo flutuante foi possível, partir de um modelo já existente na literatura, propor um novo modelo para transistores parcialmente depletados de porta simples que considera o impacto do perfil não uniforme da concentração de dopantes na região do canal, bem como a influência das cargas de depleção controladas pelas junções de fonte e dreno. Com a implementação destas novas considerações tornou-se viável a análise do transitório da corrente de dreno e o cálculo do tempo de vida de geração nestes dispositivos, em função da redução do comprimento de canal.

Dados experimentais e simulações numéricas bidimensionais foram comparados com os resultados obtidos através do novo modelo e apresentaram um ajuste satisfatório, tanto com a variação do comprimento de canal e concentrações de dopantes da região de canal e da região de implantação de HALO como com a variação da temperatura. Com a variação de $\pm 20\%$ nas concentrações da região de canal e de implantação de HALO foi obtido um erro máximo de 9,2% na extração do tempo de transitório através do modelo proposto, adotando como referência os valores obtidos através das simulações numéricas.

O estudo do comportamento do potencial de corpo nas estruturas de porta dupla demonstrou a maior eficiência da capacitância de acoplamento entre a porta e o corpo nestes dispositivos. Através desta análise foi possível inserir no modelo proposto um parâmetro de ajuste dependente da espessura do filme de silício. Este parâmetro tem como finalidade contabilizar a menor influência das cargas controladas pelas junções de fonte e dreno nestes dispositivos, possibilitando a extrapolação do modelo proposto também para os dispositivos de porta dupla.

Os resultados obtidos através do modelo proposto, para os dispositivos de porta dupla, foram validados através de simulações numéricas bidimensionais e da mesma forma que os resultados obtidos para os de porta simples apresentaram um excelente ajuste do transitório da corrente de dreno com a redução do comprimento de canal. Quando comparados com as simulações numéricas, o método proposto aplicado em dispositivos de porta dupla com a variação da espessura do filme de silício apresentou a mesma tendência com um erro máximo de 16% no tempo de transitório. Os tempos de vida de geração extraídos a partir das curvas geradas pelo modelo proposto foram comparados com resultados obtidos dos dados experimentais e simulados dos dispositivos de porta simples, apresentando valores numéricos bem próximos. Estes resultados eram esperados, visto que, os parâmetros do filme de silício não foram variados entre as duas estruturas.

Por fim, foi estudado neste trabalho o efeito de corpo flutuante com a variação da geometria em dispositivos FinFET de porta tripla, com e sem a região de implantação de HALO. Em dispositivos mais estreitos observa-se uma redução na transcondutância máxima e uma redução na amplitude do segundo pico da transcondutância. A redução na transcondutância máxima pode ocorrer pelo fato de termos uma mobilidade maior na orientação cristalográfica superficial (100) do que na lateral (110) e a redução na amplitude do segundo pico foi justificada pelo maior acoplamento das portas laterais que ocorre em dispositivos com menor largura de canal.

A análise do transitório da corrente de dreno nos transistores FinFETs de porta tripla demonstrou em ambos dispositivos, com e sem HALO, a redução do tempo de transitório com a diminuição da largura do canal. Através da comparação entre ambos dispositivos, com e sem HALO, de mesma largura de canal foi possível observar que o tempo de transitório aumenta significativamente no caso dos dispositivos sem a região de HALO.

Como seqüência deste trabalho pretende-se obter o tempo de vida de portadores em transistores de múltiplas portas (como o FinFET) a partir do estudo do transitório da corrente de dreno realizado neste trabalho.

REFERÊNCIAS

1. FRANK, D. J.; et al. Devices scaling limits of Si MOSFETs and their application dependencies. **Proceedings of the IEEE**, v. 89, n.3, p. 259, 2001.
2. DOYLE, B.; et al. Transistor elements for 30 nm physical gate lengths and beyond. **Intel Technologic journal**. v. 6, n.2, p. 42, 2002.
3. IZUMI, K.; **Proceedings of the Fourth International Symposium on Silicon-On-Insulator Technology and Advices**, v. 90, n.6, p.3, 1990.
4. COLINGE, J. P.; Thin-film SOI technology: the solution to many submicron CMOS problems. **Technical Digest International Electron Devices Meeting, 1989. IEDM**. p. 817, 1989.
5. FOSSUM, J. G.; TRIVEDI, V. P.; WU, K. Extremely scale fully depleted SOI CMOS. **Proceedings IEEE Int. SOI Conference**. p. 135, 2002.
6. COLINGE, J. P.; Novel gate concepts for MOS devices. **Proceedings 34th ESSDERC**, p.45, 2004.
7. DAVIS, G. E.; et al. **IEEE Trans. on Nuclear Science**, v. 32, p. 4432, 1985.
8. LERAY, J. L.; et al. From substrate to VLSI: investigation of hardened SIMOX without epitaxy, for dose, dose rate and SEU phenomena. **IEEE Transaction on Nuclear Science**, v. 35, n.6, p.1355, 1988.
9. KRULL, W. A.; LEE, J. C.; Demonstration of the benefits of SOI for high temperature operation. **Proceedings of SOS/SOI Technology Workshop IEEE**. p. 69, 1988.
10. MASZARA, W. P.; **Proceedings of the Fourth International Symposium on Silicon-On-Insulator Technology and Devices**. v. 90, n.6, p.199, 1990.
11. LEMNIOS, Z. J.; RADACK, D. J.; ZOLPER, J. C.; The future of silicon-on-insulator (SOI) technology in microelectronic systems. **Proceedings IEEE Int. SOI Conference**. p. 9, 2004.
12. CRISTOLOVEANU, S.; FERLET-CAVROIS, V.; Introduction to SOI MOSFETs : Context, radiation effects, and future trends, **Int. Journal High Speed Electron. Syst.** v.14, n.2, p.465, 2004.

13. SHAHIDI, G. G.; SOI technology for the GHz era. **IBM J. Res. Develop.**, v. 46, n.2, p. 121, 2002.
14. PARK, S. B.; et al. ; A 0.25 μm , 600-MHz, 1.5V, fully depleted SOI CMOS 64-bit microprocessor. **IEEE Journal Solid-State circuits**, v. 34, n.11, p.1436, 1999.
15. FIORENZA, J. G.; DEL ALAMO, J. A.; Experimental comparison of RF power LDMOSFETs on thin-film SOI and bulk silicon. **IEEE Transaction on Electron Devices**. v. 49, n.4, p. 687, 2002.
16. WEI, L.; et al.; Vertically integrated SOI circuits for low-power and high-performance applications. **IEEE Transaction Very Large Scale Integration System**. v.10, n.3, p.351, 2002.
17. AJMERA, A.; et al.; A 0.22 μm CMOS-SOI technology with a Cu BEOL. **VLSI Symp. Tech. Dig.** p.15, 1999.
18. FRANCK, D.; LAUX, S.; FISCHETTI, M.; Monte Carlo simulation of a 30 nm dual-gate MOSFET: how short can Si go?. **Technical Digest International Electron Devices Meeting, 1992. IEDM**. p. 553, 1992.
19. WONG, H-S.; FRANK, D. J.; SOLOMON P.; Device design considerations for double-gate, ground-plane, and single-gated ultra-thin SOI MOSFET's at the 25 nm channel length generation. **Technical Digest International Electron Devices Meeting, 1998. IEDM**. p. 407, 1998.
20. HISAMOTO, D.; KAGA, T.; TAKEDA, E.; Impact of the vertical SOI 'DELTA' structure on planar device technology. **IEEE Transaction on Electron Devices**. v.38, n.1, p.1419, 1991.
21. HISAMOTO, D.; et al.; A folded-channel MOSFET for deep-sub-tenth micron era. **Technical Digest International Electron Devices Meeting, 1998. IEDM**. p. 1032, 1998.
22. CHAU, R.; et al.; ISSDMC Nagoya Japan 68, 2002.
23. DAUGÉ, F.; et al.; Coupling effects and channel separation in FinFETs. **Solid-State Electronics**, v.48, n.4, p.535, 2004.
24. HALL, R. N.; Electron-hole recombination in germanium. **Physical Review**. v.87, p.387, 1952.

- 25 SHOCKLEY, W.; READ, W. T.; Statistics of the recombination of holes and electrons. **Physical Review**. v.87, p. 835, 1952.
- 26 Hall, R. N.; Recombination processes in semiconductors. **Proc. IEE**. v.106B, p. 923, 1960.
27. MASZARA, W. P.; *et al.*; Quality of SOI film after surface smoothing with hydrogen annealing, touch-polishing; in **SOI Conference/1997, Proceedings IEEE International**, p.130, 1997.
28. SHAHIDI, G.G.; *et al.*; A room temperature 0.1 μm CMOS on SOI. **IEEE Transaction on Electron Devices**. v. 41, n.12, p.2405, 1994.
29. COLINGE, J. P.; **Silicon-On-Insulator Technology: Materials to VLSI**, 3rd Edition, Boston, Kluwer Academic Publishers, 2004.
30. HARRIS, E.P.; *et al.*, 1997 GOMAC, **Digest of Papers**, p. 329, 1997.
- 31 LIM, H. K.; FOSSUM, J. G.; Transient Drain Current and Propagation Delay in SOI CMOS. **IEEE Transaction on Electron Devices**. v.31, n.9, p.1251-1258, 1984.
- 32 RUDENKO, T; *et al.*; Determination of film and surface recombination in thin-film SOI devices using gated-diode technique. **Solid-State Electronics**, v.48, n.3, p.389, 2004.
33. LIM, H. K.; FOSSUM, J. G.; Threshold voltage of thin-film silicon-on-insulator (SOI) MOSFETs. **IEEE Transaction on Electron Devices**. v.30, n.10, p.1244, 1983.
34. MULLER, R. S.; KAMINS, T. I.; **Devices Electronics for Integrated Circuits**, , New York, J. Wiley & Sons, 1986.
35. WEI, A.; SHERONY, M.J.; ANTONIADIS, D.A.; Effect of floating-body charge on SOI MOSFET design. **IEEE Transaction on Electron Devices**. v.45, n.2, p.430, 1998.
36. SHEPARD, K.L.; KIM, DAE-JIN; Body-voltage estimation in digital PD-SOI circuits and its application to static timing analysis. **IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems**. v.20, n.7, p.888, 2001.
37. FUNG, S.K.H.; MANSUN, CHAN; KO, P.K.; Experimental characterization of transient floating body effect in non-fully depleted SOI MOSFET. **IEEE International SOI Conference Proceedings**. p.80, 1997.

38. DONGWOOK, SUH; FOSSUM, J.G.; Dynamic floating-body instabilities in partially depleted SOI CMOS circuits. **Electron Devices Meeting, 1994. Technical Digest., International.** p.661, 1994.
39. VEERARAGHAVAN, S.; FOSSUM, J. G.; A physical short-channel model for the thin-film SOI MOSFET applicable to device and circuit CAD. **IEEE Transaction on Electron Devices.** v.35, n.11, p.1866, 1988.
40. FRANK, D. J.; *et al.*; Device scaling limits of Si MOSFETs and their application dependencies, **Proceedings of the IEEE**, v.89, n.3, p.259, 2001.
41. IWAI, H.; CMOS technology-year 2010 and beyond. **IEEE Journal of Solid-State Circuits.** v.34, n.3, p.357, 1999.
42. KANYU, M. C.; *et al.*; Modeling of pocket implanted MOSFETs for anomalous analog behavior, **Electron Devices Meeting, 1999. IEDM Technical Digest. International.** p.171, 1999.
43. MII, Y., *et al.*; Experimental high performance sub-0.1 μm channel nMOSFET's. **IEEE Electron Devices Letters.** v.15, n.1, p.28, 1994.
44. BIN, YU; *et al.*; Short-channel effect improved by lateral channel-engineering in deep-submicronmeter MOSFET's. **IEEE Transaction on Electron Devices.** v.44, n.4, p.627, 1997.
45. KHANNA, MANOJ K.; *et al.*; An analytical model for anomalous threshold voltage behavior of short channel MOSFETs. **Solid-State Electronics**, v.41, n.9, p.1386, 1997.
46. GWOZIECKI, R.; *et al.*; Optimization of V_{th} roll-off in MOSFET's with advanced channel architecture-retrograde doping and pockets, **IEEE Transaction on Electron Devices.** v.46, n.7, p.1551, 1999.
47. UENO, H.; *et al.*; Impurity-profile-based threshold-voltage model of pocket-implanted MOSFETs for circuit simulation. **IEEE Transaction on Electron Devices.** v.49, n.10, p.1783, 2002.
48. GROVE, A. S.; **Physics and Technology of Semiconductor Devices**, New York, J. Wiley & Sons, p. 326, 1967.

49. STURM, J. C.; TOKUNAGA, K.; Dependence of transconductance on substrate bias in ultrathin silicon-on-insulator MOS transistors. **Electronics Letters**. v.25, n.18, p.1233, 1989.
50. YANG, J-W.; FOSSUM, J. G.; WORKMAN, G. O.; HUANG, C-L; A physical model for gate-to-body tunneling current and its effects on floating-body PD/SOI CMOS devices and circuits. **Solid-State Electronics**. v.48, n.2, p.259, 2004.
51. MERCHA, A.; et al.; "Linear kink effect" induced by electron valence band tunneling in ultra thin gate oxide bulk and SOI MOSFETS. **IEEE Transaction on Electron Devices**. v.50, n.7, p.1675, 2003.
52. RAFÍ, J. M.; et al.; Impact of gate tunneling floating-body charging on drain current transients of 0.10 μm -CMOS partially depleted SOI MOSFETs, **Solid-State Electronics**, v.48, n.7, p.1211, 2004.
53. LIM, H. K.; FOSSUM, J. H.; Current-voltage characteristics of thin-film SOI MOSFET's in strong inversion. **IEEE Transaction on Electron Devices**. v.31, n.4, p.401, 1984.
54. SUM, S. C.; PLUMMER, J. D.; Electron mobility in inversion and accumulation layers on thermally oxidized silicon surfaces. **IEEE Transaction on Electron Devices**. v.27, n.8, p.1497, 1980.
55. SZE, S. M.; **Physics of Semiconductor Devices**, 2nd edition, New York: J. Wiley & Sons, 1981.
56. JOACHIM, H. O.; et al.; Simulation and two-dimensional analytical modeling of subthreshold slope in ultrathin-film SOI MOSFETs down to 0.1 μm gate length. **IEEE Transaction on Electron Devices**. v.40, n.10, p.1812, 1993.
57. SHIN, H. S.; et al; Channel Length Independent Subthreshold Characteristics in Submicron MOSFET's. **IEEE Electron Devices Letters**, v.19, n.4, p.137, 1998.
58. GENTINNE, B.; et al.; Measurement and two-dimensional simulation of thin-film SOI MOSFETs: intrinsic gate capacitances at elevated temperatures. **Solid-State Electronics**, v.39, n.11, p.1613, 1996.
59. RUDENKO, T.; On the high-temperature subthreshold slope of thin-film SOI MOSFETs. **IEEE Electron Devices Letters**. v.23, n.3, p.148, 2002.

60. GENTINE, B.; Fully depleted SOI-CMOS technology for high temperature IC applications. **Solid-State Electronics**. v.46, n.1-3, p.1, 1997.
61. VU, D. P., BODEN, M. J.; HENDERSON, W. R.; et al; High temperature operation of ISE devices and circuits. **IEEE SOS/SOI Technology Conference**, p.165, 1989.
62. GENTINE, B.; **A Study of the Potencial of SOI Technology for Analog Applications**, Tese (Doutorado). UCL-Bélgica, 1996.
63. Avant! MEDICI, Two-Dimensional Devices Simulator, vers. 4.1.0 (1998).
64. CAUGHEY, D. M.; THOMAS, R. E.; Carrier Mobilities in Silicon Empirically Related to Doping and Field. **Proceedings of the IEEE**, v.55, n.12, p. 2192, 1967.
65. SELBERHERR, S.; Process and Device Modeling for VLSI, **Microelectron. Reliab.**, v. 24, n.2, p. 225, 1984.
66. YAMAGUCHI, K.; Field-Dependent Mobility Model for Two-Dimensional Numerical Analysis of MOSFET's. **IEEE Transaction on Electron Devices**. v.26, n.7, p.1068, 1979.
67. YAMAGUCHI, K.; A Mobility Model for Carriers in the MOS Inversion Layer. **IEEE Transaction on Electron Devices**. v. 30, n.6, p. 658, 1983.
68. SLOTBOOM, J. W.; The *pn* Product in Silicon. **Solid-State Electronics**. v.20, n.4, p.279, 1977.
69. VENKATESAN, S.; PIERRET, R.; NEUDECK, G.; A Linear Sweep Technique for Determining Generation Lifetime in SOI MOSFETS. **IEEE Transaction on Electron Devices**. v.41, n.4, p.567, 1994.
70. IZUMI, K.; DOKEN, M.; ARIYOSHI, H.; C.M.O.S. devices fabricated on buried SiO₂ layers formed by oxygen implantation into silicon. **IEEE Electron Devices Letters**. v.14, n.18, p.593, 1978.
71. BRUEL, M.; Silicon on insulator material technology. **IEE Electronics letters**. v.31, n.14, p.1201, 1995.

72. PENNISE, C.A.; BOESCH, H.E., JR.; Photoconduction measurements of the charge trapping and transport in bond-and-etch-back buried oxides. **IEEE Transactions on Nuclear Science**. v.39, n.6, p.2139, 1992.
73. IONESCU, A. M.; A New Lifetime Characterization Technique Using Drain Current Transients in SOI Material. **Solid-State Electronics**. v.39, n.12, p.1753, 1996.
74. SCHRODER, D. K.; **Semiconductor Material and Device Characterization**, New York, John Wiley & Sons.
75. SCHRODER, D. K.; The Concept of Generation and Recombination Lifetimes in Semiconductors. **IEEE Transaction on Electron Devices**. v.29, n.8, p.1336, 1982.
76. YASUDA, N., et al.; New Carrier Lifetime Measurement Method for Fully Depleted SOI MOSFET's. **IEEE Transaction on Electron Devices**. v.39, n.5, p.1197, 1992.
77. H. SHIN, et al.; Measurement of Carrier Generation Lifetime in SOI Devices. **Solid-State Electronics**. v. 43, n.2, p.349, 1999.
78. IOANNOU, D. E.; et al.; Characterization of Carrier Generation in Enhancement-Mode SOI MOSFET's. **IEEE Electron Device Letters**, v.11, n.9, p.409, 1990.
79. ZERBST, M.; Relaxationseffekte and Halbleiter Isolator Grenzflächen, Z. Angew. Phys., v. 22, n.12, p.30, 1966.
80. MARTINO, J. A.; GALETI, M.; RAFÍ, J. M.; et al.; Simple Model to Estimate the Temperature Dependence of the Generation Lifetime Extracted from Drain Current Transients in Partially Depleted SOI nMOSFETs. **Journal of The Electrochemical Society**. v.153, n.5, p.502, 2006.
81. GALETI, M.; MARTINO, J. A.; SIMOEN, E.; CLAEYS, C.; Temperature and Oxide Thickness Influence on the Generation Lifetime Determination in Partially Depleted SOI nMOSFETs. **Microelectronics Technology and Devices – SBMicro 2005, ECS Trans.**, v.8, n.8, p.538, 2005.
82. SHIN, H. C.; et al.; Analysis of Floating Body Induced Transient Behaviors in Partially Depleted Thin Film SOI Devices. **IEEE Transaction on Electron Devices**. v.43, n.2, p.318, 1996.

83. GALETI, M.; MARTINO, J. A.; SIMOEN, E.; CLAEYS, C.; Impact of Halo Implantation on the Lifetime Assessment in Partially Depleted SOI Transistors. **High Purity Silicon 9 - 210th ECS Meeting**. v.3, n.4, p.351, 2006.
84. GALETI, M.; MARTINO, J. A.; SIMOEN, E.; CLAEYS, C.; Improved Model to Determine the Generation Lifetime in Short Channel SOI nMOSFETs. **Silicon-on-Insulator Technology and Devices 13 - 211th ECS Meeting**. v.6, n.4, p.387, 2007.
85. BALESTRA, F.; et al.; Double-Gate Silicon-On-Insulator Transistor with Volume Inversion: A New Device with Greatly Enhanced Performance. **IEEE Electron Device Letters**. v.8, n.9, p.410, 1987.
86. KRANTI, A.; et al.; Laterally Asymmetric Channel Engineering in Fully Depleted Double Gate SOI MOSFETs for High Performance Analog Applications, **Solid-State Electronics**. v.48, n.6, p.947, 2004.
87. COLINGE, J.P.; Multi-Gate SOI MOSFETs. **Microelectronic Engineering**. v.84, n.9, p.2071, 2007.
88. LEE, C. W. ; et al. ; Device Design Guidelines for Nano-Scale MuGFETs, **Solid-State Electronics**, v.51, n.3, p.505, 2007.
89. GALETI, M.; MARTINO, J.A.; SIMOEN, E.; CLAEYS, C.; Improved Model to Determine the Generation Lifetime in Double Gate SOI nMOSFETs, **Microelectronics Technology and Devices – SBMicro 2007, ECS Trans.**, v.9, n.1, p.343, 2007.
90. GAUBAS, E.; VANHELLEMONT, J.; Comparative Study of Carrier Lifetime Variations with Doping in Si and Ge, **High Purity Silicon 9 - 210th ECS Meeting**. v.3, n.4, p. 339, 2006.
91. HISAMOTO, D.; FinFET-a Self-Aligned Double-Gate MOSFET Scalable to 20 nm. **IEEE Transaction on Electron Devices**. v.47, n.12, p.2320, 2000.
92. Rudenko, T.; *et al.*; Substrate Bias Effect Linked to Parasitic Series Resistance in Multiple-Gate SOI MOSFETs. **IEEE Electron Device Letters**. v.28, n.9, p.834, 2007.
93. KILCHYTSKA, V.;*et al.*; Perspective of FinFETs for Analog Applications. **Solid-State Device Research conference, 2004. ESSDERC 2004. Proceeding of the 34th European**. p. 65, 2004.

94. RASKIN, J.-P.; *et al.*; Analog/RF Performance of Multiple Gate SOI Devices: Wideband Simulations and Characterization. **IEEE Transaction on Electron Devices**. v.53, n.5, p.1088, 2006.
95. LEDERER, D.; *et al.*; FinFET Analogue Characterization from DC to 110 GHz. **Solid-State Electronics**. v. 49, n. 9, p.1488, 2005.
96. CRISTOLOVEANU, S.; LI, S.S.; **“Electrical Characterization of Silicon-On-Insulator Materials and Devices”**, 1nd Edition, Boston: Kluwer Academic Publishers, 1995.
97. PRETET, J.; *et al.*; New Mechanism of Body Charging in Partially Depleted SOI-MOSFETs with Ultra-thin Gate Oxides. **Proceeding of the 32nd European Solid-State Device Research Conference, 2002**. p.515, 2002.
98. AKARVARDAR, K.; *et al.*; A Two-Dimensional Model for Interface Coupling in Triple-Gate Transistors. **IEEE Transaction on Electron Devices**. v.54, n.4, p.767, 2007.
99. RAFÍ, J. M.; *et al.*; Gate Induced Floating Body Effects in TiN/SiON and TiN/HfO₂ Gate Stack Triple Gate SOI nFinFETs. **Solid-State Electronics**. v. 51, n. 9, p.1201, 2007.