Jorge Johanny Sáenz Noval

Metodologia para a Otimização do Rendimento e Desempenho dos Circuitos Analógicos usando Programação Geométrica

Dissertação apresentada à [Escola Politécnica](#)
da [Universidade de São Paulo](#) para obtenção do
Título de Mestre em Ciências.

São Paulo
2012

Jorge Johanny Sáenz Noval

Metodologia para a Otimização do Rendimento e Desempenho dos Circuitos Analógicos usando Programação Geométrica

Dissertação apresentada à [Escola
Politécnica](#) da [Universidade de São
Paulo](#) para obtenção do Título de Mestre
em Ciências.

Área de concentração:
Microeletrônica

Orientador:
Prof. Dr. Wilhelmus A. M. Van
Noije

São Paulo
2012

Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, 4 de Julho de 2012

Assinatura do autor _____

Assinatura do orientador _____

Ficha Catalográfica

Noval, Jorge Johanny Sáenz

Metodologia para a Otimização do Rendimento e Desempenho dos Circuitos Analógicos usando Programação Geométrica / J.J. Sáenz Noval – ed. rev. – São Paulo, 2012.

89 p.

Dissertação (Mestrado) – Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos.

1. DFM 2. Otimização Restrita (Rendimento;Desempeho) 3. Circuitos analógicos 4. Processos aleatórios I. Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos II. t.

*A mi primero sobrino: Santiago
Andrés Gonzalez Sáenz, que lleno de
brillo nuestras vidas.*

AGRADECIMENTOS

Agradeço à minha família pelo apoio prestado durante o curso da minha vida. A minhas irmãs pelos momentos juntos nos quais aprendi a levar os tempos fáceis e difíceis de minha vida. E a meus pais, nos quais sobre sua experiência construí uma grande parte de minha formação.

Aos meus amigos e amigas os quais surgiram nos diferentes cenários de minha vida. Aqueles com os quais compartilhe desde minha infância e adolescência na Colômbia, até aqueles com os quais foram parte importante na minha estadia no Brasil. Os meus amigos fazem parte da minha experiência e o conhecimento do diário viver obtido ao longo da maestria.

Ao professor Dr. Wilhelmus A.M. Van Noijs pela sua contribuição no desenvolvimento do meu trabalho de mestrado em conjunto com as discussões de pesquisa desenvolvidas ao longo da realização de meu mestrado. Adicionalmente, agradeço ao professor Elkim Roa pela oportunidade de ter sido iniciado na área da Microeletrônica. Suas motivantes e valiosas sugestões fizeram de mim um bom pesquisador.

A todos meus amigos e colegas do *Grupo de Investigación en Diseño de Circuitos Integrados (CIDIC)* na Colômbia, e do Laboratório de Sistemas Integráveis (LSI) no Brasil, pois sua colaboração, motivação e suporte constante foram importantes. Este trabalho faz parte de minha dedicação e esforço embora o aprendizado e as experiências de pesquisa entorno a este foram conjuntas com esta galera.

Ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) pela bolsa oferecia, a qual foi útil no suporte econômico de meus estudos de Mestrado no Brasil. Também agradeço à Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP) pelo financiamento das duas fabricações associadas ao desenvolvimento deste mestrado.

Resumo

Este trabalho propõe uma metodologia de projeto para fabricação ou *Design Methodology for Manufacturing (DFM)* utilizando a Programação Geométrica (PG) e os métodos tipo Newton para resolver problemas de otimização não-linear, os quais definem e assistem o projeto de circuitos analógicos. Depois, essa metodologia é aplicada e validada através do projeto de uma fonte de referência.

Nos últimos anos, a tendência do aumento na densidade de transistores previsto pela lei de Moore tornou o problema do projeto dos circuitos dimensionalmente mais complexo. Além disso, uma maior densidade de transistores implica diminuição das dimensões características do processo tornando-o mais sensível às variações de processo e às condições ambientais. As diferenças apresentadas entre o circuito projetado e aquele testado dão evidências de perdas de rendimento, as quais são atribuídas numa grande proporção ao processo de projeto. Devido à grande responsabilidade que o projetista tem neste problema, o projeto analógico deve ser focado para novas abordagens que levem em conta o desempenho e o rendimento conjuntamente.

Em primeiro lugar, a metodologia proposta obtém um ponto inicial com um conjunto de especificações de desempenho adequadas, o qual vai ser usado na análise do impacto que têm o *mismatch* e as variações de processo sobre as especificações. Uma vez que o comportamento estatístico e determinístico do circuito foi caracterizado, uma nova estratégia de melhoria de rendimento foi implementada usando PG. A intenção de obter um projeto com um conjunto de especificações de bom desempenho envolve diretamente o rendimento do circuito, pois um conjunto de especificações ótimo obtido através da estrutura típica da PG não garante a obtenção de um projeto comercial e competitivo. Assim, este trabalho estabelece um método de projeto que combina a facilidade na obtenção do ótimo global da Programação Geométrica com uma nova análise de *mismatch* e de pior caso a qual permitiu uma redução nos tempos de computação mantendo semelhantes os valores de desempenho nominais. Usando a metodologia de projeto para fabricação proposta neste trabalho foi obtido um projeto de uma fonte de referência com um rendimento maior que 37% comparado com uma estratégia de projeto típica, sem nenhuma penalização significativa nas especificações de desempenho.

Palavras chaves: *DFM*, Tensão de referência, Otimização, Metodologias de projeto, Programação Geométrica, *CAD*.

Abstract

This work proposed a Design Methodology for Manufacturing (DFM) using Geometric Programming (GP) and Newton-like methods to solve non-linear optimization problems, which define and aid the design of analog circuits. Afterwards, this methodology is applied and validated through the design of a voltage reference circuit.

Over the last years, the tendency of the increasing on the transistor density predicted by the Moore Law has turned the circuit design problem dimensionally more complex. Additionally, a higher transistor density implies shrinkage on the feature dimensions of the process making it more sensitive to the process variations and environmental conditions. The differences between the designed circuit and the tested one give an evidence of yield losses, which are attributed in a great proportion to the design process. Due to the high responsibility of the designer on this problem, the analog design must be focused on new approaches that jointly manage performance and yield.

In first place, the proposed methodology obtain a initial point with a suitable set of performance specifications, which will be used to analyze the impact of the mismatch and process variation over the design specifications. Once the statistical and deterministic behavior of the circuit was characterized, a new yield improvement strategy is implemented using Geometric Programming. Attempting to obtain a design with a set of high performance specifications directly involves the circuit yield, because an optimal performance set obtained by the traditional framework of GP does not assure the obtaining of a marketable and competitive design. So, this works establish a design method that combine the advantage of obtaining global optimum in Geometric Programming with a new mismatch and worst-case analysis that enabled a reduction in their computation time and maintain the initial nominal performance values. Using the design methodology for manufacturing proposed in this work, a voltage reference design with 37% better yield than one obtained with a typical design strategy without any significant penalty on their performance specs was achieved.

Key Words: *DFM*, Voltage Reference, Optimization, Design Methodologies, Geometric Programming, *CAD*.

Lista de abreviaturas e siglas

<i>CAD</i>	<i>Computer Aided Design</i>
<i>CI</i>	<i>Circuito Integrado</i>
<i>CMOS</i>	<i>Complementary Metal-Oxide-Semiconductor</i>
<i>DFM</i>	<i>Design For Manufacturing</i>
<i>DFT</i>	<i>Design For Test</i>
<i>GPU</i>	<i>Graphics Processing Unit</i>
<i>ITRS</i>	<i>International Technology Roadmap for Semiconductors</i>
<i>LR</i>	<i>Line Regulation</i>
<i>MATLAB</i>	<i>MATrix LABoratory</i>
<i>MOP</i>	<i>Multiple Objective Optimization</i>
<i>OPAMP</i>	<i>Operational Amplifier</i>
<i>PF</i>	<i>Pareto Front</i>
<i>PG</i>	<i>Programação Geométrica</i>
<i>PSRR</i>	<i>Power Supply Rejection Ratio</i>
<i>PTAT</i>	<i>Proportional To Absolute Temperature</i>
<i>RET</i>	<i>Resolution Enhancement Techniques</i>
<i>RSM</i>	<i>Response Surface Methodology</i>
<i>SQP</i>	<i>Sequential Quadratic Programming</i>
<i>SRAM</i>	<i>Static Random-Access Memory</i>
<i>TC</i>	<i>Temperature Coefficient</i>
<i>WCD</i>	<i>Worst Case Distance</i>

Lista de símbolos

$\mathcal{A}$	Região de aceitabilidade das funções de desempenho.
A_F	Exponente do ruído <i>flicker</i> para o modelo <i>BSIM3v3</i> .
A_R	Constante do modelo Pelgrom para o <i>mismatch</i> no valor nominal do resistor R.
A_{V_t}	Constante do modelo Pelgrom para o <i>mismatch</i> na tensão limiar do transistor <i>MOS</i> .
$\mathcal{B}$	Contorno da fronteira de Pareto.
$\mathcal{C}$	Conjunto de restrições estruturais e de projeto.
$\mathcal{D}_{N,P}$	Espaço de projeto para as polarizações do transistor N e P.
δp_i	Desvio do i -ésimo parâmetro de processo.
$\mathcal{E}$	Conjunto de elementos do circuito.
$\mathbf{f}$	Vetor de funções de desempenho.
f_c	Frequência de corte da resposta no domínio da frequência do <i>PSRR</i> .
k_b	Constante de Boltzmann.
K_F	Coefficiente do ruído <i>flicker</i> para o modelo <i>BSIM3v3</i> .
LR	Regulação de linha (<i>Line Regulation</i>).
n	Número de variáveis de projeto envolvido no esquema de otimização.
N_{ch}	Concentração de dopantes no substrato.
$\mathbf{P}$	Conjunto de especificações para otimizar o circuito.
$P(z)$	Probabilidade de ocorrência do evento z .
p	Número de especificações para otimizar.
PF	Fronteira de Pareto (<i>Pareto Frontier</i>).
$PSRR$	Taxa de rejeição às variações da fonte de alimentação (<i>Power Supply Rejection Ratio</i>).
$\phi_{\mathbf{f}}$	Função de densidade de probabilidade conjunta.
$\mathbf{p}_{wc}$	Vetor de parâmetros de processo no pior caso.
R_{SH}	Resistência de folha do poli-silício.
$\text{Sim}_{p_i}^{f_j}$	Simetria da variação $\delta f_j(\delta \mathbf{p})$ em relação ao parâmetro p_i .
T	Temperatura em graus Kelvin.
t_{ox}	Espessura do óxido de porta.
V_{DD}	Tensão da fonte de alimentação.
V_{DS}	Tensão entre o dreno (D) e a fonte (S) do transistor.
V_{fb}	Tensão em faixa plana.

V_{GS}	Tensão entre a porta (G) e a fonte (S) do transistor.
V_{REF}	Tensão de referência.
V_T	Tensão térmica.
V_t	Tensão limiar do transistor (Pode incluir efeito corpo).
$\mathbf{x}$	Vetor das variáveis de projeto.
$\mathbf{w}$	Vetor das ponderações de relevância por função de desempenho.
$\mathbf{wcd}$	Vetor das distância do pior caso (<i>Worst-Case Distance</i>).
$\mathbf{W}_j$	Matriz das direções do pior caso.
Y	Rendimento (<i>Yield</i>).
$Y_{1 2}$	Rendimento da função $f_1(\mathbf{x})$ condicionado ao cumprimento de $f_2(\mathbf{x})$.

Sumário

1	Introdução	1
1.1	Levantamento do problema	1
1.2	Motivação	3
1.3	Objetivos	8
1.4	Estado da arte	9
1.5	Organização do documento	13
2	Proposta da Metodologia de projeto para Fabricação (DFM)	15
2.1	Fundamentação	15
2.2	Gerador de sementes e exploração do projeto inicial	17
2.3	Explorador da polarização	21
2.4	Otimização multi objetivo e fronteira de Pareto	22
2.5	Análise de <i>mismatch</i> e ruído <i>flicker</i>	24
2.6	Otimização nominal (Programação Geométrica)	27
2.6.1	Leis de Kirchhoff em PG	28
2.6.2	Programação Geométrica aplicada para minimizar <i>mismatch</i>	29
2.7	Análise do pior caso	30
2.8	Otimização da distância do pior caso (<i>WCD</i>)	34
3	Aplicação da Metodologia <i>DFM</i> na Otimização de uma fonte de referência	37
3.1	Topologia, especificações e restrições de partida	37
3.2	Projeto semente e migração processo	43

3.3	Otimização Nominal via Programação Geométrica	45
3.4	Otimização multi-objetivo e curvas de Pareto	49
3.5	Otimização do <i>Mismatch</i> e ruído <i>flicker</i>	51
3.5.1	Análise da influência do processo no <i>mismatch</i>	51
3.5.2	Modificando as restrições de área	54
3.5.3	Modificando a topologia	57
3.5.4	<i>Layout</i> e considerações de <i>mismatch</i>	61
3.6	Análise do pior caso da fonte de referência	64
3.7	Otimização do pior caso	67
3.8	Validação final	69
4	Conclusões e recomendações	77
4.1	Conclusões	77
4.2	Recomendações	79
	Apêndice A – Análise da regulação de linha do bloco <i>PTAT</i>	83
	Apêndice B – Estimativa de rendimento com base na distância do pior caso	85

1 Introdução

1.1 Levantamento do problema

A indústria eletrônica atual conduz ao crescimento e massificação tecnológica, fins que normalmente se opõem com o tempo de projeto, a confiabilidade e a eficiência no desenvolvimento dos dispositivos. A rápida mudança do processo de fabricação de semicondutores implica uma reavaliação das topologias e arquiteturas desenvolvidas em processos anteriores, para escalar ou pelo menos manter o desempenho funcional nos novos processos tecnológicos. Além disso, a redução no comprimento efetivo de canal dos novos processos leva a um incremento na variabilidade dos parâmetros elétricos do transistor, em relação a processos anteriores, produzindo assim uma deterioração no rendimento dos dispositivos.

Enquanto os circuitos digitais podem ser frequentemente redirecionados para uma nova tecnologia por meio de um escalamento geométrico do *layout*, este procedimento não garante automaticamente o sucesso nos circuitos analógicos. Um fluxo típico de migração de projeto

Figura 1.1: Fluxo típico de migração de processo mais avançado para circuitos analógicos.

analógico pode ser visto na Figura 1.1. Mantendo a mesma topologia, o primeiro passo é realizar um escalamento inicial das dimensões, o qual nos dá um ponto de partida relativamente perto da solução final no processo de tecnologia alvo. Após esta etapa, o circuito é redimensionado usando algum tipo de otimização quando as especificações iniciais não fossem garantidas, ou quando não fosse possível reduzir a potência e/ou área, mantendo o mesmo desempenho. Após os resultados são verificados mais uma vez e, se forem satisfatórios, o circuito vai ser migrado com sucesso. No entanto, quando as especificações não são adequadamente transferidas ao novo processo, uma avaliação da topologia tem que ser feita e o projetista escolherá uma de duas opções: mudar a topologia ou relaxar as suas especificações.

Embora a experiência do projeto inicial possa ser aproveitada, o fato de ter uma topologia inviável, um relaxamento de especificações ou um desconhecimento dos limites das mesmas pode implicar um aumento no tempo de projeto e até uma mudança na arquitetura geral do sistema. O relatório do ano 2009 da *ITRS*¹ [1] estabelece, entre outras áreas, o escalamento não ideal das parasitas dos dispositivos, das tensões de alimentação e da tensão limiar do transistor em conjunto com a variabilidade do processo como os fatores que dificultam a migração tecnológica. Para superar o aumento da complexidade no novo processo e reduzir os custos *NRE*² associados ao projeto, a etapa de redimensionamento do circuito mostrada na Figura 1.1 deve consistir em um algoritmo de otimização muito mais robusto e intuitivo. Ao lado disso, para tentar resolver o problema do aumento na variabilidade, o fluxo de projeto deve reavaliar a topologia e o dimensionamento nas etapas iniciais, ainda na mesma migração tecnológica. No entanto, a falta de informação sobre a variabilidade e o *mismatch* durante o dimensionamento do circuito representa um fator limitante para esta finalidade.

Em um esforço para maximizar a confiabilidade dos circuitos, uma expressão de rendimento deve ser derivada ou pelo menos aproximada em função das variáveis do projeto. A razão entre o número de chips que atendem o desempenho esperado do total de chips fabricados é definida como rendimento paramétrico. A menos que a caracterização da função de rendimento seja computacionalmente viável ou facilmente derivada como no caso de [2], a aplicação direta de uma rotina de otimização é quase inviável. Frequentemente, em células digitais e alguns similares analógicos, a confiabilidade é abordada em termos de variáveis de projeto conhecidas como a área. No caso do projeto analógico ou de *RF*, propostas como [3, 4] estão preocupadas com a aproximação do espaço de projeto e a região de viabilidade para ajustar o projeto em um ponto menos sensível às variações de processo.

¹*International Technology Roadmap for Semiconductors (ITRS)* é um conjunto de documentos produzidos por um grupo de especialistas na indústria semicondutora.

²*Non-Recurring Engineering (NRE)*: refere-se ao custo único de pesquisa, desenvolvimento, concepção, máscaras e ensaio de um novo produto.

O desafio atual é criar novos algoritmos e suas metodologias correspondentes que otimizem o desempenho dos circuitos levando em conta as variações do processo nas etapas iniciais de exploração do projeto e dimensionamento do circuito. Considerando este cenário surgem algumas necessidades na área da automatização de projeto analógico, tais como:

- Aumentar a produtividade de projeto através de três aspectos importantes: a reutilização do projeto de células analógicas e digitais, o qual significa uma rápida curva de aprendizagem na etapa de migração tecnológica, explorar os limites das diferentes topologias e processos, e otimizar o rendimento e as especificações desde o nível de sistema até o nível de dispositivo.
- Ser suficientemente geral para ser aplicado em qualquer circuito analógico, em qualquer tecnologia e em qualquer outra distribuição de parâmetros de processo.
- Consumir menos esforço computacional em comparação com outros métodos usuais.
- Modelar cada um dos blocos nos diferentes níveis de abstração, levando em conta os fatores importantes em cada um dos estágios de projeto.
- Avaliar os compromissos como rendimento versus desempenho, ou potência versus velocidade comum para os circuitos analógicos, fazendo uso dos modelos mencionados no item anterior.

Neste trabalho será proposta uma metodologia de projeto para fabricação, ou *Design For Manufacturing (DFM)* de circuitos analógicos com ênfase nas necessidades anteriores. Parte desta metodologia já foi publicada [5] e será suportada por uma plataforma de *Software* atualmente em desenvolvimento conhecida pelo nome de *Anubis*³.

1.2 Motivação

Nos últimos anos tem-se evidenciado uma clara tendência no avanço tecnológico dos dispositivos que contêm Circuitos Integrados (CI); enquanto o desempenho médio se incrementou e se teve um decréscimo no custo geral do dispositivo, a complexidade do projeto aumentou nos novos processos de fabricação. O custo de desenvolvimento dos dispositivos continuará aumentando junto com a sua massificação, em contraste com a relação custo/benefício para o usuário, a qual naturalmente diminuirá. O problema acima leva a uma

³*Anubis* é o nome dado pelos antigos gregos ao deus associado com a mumificação e a vida após a morte da mitologia grega. O nome foi escolhido com a intenção de ressaltar o fato do retorno a uma nova vida após a morte dos circuitos considerados inviáveis.

determinação: análise dos fatores preponderantes na queda de desempenho do dispositivo e sua dependência nos métodos e meios de projeto. A Figura 1.2 mostra uma curva de rendimento em função do tempo de projeto um circuito integrado característico. A área sob a curva representa o grau de adaptação do projetista ao novo processo de fabricação. A linha não pontilhada simboliza a rampa de rendimento ou aprendizagem do rendimento para um processo de fabricação específico e a linha pontilhada a rampa de rendimento inerente ao processo de projeto de um determinado circuito. Do ponto de vista do projetista, ele ou ela deveria tender a cobrir a curva de rendimento do processo de fabricação para obter o melhor benefício deste. No entanto, esse fato não é tão verdadeiro, porque o projeto é um processo de realimentação, no qual a experiência sob um processo específico é independente dos outros e é obtida através do tempo. Um dos objetivos das metodologias de projeto para fabricação é a generalização e a auto-aprendizagem do processo de projeto ajudado com o uso das ferramentas de projeto assistido ou *Computer Aided Design (CAD)*. Isso implica que o impacto das variações de processo e da migração tecnológica será preliminarmente quantificado e controlado para assim evitar perdas de rendimento durante as seguintes etapas de projeto. Inicialmente, quando o primeiro *tape-out* acontece, o rendimento do circuito é muito ruim, essencialmente porque o projeto ainda é bastante imaturo sob este novo processo de fabricação. Baseado nas deficiências do primeiro protótipo, o rendimento é melhorado para obter o primeiro silício comercializável. Logo após o dispositivo é lançado no mercado, ele produz uma baixa rentabilidade e seu rendimento deve ser melhorado para o novo nó tecnológico. Na etapa seguinte, denominada rampa de produção, a indústria procura satisfazer conjuntamente o mercado e os lucros do ingresso do produto,

Figura 1.2: Curva de aprendizado do processo de fabricação e do projeto, tomada de [6].

tornando-se na premissa essencial até que um volume de produção máxima é atingido. As perdas de rendimento durante a final da rampa do mais barato e mais rápido correspondem aos dispositivos com falhas iniciais e aqueles que incluem as datas de garantia do produto. Finalmente, no último estágio, a melhora de rendimento está focada para obter a melhor rentabilidade do dispositivo, quando o conhecimento do projeto é muito maduro e o dispositivo está perto de ser substituído por um mais recente. Sobre essas fases o lucro máximo é atingido e a indústria está-se preparando para implementar um novo produto. Por causa da redução nas dimensões do transistor, a área sob a rampa de rendimento do processo de fabricação tem-se diminuído e o mesmo processo de projeto tornou-se crítico para garantir níveis de rentabilidade ótima ao rápido mercado atual. Isto, entre outros fatores, tem acrescentado a indústria de ferramentas de projeto assistido numa quantidade incrível durante os últimos 20 anos.

No caso da Figura 1.3 onde as quedas de rendimento são traçadas em função da dimensão característica do processo de fabricação, os resultados apontam ao incremento na necessidade das ferramentas de projeto assistido (CAD). Como foi esperado, o rendimento diminuiu com a dimensão característica do processo. No entanto, o mais interessante é ver como uma quantidade maior que 25% da queda no rendimento nominal está relacionada com o projeto e apenas 10% ao processo. A quantidade restante está relacionada com a impressão visual das camadas usando *RET*⁴. Estes resultados atribuem uma responsabilidade incrível no problema para os projetistas de circuitos, compartilhada em menor medida pelos responsáveis do controle de processo.

Figura 1.3: O rendimento em função da Lei de Moore, tomada de [7].

⁴*RET (Resolution Enhancement Techniques)*: São técnicas para reduzir o tamanho e melhorar a resolução do processo litográfico de impressão de máscaras.

Dada a grande diferença entre a complexidade inerente aos dispositivos atuais e as capacidades de projetar, as ferramentas que o projetista tem à sua disposição não são suficientes para enfrentar o problema. A melhoria na produtividade das ferramentas de projeto assistido tem crescido cerca de 20% ao ano, em comparação com uma taxa de crescimento exponencial aproximadamente de 60% ao ano na complexidade dos dispositivos semicondutores [8]. Este deficit de 40% leva a uma crise iminente no projeto e fabricação de semicondutores. Também marca uma tendência em ferramentas *CAD*, que juntamente com a modelagem bem sucedida de dispositivos e células, deve permitir que o projetista estime com intervalos de confiança estreitos o rendimento e desempenho antes da fabricação do CI.

A metodologia *DFM*, no campo dos dispositivos semicondutores, pode ser definida como uma correta interação entre todas as fases de projeto, fabricação e comercialização, de modo que o desempenho e o rendimento esperado nos estágios iniciais seja refletido no CI desenvolvido. Algumas interações que ocorrem durante o processo de desenvolvimento de um chip são mostradas na Figura 1.4. A parte central deste trabalho será focada na otimização nominal e de rendimento, a partir do qual emergem aspectos importantes como a produtividade de projeto, a abstração de alto nível, o tempo de comercialização e marketing do dispositivo. Cada uma das derivações estão relacionadas com este trabalho de maneira diferente, por exemplo, a otimização nominal e de rendimento facilita a comercialização do dispositivo através da melhoria da sua confiabilidade. Adicionalmente, as tarefas emergentes estão conjuntamente ligadas, por exemplo, a abstração de alto nível com o tempo de mercado, através da antecipada definição das especificações de desempenho e variabilidade do sistema e dos blocos. A filosofia de projeto para fabricação e suas práticas são muito utilizadas nas indústrias, pois reconhece-se

Figura 1.4: Fluxo de tarefas envolvidas na metodologia *DFM*

que entre o 70% e 90% do custo do dispositivo semicondutor é determinado, e portanto pode ser otimizado antes de passar pela linha de produção.

Para avaliar a eficiência da metodologia usada uma compilação de aspectos relevantes no projeto de fabricação deve ser realizada, destacando-se os seguintes:

Desempenho: O aumento nas funcionalidades dos dispositivos eletrônicos e especialmente em aqueles que fazem parte dos sistemas portáteis, implica para o projetista de CIs a obtenção de um conjunto de especificações de desempenho cada vez mais rigoroso. Conforme o comprimento de canal é reduzido, a velocidade dos dispositivos é incrementada sem uma penalidade considerável na potência, no entanto, um processo de projeto mais rigoroso é necessário para garantir níveis de confiabilidade adequados. Em qualquer circuito eletrônico, o projetista deve levar em conta um conjunto $\mathbf{f}$ de p especificações de desempenho em função de n variáveis de projeto definidas como:

$$\mathbf{f}(\mathbf{x}) = [f_1(\mathbf{x}), \dots, f_j(\mathbf{x}), \dots, f_p(\mathbf{x})] \in \mathbb{R}^p \quad (1.1)$$

sendo f_j a j -ésima função de desempenho e $\mathbf{x}$ o vetor n -dimensional das variáveis de projeto

Rendimento: Representa a probabilidade de obter após a fabricação do dispositivo eletrônico, o conjunto de especificações dentro da região de aceitabilidade definida pelo projetista. Matematicamente o rendimento paramétrico de um circuito é uma função de natureza probabilística dada por:

$$Y = \int_{\mathcal{A}_x} \Phi_{\mathbf{f}}(\mathbf{x}) d\mathbf{x} \quad (1.2)$$

onde $\mathbf{f}$ é o vetor de funções de desempenho do dispositivo, $\mathbf{x}$ é o vetor dos valores nominais das variáveis de projeto, $\Phi_{\mathbf{f}}(\mathbf{x})$ é a função de densidade de probabilidade conjunta e $\mathcal{A}_x$ é a região de aceitação no espaço de variáveis de projeto $\mathbf{x}$ definida pelas restrições de aceitabilidade. A região de aceitação é um conjunto $\mathcal{A}_x$ geralmente definido como: $\mathcal{A}_x = \{\mathbf{x} | \mathbf{f}^L \leq \mathbf{f}(\mathbf{x}) \leq \mathbf{f}^U\}$. Os limites superior $\mathbf{f}^U$ e inferior $\mathbf{f}^L$ correspondem aos valores que demarcam as características do pior caso do dispositivo. Devido a variações de processo e o *mismatch* nos CIs não podem ser estabelecidos deterministicamente, é necessário recorrer a uma definição probabilística da região de aceitabilidade $\mathcal{A}_x$, que pode ser expressa matematicamente por:

$$\mathcal{A}_x = \{\mathbf{x} \in \mathbb{R}^p \mid P(\mathbf{f}(\mathbf{x})) \leq \mathcal{F}(\mathbf{f}^U) - \mathcal{F}(\mathbf{f}^L), \forall j \in \mathcal{P}\} \quad (1.3)$$

onde $P(z)$ é a probabilidade de ocorrer o evento z sob uma função de distribuição cumulativa $\mathcal{F}$ determinada. Assumindo que a natureza aleatória do vetor de funções de desempenho $\mathbf{f}$ possa ser caracterizado como um conjunto de variáveis normais $\mathcal{N}(\bar{\mathbf{f}}(\mathbf{x}), \sigma_{\mathbf{f}}^2)$, os valores na região

de aceitabilidade vão a flutuar no intervalo $[-n_s\sigma_f, +n_s\sigma_f]$ e em torno do valor nominal $\bar{f}(\mathbf{x})$. A metodologia *DFM* pode definir intervalos até de $6\sigma_f$, ou seja, pelo menos 99,9997% dos dispositivos fabricados no nível funcional são considerados adequados para a comercialização.

Funcionalidade: Corresponde a transferir os resultados do comportamento geral do circuito ao silício. Diz-se que um circuito é funcional quando atende às restrições estruturais e de projeto que determinam a região de polarização dos dispositivos e cumpre os requerimentos de aceitação $\mathcal{A}_x$ das variáveis de projeto $\mathbf{x}$.

Projeto para teste ou *DFT*⁵: Está relacionada com a inclusão e arranjo de certos elementos físicos no projeto ou seja de *Hardware*, com o fim de facilitar a medição automatizada do primeiro silício e o adequado controle de qualidade na linha de produção.

Tempo de entrada no mercado (*Time-to market*): Define o intervalo de tempo que demora o circuito desde sua concepção como necessidade até o tempo em que é liberado para o mercado. Este tempo está amplamente relacionado com o conhecimento do processo e do circuito e o método que é adotado. Quando o mercado não foi ainda conquistado, o tempo de mercado define a liderança tecnológica na área, fato que dá ao fabricante uma vantagem muito forte sobre seus competidores.

Custo: O preço de um CI é determinado pelo rendimento funcional e paramétrico, a área ocupada, o tempo e complexidade dos testes de verificação e a prototipagem. A metodologia *DFM* para esta finalidade opta pela redução de custos através de um aumento de rendimento, a obtenção de uma ótima área para *mismatch*, em conjunto com o lançamento de uma linha única de produção de protótipos.

1.3 Objetivos

- Abordagem e desenvolvimento de uma metodologia de síntese de circuitos analógicos, que vai possibilitar a melhoria conjunta de desempenho e rendimento.
- Minimização da degradação das funções de desempenho após uma análise da influência e natureza das variações inerentes ao processo de fabricação e aquelas devidas a *mismatch*, causantes desta degradação.
- Validação do correto funcionamento da metodologia de projeto para fabricação desenvolvida através de simulações de Monte Carlo do circuito projetado por meio desta.

⁵Iniciais em inglês para *Design For Testability (DFT)*

1.4 Estado da arte

Na área das ferramentas de projeto assistido de circuitos integrados podem ser definidas varias categorias, que vão desde a otimização unicamente do desempenho até esquemas de otimização multiobjetivo levando em conta as variações de processo. A Tabela 1.1 apresenta os trabalhos mais relevantes relacionados com os métodos de projeto assistidos por computador, que procuram otimizar o desempenho e/ou rendimento dos circuitos. O pioneiro e um dos mais representativos otimizadores nos anos oitenta foi o *DELIGHT.SPICE* [9], com foco na otimização de desempenho com base em formulações clássicas como o método de direções fatíveis. Com ele podia ser definido o nível de cumprimento das restrições e, num processo de três fases, garantir a obtenção de um bom conjunto de especificações. Ao mesmo tempo, métodos meta-heurísticos de otimização como *Simulated Annealing* foram introduzidos na síntese de circuitos analógicos. Trabalhos abordando este tópico como o proposto em [10] faz uma modelagem analítica das funções de desempenho, obtendo até avaliações da topologia. No entanto resultam bastante inadequados para escalas nanométricas, devido ao fato do aumento na complexidade da modelagem dos dispositivos CMOS.

Depois das propostas de otimizações iterativas, vieram abordagens que estão focadas na otimização não linear sujeita a restrições. Primeiramente, Maulik em [11] tenta resolver o problema crescente da migração tecnológica através da definição de dois tipos de equações: algumas que descrevem o comportamento do circuito e outras o comportamento dos dispositivos. Assim tenta construir uma fundamentação para a rápida mudança tecnológica fazendo uso da programação não linear restrita, mantendo as equações que caracterizam a topologia e mudando aquelas dos dispositivos. No entanto, a principal desvantagem é a definição das restrições relacionadas com as leis de Kirchhoff em circuitos analógicos muito grandes. Juntamente com estas propostas, a área do projeto analógico automatizado trabalha em abordagens para a optimização do rendimento em circuitos analógicos para reduzir os problemas de variabilidade nos novos processos. Um trabalho interessante que associa muitas das preocupações da época foi proposto por Dharchoudhury em [12]. Inicialmente o desempenho é modelado com uma superfície de resposta ou *RSM*⁶, em função de variáveis de projeto e parâmetros variáveis. A otimização do pior caso indiretamente implica uma melhora no rendimento do circuito ao lado de um menor tempo de computo, embora o grande problema seja manter o desempenho depois da melhora no rendimento do circuito.

Uma das propostas que conduz nesse sentido foi apresentada por Debyser em [13],

⁶*Response Surface Methodology (RSM)*: explora as relações entre várias variáveis dependentes e uma ou mais variáveis de resposta.

otimizando ao mesmo tempo rendimento e desempenho. Para poupar tempo no cálculo do rendimento via Monte Carlo, uma nova técnica de estimativa é proposta fazendo uso só dos parâmetros independentes do transistor. Seu maior problema é que sua técnica de cálculo simbólico das sensibilidades pode resultar inadequada para as escalas nanométricas e o conjunto de parâmetros independentes nos modelos de simulação atuais está diminuindo. Outra ferramenta proposta por B. Wu em [14] aborda a síntese de circuito e o re-uso do projeto em diferentes tecnológicas fazendo uso dos otimizadores disponíveis em *MATLAB*. O mais importante desta proposta é a consecução de 7 diferentes estratégias sequenciais para a otimização dos circuitos analógicos e a filosofia de mudar os propósitos de otimização em função do número de iterações. Nesse mesmo ano foi proposta *Wicked*, uma ferramenta atualmente comercial e que tenta resolver com Programação Sequencial Quadrática os problemas das variações locais e do *mismatch* no circuitos. O maior problema desta abordagem é a alta dependência do resultado final com respeito ao projeto inicial.

Durante os últimos dez anos, estratégias baseadas em programação convexa restrita foram estudadas. Uma das mais relevantes corresponde ao trabalho feito pela Maria del Mar em [15], onde a Programação Geométrica (PG) é usada para a síntese de circuitos analógicos. Sua vantagem é a obtenção de ótimos globais eficientemente e a possibilidade de avaliar com baixo custo computacional os compromissos através do esboço das curvas de Pareto⁷. No entanto, ainda é muito restritiva nas equações suportadas, sendo assim dependente da topologia, razão pela qual não garante uma diminuição no tempo de projeto nos casos quando a topologia tem que ser mudada na migração do processo. Além disso, o ótimo global as vezes pode ficar na fronteira da região de aceitabilidade ou simplesmente pode ser dimensionalmente inviável de fabricar. O trabalho proposto em [16] leva em conta as variações do processo na Programação Geométrica por meio da inclusão de um elipsóide de confiança como uma função convexa suportada. O maior inconveniente desta abordagem está relacionado com a caracterização do elipsóide de confiança em função das variações dos parâmetros físicos independentes. Finalmente a proposta feita por G. Yu em [17] faz uma extração dos compromissos em rendimento e especificações usando otimização em nível de sistema. A modelagem das variações de processo é feita usando a expressão do modelo de Pelgrom [18] para o *mismatch* e as variações locais, a qual é incluída dentro do modelo de sistema. Assim, Yu faz um esboço dos compromissos de rendimento e de uma especificação no *PLL: lock time*. A otimização do sistema é feita hierarquicamente, através da partição do sistema em N sub-blocos. A principal vantagem desta abordagem é a inclusão da variabilidade em etapas iniciais do projeto, como

⁷Esboça o espaço de projeto dos circuitos em termos das especificações, normalmente uma por eixo. A fronteira inferior do espaço de projeto representa o conjunto de ótimos de Pareto, cada um representando um valor ótimo sob uma condição específica

são as simulações em nível de sistema, embora seja uma aproximação pouco adequada para determinar o rendimento final do sistema.

Como é possível ver, nenhuma das propostas anteriores leva em conta uma aproximação de métodos numéricos e o uso de otimização convexa sob as variações de processo. A aposta forte das indústrias atuais é transferir o maior conhecimento e trabalho de um processo para outro, mantendo os níveis de confiabilidade anteriores. A proposta feita neste trabalho junta o baixo tempo de implementação de otimizações numéricas iterativas com a obtenção de ótimos globais do esquema de otimização convexo, para assim propôr uma ferramenta de otimização do rendimento focada para a migração tecnológica.

Tabela 1.1: Estado da arte de automatização de projeto para fabricação.

Ano	Autor	Referência	Rotina de Otimização	Estratégia <i>DFM</i>	Circuitos testados
1988	W. Nye	[9]	Método das direções factíveis	Nenhuma	<i>OPAMP</i> de alta velocidade e um conversor A/D
1990	G. Gielen	[10]	<i>Simulated Annealing</i>	Nenhuma	<i>OPAMP</i> cascode dobrado e um filtro de capacitores chaveados
1993	P. Maulik	[11]	<i>SQP</i> ⁽¹⁾	Nenhuma	<i>OPAMP</i> _s
1995	A. Dharchoudhury	[12]	Programação não-linear	Otimização do pior caso	<i>OPAMP</i> e driver de relógio
1998	G. Debyser	[13]	Stepwise Optimization ⁽²⁾	Estimador de Taguchi	OTA + buffer de corrente
2000	P. B. Wu	[14]	<i>MATLAB</i>	Análise de Sensibilidade	<i>OPAMP</i> _s
2000	K. Antreich	[19]	Programação quadrática sequencial <i>SQP</i>	Aproximação da região de aceitabilidade	<i>OPAMP</i> _s
2001	M. del Mar Hershenson	[15]	Programação Geométrica	Programação Semi-Infinita	OTAs, Conversores A/D, LNAs, etc.
2005	Y. Xu	[16]	Programação Geométrica Robusta	Otimização com <i>Ellipsoidal uncertainty</i> ⁽³⁾	Oscilador em anel e um oscilador LC
2011	G. Yu	[17]	Otimização Hierárquica	Modelo comportamental com variações definidas por Pelgrom	<i>Charge Pump</i> e um PLL

⁽¹⁾ *Sequential quadratic programming (SQP)* é um dos algoritmos mais robustos e populares para otimização não linear contínua.

⁽²⁾ Comumente refere-se a algoritmos na otimização sequencial, que produzem uma decomposição hierárquica do espaço de solução.

⁽³⁾ Método de captura das variações de processo correlacionadas usando um elipsóide de confiança

1.5 Organização do documento

Neste presente documento a metodologia de projeto para fabricação (*DFM*) será abordada na seguinte ordem:

No Capítulo 2 é desenvolvida a proposta deste trabalho, tanto no âmbito teórico como no matemático, e mantendo como eixo a otimização nominal e de rendimento dos circuitos analógicos. Inicialmente a base da metodologia é dada, sendo descritas as etapas do início ao fim, ou seja, desde a geração da semente ou ponto inicial até a análise e otimização do pior caso. O processo de geração de sementes envolve uma otimização iterativa utilizando algoritmos de ponto interior inclusos numa rotina de *MATLAB*, como é exposto na Seção 2.2. A análise de polarização, descrita na Seção 2.3, aproxima o espaço de projeto com base nas restrições estruturais de polarização de cada um dos elementos do circuito. Entretanto, a otimização do circuito é executada em três etapas: otimização multi-objetivo nominal apresentada na Seção 2.4, otimização da área mínima ocupada estabelecido uns valores de desvio devido ao *mismatch* das funções de desempenho como é mostrado nas Seções 2.5 e 2.6.2. E finalmente, como culminação do Capítulo 2, nas Seções 2.7 e 2.8, uma derivação analítica de um método de análise e otimização do pior caso nos circuitos analógicos é desenvolvida em termos de uma expressão denominada distância do pior caso ou *Worst-Case Distance (WCD)*. Além disso, são introduzidas novas definições para caracterizar o comportamento das especificações ante as diferentes variações e obter assim um melhor discernimento da estratégia futura para adotar.

A fundamentação matemática e teórica dada no Capítulo 2 é validada através do projeto de um circuito analógico, neste caso corresponde a uma fonte geradora de uma tensão de referência polarizada em sub-limiar. A análise e descrição da estratégia completa de projeto da fonte levando em conta as variações de processo e nos fatores de ambiente é descrita no Capítulo 3. Inicialmente na Seção 3.1, a topologia, as especificações e seus valores esperados são definidos com base num projeto anterior publicado em [20]. Esta seção também estabelece as relações entre as variáveis de projeto e as especificações, as quais são de fundamental importância para garantir um apropriado comportamento do circuito. A Seção 3.2 aborda a influência do atraso no tempo de ingresso ao mercado da fonte de referência quando esta deve ser implementada num processo de fabricação diferente ou mais avançado, no qual não foi desenvolvida ainda. Adicionalmente, esta avalia os benefícios obtidos utilizando o gerador de semente na fase inicial do projeto. As duas seções seguintes são dedicadas à otimização nominal multi-objetivo usando a Programação Geométrica (PG). A intenção dessas seções é estabelecer os compromissos entre as diferentes especificações, de modo que o projetista tenha a possibilidade de alterar ou manter a topologia e/ou processo. A Seção 3.5 analisa o impacto do *mismatch* sobre cada

um das funções de desempenho, seis no caso da fonte de referência tratada, estabelecendo requerimentos mínimos de área por elemento. As seções 3.6 e 3.7 são dedicados à análise e otimização das distâncias do pior caso para o conjunto de parâmetros de processo e ambiente mais relevantes da fonte de referência. Os resultados finais são apresentados na Seção 3.8 aonde uma melhoria de aproximadamente 38% foi obtida, sem uma penalidade considerável na área ou nos valores das especificações, demonstrando-se os benefícios na implementação da metodologia de projeto para fabricação proposta.

2 Proposta da Metodologia de projeto para Fabricação (DFM)

2.1 Fundamentação

Provavelmente uma das vantagens e características mais importantes dos circuitos analógicos é sua flexibilidade para o projeto, tornando-o versátil e amplamente aplicável a muitos propósitos. Nesse sentido, a uma topologia vai estar vinculada uma ampla gama de possibilidades de desempenho e várias outras de operação, as quais no âmbito do projetista são percebidas como um conjunto de restrições n -dimensionais envolvidas um com outras. No entanto, apesar de ter um vasto conjunto de opções de dimensionamento, é comum ver como cada topologia tem em comum um próprio método de projeto, que pode ser representado sequencialmente como um algoritmo de projeto automatizado. O desafio atual é estender as metodologias de projeto e torná-las transparentes ao tipo de circuito e topologia adotada. Além disso, as ferramentas *CAD* devem centrar-se na redução do tempo de aprendizagem tanto do rendimento e desempenho nos futuros processos nanométricos.

A flexibilidade de uma metodologia de projeto de circuitos analógicos começa com uma modelagem bem sucedida dos blocos mínimos funcionais, tais como transistores, de forma que seu comportamento global possa ser adequadamente estimado, controlado e, portanto, otimizado. É precisamente a modelagem do processo tecnológico o ponto de partida da metodologia proposta neste trabalho e a qual é visível na Figura 2.1. O modelador de processos tem entre outras funções simplificar os modelos de simulação para cálculos específicos, os quais incluem a análise de *mismatch* e a caracterização das funções de desempenho. A parte central da metodologia é o dimensionamento do circuito, esta começa com a preparação adequada do circuito e suas medidas nos denominados *test-benches*. Após esta etapa, o projetista define o valor inicial do conjunto de variáveis de projeto, que apenas define um ponto de partida possível, mas altamente independente do resultado da metodologia. O próximo estágio, chamado *Seeder* ou gerador de sementes vai trabalhar para encontrar um conjunto adequado de variáveis de

Figura 2.1: Fluxo proposto de projeto analógico para fabricação.

projeto que satisfaça moderadamente os requisitos de desempenho definidos inicialmente pelo projetista. No pior dos casos, esta etapa poderia declarar uma inviabilidade na obtenção das finalidades do projeto, um cenário que implicaria um relaxamento nas especificações ou uma alteração da topologia. Definido o ponto na região de aceitabilidade do espaço de projeto, é possível extrapolar o comportamento funcional, o desempenho e até o efeito das variações de processo e do *mismatch* do circuito final. Na fase da avaliação de *mismatch*, tecnologia é caracterizada usando o modelo de variabilidade proposto por Pelgrom em [18] e fazendo uma análise de sensibilidade é realizada para o ponto obtido como semente. Assim, são definidas as restrições de mínima área baseadas nos requerimentos de variabilidade do projetista.

O próximo passo consiste em condensar muitas das informações obtidas nas fases preliminares dentro de um programa geométrico multi objetivo. Inicialmente, será definido um programa geométrico para a otimização nominal, isso significa que sua função objetivo conterá o conjunto de especificações de desempenho que destinam-se a melhorar. Para avaliar os compromissos entre as especificações e traçar as curvas de Pareto, os coeficientes de ponderação são varridos adequadamente. Como resultado final serão gerados valores ótimos

para cada uma das especificações. Para o caso da análise das variações de processo, os resultados da etapa preliminar são usados para criar um esquema em PG, o qual vai tentar minimizar os desvios gerados pela natureza do processo nas funções de desempenho. Para definir adequadamente os piores casos, uma análise de sensibilidade será realizada sob os parâmetros físicos independentes do processo. Assim, vai-se garantir uma otimização indireta do rendimento do circuito. Os resultados finais incluirão um conjunto de variáveis de projeto e um informe dos resultados de desempenho e rendimento. Finalmente um gerador de *layout* obtem o melhor conjunto de dedos dos transistores que vão a tentar garantir os requerimentos conjuntos de *mismatch* e *floorplaning* definidos pelo projetista.

2.2 Gerador de sementes e exploração do projeto inicial

Dado um circuito com um conjunto de elementos definido por $\mathcal{E}$, um conjunto de especificações para otimizar $\mathcal{P}$ e um vetor de variáveis de projeto $\mathbf{x}$, delimitadas por um conjunto $\mathcal{C}$ de restrições $c_i(\mathbf{x})$, seu problema de otimização multi objetivo pode ser generalizado como segue:

$$\begin{aligned}
 &\text{minimizar} \quad \sum_{j=1}^p w_j g_j(\mathbf{x}) && j = 1, \dots, p \\
 &\text{sujeito a:} \quad l_k \leq c_k(\mathbf{x}) \leq u_k && k = 1, \dots, q \\
 &\quad \forall V_{GS_i}, V_{DS_i} \in \mathcal{D}_{\mathcal{N}, \mathcal{P}} && i = 1, \dots, m \\
 &\quad \forall j \in \mathcal{P}, \forall i \in \mathcal{E}, \forall k \in \mathcal{C}
 \end{aligned} \tag{2.1}$$

onde w_j é um coeficiente de ponderação de relevância da j -ésima função $g_j(\mathbf{x})$ a minimizar e $\mathcal{D}_{\mathcal{N}, \mathcal{P}}$ é o espaço de projeto das polarizações do transistor MOS. Geralmente as restrições $c_k(\mathbf{x})$ entre as variáveis de projeto x_i são da forma $l_k \leq x_k \leq u_k$, onde l_k e u_k correspondem a limites inferiores e superiores, respectivamente, definidos pelas dimensões mínimas e máximas e pela polarização do circuito. Por ser o esquema em (2.1) multiobjetivo, ou seja, procura encontrar um conjunto $\mathcal{P}$ de especificações ótimas, vai-se ter um conjunto de especificações para maximizar como o ganho, para minimizar a potência e para estabelecer um valor fixo como a tensão de referência. Além disso, a sequência de otimização deve ser capaz de discernir quando o valor da função de desempenho, ou seja uma especificação, corresponde a um bom ou um péssimo valor. Portanto, tem-se que incrementar o peso da função objetivo para aquelas especificações cujos valores são considerados piores na iteração atual e decrescer o peso para aqueles em que o valor de desempenho corresponde a um bom valor, o qual está perto do ponto para ser atingido f_b . Além disso, as funções precisam ter iguais ou no pior dos casos semelhantes inclinações, para assim garantir um adequado comportamento do gradiente

e da matriz Hessiana, condições que ajudam a obter uma boa convergência no ponto ótimo desejado. Desta forma é definida a função $g(\mathbf{x})$, a qual leva em conta todos os casos assumidos anteriormente, sendo esta definida como:

$$g_j(\mathbf{x}) = \begin{cases} \arctan(z_j(\mathbf{x})) + \pi/2 & \text{para funções minimizar e maximizar} \\ \arctan(z_j(\mathbf{x})) & \text{valor objetivo} \end{cases} \quad (2.2)$$

onde $z_j(\mathbf{x})$ é uma função de ajuste, a qual define o grau de penalização em termos do valor ótimo f_b , do pior valor f_w e valor objetivo f_{obj} para cada uma das especificações estabelecidas da seguinte maneira:

$$z_j(\mathbf{x}) = \begin{cases} \frac{2k}{(f_w - f_b)} f_j(\mathbf{x}) - k \frac{(f_w + f_b)}{(f_w - f_b)} & \text{para função maximizar} \\ \frac{2k}{(f_w + f_b)} f_j(\mathbf{x}) + k \frac{(f_w + f_b)}{(f_b - f_w)} & \text{para função minimizar} \\ \left| \frac{f_j(\mathbf{x}) - f_{obj}}{f_{obj}} \right| & \text{valor objetivo} \end{cases} \quad (2.3)$$

O valor k no conjunto de equações em (2.3) determina a localização dos pontos f_w e f_b no traçado da função $\arctan(z_j(\mathbf{x}))$. Um traço do comportamento das funções g_j para minimizar e maximizar em função das especificações normalizadas pode ser visto na Figura 2.2(a), na qual são ressaltados os pontos do pior e melhor valor para as funções a maximizar, denotados como f_{wmax} e f_{bmax} , respectivamente, em conjunto com os pontos do pior e melhor valor para as funções a minimizar, designados de maneira semelhante como f_{wmin} e f_{bmin} , respectivamente. É destacado a simetria das curvas das funções de mérito em torno de um ponto em comum, no caso exemplificado corresponde ao valor de 2,5, característica que permite uma adequada

Figura 2.2: (a) Função de mérito $g_j(\mathbf{x})$ para maximizar e minimizar, (b) Função de mérito $g_j(\mathbf{x})$ para o valor objetivo.

normalização das funções de mérito ou objetivo baseado nos requerimentos estabelecidos pelo projetista. No caso da função valor objetivo, o propósito é levar a função de desempenho a um valor específico, definido por f_{obj} , mantendo o comportamento do gradiente e da matriz Hessiana das funções maximizar e minimizar equivalente com aquele da função objetivo, propriedade que pode ser vista na Figura 2.2(b).

Ao resolver o problema de otimização não linear em (2.1) por métodos iterativos, é difícil garantir um adequado controle das variáveis que não são de projeto, mas foram condicionadas pelo projetista para assegurar a funcionalidade do circuito. Um exemplo dessas variáveis são as tensões V_{GS} e V_{DS} de cada transistor. A fim de introduzir uma convergência global para a região de viabilidade do circuito, é preciso redefinir a função objetivo para assim controlar a violação das restrições funcionais usando uma função de penalização. Dado um conjunto de restrições funcionais $c_{f_i}(\mathbf{x})$ da forma $l_{f_i} \leq c_{f_i}(\mathbf{x}) \leq u_{f_i}$. O problema de otimização em (2.1) pode ser transformado num problema de otimização equivalente sem restrições funcionais da forma:

$$\begin{aligned} \text{minimizar} \quad & \sum_{j=1}^p w_j g_j(\mathbf{x}) + \sigma \sum_{i=1}^m \left\{ \phi_i(c_{f_i}(\mathbf{x}) - l_{f_i}) + \phi_i(u_{f_i} - c_{f_i}(\mathbf{x})) \right\} \\ \text{sujeito a:} \quad & l_k \leq c_k(\mathbf{x}) \leq u_k \\ & \forall j \in \mathcal{P}, \forall i \in \mathcal{E}, \forall k \in \mathcal{C} \end{aligned} \quad (2.4)$$

onde o parâmetro σ determina a quantidade de penalização e ϕ_i a função de penalização definida como: $\phi_i(x) = \min(0, x)^2$, a qual é diferente de zero só para aquelas restrições não cumpridas. No caso do método de ponto interior, as funções de penalização ou funções de barreira são definidas como: $\phi_i(x) = -\log(x)$. O objetivo é escolher uma sequência fixa $\{\sigma^{(k)}\} \rightarrow \infty$, tipicamente $\{1, 10^2, 10^3, \dots\}$, aumentando a penalização em cada iteração das restrições funcionais garantindo uma convergência do circuito ao ponto desejado. Assim, para cada $\sigma^{(k)}$ é encontrado um ótimo local e logo continua-se resolvendo (2.4) até quando $\phi_i(x)$ seja suficientemente pequeno [21]. Para resolver o problema em (2.4) é usada *optimtool*, uma ferramenta de otimização fornecida junto ao programa *MATLAB*¹. Na Figura 2.3 é mostrado o

fluxo de tarefas usado pelo *Seeder*. Em primeiro lugar, um conjunto de variáveis de projeto factíveis (não precisam ser funcionais) é tomado como ponto de partida da otimização e posteriormente é estabelecido o valor do coeficiente de penalidade ($\sigma^{(k)}$), com base na estratégia de convergência proposta acima. Estratégias mais robustas podem variar dinamicamente

¹Esta *toolbox* oferece a possibilidade de escolha de vários métodos de otimização, entre os quais estão *Simulated Annealing*, otimização não linear com restrições lineares, *min-max*, etc. Para nosso propósito foi escolhida a função *fmincon*, a qual faz uso do algoritmo de ponto interior.

Figura 2.3: Fluxo do gerador de sementes ou *Seeder*.

este coeficiente com base na otimalidade de primeira ordem² da função objetivo, mas neste trabalho este será só modificado ao longo de um conjunto de valores constantes. Então, uma ponderação automática dos coeficientes w_i varia dinamicamente seus valores conforme uma análise estatística do impacto de cada função de desempenho sobre o comportamento global do circuito. Assim, as variáveis de projeto com alta dependência são mais importantes nas iterações iniciais do que aquelas menos globais, mas as menos globais tornam-se importantes uma vez que o comportamento global é atingido. Por exemplo, a área corresponde a uma especificação global pelo fato de que é influenciada por cada uma das variáveis dimensionais de projeto e precisa ser ajustada em primeiro lugar antes que outros parâmetros menos globais, como a margem de fase de um amplificador operacional ou o coeficiente de temperatura de uma fonte de referência, os quais só dependem essencialmente de um conjunto pequeno de variáveis de projeto. Após o estabelecimento dos coeficientes de ponderação, um programa não linear restrito é construído e resolvido iterativamente usando as funções disponíveis em *optimtool* o número de vezes que seja suficiente, até alcançar um mediano cumprimento das especificações ou uma baixa tolerância da função objetivo e das variáveis de projeto.

²A otimalidade de primeira ordem é uma medida de quão próximo um ponto $\mathbf{x}$ é ótimo. A maioria dos otimizadores usa esta métrica, embora com definições diferentes. A condição de otimalidade de primeira ordem é necessária, mas não é uma condição suficiente.

2.3 Explorador da polarização

Do ponto de vista analógico, o transistor MOS é um dispositivo com um comportamento altamente dependente da região de polarização. Em nível de circuito, esta dependência implica que, para garantir seu correto funcionamento, é necessário restringir o domínio de polarização em cada elemento. A exploração do espaço de projeto de polarizações não é uma tarefa fácil, pois representa um problema de dimensão às vezes até maior ao número de elementos, mas é uma tarefa essencial em termos de otimização para a fabricação de um circuito usando as ferramentas de *CAD*, já que guia sua funcionalidade e afasta o projeto dos pontos extremos. Além disso, pode reduzir o espaço de projeto e, por consequência, diminuir o tempo de modelagem e convergência em esquemas de otimização como a Programação Geométrica.

O problema de limitação da região de polarização funcional de um circuito pode ser colocado como um problema de otimização restritiva. A ideia é levar as tensões de porta fonte V_{GS} e dreno fonte V_{DS} a seus limites superiores e logo a seus limites inferiores: $\ell_{V_{GS}}$ e $\ell_{V_{DS}}$. O problema de otimização geral pode ser expressado como:

$$\begin{aligned} &\text{minimizar} \quad \sum_{i=1}^m \left\{ \left| \frac{V_{GS_i} - \ell_{V_{GS_i}}}{\ell_{V_{GS_i}}} \right| + \left| \frac{V_{DS_i} - \ell_{V_{DS_i}}}{\ell_{V_{DS_i}}} \right| \right\} \\ &\text{sujeito a:} \quad a_i \leq c_k(\mathbf{x}) \leq b_i \\ &\quad \quad \quad V_{GS_i} \in \mathcal{D}_{N,P}, \quad \forall i \in \mathcal{E}, \quad \forall k \in \mathcal{C} \end{aligned} \quad (2.5)$$

onde V_{GS_i} e V_{DS_i} são a i -ésima tensão porta fonte e dreno fonte de cada um dos m transistores no circuito. Os limites superiores e inferiores, $\ell_{V_{GS}}$ e $\ell_{V_{DS}}$, são escolhidos para que sejam as combinações mais críticas do circuito, existindo só para V_{GS} um número de 2^m combinações possíveis e, portanto, soluções para o problema de otimização mostrado em (2.5). Por exemplo, para cada transistor em saturação no circuito, seu limite inferior para a tensão de porta-fonte é definido conjuntamente pelas restrições $V_{GS} \geq V_t$ e $V_{DS} \geq V_{GS} - V_t$, sendo assim dois os valores possíveis para $\ell_{V_{GS}}$. O esforço computacional pode ser reduzido em casos onde há sequências de transistores de um único tipo, NMOS ou PMOS.

Uma vez solucionado o esquema de otimização em (2.5) para cada um dos limites, o espaço de projeto das polarizações $\mathcal{D}_{N,P}$, pode ser definido como:

$$\mathcal{D}_{\mathcal{N},\mathcal{P}} = \{ \{V_{GS}, V_{DS}\} : l_{V_{GS_i}} \leq V_{GS_i} \leq u_{V_{GS_i}}, \wedge, l_{V_{DS_i}} \leq V_{DS_i} \leq u_{V_{DS_i}}, \quad \forall i \in \mathcal{E} \} \quad (2.6)$$

onde $l_{V_{GS_i}}$ e $l_{V_{DS_i}}$ são os mínimos valores do conjunto de soluções obtidas para as tensões porta-fonte e dreno-fonte, respectivamente, e $u_{V_{GS_i}}$ com $u_{V_{DS_i}}$ são seus correspondentes máximos

valores. Desta forma o espaço funcional de polarização é limitado para garantir a funcionalidade do circuito.

2.4 Otimização multi objetivo e fronteira de Pareto

Quando houver mais de uma função de desempenho para melhoramento em um circuito, o projeto nominal envolve um problema de otimização multi objetivo ou um problema de otimização de vários critérios. A minimização simultânea de várias características de desempenho como em (2.1), exige um compromisso e, portanto, uma troca entre os objetivos de otimização concorrentes. Exemplos típicos de tais situações de troca são a velocidade vs. potência e o ganho vs. largura de banda. A otimalidade de uma característica de desempenho em um problema de otimização multi objetivo pode ser só avaliada em conexão com outras características de desempenho. Isto leva ao conceito de ótimo de Pareto [22].

Definição 1. Um ponto $\mathbf{x}^*$ é considerado um ótimo de Pareto ou uma solução globalmente eficaz ou um ponto no dominante ou no inferior para um programa de otimização multi objetivo se e somente se não existe um $\mathbf{x}$ tal que $f_j(\mathbf{x}) \leq f_j(\mathbf{x}^*) \quad \forall j = 1, \dots, p$ com pelo menos uma desigualdade estrita.

Matematicamente, a formulação de um ponto ótimo de Pareto (ponto eficiente de Pareto ou ponto de Pareto) $\mathbf{f}^*$ corresponde ao vetor de ponderação de desempenho $\mathbf{w}$ com o valor mínimo de sua componente máxima entre todos os vetores de desempenho viáveis:

$$\begin{aligned}
 \mathbf{f}^*(\mathbf{x}) &\leftarrow \underset{\mathbf{x}}{\text{minimizar}} \quad \underbrace{\max_j w_j \cdot f_j(\mathbf{x})}_{\|f_j(\mathbf{x})\|_{\infty, \mathbf{w}}} & j = 1, \dots, p \\
 \text{sujeito a:} & \quad l_k \leq c_k(\mathbf{x}) \leq u_k & k = 1, \dots, q \\
 & \quad \forall V_{GS_i}, V_{DS_i} \in \mathcal{D}_{\mathcal{N}, \mathcal{P}} \quad i = 1, \dots, m \\
 & \quad \forall j \in \mathcal{P}, \quad \forall i \in \mathcal{E}, \quad \forall k \in \mathcal{C} \\
 & \quad w_j \geq 0, \quad \sum_i w_i = 1, \quad f_j \geq 0
 \end{aligned} \tag{2.7}$$

Na equação (2.7) podem ser mostrados dois aspectos: a operação min-máx, ou a norma ℓ_∞ respectivamente, é uma parte inerente da definição de um ponto ótimo de Pareto. A segunda corresponde ao fato de que o vetor de ponderação do desempenho $\mathbf{w}$ é normalizado. Em um problema de otimização com vários objetivos ou *Multiple-Objective Optimization (MOP)* existe um conjunto de pontos de Pareto, que é chamado ótimo de Pareto ou simplesmente Fronteira

Figura 2.4: Fronteira de Pareto $PF(f_1, f_2)$ de duas funções de desempenho.

de Pareto, *Pareto Front (PF)*. A Figura 2.4 ilustra uma fronteira de Pareto de duas funções de desempenho. A região cinza denota o conjunto de todos os vetores de desempenho que são realizáveis tendo em consideração as restrições do problema de otimização. A linha sólida na borda inferior da região de valores viáveis de desempenho representa o conjunto de pontos de Pareto, ou seja, a fronteira de Pareto. Pode-se mostrar que cada ponto representa o mínimo ponderado na norma infinita ℓ_∞ a qual é possível para um dado vetor de ponderação $\mathbf{w}$. A fronteira de Pareto PF e seu contorno $\mathcal{B}$ pode ser definido como:

$$PF(\mathbf{f}) = \{\mathbf{f}^*(\mathbf{x}) \mid w_j \geq 0, \sum_j w_i = 1\} \quad \forall i \in \mathcal{P} \quad (2.8)$$

$$\mathcal{B}(PF(f_1, \dots, f_p)) = \cup_i PF(f_1 \dots f_{i-1}, f_{i+1} \dots f_p) \quad (2.9)$$

A partir dos mínimos individuais, a fronteira de Pareto pode ser formulada de forma hierárquica, acrescentando as funções de desempenho de acordo a (2.9) [23]. Além disso, é possível obter os melhores casos por especificação igualando os coeficientes de ponderação w_i ao valor de zero, salvo para aquela função de desempenho f_j objeto da análise. Em termos matemáticos pode ser representado como:

$$f_{j_{opt}} = \{\mathbf{f}^*(\mathbf{x}) \mid w_i = 1 \text{ para } j = i, \wedge, w_i = 0 \text{ para } j \neq i\} \quad \forall i = 1, \dots, p \quad (2.10)$$

sendo $f_{j_{obj}}$ o valor ótimo obtido sob as restrições de projeto definidas e sem manter preocupação no valor das outras especificações. A obtenção deste valor é muito importante no projeto de circuitos, pois estabelece os limites de uma topologia e/ou tecnologia, poupando o tempo do re-projeto e re-definição do circuito.

2.5 Análise de *mismatch* e ruído *flicker*

O *mismatch* e as variações aleatórias podem ser considerados no PG através de restrições de desigualdade que definem inicialmente a área mínima exigida por cada elemento do circuito. Com base nos resultados teóricos obtidos em [24], estabelece-se que para um circuito de n elementos com desvios padrão de uma única função de desempenho $\sigma_1, \dots, \sigma_n$, assumidas como independentes, a área ótima global que garante um desvio total padrão σ_{total} de um parâmetro ou função de desempenho é:

$$A_{total} = \left(\frac{\rho_1 + \rho_2 + \dots + \rho_n}{\sigma_{total}} \right)^2 \quad (2.11)$$

onde $\rho_1, \dots, \rho_n$ em sua forma mais geral, são funções que descrevem a contribuição do i -ésimo elemento no desvio padrão σ_{total} . Seus valores podem ser determinados analiticamente ou através de simulação. Em particular, a área para o i -ésimo elemento que garante uma área total ótima é:

$$A_i = \rho_i \frac{A_{total}}{\rho_1 + \rho_2 + \dots + \rho_n} \quad (2.12)$$

Neste ponto devemos notar duas coisas: o modelo utilizado para a derivação de (2.11) e (2.12) corresponde ao proposto pelo Pelgrom em [18], onde é iminente uma superestimação da área devido à hipótese de não correlação do *mismatch* entre os n -dispositivos. Além disso, foram assumidos transistores MOS com número unitário de dedos, o qual na realidade não é verdade, pelo fato do dobramento dos transistores para uma melhor disposição final do *layout*. No entanto, esta informação não pode ser obtida antes do dimensionamento e ajuste final do circuito, embora ela pode ir sendo adequadamente estimada nas subseqüentes etapas. Para garantir uma adequada estimativa inicial, o qual vai definir os requerimentos mínimos de área, vai-se adotar o fluxo mostrado na Figura 2.5. Inicialmente é feita uma extração dos parâmetros do projeto semente gerado pela estratégia anterior usando o modelo de Pelgrom para o *mismatch* e o modelo $1/f$ para o ruído *flicker*. Logo é calculada a sensibilidade das funções de desempenho com respeito às correntes em cada elemento avaliando a influência do *mismatch* e o ruído *flicker*. O cálculo da área é feito iterativamente até obter diferenças menores que um erro relativo $\% \epsilon$, além disto, para evitar superestimações da área são aproximados e logo atualizados número de dedos para cada um dos transistores MOS.

Para garantir as condições de aceitabilidade do rendimento para p funções de desempenho definidas como especificações de projeto, (2.11) e (2.12) devem ser estendidas para p dimensões. Usando a relação de propagação da variância, as p especificações de aceitabilidade

Figura 2.5: Fluxo para o cálculo das áreas mínimas para *mismatch* e ruído *flicker*.

seriam dadas por:

$$\begin{bmatrix} \sigma_{f_1}^2 \\ \sigma_{f_2}^2 \\ \vdots \\ \sigma_{f_n}^2 \end{bmatrix} = \begin{bmatrix} \left(\frac{\partial f_1}{\partial i_1}\right)^2 & \left(\frac{\partial f_1}{\partial i_2}\right)^2 & \cdots & \left(\frac{\partial f_1}{\partial i_n}\right)^2 \\ \left(\frac{\partial f_2}{\partial i_1}\right)^2 & \left(\frac{\partial f_2}{\partial i_2}\right)^2 & \cdots & \left(\frac{\partial f_2}{\partial i_n}\right)^2 \\ \vdots & \vdots & \ddots & \vdots \\ \left(\frac{\partial f_p}{\partial i_1}\right)^2 & \left(\frac{\partial f_p}{\partial i_2}\right)^2 & \cdots & \left(\frac{\partial f_p}{\partial i_n}\right)^2 \end{bmatrix} \begin{bmatrix} \sigma_{I_{d1}}^2 \\ \sigma_{I_{d2}}^2 \\ \vdots \\ \sigma_{I_{dn}}^2 \end{bmatrix} \quad (2.13)$$

onde $f_1, \dots, f_p$ representa as funções de desempenho, σ_{f_j} define um intervalo de aceitação para a j -ésima função de desempenho e i_i com $\sigma_{I_i}^2$ representa a corrente e a variância no i -ésimo elemento, respectivamente. A variação de corrente no transistor MOS devida a *mismatch*, de acordo com o modelo Pelgrom, é dada por:

$$\sigma_{I_{d_i}}^2 = (g_m)^2 \frac{A_{V_t}^2}{n_i A_i} \quad (2.14)$$

onde A_{V_t} é um valor fixo pelo processo de fabricação, n_i é o número de dedos do transistor e g_{m_i} com A_i são a transcondutância e a área do elemento i , respectivamente. Igualmente para elementos diferentes no circuito, como resistores integrados, a variância pode ser determinada por:

$$\sigma_{I_R}^2 = \left(\frac{\partial I_R}{\partial R}\right)^2 \frac{A_R^2}{WL} \quad (2.15)$$

onde A_R é a constante Pelgrom para o resistor R , I_R é a corrente através do resistor e WL a área ocupada por ele. Os valores de ρ definidos em (2.11) e (2.12) são dados por:

$$\rho_{ji}^2 = \begin{cases} (g_{m_i})^2 \frac{A_{V_i}^2}{n_i} \left(\frac{\partial f_j}{\partial i_i} \right)^2 & \text{para o } i\text{-ésimo transistor} \\ A_R^2 \left(\frac{\partial I_R}{\partial R} \right)^2 \left(\frac{\partial f_j}{\partial i_i} \right)^2 & \text{para o } i\text{-ésimo resistor} \end{cases} \quad (2.16)$$

A mesma derivação pode ser feita para o caso das contribuições do ruído *flicker* ou de baixas frequências, pois este tem uma dependência semelhante com o área ao *mismatch*. No entanto, ora as contribuições dos resistores ao ruído são essencialmente mais consideráveis do que seu efeito devido ao *mismatch*. Para o caso do transistor MOS, a variação da corrente $\sigma_{Id,noise}$ devida a ruído *flicker*³ usando o modelo $NLEV = 2,3$ do Manual de *BSIM3v3*, é:

$$\sigma_{Id,noise}^2 = (g_m)^2 \frac{K_F}{n_i C_{ox} A_i f^{A_F}} \quad [V^2/Hz] \quad (2.17)$$

onde A_F e K_F correspondem ao expoente e o coeficiente do ruído *flicker*, respectivamente, f a frequência de medida e n_i ao número de dedos do transistor MOS. Para os resistores, a variância da corrente devido ao ruído térmico é:

$$\sigma_{I_R,noise}^2 = \left(\frac{4k_b T}{R} \right) = \left(\frac{4k_b T W}{R_{SH} L} \right) \quad [V^2/Hz] \quad (2.18)$$

onde k_b é a constante de Boltzmann em $[J/K]$, T a temperatura absoluta do resistor e R o valor da resistência em $[\Omega]$, e para resistores integrados, R_{SH} representa a resistência por folha do material e W com L sua largura e seu comprimento, respectivamente.

$$\rho_{ji}^2 = \begin{cases} (g_{m_i})^2 \frac{K_F}{n_i C_{ox} f^{A_F}} \left(\frac{\partial f_j}{\partial i_i} \right)^2 & \text{para o } i\text{-ésimo transistor} \\ \frac{4k_b T}{R} \left(\frac{\partial y_j}{\partial i_i} \right)^2 & \text{para o } i\text{-ésimo resistor} \end{cases} \quad (2.19)$$

Assim, as p funções de desempenho produzem p valores possíveis de área para cada elemento, cada um é independente dos outros. Para cumprir o conjunto de restrições de aceitabilidade, a área do pior caso deve ser considerada:

$$A_{total} = \max\{(A_{total1}, \dots, A_{totalp})\} \quad (2.20)$$

³Nesta derivação do ruído térmico no canal do transistor MOS não foi considerado pelo fato de não ser relevante a baixas frequências.

Os valores das áreas possíveis para n elementos do circuito podem ser organizados numa matriz como:

$$A = \begin{bmatrix} A_{11} & A_{12} & \cdots & A_{1n} \\ A_{12} & A_{22} & \cdots & A_{2n} \\ \vdots & \vdots & \ddots & \vdots \\ A_{pn} & A_{p2} & \cdots & A_{pn} \end{bmatrix} \quad (2.21)$$

onde A_{ji} é a área do i -ésimo elemento para a j -ésima função de desempenho. Como a soma das áreas individuais é sempre maior ou igual a (2.20), a área do i -ésimo elemento deve ser ponderada em relação ao pior caso, como:

$$A_i = \max\{(A_{1i}, \dots, A_{pi})\} \frac{A_{total}}{\sum_{k=1}^n \max\{(A_{1k}, \dots, A_{pk})\}} \quad (2.22)$$

Desta forma, a soma das áreas individuais determinada em (2.22) será igual a A_{total} calculada a partir de (2.20). Uma vez que as restrições de área são impostas, uma estrutura de otimização baseada em conjuntos delimitados como a programação geométrica pode ser utilizada.

2.6 Otimização nominal (Programação Geométrica)

Programação geométrica é um tipo de problema matemático de otimização, cuja função objetivo e suas funções de restrição cumprem determinadas regras de composição [25]. A forma padrão de um Programa Geométrico é:

$$\begin{aligned} &\text{minimizar} && f_o(\mathbf{x}) \\ &\text{sujeito a} && h_i(\mathbf{x}) = 1, \quad i = 1, \dots, r \\ & && f_j(\mathbf{x}) \leq 1, \quad j = 1, \dots, s \\ & && x_k > 0, \quad k = 1, \dots, n \end{aligned} \quad (2.23)$$

onde f_i e f_o são funções do tipo posinomial e h_i são funções tipo monômio. Qualquer programa geométrico pode ser facilmente transformado em um problema de otimização convexa, obtendo um ótimo global em pouco tempo. Não obstante o crescimento da complexidade na modelagem de sistemas analógicos requer que as deficiências da PG precisem ser abordadas e resolvidas. Existem dois tipos de desafios na implementação da PG: precisão na modelagem demandada pelos novos processos nanométricos e as formas funcionais não suportadas (por exemplo restrições posinomiais não convexas). A primeira geralmente requer modelos convexas lineares por partes (*PWL*) e/ou partições do espaço de projeto. No entanto, o tempo gasto na modelagem

o fragmentação pode ser maior do que o utilizado para obter a solução do programa geométrico. Isso é facilmente aceitável para circuitos que podem ser facilmente modelados com PG. Infelizmente, a maioria dos circuitos analógicos utilizam formas funcionais e restrições as quais não correspondem a um PG. Por exemplo, as leis de Kirchhoff são sempre um somatório de tensões e correntes numa igualdade (forma posinomial). Em geral, a igualdade posinomial é uma restrição não convexa, portanto, não é compatível com PG. Muitas das soluções propostas resolvem parcialmente o problema, mas exigem um esforço computacional adicional para solucionar um grande número de programas geométricos usando espaços de projeto restritos.

2.6.1 Leis de Kirchhoff em PG

Num circuito elétrico, a tensão em cada elemento está relacionada com a corrente que flui através dele e com outras correntes e tensões por as leis de Kirchhoff. No entanto, a dificuldade em modelar as leis de Kirchhoff num formato do tipo monômio ou posinômio é uma das lacunas mais importantes da PG. Os erros na estimação da polarização usando as abordagens atuais podem ser críticos na aproximação do desempenho. A fim de incluir as Leis de Kirchhoff no programa geométrico, uma transformação matemática deve ser aplicada. O método pode ser ilustrado através de um caso simples: dois resistores R_1 e R_2 ligados em série com uma fonte de tensão V_{DD} . A equação que representa as leis de tensão de Kirchhoff nessa rede pode ser dada por:

$$V_{DD} = V_A + V_B \quad (2.24)$$

Seja k uma constante de dependência entre as duas tensões nos resistores, de modo que $V_B = kV_A$. A tensão de alimentação pode ser redefinida como:

$$V_{DD} = (1 + k)V_A \quad (2.25)$$

No entanto, (2.25) não corresponde a uma forma monômio. Mas $(1 + k)$ pode ser ajustado a uma função monômio do tipo ak^b , produzindo:

$$V_{DD} = ak^b V_A \quad (2.26)$$

$$V_B = kV_A \quad (2.27)$$

O ajuste de $(1 + k)$ a uma forma monômio é adequado para valores de k maiores que um, de modo que $V_B \geq V_A$. O intervalo permissível de V_A e V_B pode ser controlado através da definição de um limite inferior l_k e superior u_k para k . Esse método requer apenas uma definição do programa geométrico sem partições do espaço de projeto, o qual é uma vantagem importante

no custo computacional em comparação com outras soluções. As equações (2.26) e (2.27) pode ser expandida para n ramos ou nós. Os limites superiores e inferiores para k são definidos em função dos intervalos permissíveis das tensões como segue:

$$l_k = \frac{\min(V_{DD})}{\max(V_A)} - 1 \quad (2.28)$$

$$u_k = \frac{\max(V_{DD})}{\min(V_A)} - 1 \quad (2.29)$$

A informação dos intervalos de tensões obtida na definição do espaço de polarização em (2.6), vai ser útil para estabelecer os valores máximos e mínimos em (2.28) e (2.29).

2.6.2 Programação Geométrica aplicada para minimizar *mismatch*

Com o propósito de otimizar conjuntamente o desempenho e seu desvio devido a *mismatch*, dois vetores são definidos: $\mathbf{u}$ e $\mathbf{v}$. O vetor p -dimensional $\mathbf{v}$ corresponde à função custo de obter um projeto robusto contra o *mismatch* para cada uma das funções de desempenho. De forma semelhante, um vetor n -dimensional $\mathbf{u}$ representa o custo em área para cada um dos n elementos no circuito. A função objetivo a minimizar é definida em termos de $\mathbf{u}$ e $\mathbf{v}$ e para obter a função custo global é usada a norma euclidiana, a qual é um operador matemático que mede a magnitude dos elementos em um vetor. Outros tipos de vetores ou normas podem ser perfeitamente usados.

A função objetivo é definida como a soma da norma dos vetores $\mathbf{u}$ e $\mathbf{v}$. Um valor igual a um para cada elemento em $\mathbf{u}$ e $\mathbf{v}$ indica que não há penalização em área e desempenho, respectivamente, na implementação. A mínima área e o espaço de projeto funcional pode ser incluído no programa geométrico através da definição de restrições tipo desigualdade. A estrutura do programa geométrico proposto é dada por:

$$\begin{aligned} &\text{minimizar} \quad \underbrace{\|\mathbf{u}\|}_{\text{Área}} + \underbrace{\|\mathbf{v}\|}_{\text{Desempenho}} \\ &\text{sujeito a} \quad a_{k_{\min}} = a_k u_k \quad k = 1, \dots, m \\ &\quad f_{j_{\text{opt}}} = f_j(\mathbf{x}) v_j, \quad \forall, \quad f_j(\mathbf{x}) \leq f_{j_{\text{opt}}} v_j \quad f_j \text{ para minimizar} \\ &\quad f_j(\mathbf{x}) = f_{j_{\text{opt}}} v_j, \quad \forall, \quad f_j(\mathbf{x}) v_j \leq f_{j_{\text{opt}}} \quad f_j \text{ para maximizar} \\ &\quad u_i \geq 1, \quad \forall i \quad 1, \dots, n \\ &\quad v_j \geq 1, \quad \forall j \quad 1, \dots, p \end{aligned}$$

onde a_k é o k -ésimo elemento do vetor das áreas $\mathbf{a}$, $a_{k_{\min}}$ é o k -ésimo elemento do vetor das áreas mínimas calculadas a partir de (2.22), $f_j(\mathbf{x})$ corresponde à j -ésima função de desempenho e $f_{j_{\text{opt}}}$

é o valor ótimo que é possível obter no circuito. Os vetores $\mathbf{u}$ e $\mathbf{v}$ representam o custo de obter as melhores áreas e o desempenho, respectivamente. A restrição de igualdade que relaciona f_j e $f_{j_{opt}}$ será utilizada para as formas monômio da função $f_j(\mathbf{x})$ e as restrições desigualdade para as suas formas posinômio. Este procedimento permite a otimização conjunta da função área e desempenho numa estratégia denominada *best-effort*. Os valores em $f_{j_{opt}}$ podem ser extraídos com base em aqueles obtidos em uma definição clássica de PG. Para resolver o problema (2.30), CVX, um pacote para especificar e resolver programas convexos foi usado [26].

2.7 Análise do pior caso

Flutuações inevitáveis no processo de fabricação e nas condições ambientais de funcionamento dos circuitos integrados, causam variações aleatórias nas funções de desempenho do circuito em torno dos seus valores típicos. Além de depender das variáveis de projeto, o comportamento de um circuito depende de parâmetros de processo flutuantes como a espessura do óxido de porta t_{ox} , a tensão limiar V_t , e a redução da largura ΔW e o comprimento do canal ΔL no transistor MOS. Dada a natureza aleatória destes parâmetros, as especificações do circuito (tais como o ganho ou a velocidade) também variam em torno de seus valores nominais [12]. Estimar e, portanto, otimizar o rendimento paramétrico de um circuito com intervalos de confiança adequados é uma tarefa com um custo computacional bastante elevado, pois sua complexidade computacional é incrementada aproximadamente em nr , sendo n o número de dispositivos e r o número de parâmetros de processo objeto da análise. É por isso que os circuitos comumente são verificados usando os modelos do pior caso, que correspondem ao conjunto de parâmetros $\mathbf{p}_{wc}$ que geram o pior desempenho e as condições de desempenho. No entanto, esta técnica resulta muito pessimista em relação ao comportamento real das variações do processo, porque não leva em conta possíveis correlações entre os diferentes parâmetros do processo, os quais fazem que os eventos de pior caso aconteçam conjuntamente com uma probabilidade muito baixa. Além disso, não levam em consideração o acontecimento conjunto de eventos de melhor caso e pior caso, os quais sucedem frequentemente e sua análise leva a estimativas de rendimento mais realistas.

Com o objetivo de fornecer uma melhor explicação sobre as variações de processo e seus impactos sobre o desempenho dos circuitos, alguns conceitos precisam ser esclarecidos no âmbito do projeto de circuitos integrados. Suponha-se que temos um circuito caracterizado por um vetor n -dimensional $\bar{\mathbf{x}}$ de variáveis de projeto nominais, um vetor $\mathbf{p}$ de dimensão r o qual representa os parâmetros de processo e um conjunto de p funções de desempenho $\{f_1, \dots, f_p\}$.

É possível classificar no âmbito da simetria o efeito da j -ésima função de desempenho f_j para qualquer variação δp_i em torno do parâmetro do processo p_i , em dois tipos:

Par: Diz-se que a variação de processo δp_i produz uma variação par em torno ao valor nominal da função de desempenho f_j , se:

$$\text{sgn}(\delta f_j(p_1, \dots, p_i + \delta p_i, \dots, p_r, \mathbf{x})) = \text{sgn}(\delta f_j(p_1, \dots, p_i - \delta p_i, \dots, p_r, \mathbf{x})) \quad (2.30)$$

sendo sgn a função sinal. Isto implica que a degradação da função de desempenho f_j é mantida independentemente da direção do desvio do parâmetro p_i .

Ímpar: Por outro lado, diz-se que a variação de processo δp_i produz uma variação ímpar em torno ao valor nominal da função de desempenho f_j , se:

$$-\text{sgn}(\delta f_j(p_1, \dots, p_i + \delta p_i, \dots, p_r, \mathbf{x})) = \text{sgn}(\delta f_j(p_1, \dots, p_i - \delta p_i, \dots, p_r, \mathbf{x})) \quad (2.31)$$

sendo sgn a função sinal. Neste caso, somente a direção de uma das variações de processo δp_i produz um efeito adverso sobre a função de desempenho f_j .

A classificação de simetria dada em (2.30) e (2.31) difere das definições matemáticas da simetria de uma função matemática, isto por causa de dois fatores: uma simetria no comportamento dos parâmetros de processo nem das funções de desempenho do circuito podem ser garantidas⁴ e a análise do pior caso precisa conhecer a natureza da tendência das variações de processo, sendo a paridade das variações uma característica importante na hora de uma posterior otimização do pior caso, pois como será visto mais na frente, permite uma redução no tempo de cálculo das piores condições.

Por outro lado, as variações de processo podem ser classificadas com base aos critérios de monotonicidade do desempenho em função do desvio no parâmetro de processo δp_i , desta maneira as mudanças na inclinação das funções desempenho são analisadas para dar uma melhor percepção da natureza não-linear do desvio no desempenho, e para assim tentar mover as variáveis de projeto a um ponto que produz o menor desvio no desempenho. Adicionalmente, a análise da monotonicidade pode estimar a neutralização dos melhores casos sobre os piores casos do circuito, os quais podem acontecer sob as mesmas condições. Assim, em termos de monotonicidade existem três tipos de funções de desempenho:

⁴Várias das funções de desempenho e parâmetros de processo apresentam distribuições de probabilidade não simétricas em torno do valor médio, como a distribuição log-normal.

Desvio de desempenho monotonicamente crescente: Correspondem às funções de desempenho, que para todos os $\mathbf{p}_a$ e $\mathbf{p}_b$, tal que $p_{ai} \geq p_{bi}$ com $i = 1, \dots, r$, tem-se $f(\mathbf{x}, \mathbf{p}_a) \geq f(\mathbf{x}, \mathbf{p}_b)$ para o domínio dos parâmetros de processo.

Desvio de desempenho monotonicamente decrescente: Correspondem às funções de desempenho, que para todos os $\mathbf{p}_a$ e $\mathbf{p}_b$, tal que $p_{ai} \leq p_{bi}$ com $i = 1, \dots, r$, tem-se $f(\mathbf{x}, \mathbf{p}_a) \leq f(\mathbf{x}, \mathbf{p}_b)$ para o domínio dos parâmetros de processo.

Desvio de desempenho não monotônico: Corresponde às funções de desempenho nas quais existe pelo menos um $\mathbf{p}_a \geq \mathbf{p}_b$, tal que $f(\mathbf{x}, \mathbf{p}_a) \leq f(\mathbf{x}, \mathbf{p}_b)$, ou tem-se pelo menos um $\mathbf{p}_a \leq \mathbf{p}_b$ tal que $f(\mathbf{x}, \mathbf{p}_a) \geq f(\mathbf{x}, \mathbf{p}_b)$ para o domínio dos parâmetros de processo. Ou seja, a função de desempenho é não convexa e tem pelo menos uma mudança na sua concavidade.

Devido a que muitos dos parâmetros de processo não são independentes, a escolha do conjunto $\mathbf{p}_{wc}$ deve incluir a maioria dos parâmetros físicos essenciais. Além disso, para realizar um análise PVT⁵ sobre o circuito, devem ser incluídas as variações na temperatura (T) e na tensão de alimentação (V_{DD}). Como parâmetros físicos são escolhidos a tensão de faixa plana (V_{fb}), a espessura do óxido (t_{ox}) e a concentração de dopantes no substrato (N_{ch}). Assim, o conjunto de parâmetros para a análise do pior caso é definido como:

$$p_{wc} = \underbrace{\{V_{fb}, t_{ox}, N_{ch}\}}_{\text{Processo}} \cup \underbrace{\{V_{DD}\}}_{\text{Tensão}} \cup \underbrace{\{T\}}_{\text{Temperatura}} \quad (2.32)$$

Da mesma forma são definidas as matrizes $\mathbf{P}_{wcyj}$ e $\mathbf{W}_{yj}$ de dimensão $5 \times m$ (sendo 5 os parâmetros de processo levados em conta para um conjunto de m transistores), contendo os valores dos parâmetros e as direções do pior caso para a função de desempenho y_j , respectivamente. Os parâmetros $\mathbf{P}_{wcyj}$ são geralmente da forma $\mu \pm n_s \sigma$, ou seja, o valor típico μ mais ou menos n_s vezes o desvio padrão. A escolha do sinal é definida pela matriz W_j , a qual pode ser estabelecida matematicamente como:

$$\mathbf{W}_j = d_{wj} \cdot \text{sgn} \left(\begin{bmatrix} \frac{\partial f_j}{\partial V_{fb1}} & \frac{\partial f_j}{\partial t_{ox1}} & \frac{\partial f_j}{\partial N_{ch1}} & \frac{\partial f_j}{\partial V_{DD}} & \frac{\partial f_j}{\partial T} \\ \frac{\partial f_j}{\partial V_{fb2}} & \frac{\partial f_j}{\partial t_{ox2}} & \frac{\partial f_j}{\partial N_{ch2}} & \frac{\partial f_j}{\partial V_{DD}} & \frac{\partial f_j}{\partial T} \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ \frac{\partial f_j}{\partial V_{fbm}} & \frac{\partial f_j}{\partial t_{oxm}} & \frac{\partial f_j}{\partial N_{chm}} & \frac{\partial f_j}{\partial V_{DD}} & \frac{\partial f_j}{\partial T} \end{bmatrix} \right) \quad (2.33)$$

⁵Análise PVT(Process, Supply Voltage, Temperature) leva em conta as variações no pior caso dos parâmetros de processo, da tensão de alimentação e a temperatura de operação no circuito.

onde m é o número de transistores no circuito, sgn é a função sinal, e d_{w_j} é uma função definida como:

$$d_{w_j} = \begin{cases} +1 & \text{para a função } f_j \text{ a minimizar} \\ -1 & \text{para a função } f_j \text{ a maximizar} \\ \pm 1 & \text{para a função } f_j \text{ de valor objetivo} \end{cases} \quad (2.34)$$

Quando f_j é uma função de valor objetivo, a escolha do sinal positiva ou negativa esta sujeita à direção da pior degradação desta função. A matriz em (2.33) deve ser calculada sobre o ponto nominal do circuito $\bar{\mathbf{x}}$. A derivada da função de desempenho f_j com respeito à tensão de alimentação e à temperatura é feita só uma vez e logo é replicada na matriz (2.33). Por outro lado, suas derivadas com respeito aos parâmetros de processo são calculadas uma para cada dispositivo, utilizando para este propósito o método das diferenças finitas, o qual define a derivada como:

$$\frac{\partial f_j}{\partial p_i} = \frac{f_j(\bar{\mathbf{x}}, p_1, \dots, p_i + \delta_{p_i}, \dots, p_r) - f_j(\bar{\mathbf{x}}, p_1, \dots, p_i, \dots, p_r)}{\bar{p}_i + \delta_{p_i}} \quad (2.35)$$

sendo r o número de parâmetros de processo objeto da análise. No entanto, o comportamento da derivada $\partial f_j / \partial p_i$ nem sempre é simétrico em torno do ponto nominal $(\bar{\mathbf{p}}, \bar{\mathbf{f}}_j)$, pois as vezes os desvios para a frente $p_i + \delta_{p_i}$ produzem piores resultados nas funções de desempenho do que os desvios para trás $p_i - \delta_{p_i}$ e vice-versa. Assim, é preciso levar em conta só aquele desvio que produz a pior degradação da função de desempenho f_j . Portanto, $\partial f_j / \partial p_i$ é redefinido como:

$$\frac{\partial f_j}{\partial p_i} = \begin{cases} \max \left\{ \frac{f_j(\bar{\mathbf{x}}, p_1, \dots, p_i + \delta_{p_i}, \dots, p_r)}{\bar{p}_i + \delta_{p_i}}, \frac{f_j(\bar{\mathbf{x}}, p_1, \dots, p_i - \delta_{p_i}, \dots, p_r)}{\bar{p}_i - \delta_{p_i}} \right\} & \text{para maximizar } f_j \\ \min \left\{ \frac{f_j(\bar{\mathbf{x}}, p_1, \dots, p_i + \delta_{p_i}, \dots, p_r)}{\bar{p}_i + \delta_{p_i}}, \frac{f_j(\bar{\mathbf{x}}, p_1, \dots, p_i - \delta_{p_i}, \dots, p_r)}{\bar{p}_i - \delta_{p_i}} \right\} & \text{para minimizar } f_j \\ \max \left\{ \left| \frac{f_j(\bar{\mathbf{x}}, p_1, \dots, p_i + \delta_{p_i}, \dots, p_r)}{\bar{p}_i + \delta_{p_i}} \right|, \left| \frac{f_j(\bar{\mathbf{x}}, p_1, \dots, p_i - \delta_{p_i}, \dots, p_r)}{\bar{p}_i - \delta_{p_i}} \right| \right\} & \text{para valor objetivo } f_j \end{cases}$$

Daqui podemos concluir que para p funções de desempenho, r parâmetros de processo objeto da análise e m transistores no circuito a complexidade computacional da estratégia do pior caso proposta inicialmente seria $O(2(rmp + 2p))$. No entanto, a análise de paridade do comportamento dos desvios δ_{p_i} pode levar a um decremento do tempo computacional no cálculo dos piores casos, pois para as funções com comportamento ímpar só uma direção no desvio do parâmetro produz o pior caso no circuito. Assim, com a nova estratégia proposta, a complexidade é aproximadamente reduzida para $O(2r_{\text{even}}mp + r_{\text{odd}}mp + 2p)$ sendo r_{even} o número de parâmetros pares e r_{odd} o de ímpares⁶. Da mesma forma a matriz $\sigma_{p_{wc}}$ de dimensão $(5 \times n)$ que contém os valores de desvio padrão para cada um dos parâmetros de pior caso p_{wc}

⁶Foi assumido que as variações na tensão de alimentação V_{DD} e na temperatura tem um comportamento ímpar, fato que acontece frequentemente.

em cada dispositivo é definida como:

$$\mathbf{S}_{p_{wc}} = \begin{bmatrix} \sigma_{V_{fb1}} & \sigma_{t_{ox1}} & \sigma_{N_{ch1}} & \sigma_{V_{DD}} & \sigma_T \\ \sigma_{V_{fb2}} & \sigma_{t_{ox2}} & \sigma_{N_{ch2}} & \sigma_{V_{DD}} & \sigma_T \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ \sigma_{V_{fbm}} & \sigma_{t_{oxm}} & \sigma_{N_{chm}} & \sigma_{V_{DD}} & \sigma_T \end{bmatrix} \quad (2.36)$$

Assim a matriz de parâmetros do pior caso da j -ésima função de desempenho é dada por:

$$\mathbf{P}_{j_{wc}} = \bar{\mathbf{P}} + n_s \begin{bmatrix} \sigma_{V_{fb1}} \mathbf{W}_{j(1,1)} & \sigma_{t_{ox1}} \mathbf{W}_{j(1,2)} & \sigma_{N_{ch1}} \mathbf{W}_{j(1,3)} & \sigma_{V_{DD}} \mathbf{W}_{j(1,4)} & \sigma_T \mathbf{W}_{j(1,5)} \\ \sigma_{V_{fb2}} \mathbf{W}_{j(2,1)} & \sigma_{t_{ox2}} \mathbf{W}_{j(2,2)} & \sigma_{N_{ch2}} \mathbf{W}_{j(2,3)} & \sigma_{V_{DD}} \mathbf{W}_{j(2,4)} & \sigma_T \mathbf{W}_{j(2,5)} \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ \sigma_{V_{fbm}} \mathbf{W}_{j(m,1)} & \sigma_{t_{oxm}} \mathbf{W}_{j(m,2)} & \sigma_{N_{chm}} \mathbf{W}_{j(m,3)} & \sigma_{V_{DD}} \mathbf{W}_{j(m,4)} & \sigma_T \mathbf{W}_{j(m,5)} \end{bmatrix} \quad (2.37)$$

sendo $\bar{\mathbf{P}}$ a matriz de valores nominais dos parâmetros do processo de fabricação. Para o caso de elementos diferentes aos transistores MOS, como são os resistores integrados e os capacitores MOS, são usados como parâmetros de pior caso a resistência por folha (R_{SH}) e a espessura do óxido (t_{ox}), respectivamente.

2.8 Otimização da distância do pior caso (WCD)

Uma vez determinado o conjunto de parâmetros e suas respectivas direções que produzem o pior caso no circuito, agora é necessário estabelecer os valores de pior caso de cada uma das funções de desempenho. Geralmente, o valor de pior caso para j -ésima função de desempenho f_j é fornecido com o nome de distância do pior caso ou em inglês *Worst-Case Distance* (WCD) [27], a qual corresponde ao valor normalizado do valor do pior caso $f_{j_{wc}} = f_j(\bar{\mathbf{x}}, \mathbf{P}_{j_{wc}})$ em relação ao valor nominal f_{j_o} . Assim, o vetor de dimensão r , que correspondente ao vetor das distâncias do pior caso $\mathbf{wcd}_j$ da função f_j , pode ser definido como:

$$\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{j_{wc}}) = \begin{cases} \frac{f_j(\bar{\mathbf{x}}, \mathbf{P}_{j_{wc}})}{f_j(\bar{\mathbf{x}}, \bar{\mathbf{P}})} & \text{para } f_j \text{ a minimizar} \\ \frac{f_j(\bar{\mathbf{x}}, \bar{\mathbf{P}}) - f_j(\bar{\mathbf{x}}, \mathbf{P}_{j_{wc}})}{f_j(\bar{\mathbf{x}}, \bar{\mathbf{P}})} + 1 & \text{para } f_j \text{ a maximizar} \\ \left| \frac{f_j(\bar{\mathbf{x}}, \mathbf{P}_{j_{wc}}) - f_j(\bar{\mathbf{x}}, \bar{\mathbf{P}})}{f_j(\bar{\mathbf{x}}, \bar{\mathbf{P}})} \right| + 1 & \text{para } f_j \text{ de valor objetivo} \end{cases} \quad (2.38)$$

Em ausência de variações dos parâmetros de processo e das condições ambientais, a distância do pior caso é igual a um. Para os parâmetros e condições que produzem uma significativa

degradação sobre as funções de desempenho, a distância do pior caso torna-se muito maior que um. Assim, como objetivo de melhorar o comportamento dos circuitos sob as variações de processo e de ambiente, a *WCD* se torna numa boa métrica para medir a influência do pior caso e, portanto, uma adequada função objetivo para otimizar [28]. No entanto, levando em conta somente a minimização da função $\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{jwc})$ não é garantido de que as funções de desempenho não sejam pioradas e precisam ser otimizadas conjuntamente com a distancia do pior caso (*WCD*). Desta maneira, o esquema geral de otimização do pior caso é definido como:

$$\begin{aligned} &\text{minimizar} \quad \sum_{j=1}^p \{w_j g_j(\mathbf{x}, \bar{\mathbf{P}}) + \max\{\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{jwc})\}\} \quad j = 1, \dots, p \\ &\text{sujeito a:} \quad x_{a_i} \leq x_i \leq x_{b_i}, \quad i = 1, \dots, s \\ &\quad \quad \quad V_{GS}, V_{DS} \in \mathcal{D}_{\mathcal{N}, \mathcal{P}} \end{aligned} \quad (2.39)$$

sendo (2.39) resolvido por qualquer método de otimização não linear restrita. O termo $\max\{\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{jwc})\}$ garante a otimização somente do pior caso e não o efeito total das variações de processo sobre os desvios de desempenho. No caso onde as distâncias de pior caso apresentassem valores semelhantes, é mais recomendado mudar o termo anterior para uma expressão a qual incluía as influências de processo mais relevantes e não somente aquela do pior caso. A fim de aproveitar as vantagens da Programação Geométrica na obtenção do ótimo global e na diminuição do tempo de cálculo, o esquema em (2.39) precisa ser definido em formato de um PG. Tendo resolvido o problema de otimização global (2.23) ou obtido os melhores casos por especificação usando a estratégia de Pareto definida na equação (2.10), onde foram encontrados um conjunto de especificações nominais ótimas $\mathbf{f}_{jopt}$, o problema de otimização do pior caso em formato de PG pode ser representado de maneira geral como:

$$\begin{aligned} &\text{minimizar} \quad \underbrace{\|\mathbf{u}\|}_{\text{Área}} + \underbrace{\|\mathbf{v}\|}_{\text{Desempenho}} + \underbrace{\|\mathbf{w}_{cd}\|}_{\text{Pior caso}} \\ &\text{sujeito a:} \quad f_{jopt} = f_j(\mathbf{x}, \mathbf{P})v_j \quad , \wedge, \quad f_j(\mathbf{x}, \mathbf{P}) \leq f_{jopt}v_j \quad \text{Para } f_j \text{ a minimizar} \\ &\quad \quad \quad f_j(\mathbf{x}, \mathbf{P}) = f_{jopt}v_j \quad , \wedge, \quad f_j(\mathbf{x}, \mathbf{P})v_j \leq f_{jopt} \quad j = 1, \dots, p \\ &\quad \quad \quad f_{jopt} = f_j(\mathbf{x}, \mathbf{P}_{jwc})w_{cdj} \quad , \wedge, \quad f_j(\mathbf{x}, \mathbf{P}_{jwc}) \leq f_{jopt}w_{cdj} \quad \text{Para } f_j \text{ a maximizar} \\ &\quad \quad \quad f_j(\mathbf{x}, \mathbf{P}_{jwc}) = f_{jopt}w_{cdj} \quad , \wedge, \quad f_j(\mathbf{x}, \mathbf{P}_{jwc})w_{cdj} \leq f_{jopt} \\ &\quad \quad \quad a_{kmin} = a_k u_k \quad k = 1, \dots, m \\ &\quad \quad \quad u_i \geq 1, \quad v_j \geq 1 \\ &\quad \quad \quad x_{a_i} \leq x_i \leq x_{b_i}, \quad x_i > 0 \quad i = 1, \dots, n \\ &\quad \quad \quad V_{GS}, V_{DS} \in \mathcal{D}_{\mathcal{N}, \mathcal{P}} \end{aligned}$$

onde $\mathbf{u}$ é um vetor m -dimensional que representa o aumento normalizado da área para cada dispositivo em relação à área mínima calculada em (2.22), $\mathbf{v}$ é um vetor p -dimensional que representa o desvio (degradação) das funções de desempenho calculadas nos parâmetros

nominais $\mathbf{P}$ com respeito a seus valores ótimos nominais $\mathbf{f}_{opt}$ e $\mathbf{w}_{cd}$ representa a distância do pior caso. O primeiro conjunto de restrições para o desempenho é definido para aquelas funções a minimizar, enquanto que o segundo conjunto é para aquelas que sejam maximizadas. Deve-se lembrar que as restrições do tipo igualdade correspondem às funções de desempenho modeladas como monômios e aquelas tipo desigualdade são para os modelos posinomiais. As restrições sobre as variáveis de projeto x e para as polarizações são definidas para manter a funcionalidade do circuito ante as variações de processo. Desta maneira, obtém-se uma estratégia para otimizar os desvios do processo no seu pior caso, em relação com os valores ótimos obtidos usando Programação Geométrica, os quais junto com a análise e otimização do *mismatch* faz parte do núcleo da metodologia para fabricação de CIs proposta neste trabalho.

3 Aplicação da Metodologia *DFM* na Otimização de uma fonte de referência

Uma vez que a metodologia *DFM* para a análise e otimização sob variações de processo e *mismatch* é proposta, um correto processo de validação deve ser realizado. O objetivo principal desta etapa de validação pode ser entendido como a adaptação empírica dos fundamentos matemáticos usados na abordagem da metodologia ao contexto real do projeto, fabricação e marketing dos dispositivos. É bem conhecido na indústria o processo de otimização e validação do desempenho dos dispositivos, o contrário acontece com a verificação do rendimento e, portanto, das metodologias *DFM*, aonde o cenário da variabilidade ainda não é bem definido para ser adequadamente atingido.

3.1 Topologia, especificações e restrições de partida

Na Figura 3.1 é visualizada a fonte de referência proposta em [20] e usada para validar a metodologia de projeto para fabricação proposta no Capítulo 2. Este tipo de circuito é dos melhores que exemplificam os desafios em termos de desempenho e rendimento que estão enfrentando os projetistas de hoje, isto essencialmente por duas razões. Por um lado, as fontes de referência estão amplamente condicionadas aos fatores variáveis externos e aqueles vinculados ao processo de fabricação. Em paralelo a isto, a tendência da portabilidade dos dispositivos eletrônicos impulsiona à premissa de baixo consumo de potência, o qual requer a exploração de regiões de operação dos transistores MOS tais como sub-limiar. No entanto tem-se estabelecido que a região sub-limiar exibe a maior queda de rendimento devida a *mismatch* no domínio da polarização [29]. Estas duas circunstâncias, entre outras, levam a grandes diferenças entre o projeto nominal e os resultados da produção, e tornam assim as metodologias *DFM* como caminho viável para os projetistas.

Figura 3.1: Fonte de referência em sub-limiar a otimizar.

Tabela 3.1: Valores das especificações de desempenho em [20] e restrições de partida, num processo AMS 0,35 μm .

Especificações	Potência [μW]	V_{REF} [mV]	TC [$\mu\text{V}/^{\circ}\text{C}$]	Ruído [$\text{nV}/\sqrt{\text{Hz}}$]	LR [mV/V]	$PSRR$ [dB]	Área [mm^2]	$V_{DD_{nom}}$ [V]
Em [20]	3,2	176	7,75	1,73	4,45	42,9	0,0223	1,25
Restrições de partida	$\leq 3,5$	177	≤ 8	≤ 2	≤ 6	≥ 40	$\leq 0,04$	

A operação do circuito pode ser descrita da seguinte forma: os transistores M_{11} e M_{12} produzem uma tensão proporcional à temperatura absoluta ou seja uma componente *PTAT* (*Proportional To Absolute Temperature*) de tensão através do resistor R_P . Esta condição é mantida somente se M_{12} é mais largo do que M_{11} , gerando assim uma inclinação positiva na diferença de V_{GS11} e V_{GS12} . A corrente *PTAT* é espelhada por M_{23} , sendo esta usada para gerar através da tensão V_{GS13} e portanto através do resistor R_C uma componente complementar à temperatura absoluta *CTAT* (*Complementary To Absolute Temperature*). Tanto as componentes de corrente *PTAT* e *CTAT* são espelhadas para a saída através de M_P e M_C , respectivamente, produzindo uma tensão na saída que pode ser definida por meio do ajuste de R_T , W_P e W_C . A parte esquerda do circuito corresponde à fase de partida, a qual é usada para garantir que o circuito opere adequadamente quando a fonte de tensão é ativada, fornecendo um caminho de corrente de V_{DD} para terra através de M_{S1} e M_{S2} .

Inicialmente é preciso definir as especificações a avaliar, seus limites e as restrições funcionais que definiram o espaço de projeto. Como funções de desempenho a levar em conta no método de projeto proposto são escolhidas a tensão de referência V_{REF} , o coeficiente térmico *TC*, potência estática P_S , regulação da linha ou *Line Regulation* (*LR*), *Power Supply Rejection*

Ratio (PSRR), área e ruído a baixa frequência. A Tabela 3.1 mostra o conjunto de funções de desempenho analisadas neste trabalho, seus valores de desempenho obtidos inicialmente no artigo [20] e os valores por especificação que querem-se atingir neste trabalho, ambos fabricados em AMS 0,35 μm . Todos os valores por especificação foram relaxados com respeito aos apresentados em [20], para assim possibilitar que uma flexibilidade no desempenho possa levar a um incremento do rendimento, característica que é bem comum nos circuitos integrados. Para conseguir um adequado comportamento do circuito e obter os valores requeridos por especificações são definidas as restrições e especificações a seguir:

Condições de simetria e casamento: Com o propósito de garantir a operação dos espelhos de corrente em sub-limiar na fonte de referência, os transistores que compartilham a mesma tensão de V_{GS} devem ter tensões semelhantes de V_t e, portanto, o mesmos comprimentos. Estas condições são traduzidas em três restrições de igualdade:

$$L_{11} = L_{12} = L_{N1} \quad (3.1)$$

$$L_{21} = L_{22} = L_{23} = L_P = L_{P1} \quad (3.2)$$

$$L_{24} = L_C = L_{P2} \quad (3.3)$$

Adicionalmente, para manter um adequado funcionamento do bloco de geração $PTAT$, deve-se garantir que as mesmas correntes através de M_{11} e M_{12} , isso implica numa igualdade das larguras de M_{21} e M_{22} :

$$W_{21} = W_{22} \quad (3.4)$$

Comportamento térmico: A expressão da corrente de dreno I_D em sub-limiar sem levar em conta o efeito de modulação de canal é dada por:

$$I_D = \mu V_T \frac{W}{L} \exp\left(\frac{V_{GS} - V_t}{nV_t}\right) \quad (3.5)$$

onde μ é a mobilidade do elétron ou lacuna, V_T é a tensão térmica, W e L a largura e o comprimento do canal transistor MOS respectivamente, V_{GS} é a tensão de porta-fonte, V_t é a tensão limiar e n é a inclinação em sub-limiar. Assumindo que o comprimento do canal é suficientemente longo, $V_{BS} = 0$ e $V_{DS} \gg 4V_T$ e considerando que as correntes I_{D11} e I_{D12} são iguais (desprezando o efeito de modulação de canal), a tensão V_{PTAT} no resistor R_P obtida por lei de tensões de Kirchhoff, pode ser descrita por:

$$V_{PTAT}(T) = V_{GS11} - V_{GS12} = nV_T \ln \frac{\left(\frac{W}{L}\right)_{12}}{\left(\frac{W}{L}\right)_{11}} = n \frac{k_b T}{q} \ln P = K_P T \quad (3.6)$$

onde P é a relação de aspecto dos transistores M_{12} e M_{11} , k_b é a constante de Boltzmann, q é

a carga do elétron, T é a temperatura em graus Kelvin e K_P o coeficiente $PTAT$ de primeira ordem. Para garantir um comportamento proporcional com a temperatura absoluta, o logaritmo $\ln P$ tem que ser positivo, o qual implica que a largura W_{12} seja maior do que a largura W_{11} :

$$W_{12} > W_{11} \quad (3.7)$$

Assim, a corrente que flui através do resistor R_P , é definida como I_{PTAT} :

$$I_{PTAT}(T) = \frac{V_{PTAT}(T)}{R_P} = \frac{nV_T}{R_P} \ln P = \frac{K_P}{R_P} T \quad (3.8)$$

Em transistores CMOS polarizados em sub-limiar, a tensão V_{GS} tem um comportamento $CTAT$. Assim, para obter uma corrente I_{CTAT} , uma tensão V_{GS} pode ser usada para polarizar um resistor. Na Figura 3.1, o transistor M_{13} é polarizado com uma corrente I_{PTAT} , isso é possível devido ao fato que I_{PTAT} não afeta a característica $CTAT$ de V_{GS} . Portanto, I_{CTAT} é a relação entre V_{GS} e R_C :

$$I_{CTAT}(T) = \frac{V_{CTAT}(T)}{R_C} = \frac{V_{GS13}(T)}{R_C} = \frac{V_{GS13}(T_0)}{R_C} + K_C \left(\frac{T}{T_0} - 1 \right) \quad (3.9)$$

onde K_C é o coeficiente térmico de I_{CTAT} , o qual é dependente de R_C e o coeficiente térmico de V_t e T_0 é a temperatura nominal em graus Kelvin. Usando o conceito básico das fontes de referência de adicionar um termo $PTAT$ e um termo $CTAT$, a fim de cancelar o coeficiente térmico de primeira ordem, este circuito adiciona uma corrente I_{PTAT} e outra I_{CTAT} , as duas propriamente escaladas, no resistor R_T . Assim, a tensão de referência V_{REF} pode ser definida em termos das componentes I_{PTAT} e I_{CTAT} como :

$$V_{REF}(T) = \left(\frac{W_P}{W_{22}} \right) \cdot I_{PTAT}(T) \cdot R_T + \left(\frac{W_C}{W_{24}} \right) \cdot I_{CTAT}(T) \cdot R_T \quad (3.10)$$

Em termos das variáveis de dimensionamento dos transistores, os resistores e os coeficientes térmicos, a tensão de referência em função da temperatura ficaria:

$$V_{REF}(T) = \left(\frac{W_P}{W_{22}} \right) \frac{K_P T R_T}{R_P} + \left(\frac{W_C}{W_{24}} \right) R_T \left[\frac{V_{GS13}(T_0)}{R_P} + K_C \left(\frac{T}{T_0} - 1 \right) \right] \quad (3.11)$$

Para garantir uma compensação de primeira ordem dos coeficientes térmicos, deve-se tomar a primeira derivada de V_{REF} em função com a temperatura T , é assim, igualar esta a zero:

$$\frac{\partial V_{REF}(T)}{\partial T} = \left(\frac{W_P}{W_{22}} \right) \frac{K_P R_T}{R_P} + \left(\frac{W_C}{W_{24}} \right) \frac{K_C R_T}{T_0} = 0 \quad (3.12)$$

Assim levando em conta a compensação térmica de primeiro ordem, obtém-se como condição de projeto:

$$\left(\frac{W_P}{W_{22}}\right) \frac{K_P}{R_P} = - \left(\frac{W_C}{W_{24}}\right) \frac{K_C}{T_O} \quad (3.13)$$

Deste modo, podem ser escalados os componentes de corrente I_{PTAT} e I_{CTAT} através das dimensões W_P , W_C para garantir uma adequada compensação dos coeficientes térmicos de primeira ordem.

Consumo de Potência: O consumo de potência estático P_S da fonte de referência, pode ser estabelecido como as somas das correntes através dos transistores ligados à fonte de alimentação V_{DD} :

$$P_S = V_{DD} \cdot (I_{21} + I_{22} + I_{23} + I_{24} + I_C + I_P) \quad (3.14)$$

As componentes de corrente I_{21} , I_{22} e I_{24} são altamente dependentes dos valores dos resistores R_P e R_C , respectivamente. Além disso, as correntes I_{23} , I_C e I_P são versões espelhadas das correntes I_{21} , I_{22} e I_{24} . Assim, para reduzir o consumo de potência, uma das opções é incrementar o valor dos resistores e/ou decrementar a relação das larguras W_P/W_{21} e W_C/W_{21} .

Variações da tensão de alimentação: Um parâmetro comum usado para a avaliação da sensibilidade da tensão de referência às variações de V_{DD} é a regulação de linha. Esta é definida como $LR = \Delta V_{REF} / \Delta V_{DD}$, sendo ΔV_{DD} a faixa de tensões de alimentação onde é mantido o circuito proposto em operação e ΔV_{REF} a variação absoluta da tensão de referência na faixa de V_{DD} considerada. A otimização da sensibilidade de linha começa a partir da minimização do ΔV_{REF} . É possível aproximar a regulação de linha por meio de uma análise de pequeno sinal da resposta $\partial V_{REF} / \partial V_{DD}$ no ponto nominal, influenciada principalmente pelo bloco $PTAT$, pois é este que estabelece e replica a tensão V_{GS} ao longo da trilha de transistores PMOS¹. No Apêndice A, foi estimada a resposta em baixas frequências da tensão v_{ptat} em função das variações na tensão de alimentação em pequeno sinal v_s [Equação (A.10)]. A tensão de referência em pequeno sinal v_{ref} é altamente dependente da resposta v_{ptat}/v_s do bloco $PTAT$, a qual representa a razão da variação em pequeno sinal da tensão $PTAT$ v_{ptat} e a variação introduzida pela fonte de alimentação v_s , e pode ser expressada como:

$$\frac{v_{ref}}{v_s} = \left(\frac{W_P}{W_{22}}\right) \frac{v_{ptat}}{v_s} \frac{R_T}{R_P} \quad (3.15)$$

¹ Despreza-se a influência da componente $CTAT$ por dois motivos: sua modelagem dificulta qualquer tipo de cálculo e inclusão na otimização, e seu efeito no resultado final foi considerado desprezível com respeito a aquela exibida pelo bloco $PTAT$.

Assumindo $g_{ds12} + g_{ds22} \ll g_{m12}R_p g_{m22}$, a expressão da resposta v_p/v_s estabelecida na equação (A.10) é aproximada a:

$$\frac{v_{ptat}}{v_s} \simeq \frac{g_{ds12}}{g_{m12}} \quad (3.16)$$

Substituindo o termo v_p/v_s em (3.15) por (3.16), obtém-se a uma expressão simplificada da Regulação de Linha (LR) da fonte de referência, dada por:

$$LR = \frac{\Delta V_{REF}}{\Delta V_{DD}} \simeq \left(\frac{W_P}{W_{22}} \right) \frac{g_{ds12} R_T}{g_{m12} R_P} \quad (3.17)$$

onde g_{ds12} e g_{m12} são a transcondutância de dreno-fonte e a transcondutância total de M_{12} , respectivamente, R_P o resistor do bloco $PTAT$ e R_T o resistor usado para a geração da tensão de referência. No domínio da frequência, a regulação da linha pode ser considerada como o inverso do ganho em banda plana do $PSRR$, o qual para simplicidade do cálculo no domínio da frequência pode ser considerada como uma função de transferência que contém só um polo dominante [30, 31]. Assim pode ser modelado como:

$$PSRR = \frac{\Delta V_{in}}{\Delta V_{ref}} = \frac{\Delta V_{DD}}{\Delta V_{REF}} \simeq \frac{LR^{-1}}{(1 + \omega^2/p_1^2)^{1/2}} \quad (3.18)$$

onde $\omega = 2\pi f$ é a frequência de interesse em radianos/s, e p_1 é o polo dominante definido por:

$$p_1 \simeq \frac{g_{m11} + g_{ds21} + g_{ds11}}{2\pi(C_{gd11} + C_{gs11} + C_{db21} + 2C_{gd12} + C_{db11})} \quad (3.19)$$

onde C_{gd11} e C_{gd12} são as capacitâncias de porta-dreno e C_{db11} e C_{db21} são as capacitâncias dreno-corpo de M_{11} e M_{21} , respectivamente, e C_{gs11} a capacitância de porta-fonte de M_{11} .

Há uma outra especificação importante que define a mínima tensão de alimentação (V_{DDmin}) que garante a funcionalidade da fonte de referência e, indiretamente, faz parte da definição de regulação de linha acima tratada. Nesta referência de tensão tratada, e conforme à Figura 3.1, a especificação de V_{DDmin} é definida pelo caminho direto de V_{DD} para a terra com o maior número de transistores, a qual corresponde a aquela composta por M_{24} , M_{14} e R_C :

$$V_{DD(min)} = V_{DS14(min)} + V_{GS13} + |V_{GS24}| \quad (3.20)$$

Geralmente V_{GS13} e V_{GS24} são estabelecidos pelas suas dimensões e pela corrente I_{CTAT} , no entanto $V_{DS14(min)}$ vai ter um valor altamente independente da polarização de M_{14} porém dependente das tensões de porta-fonte dos transistores V_{GS13} e V_{GS24} , sendo crítico na faixa de baixas temperaturas.

Ruído de baixa frequência na saída: Desconsiderando o ruído introduzido por fontes externas e a contribuição de ruído térmico no canal (atribuído à resistência do canal), no caso

mais geral, a saída de qualquer tensão de referência pode ser dada por:

$$\bar{V}_{REF(\text{ruído})}^2(f) = \sum_{i=1}^m \left(\frac{\partial V_{REF}}{\partial i_i} \right)^2 (g_{mi})^2 \frac{K_{Fi}}{n_i C_{ox} A_i f^{A_{Fi}}} + \sum_{j=1}^{n_r} \frac{4k_b T}{R_j} \left(\frac{\partial V_{REF}}{\partial i_j} \right)^2 \quad (3.21)$$

onde m corresponde ao número de transistores e n_r o número de resistores no circuito, g_{mi} é a transcondutância do i -ésimo transistor, k_b a constante de Boltzmann, T a temperatura absoluta do j -ésimo resistor R_j e $\partial V_{REF}/\partial i_i$ é a sensibilidade da tensão de referência V_{REF} com respeito à corrente que circula através do i -ésimo transistor ou resistor, A_F e K_F correspondem ao expoente e ao coeficiente do ruído *flicker*. O cálculo da sensibilidade $\partial V_{REF}/\partial i_i$ e da transcondutância g_{mi} deve ser feito no ponto de polarização nominal do circuito, e pode ser estimada como a resistência equivalente na saída no modelo de pequeno sinal. A fim de reduzir o ruído referenciado na saída, os transistores podem ser feitos de dimensões maiores e/ou a resistência de saída do circuito pode ser diminuída. A primeira coisa é mais desejável tanto para o ruído como para o *mismatch*, ao contrário da segunda que implica num circuito mais sensível ante variações da carga.

3.2 Projeto semente e migração processo

No esquema de otimização proposto na seção 2.2, o projetista precisa definir os valores f_w e f_b , os quais representam referências dos piores e melhores resultados por especificação, respetivamente, na topologia escolhida e no processo de fabricação no qual vai ser desenvolvida. Os valores f_w e f_b vão avaliar quantitativamente o conjunto de especificações obtido ao longo de cada iteração do processo de otimização. Um conjunto de bons valores para cada uma das especificações geralmente já foi obtido por derivação analítica, no mesmo ou em outro processo no qual se requer implementar o circuito. Por outro lado, o conjunto de valores ruins por especificação pode ficar a critério do projetista, e vai ser relaxado ou estreitado conforme à importância das especificações e os compromissos entre elas. Assim, para o caso aqui exposto e com o fim de fazer uma boa comparativa, os valores das especificações de referência f_b , correspondem aos estabelecidos em [20] e mostrados na primeira linha da Tabela 3.2. Com um ponto inicial aleatório, mas factível, estes valores de especificações guiam o *Seeder* no dimensionamento de uma nova fonte de referência, com o nome projeto (A). É destacável a obtenção de um melhor conjunto de especificações de referência do que aquele especificado em [20]. O consumo de potência, por exemplo, foi reduzido em 43% em conjunto com uma diminuição de 31% na ocupação de área. No entanto teve-se uma diminuição nas especificações relacionadas com a resposta ante variações da fonte nas frequências maiores,

Tabela 3.2: Valores de desempenho esperados e obtidos da fonte de referência da Figura 3.1.

Especificações	V_{REF} [mV]	TC [$\mu V/^{\circ}C$]	V_{DDmin} [V]	Potência [μW]	LR [mV/V]	$PSRR$ [dB]	Área [mm ²] ⁽¹⁾	Ruído [$\mu V/\sqrt{Hz}$] ⁽²⁾	Tempo [min] ⁽³⁾
Em [20]	177,3	7,4	0,90	3,24	4,45	42,9	0,0223	2,9	— — —
(A)	177,1	5,81	0,94	1,82	5,81	42,5	0,0154	3,1	31
(B)	176,5	10,1	1,01	3,86	1,18	37,1	0,0323	0,7	46
(C)	176,4	9,3	0,99	3,03	0,91	36,1	0,0245	0,6	21
Projeto (A): Obtido com o <i>Seeder</i> baseado nas especificações de [20] (AMS 0,35 μm). Projeto (B): Obtido com o <i>Seeder</i> baseado nas especificações do projeto (A) (XFAB 0,18 μm). Projeto (C): Obtido com o <i>Seeder</i> baseado nas especificações e no dimensionamento do projeto (A) (XFAB 0,18 μm). ⁽¹⁾ Aproximado como : $\sum_{i=1}^m W_i L_i$. ⁽²⁾ Medido a 1Hz. ⁽³⁾ Obtido em uma máquina Linux com processador Pentium Dual-Core de 2GHz e memória de 4GB.									

aonde é evidenciada uma pequena diminuição do $PSRR$ de aproximadamente 0,4dB, sendo insignificante ante o possível erro do modelo e a característica aleatória própria do processo.

Entretanto, a baixas frequências, a especificação da regulação de linha foi melhorada ligeiramente. Na migração do processo para XFAB 0,18 μm , é possível avaliar duas coisas: o conjunto de especificações de desempenho no novo processo sob a mesma topologia e a vantagem quantitativa e em tempo de computação da migração do processo usando o *Seeder*. A primeira foi avaliada com o projeto de nome (B), o qual foi obtido com o *Seeder* partindo de uma semente aleatória e com a finalidade de dar uma exploração inicial dos valores que podem ser atingidos com o processo XFAB 0,18 μm . A Tabela 3.2 mostra como o coeficiente térmico, a potência, o $PSRR$ e a área foram degradados no novo processo. Além disso, o tempo conjunto de simulação e de otimização foi incrementado em 48%, o qual mostrou um incremento na complexidade de simulação proporcional à redução de canal e ratifica o uso das ferramentas de projeto analógico assistido para as novas tecnologias. No entanto, o projeto (B) mostra um melhoramento de desempenho na regulação da linha, na tensão de V_{DD} mínima e no ruído. Por outro lado, foi obtido o projeto com o nome (C) usando os valores das variáveis obtidas no projeto (A) como semente, para assim avaliar a vantagem no custo computacional e nos valores de desempenho, no caso quando um projeto for previamente desenvolvido em uma tecnologia anterior. A mais destacável foi a obtenção do novo projeto, denominado (C), em um tempo menor ao 60% do obtido no projeto (B), o qual representa que parte do conhecimento de uma topologia pode ser transferida para processos mais novos. Além disso, a maioria das especificações de desempenho do projeto (C) são melhores às obtidas no projeto (B), o qual reforça a ideia do aproveitamento e experiência adquirida nos processos preliminares.

3.3 Otimização Nominal via Programação Geométrica

Obtido um projeto de partida ou projeto semente na tecnologia AMS 0,35 μ m, denominado (A) e com um conjunto de especificações mostradas na Tabela 3.2, um esquema de otimização multiobjetivo usando a Programação Geométrica (PG) é usado. A utilização de PG na otimização nominal do circuito permite chegar em pouco tempo a um ótimo global do problema abordado, o qual está sujeito às restrições de projeto e os modelos dos parâmetros elétricos definidos pelo projetista. A obtenção prévia de uma semente permite uma limitação do espaço de projeto, e portanto pode levar a um decréscimo no tempo de modelagem dos elementos do circuito, tais como transistores, resistores e capacitores. Além disso, reduz a quantidade de iterações necessárias para obter o ótimo global em conjunto com o erro da modelagem. O programa geométrico multi objetivo é mostrado na Tabela 3.3. A função objetivo é construída a partir de três vetores denominados $\mathbf{s}$, $\mathbf{v}$ e $\mathbf{u}$, os quais representam fatores de ponderação de custo para obter um coeficiente térmico, um conjunto de especificações ótimas e uma área mínima, respectivamente. No entanto, a função objetivo na Programação Geométrica precisa ser uma função escalar, fato que leva a implementar uma transformação matemática do domínio vetorial para o escalar. Assim, para avaliar e depois minimizar em forma escalar o desvio do valor ótimo das funções de desempenho, é usada a norma euclidiana. Em problemas com funções objetivo tipo *min-max* relacionados com otimizações do pior caso, a norma infinita é comumente usada [28].

Para a otimização multi-objetivo da potência, a área, a regulação de linha e o *PSRR*, é usado o princípio de melhor esforço ou *best effort* definido na seção 2.4. Para isto, são executados separadamente quatro programas geométricos (melhor potência, melhor área, melhor resposta às variações na alimentação, e melhor frequência de corte do *PSRR*), cada um dos quais otimiza só uma função desempenho, mantendo restrições de valores do pior caso para as demais especificações. Assim são obtidos quatro valores ótimos por especificações: potência ótima, área ótima, regulação de linha ótima e *PSRR* ótimo. Com estes valores ótimos globais por especificação, é construída uma função multiobjetivo, a qual leva em conta através do vetor $\mathbf{v}$ as ponderações por especificação do custo de obter um conjunto ótimo de especificações. A tensão de referência é estabelecida através do parâmetro V_{REF0} , e para o melhoramento do coeficiente térmico são definidas as duas primeiras restrições, nas quais o programa geométrico tenta levar as variáveis s_1 e s_2 ao valor de um, para assim igualar as tensões de referência nas temperaturas dos extremos do intervalo em análise (-25°C , 125°C) ao valor do parâmetro de tensão fornecido V_{REF0} . De maneira similar, especificações como a potência, a regulação de linha e o *PSRR* precisam de uma análise nas duas temperaturas das extremidades do intervalo.

Tabela 3.3: Esquema de otimização multi objetivo da fonte de referência da Figura 3.1

Minimizar		
$\underbrace{\ \mathbf{s}\ }_{\text{Coeficiente térmico}}$	+	$\underbrace{\ \mathbf{v}\ }_{\text{Desempenho}} + \underbrace{\ \mathbf{u}\ }_{\text{Área}}$
Sujeito a:		
$V_{REF-25^{\circ}C} = s_1 V_{REF0}$ $V_{REF125^{\circ}C} = s_2 V_{REF0}$ $(I_{21} + I_{22} + I_{23} + I_{24} + I_C + I_P) _{-25^{\circ}C} V_{DD} \leq v_1 \cdot P_{Smin-25^{\circ}C}$ $(I_{21} + I_{22} + I_{23} + I_{24} + I_C + I_P) _{125^{\circ}C} V_{DD} \leq v_2 \cdot P_{Smin125^{\circ}C}$ $(W_p R_T g_{ds12}) / (W_{22} g_{mt12} R_P L R_{min}) _{-25^{\circ}C} \leq v_3$ $(W_p R_T g_{ds12}) / (W_{22} g_{mt12} R_P L R_{min}) _{125^{\circ}C} \leq v_4$ $g_{m11}^{-1} \cdot 2\pi \cdot (C_{gd11} + C_{gs11} + C_{db21} + 2C_{gd12} + C_{db11}) _{-25^{\circ}C} f_{cmax} \leq v_7$ $g_{m11}^{-1} \cdot 2\pi \cdot (C_{gd11} + C_{gs11} + C_{db21} + 2C_{gd12} + C_{db11}) _{125^{\circ}C} f_{cmax} \leq v_7$ $1, 1(W_{11}/W_{12}) \leq 1$ $(W_{12}/W_{11}) \leq 30$ $\mathbf{a}_{min} = \mathbf{u} \cdot [W_1 L_1, W_2 L_2 \dots W_n L_n]$ $W_i \leq W_{max}, \quad W_i \geq W_{min} \quad \forall i \in \mathcal{E}$ $L_i \leq L_{max}, \quad L_i \geq L_{min}$ $s_1 \geq 1, s_2 \geq 1, v_j \geq 1, u_i \geq 1 \quad i = 1, \dots, n \quad j = 1, \dots, p$ $k_{i_{min}} \leq k \leq k_{i_{max}}$ $V_X = a_i k_i^{b_i} V_A$ $V_B = k_i V_A$ $I_X = a_i k_i^{b_i} I_A$ $I_B = k_i I_A$		

Para o caso da otimização da potência, esta é expressada em função das correntes que saem da fonte de alimentação V_{DD} nas duas temperaturas. Por outro lado, a regulação de linha aproximada pela expressão na equação (3.17), tem uma forma posinomial, a qual pode ser diretamente implementada em PG, resultando nas duas expressões mostradas na tabela. Após, o $PSRR$ é indiretamente otimizado usando a derivação para maximizar com *best-effort* a expressão do polo de primeira ordem, aproximada na equação (3.18), na sua forma original não corresponde a uma forma posinomial, pois seu numerador é uma composição de somas $g_{m11} + g_{ds21} + g_{ds11}$ do tipo posinomial, as quais não são suportadas pela PG. No entanto, é possível minimizar indiretamente a relação $f_{cmax}/f_c(\mathbf{x})$ definindo-a como uma restrição tipo desigualdade da maneira que pode ser vista na Tabela 3.3. Além disso, declarando novas restrições nos comprimentos mínimos dos transistores M_{11} e M_{21} pode-se garantir que as transcondutâncias de dreno fonte g_{ds21} e g_{ds11} sejam adequadas para a obtenção de uma boa rejeição das variações na fonte, comportamento previsto da equação (A.10). Na obtenção de uma semente para o projeto da fonte de tensão, foram definidos diferentes limites inferiores para os comprimentos do transistor, obtendo um valor adequado de $PSRR$ em 1Hz acima dos

42dB para comprimentos maiores a $3\mu m$. Assim, a expressão do $PSRR$, a qual na realidade foi indiretamente otimizada via PG em função da magnitude e do polo dominante da resposta $\partial V_{DD}/\partial V_{REF}$. A análise do comportamento térmico do bloco $PTAT$ estabeleceu que para garantir o seu comportamento proporcional, precisa-se manter a desigualdade da equação (3.7), a qual está incluída na Tabela 3.3 com um limite inferior para a proporção W_{12}/W_{11} ao valor de 1, 1. Adicionalmente, foi demonstrado através de simulações em [20] que valores altos da relação W_{12}/W_{11} produzem uma degradação na linearidade do comportamento $PTAT$, influenciando portanto o comportamento térmico da fonte de tensão. Ao lado disto, a área mínima requerida no circuito é restringida a valores fatíveis, os quais cumprem os requerimentos de *mismatch* e ruído de baixa frequência definidos por meio da restrição tipo igualdade mostrada na Tabela 3.3. Finalmente, são definidas as restrições das dimensões mínimas e máximas, de acordo com o processo de fabricação, e restrições para as leis de Kirchhoff usando a estratégia proposta na Seção 2.6.1. Além disso é importante destacar a definição dos modelos para as correntes, as transcondutâncias e capacitâncias no transistor em conjunto com os modelos dos resistores integrados, os quais foram todos definidos como modelos monomiais, pois tiram vantagem do baixo tempo de cálculo, no entanto sacrificam a precisão dos resultados.

Na Tabela 3.4 são comparados os resultados obtidos em [20] e mostrados na primeira fila, com aqueles obtidos na Otimização Nominal via PG. A segunda fila, nomeada PG, contém os resultados estimados usando os modelos de Programação Geométrica para cada uma das especificações. É notória a similaridade entre os valores de PG com aqueles obtidos via simulação *Cadence*, os quais são mostrados na terceira fila da Tabela 3.4. Isto quer dizer que as suposições feitas na modelagem das funções de desempenho da fonte de referência foram boas, e no marco atual não é necessário usar modelos mais complexos de tipo posinomial nem aqueles definidos por segmentos. Uma indagação aos valores de desempenho obtidos com PG e comparados com aqueles obtidos em [20], leva a determinar a obtenção de um melhor conjunto de especificações, o qual confirma o benefício na obtenção de ótimos globais da Programação Geométrica. A única especificação piorada com respeito aos resultados em [20] corresponde à área dos circuitos fabricados, tendo incrementado em 50%. Uma parte deste incremento corresponde ao circuito de *start-up*, o qual foi incluído em nossa estimativa de área e para o caso em [20], foi isolado do *core* da fonte de referência. Por outro lado, a melhoria na potência tem um preço na área do circuito, pois ela representa valores de resistência maiores. A aproximação do coeficiente térmico em PG não foi incluída, pois resultou ser uma estimativa pouco confiável e um parâmetro de difícil otimização via PG². Assim, o projeto obtido é logo re-ajustado usando

²Os erros relativos de modelagem dos parâmetros elétricos via PG atingem em valor médio 0,5%, o qual representa para a tensão de referência uma precisão de $\pm 5mV/^{\circ}C$ no seu coeficiente térmico.

Tabela 3.4: Resultados da Otimização Nominal da fonte de referência da Figura 3.1 em AMS $0,35\mu m$ usando PG.

Especificações	Potência [μW]	Área [mm^2]	LR [mV/V]	PSRR [dB]	f_c [kHz]	TC [$\mu V/^{\circ}C$]	Ruído [$\mu V/\sqrt{Hz}$]
Em [20]	3,2	0,0223	4,45	42,9	— — — —	7,75	1,73
PG	2,92	0,009 ^(a)	3,49	46,16	12,33	— — — —	— — — —
Cadence	2,94	0,033 ^(b)	4,39	44,74	5,81	6,96	1,68

^(a) Valor da somatória das área das portas dos transistores.

^(b) Área total do *core* fabricado.

^(c) Especificações obtidas para uma tensão de referência de 177,6 [mV].

MATLAB para garantir um adequado coeficiente térmico, sendo só mudado neste procedimento as variáveis cruciais para o comportamento térmico do circuito: W_P , W_C e L_{RT} .

O comportamento térmico da tensão de referência V_{REF} ao longo de uma faixa de temperatura de $150^{\circ}C$ correspondente ao intervalo $(-25^{\circ}C, 125^{\circ}C)$ pode ser visto na Figura 3.2(a). A variação máxima nesta faixa de temperatura é de $1mV$, sendo seu coeficiente térmico de $6,96\mu V/^{\circ}C$, ou $39ppm/^{\circ}C$. Adicionalmente, o valor de V_{REF} para as temperaturas dos extremos $(-25^{\circ}C$ e $125^{\circ}C)$ são iguais e a curva tem sua região de menor inclinação perto da temperatura ambiente, comportamento desejado para as fontes de referência. Por outro lado, a resposta em frequência da rejeição das variações da fonte ou $PSRR$ é mostrada na Figura 3.2(b). Em baixas frequências apresenta um valor de aproximadamente $47dB$ e sua frequência de corte é de aproximadamente $3kHz$. O comportamento do transistor CMOS polarizado em sub-limiar e com valores grandes de canal geralmente apresenta um bom ganho em DC e

Figura 3.2: (a) Comportamento térmico da tensão V_{REF} e, (b) resposta em frequência do $PSRR$ para a fonte de referência otimizada usando PG.

um bom desempenho de ruído *flicker*, sendo este mínimo. No entanto, o *PSRR* é degradado conforme o consumo de potência é diminuído, sendo esta especificação crítica neste tipo de fontes de referência [32].

3.4 Otimização multi-objetivo e curvas de Pareto

Em qualquer esquema de otimização, quando se tem várias funções objetivo ou funções de desempenho no contexto dos circuitos analógicos, é desejável estabelecer relações entre as especificações concorrentes, para assim definir por meio de curvas de Pareto os *tradeoffs* do respectivo circuito. No entanto, em muitos métodos de otimização, a obtenção das curvas de *tradeoff* ou curvas de Pareto implica um elevado custo computacional, sendo esta uma tarefa de difícil execução, a qual muitas vezes não pode ser efetuada durante o esboço e definição das especificações do circuito. Entretanto não corresponde no caso da Programação Geométrica, através da qual um ótimo global pode ser obtido com um baixo custo computacional. O carácter de ótimo global é bem importante neste âmbito, porque implica que para cada ponto na curva de Pareto teve-se só um programa geométrico para ser resolvido.

O conceito de otimização multiobjetivo nós leva além da obtenção das curvas de Pareto, aos melhores valores por especificação que podem ser atingidos num circuito. No caso da fonte de referência, são levados em conta para a otimização multi-objetivo quatro especificações: potência, área, regulação de linha (*LR*) e frequência de corte do *PSRR* (f_c). Assim, fazendo uso da estrutura de obtenção dos ótimos por especificação proposta na equação (2.10), são estabelecidos os melhores valores nas quatro especificações anteriormente nomeadas, sendo estes valores incluídos na Tabela 3.5. A melhor potência no circuito é obtida à custa de um maior consumo de área e um incremento no ruído. Isto é, para garantir uma baixa potência é necessária a implementação de resistores de valores altos, fato que prejudica o ruído do circuito. Entretanto, o pior desempenho na regulação de linha foi obtido para este caso, sendo principalmente originado pelo aumento no valor da resistência R_T como pode ser visto da equação (3.17). A obtenção da melhor área leva a um incremento no consumo de potência do circuito e uma degradação de sua regulação de linha. O primeiro é originado pelo decremento nos valores das resistências, situação que gera um aumento nos valores nominais das correntes para garantir a tensão de referência desejada. O segundo é devido ao decremento nos comprimentos de transistores M_{11} e M_{12} , circunstância que origina um incremento nas transcondutâncias de dreno-fonte g_{ds} e produz assim um incremento na regulação de linha estimada em (3.17). De maneira contrária, a melhor regulação de linha produz um incremento na área do circuito. Além disso, leva a um incremento na sua potência, pois tenta-se reduzir

Tabela 3.5: Valores ótimos por especificação, obtidos via Programação Geométrica (PG)

Melhor Especificação		Potência [μW]	Área [mm^2]	LR [mV/V]	PSRR [dB]	TC [$\mu V/^{\circ}C$]	Ruído [$\mu V/\sqrt{Hz}$]
Potência	PG	1,59	0,027	11,18	39,17	-----	-----
	Hspice	1,69	0,028	14,12	43,41	7,88	7,42
Área	PG	3,67	0,003	13,18	37,17	-----	-----
	Hspice	3,72	0,004	8,91	44,03	6,86	2,57
LR	PG	5,27	0,026	5,60	41,17	-----	-----
	Hspice	4,58	0,026	2,23	44,41	7,08	0,92
f_c	f_c	2,11	0,007	7,3	40,72	-----	-----
	Hspice	2,06	0,007	11,1	43,41	9,02	4,03

a resistência R_T e incrementar a transcondutância g_{m12} à custa do incremento na potência. Finalmente, a melhor frequência de corte f_c para o PSRR envolveu um decremento na área, comportamento que pode ser inferido da equação (3.19), a qual estima o polo dominante desta resposta. Para sua maximização, o programa geométrico leva as dimensões do bloco PTAT a seus mínimos valores possíveis, decrementando as capacitâncias inerentes a cada transistor.

Por outro lado, a Figura 3.3(a) e 3.3(b) correspondem às curvas de Pareto para a potência em relação à área e ruído em relação à área, respectivamente, da fonte tratada. Para o caso da curva de Pareto que relaciona a potência com a área, é visto como estas duas especificações exibem uma dependência inversamente proporcional. Um aumento da área produz um decremento da tensão porta-fonte V_{GS} e por conseguinte uma diminuição exponencial da corrente I_D . Além disso, valores de resistência altos, os quais ocupam uma maior área, garantem que a tensão

Figura 3.3: Traço da curva de Pareto para: (a) Potência em função da Área, e (b) Ruído em função da Área.

de referência seja mantida apesar da redução nas correntes. A Figura 3.3(a) mostra três pontos que estabelecem em resumo os compromissos de área e potência: valor máximo da área, mínimo de potência e mínimo de área, que podem ser atingidos com as restrições de projeto estabelecidas no programa geométrico. A curva de Pareto do ruído em função da área apresenta um comportamento interessante; Para valores de área baixos, o termo correspondente ao ruído flicker da expressão (3.21) torna-se dominante com respeito ao ruído térmico e vai diminuindo conforme a área é reduzida. No entanto, quando a área ocupada alcança um valor de $12000\mu m^2$ aproximadamente, o termo do ruído térmico da expressão (3.21) começa a ser dominante e impulsiona um aumento do ruído, amplamente relacionado com o incremento do valor dos resistores que fazem parte da fonte. Assim, é visto a grande utilidade dos gráficos de Pareto no estabelecimento dos compromissos entre as especificações e seus limites, levando a um melhor entendimento da topologia e o processo tecnológico usados no circuito.

3.5 Otimização do Mismatch e ruído flicker

Na seção 2.5 foram analisadas duas especificações de natureza não determinística e relacionadas com o consumo de área do dispositivo: o mismatch e o ruído flicker. Como foi visto, as duas especificações apresentam modelos semelhantes, no entanto em diferentes domínios: o espacial para o mismatch e o temporal para o ruído flicker. Avaliar dois ou mais processos de fabricação sob estas especificações tanto não determinísticas como as determinísticas, representa uma tarefa importante no tempo de introdução do dispositivo no mercado, pois pode ser determinante na escolha de seu processo de fabricação, sua topologia e até ser determinante na arquitetura do sistema. Nesse sentido o Seeder representa uma vital ajuda na rápida geração de um ponto funcional e de especificações adequadas, do qual vai depender a análise de variabilidade e ruído. Por outro lado, quer-se determinar se um incremento na área dos dispositivos originais é a melhor solução, ou simplesmente esta área a mais pode ser usada para a colocação de elementos redundantes e/ou efetuar modificações sutis à topologia inicialmente adotada.

3.5.1 Análise da influência do processo no mismatch

Os projetos nominais (A) e (C) obtidos através do Seeder e com as especificações mostradas na Tabela 3.2 são analisados para a obtenção dos valores mínimos de área, os quais vão garantir os requerimentos de aceitabilidade em nível de mismatch e ruído flicker expostos na Tabela 3.6. Primeiro é efetuada uma análise de sensibilidade, o qual muda a corrente do i -ésimo elemento em 1% e mede a variação da j -ésima função de desempenho f_j , para assim aproximar por

Tabela 3.6: Valores de área obtidos sob requerimentos de *mismatch* e ruído por especificação.

Especificações		Potência	TC	V_{REF}	LR	PSRR	Ruído	Area total
Aceitabilidade (σ_j)		40 [nW]	0,5 [$\mu V/^{\circ}C$]	1,2[mV]	0,001[mV/V]	0,5[dB]	2,5[$\mu V/\sqrt{Hz}$]	[μm^2]
Consumo de Área [μm^2]	AMS 0,35 μm	143	1012	3452	488	348	1810	3452
	XFAB 0,18 μm	1405	2494	2139	259	618	994	2494
Consumo de Área [%]	AMS 0,35 μm	1,9	13,9	47,6	6,7	4,8	24,9	— — —
	XFAB 0,18 μm	17,8	31,5	27	3,3	7,8	12,6	— — —

diferenças finitas a resposta $\partial f_j / \partial i_i$. O cálculo das sensibilidades permite construir a matriz em (2.13), e portanto estimar o consumo de área mínima que garante os requisitos de *mismatch* e ruído³. Na Tabela 3.6 são compilados os resultados de área mínima para cada uma das 6 especificações definidas inicialmente e para cada um dos processos analisados (AMS 0,35 μm e XFAB 0,18 μm). As especificações de aceitabilidade, correspondentes aos desvios padrão das funções de desempenho (σ_{f_j}), foram determinadas para ser menores do que aquelas obtidas numa análise Monte Carlo dos projetos sementes (A) e (C), respetivamente. Pode ser visto como o consumo de área total é maior no processo de fabricação AMS 0,35 μm com respeito ao processo XFAB 0,18 μm , sendo isto explicado pelo fato de que quantitativamente os parâmetros de *mismatch* do modelo de Pelgrom proposto em [18] e levados em conta (A_{V_i} e A_R), são maiores no caso de AMS. Isto mostra que com os mesmos requerimentos de variabilidade e o mesmo consumo de área, projetos analógicos em XFAB possivelmente exibem melhor rendimento comparados com aqueles feitos em AMS, quando só uma análise de *mismatch* seja levada em conta. Por enquanto, só pode ser concluído que XFAB resulta mais adequado para nosso caso, onde se obteve uma área 38% menor com respeito a AMS mantendo os mesmos requerimentos de aceitabilidade. Embora o comprimento mínimo do canal seja menor no caso do processo XFAB 0,18 μm , parte do decremento na área é atribuído à diminuição do parâmetro A_{V_i} conforme o comprimento é reduzido nos novos processos de fabricação [33]. Analisando o consumo de área por especificação, é possível determinar as especificações críticas com respeito à variabilidade. Na Figura 3.4(a) é mostrada a porcentagem da contribuição ao total por bloco, tanto para o *mismatch* como para o ruído. A fonte de tensão é particionada em três blocos: PTAT ($M_{11}, M_{12}, M_{21}, M_{22}, R_P$), CTAT ($M_{13}, M_{14}, M_{23}, M_{24}, R_C$) e o estágio final (M_P, M_C, R_T). Desta Figura, pode ser inferido como os dois processos são semelhantes no comportamento da variabilidade por especificação, pois suas contribuições por blocos são bastante semelhantes. No entanto, uma das coisas mais notáveis é ver a porcentagem de influência ao *mismatch* e o ruído que tem o bloco PTAT, sendo em todas as especificações um valor maior a 50% de contribuição e chegando a um valor máximo acima de 90%. Isto

³Para implementações futuras a variação da corrente precisa ser uma função dependente da resposta $\partial f_j / \partial i_i$, tornando-se a aproximação por diferenças finitas um processo iterativo.

Figura 3.4: Contribuição ao *mismatch* e o ruído: (a) Por bloco; (b) Por especificação.

demostra a alta sensibilidade do bloco *PTAT* ante as variações do processo e a importância do projeto usando metodologias para fabricação neste tipo de circuitos. O comportamento por especificações da Figura 3.4(b) evidenciou um alto impacto das variações de processo na tensão de referência e seu comportamento térmico, o qual significa que no caso de *AMS* um 60% da variação global é devida à tensão de referência e ao coeficiente térmico. Em contrapartida é analisado o comportamento da variabilidade no domínio do tempo: o ruído. Na distribuição das variações por especificação amostrada na Figura 3.4(b) uma contribuição próxima ao 25% é observada para o ruído no processo *AMS* em contraste com uma de 10% no caso do *XFAB*. Este comportamento é explicado pelos valores característicos do ruído (K_F e A_F), os quais são maiores para o caso do processo de *AMS* 0,35 μ m. Usando os dados de área mínima é possível

redistribuir a área nos blocos, para assim obter um projeto mais robusto e com o menor consumo de área. Além disso, é possível definir restrições num esquema de otimização convexa do tipo Programação Geométrica, do mesmo jeito como foi definido na seção 2.5.

3.5.2 Modificando as restrições de área

A obtenção das áreas mínimas para assegurar o cumprimento das restrições de aceitabilidade são inseridas como o vetor $\mathbf{a}_{min}$ dentro do esquema de otimização previamente definido na Tabela 3.3. Os resultados da otimização tanto para o desempenho como para o rendimento para o processo AMS 0,35 μm são apresentados na Tabela 3.7. Para estimar o rendimento, o circuito obtido via PG é avaliado estatisticamente por meio de simulações de Monte Carlo usando o método de *Latin Hypercube Sampling (LHS)*⁴ com 2000 amostras. A escolha da implementação deste número de amostras permite uma resolução para o rendimento de 0,05% e um erro aproximado do desvio padrão σ de $\sigma/\sqrt{2000}$, equivalente ao 2,2% deste. O benefício no uso de *LHS* sobre o tradicional Montecarlo é a obtenção com uma maior probabilidade de eventos raros, os quais permitem avaliar rendimentos acima dos 3σ , sem precisar de um alto número de amostras. Lembre-se do que uma simulação típica de Monte Carlo, extraí pontos diretamente da distribuição da variação de processo. O problema é que muitas amostras são necessárias para o fim de obter eventos raros no projeto. A primeira fila mostra a média estatística para cada uma das funções de desempenho, bastante semelhante ao caso da simulação nominal. O efeito das variações no circuito é discriminado em dos tipos: variações próprias do processo de fabricação e aquelas devidas a *mismatch*. O objetivo desta diferenciação é indagar a natureza da pior queda no rendimento do circuito, para assim propor uma estratégia de melhoramento do rendimento. A variação global do circuito para uma determinada especificação σ_{total} , devida conjuntamente aos desvios nos parâmetros de processo e *mismatch* e assumindo variações aleatórias Gaussianas pode ser aproximado como:

$$\sigma_{total} \simeq \sqrt{\sigma_{proc}^2 + \sigma_{mis}^2} \quad (3.22)$$

sendo σ_{proc} o desvio padrão devido às variações de processo, e σ_{mis} o desvio padrão causado pelo *mismatch* entre os dispositivos, os dois para uma determinada especificação. É possível avaliar a precisão da equação em (3.22), fazendo o cálculo e comparando-o com os desvios padrão da fila nomeada como *Mism. + Proc.*, os quais correspondem às estimativas obtidas via simulação Monte Carlo. Por outro lado, os valores de rendimento estimados na Tabela 3.7 são

⁴*LHS* é um método estatístico para gerar uma distribuição de coleções plausíveis dos valores de uma distribuição multidimensional.

calculados com base nas especificações de aceitabilidade definidas na Tabela 3.6. O rendimento para todos os casos é calculado levando em conta os desvios positivos e negativos, mesmo se fossem funções a minimizar e a maximizar, as quais apresentam perda de rendimento com desvios somente positivos e negativos, respectivamente. O rendimento total do projeto nominal obtido via PG corresponde a 42,85%, assim mais da metade dos circuitos fabricados terão seus valores de especificações fora dos limites estabelecidos ao início do projeto. Quantitativamente, as maiores perdas de rendimento para o projeto nominal são causadas pelas variações de processo. A tensão de referência é a especificação de desempenho mais crítica em relação ao rendimento, apresentando um rendimento de 54,20% no projeto nominal. Para o caso do projeto otimizado usando PG e definindo com restrições de área mínima para *mismatch*, o rendimento total não foi melhorado consideravelmente. Uma explicação disto é o fato de que as variações de processo sendo muito maiores do que aquelas devidas a *mismatch*, definem a variância global do circuito. Assim, quando $\sigma_{proc} \gg \sigma_{mism}$, o desvio padrão σ_{total} vai tender ao valor do desvio padrão σ_{proc} . Embora esta seja a tendência do comportamento do circuito, a Tabela 3.7 mostra como o rendimento levando em conta apenas *mismatch* foi melhorado de 75,35% para 92,05%. Esta melhora de 16,70% representou um aumento na área de $8800(\mu m)^2$ para $13066(\mu m)^2$, ou seja 32%. O desvio padrão da especificação considerada a mais crítica, a tensão de referência V_{REF} , foi diminuído de 2,73mV para 1,32mV, valor que está perto de aquele definido nas restrições de aceitabilidade, e que corresponde a 1,2mV. Isto quer dizer que a estratégia proposta na seção 2.5 permite obter uma boa estimativa do desvio padrão devido ao *mismatch* para cada uma das funções de desempenho, além de decrementar seu valor a um desejado. Entretanto, o coeficiente térmico TC manteve seu rendimento em relação ao projeto nominal, embora o coeficiente térmico foi reduzido e a especificação de aceitabilidade de $0,5\mu V/^{\circ}C$ é muito mais crítica para um coeficiente térmico de $7,86\mu V/^{\circ}C$ do que para um de $8,37\mu V/^{\circ}C$. Nestes casos resulta bem melhor definir as especificações de aceitabilidade como uma relação normalizada entre o desvio padrão e o valor médio: $\sigma_{f_j}/\overline{f_j}$. Uma melhoria no valor nominal da regulação de linha LR foi obtida, a qual está relacionada com o decremento do efeito do *mismatch* e a leve degradação apresentada pelo $PSRR$, pois o incremento na área e, portanto, o incremento nas capacitâncias inerentes dos transistores, produz um deslocamento para baixas frequências desta resposta. Finalmente é destacado como o rendimento final do circuito está sujeito ao pior rendimento por especificação, sendo no melhor dos casos o rendimento total igual ao pior por especificação.

Figura 3.5: Histograma do projeto nominal e o otimizado para *Mismatch*: (a) Tensão de referência V_{REF} ; (b) Coeficiente Térmico TC .

Na Figura 3.5(a) e 3.5(b) são exibidos os histogramas da tensão de referência V_{REF} e do coeficiente térmico (TC) para o caso nominal e o otimizado. O melhoramento do comportamento de V_{REF} ante as variações de processo é evidente, sendo sua distribuição de probabilidade estreitada com respeito à média. Pode-se dizer que para o caso otimizado, a probabilidade de obter uma tensão de referência com uma variação de $\pm 0,9mV$ é de aproximadamente 0,47, em contraste com 0,24 para o caso nominal, como é notado da distribuição estatística do histograma da tensão de referência. Entretanto, para o caso do coeficiente térmico (TC) teve-se uma leve melhora, sendo garantido um TC menor a $7,5\mu V/^{\circ}C$ para mais da metade das amostras.

3.5.3 Modificando a topologia

Uma outra maneira de modificar a área do circuito é mudar a topologia de certos sub-blocos, destinando assim mais área para novos elementos no dispositivo que possam compensar as variações de processo e *mismatch*. Para o caso da fonte dada, uma das desvantagens da implementação de espelhos de corrente usando transistores polarizados em sub-limiar é sua alta sensibilidade às variações da fabricação e o casamento dos dispositivos, o qual prejudica o desempenho e o rendimento dos dispositivos que dependem da alimentação desta referência de corrente. A topologia da Figura 3.1, proposta em [20], garante tensões de alimentação menores a 1V ao preço de manter todos os transistores em sub-limiar. Embora esta seja uma boa estratégia para a diminuição do consumo de potência, pode não resultar adequada para o projeto voltado a fabricação e comercialização do dispositivo. Foi explicado na seção 3.5.1 como o bloco $PTAT$ precisa de um projeto rigoroso para garantir os margens de variabilidade

Figura 3.6: Fonte referência, usando um cascode como espelho de corrente no bloco *PTAT*.

estabelecidos. No entanto, o espelho de corrente conformado pelos transistores M_{21} e M_{22} resulta altamente sensível e pode gerar degradação do comportamento térmico da corrente *PTAT*, da qual dependem os demais blocos do circuito: *CTAT* e estágio final. Assim, o espelho de corrente é mudado para um tipo cascode, da maneira que pode ser vista na Figura 3.6. O arranjo em cascode do espelho que replica a componente *PTAT* apresenta dois benefícios: primeiro garante um incremento na resistência de saída levando a um melhor casamento e comportamento ante as variações da tensão de alimentação e reduz o efeito Miller o qual produz uma redução na largura de banda [31]. Esta última leva a um melhor comportamento do *PSRR* em altas frequências. No entanto, uma desvantagem do cascode é que necessita um aumento na tensão nominal de alimentação para assegurar uma adequada polarização dos transistores.

Desta maneira, o circuito da Figura 3.6 é otimizado nominalmente usando o *Seeder* para atingir o melhor conjunto de especificações. Este processo leva à obtenção de um circuito com os resultados de desempenho e rendimento mostrados na Tabela 3.8, levando 23 minutos computacionais na execução do esquema de otimização numa máquina com as características definidas na Tabela 3.2. Apesar do aumento na tensão de alimentação V_{DD} de 100mV para garantir uma apropriada polarização dos transistores, o circuito com cascode apresenta uma melhoria no consumo de potência, sendo esta reduzida 10% aproximadamente. Outro destaque importante é o melhoramento do coeficiente térmico, o qual atinge um valor de $5,85\mu V/^{\circ}C$, o melhor obtido neste trabalho. Tem-se uma correlação entre o comportamento altamente linear da tensão de referência V_{REF} e a implementação do espelho cascode no bloco *PTAT*? A resposta a esta pergunta é SIM. No espelho cascode, a resistência de saída vista pelo dreno do transistor M_{12} e aquela vista pelo dreno de M_{11} apresentam valores bastante semelhantes e maiores do

que um espelho de corrente comum. Para o caso do espelho típico usado na topologia da Figura 3.1, sua resistência de saída vista do dreno de M_{21} corresponde a $1/g_{ds21}$, enquanto à vista do dreno de M_{22} é aproximadamente $1/g_{m22}$. Esta assimetria degrada o coeficiente térmico, pois os transistores M_{11} e M_{12} vão apresentar diferentes tensões de dreno-fonte V_{DS} e, portanto diferentes componentes não-lineares no comportamento térmico das suas correntes [34]. Este fato pode ser demonstrado com a expressão da corrente de dreno I_D em função da tensão de porta-fonte V_{GS} e dreno fonte V_{DS} para um transistor MOS polarizado em sub-limiar levando em conta o efeito de modulação de canal, a qual é da forma:

$$I_D = \mu U_T^2 \frac{W}{L} \exp\left(\frac{V_{GS} - V_t}{nV_T}\right) \left[1 - \exp\left(\frac{-V_{DS}}{V_T}\right)\right] \quad (3.23)$$

sendo W e L a largura e o comprimento do transistor MOS, V_T a tensão térmica e n é o parâmetro da inclinação em sub-limiar. A influência de I_D com V_{DS} é altamente não linear e resulta crítica para tensões V_{DS} muito acima da tensão térmica V_T . Assim, a resistência de saída do espelho de corrente tipo cascode, além de permitir uma melhor resposta em frequência ante as variações de tensão na alimentação, decrementa o efeito térmico não linear das correntes de dreno I_{D12} e I_{D11} , e em consequência permite um menor coeficiente térmico na tensão de referência da fonte da Figura 3.6. No entanto, para que a afirmação anterior permaneça verdadeira, uma relação apropriada W_{12}/W_{11} deve ser escolhida para garantir uma proximidade nas tensões de dreno-fonte para M_{12} e M_{11} e assim manter a melhora no comportamento térmico com respeito à fonte de referência da Figura 3.1. Geralmente, esta relação não deve ser maior a um limite superior no qual a característica térmica da fonte de referência com espelho cascode não vai apresentar uma melhora considerável em comparação com a fonte típica.

A Tabela 3.8 apresenta uma análise comparativa do rendimento e desempenho da fonte de referência otimizada para *mismatch* com a fonte de referência que usa um espelho cascode. Assim, deseja-se estabelecer o melhor método de redução de *mismatch*, o qual pode ser um aumento dos requerimentos de área ou um aumento no número de transistores. Quantitativamente, a fonte com espelho cascode apresenta uma leve melhoria de rendimento total em relação com aquela previamente otimizada para *mismatch*. Embora o rendimento devido ao *mismatch* não tenha sido melhorado, um pequeno decremento no efeito das variações de processo favorece o rendimento global. A área ocupada pelas portas dos transistores do projeto otimizado para *mismatch* foi de $13066(\mu m)^2$, em contraste com uma área menor ocupada no caso do projeto da fonte com cascode, sendo esta de $8195(\mu m)^2$. Uma redução de 37% na área foi obtida mantendo quase igual o rendimento do circuito. O projetista de circuitos terá que avaliar os benefícios e desvantagens em cada uma das topologias, e até poderá incrementar a área da fonte com espelho cascode a fim de obter valores de rendimento maiores.

Figura 3.7: Histograma para o projeto otimizado para *Mismatch* e para a fonte com espelho cascode: (a) Tensão de referência V_{REF} ; (b) Coeficiente Térmico TC .

A distribuição estatística para a tensão de referência e o coeficiente térmico comparando a fonte de tensão otimizada para *mismatch* e aquela com um espelho cascode é mostrada nas Figuras 3.7(a) e 3.7(b). Notavelmente, a otimização do *mismatch* através da colocação de novos transistores produz melhores resultados tanto do desempenho como do rendimento comparado com a estratégia na qual a área por elemento é restringida e muitos dos casos incrementada. Por exemplo, para a especificação da tensão de referência, a sua ocorrência em torno do valor médio é 10% mais provável para o caso do cascode do que aquele sem ele. Adicionalmente, o coeficiente térmico foi reduzido e suas variações estreitadas sem incremento no valor da área. Aparentemente a tensão de referência com cascode torna-se a melhor escolha para implementar em silício, mas mostra uma desvantagem quando faz parte de um sistema portátil e a tensão de alimentação pode facilmente alcançar valores inferiores ao seu valor nominal.

3.5.4 Layout e considerações de *mismatch*

Os *layouts* das duas fontes de referência projetadas na tecnologia XFAB 0,18 μm e duas projetadas na tecnologia de AMS 0,35 μm podem ser vistos na Figura 3.8 e na Figura 3.9, respectivamente. Para o caso do processo XFAB, correspondente ao *layout* da Figura 3.8, o *core* da esquerda foi dimensionado com o *Seeder* e os valores esperados para cada especificação f_b foram definidos para ser os mesmos daqueles apresentados no artigo [20]. No caso do *core* da direita, foi projetado com Programação Geométrica para obter as melhores especificações de desempenho com restrições de área obtidas com base nos resultados do análise de *mismatch* proposto na seção 2.5. As dimensões do *core* da esquerda são 202 μm x156 μm e para o *core* da direita correspondem a 308 μm x235 μm . O aumento da área para o caso do projeto

Figura 3.8: Layout da fonte de referência gerada pelo *Seeder* e otimizada para *mismatch* fabricada no processo XFAB 0,18 μ m.

otimizado para mínimo *mismatch* com respeito a aquele gerado pelo *Seeder* é de 129%, atribuído essencialmente a três fatos:

- Para o caso do projeto da direita, a otimização do mismatch seguindo a estratégia exposta na seção 2.5 não leva em conta o número de dedos dos transistores, incrementando assim a área mínima requerida para garantir as especificações de aceitabilidade σ_{f_j} .
- A potência foi reduzida para a metade no projeto otimizado para o *mismatch*, produzindo um aumento na área devido a que os valores dos resistores também foram incrementados. Este comportamento pode ser evidenciado do traço da curva de Pareto da potência em função da área, mostrada na Figura 3.3(a).
- Como foi visto na seção 3.5.1, o bloco crítico para *mismatch* corresponde ao gerador *PTAT*, o qual tem a importante função de replicar as correntes para os demais blocos (*CTAT* e o estágio final). Olhando detalhadamente o esquemático da Figura 3.1, é possível reparar como um aumento na área do bloco *PTAT*, implica num aumento direto da área da fonte de referência quando são mantidas as relações de aspecto dos transistores, pois aqueles que espelham a componente proporcional da corrente (M_{23} e M_P) seriam incrementados na mesma razão W/L dos transistores M_{21-22} . Por exemplo, um incremento de duas vezes em uma dimensão crítica para a variabilidade, como é o

Figura 3.9: Comparação dos *layouts* para a fonte de referência otimizada com PG para desempenho (esquerda) e aquela otimizada para *mismatch* (direita) fabricada no processo AMS 0,35 μ m.

comprimento do canal, mantendo a mesma relação de aspecto, implicaria num incremento de 4 vezes o valor da área, que é consideravelmente crítico para muitas implementações. Assim, uma adequada estratégia de otimização de área deve ter por fim o decréscimo da relação de aspecto em conjunto com a área.

As sugestões anteriores foram levadas em conta e um novo método de obtenção das restrições de área mínima foi desenvolvido. Junto com isto, o programa geométrico foi modificado para obter conjuntamente a menor área e relação de aspecto W/L para os transistores da fonte de referência. Assim foi obtido o projeto da direita da Figura 3.9, cujo dimensionamento corresponde ao projeto analisado na seção anterior e denominado projeto otimizado para *mismatch*. O *layout* da esquerda corresponde ao projeto nominal comparado e analisado da mesma maneira. A área total do *core* do circuito nominal é de 215 μ m $\times$ 156 μ m e do circuito otimizado para menor mismatch é de 245 μ m $\times$ 170 μ m, representando um incremento de 24%. O incremento na área consumida pelo *core* do circuito resulta relevante se o *layout* deste é limitado pelo tamanho do *core*, e em caso contrário um incremento da área para uma melhora no rendimento não terá um impacto significativo no consumo global de área do *chip*.

Para levar em conta as variações do processo e *mismatch* no *layout*, os espelhos de corrente da fonte de referência foram desenhados usando a técnica de centróide comum. Para

assegurar um apropriado casamento dos transistores considerados os mais críticos do circuito: M_{11} e M_{12} , o número de dedos de M_{11} preferivelmente tem que ser ímpar e par no caso do transistor M_{12} , de modo que fique um arranjo mais simétrico. Embora este tipo de restrições inteiras não sejam aceitas pela PG, precisam ser definidas para aumentar a correlação entre as variações dos parâmetros. Uma estratégia futura pode incluir um tipo de esquema de programação denominado Programação Inteira, o qual leva em conta variáveis com valores inteiros, circunstância que acontece na definição do número de dedos dos dispositivos. Neste estágio foi visto a necessidade de definir restrições para os números de dedos dos dispositivos as quais levem a um arranjo simétrico do *layout* dos diferentes blocos, em especial o gerador *PTAT*, o qual foi estabelecido previamente como um bloco altamente crítico no processo de projeto para robustez. Outro aspecto importante que não pode ser diretamente levado a implementação, corresponde ao adequado posicionamento e redundância no número de contatos e nas ligações a substrato, para assim manter a alta probabilidade na obtenção de dispositivos, a qual foi previamente otimizada alterando só o dimensionamento e a polarização do circuito.

3.6 Análise do pior caso da fonte de referência

Foi visto na seção 3.5 como as variações de processo eram as maiores causas dos desvios nas funções de desempenho. Apesar de que o *mismatch* já atingiu níveis de rendimento apropriados, é o momento de concentrar o projeto do circuito considerando apenas às variações do processo, temperatura e condições externas, mais comumente conhecidas como variações *PVT*. Assim, precisa-se analisar para cada uma das funções de desempenho definidas, o grau de influência de cada um dos parâmetros de processo de interesse em cada um dos elementos do circuito. À primeira vista o problema parece ser bem complexo e devem ser analisados todos os fatores variáveis e sua natureza no circuito, para assim, em etapas posteriores tentar reduzir a complexidade da análise e portanto do problema de otimização do circuito. A fim de obter o melhor conhecimento do comportamento do processo ante as variações de diferentes tipos, precisa-se conhecer entre outras as seguintes características do circuito:

- O valor do maior desvio ou desvio de pior caso que produz a variação de um único parâmetro de processo ou ambiente sobre um determinado elemento. Precisa-se para isto obter a resposta $\delta f_j(\delta \mathbf{p})$ usando o método das diferenças finitas, tanto para desvios positivos como negativos nos parâmetros.
- Conhecer o sinal ou direção do desvio de parâmetro $\delta \mathbf{p}$ que gera a maior degradação em cada uma das funções de desempenho.

- A distância do pior caso ou *WCD* calculada com base na equação (2.38) e usando como referência os valores nominais.
- A simetria da variação $\delta f_j(\delta \mathbf{p})$ em relação ao parâmetro p_i e denotada como $Sim_{p_i}^{f_j}$, pode ser calculada em simulação como:

$$Sim_{p_i}^{f_j} = \text{sgn}\{\delta f_j(p_1, \dots, p_i + \delta p_i, \dots, p_m)\} \text{sgn}\{\delta f_j(p_1, \dots, p_i - \delta p_i, \dots, p_m)\} \quad (3.24)$$

Se a simetria $Sim_{p_i}^{f_j}$ é igual a 1 tem-se uma simetria par, no caso onde fosse -1 a simetria vai ser impar.

Um resultado da análise das anteriores características é mostrado na Tabela 3.9, onde parâmetros de processo, temperatura e tensão de alimentação estão ordenados com base na pior influência para cada uma das funções de desempenho. Nesta tabela, o *WCD* (*Worst-Case Distance*) é a distância de pior caso definida pela equação (2.38). A fim de facilitar a visibilidade e o estudo da informação obtida na análise de pior caso, foram só levados em conta os cinco parâmetros mais relevantes. Esta suposição resulta válida, visto que as distâncias do pior caso da última fila da Tabela 3.9 correspondem a valores próximos à unidade excluindo o caso do coeficiente térmico. Estatisticamente, o parâmetro de processo com mais ocorrências nesta tabela corresponde à tensão de faixa plana V_{fb} , tendência que é bastante mais crítica em sub-limiar em relação com outras regiões de polarização. Uma coisa interessante a notar corresponde aos parâmetros que afetam mais a tensão de referência, aonde não se tem influência importante das variações das tensão de alimentação e a temperatura.

Sendo as variações por parâmetros individualmente analisadas, é preciso agora levar em conta as variações em todo o conjunto de parâmetros de processo, temperatura e tensão de alimentação, e assim estimar, provavelmente de uma maneira pessimista, os piores casos para cada função de desempenho. A Tabela 3.10 sumariza a efeito do pior caso estimado fazendo uso do método proposto na seção 2.7. Uma estimativa do rendimento é feita com base nas formulações matemáticas feitas no Apêndice B e utilizando para isto a expressão em (B.5). Conjuntamente, são calculados os valores de pior caso por meio de simulações Monte Carlo com (*LHS*) e para um conjunto de amostras significativas, neste caso 2000. O proveito do método de Monte Carlo consiste na sua capacidade para variar conjuntamente os parâmetros de processo, temperatura e tensão mantendo correlação ou independência entre eles, fato que realmente ocorre na realidade. No entanto, apresenta uma desvantagem no tempo de cálculo, o qual faz deste inadequado para implementações de otimização do pior caso. Comparativamente, usando o método de pior caso são gerados resultados de rendimento bem mais pessimistas do que aqueles obtidos via análise Monte Carlo, embora este não foi o caso para a tensão de

Tabela 3.9: Análise do pior caso: parâmetros com variações mais críticas nas funções de desempenho para o processo AMS 0,35 μ m.

	Especificações de Desempenho					
	Potência [μ W]	V_{REF} [mV]	TC [μ V/ $^{\circ}$ C]	Ruído [μ V/ $\sqrt{Hz}$]	LR [mV/V]	$PSRR$ [dB]
Parâmetro	$V_{DD} : DC$	$M_{24} : V_{fb}$	$Temp$	$M_{24} : V_{fb}$	$V_{DD} : DC$	$M_{24} : V_{fb}$
$\text{sgn}(\delta p_i)$	(+1)	(+1)	(+1)	(+1)	(-1)	(+1)
Valor do Pior Caso	3,59	190,08	56,07	0,55	3,55	37,6
(WCD)	1,08	1,07	7,92	1,05	1,04	1,02
Simetria	Impar	Impar	Par	Par	Impar	Impar
Parâmetro	$M_{11} : V_{fb}$	$M_{12} : V_{fb}$	$M_{24} : V_{fb}$	$M_{21} : V_{fb}$	$Temp$	$R_T : \rho_{sh}$
$\text{sgn}(\delta p_i)$	(+1)	(+1)	(+1)	(+1)	(-1)	(+1)
Valor do Pior Caso	3,49	168,92	32,47	0,54	3,34	38,2
(WCD)	1,05	1,05	6,49	1,03	1,03	1,00
Simetria	Impar	Impar	Par	Par	Impar	Impar
Parâmetro	$Temp$	$M_{11} : V_{fb}$	$V_{DD} : DC$	$M_{11} : V_{fb}$	$M_{11} : V_{fb}$	$M_{23} : V_{fb}$
$\text{sgn}(\delta p_i)$	(+1)	(+1)	(+1)	(+1)	(-1)	(+1)
Valor do Pior Caso	3,40	186,26	20,52	0,53	2,91	38,3
(WCD)	1,03	1,05	2,88	1,02	1,00	1,00
Simetria	Impar	Impar	Par	Par	Impar	Impar
Parâmetro	$M_{21} : V_{fb}$	$M_{21} : V_{fb}$	$R_p : \rho_{sh}$	$Temp$	$R_T : \rho_{sh}$	$M_{12} : V_{fb}$
$\text{sgn}(\delta p_i)$	(+1)	(-1)	(+1)	(+1)	(+1)	(+1)
Valor do Pior Caso	3,40	169,96	8,54	0,52	50,7	38,3
(WCD)	1,02	1,05	1,20	1,01	1,00	1,00
Simetria	Impar	Impar	Par	Par	Impar	Impar
Parâmetro	$M_{24} : V_{fb}$	$R_T : \rho_{sh}$	$M_{21} : V_{fb}$	$R_T : \rho_{sh}$	$M_{13} : V_{fb}$	$M_{24} : t_{ox}$
$\text{sgn}(\delta p_i)$	(+1)	(+1)	(-1)	(+1)	(+1)	(+1)
Valor do Pior Caso	3,36	179,12	8,54	0,52	50,8	38,3
(WCD)	1,01	1,01	1,16	1,01	1,00	1,00
Simetria	Impar	Impar	Par	Par	Impar	Impar
Parâmetros ordenados pela pior influência sobre cada uma das funções de desempenho.						

referência V_{REF} e para a regulação de linha. Uma das explicações possíveis é que o método de estimação de Monte Carlo proposto neste trabalho usou variações 3σ dos parâmetros, ao contrário das variações de 6σ assumidas nos modelos estatísticos que fornece AMS. No entanto, o destaque é que a tendência do rendimento estimado em relação ao simulado é mantida, fato que permite uma otimização com um baixo custo computacional. Além disso, as derivações feitas no Apêndice B assumem que todos os parâmetros de processo, a variação na temperatura e na tensão de alimentação tem uma característica aleatória Gaussiana, fato que não é bem certo para muitos deles. A utilidade na comparação dos dois rendimentos, estimado em relação ao simulado, é que todos os parâmetros aleatórios no modelo para Monte Carlo do processo AMS 0,35 μ m possuem uma caracterização seguindo modelos de distribuição do tipo Gaussiano,

Tabela 3.10: Natureza e piores casos das variações no desempenho (estimado vs. simulação) para o processo AMS 0,35 μm .

		Especificações de desempenho					
		Potência [μW]	V_{REF} [mV]	TC [$\mu V/^{\circ}C$]	Ruído [$\mu V/\sqrt{Hz}$]	LR [mV/V]	$PSRR$ [dB]
	Monotonocidade Tendência	Monotônica Crescente	Monotônica Crescente	Monotônica Crescente	Monotônica Crescente	Monotônica Decrescente	Monotônica Decrescente
Estimado	Pior Caso	3,76	198,7	104,39	0,561	3,84	47,7
	(WCD)	1,13	1,12	14,18	1,08	1,05	1,01
	$Y^{(a)}$ [%]	85,09	69,46	51,85	80,92	99,67	100
Simulado	Pior Caso	3,47	162,4	11,78	0,655	3,21	47,02
	(WCD)	1,04	1,08	1,59	1,19	1,11	1,035
	$Y^{(b)}$ [%]	70,40	59,10	88,70	— — —	91,40	100,00
^(a) Valor de rendimento calculado usando a estimativa amostrada no Apêndice B.							
^(b) Valor de rendimento calculado via simulação.							

sendo o mesmo tipo de caracterização assumida nas derivações analíticas feitas no Apêndice B. Assim, a comparação de valores do rendimento e do pior caso desenvolvida na Tabela 3.10 é feita sob as mesmas condições, razão pela qual possui uma boa validade.

3.7 Otimização do pior caso

Tendo desenvolvida uma rigorosa análise da natureza e estimativa da influência que têm as distintas variações sobre o circuito, o interesse posterior do projetista é tornar o dispositivo menos crítico a estes fatores variáveis. Já foi dada uma adequada métrica para conhecer a sensibilidade do circuito aos piores casos nos seus parâmetros, sendo esta métrica denominada distância do pior caso ou *Worst-Case Distance* (WCD). A implementação do esquema de otimização do pior caso segue o planejado conforme o proposto na equação (2.39). Seu equivalente em Programação Geométrica proposto neste trabalho na expressão (2.40) não foi utilizado, pois para o tamanho e complexidade do circuito da Figura 3.1 resulta ser uma solução pouco útil na hora do projeto. No entanto, uma vez proposto, esta estrutura de otimização pode ser usada na otimização de circuitos de menor complexidade e alta sensibilidade às variações de processo, como são as células de memória estática ou *SRAM* (*Static Random-Access Memory*). Tem-se que lembrar que este trabalho deu a primeira abordagem ao projeto de circuitos analógicos polarizados na região de sub-limiar, fato que representou um desafio entre a precisão requerida e o tempo de cálculo da modelagem dos dispositivos. Por outro lado, quando é implementado um método iterativo de otimização para o pior caso, é preciso

aprimorar nos tempos de cálculo da análise do pior caso. Tomando como exemplo a fonte de referência abordada neste trabalho e analisando p funções de desempenho e 5 parâmetros de processo, além da temperatura e da tensão de referência, a complexidade da estratégia proposta é de $O(7 \cdot 2 \cdot p)$; No melhor dos casos a complexidade pode ser reduzida levando em conta a paridade das variações a $O(7 \cdot p)$. A baixa correlação entre os resultados para cada um dos piores casos, garante uma diminuição no tempo de cálculo deste tipo de algoritmos quando são executados paralelamente. No entanto, neste trabalho a otimização nos tempos de computo foi voltada à supressão das contribuições consideradas a critério do projetista irrelevantes à influência do pior caso global. Assim, foram levadas em conta para a otimização só os primeiros cinco parâmetros que produzem as mudanças mais críticas no circuito, os mesmos conteúdos na Tabela 3.9. Finalmente, a formulação do programa de otimização do pior caso ficou da seguinte forma:

$$\begin{aligned}
 &\text{minimizar} \quad \underbrace{\sum_{j=1}^p \{w_j g_j(\mathbf{x}, \bar{\mathbf{P}})\}}_{\text{Desempenho}} + \underbrace{f_{\mathbf{wcd}_j}(\mathbf{x}, \mathbf{P}_{j_{wc}})}_{\text{Pior caso}} + \underbrace{\sum_{k=1}^m u_k}_{\text{Mismatch}} \quad j = 1, \dots, p \\
 &\text{sujeito a:} \quad W_{\min} \leq W_i \leq W_{\max}, \quad L_{\min} \leq L_i \leq L_{\max} \quad i = 1, \dots, 2m \\
 &\quad \quad \quad A_{k_{\min}} = u_k A_k \quad k = 1, \dots, m \\
 &\quad \quad \quad V_{GS}, V_{DS} \in \mathcal{D}_{\mathcal{N}, \mathcal{P}}
 \end{aligned} \tag{3.25}$$

sendo $f_{\mathbf{wcd}_j}(\mathbf{x}, \mathbf{P}_{j_{wc}})$ uma função de ponderação para os piores casos, a qual depende amplamente dos requerimentos do projetista. Neste trabalho foram propostas quatro tipos diferentes de funções de ponderação da distância do pior caso, as quais são:

$$f_{\mathbf{wcd}_j}(\mathbf{x}, \mathbf{P}_{j_{wc}}) = \begin{cases} \max\{\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{j_{wc}})\} & \text{pior caso} \\ \text{std}\{\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{j_{wc}})\} & \text{dispersão} \\ \max\{\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{j_{wc}}) - 1, 0\} & \text{supressão} \\ \text{sum}\{\mathbf{wcd}_j(\mathbf{x}, \mathbf{P}_{j_{wc}})\} & \text{contribuição} \end{cases}$$

sendo $\max\{\mathbf{x}\}$, $\text{std}\{\mathbf{x}\}$ e $\text{sum}\{\mathbf{x}\}$ a função que obtém o valor máximo, o desvio padrão e a soma, respectivamente, de um conjunto de valores conteúdos no vetor $\mathbf{x}$. A função denominada do pior caso, é definida inicialmente no esquema de otimização da distância de pior caso (WCD) na equação (2.39). Esta função objetivo permite a diminuição somente do efeito do pior caso global por especificação, garantindo que as demais contribuições sejam menores. No caso da função de dispersão é levada em conta a variação de todas as influências na degradação no valor de desempenho do circuito sem distinção da sinal, assim garante que não só a contribuição do pior caso seja otimizada mas também aquela do melhor caso, ficando as duas mais perto do valor

nominal. Contrariamente, a função denominada supressão, leva em conta só as degradações, ou seja os piores casos no circuito (aqueles cuja distância do pior caso é maior do que um) sejam minimizados. Finalmente, a função contribuição leva em conta o efeito global das contribuições por parâmetro sem distinção alguma do sinal. Uma análise das quatro funções anteriormente nomeadas, estabeleceu que para o caso no qual vários parâmetros produzem efeitos iguais no rendimento, é bem melhor usar a função soma como ponderação de *WCD*. Além disso, foram levados em conta para análise os cinco parâmetros de processo mais relevantes, sendo os mesmos amostrados na Tabela 3.9. Quando um conjunto maior de parâmetros foi considerado, a otimização torna-se de difícil convergência aos ótimos locais, levando a resultados ruins em tempos consideravelmente mais longos ao caso assumido neste trabalho. A razão é que a análise de um maior número de parâmetros de processo produz uma diminuição da influência do pior caso na função objetivo do esquema de otimização, em conjunto com descontinuidades geradas na função de mérito as quais degradam o desempenho do método numérico.

3.8 Validação final

O problema de otimização dos piores casos definido pelas expressões em (3.25) e para a fonte de referência da Figura 3.1 é resolvido em 47 minutos computacionais usando a ferramenta proposta neste trabalho: *Anubis*. Apesar de levar em conta 5 parâmetros de processo para 6 funções de desempenho, o método de otimização dos piores casos teve um incremento de aproximadamente 51% no tempo de execução, sendo menor do que o previsto. A razão para isto é que para a estimativa dos piores casos foi usada uma análise de varredura *DC*, a qual só precisa de uma execução do programa de simulação por iteração do esquema de otimização. Os resultados de rendimento e desempenho após a otimização são mostrados na Tabela 3.11, comparativamente com os valores obtidos via programação geométrica sem levar em conta as variações de processo, sendo cada circuito avaliado para as seis especificações consideradas no início do projeto. O rendimento total para o caso nominal já estimado para casos anteriores e corresponde a um valor de 42,85%, em contrapartida o rendimento para o circuito otimizado usando o método de projeto proposto corresponde a 79,75%. A melhora absoluta do rendimento do projeto final correspondeu a 36,90% com incremento de área de $9381(\mu m)^2$ no caso nominal para $15241(\mu m)^2$ no caso do circuito otimizado, o qual em porcentagem representa 62,5% da área nominal. A área foi a única especificação que piorou, pois as outras seis levadas em conta tiveram melhorias consideráveis tanto nos seus valores nominais e de rendimento. Por exemplo, teve-se uma redução do ruído em mais da metade, dirigida numa grande proporção pelo melhoramento do circuito ante variações devidas ao *mismatch*.

Adicionalmente, o melhoramento na resposta às variações da fonte na tensão de alimentação tem uma alta correlação com a otimização sob variações de processo, pois leva ao dimensionamento de transistores com comprimento alto e garante também uma diminuição da resposta do transistor às variações nos diferentes domínios (tempo, espaço, frequência, etc.), característica geralmente nomeada em estado estável como sensibilidade. A função de desempenho com a maior perda no rendimento corresponde à tensão de referência, a qual teve uma queda de 17,50% no rendimento. As variações de processo são as mais responsáveis das perdas de rendimento, representando 83,43% das perdas totais e levando o rendimento do circuito para um valor próximo a 80%. Embora o rendimento devido ao *mismatch* fosse garantido 100% para 5 especificações e parcialmente para uma⁵, a característica aleatória dos parâmetros de processo em AMS 0,35 μ m não ajudou na obtenção do requerimento de variabilidade na tensão de referência. Para tentar resolver esse problema, é necessário fazer uma análise de compromissos entre o valor das especificações de desempenho e das restrições de aceitabilidade. No caso no qual o circuito não cumpre as expectativas de rendimento e desempenho do projetista, mudanças na topologia e no processo de fabricação devem ser feitas.

Desta maneira, qualquer que seja a opção a vantagem do método proposto neste trabalho garante o fornecimento de ferramentas necessárias para que o projetista adote a melhor solução do problema. Se a fonte de referência fizesse parte de um sistema portátil, uma implementação com espelhos do tipo cascode em conjunto com uma análise e otimização voltada para reduzir o efeito da variação na tensão de alimentação em conjunto as flutuações de processo e *mismatch* deve ser efetuada. Adicionalmente, os requerimentos de aceitabilidade e portanto os resultados de rendimento devem ser contrastados com um outro processo, para assim avaliar os possíveis benefícios no rendimento e no conjunto de especificações se este novo processo for adotado.

Assim, a Tabela 3.12 apresenta comparativamente os resultados da otimização usando a metodologia DFM proposta neste trabalho para dois processos: o AMS 0,35 μ m, e da foundry XFAB 0,18 μ m. Para o caso de AMS, os valores de rendimento são os mesmos mostrados na Tabela 3.11, sendo exibido um rendimento total de 79,75%. Entretanto, o rendimento obtido no circuito projetado sob a tecnologia de XFAB incrementou-se em 15% aproximadamente, atingindo assim um valor de 94,80%. Ou seja, para XFAB a única especificação que sofreu perda de rendimento, e portanto determinou o valor do rendimento global, foi a potência, sendo neste caso o rendimento global do circuito de 94,80%. Em contraste, para o caso de AMS teve-se conjunto de 4 especificações que apresentaram perdas de rendimento. Em

⁵Deve-se lembrar a alta influência do casamento dos transistores M_{11} e M_{12} no comportamento térmico do circuito, assim mantendo as tensões de dreno-fonte muito próximas reduzem as diferenças na suas componentes térmicas da corrente.

Tabela 3.12: Comparação dos resultados de otimização DFM para o processo AMS 0,35 μm e XFAB 0,18 μm .

Otimização (DFM)	Parâmetros Estatísticos	Especificações				
		Potência [μW]	V_{REF} [mV]	TC [$\mu V/^{\circ}C$]	LR [mV/V]	$PSRR$ [dB]
AMS 0,35 μm	$\bar{f}_j$	2,62	177,65	7,40	3,14	49,35
	σ_{f_j}	0,06	2,67	0,66	0,56	0,13
	$Y^{(a)} [\%]$	98,45	82,50	96,85	99,10	100
	$Y_{total}^{(b)} [\%]$	79,75				
XFAB 0,18 μm	$\bar{f}_j$	2,97	177,79	6,59	2,18	41,95
	σ_{f_j}	0,07	1,31	0,33	0,05	0,183
	$Y^{(a)} [\%]$	94,80	100	100	100	100
	$Y^{(b)} [\%]$	94,80				
(a) Valores de rendimento $Yield(Y)$ unilaterais.						
(b) Valores de rendimento total $Total Yield (Y_{total})$, correspondem a aqueles casos onde as aceitabilidade são conjuntamente cumpridas.						

relação ao conjunto de valores de desempenho, no processo XFAB apresentou-se uma melhora no coeficiente térmico TC e na regulação de linha LR . As diferenças no comportamento elétrico e portanto nas especificações são evidentes: os dois modelos (AMS 0,35 μm e XFAB 0,18 μm) têm diferentes parâmetros elétricos. No entanto, para o caso da caracterização estatística do processo, a modelagem nos dois processos é bem diferente, sendo só possível ser verificada na medição do circuito. Para o caso exposto, a experiência do projeto feito em XFAB 0,18 μm demonstrou uma melhoria no comportamento de especificações como a tensão de referência na topologia abordada em relação ao processo AMS 0,35 μm , embora uma discussão dos modelos estatísticos e sua confiabilidade é necessária para uma escolha de processo definitiva [35].

A tabela 3.13 mostra os valores das dimensões para o processo AMS 0,35 μm em dois projetos da fonte de referência: o nominal e um outro otimizado para variações de processo. No âmbito da redistribuição da área por blocos, a mudança mais notável foi no conjunto de transistores e no resistor do gerador de $PTAT$: a percentagem da área ocupada por este bloco foi de 10,9% no caso nominal e de 34% para o caso otimizado a variações de processo. Desta maneira é ratificado o dito na seção 3.5.1: o bloco $PTAT$ é o mais crítico a nível de *mismatch* no circuito. Levando em conta os incremento individual nos elementos do circuito (transistores e resistores), os elementos que mais mudaram foram os transistores M_{11} e M_{12} , os quais fazem parte do bloco $PTAT$. Além disso, o transistor M_{13} , gerador da tensão $CTAT$, teve um incremento em torno de 500%. Não entanto, o incremento do tamanho do transistor M_{13} pode ser compensado mudando a topologia do circuito para uma com gerador diferencial de tensão $CTAT$, a qual vai ser menos crítico às variações de processo e *mismatch*.

Tabela 3.13: Dimensionamento da fonte de referência para o projeto nominal e otimizado num processo AMS 0,35 μm .

Dimensão [μm]	W_{11}	W_{12}	L_{n1}	W_{22}	L_{p1}	W_{23}	W_{13}	L_{13}	W_{14}	L_{14}	W_p	W_c	L_{Rp}	L_{Rc}	L_{Rt}
Nominal ^(a)	9	27	9,4	16	9	9	144	5,6	437	1	25	308	200	780	289
Otimizado ^(b)	45	189	18	33	10	10	600	5	300	5	45	176	220	550	380
^(a) Para $W_{\{Rp,Rc,Rt\}} = 2\mu\text{m}$.															

Tabela 3.14: Análise das variações sistemáticas da temperatura e da tensão de alimentação nas funções de desempenho para o processo AMS 0,35 μm .

		$V_{DD} - \delta V_{DD}$		$V_{DD} + \delta V_{DD}$		$Temp = -25^\circ\text{C}$		$Temp = 125^\circ\text{C}$	
		Nom.	DFM	Nom.	DFM	Nom.	DFM	Nom.	DFM
Potência	$\bar{f}_j [\mu\text{W}]$	2,64	2,35	3,25	2,89	2,82	2,58	3,08	2,60
	WCD	0,89	0,89	1,11	1,10	0,95	0,98	1,04	0,99
V_{REF}	$\bar{f}_j [\text{mV}]$	177,11	177,24	178,25	178,06	178,72	178,66	178,70	178,64
	WCD	1,00	1,00	1,00	1,00	1,00	1,00	1,00	1,00
TC	$\bar{f}_j [\mu\text{V}/^\circ\text{C}]$	36,73	40,55	8,70	7,56	8,70	7,42	8,70	7,42
	WCD	4,40	5,40	1,04	1,00	1,04	0,98	1,04	0,98
LR	$\bar{f}_j [\text{mV}/\text{V}]$	5,70	4,22	3,93	2,77	5,12	3,87	3,85	2,62
	WCD	1,29	1,32	0,89	0,89	1,16	1,23	0,87	0,83
PSRR	$\bar{f}_j [\text{dB}]$	43,24	47,95	45,38	50	43,75	47,97	45,59	50,57
	WCD	1,02	1,02	0,97	0,98	1,01	1,02	0,97	0,97
Ruído	$\bar{f}_j [\mu\text{V}/\sqrt{\text{Hz}}]$	1,67	0,75	1,68	0,76	1,43	0,66	2,14	0,95
	WCD	0,99	0,98	1,00	1,00	0,85	0,86	1,27	1,25

Por outro lado, a Tabela 3.14 contém os valores médios comparativos das especificações para as variações tanto positivas e negativas da temperatura, e a tensão de alimentação no caso do projeto nominal e o gerado pelo método de projeto DFM proposto para o processo AMS 0,35 μm . Embora as distâncias do pior caso sejam mantidas apesar da melhora apresentada no desempenho usando DFM, o decremento na tensão de alimentação é a variação que produz a pior degradação do circuito. Assim, esta fonte de referência continua sendo crítica para aplicações portáteis, no entanto, quando seja necessário, o esquema de otimização dos piores casos pode ser voltado para garantir um melhor comportamento térmico sob variações negativas na tensão de alimentação V_{DD} . Este tipo de requerimentos posteriores demonstram e põem a prova a flexibilidade do método de projeto proposto, pois deve-se lembrar que o projeto não é ótimo num contexto geral, porém ele é adaptativo à aplicação na qual vai ser usado.

Finalmente o conjunto de histogramas comparando as distribuições estatísticas para cada uma das especificações é mostrado na Figura 3.10 para o processo AMS 0,35 μm . Comparativamente, a implementação do fluxo de projeto proposto estreitou em torno do valor médio todas as distribuições estatísticas das especificações levadas em consideração, garantindo assim uma melhora no rendimento evidenciada de maneira gráfica. Alguns das especificações tiveram um deslocamento no seu valor médio por causa da otimização de desempenho conjunta do método de projeto proposto. Este deslocamento é altamente visível em especificações como a regulação de linha, o *PSRR* e a potência, seguindo todos a tendência para a melhor borda. Por outro lado, as funções de desempenho que não apresentaram melhoramento no seu valor médio correspondem àquelas relacionadas com o comportamento térmico do circuito, mas foram mantidas nos valores do projeto nominal. Para o caso da tensão de referência, a probabilidade de obter um circuito com um desvio de $\pm 0,8mV$ incrementou de 0,26 para 0,42. Além disso, a probabilidade de obter um circuito com um coeficiente térmico inferior a $8,4\mu V/^{\circ}C$ incrementou de 0,4 para 0,82 aproximadamente. Estes resultados ratificam o benefício em termos de rendimento e desempenho na implementação da metodologia proposta neste trabalho.

Figura 3.10: Histograma das variações de processo e *mismatch* num processo AMS 0,35 μm para: (a) Tensão de referência V_{REF} ; (b) Coeficiente térmico TC ; (c) Regulação de linha ou LR ; (d) Rejeição das variações da fonte ou $PSRR$; (e) Potência.

4 Conclusões e recomendações

O conjunto de experiências obtidas ao longo da realização deste trabalho é coletado em duas seções; aqueles aspectos que foram obtidos e/ou deduzidos do desenvolvimento do trabalho estão na seção de conclusões. Por outro lado, os pontos importantes que não foram possíveis de serem realizados neste trabalho por razões inerentes a um trabalho de mestrado, estão discutidos na seção de recomendações.

4.1 Conclusões

- Uma metodologia de Projeto para Fabricação (*DFM*), altamente flexível e aplicável a uma ampla classe de circuitos analógicos foi proposta. Inicialmente, esta faz uso do esquema de otimização da Programação Geométrica para o dimensionamento dos circuitos. No entanto, qualquer método de otimização que admita funções não lineares e restrições tipo igualdade e desigualdade pode ser usado.
- Uma adequada conversão das expressões matemáticas que descrevem o comportamento e as especificações de qualquer circuito analógico, junto com os requerimentos definidos pelo projetista, permitiu a implementação de um esquema de otimização numérico baseado nas respostas obtidas via simulação e usando a ferramenta *optimtool* disponível em *MATLAB*. Isto levou a uma redução no tempo de migração tecnológica e ajudou a obter um conjunto de variáveis factíveis para ser usado como semente de subsequentes etapas como a análise de *mismatch* e a otimização nominal via Programação Geométrica.
- Este trabalho fez a primeira abordagem na literatura sobre a otimização via Programação Geométrica de circuitos analógicos em sub-limiar. Ao contrário das regiões de triodo e saturação, um transistor polarizado em sub-limiar apresenta dependências de tipo exponencial em relação à tensão de porta-fonte V_{GS} e dreno-fonte V_{DS} . No entanto, usando a PG modelou-se este tipo de expressões da forma $\alpha V_{GS}^{\gamma_1} V_{DS}^{\gamma_2}$, o qual em teoria gera erros de estimação bastante altos. Embora esta circunstância, a estratégia de Programação

Geométrica para a otimização de circuitos na região sub-limiar em conjunto com a estratégia de modelos monomiais para as leis de Kirchhoff, levou à obtenção de erros de modelagem comparáveis aos obtidos em triodo e saturação. Além disso, os tempos de obtenção dos ótimos globais não foram afetados.

- A redução do nó tecnológico do processo não implica necessariamente um aumento na variabilidade devida ao *mismatch*. Para o caso tratado neste trabalho, a análise do *mismatch* estabeleceu que os requisitos de área na tensão de referência projetada em XFAB 0,18 μ m são menores do que os exigidos em AMS 0,35 μ m. Adicionalmente, XFAB apresenta um melhor comportamento para a especificação do ruído em baixa frequência, pois seus parâmetros A_F e K_F são quantitativamente menores em comparação ao processo AMS.
- A precisão na estimação de valores de rendimento altos¹ consegue ser tão boa da mesma maneira em que os modelos estatísticos fornecidos pela *foundry* consigam descrever adequadamente as variações de processo. Assim, pode-se dizer que o alto rendimento obtido em simulação pode ser confrontado com os resultados de fabricação do dispositivo, e portanto concluir quão acertada é a ferramenta ou metodologia usada. Quando é usado um modelo pouco confiável, a correlação entre os resultados obtidos e sua dependência da metodologia vai ser mínima. Aliás, uma estimação adequada do rendimento no silício precisa fazer medições em vários lotes e *wafers* para assim levar em consideração as condições reais de fabricação. A incerteza da medida de rendimento no melhor dos casos corresponde a $\pm 1/(n_s + 1)$, sendo n_s o número de circuitos medidos. Com um conjunto de amostras maior que quatro é possível estimar apropriadamente o desvio padrão das especificações.
- Um método de análise e otimização do pior caso para circuitos analógicos, o qual indaga qualitativamente e quantitativamente a influência das variações de processo, a tensão de alimentação e a temperatura nas funções de desempenho foi proposto. Este método leva a um decremento no tempo de cálculo dos piores casos do circuito, e permite sua implementação sob qualquer esquema de otimização não linear restrito.
- A função de ponderação da distância do pior caso que leva em conta mais de um caso obteve melhores resultados de rendimento do que aquela que pondera somente a maior distância de pior caso. Desta maneira, para otimizar o rendimento de um circuito analógico é aconselhável levar em conta as contribuições de todos os parâmetros

¹Um alto rendimento é considerado neste trabalho como aquele que pode avaliar amostras num intervalo igual ou maior a $[\bar{x} - 3\sigma, \bar{x} + 3\sigma]$, tendo como mínimo uma incerteza de 0,26% no valor do rendimento.

envolvidos em seus piores casos. Adicionalmente, a ocorrência conjunta de desvios de pior e melhor caso, permitiu uma redução no desvio padrão de funções de desempenho críticas para as variações de processo como foram a tensão de referência e o coeficiente térmico.

4.2 Recomendações

- Para a análise de *mismatch* e as derivações do rendimento em função da distância de pior caso desenvolvidas no Apêndice B, foi assumido que as variáveis de processo e as funções de desempenho apresentam um comportamento aleatório do tipo Gaussiano ou Normal, no entanto este tipo de consideração não é muito acertado. Para o caso de especificações como o coeficiente térmico TC ou o $PSRR$, os histogramas da validação final revelaram um comportamento log-normal² destas funções de desempenho. Por outro lado, o processo de fabricação tem parâmetros que presumivelmente não foram apropriadamente caracterizados por funções de distribuição simétricas em torno ao seu valor médio. Por exemplo, no caso dos parâmetros determinados na fabricação pelo processo da decapagem ou de remoção de material como são δW , δL e ρ_{SH} , a situação mais provável corresponderia a uma diminuição de seus valores e, portanto, sua função de probabilidade apresentaria um comportamento assimétrico em torno da média. Contrariamente, parâmetros associados ao crescimento de camadas, como é o caso de t_{ox} , exibiriam uma propensão para ser maiores do que seu valor médio. Este tipo de hipótese precisa ser validada através de uma exaustiva caracterização estatística do processo a fim de garantir uma boa estimativa do rendimento.
- O processo de cálculo de uma determinada situação de pior caso para uma função de desempenho é altamente dependente do conjunto de parâmetros de processo, ambiente e tensão de alimentação nos seus piores casos para esta especificação. A fim de incrementar a velocidade de seu cálculo, e portanto sua otimização, os algoritmos e simuladores deveriam ser usados nas suas versões voltadas para multiprocessamento permitem uma diminuição no tempo de simulação, pois os diversos casos são calculados conjuntamente. Recentemente, novas alternativas tem-se implementado usando processadores gráficos ou *GPU* [36] para a otimização de circuitos integrados *VLSI*. A otimização dos circuitos analógicos usando processadores vetoriais gráficos ainda é uma área pouca explorada e provavelmente promissora no futuro.

²Em probabilidade e estatística, uma variável aleatória X tem a distribuição log-normal quando o seu logaritmo $Y = \log(X)$, tem a distribuição normal.

- Uma análise com um maior grau de aprofundamento das funções de ponderação das distâncias do pior caso deve ser feito, baseado nas necessidades e requerimentos do projeto e no critério do projetista. No caso exposto, a função soma ofereceu os melhores resultados de variação de processo, os quais foram os maiores responsáveis da degradação do desempenho no circuito. Outros contextos ou cenários precisam ser detalhadamente analisados em procura da melhor estratégia *DFM* que possa ser implementada.
- O presente método de projeto abordou a otimização do nível mais complexo que é o dispositivo em nível do circuito, sem levar em conta níveis de abstração superiores úteis nas otimizações de sistemas. A tendência futura corresponde à caracterização e modelagem de rendimento e desempenho de células analógicas em linguagens comportamentais do tipo *Verilog-A*, para assim otimizar no nível de sistema conjuntamente rendimento e desempenho.
- Quando têm-se duas ou mais funções de desempenho concorrentes no esquema de otimização do rendimento, o cálculo do rendimento total do circuito torna-se um problema de uma complexidade maior e dependentemente do rendimento individual por especificação. Além disso, este não envolve mais probabilidades independentes porém funções de probabilidade conjuntas. Mesmo que seja de difícil estimação, o rendimento total pode ser otimizado com base no comportamento do rendimento por função de desempenho. Sejam duas funções de desempenho $f_1(\mathbf{x})$ e $f_2(\mathbf{x})$ dependentes do vetor de variáveis de projeto $\mathbf{x}$. É possível classificar o rendimento como independente ou condicional. O primeiro representa a probabilidade de obtenção do valor da função $f_1(\mathbf{x})$ dentro da região de aceitabilidade $\mathcal{A}$, sem levar em conta as outras funções de desempenho. Por outro lado, o rendimento condicional ou total é expressado como uma probabilidade conjunta dependente de um evento ligado a duas ou mais especificações. Para este caso, o rendimento total para as funções f_1 e f_2 é formulado matematicamente como:

$$Y_{total} = P(f_1(\mathbf{x}) \in \mathcal{A} \cap f_2(\mathbf{x}) \in \mathcal{A}) \quad (4.1)$$

$$= P(f_1(\mathbf{x}) \in \mathcal{A}) \cdot P(f_1(\mathbf{x}) \in \mathcal{A} \mid f_2(\mathbf{x}) \in \mathcal{A}) \quad (4.2)$$

$$= Y_1 \cdot Y_{1|2} \quad (4.3)$$

onde Y_{total} é o rendimento total do circuito sob as funções de desempenho f_1 e f_2 , Y_1 é o rendimento sob a função f_1 , e $Y_{1|2}$ é o rendimento condicional de ocorrência do cumprimento de Y_1 uma vez tenha acontecido o cumprimento de Y_2 e $P(z)$ a probabilidade de ocorrência do evento z . Já foi abordado o método de otimização para o rendimento

Y_1 , no entanto o rendimento total não somente tem uma dependência com esta função mas também varia em concordância com o comportamento do rendimento condicional definido pela probabilidade de ocorrência conjunta do evento no qual o valor de f_1 e f_2 ficam dentro da região $\mathcal{A}$. Em termos comuns, a otimização do rendimento total tem que procurar a maximização da correlação entre as perdas de rendimento global e sua minimização em valor, para assim garantir que todas as falhas nas especificações não ocorram em *chips* isolados porém num só. Este assunto representa um desafio que tem-se que levar a cabo em futuros processos.

APÊNDICE A – Análise da regulação de linha do bloco *PTAT*

A regulação da linha ou *Line Regulation (LR)* conceitualmente mede a alteração na tensão de saída em resposta a uma mudança na tensão de entrada em baixa frequência analisada no intervalo funcional do circuito [30]. Em termos matemáticos pode-se estabelecer como:

$$LR = \frac{\Delta V_o}{\Delta V_{DD}} = \frac{V_{o_{max}} - V_{o_{min}}}{V_{DD_{max}} - V_{DD_{min}}} \quad (\text{A.1})$$

sendo $V_{DD_{max}}$ e $V_{DD_{min}}$ tensões de alimentação máxima e mínima, respectivamente, nas quais é garantida uma adequada funcionalidade do circuito, $V_{o_{max}}$ e $V_{o_{min}}$ são as tensões da saída para condições de funcionalidade do mesmo. As faixas de tensão de alimentação e tensão de saída nas quais é garantida a funcionalidade do circuito são denotas como ΔV_{DD} e ΔV_o , respectivamente. No caso do bloco *PTAT* da Figura A.1(a) e usado na fonte de referência mostrada na Figura 3.1, a regulação de linha (*LR*) pode ser calculada inserindo uma fonte de sinal v_s no nó positivo de V_{DD} e substituindo cada um dos transistores por seu modelo

Figura A.1: (a) Esquemático do bloco *PTAT*, (b) Seu equivalente no modelo de pequeno sinal.

equivalente em pequeno sinal, como é mostrado na Figura A.1(b), para assim calcular a resposta de interesse v_{ptat}/v_s . Desse modo, fazendo uma análise das leis de correntes de Kirchoff ou KCL para os nós X , Y e P obtêm-se um sistema de três equações e quatro incógnitas¹:

$$g_{ds22}(v_s - v_y) + g_{m22}(v_s - v_x) = (g_{m11} + g_{ds11})v_y \quad (\text{A.2})$$

$$(g_{ds22} + g_{m22})(v_s - v_x) = g_{m12}(v_y - v_{ptat}) + g_{ds12}(v_x - v_{ptat}) + g_{mb12}(-v_{ptat}) \quad (\text{A.3})$$

$$g_{m12}(v_y - v_{ptat}) + g_{ds12}(v_x - v_{ptat}) + g_{mb12}(-v_{ptat}) = v_{ptat}/R_P \quad (\text{A.4})$$

Pondo em evidência a variável v_y na equação (A.2), obtém-se:

$$v_y = \frac{g_{m22}(v_s - v_x)}{g_{m11} + g_{ds11} + g_{ds22}} \quad (\text{A.5})$$

Na expressão (A.5) podem ser desprezados vários termos. Dessa maneira, assumindo $g_{m11} \gg g_{ds11}$, e, $g_{m22} \gg g_{ds22}$, a tensão v_y é aproximada como:

$$v_y = \frac{g_{m22}}{g_{m11}}(v_s - v_x) \quad (\text{A.6})$$

Inserindo o resultado preliminar na equação (A.3), resulta:

$$v_s(g_{m22} + g_{ds22} - g_{m12}\frac{g_{m22}}{g_{m11}}) + v_{ptat}(g_{m12} + g_{ds12} + g_{mb12}) = v_x(g_{ds22} + g_{m22} + g_{ds12} - g_{m12}\frac{g_{m22}}{g_{m11}}) \quad (\text{A.7})$$

No entanto, na região de sub-limiar as transcondutâncias g_{m11} e g_{m12} são aproximadamente iguais. Assim é posto em evidência v_x :

$$v_x = \frac{v_s g_{ds22} + v_{ptat}(g_{m12} + g_{ds12} + g_{mb12})}{g_{ds12} + g_{ds22}} \quad (\text{A.8})$$

Substituindo o valor de v_x em A.4 obtém-se:

$$\frac{v_{ptat}}{v_s} = \frac{R_P \cdot g_{m22} \cdot g_{ds12}}{(g_{ds12} + g_{ds22}) + (g_{m12} + g_{ds12} + g_{mb12}) \cdot R_P \cdot g_{m22}} \quad (\text{A.9})$$

No entanto, a transcondutância total g_{mt12} do transistor M_{12} é igual a $g_{m12} + g_{ds12} + g_{mb12}$, então:

$$\frac{v_{ptat}}{v_s} \simeq \frac{R_P \cdot g_{m22} \cdot g_{ds12}}{g_{ds12} + g_{ds22} + g_{mt12} \cdot R_P \cdot g_{m22}} \quad (\text{A.10})$$

¹Foi assumido nas derivações das equações que: $W_{21} = W_{22}$ e $L_{21} = L_{22}$

APÊNDICE B – Estimativa de rendimento com base na distância do pior caso

Assumindo que a característica de desempenho f_j tem um comportamento linear em relação às variáveis de projeto e sua distribuição corresponde a uma normal, ou seja, $\bar{f}_j \sim \mathcal{N}(\bar{f}_j, \sigma_{f_j}^2)$, sua função de densidade de probabilidade pode ser dada por:

$$\text{pdf}_{f_j} = \frac{1}{\sqrt{2\pi}} e^{-\frac{1}{2} \left(\frac{f_j - \bar{f}_j}{\sigma_{f_j}} \right)^2} \quad (\text{B.1})$$

Seja $Y_{U,j}$ e $Y_{L,j}$ os valores de rendimento levando em conta o pior caso superior f_{jWU} e inferior f_{jWL} , respetivamente, o rendimento $Y_{U,j}$ pode ser determinado integrando a pdf de f_j no intervalo de interesse:

$$Y_{U,j} = \int_{-\infty}^{f_{WU,j}} \text{pdf}_{\bar{f}_j}(\bar{f}_j) \cdot d\bar{f}_j = \int_{-\infty}^{\frac{f_{WU,j} - \bar{f}_{O,j}}{\sigma_{\bar{f}_j}}} \frac{1}{\sqrt{2\pi}} e^{-\frac{1}{2} t^2} \cdot dt \quad (\text{B.2})$$

$$= \int_{-\infty}^{\beta_W} \frac{1}{\sqrt{2\pi}} \quad (\text{B.3})$$

$$= Y_{L,j} \quad (\text{B.4})$$

O rendimento levando em conta os valores inferiores e superiores do pior caso é denominado Y_j , sendo expressado matematicamente por:

$$Y_j = \int_{f_{WL,j}}^{f_{WU,j}} \text{pdf}_{\bar{f}_j} \cdot d\bar{f}_j = \int_{-\beta_W}^{\beta_W} \frac{1}{\sqrt{2\pi}} e^{\frac{1}{2} t^2} \cdot dt \quad (\text{B.5})$$

Sendo o parâmetro β_W a distância de pior caso entre o valor nominal e o valor de pior caso da função de desempenho característica. Este parâmetro é medido em unidades de variância da função de desempenho. Por exemplo, um valor de $\beta_W = 3$ refere-se portanto a um projeto com uma margem de segurança de três sigmas.

Referências Bibliográficas

- [1] SEMICONDUCTORS, I. T. R. F. **ITRS Design Report and Roadmap**. [S.l.], 2009.
- [2] GUARDIANI, C.; SCANDOLARA, P.; BENKOSKI, J.; NICOLLINI, G. Yield optimization of analog ICs using two-step analytic modeling methods. **IEEE Journal of Solid-State Circuits**, v. 28, n. 7, p. 778 –783, jul. 1993. ISSN 0018-9200.
- [3] LOW, K.; DIRECTOR, S. A new methodology for the design centering of IC fabrication processes. **IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems**, v. 10, n. 7, p. 895 –903, jul. 1991. ISSN 0278-0070.
- [4] SEIFI, A.; PONNAMBALAM, K.; VLACH, J. A unified approach to statistical design centering of integrated circuits with correlated parameters. **IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications**, v. 46, n. 1, p. 190 –196, Jan 1999. ISSN 1057-7122.
- [5] SİĞİCİ, J. J.; ROA, E.; PABİCİ, A. A.; NOIJE, W. V. A methodology to improve yield in analog circuit by using geometric programming. In: **SBCCI: Proceedings of the 23st annual Symposium on Integrated Circuits and System Design**. New York, NY, USA: ACM, 2010. p. 140–145. ISBN 978-1-4503-0152-7.
- [6] STROJWAS, A. Design for manufacturability and yield. In: **26th Conference on Design Automation, 1989**. [S.l.: s.n.], 1989. p. 454 – 459. ISSN 0738-100X.
- [7] JAKATDAR, N. **DFM: What, Why, When & How**. [S.l.]: Cadence Design Systems, February 2007. Solid State Technology and Devices Seminar, EECS 298-12, UC at Berkeley.
- [8] WHITE, K. P.; TRYBULA, W. J.; ATHAY, R. N. Design for semiconductor manufacturing-perspective. In: **IEEE Transactions on Components, Packaging, and Manufacturing Technology**. [S.l.: s.n.], 1997. v. 20, n. 1, p. 58–72.
- [9] NYE, W.; RILEY, D.; SANGIOVANNI-VINCENTELLI, A.; TITS, A. DELIGHT.SPICE: an optimization-based system for the design of integrated circuits. **Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on**, v. 7, n. 4, p. 501 –519, abr. 1988. ISSN 0278-0070.
- [10] GIELEN, G.; WALSHARTS, H.; SANSEN, W. Analog circuit design optimization based on symbolic simulation and simulated annealing. **IEEE Journal of Solid-State Circuits**, v. 25, n. 3, p. 707 –713, jun. 1990. ISSN 0018-9200.
- [11] MAULIK, P.; CARLEY, L.; ALLSTOT, D. Sizing of cell-level analog circuits using constrained optimization techniques. **IEEE Journal of Solid-State Circuits**, v. 28, n. 3, p. 233 –241, mar. 1993. ISSN 0018-9200.

- [12] DHARCHOUDHURY, A.; KANG, S. Worst-case analysis and optimization of VLSI circuit performances. **IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems**, v. 14, n. 4, p. 481 –492, abr. 1995. ISSN 0278-0070.
- [13] DEBYSER, G.; GIELEN, G. Efficient analog circuit synthesis with simultaneous yield and robustness optimization. In: **International Conference on Computer-Aided Design**. [S.l.: s.n.], 1998. p. 308 – 311.
- [14] WU, P.; MACK, R.; MASSARA, R.; BENSOUIAH, D.; KEMP, A. AMODA: a flexible framework for automatic migration of analog macro designs using optimization techniques. In: **Proceedings of the 43rd IEEE Midwest Symposium on Circuits and Systems**. [S.l.: s.n.], 2000. v. 2, p. 988 –991 vol.2.
- [15] HERSHENSON, M.; BOYD, S.; LEE, T. Optimal design of a CMOS OP-AMP via geometric programming. **Computer-Aided Design of Integrated Circuits and Systems**, v. 20, n. 1, p. 1 –21, jan. 2001. ISSN 0278-0070.
- [16] XU, Y.; LI, X.; HSIUNG, K.-L.; BOYD, S.; NAUSIEDA, I. OPERA: optimization with ellipsoidal uncertainty for robust analog IC design. In: **Design Automation Conference. Proceedings. 42nd**. [S.l.: s.n.], 2005. p. 632 – 637.
- [17] YU, G.; LI, P. Hierarchical analog/mixed-signal circuit optimization under process variations and tuning. **IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems**, v. 30, n. 2, p. 313 –317, 2011. ISSN 0278-0070.
- [18] PELGROM, M.; DUINMAIJER, A.; WELBERS, A. Matching properties of MOS transistors. **IEEE Journal of Solid-State Circuits**, v. 24, n. 5, p. 1433 – 1439, out. 1989. ISSN 0018-9200.
- [19] ANTREICH, K. et al. WiCkeD: Analog circuit synthesis incorporating Mismatch. In: **Proceedings of the IEEE Custom Integrated Circuits Conference**. [S.l.: s.n.], 2000. p. 511 –514.
- [20] MATEUS, J.; ROA, E.; HERNANDEZ, H.; NOIJE, W. V. A 2.7uA sub1-V Voltage Reference. In: **SBCCI: Proceedings of the 21st annual Symposium on Integrated Circuits and System Design**. New York, NY, USA: ACM, 2008. p. 81–84. ISBN 978-1-60558-231-3.
- [21] FLETCHER, R. **Practical methods of optimization**. [S.l.]: Wiley, 2000. (A Wiley-Interscience Publication). ISBN 9780471494638.
- [22] WEBER, T. O.; NOIJE, W. A. M. V. Analog design synthesis performing fast pareto frontier exploration. In: **Proceedings of the 2011 IEEE Second Latin American Symposium on Circuits and Systems**. [S.l.: s.n.], 2011. p. 62–66.
- [23] GRAEB, H. E. **Analog Design Centering and Sizing**. 1. ed. [S.l.]: Springer Verlag Publishing, 2007. 195 p. p.
- [24] GREGOIRE, B. Optimum area allocation for minimum mismatch [IC device area optimization]. In: **Proceedings of the IEEE 2004 Custom Integrated Circuits Conference**. [S.l.: s.n.]. p. 643 – 646.

- [25] BOYD, S.; VANDENBERGHE, L. **Convex Optimization**. 1. ed. [S.l.]: Cambridge University Press, 2004.
- [26] GRANT, M.; BOYD, S. **CVX: Matlab software for disciplined convex programming**. February 2009. Internet. Build 711. Disponível em: <<http://stanford.edu/~boyd/cvx>>.
- [27] COX, P.; YANG, P.; MAHANT-SHETTI, S.; CHATTERJEE, P. Statistical modeling for efficient parametric yield estimation of MOS VLSI circuits. **IEEE Journal of Solid-State Circuits**, v. 20, n. 1, p. 391 – 398, Feb 1985. ISSN 0018-9200.
- [28] ANTREICH, K.; GRAEB, H. E.; WIESER, C. U. Circuit analysis and optimization driven by worst-case distances. **IEEE Trans. on CAD of Integrated Circuits and Systems**, v. 13, n. 1, p. 57–71, 1994.
- [29] GALUP-MONTORO, C.; SCHNEIDER, M.; KLIMACH, H.; ARNAUD, A. A compact model of MOSFET mismatch for circuit design. **IEEE Journal of Solid-State Circuits**, v. 40, n. 8, p. 1649 – 1657, Aug. 2005. ISSN 0018-9200.
- [30] RINCİ, $\frac{1}{2}$ N-MORA, G. A. **Voltage References: From Diodes to Precision High-Order Bandgap Circuits**. 1th ed.. ed. [S.l.]: John Wiley & Sons, Inc., 2002. 350 p. p.
- [31] ALLEN, P. E.; HOLBERG, D. R. **CMOS Analog Circuit Design**. 2. ed. [S.l.]: Oxford University Press, 2002. 250 p. p.
- [32] BINKLEY, D. M. **Tradeoffs and Optimization in Analog CMOS Design**. 1. ed. [S.l.]: John Wiley & Sons, Ltd., 2008. 632 p. p.
- [33] KINGET, P. Device mismatch and tradeoffs in the design of analog circuits. **IEEE Journal of Solid-State Circuits**, v. 40, n. 6, p. 1212 – 1224, june 2005. ISSN 0018-9200.
- [34] TSAI, J.-s.; CHIUH, H. High linear voltage references for on-chip CMOS smart temperature sensor from -60° C to 140 °C. In: **IEEE International Symposium on Circuits and Systems (ISCAS)**. [S.l.: s.n.], 2008. p. 2689 –2692.
- [35] NOVAL, J. J. S.; FUENTES, E. R. Analysis and evaluation of statistical models for integrated circuits design. **Ingenieria e Investigación y Tecnología**, XII, n. 3, p. 409–419, 2011. ISSN 1405-7743.
- [36] LIU, Y.; HU, J. GPU-based parallelization for fast circuit optimization. In: **Design Automation Conference (DAC), 46th ACM/IEEE**. [S.l.: s.n.], 2009. p. 943 –946. ISSN 0738-100X.