FELIPE NEVES SOUZA

**CARACTERIZAÇÃO ELÉTRICA DE TÚNEL-FET EM
ESTRUTURA DE NANOFIO COM FONTES DE SiGe
E Ge EM FUNÇÃO DA TEMPERATURA**

**São Paulo
2015**

FELIPE NEVES SOUZA

**CARACTERIZAÇÃO ELÉTRICA DE TÚNEL-FET EM
ESTRUTURA DE NANOFIO COM FONTES DE SiGe
E Ge EM FUNÇÃO DA TEMPERATURA**

Tese apresentada à Escola Politécnica da
Universidade de São Paulo para a obtenção
do título de Doutor em Ciências.

**São Paulo
2015**

FELIPE NEVES SOUZA

**CARACTERIZAÇÃO ELÉTRICA DE TÚNEL-FET EM
ESTRUTURAS DE NANOFIO COM FONTES DE SiGe
E Ge EM FUNÇÃO DA TEMPERATURA**

Tese apresentada à Escola Politécnica da
Universidade de São Paulo para a obtenção
do título de Doutor em Ciências.

Área de Concentração:
Engenharia Elétrica / Microeletrônica.

Orientador: Prof. Dr. João Antonio Martino
Coorientadora: Prof.^a Dr.^a Paula G. der Agopian

**São Paulo
2015**

Dedico este trabalho aos meus pais,
Milton e Elisabete, e a minha família, os
quais amo muito e devo tudo que sou.

AGRADECIMENTOS

Ao professor. Dr. João Antonio Martino, não somente pela dedicação e orientação, mas pela oportunidade que me foi dada, pelo voto de confiança e toda compreensão nos momentos de dificuldade ao longo desses quatro anos.

À professora Dr.^a Paula Agopian, coorientadora, por toda a dedicação, atenção e apoio que sempre depositou em mim, contribuindo para a realização desse doutorado.

Aos professores e pesquisadores Cor Claeys, Eddy Simoen, Rita Rooyackers, e Anne Vandooren por me receberem no centro de pesquisa Imec, Bélgica, colaborando para o enriquecimento desta tese.

Aos amigos do grupo SOI-CMOS do LSI/EPUSP pela ajuda e discussões ao longo deste trabalho, pela convivência e momentos de descontração.

Aos meus amigos da KULeuven e Imec pelo companheirismo e apoio durante minha estadia na Bélgica.

À CAPES, pelo suporte financeiro indispensável para a realização deste trabalho.

Aos meus pais, Milton e Elisabete, às minhas irmãs, Thaís e Amanda, e aos meus familiares, pelo constante incentivo e apoio em todas as minhas escolhas, e por acreditarem em todos os meus projetos.

À minha querida amiga e namorada Pâmella, por estar sempre ao meu lado, com seu apoio e dedicação, que contribuíram para que este trabalho fosse possível. Agradeço pela compreensão nos muitos momentos de ausência.

Aos demais amigos e tantos outros que de alguma forma colaboraram para a realização deste trabalho e que, de forma involuntária, foram omitidos.

*É o trabalho que nunca se começa que
leva mais tempo a terminar.*

J. R. R. Tolkien

RESUMO

Este trabalho teve como objetivo estudar os transistores de tunelamento por efeito de campo em estruturas de nanofio (NW-TFET), sendo realizado através de análises com base em explicações teóricas, simulações numéricas e medidas experimentais.

A fim de avaliar melhorar o desempenho do NW-TFET, este trabalho utilizou dispositivos com diferentes materiais de fonte, sendo eles: Si, liga SiGe e Ge, além da variação da espessura de HfO_2 no material do dielétrico de porta.

Com o auxílio de simulações numéricas foram obtidos os diagramas de bandas de energia dos dispositivos NW-TFET com fonte de $\text{Si}_{0,73}\text{Ge}_{0,27}$ e foi analisada a influência de cada um dos mecanismos de transporte de portadores para diversas condições de polarização, sendo observado a predominância da influência da recombinação e geração Shockley-Read-Hall (SRH) na corrente de desligamento, do tunelamento induzido por armadilhas (TAT) para baixos valores de tensões de porta ($0,5\text{V} > V_{\text{GS}} > 1,5\text{V}$) e do tunelamento direto de banda para banda (BTBT) para maiores valores tensões de porta ($V_{\text{GS}} > 1,5\text{V}$). A predominância de cada um desses mecanismos de transporte foi posteriormente comprovada com a utilização do método de Arrhenius, sendo este método adotado em todas as análises do trabalho.

O comportamento relativamente constante da corrente dos NW-TFETs com a temperatura na região de BTBT tem chamado a atenção e por isso foi realizado o estudo dos parâmetros analógicos em função da temperatura. Este estudo foi realizado comparando a influência dos diferentes materiais de fonte. O uso de Ge na fonte, permitiu a melhora na corrente de tunelamento, devido à sua menor banda proibida, aumentando a corrente de funcionamento (I_{ON}) e a transcondutância do dispositivo. Porém, devido à forte dependência de BTBT com o campo elétrico, o uso de Ge na fonte resulta em uma maior degradação da condutância de saída. Entretanto, a redução da espessura de HfO_2 no dielétrico de porta resultou no melhor acoplamento eletrostático, também aumentando a corrente de tunelamento, fazendo com que o dispositivo com fonte Ge e menor HfO_2 apresentasse melhores resultados analógicos quando comparado ao puramente de Si.

O uso de diferentes materiais durante o processo de fabricação induz ao aumento de defeitos nas interfaces do dispositivo. Ao longo deste trabalho foi realizado o estudo da influência da densidade de armadilhas de interface na corrente do dispositivo, demonstrando uma relação direta com o TAT e a formação de uma região de platô nas curvas de I_{DS} x V_{GS} , além de uma forte dependência com a temperatura, aumentando a degradação da corrente para temperaturas mais altas.

Além disso, o uso de Ge introduziu maior número de impurezas no óxido, e através do estudo de ruído foi observado que o aumento na densidade de armadilhas no óxido resultou no aumento do ruído flicker em baixa frequência, que para o TFET, ocorre devido ao armadilhamento e desarmadilhamento de elétrons na região do óxido. E mais uma vez, o melhor acoplamento eletrostático devido a redução da espessura de HfO_2 , resultou na redução desse ruído tornando-se melhor quando comparado à um TFET puramente de Si.

Neste trabalho foi proposto um modelo de ruído em baixa frequência para o NW-TFET baseado no modelo para MOSFET. Foram realizadas apenas algumas modificações, e assim, obtendo uma boa concordância com os resultados experimentais na região onde o BTBT é o mecanismo de condução predominante.

Palavras chaves: TFET. Nanofio. Tunelamento de banda para banda. Tunelamento induzido por armadilha. Influência da temperatura. Parâmetros analógicos. Ruído flicker. Histerese.

ABSTRACT

This work aims to study the nanowire tunneling field effect transistors (NW-TFET). The analyses were performed based on theoretical explanations, numerical simulations and experimental data.

In order to improve the NW-TFET performance, it was used devices with different source compositions, such as Si, SiGe alloy and Ge, besides different thicknesses of HfO₂ for the gate dielectric.

With the aid of numerical simulations it was obtained the NW-TFET energy band diagrams and analyzed the influence of recombination and generation Shockley-Read-Hall (SRH) on the off current, the influence of the trap assisted tunneling (TAT) at low gate voltage bias ($0,5V > V_{GS} > 1,5V$) and the direct band to band tunneling (BTBT) at higher gate voltage bias ($V_{GS} > 1,5V$). The predominance of each conduction mechanisms was confirmed by the Arrhenius plot method, being this method adopted in all analysis in this work.

The constant current with the temperature in the BTBT region has drawn attention and due to that, this work have studied the NW-TFET analog performance as function of temperature and also the influence of the source composition. The Ge source device shows an improved tunneling current, related to the bandgap narrowing, which leads to higher I_{ON} and transconductance. However, due to the strong BTBT dependence with the electric field, the use of Ge as source results in further I_{ON}/I_{OFF} degradation. Despite this, the reduced HfO₂ thickness in the gate dielectric, results in better electrostatic coupling, which also increases the tunneling current, making this device to present better analog performance when compared to devices with Si source.

The use of different materials during the device fabrication leads to an increase of the interface defects. This work presented the influence of the interface trap density on the current, showing a direct relation with TAT and appearance of a plateau region in the $I_{DS} \times V_{GS}$ curves. In addition it was shown a strong temperature dependence increasing the current degradation at higher temperatures. Furthermore, the use of Ge has shown an increase of impurities in the oxide, and through the noise study it was observed the flicker noise increase at low frequency, which for TFETs, occurs due to the electrons trapping and detrapping in the oxide region. Once again, the reduced

HfO₂ thickness leads to better electrostatic coupling, resulting in noise reduction and becoming better when compared to a devices with Si source.

In this work was proposed a low frequency noise model for a NW-TFET based on MOSFET models. Minor changes have been done, and thus a good agreement with the experimental results in the region where the BTBT is predominant conduction mechanism was obtained.

Keywords: TFET. Nanowire. Band to band tunneling. Trap assisted tunneling. Temperature influence. Analog parameters. Flicker noise. Hysteresis.

LISTA DE FIGURAS

Figura 1.1 - Evolução tecnologia ao longo do tempo (7)	24
Figura 2.1 – Seção transversal de um TFET de porta de simples.....	27
Figura 2.2 – Seção transversal de um TFET de múltiplas portas em estrutura horizontal (a) e vertical (b)	28
Figura 2.3 – Diagrama de bandas de energia para um nTFET polarizado com tensão de porta nula (a) e tensão de porta positiva (b).....	29
Figura 2.4 – Ilha de potencial com barreira de potencial de 2 nm de largura e 40 mV de altura (a). Função de onda (b) (32)	30
Figura 2.5 – Curva da E_g do Si x T, calculado através da equação 2.12.....	35
Figura 2.6 – Esquemático do S_{ID} em função de f para um transistor MOSFET	38
Figura 3.1 – Etapas do processo de fabricação de um vertical NW-TFET com fonte de $Si_{1-x}Ge_x$ (22).....	41
Figura 3.2 – Esquemático da seção transversal (a) e o corte transversal (b) de um de um NW-TFET vertical.....	42
Figura 3.3 – Concentração de dopantes de um NW-TFET (50)	42
Figura 3.4 – Seção transversal de um NW-TFET indicando suas dimensões	43
Figura 3.5 – Curva de I_{DS} x V_{GS} para um NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$ simulada no TCAD Sentaurus.....	45
Figura 3.6 – Diagramas de bandas de energia para um NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$ em diferentes condições de polarização, obtido por simulações no TCAD Sentaurus	46
Figura 3.7 – Curvas experimentais de I_{DS} x V_{GS} para dispositivos com fonte de $Si_{0,73}Ge_{0,27}$ e diferentes diâmetros em função da temperatura	47
Figura 3.8 – Curva experimental de I_{DS} x V_{GS} para um TFET com fonte de $Si_{0,73}Ge_{0,27}$, apresentando a influência predominante dos mecanismos de condução em cada região de polarização	48
Figura 3.9 – Curva de E_A x V_{GS} para um NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$	49
Figura 3.10 – Relação I_{ON}/I_{OFF} x T para NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$ e dois diâmetros diferentes.....	50
Figura 3.11 – Curvas experimentais de I_{DS} x V_{DS} com diferentes valores de V_{GS} e em função da temperatura para NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$	51

Figura 3.12 – Curvas experimentais de $I_{DS} \times V_{DS}$ para NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$, com diâmetros diferentes e em função da temperatura ...	52
Figura 3.13 - Curvas experimentais de $I_{DS} \times V_{GS}$ para NW-TFET com diferentes composições de fonte	53
Figura 3.14 - Curvas experimentais de $I_{DS} \times V_{DS}$ para NW-TFET com diferentes composições de fonte	54
Figura 3.15 - Curvas experimentais de $I_{DS} \times V_{GS}$ em função da Temperatura para NW-TFET com fonte de $Si_{1-x}Ge_x$	55
Figura 3.16 - Curvas experimentais de $I_{DS} \times V_{GS}$ em função da Temperatura para NW-TFET com fonte de Si	55
Figura 3.17 - Curvas experimentais de $E_A \times V_{GS}$ para NW-TFET com diferentes composições de fonte	56
Figura 3.18 - Curvas experimentais de $g_m \times T$ para NW-TFET com diferentes composições de fonte	58
Figura 3.19 - Curvas experimentais de $g_d \times T$ para NW-TFET com diferentes composições de fonte	59
Figura 3.20 - Curvas experimentais de $A_v \times T$ para NW-TFET com diferentes composições de fonte.	59
Figura 3.21 – Curvas experimentais de $I_{DS} \times V_{GS}$, comparando NW-TFET com fontes de diferentes materiais	61
Figura 3.22 – Figura esquemática do dispositivo NW-TFET simulado, demonstrando onde foram considerados o N_{it}	62
Figura 3.23 – Curvas $I_{DS} \times V_{GS}$ variando a quantidade de N_{IT} na interface fonte/canal obtida por simulações no TCAD Silvaco	62
Figura 3.24 – Curvas comparando a influência de cada mecanismo de transporte de portadores no comportamento de I_{DS} com a variação de V_{GS}	63
Figura 3.25 – Curvas de $I_{DS} \times V_{GS}$ variando o E_g do material de fonte e considerando a influência de N_{it}	64
Figura 3.26 – Curvas experimentais de $I_{DS} \times V_{GS}$ em função da temperatura para NW-TFET com diferentes materiais de fonte	65
Figura 3.27 – Curvas simuladas de $I_{DS} \times V_{GS}$ comparando a influência do N_{it} na interface fonte/canal em função da temperatura	66
Figura 4.1 – Etapas do processo de fabricação de um vertical NW-TFET com fonte de Ge (23)	68

Figura 4.2 – Corte transversal (a) e o Esquemático da seção transversal (b) de um de um NW-TFET	69
Figura 4.3 – Curvas experimentais de I_{DS} x V_{GS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta	72
Figura 4.4 – Curva de I_{DS} x V_{DS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta.....	72
Figura 4.5 – Curva experimental g_m x V_{GS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta	73
Figura 4.6 – Curvas experimentais de g_d x V_{GS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta	74
Figura 4.7 – Curvas experimentais de A_v x V_{GS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta	75
Figura 4.8 – Curvas experimentais de I_{DS} x V_{GS} para os diferentes NW-TFETs estudados, sendo dois com fonte de Ge e diferentes espessuras de HfO_2 e um com fonte de Si.....	77
Figura 4.9 – Curvas de E_A x V_{GS} para os diferentes NW-TFETs estudados	77
Figura 4.10 – Curvas experimentais de S_{ID} x f e diferentes polarizações de V_{DS} para um NW-TFET com fonte de Ge.....	79
Figura 4.11 – Curvas de S_{ID} x f para os três diferentes NW-TFETs estudados.....	80
Figura 4.12 – Curvas de S_{ID} x I_{DS} extraídas em $f=25$ Hz e $V_{DS}=0,9$ V para os diferentes NW-TFETs estudados	81
Figura 4.13 – Curvas de S_{ID} normalizados por I_{DS}^2 x inclinação de sublimiar (SS) para NW-TFETs com fonte de Ge.....	82
Figura 4.14 – Curvas experimentais de S_{ID} normalizada por I_{DS}^2 e de $(g_m/I_{DS})^2$ x I_{DS} para os diferentes NW-TFETs estudados	83
Figura 4.15 – Curvas de g_m x V_{GS} para os diferentes NW-TFETs.....	83
Figura 4.16 – Curvas de S_{VG} x V_{GS} para $f = 25$ Hz e $V_{DS} = 0,9$ V para três diferentes dispositivos estudados	84
Figura 4.17 –Curvas de I_{DS} x V_{GS} obtidas de forma experimental e simuladas para um NW-TFET com fonte de Ge.....	85
Figura 4.18 – Perfil de geração e recombinação devido à BTBT obtido por simulação ao longo do dispositivo.....	86
Figura 4.19 – Curva de S_{ID} x f para um transistor NW-MOSFET	87
Figura 4.20 – Curva experimental de S_{ID} x I_{DS} para um transistor NW-MOSFET.....	87

Figura 4.21 Curvas de S_{ID} x I_{DS} para um NW-TFET com fonte de Ge obtidas de experimentalmente e o modelo proposto	88
Figura 4.22 Curva experimental de I_{DS} x V_{GS} para um NW-TFET com $T = 300K$ e $77K$	89
Figura 4.23 – Curvas de S_{ID} e S_{ID} normalizado por I_{DS}^2 para um NW-TFET com fonte de Ge	90
Figura 4.24 – Curvas experimentais de S_{VG} x I_{DS} para um NW-TFET com fonte de Ge	90
Figura 4.25 – Curvas experimentais de I_{DS} x V_{GS} em função da temperatura para transistores NW-TFET com espessuras de HfO_2 de $3nm$ (A) e $2nm$ (B)	92
Figura 4.26 - Curvas experimentais com dupla varredura de I_{DS} x V_{GS} em função da temperatura para transistores NW-TFET com espessuras de HfO_2 de $3nm$ (A) e $2nm$ (B).....	92
Figura 4.27 – Curva de ΔV_{GS} x T para o NW-TFET com $3nm$ de HfO_2	93
Figura 4.28 – Curva de I_{DS} x $1/T$ para o NW-TFET com HfO_2 de $3nm$	94
Figura 5.1: Curvas experimentais de I_{DS} x V_{GS} (A) e I_{DS} x V_{DS} (B) para transistores NW-TFET com diferentes composições de fonte	96
Figura 5.2: Curvas experimentais de g_m (A) e g_d (B) em função da porcentagem de Ge na fonte	97
Figura 5.3: Curvas experimentais de A_v em função da porcentagem de Ge na fonte	98

LISTA DE TABELAS

Tabela 3-1 – Dimensões dos dispositivos NW-TFET fabricados no Imec, Bélgica e utilizados neste trabalho.....	44
Tabela 4-1 – Dimensões dos dispositivos NW-TFET com fonte de Ge e Si fabricados no Imec, Bélgica e utilizados neste trabalho.	70
Tabela 4-2 – Diferença entre os dispositivos NW-TFET utilizados neste capítulo. ...	70
Tabela 4-3 – Valores de ΔV_{GS} e N_{OT} em diferentes temperaturas para o NW-TFET com 3nm de HfO_2	93
Tabela 5-1: Dimensões dos NW-TFET provenientes de diferentes processos de fabricação.....	95
Tabela A-1 – Modelos utilizados no TCAD Sentaurus e TCAD Silvaco.	114

LISTA DE SIGLAS E ABREVIATURAS

CI	Circuitos Integrados
c-Ge	Germânio cristalino
BTBT	<i>Band to Band Tunneling</i> (tunelamento de banda para banda)
EOT	<i>Equivalent Oxide Thickness</i> (espessura equivalente de óxido)
g-r	Geração e recombinação
HCl	Ácido clorídrico
HfO ₂	Óxido de Háfio
Imec	<i>Interuniversity Microelectronics Centre</i> (Centro Interuniversitário de Microeletrônica)
i-Si	Silício com concentração intrínseca de portadores.
KLA	Klassen
MOS	<i>Metal-Oxide-Semiconductor</i> (Metal-Óxido-Semicondutor)
MOSFET	<i>Metal-Oxide-Semiconductor Field-Effect Transistor</i> (transistor de efeito de campo metal-óxido-semicondutor)
nTFET	TFET tipo n
NW	<i>Nanowire</i> (nanofio)
NW-TFET	<i>Nanowire TFET</i> (TFET em estrutura de nanofio)
PIN	Estrutura com dopagens do tipo p - intrínseco - n
PSD	<i>Power Spectral Density</i> (densidade espectral de potência)
pTFET	TFET tipo p
RTCVD	<i>Rapid Thermal Chemical Vapor Deposition</i> (deposição de vapor químico térmico rápido)
Si	Silício
SiGe	Liga de Silício e Germânio
Si _{1-x} Ge _x	Liga de Silício e Germânio, sendo x fração atômica de germânio na liga
SiO ₂	Dióxido de Silício.
SOI	<i>Silicon-on-Insulator</i> (silício-sobre-isolante)
SRH	<i>Shockley-Read-Hall</i>
SS	<i>Subthreshold Swing</i> (Inclinação de Sublimiar)

SSRM	<i>Scanning Spreading Resistance Microscopy</i> (microscópio de varredura do espalhamento da resistência)
TAT	<i>Trap Assisted Tunneling</i> (tunelamento assistido por armadilhas)
TCAD	<i>Technology Computer-Aided Design</i>
TEM	<i>Transmission electron microscopy</i> (microscópio eletrônico de transmissão)
TFET	<i>Tunnel Field Effect Transistor</i> (transistor de tunelamento por efeito de campo)
TiN	<i>Nitreto de Titânio</i>
α -Si	Silício amorfo
α -Ge	Germânio amorfo

LISTA DE SIMBOLOS

A_{BTBT}	Parâmetro de ajuste da taxa de geração de tunelamento de banda para banda [$\text{cm}^{-1}\text{V}^{-2}\text{s}^{-1}$]
A_v	Ganho de tensão de malha aberta em baixa frequência [dB]
B_{BTBT}	Parâmetro de ajuste da taxa de geração de tunelamento de banda para banda [$\text{cm}^{-1}\text{V}^{-2}\text{s}^{-1}$]
C_{ox}	Capacitância do óxido de porta [F/cm^2]
D	Diâmetro [nm]
E_A	Energia de ativação [eV]
E_C	Nível de energia inferior da banda de condução [eV]
E_g	Largura da banda proibida [eV]
E_i	Nível de Fermi intrínseco [eV]
E_t	Diferença entre o nível de energia da armadilha e o nível intrínseco [eV]
E_v	Nível de energia superior da banda de valência [eV]
F	Campo elétrico [V/cm]
f	Frequência [Hz]
g_d	Condutância de saída [S]
g_m	Transcondutância [S]
$\hbar$	Constante reduzida de Plank [$6,626 \times 10^{-34} \text{ J.s}$]
I_D	Corrente de dreno [A]
I_{DS}	Corrente entre dreno e fonte [A]
I_{OFF}	Corrente de desligamento [A]
I_{ON}	Corrente de funcionamento [A]
i-Si	Silício com concentração intrínseca de portadores.

J_{BTBT}	Densidades de corrente devido ao BTBT [$A/\mu m$].
J_{SRH}	Densidades de corrente devido aos mecanismos de recombinação e geração SRH [$A/\mu m$]
J_{TAT}	Densidades de corrente devido ao TAT [$A/\mu m$]
k	Constante de Boltzmann [$1,38066 \times 10^{-23} \text{ J/K}$]
L_{CH}	Comprimento total de canal [nm]
L_{eff}	Comprimento efetivo do canal do transistor [nm]
L_G	Comprimento de porta [nm]
L_{GD}	Subposição (<i>underlap</i>) de porta na região de dreno [nm]
L_{GS}	Sobreposição (<i>overlap</i>) de porta na região da fonte [nm]
L_T	Largura efetiva de tunelamento [nm]
m_0	Massa do elétron [$9,11 \times 10^{-31} \text{ Kg}$]
m_t	Massa efetiva do elétron [Kg]
n	Concentração de elétrons [cm^{-3}]
N	Concentração de impurezas [cm^{-3}]
N_A	Concentração de impurezas aceitadoras [cm^{-3}]
N_D	Concentração de impurezas doadoras [cm^{-3}]
n_i	Concentração intrínseca de portadores [cm^{-3}]
N_{it}	Densidade de armadilhas de interface [$eV^{-1}.cm^{-2}$]
N_{ot}	Densidade de armadilhas no óxido [$eV^{-1}cm^{-3}$]
p	Concentração de lacunas [cm^{-3}]
q	Carga do elétron [$1,6 \times 10^{-19} \text{ C}$]
R_{BTBT}	Taxa de tunelamento de banda para banda
R_{SRH}	Taxa de recombinação SRH
S_{ID}	Densidade espectral de ruído da corrente de dreno [A^2/Hz]
S_{VG}	Densidade espectral de ruído referenciado a entrada [V^2/Hz]

T	Temperatura [K]
t_{c-Ge}	Espessura de Germânio cristalino
t_{HfO_2}	Espessura de HfO_2 [nm]
V_D	Tensão aplicada ao dreno [V]
V_{DS}	Tensão aplicada entre dreno e fonte [V]
V_G	Tensão aplicada à porta do transistor [V]
V_{GS}	Tensão aplicada entre porta e fonte [V]
V_S	Tensão aplicada à fonte [V]
W	Largura do canal do transistor [nm]
α	Parâmetro de tunelamento [10^{-8} cm]
ΔV_{GS}	Variação de V_{GS} na histerese [V]
ξ	Campo elétrico [V/m]
τ_n	Tempo de vida das lacunas [s]
τ_p	Tempo de vida dos elétrons [s]
Γ_n^{TAT}	Função de efeito de campo para elétrons
Γ_p^{TAT}	Função de efeito de campo para lacunas

SUMÁRIO

1	INTRODUÇÃO.....	23
1.1	Histórico da microeletrônica	23
1.2	Histórico dos transistores túnel FET.....	25
1.3	Objetivos e estrutura	26
2	TRANSISTORES DE TUNELAMENTO POR EFEITO DE CAMPO.....	27
2.1	Modo de funcionamento do TFET	27
2.2	Tunelamento ou efeito túnel.....	30
2.3	Mecanismos de condução do TFET	31
2.3.1	Recombinação e geração Shockley-Read-Hall (SRH)	31
2.3.2	Tunelamento induzido por armadilhas (TAT).....	32
2.3.3	Tunelamento de banda para banda (BTBT)	33
2.3.4	Influência da temperatura nos mecanismos de condução	34
2.4	Método de Arrhenius	36
2.5	Ruído em baixa frequência.....	36
2.5.1	Caracterização de ruídos.....	37
2.5.2	Fontes de ruídos.....	37
3	NW-TFET COM FONTE DE $\text{Si}_{1-x}\text{Ge}_x$.....	39
3.1	Processo de fabricação	39
3.2	Dimensões	43
3.3	Estudo do princípio de funcionamento do NW-TFET	44
3.4	Influência da temperatura no NW-TFET.....	47
3.5	Influência do material de fonte no NW-TFET	52
3.6	Parâmetros analógicos do NW-TFET com fonte de $\text{Si}_{1-x}\text{Ge}_x$ em função da temperatura.....	57
3.7	Influência da densidade de armadilhas de interface para NW-TFET com diferentes materiais de fonte	60

4	NW-TFET COM FONTE DE Ge.....	67
4.1	Processo de fabricação	67
4.2	Dimensões	69
4.3	Parâmetros analógicos do NW-TFET com fonte de Ge e a influência da espessura do óxido de porta	70
4.4	Estudo de ruído de baixa frequência em transistores NW-TFET	76
4.4.1	Modelamento do ruído.....	85
4.4.2	Estudo de ruído em baixa temperatura.....	88
4.5	Estudo de histerese em TFETs com fonte de Ge.....	91
5	COMPARAÇÃO DO COMPORTAMENTO ANALÓGICO DOS NW-TFETs COM FONTE DE Ge, Si_{1-x}Ge_x e Si.	95
6	CONCLUSÕES E PROPOSTAS DE TRABALHOS FUTUROS	100
6.1	Conclusões.....	100
6.2	Propostas de trabalhos futuros.....	103
	PUBLICAÇÕES GERADAS DURANTE O DOUTORADO.....	104
	Publicações em revistas	104
	Publicações em congressos	104
	Artigo de revista em processo de submissão.....	107
	Premiações	107
	REFERÊNCIAS.....	108
	ANEXO A.....	114
	Simulador numérico de dispositivos.....	114
	Modelos utilizados	114
	ANEXO B.....	116
	Exemplo de um script utilizado para gerar uma estrutura em TCAD Sentaurus	116
	Exemplo de um script de simulação em TCAD Sentaurus.....	121
	Exemplo de um script de simulação em TCAD Silvaco	123

1 INTRODUÇÃO

1.1 Histórico da microeletrônica

A microeletrônica está relacionada com a tecnologia voltada à produção de circuitos integrados (CI), promovendo a miniaturização dos componentes eletrônicos. Os circuitos integrados podem englobar bilhões de componentes em uma pequena pastilha de silício, resultando na redução de custo de montagem de sistemas e do volume (1).

O principal componente dos circuitos integrados ao longo das últimas décadas foi o transistor MOSFET (*Metal-Oxide-Semiconductor Field-Effect Transistor* – transistor de efeito de campo metal-óxido-semicondutor). O nome do transistor MOSFET origina-se do seu princípio físico de funcionamento, onde o mecanismo de controle da corrente que flui através do dispositivo é baseado no campo estabelecido pela tensão aplicada no terminal de controle.

Com a miniaturização dos dispositivos MOSFETs surgiram efeitos indesejados, especialmente decorrentes da redução do comprimento de canal, chamados de efeito de canal curto. Com isso, foi incentivado o desenvolvimento de uma nova tecnologia com o intuito de reduzir estes efeitos, dando origem à tecnologia silício sobre isolante (*Silicon On Insulator*), denominada SOI MOSFET (2).

Apesar dos transistores SOI permitirem uma maior longevidade que os transistores MOSFETs convencionais, o problema do controle das cargas na região de canal em dimensões extremamente reduzidas vem sendo exaustivamente tratado pela comunidade científica mundial na atualidade (2-6).

Tendo em mente a importância de manter esta evolução tecnológica e do escalamento que torna os dispositivos cada vez mais complexos, o estudo de novos materiais, desenvolvimento de novas estruturas e dispositivos com princípios de funcionamentos diferentes vem sendo cada vez mais necessário.

A figura 1.1 apresenta o gráfico da evolução tecnológica ao longo dos últimos anos, apresentando as estruturas mais promissoras a suceder a tecnologia MOSFET.

Figura 1.1 - Evolução tecnologia ao longo do tempo (7)

Fonte: Adaptado de Claeys (2009)

Um dos dispositivos considerados mais promissores a dar continuidade ao escalamento e substituir a tecnologia MOSFET em aplicações de baixa potência é o transistor de tunelamento por efeito de campo (*Tunnel Field Effect Transistors* – TFET) (7-15).

O funcionamento do TFET é baseado nos efeitos de tunelamento quântico, onde o mecanismo de transporte de corrente elétrica deve-se predominantemente ao tunelamento de elétrons induzido pelo campo elétrico (7-15), ao contrário do MOSFET convencional que se deve ao mecanismo de difusão e deriva (2).

Este princípio de condução deve-se ao fato do TFET ser projetado em estrutura do tipo P – intrínseco – N controlada por porta, facilitando o tunelamento dos portadores majoritário da região de fonte para o canal.

Devido à corrente de tunelamento ser o mecanismo de transporte predominante no funcionamento do TFET, este dispositivo apresenta diversas vantagens, como potencial de atingir valores de inclinação de sublimiar (*Subthreshold Swing* – SS) inferiores ao limite físico do MOSFET de 60 mV/dec em temperatura

ambiente (11-13), garantindo maior velocidade de chaveamento. Os dispositivos TFET também apresentam corrente de desligamento (I_{OFF}) muito baixa, fazendo com que apresente menor potência dissipada quando desligado (16). Além de não apresentar efeitos de canal curto (17).

Embora as características mencionadas levem a uma perspectiva promissora, os TFETs apresentam algumas desvantagens como corrente ambipolar e baixa corrente de funcionamento (I_{ON}). Por isso, algumas estratégias vêm sendo estudadas para aperfeiçoar este dispositivo e superar esses problemas (18-23).

1.2 Histórico dos transistores túnel FET

O primeiro diodo de tunelamento foi relatado em 1957 por Esaki, utilizando um diodo de germânio com junção P-N altamente dopada (24). Em 1965, Hofstein e Warfield demonstraram o primeiro diodo de tunelamento controlado por porta (25), porém, concluíram que este dispositivo não oferecia vantagens em relação ao MOSFET.

A primeira proposta de um transistor TFET surgiu em 1978 por Quinn et al., onde a estrutura de um transistor MOSFET foi alterada, obtendo uma estrutura do tipo estrutura $P^+-P^--N^+$ com controle de porta (26). Entretanto, este estudo não tem nenhuma relação com as motivações mais recentes, sendo demonstrado apenas a utilidade desse novo transistor em aplicações de espectroscopia.

Em 1987, Banerjee et al., utilizando uma estrutura similar à do Quinn, demonstrou que o TFET apresentava características de saída similares a do MOSFET, exceto pela transcondutância não linear, sugerindo o uso para circuitos analógicos específicos (27).

Posteriormente, surgiram novos trabalhos sobre transistores de tunelamento de banda para banda, porém com diferentes nomenclaturas. Em 1988, Takeda et al. realizaram a caracterização elétrica de um transistor com estrutura do tipo $P^+-N^--N^+$ e usaram a denominação B^2T - MOSFET (28). Em 1992, Baba propôs um transistor P^+-I-N^+ controlados por porta e o nomeou Transistores de Tunelamento Superficial (*Surface Tunnel Transistor* - STT) (29). Neste estudo o STT foi sugerido como possível substituto do MOSFET devido aos reduzidos efeitos de canal curto.

A redução da inclinação de sublimiar para valores abaixo de 60 mV/dec foi reportada pela primeira vez em 2004 por Appenzeller et al., utilizando transistores de nanotubo de carbono (*Carbon Nanotube Field Effect Transistor* - CNTFET) (11). Assim, abrindo as portas para o TFET como um possível substituto ao MOSFET em circuitos de baixa potência.

Em 2004, Bhuwarka et al. publicaram o primeiro artigo de TFET vertical utilizando SiGe em sua estrutura (12). Neste trabalho foi observado que devido a menor largura da banda proibida do SiGe, houve a redução da barreira de tunelamento e consequentemente, o aumento da corrente de tunelamento e redução da inclinação de sublimiar.

Nos anos seguintes, surgiram novas propostas com variações de estruturas e diferentes condições de polarização (18-23).

1.3 Objetivos e estrutura

O objetivo deste trabalho foi estudar detalhadamente a influência de cada mecanismo de transporte em função das diferentes condições de polarização do TFET, a influência da temperatura, a influência dos defeitos de armadilhas de interface e armadilhas no óxido, decorrentes do processo de fabricação em seu comportamento, caracterização elétrica dos principais parâmetros analógicos, seguido pelo estudo do ruído em baixa frequência e por fim, uma proposta de modelamento de ruído em baixa frequência para o TFET.

Este trabalho está organizado em 6 capítulos, sendo o primeiro este que apresenta um breve histórico e introdução ao tema. No segundo capítulo são apresentados os conceitos teóricos sobre o funcionamento básico dos TFETs e os diferentes mecanismos de condução de portadores envolvidos. Nos capítulos 3 e 4 são apresentados e discutidos resultados decorrentes de medidas experimentais e simulações numéricas para transistores TFETs com fonte de Si, liga de SiGe ou Ge. Na sequência, serão apresentadas as conclusões do trabalho, propostas para sequência de trabalho, uma lista com todas as publicações geradas até o momento, seguida pelas referências bibliográficas.

2 TRANSISTORES DE TUNELAMENTO POR EFEITO DE CAMPO

Neste capítulo são apresentados os principais conceitos dos Transistores de tunelamento por efeito de campo (TFET), sua estrutura, modo de funcionamento e os principais mecanismos de transporte de portadores.

2.1 Modo de funcionamento do TFET

Os dispositivos TFET são baseados na tecnologia do diodo PIN, apresentando junções do tipo P⁺ - Intrínseco - N⁺ com controle de porta (8), conforme pode ser visto na figura 2.1, onde V_G é terminal de porta, V_S o terminal de fonte e V_D o terminal de dreno.

Figura 2.1 – Seção transversal de um TFET de porta de simples

Fonte: Autor

A mesma estrutura TFET pode ser do tipo p ou n, dependendo das polarizações aplicadas. Em alguns casos para melhorar a corrente de tunelamento do dispositivo, o canal é fracamente dopado com material do tipo N para um nTFET ou com material do tipo P para um pTFET (8).

Assim como na tecnologia MOSFET convencional, a nomenclatura dos terminais de fonte e dreno depende da polarização do dispositivo. Para um nTFET, é considerado uma tensão de porta positiva e polarização reversa das junções P-I-N, dessa forma ocorrendo o tunelamento. A região N⁺ é referida como dreno e a região P⁺ como fonte. De forma análoga, para um pTFET a região N⁺ é referida como fonte e a região P⁺ como dreno.

O conceito dos dispositivos TFET podem ser implementados utilizando-se de diversos processos de fabricação já existentes, como o de um MOSFET convencional, SOI MOSFET, estruturas de nanofio, estruturas horizontais ou verticais (19). A figura 2.2 apresenta como exemplo a seção transversal de transistores nTFET de múltiplas portas em estrutura horizontal (a) e vertical (b).

Figura 2.2 – Seção transversal de um TFET de múltiplas portas em estrutura horizontal (a) e vertical (b)

Fonte: Autor

O princípio de funcionamento do TFET pode ser melhor explicado com a ajuda do diagrama de bandas de energia, apresentado na figura 2.3, onde são exibidos os níveis de energia da banda de valência (E_v) e condução (E_c) das junções P-I-N de um nTFET em duas condições de polarização de porta diferentes: com tensão de porta nula (a) e com tensão de porta positiva (b). Para os dois casos está sendo considerado tensão de dreno ($V_{DS} > 0$ V) positiva.

Quando a tensão de porta é nula ($V_{GS} = 0$ V), o TFET encontra-se em estado desligado, pois a corrente que flui através do dispositivo é muito baixa, sendo devida a recombinação e geração Shockley-Read-Hall (SRH) e a corrente de fuga de junção (16).

Figura 2.3 – Diagrama de bandas de energia para um nTFET polarizado com tensão de porta nula (a) e tensão de porta positiva (b)

Fonte: Autor

Com tensão de porta positiva ($V_{GS} > 0\text{ V}$), nota-se na figura 2.3(b) o aumento da barreira de potencial entre a fonte e o canal, fazendo com que o nível máximo da banda de valência na região de fonte fique superior ao nível mínimo da banda de condução na região de canal, viabilizando o tunelamento dos elétrons da banda de valência da fonte para a banda de condução do canal, dando origem à corrente de tunelamento (8).

Quando uma tensão de porta negativa ($V_{GS} < 0$) é aplicada, ocorre o aumento da barreira de potencial entre o dreno e o canal, fazendo com que ocorra o tunelamento reverso no dreno, resultando no aumento da corrente de dreno e prejudicando a corrente de desligamento do dispositivo (I_{OFF}). Este resultado indesejável é chamado efeito ambipolar (18).

Uma das soluções para que o efeito ambipolar possa ser minimizado ou até mesmo suprimido é fazer com que a porta do dispositivo não esteja auto alinhada com a junção de dreno, criando uma região assimétrica, chamada de subposição entre porta e dreno (gate drain underlap) (18).

O modo de funcionamento detalhado para diversas condições de polarização do TFET é apresentado no capítulo 3.3.

2.2 Tunelamento ou efeito túnel

Segundo a mecânica quântica, um elétron ou uma lacuna possuem probabilidade finita de atravessar uma barreira de potencial mesmo possuindo uma energia menor que a mesma. O valor desta probabilidade, também chamada de coeficiente de transmissão do portador, depende da forma, altura e largura da barreira de potencial (30-32).

Figura 2.4 – Ilha de potencial com barreira de potencial de 2 nm de largura e 40 mV de altura (a). Função de onda (b) (32)

Fonte: Adaptado de Colinge (2002)

Para ilustrar este efeito, considere a figura 2.4(a), onde está apresentado uma ilha de potencial com uma barreira de potencial de 2 nm de espessura e 40 mV altura. De acordo com a mecânica clássica, se uma partícula estiver posicionada ao lado esquerdo dessa barreira e possui energia superior à altura da mesma, ela terá probabilidade “1” de ser transmitida para o lado direito, caso contrário terá probabilidade “1” de ser totalmente refletida (32).

Porém, segundo a mecânica quântica, as partículas possuem comportamento ondulatório e a função de onda terá valores diferentes de zero dos dois lados da barreira, significando que a partícula poderá estar tanto de um lado quanto do outro

da barreira. A figura 2.4(b) apresenta esta função onda para um elétron, onde pode-se observar que o potencial máximo é de 0,15 mV, o qual seria insuficiente para vencer a barreira de potencial pela mecânica clássica. Entretanto, de acordo com a mecânica quântica, a função onda possui uma componente capaz de penetrar na barreira, perdendo sua energia exponencialmente com a distância. Quanto mais estreita for esta barreira, maior a probabilidade da partícula ser encontrada do lado direito da barreira de potencial (32). Este fenômeno é chamado de tunelamento ou efeito túnel.

2.3 Mecanismos de condução do TFET

Ao longo da análise dos resultados obtidos neste trabalho serão comentadas as influências dos principais mecanismos de condução deste dispositivo, como a recombinação e geração Shockley-Read-Hall (g-r SRH), o tunelamento induzido por armadilhas (*Trap Assisted Tunneling* - TAT) e o tunelamento de banda para banda (*Band to Band Tunneling* – BTBT). Cada uma destas componentes será descrita nos itens a seguir.

2.3.1 Recombinação e geração Shockley-Read-Hall (SRH)

A transferência de elétrons entre o nível máximo da banda de valência para o nível mínimo da banda de condução em um material semiconductor não é muito fácil devido a banda de energia proibida (*bandgap*) ser relativamente elevada, necessitando de uma quantidade de energia muito alta para que isto ocorra. Porém, às impurezas, defeitos na rede cristalina ou contaminações nos semicondutores podem gerar níveis energéticos intermediários de armadilhas na banda proibida. Os pares elétrons-lacunas armadilhados nesta região recombina-se, dando origem ao efeito de geração Shockley-Read-Hall (SRH) ou multifonons, pois a energia liberada durante o evento de recombinação é dissipada através de vibrações na rede cristalina por meio de fônons (33-34).

A taxa de recombinação SRH (R_{SRH}) é dada pela seguinte equação (33):

$$R_{SRH} = \frac{n \cdot p - n_i^2}{\tau_p \left(n + n_i \cdot e^{\left(\frac{E_t}{kT}\right)} \right) + \tau_n \left(p + n_i \cdot e^{\left(-\frac{E_t}{kT}\right)} \right)} \quad (2.1)$$

onde n é a concentração de elétrons, p a concentração de lacunas, n_i a concentração intrínseca de portadores, τ_p o tempo de vida das lacunas, τ_n o tempo de vida dos elétrons, E_t a diferença entre o nível de energia da armadilha e o nível intrínseco, k a constante de Boltzmann e T a temperatura.

A máxima taxa de recombinação e geração SRH é dada quando E_t está localizada no meio da banda proibida (34).

2.3.2 Tunelamento induzido por armadilhas (TAT)

Assim como a recombinação e geração SRH, o tunelamento induzido por armadilhas (*Trap Assisted Tunneling* – TAT) ocorre devido ao armadilhamento de elétrons em níveis energéticos intermediários na banda proibida. Com o aumento da barreira de potencial entre a fonte e o canal, torna-se possível o tunelamento dos elétrons armadilhados na região de fonte para a banda de condução do outro lado da junção, na região de canal (35-36).

O modelo de corrente de tunelamento induzido por armadilhas, proposto por Hurkx (36), consiste no acréscimo de um termo denominado função de efeito de campo na equação de recombinação e geração SRH, sendo Γ_n^{TAT} para elétrons e Γ_p^{TAT} para lacunas. Reescrevendo a equação 2.1 e acrescentando estes termos:

$$R_{TAT} = \frac{n \cdot p - n_i^2}{\frac{\tau_p}{1 + \Gamma_p^{TAT}} \left(n + n_i \cdot e^{\left(\frac{E_t}{k.T}\right)} \right) + \frac{\tau_n}{1 + \Gamma_n^{TAT}} \left(p + n_i \cdot e^{\left(-\frac{E_t}{k.T}\right)} \right)} \quad (2.2)$$

sendo:

$$\Gamma_n^{TAT} = \frac{\Delta E_n}{k.T} \int_0^1 e^{\left(\frac{\Delta E_n}{k.T} \cdot u - K_n \cdot u^{\frac{3}{2}}\right)} du \quad (2.3)$$

$$\Gamma_p^{TAT} = \frac{\Delta E_p}{k.T} \int_0^1 e^{\left(\frac{\Delta E_p}{k.T} \cdot u - K_p \cdot u^{\frac{3}{2}}\right)} du \quad (2.4)$$

onde ΔE_n e ΔE_p são a banda de energia para qual ocorre o tunelamento de elétrons e lacunas, respectivamente, u a variável de integração e K_n e K_p definidos pelas equações 2.5 e 2.6.

$$K_n = \frac{4}{3} \frac{\sqrt{2 \cdot m_0 \cdot m_t \cdot \Delta E_n^3}}{q \cdot \hbar \cdot |E|} \quad (2.5)$$

$$K_p = \frac{4}{3} \frac{\sqrt{2 \cdot m_0 \cdot m_t \cdot \Delta E_p^3}}{q \cdot \hbar \cdot |E|} \quad (2.6)$$

onde m_0 é a massa do elétron em repouso, m_t a massa efetiva do elétron, $\hbar$ a constante de Planck reduzida ($\hbar/2\pi$).

2.3.3 Tunelamento de banda para banda (BTBT)

Devido as características deste dispositivo, quando valores de tensão suficientemente altos são aplicados à porta, o nível superior da banda de valência da região P^+ (fonte) torna-se maior que o nível inferior da banda de condução da região intrínseca (canal), aumentando muito a probabilidade de tunelamento de banda para banda. Nesta condição de polarização, o tunelamento direto de banda para banda é o principal mecanismo de transporte do TFET (8).

O modelo de taxa de tunelamento de banda para banda proposto por Hurkx (36) é dado pela equação 2.7.

$$R_{BTBT} = A_{BTBT} \cdot D \cdot F^P \cdot e^{\left(\frac{B_{BTBT} \cdot E_g(T)^{3/2}}{E_g(300)^{3/2} \cdot F} \right)} \quad (2.7)$$

$$D = \frac{n \cdot p - n_i^2}{(n + n_i)(p + n_i)} \quad (2.8)$$

onde os coeficiente são $A_{BTBT} = 4 \cdot 10^{14} \text{ cm}^{-3} \text{ s}^{-1}$, $B_{BTBT} = 1,9 \cdot 10^{-7} \text{ V/cm}$ e $P = 2,5$, F é a magnitude do campo elétrico.

2.3.4 Influência da temperatura nos mecanismos de condução

Para analisar a influência da temperatura em cada um dos mecanismos de condução apresentados, foram obtidas as equações simplificadas da densidade de corrente devido aos mecanismos de recombinação e geração SRH (J_{SRH}), tunelamento assistido por armadilhas (J_{TAT}) e tunelamento de banda para banda (J_{BTBT}), dado pelas seguintes equações (37):

$$J_{RSH} \propto C_1 \cdot e^{\left(- \frac{E_g}{2} \frac{1}{k \cdot T} \right)} \quad (2.9)$$

$$J_{TAT} \propto C_2 \cdot e^{\left(- \frac{E_g}{2} \frac{1}{k \cdot T} + \frac{\Delta E_t}{k \cdot T} \right)} \quad (2.10)$$

$$J_{BTBT} \propto e^{\left(- C_3 \cdot \frac{E_g^{3/2}}{F} \right)} \quad (2.11)$$

sendo, C_1 , C_2 e C_3 constantes matemática, E_g a largura de banda proibida, ΔE_t a diferença entre o nível de energia da armadilha e o nível intrínseco, k a constante de Boltzmann, T a temperatura e F o campo elétrico.

A partir das simplificações obtidas, podemos observar a dependência direta da temperatura na corrente de recombinação e geração SRH (equação 2.9) e na corrente de tunelamento induzido por armadilhas (equação 2.10), enquanto a corrente de tunelamento de banda para banda (equação 2.11) é influenciada pela temperatura indiretamente devido ao estreitamento da banda proibida com o aumento da temperatura.

A largura da banda proibida para o silício pode ser expressa por (38):

$$E_g = 1,17 + 1,059 \cdot 10^{-5} \cdot T - 6,05 \cdot 10^{-7} \cdot T^2, \quad \text{para } T \leq 170 \text{ K}$$

$$E_g = 1,1785 - 9,025 \cdot 10^{-5} \cdot T - 3,05 \cdot 10^{-7} \cdot T^2, \quad \text{para } T > 170 \text{ K} \quad (2.12)$$

A figura 2.5 apresenta a curva da largura de banda proibida em função da temperatura, calculada de acordo com a equação 2.12, onde pode ser visto que, quando a temperatura varia dezenas de graus, a largura de banda proibida varia apenas alguns milésimos.

Figura 2.5 – Curva da E_g do Si x T , calculado através da equação 2.12

Fonte: Autor

2.4 Método de Arrhenius

O método de Arrhenius (39-40) é um artifício utilizado para determinar qual o mecanismo de condução predominante em diferentes condições de polarização.

Conforme apresentado, cada um dos mecanismos de condução apresentam uma dependência específica com tensão e temperatura. Através da caracterização elétrica em função da temperatura e utilizando a equação 2.13, é possível calcular a variação de corrente com a temperatura e determinar a energia de ativação (E_A) equivalente.

$$\ln(I_{DS}) = -\left(\frac{E_A}{K}\right)\left(\frac{1}{T}\right) \quad (2.13)$$

Os mecanismos termicamente assistidos, como geração e recombinação SRH e TAT, tem uma forte sensibilidade à temperatura, apresentando altos valores de E_A , em torno de $E_g/2$ e $E_g/2 + \Delta E_T$, respectivamente (41), entretanto, o BTBT apresenta valores tipicamente menores que 0,1 eV.

2.5 Ruído em baixa frequência

O ruído em um dispositivo eletrônico é uma perturbação aleatória e espontânea de um sinal determinístico inerente a física do dispositivo. Esses distúrbios podem ser originados de fontes externas ao sistema, como linhas de transmissão AC, rádios transmissores ou circuitos adjacentes, perturbando o circuito de interesse devido aos acoplamentos eletrostáticos e eletromagnéticos. Entretanto, o ruído também pode ser de origem interna, quando flutuações randômicas acontecem na estrutura física do material. Esse tipo de ruído não pode ser eliminado, dessa forma, o sinal desejado torna-se difícil de ser distinguido quando a potência do ruído é significativa alta em relação ao sinal, limitando a precisão das medidas e determinando o valor mínimo dos sinais que serão detectados (42). Sendo assim, o ruído é um parâmetro importante a ser compreendido e caracterizado.

2.5.1 Caracterização de ruídos

Um método muito utilizado na literatura para caracterizar o ruído ocorre através da análise da densidade espectral de potência (*Power Spectral Density* – PSD), obtida através de um analisador de espectro, dando informação de como a potência do ruído é distribuída em função da frequência, a sua unidade é W/Hz (42).

O PSD também é comumente expresso nas unidades A^2/Hz , representando o PSD de ruído da corrente de dreno (*current noise power spectral density* – S_{ID}) e V^2/Hz , representando a densidade espectral de ruído referenciado a entrada (*input referred noise power spectral density* – S_{VG}).

2.5.2 Fontes de ruídos

Os mecanismos de transporte de portadores através do canal de um transistor é um processo estocástico e apresentam flutuações randômicas, dando origem a diferentes tipos de ruídos, sendo eles (42):

- Ruído térmico ou ruído Johnson-Nyquist:
Este ruído decorre da agitação térmica dos elétrons no interior de um condutor elétrico. O ruído térmico existe em todo resistor e parte resistiva de um dispositivo e corresponde ao menor limite de ruído em um circuito elétrico (42).
- Ruído de barreira ou ruído *shot*:
Este ruído está associado com a corrente que flui através de uma barreira de potencial, como uma junção p-n, quando os elétrons atravessam essa barreira de forma independente e ao acaso (42).

O ruído térmico e o ruído de barreira apresentam o PSD de ruído constante ao longo de todo o espectro de frequência e por analogia a luz branca que contém todas as frequências do espectro visível, recebem o nome de ruído branco (*white noise*).

- Ruído de geração e recombinação (g-r) ou Lorentzian:

O ruído g-r é causado por armadilhas na banda proibida que aprisionam ou emitem portadores aleatoriamente, causando flutuações no número de portadores disponíveis para o transporte de corrente (42). O PSD do ruído g-r em um MOSFET segue o modelo de Lorentz, sendo constante para baixa frequência e sofrendo uma redução com o aumento f em uma taxa de $1/f^2$.

- Ruído Flicker ou ruído $1/f$:

O PSD do ruído flicker apresenta uma tendência de $1/f^\gamma$, com γ usualmente no intervalo de 0,7 a 1,3 (42). Este ruído é modelado por dois diferentes mecanismos em um transistor MOSFET. O primeiro deles, proposto por McWhorter (43), considerando que as flutuações na corrente acontecem devido ao armadilhamento e desarmadilhamento das cargas no óxido de porta. Enquanto o segundo, proposto por Hooge (44), considera que o ruído $1/f$ é devido a flutuações na mobilidade.

A figura 2.6 apresenta o esquemático da densidade espectral de potência (PSD) do ruído na corrente de dreno (S_{ID}) em função da frequência (f) para um transistor MOSFET.

Figura 2.6 – Esquemático do S_{ID} em função de f para um transistor MOSFET (42)

Fonte: Adaptado de Haartman (2007)

3 NW-TFET COM FONTE DE $\text{Si}_{1-x}\text{Ge}_x$

Recentemente, os transistores TFET atraíram muita atenção devido ao seu rápido chaveamento ($\text{SS} < 60 \text{ mV/dec}$). Entretanto, tem-se reportado que a performance dos TFETs de silício são piores quando comparado aos MOSFETs com baixa corrente de funcionamento, na faixa de $0,1$ a $1 \mu\text{A}/\mu\text{m}$ e inclinação de sublimiar (SS) tipicamente entre 100 e 150 mV/dec . Como solução proposta estão a melhora do acoplamento eletrostático com o uso de diferentes materiais de dielétrico de porta, uso de materiais com baixos valores de E_g na fonte e otimização das junções, deixando-as mais abruptas (45-49).

Ao longo deste capítulo são apresentados alguns detalhes do processo de fabricação dos TFETs em estruturas de nanofio vertical com fonte de SiGe, o estudo do comportamento destes dispositivos e as vantagens propiciada devido ao uso de SiGe na região de fonte. Para isso, são apresentados resultados experimentais e simulados, iniciando pelo estudo do comportamento dos NW-TFET, seguido pelo estudo da influência da temperatura e das armadilhas de interface em seu funcionamento.

3.1 Processo de fabricação

Para realização deste trabalho foram utilizados transistores de tunelamento controlados por efeito de campo em estruturas de nanofio vertical (vertical NW-TFET) fabricados pelo *Interuniversity Microelectronics Centre* – Imec, Leuven, Bélgica.

A figura 3.1 ilustra algumas etapas do processo de fabricação realizado no Imec, Bélgica (22), iniciando com um substrato de silício altamente dopado com arsênio (material do tipo N^+). Em seguida, para a formação da região de canal, é realizado o crescimento epitaxial de uma camada de silício não dopada ou levemente dopada com material do tipo N com concentração de 10^{15} cm^{-3} . A região de fonte é formada através do crescimento epitaxial de silício, conforme ilustrado na figura 3.1(a). Uma variação deste processo consiste no crescimento epitaxial de uma fina camada de liga $\text{Si}_{1-x}\text{Ge}_x$, sendo x a porcentagem de germânio na liga, com espessura de algumas dezenas de nanômetros seguida pelo crescimento epitaxial de silício. Esta camada de liga $\text{Si}_{1-x}\text{Ge}_x$ induz a redução da banda proibida, aumentando a taxa de

tunelamento e conseqüentemente, aumentando a corrente de dreno (47). Para reduzir os defeitos apenas alguns nanômetros são construídos em liga $\text{Si}_{1-x}\text{Ge}_x$.

A estrutura de nanofio (*nanowire* - NW) é obtida através do método de litografia por feixe de elétrons (*e-beam lithography*), figura 3.1(b). Em seguida é depositado o óxido inferior, criando um isolamento entre a porta e o substrato para reduzir a corrente de fuga de porta e a capacitância porta-substrato, além de criar o subposicionamento (*underlap*) da porta na região de dreno, ilustrado na figura 3.1(c). O subposicionamento de porta na região de dreno diminui o tunelamento na interface canal/dreno, reduzindo ou suprimindo a corrente ambipolar (18,46).

Para a formação da região de porta, foi crescido termicamente uma fina camada de óxido de silício (SiO_2), seguido pela deposição de óxido de háfnio (HfO_2), um material isolante com alta constante dielétrica (*high-k*), resultando no aumento da taxa de tunelamento, elevando a corrente de dreno (47,48). A qualidade da interface Si/ HfO_2 não é boa, por isso, é necessário a presença de uma fina camada de óxido de silício. Para o metal de porta foi utilizado o nitreto de titânio (TiN). E por fim, depositado Si amorfo a fim de encapsular a camada de TiN e evitar a contaminação nas etapas seguintes do processo, permitindo o auto alinhamento ou a sobreposição (*overlap*) de porta na região de fonte, figura 3.1(d).

Uma segunda camada de óxido é depositada, figura 3.1(e). As camadas dos materiais de porta expostas no topo da estrutura são corroídas e em seguida é realizada a implantação de boro (material do tipo P^+) na região da fonte, conforme apresentado na figura 3.1(f). O contato de fonte é isolado da porta por um espaçador de nitreto, figura 3.1(g). E finalmente são abertas as regiões de contatos do dispositivo, ilustrado na figura 3.1(h).

Figura 3.1 – Etapas do processo de fabricação de um vertical NW-TFET com fonte de $\text{Si}_{1-x}\text{Ge}_x$ (22)

Fonte: Adaptado de Leonelli (2011)

A figura 3.2(a) apresenta o esquemático da seção transversal de um NW-TFET vertical e a figura 3.2(b) o corte transversal de um dos dispositivos fabricados no Imec, Bélgica obtido em um microscópio eletrônico de transmissão (*Transmission electron microscopy* – TEM) (50), onde (1) óxido inferior, (2) dielétrico de porta, (3) segundo óxido de isolamento, (4) Isolamento entre fonte e porta (óxido espaçador) e (5) siliceto.

Devido à baixa temperatura de recozimento, todas as dopagens são aproximadamente abruptas. A figura 3.3 apresenta a concentração de dopantes obtida através de um microscópio de varredura da resistência de espalhamento (*scanning spreading resistance microscopy* - SSRM) (50).

Figura 3.2 – Esquemático da seção transversal (a) e o corte transversal (b) de um de um NW-TFET vertical

Fonte: Adaptado de Schulze (2011)

Figura 3.3 – Concentração de dopantes de um NW-TFET (50)

Fonte: Schulze (2011)

3.2 Dimensões

A figura 3.4 ilustra a seção transversal de um NW-TFET indicando o comprimento total de canal (L_{CH}), comprimento de porta (L_G), sobreposição (*overlap*) de porta na região da fonte (L_{GS}), subposição (*underlap*) de porta na região de dreno (L_{GD}) e diâmetro (D).

Figura 3.4 – Seção transversal de um NW-TFET indicando suas dimensões

Fonte: Autor

Os resultados experimentais foram obtidos utilizando quatro lâminas de dispositivos diferentes, sendo a Lâmina 1 fabricada em 2011 no primeiro processo de NW-TFET vertical realizado no Imec, Bélgica e as lâminas 2, 3 e 4 em 2012, em uma segunda rodada de fabricação. A tabela 3.1 apresenta as dimensões de cada uma das lâminas utilizadas neste trabalho.

Todas as estruturas apresentam sobreposição da porta na região de fonte, fazendo com que tensões positivas de porta reduzam ainda mais o estreitamento da banda proibida, resultando no aumento da corrente de tunelamento. Todas as estruturas também apresentam subposição da porta na região de dreno, para diminuir ou suprimir a corrente ambipolar.

Além disso, foram utilizadas cascatas com 20 ou 100 transistores em paralelo (NWs), com o intuito de obter valores mais altos de corrente de funcionamento dos dispositivos.

Tabela 3-1 – Dimensões dos dispositivos NW-TFET fabricados no Imec, Bélgica e utilizados neste trabalho

	Lâmina 1	Lâmina 2	Lâmina 3	Lâmina 4
Material da fonte	Si _{0,73} Ge _{0,27}	Si _{0,73} Ge _{0,27}	Si _{0,54} Ge _{0,46}	Si
Comprimento de canal (L_{CH})	200 nm		160 nm	
Comprimento de porta (L_G)	150 nm		150 nm	
Sobreposição da porta/fonte (L_{GS})	30 nm		30 nm	
Subposição de porta/dreno (L_{GD})	100 nm		40 nm	
Dopagem de fonte	$1.10^{20} \text{ cm}^{-3}$		$1.10^{20} \text{ cm}^{-3}$	
Dopagem de canal	$5.10^{15} \text{ cm}^{-3}$		$1.10^{15} \text{ cm}^{-3}$	
Dopagem de dreno	$5.10^{19} \text{ cm}^{-3}$		$1.10^{20} \text{ cm}^{-3}$	
Espessura equivalente de óxido (EOT)	1,6 nm		3 nm	
Diâmetro (D)	98, 160 e 213 nm		200 nm	
Nanofios em paralelo (NWs)	20		100	

Fonte: Autor

3.3 Estudo do princípio de funcionamento do NW-TFET

Nesta primeira etapa do trabalho, a fim de melhor entender o princípio de funcionamento e determinar os principais mecanismos de condução em cada polarização do NW-TFET foram realizadas simulações numéricas tridimensionais no TCAD Sentaurus, utilizando estruturas com dimensões e características similares às da lâmina 1, apresentadas no capítulo 3.2, sendo: comprimento total de canal (L_{CH}) de 200 nm, comprimento de porta (L_G) de 150 nm, sobreposição de porta na região da fonte (L_{GS}) de 30 nm, subposição de porta na região de dreno (L_{GD}) de 100 nm, espessura equivalente de óxido (EOT) de 1,6 nm e diâmetro (D) de 200 nm. Região de fonte dopada com $N_A = 1.10^{20} \text{ cm}^{-3}$, canal com $N_D = 5.10^{15} \text{ cm}^{-3}$ e dreno com $N_D = 5.10^{19} \text{ cm}^{-3}$. Fonte projetada com liga Si_{0,73}Ge_{0,27}.

Foram obtidas nestas simulações as características da corrente de dreno em função da tensão aplicada à porta ($I_{DS} \times V_{GS}$), com tensão de dreno de 0.9 V, demonstradas na figura 3.5 indicando qual dos diferentes mecanismos de condução predomina em cada região da curva. E os diagramas de bandas de energia para as regiões de fonte, dreno e canal com diferentes tensões de porta (V_{GS}), obtidos a partir da mesma simulação, apresentados na figura 3.6.

Baseado no diagrama de bandas de energia da figura 3.6(a) é possível observar que para tensões de porta inferiores a 0,5 V há uma considerável barreira de energia separando as bandas de valência da fonte e a banda de condução do canal, dificultando o tunelamento. Nesta condição, o transistor está em estado desligado (*OFF State*) e a baixa corrente de dreno deve-se à corrente de fuga das junções e da recombinação e geração Shockley-Read-Hall (SRH).

Com o aumento da tensão de porta, observa-se na figura 3.6(b) que para valores próximos a 0,5 V ocorre o aumento da barreira de potencial, resultando na diminuição da diferença entre o nível máximo da banda de valência da fonte e o nível mínimo da banda de condução do canal, dando início ao tunelamento induzido por armadilhas. Nestas simulações, as armadilhas foram consideradas no centro da banda proibida ($E_t = 0$ V).

Figura 3.5 – Curva de I_{DS} x V_{GS} para um NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$ simulada no TCAD Sentaurus

Fonte: Autor

Figura 3.6 – Diagramas de bandas de energia para um NW-TFET com fonte de $\text{Si}_{0,73}\text{Ge}_{0,27}$ em diferentes condições de polarização, obtido por simulações no TCAD Sentaurus

Fonte: Autor

Aumentando um pouco mais a tensão de porta, para valores próximos à 1 V, nota-se na figura 3.6(c) que na interface fonte/canal o ponto máximo da banda de valência e o ponto mínimo da banda de condução estão quase alinhados, fazendo com que comece a ocorrer o tunelamento de banda para banda. Nesta condição a taxa de tunelamento induzidos por armadilhas e a taxa de tunelamento de banda para banda são muito próximas.

Finalmente, para valores de tensão de porta mais altos e consequentemente maior aumento da barreira de potencial, o ponto máximo da banda de valência da fonte torna-se maior que o ponto mínimo da banda de condução do canal, resultando no tunelamento direto de banda para banda, fazendo com que este seja o principal mecanismo de transporte do dispositivo, conforme demonstrado na figura 3.6(d).

3.4 Influência da temperatura no NW-TFET

Paralelamente aos estudos anteriores, a partir da lâmina 2, cujas dimensões e características estão apresentadas no capítulo 3.2 (tabela 3.1), foram obtidas experimentalmente as curvas de corrente de dreno em função da tensão aplicada à porta ($I_{DS} \times V_{GS}$) com tensão de dreno (V_{DS}) de 0,9 V e 1,2 V e temperatura variando de 300 K à 420 K. Os resultados obtidos para os NW-TFET com dois diâmetros diferentes, 98 nm e 213 nm, com 20 nanofios em paralelo (NWs) e V_{DS} de 0,9 estão plotados na figura 3.7.

A caracterização elétrica em função da temperatura é utilizada para melhor entender os mecanismos de condução, já que o BTBT é pouco sensível à temperatura, enquanto o SRH e o TAT são muito sensíveis.

Figura 3.7 – Curvas experimentais de $I_{DS} \times V_{GS}$ para dispositivos com fonte de $\text{Si}_{0,73}\text{Ge}_{0,27}$ e diferentes diâmetros em função da temperatura

Fonte: Autor

Observando figura 3.7, nota-se o aumento da corrente de dreno devido ao aumento do diâmetro do NW-TFET. Além disso, verifica-se que devido à elevação da temperatura, a corrente de dreno aumenta para todos os valores de tensão de porta, sendo este aumento relativamente menor para alta tensão de porta e relativamente maior para baixa tensão de porta. Conforme explicado, o mecanismo de condução predominante na corrente de desligamento do dispositivo (*OFF State*) deve-se principalmente à recombinação e geração SRH, enquanto a corrente para o dispositivo em estado ligado (*ON State*) depende do tunelamento assistido por armadilhas (TAT) e do tunelamento de banda para banda (BTBT), a influência de cada um dos mecanismos de condução na corrente de dreno em função da tensão aplicada a porta está ilustrada na figura 3.8.

Figura 3.8 – Curva experimental de I_{DS} x V_{GS} para um TFET com fonte de $Si_{0,73}Ge_{0,27}$, apresentando a influência predominante dos mecanismos de condução em cada região de polarização

Fonte: Autor

Cada um dos mecanismos de condução apresentam uma dependência específica com tensão e temperatura conforme apresentado no capítulo 2.2.3. A energia de ativação (E_A) dependente do campo elétrico pode ser calculada através do método de Arrhenius (39-40), utilizando medidas experimentais em função da

temperatura. Os mecanismos termicamente assistidos, como geração e recombinação SRH e TAT, tem uma forte sensibilidade à temperatura, apresentando altos valores de E_A , em torno de $E_g/2$ e $E_g/2 + \Delta E_T$, respectivamente (41), entretanto, o BTBT apresenta valores tipicamente menores que 0,1 eV. Os resultados obtidos estão apresentados na figura 3.9, onde nota-se que o BTBT é predominante para valores de V_{GS} acima de 1,5V, estando de acordo com o que foi previamente apresentado.

Figura 3.9 – Curva de E_A x V_{GS} para um NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$

Fonte: Autor

Analisando a tendência da inclinação de sublimar das curvas apresentadas na figura 3.7, nota-se que com o aumento da temperatura, a inclinação de sublimar torna-se pior. Esta característica pode ser justificada pelo aumento relativo da corrente de desligamento (I_{OFF}) devido ao aumento da recombinação SRH e da corrente de fuga térmica reversa, enquanto a corrente (I_{ON}) do dispositivo ativo apresenta uma pequena variação.

Para analisar estes dados foram definidas como corrente I_{ON} e I_{OFF} a corrente de dreno (I_{DS}) para tensão de porta (V_{GS}) de 2 V e 0 V, respectivamente.

A figura 3.10 apresenta a relação I_{ON}/I_{OFF} em função da temperatura para dois diâmetros diferentes. Analisando os dois dispositivos, nota-se que ambos apresentam o mesmo comportamento com a variação da temperatura. O aumento da temperatura

causa uma degradação na relação I_{ON}/I_{OFF} , fazendo com o que os dispositivos TFET tornem-se menos interessantes para aplicações digitais em altas temperaturas.

Figura 3.10 – Relação I_{ON}/I_{OFF} x T para NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$ e dois diâmetros diferentes

Foram obtidas experimentalmente as curvas de corrente de dreno em função da tensão aplicada ao dreno (I_{DS} x V_{DS}) com V_{GS} de 0,9 V, 1,3, e 1,7 V e temperatura variando de 300 K a 420 K, para um NW-TFET de 213 nm de diâmetro. Os resultados estão demonstrados na figura 3.11.

É interessante notar que, embora o conceito inicial do TFET seja para aplicações digitais devido à sua alta velocidade de chaveamento, os dados apresentados na figura 3.11 demonstram que esse dispositivo também pode ser interessante para aplicações analógicas. Esta ideia baseia-se na região quase plana mostrado na corrente de dreno (I_{DS}) para altas tensões de dreno (V_{DS}), apresentando uma corrente de saturação praticamente estável para todas as tensões de porta (V_{GS}), ilustrando a baixa susceptibilidade ao V_{DS} .

Analisando o impacto da temperatura na região de saturação das curvas apresentadas na figura 3.11, mais uma vez observa-se que a corrente de dreno depende do principal mecanismo de condução em cada polarização.

Figura 3.11 – Curvas experimentais de I_{DS} x V_{DS} com diferentes valores de V_{GS} e em função da temperatura para NW-TEFET com fonte de $Si_{0,73}Ge_{0,27}$

Para tensões de porta mais altas ($V_{GS} = 1,7$ V), o mecanismo de condução predominante é devido ao tunelamento direto de banda para banda, resultando em uma pequena variação relativa da corrente de dreno. Para tensões intermediárias ($V_{GS} = 1,3$ V e $0,9$ V), além do BTBT, ocorre influência do tunelamento induzido por armadilhas, fazendo com que haja uma variação um pouco maior da corrente de dreno.

Comparando as curvas de I_{DS} x V_{DS} para dispositivos com diferentes diâmetros e com tensão de porta de $1,3$ V, apresentado na figura 3.12, é possível observar o que foi previamente mencionado, o aumento da corrente de dreno com o aumento do diâmetro.

Figura 3.12 – Curvas experimentais de $I_{DS} \times V_{DS}$ para NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$, com diâmetros diferentes e em função da temperatura

3.5 Influência do material de fonte no NW-TFET

Neste capítulo será estudada a influência de diversos materiais de fonte no comportamento destes dispositivos. Serão utilizadas as lâminas 2, 3 e 4, onde as fontes são compostas por: $Si_{0,73}Ge_{0,27}$, $Si_{0,54}Ge_{0,46}$ e Si, respectivamente. As dimensões de cada uma delas estão apresentadas na tabela 3.1, sendo: comprimento total de canal (L_{CH}) de 160 nm, comprimento de porta (L_G) de 150 nm, sobreposição de porta na região da fonte (L_{GS}) de 30 nm, subposição de porta na região de dreno (L_{GD}) de 40 nm, espessura equivalente de óxido (EOT) de 3 nm e diâmetro (D) de 200 nm. Região de fonte dopada com $N_A = 1.10^{20} \text{ cm}^{-3}$, canal com $N_D = 1.10^{15} \text{ cm}^{-3}$ e dreno com $N_D = 1.10^{20} \text{ cm}^{-3}$. Foram medidas cascatas com 100 nanofios (NWs) em paralelo.

Duas variações do dispositivo com fonte de Si foram utilizadas. Uma delas foi obtida através do processo de crescimento epitaxial de Si, seguido pela dopagem por implantação iônica, conforme apresentado no capítulo 3.1, o que resulta em uma junção canal/fonte não abrupta. A outra foi obtida através do método de substituição, conforme será apresentado no capítulo 4.1, gerando uma estrutura com uma junção aproximadamente abrupta na região canal/fonte

A figura 3.13 apresenta a curva experimental de I_{DS} x V_{GS} em temperatura ambiente para os quatro NW-TFETs com diferente composição de fonte. Conforme já demonstrado, a presença de $Si_{1-x}Ge_x$, e consequentemente redução de E_g , resulta no aumento da corrente de funcionamento do dispositivo (I_{ON}), sem aumentar a corrente de desligamento (I_{OFF}), impactando diretamente na melhora da inclinação de sublimiar (SS). Observa-se também que o NW-TFET com fonte de Si e junção abrupta apresenta maior I_{ON} quando comparado ao com junção não abrupta, indicando uma melhora nos mecanismos de tunelamento.

Figura 3.13 - Curvas experimentais de I_{DS} x V_{GS} para NW-TFET com diferentes composições de fonte

Fonte: Autor

As curvas de I_{DS} em função de V_{DS} em temperatura ambiente para os dispositivos com diferentes composições de fonte estão plotadas na figura 3.14. Conforme já demonstrado, para altas tensões de V_{DS} , o NW-TFET apresenta uma corrente de saturação praticamente estável, se assemelhando com a região de saturação de um transistor MOSFET. E assim como nas curvas de I_{DS} x V_{GS} , o dispositivo com maior concentração de Ge apresenta níveis maiores de I_{DS} , devido ao menor E_g e consequentemente maior taxa de tunelamento.

Figura 3.14 - Curvas experimentais de I_{DS} x V_{DS} para NW-TFET com diferentes composições de fonte

Fonte: Autor

A influência de altas temperaturas no comportamento destes transistores está demonstrada na figura 3.15 e 3.16. Estas figuras apresentam as curvas de corrente de dreno (I_{DS}) em função da tensão aplicada a porta (V_{GS}) com temperatura variando de 300 K à 425 K para os dispositivos com fonte de $\text{Si}_{1-x}\text{Ge}_x$ e Si.

Conforme apresentado no capítulo 2.3.4, o aumento da temperatura resulta no aumento da corrente de tunelamento induzido por armadilhas (TAT) devido a sua dependência direta com a temperatura, enquanto o BTBT apresenta uma dependência indireta através da variação de E_g com a temperatura.

A partir das curvas de I_{DS} x V_{GS} plotadas é possível observar a menor influência da temperatura na região de I_{ON} nos dispositivos com fonte de $\text{Si}_{1-x}\text{Ge}_x$ (figura 3.15), quando comparado aos com fonte de Si (figura 3.16).

Figura 3.15 - Curvas experimentais de I_{DS} x V_{GS} em função da Temperatura para NW-TFET com fonte de $Si_{1-x}Ge_x$

Fonte: Autor

Figura 3.16 - Curvas experimentais de I_{DS} x V_{GS} em função da Temperatura para NW-TFET com fonte de Si

Fonte: Autor

Para melhor analisar essa influência da temperatura e atuação de cada um dos mecanismos de condução, foram extraídas as curvas de energia de ativação equivalente (E_A) em função de V_{GS} através do método de Arrhenius (39-40) (figura 3.17). Considerando que os mecanismos termicamente assistidos, como TAT e geração e recombinação SRH apresentam valores mais altos de E_A , enquanto BTBT apresenta valores tipicamente menores do que 0,1 eV, observa-se que os transistores NW-TFET com fonte de $Si_{1-x}Ge_x$ são dominados por BTBT para $V_{GS} > 1,5V$.

Porém, ambos os dispositivos com fonte de Si apresentam $E_A > 0,1$ para $V_{GS} > 2V$, indicando que não atingiram BTBT e são dominados predominantemente por TAT, justificando a maior dependência com a temperatura na região de I_{ON} . Entretanto, vale ressaltar que o dispositivo com junção abrupta está próximo de atingir BTBT em $V_{GS} = 2V$, justificando os níveis de I_{DS} mais altos quando comparado ao não abrupto.

Figura 3.17 - Curvas experimentais de $E_A \times V_{GS}$ para NW-TFET com diferentes composições de fonte

Fonte: Autor

3.6 Parâmetros analógicos do NW-TFET com fonte de Si_{1-x}Ge_x em função da temperatura

Apesar do TFET ter sido desenvolvido com o intuito de aplicações digitais devido ao seu chaveamento mais rápido ($SS < 60$ mV/dec), o processo de fabricação dos NW-TFET ainda não se encontra otimizado, fazendo com que este apresente inclinação de sublimiar superior a 100 mV/dec (25,26). Porém, conforme apresentado no capítulo anterior e na referência (51), esses dispositivos têm apresentados alguns resultados analógicos promissores.

Uma figura de mérito importante para caracterizar o comportamento analógico de um transistor é ganho intrínseco de tensão (A_V), dado pela relação entre transcondutância (g_m) e a condutância de saída (g_d) conforme apresentado na equação 3.1.

$$|A_V| = \frac{g_m}{g_d} \quad (3.1)$$

O g_m mede a eficácia do controle de corrente de dreno pela tensão de porta e é dada pela equação 3.2, enquanto o g_d é dado pela variação da corrente de dreno em função da tensão aplicada ao dreno (equação 3.3), quanto menor o seu valor, melhor a sua relação.

$$g_m = \frac{dI_{DS}}{dV_{GS}}, \text{ com } V_{DS} \text{ constante} \quad (3.2)$$

$$g_d = \frac{dI_{DS}}{dV_{DS}}, \text{ com } V_{GS} \text{ constante} \quad (3.3)$$

A figura 3.18 apresenta as curvas de g_m extraídos para $V_{GS} = 1,7$ V e $V_{DS} = 1,5$ V e temperatura variando de 300 K à 425 K. Pode-se observar que os dispositivos com maior concentração de Ge na fonte apresentam maior nível de g_m , seguidos pelo dispositivo com fonte de Si e junção abrupta. Além disso, nota-se que para os transistores com fonte de Si_{1-x}Ge_x, devido a predominância de BTBT, para esta condição de polarização quase não há influência da variação de temperatura.

O g_m dos dispositivos com fonte de Si e junção abrupta, apresentam um comportamento similar aos com fonte de $\text{Si}_{1-x}\text{Ge}_x$. Nesta condição de polarização, apesar do mecanismo de condução predominante ser o TAT, existe uma parcela considerável de BTBT, como pode ser inferido na figura 3.17, $E_A=0,14$ para $V_{GS}=1,7V$. Entretanto, o dispositivo com fonte de Si e junção não abrupta apresenta maior variação relativa de g_m , sendo justificado pela predominância de TAT com influência mínima de BTBT, como pode ser observado na figura 3.17, $E_A=0,23$ para $V_{GS}=1,7V$.

A partir da equação 2.7 é possível notar que o BTBT é fortemente dependente do campo elétrico, sendo assim para tensões mais altas de V_{DS} , maior o campo elétrico, levando à maior corrente de tunelamento e transcondutância. Em contrapartida, ocorre o aumento da condutância de saída (g_d), o que significa maior degradação de g_d , como pode ser visto na figura 3.19.

Figura 3.18 - Curvas experimentais de $g_m \times T$ para NW-TFET com diferentes composições de fonte

Fonte: Autor

Figura 3.19 - Curvas experimentais de $g_d \times T$ para NW-TFET com diferentes composições de fonte

Fonte: Autor

Ao analisar a influência da temperatura no g_d , nota-se que todos os dispositivos apresentam uma variação relativa muito similar com a variação de temperatura.

A partir da equação 3.1 foram obtidos os valores A_V para todos os dispositivos estudados neste capítulo, os valores em função da temperatura estão plotados na figura 3.20. A partir deste gráfico, observa-se que é possível obter diferentes tendências de A_V dependendo dos mecanismos de condução predominantes.

Figura 3.20 - Curvas experimentais de $A_V \times T$ para NW-TFET com diferentes composições de fonte.

Fonte: Autor.

Os transistores com fonte de $\text{Si}_{1-x}\text{Ge}_x$, dominados por BTBT apresentam uma forte diminuição de A_V com o aumento de temperatura, o que pode ser claramente justificado pela maior variação de g_d quando comparado à variação de g_m com a temperatura. Além disso, o NW-TFET com maior concentração de Ge ($x=0,46$) apresenta piores resultados quando comparado ao com menor concentração de Ge ($x=0,27$), graças a maior degradação da condutância de saída (g_d).

Os dispositivos com fonte de Si e junção abrupta, por estar próximo à predominância de BTBT em tensões de polarização mais altas, apresentaram a mesma tendência quando comparado aos com fonte de $\text{Si}_{1-x}\text{Ge}_x$. Porém, nota-se que os dispositivos com fonte de Si e junção não abruptas, apresentaram um comportamento totalmente contrário, sendo explicado pelo maior aumento de g_m , conforme observado na figura 3.18, sendo assim, demonstrando um pior desempenho analógico para temperaturas mais baixas, mas uma melhora neste comportamento para altas temperaturas, apresentando valores de A_V superiores ao dispositivo com fonte de $\text{Si}_{0,54}\text{Ge}_{0,46}$ em $T = 420 \text{ K}$.

3.7 Influência da densidade de armadilhas de interface para NW-TFET com diferentes materiais de fonte

Nesta etapa do trabalho foram obtidas medidas experimentais a partir das lâminas 2 e 4, apresentadas no capítulo 3.2, cujas dimensões são: comprimento total de canal (L_{CH}) de 160 nm, comprimento de porta (L_G) de 150 nm, sobreposição de porta na região da fonte (L_{GS}) de 30 nm, subposição de porta na região de dreno (L_{GD}) de 40 nm, espessura equivalente de óxido (EOT) de 3 nm e diâmetro (D) de 200 nm. Região de fonte dopada com $N_A = 1.10^{20} \text{ cm}^{-3}$, canal com $N_D = 1.10^{15} \text{ cm}^{-3}$ e dreno com $N_D = 1.10^{20} \text{ cm}^{-3}$. Fonte projetada com liga $\text{Si}_{0,73}\text{Ge}_{0,27}$ e Si. Foram medidas cascatas com 100 nanofios em paralelo.

A figura 3.21 apresenta curvas de corrente de dreno em função da tensão aplicada à porta, obtidas experimentalmente, para dois NW-TFET com fontes de Si e liga $\text{Si}_{0,73}\text{Ge}_{0,27}$, com tensão de dreno de 1,5 V e em temperatura ambiente.

É possível observar que devido à redução da banda proibida (E_g) do material de fonte, houve um aumento de duas décadas na corrente de dreno na região I_{ON} ,

sendo isso devido ao aumento da corrente de tunelamento (BTBT). Além disso, na região de I_{OFF} , também é possível observar que o uso de liga SiGe promove o aparecimento de um “platô” na curva, entre 0,2 V e 0,5 V.

Considerando que o aumento da quantidade de germânio na fonte, pode causar um aumento na densidade de defeitos na interface da junção fonte/canal (N_{it}). A corrente de dreno torna-se mais dependente do tunelamento induzido por armadilhas (TAT), aumentando I_{DS} para baixos valores de tensão de porta, onde este passa a ser o mecanismo de transporte predominante.

Figura 3.21 – Curvas experimentais de I_{DS} x V_{GS} , comparando NW-TFET com fontes de diferentes materiais

Fonte: Autor

Para melhor entender como cada mecanismo de transporte é influenciado pelas armadilhas de interface (N_{it}) e como isso influencia no comportamento do NW-TFET, foram realizadas simulações numéricas bidimensionais de dispositivos com características e dimensões similares aos fabricados no Imec/Bélgica e descritos acima. Devido à incompatibilidade dos modelos de armadilhas e construção de estruturas com heterojunções no TCAD Sentaurus, foi necessária a utilização do TCAD Silvaco, que por sua vez só possui modelos bidimensionais de tunelamento.

A densidade de armadilhas de interface (N_{it}) foi considerada em toda extensão da interface entre silício e oxido de porta do dispositivo, conforme demonstrado na figura 3.22.

A figura 3.23 apresenta o comportamento do NW-TFET para diferentes densidades de armadilhas de interface (N_{it}), obtidas a partir destas simulações.

Figura 3.22 – Figura esquemática do dispositivo NW-TFET simulado, demonstrando onde foram considerados o N_{it}

Fonte: autor

Figura 3.23 – Curvas $I_{DS} \times V_{GS}$ variando a quantidade de N_{IT} na interface fonte/canal obtida por simulações no TCAD Silvaco

Fonte: Autor

Para V_{GS} menor que 1,2 V, nota-se que o aumento das armadilhas de interface (N_{it}), ocasiona uma elevação na corrente de dreno (I_{DS}), sendo este resultado devido ao aumento do tunelamento induzido por armadilhas (TAT). Para V_{GS} maior que 1,2V, observa-se que o ponto onde o tunelamento de banda para banda (BTBT) começa a prevalecer sobre os outros mecanismos de condução é atrasado devido a presença do N_{it} , estendendo a predominância de TAT para valores mais altos de V_{GS} .

Continuando com a ajuda do simulador, foram obtidas as curvas $I_{DS} \times V_{GS}$ considerando apenas o tunelamento de banda para banda ou somente o tunelamento induzido por armadilhas e por fim, a interação entre estas duas componentes.

Para que fosse possível realizar as simulações considerando apenas o tunelamento assistido por armadilhas, foi necessário reduzir o parâmetro de ajuste da taxa de geração de tunelamento de banda para banda (A_{BTBT}) na equação 2.7 de $3,5 \cdot 10^{20} \text{ cm}^{-1} \text{ V}^{-2} \text{ s}^{-1}$ para $1 \cdot 10^{15} \text{ cm}^{-1} \text{ V}^{-2} \text{ s}^{-1}$, fazendo com que a sua influência fosse menor que a influência do modelo de tunelamento assistido por armadilhas. Em todas as curvas foram considerados baixos ($N_{it} \approx 0$) e altos valores de densidade de armadilhas de interface ($N_{it} = 1 \cdot 10^{12} \text{ eV}^{-1} \cdot \text{cm}^{-2}$), conforme ilustrado na figura 3.24.

Figura 3.24 – Curvas comparando a influência de cada mecanismo de transporte de portadores no comportamento de I_{DS} com a variação de V_{GS}

Fonte: Autor

Para baixos valores de tensão de porta a taxa de tunelamento induzido por armadilhas é maior do que o tunelamento de banda para banda e esta diferença é ainda maior quando considerado altos valores de densidade de armadilhas de interface. Observando a interação entre as duas componentes de tunelamento (BTBT + TAT), nota-se que ocorre uma alta degradação relativa na corrente I_{OFF} e menor degradação relativa da corrente I_{ON} , demonstrando a maior influência das armadilhas onde ocorre o TAT, fazendo com que aconteça um atraso do ponto onde o tunelamento de banda para banda prevalece sobre os outros mecanismos de transporte.

Para estudar a influência do germânio na região fonte, foram obtidas através de simulações curvas de $I_{DS} \times V_{GS}$ com diferentes larguras de banda proibida na região de fonte, com e sem a presença de densidades de armadilhas de interface (N_{it}). Os resultados obtidos foram plotados na figura 3.25, onde $E_g = 1,08$ eV, $0,93$ eV e $0,82$ eV, equivale à Si, $Si_{0,73}Ge_{0,27}$ e $Si_{0,56}Ge_{0,44}$, respectivamente.

Figura 3.25 – Curvas de $I_{DS} \times V_{GS}$ variando o E_g do material de fonte e considerando a influência de N_{it}

Observa-se que a curva de I_{DS} aumenta com a mesma taxa para todos os valores de V_{GS} com a diminuição de E_g , assim como observado experimentalmente. Nota-se também que para valores de V_{GS} abaixo de $1,2$ V, devido a presença de armadilhas de interface ocorre um aumento da corrente de dreno, sendo este aumento devido a influência indireta das armadilhas de interface na geração e recombinação

SRH e a influência direta na região entre 0,2 V e 1,2 V, onde o mecanismo de condução predominante é o TAT. Se o N_{it} não for considerado, a componente do TAT é reduzida demonstrando uma melhor inclinação de sublimiar para V_{GS} abaixo de 0.6V.

A figura 3.26 mostra o comportamento experimental de I_{DS} x V_{GS} para os dois NW-TFET com fontes de Si e liga $Si_{0,73}Ge_{0,27}$, com temperatura variando entre 300 K e 425 K.

Figura 3.26 – Curvas experimentais de I_{DS} x V_{GS} em função da temperatura para NW-TFET com diferentes materiais de fonte

Fonte: Autor

Focando no NW-TFET com fonte de liga SiGe, é possível observar que a elevação da temperatura causa um aumento na corrente de dreno na região de I_{OFF} devido à dependência direta da recombinação e geração SRH com a temperatura, conforme demonstrado na equação 2.9. Observa-se também que a região do platô torna-se mais pronunciada devido à alta influência do N_{it} , que enfatiza o tunelamento pelas armadilhas, sendo este aumento ainda mais pronunciado devido à influência da temperatura no TAT, conforme demonstra a equação 2.10. Embora I_{ON} apresente também um aumento, este é relativamente menos afetado pela temperatura devido a influência indireta no tunelamento de banda para banda, conforme apresentado na equação 2.11. Dessa forma, o aumento do N_{it} provoca maior degradação da taxa de I_{ON}/I_{OFF} em altas temperaturas.

Analisando o dispositivo com fonte de silício, é possível observar que as curvas de I_{DS} para diferentes temperaturas mantem-se praticamente paralelas para todos os valores de V_{GS} . Conforme apresentado na figura 3.17, isso ocorre devido ao dispositivo não ter atingido a região onde o tunelamento de banda para banda é o mecanismo de transporte dominante, ou seja, valores de V_{GS} muito acima de 2 V.

A figura 3.27 apresenta a influência do N_{it} em função da temperatura para dispositivos com fonte de silício. Nesta figura são apresentadas as curvas $I_{DS} \times V_{GS}$, com $V_{DS} = 1,2$ V, temperatura variando de 300 K à 475 K e $N_{it} = 1.10^{12} \text{ eV}^{-1}\text{cm}^{-2}$.

Figura 3.27 – Curvas simuladas de $I_{DS} \times V_{GS}$ comparando a influência do N_{it} na interface fonte/canal em função da temperatura

Fonte: Autor

Observava-se que com o aumento da temperatura, a região de I_{OFF} aumenta e o TAT torna-se predominante, mesmo para altos valores de V_{GS} . Quando considerado a densidade das armadilhas, nota-se que com o aumento da temperatura devido ao N_{it} e a direta influência da temperatura TAT predomina para quase todos os valores de V_{GS} . Para $T = 475$ K o tunelamento de banda para banda, só prevalece sobre o TAT para valores acima de 2V.

4 NW-TFET COM FONTE DE Ge

Com o intuito de obter dispositivos com um desempenho ainda melhor do que os com fonte de $\text{Si}_{1-x}\text{Ge}_x$, apresentados no capítulo 3, foram fabricados no Imec, Bélgica transistores NW-TFET com fonte puramente de Ge. Além disso, foram realizadas algumas modificações no processo de fabricação afim de garantir menos defeitos (23).

Ao longo deste capítulo são apresentados alguns detalhes do processo de fabricação dos NW-TFETs com fonte de Ge e os resultados experimentais obtidos, iniciando pelo estudo do comportamento dos NW-TFET com fonte de Ge, a influência da espessura do dielétrico de porta, seguido pelo estudo da influência da temperatura nos parâmetros analógicos e por fim uma análise e modelamento do ruído de baixa frequência para esses transistores.

Todas as análises aqui apresentadas foram realizadas no Imec, Bélgica, durante o estágio de doutorado no exterior com duração de 13 meses.

4.1 Processo de fabricação

O processo de fabricação do NW-TFET com fonte de Ge foi realizado no Imec, Bélgica em 2014. Neste novo processo foi empregado o método de substituição, onde uma camada de sacrifício de $\text{Si}_{0,7}\text{Ge}_{0,3}$ policristalino é utilizada na região de fonte, como apresentado na figura 4.1(a) e descrito em (23). Esta alteração no processo garante que o material dielétrico de porta não seja danificado devido a implantação de dopantes, como utilizado no processo anterior, além de garantir um perfil de junção abrupta (52).

As etapas seguintes ocorrem assim como apresentado no capítulo 3.1. Sendo realizada a formação da estrutura de nanofio através do método de litografia por feixe de elétrons (*e-beam lithography*), figura 4.1(b). Em seguida é crescido o óxido inferior, criando um isolamento entre a porta e o substrato, criando o subposicionamento (*underlap*) da porta na região de dreno, figura 4.1(c). E então é criada a região de porta, com a deposição de uma camada de óxido de háfnio (t_{HfO_2}) com 2nm ou 3nm sobre uma camada de 1nm de óxido de silício, seguida por 5nm de nitreto de titânio

(TiN) como metal de porta e por fim, 30nm de Si amorfo, conforme apresentado na figura 4.1 (d). O canal é isolado através de uma camada de óxido, figura 4.1 (e).

Logo após, a camada de sacrifício é totalmente removida com vapor de HCl e uma camada Ge cristalino (c-Ge) dopado com átomos de Boro e espessura de 0,5 nm a 15 nm é crescida epitaxialmente. Em seguida a lâmina é transferida à câmara de deposição de vapor químico térmico rápido (*Rapid Thermal Chemical Vapor Deposition* - RTCVD), onde 100nm de Ge amorfo (α -Ge), também dopado com átomos de Boro, é depositado, conforme apresentado na figura 4.1(f). Para reduzir a resistência de acesso, uma etapa de recozimento térmico é realizada para cristalizar a camada de α -Ge na região da fonte.

Para finalizar, o contato de fonte é isolado por espaçadores de nitreto, figura 4.1(g) e as regiões de contato abertas, figura 4.1 (h).

Figura 4.1 – Etapas do processo de fabricação de um vertical NW-TFET com fonte de Ge (23)

Fonte: Adaptado de Rooyackers (2013)

4.2 Dimensões

A seção transversal de um NW-TFET está ilustrada na figura 4.2, onde, L_{CH} é o comprimento total de canal, L_G o comprimento de porta, L_{GS} a sobreposição (*overlap*) de porta na região da fonte, L_{GD} a subposição (*underlap*) de porta na região de dreno e D o diâmetro.

Estes dispositivos apresentam sobreposição de porta na região de fonte, a fim de aumentar a corrente de tunelamento e subposição de porta na região de dreno, para diminuir ou suprimir a corrente ambipolar.

A tabela 4.1 apresenta todas as dimensões de cada uma das lâminas utilizadas nesta sequência de trabalho.

Figura 4.2 – Corte transversal (a) e o Esquemático da seção transversal (b) de um de um NW-TFET

Fonte: Rooyackers (2013) (a) e Autor (b)

Tabela 4-1 – Dimensões dos dispositivos NW-TFET com fonte de Ge e Si fabricados no Imec, Bélgica e utilizados neste trabalho

	Lâmina 5	Lâmina 6	Lâmina 7	Lâmina 8
Material da fonte	Ge	Ge	Ge	Si
Comprimento de canal (L_{CH})	220nm	220nm	220nm	220nm
Comprimento de porta (L_G)	250nm	250nm	250nm	250nm
Sobreposição da porta/fonte (L_{GS})	85nm	85nm	85nm	85nm
Subposição de porta/dreno (L_{GD})	50nm	50nm	50nm	50nm
Dopagem de fonte	$1.10^{20} \text{ cm}^{-3}$	$1.10^{20} \text{ cm}^{-3}$	$1.10^{20} \text{ cm}^{-3}$	$1.10^{20} \text{ cm}^{-3}$
Dopagem de canal	$1.10^{16} \text{ cm}^{-3}$	$1.10^{16} \text{ cm}^{-3}$	$1.10^{16} \text{ cm}^{-3}$	$1.10^{16} \text{ cm}^{-3}$
Dopagem de dreno	$2.10^{19} \text{ cm}^{-3}$	$2.10^{19} \text{ cm}^{-3}$	$2.10^{19} \text{ cm}^{-3}$	$2.10^{19} \text{ cm}^{-3}$
Diâmetro (D)	200nm	200nm	200nm	200nm
Espessura de Ge cristalino (t_{c-Ge})	15nm	0	15nm	15nm
Espessura de HfO_2 (t_{HfO_2})	3nm	3nm	2nm	3nm
Nanofios em paralelo	400 ou 5000	400 ou 5000	400 ou 5000	400 ou 5000

Fonte: Autor

4.3 Parâmetros analógicos do NW-TFET com fonte de Ge e a influência da espessura do óxido de porta

Como dispositivo de referência foi adotada a lâmina 5, apresentada no capítulo 4.2. Este TFET apresenta uma espessura de c-Ge (t_{c-Ge}) de 15nm na interface fonte/canal e 3nm de HfO_2 no material dielétrico de porta. O comportamento analógico deste dispositivo foi comparado com um TFET sem c-Ge ($t_{c-Ge} = 0\text{nm}$), ou seja, apenas a camada de α -Ge foi depositada (lâmina 6). E outro dispositivo com a mesma espessura de c-Ge, porém com uma camada mais fina de HfO_2 ($t_{\text{HfO}_2} = 2\text{nm}$) no dielétrico de porta (lâmina 7). A variação em cada um dos dispositivos estudados está sumarizada na tabela 4.2.

Tabela 4-2 – Diferença entre os dispositivos NW-TFET utilizados neste capítulo

	Lâmina 5 (Ref.)	Lâmina 6	Lâmina 7
Material da fonte	Ge	Ge	Ge
Espessura de Ge cristalino (t_{c-Ge})	15nm	0	15nm
Espessura de HfO_2 (t_{HfO_2})	3nm	3nm	2nm
Nanofios em paralelo (NWs)	400	400	400

Fonte: Autor

A figura 4.3 apresenta a curva experimental de I_{DS} x V_{GS} , com V_{DS} variando de 1,1 V à 1,8 V. Dos resultados obtidos, é possível observar que o dispositivo de referência apresenta maior corrente de funcionamento (I_{ON}) quando comparado ao dispositivo sem a camada de c-Ge (lâmina 6). Isso ocorre devido à menor concentração de Boro resultante do processo de fabricação.

O NW-TFET com $t_{HfO_2} = 2$ nm apresenta menor I_{DS} para menores V_{GS} devido ao melhor acoplamento eletrostático entre a porta e o canal, dessa forma, reduzindo o componente de TAT da corrente. Já para valores mais altos de V_{GS} , a menor espessura de HfO_2 resulta em um campo elétrico mais forte, induzindo à melhora do BTBT, o que resulta no chaveamento mais rápido entre os estados ligado/desligado (*on/off*), explicando a menor inclinação de sublimiar (SS) observada na figura 4.3.

Ao comparar o dispositivo com menor espessura de HfO_2 (lâmina 7) com o de referência, nota-se que este apresenta um pequeno aumento de I_{ON} e inclinação de sublimiar mais íngreme. Esta melhora pode ser atribuída ao melhor acoplamento eletrostático entre a fonte e o canal, devido ao aumento da corrente de tunelamento nesta região.

Além disso, é possível observar que independente da tensão aplicada ao dreno, não houve variação no nível de I_{DS} para tensões de porta (V_{GS}) mais altas devido a saturação de tunelamento.

As curvas de corrente de dreno (I_{DS}) em função da tensão aplicada ao dreno (V_{DS}) para os três dispositivos estão plotadas na figura 4.4. Verifica-se que todos os dispositivos apresentam uma região de platô, que se assemelha à região de saturação do MOSFET convencional.

Figura 4.3 – Curvas experimentais de I_{DS} x V_{GS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta

Figura 4.4 – Curva de I_{DS} x V_{DS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta

O dispositivo sem a camada c-Ge apresenta o menor valor de I_{DS} para todos os valores de tensão porta aplicados. Entretanto, o dispositivo de referência, quando comparado ao com menor espessura de HfO_2 , apresenta maior nível I_{DS} para $V_{GS} < 1,5$ V, figura 3 (a) e (b), e menor I_{DS} para $V_{GS} > 1,5$ V, figura 3 (c) e (d).

Os valores de g_m obtidos experimentalmente estão plotados em função de V_{GS} na figura 4.5. Observa-se que o dispositivo sem a camada de c-Ge apresenta o mesmo comportamento que o dispositivo de referência, porém com um nível de g_m reduzido em uma ordem de grandeza.

Os dispositivos de referência e o com espessura mais fina de HfO_2 apresentam valores similares de g_m em $V_{GS}=1,3$ V. Entretanto, para $V_{GS} < 1,3$ V, os dispositivos com espessura mais fina de HfO_2 , devido à redução da influência de TAT, apresentam menores valores de corrente e como consequência, menores valores de g_m , quando comparado ao dispositivo de referência nesta condição de polarização. Porém, para $V_{GS} > 1,3$ V apresenta maior nível de g_m devido à melhora do BTBT com o aumento do campo elétrico.

Figura 4.5 – Curva experimental $g_m \times V_{GS}$ para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta

As curvas de condutância de saída (g_d) em função da tensão aplicada a porta (V_{GS}) estão apresentados na figura 4.6. Nesta figura, nota-se que devido ao menor valor de I_{DS} , o dispositivo sem a camada de c-Ge apresenta melhor g_d para todas as condições de polarização quando comparado ao dispositivo de referência. Entretanto, o dispositivo com espessura fina de HfO_2 apresenta melhor g_d para $V_{GS} = 1,1V$ devido à redução da influência de TAT e tendendo ao mesmo valor de g_d para $V_{GS} > 1,8V$, onde o BTBT atinge a taxa máxima de tunelamento. Além disso, é possível observar que em todos os casos, g_d degrada com o aumento de V_{GS} .

Figura 4.6 – Curvas experimentais de $g_d \times V_{GS}$ para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta

Fonte: Autor

A figura 4.7 apresenta as curvas de A_V em função de V_{GS} para todos os três dispositivos. Desta figura, é possível observar que o TFETs sem a camada de c-Ge e o com menor espessura de HfO_2 apresentaram maior A_V que o dispositivo de referência, indicando que g_d é um fator dominante para todos os transistores analisados. Ao comparar a variação da tensão aplicada à porta, nota-se a degradação de A_V com o aumento de V_{GS} , também induzido pela degradação de g_d com o aumento de V_{GS} .

Considerando $V_{GS} = 1,1$ e $V_{DS} = 1,0$ V, o dispositivo sem a camada de c-Ge apresenta A_v em torno de 4,3 dB maior que o dispositivo de referência, enquanto o com menor espessura de HfO_2 apresenta 21,4 dB a mais. Para $V_{GS} = 1,8$ V e $V_{DS} = 1,0$ V, quando comparado ao dispositivo de referência, esta diferença diminui para 2,7 dB para o TFET sem a camada de c-Ge e 2,9 dB para o com menor t_{HfO_2} . Isto ocorre devido a variação de g_d com V_{GS} como demonstrado anteriormente. Esta variação de g_d é resultante do deslocamento da região de saturação com V_{GS} , como observado na figura 4.4 (a), considerando $V_{GS} = 1,0$ V, observa-se que $V_{DS} > 1,0$ V encontra-se na região de saturação, enquanto que nas figuras 4.4 (c) e (d), onde $V_{GS}=1.7$ V e 1.9 V, respectivamente, o platô de saturação desloca-se para valores mais altos de V_{DS} , resultando no aumento de g_d e como consequência, diminuição de A_v .

Figura 4.7 – Curvas experimentais de A_v x V_{GS} para NW-TFETs com diferentes composições de fonte e espessura de HfO_2 no dielétrico de porta

Um ponto importante a ser destacado são os altos valores de A_v atingidos, sendo observado valores em torno de 60 à 65 dB para os três TFETs com $V_{DS} 1,4$ V e $V_{GS} = 1,1$ V, reforçando que apesar destes transistores terem sido desenvolvidos com o intuito de aplicações digitais, estes estão apresentando bons resultados analógicos.

4.4 Estudo de ruído de baixa frequência em transistores NW-TFET

Nesta parte do trabalho foi investigado o impacto da heterojunção e da espessura de HfO_2 no dielétrico de porta na densidade espectral de ruído nos transistores NW-TFET.

Até o presente momento não existem modelos propostos para o estudo de ruído em TFETs, por isso serão usados os modelos propostos para transistores MOSFETs e comparados os resultados. Para que seja compatível com os estudos de MOSFETs existentes, todos os resultados aqui apresentados serão normalizados pela circunferência e pelo número de nanofios em paralelo ($\pi \cdot D \cdot \text{NWs}$).

Para este estudo foram utilizadas as lâminas 5, 7 e 8 apresentado no capítulo 4.2 e suas dimensões na tabela 4.1. Sendo estes, dois NW-TFETs com fonte de Ge e espessura de HfO_2 de 3 nm (referência) e 2 nm. E um com fonte de Si e $t_{\text{HfO}_2} = 3$ nm. Em todas as medidas foram utilizadas cascatas com 5000 nanofios em paralelo.

Com o intuito de comparar a influência do material de fonte no desempenho do dispositivo, a figura 4.8 apresenta a curva experimental de I_{DS} em função de V_{GS} , com V_{DS} variando de 0,9 V à 1,5V e em temperatura ambiente para os três dispositivos descritos na tabela 4.1.

Conforme já observado, devido ao menor E_g , e consequentemente maior tunelamento de banda para banda, os dispositivos com fonte de Ge apresentam I_{ON} com cerca de duas décadas acima, quando comparado ao NW-TFET com fonte de Si. E conforme também já apresentado no capítulo 4.3, o dispositivo com $t_{\text{HfO}_2} = 2\text{nm}$ possui melhor acoplamento eletrostático, resultando em melhor controle da porta sobre o canal, o que induz à melhor inclinação de sublimiar.

A fim de melhor visualizar quais os mecanismos de condução ativos em cada uma das polarizações deste transistor, o gráfico de ativação de energia (E_A), extraído pelo método de Arrhenius (39-40), está plotado na figura 4.9. Observa-se que nos dois dispositivos com fonte de Ge o BTBT passa a ser o mecanismo de condução predominante ($E_A < 0,1$ eV) para $V_{\text{GS}} > 1,3$ V, enquanto isso ocorre apenas em V_{GS} acima de 1,9 V no dispositivo o com fonte de Si.

Figura 4.8 – Curvas experimentais de I_{DS} x V_{GS} para os diferentes NW-TFETs estudados, sendo dois com fonte de Ge e diferentes espessuras de HfO_2 e um com fonte de Si

Figura 4.9 – Curvas de E_A x V_{GS} para os diferentes NW-TFETs estudados

O mecanismo de transporte de portadores no canal de um transistor é um processo estocástico, ou seja, pode ser perturbado por flutuações randômicas com o tempo. O sinal desejado torna-se difícil de ser distinguido quando o valor do ruído é significativo em relação ao sinal, por isso o ruído é indesejado em sistemas eletrônicos (52).

O estudo de ruído é baseado em métodos matemáticos da teoria da probabilidade, que permite definir médias apropriadas das variáveis randômicas que estão sendo tratadas. O método utilizado neste trabalho foi o de descrever o ruído através da conversão do mesmo do domínio do tempo para o domínio da frequência por transformada de Fourier (42). A densidade espectral de potência (*Power Spectral Density* – PSD) dá informação sobre como a potência do ruído é distribuída na frequência.

A densidade espectral de ruído da corrente de dreno (*current noise power spectral density* – S_{ID}) em função da frequência para o transistor de referência está apresentada na figura 4.10.

Observa-se que para valores de tensões de porta mais baixas ($V_{GS} = 0,3$ V), a curva de S_{ID} apresenta uma redução com o aumento de f em uma proporção de $1/f^2$. Este comportamento, é característico para ruído de geração e recombinação (g-r) em semicondutores, também conhecido por Lorentzian. Origina-se do armadilhamento randômico de cargas, causando flutuações no número de portadores disponíveis para o transporte de corrente.

Com o aumento da tensão para valores de V_{GS} maiores que 0,7 V, essa diminuição de S_{ID} ocorre na proporção de $1/f^\gamma$, sendo γ próximo a 1. Este comportamento é conhecido como ruído Flicker, com γ usualmente no intervalo de 0,7 a 1,3. Este ruído é modelado por dois diferentes mecanismos em um transistor MOSFET: flutuações no número de portadores e flutuações na mobilidade (42)

Figura 4.10 – Curvas experimentais de $S_{ID} \times f$ e diferentes polarizações de V_{DS} para um NW-TFET com fonte de Ge

Fonte: Autor

Neste primeiro modelo, proposto por McWhorter (43), as flutuações na corrente acontecem devido ao armadilhamento e desarmadilhamento das cargas no óxido de porta. Enquanto o segundo, proposto por Hooge (44), considera que o ruído $1/f$ é devido a flutuações na mobilidade.

Para os transistores TFET o ruído Flicker é considerado predominantemente devido ao armadilhamento e desarmadilhamento de cargas na região do dielétrico de porta, próximo à interface na região da fonte.

A densidade espectral de corrente para o MOSFET é descrita pela equação 4.1 (42).

$$S_{ID} = I_{DS}^2 \frac{\beta^2}{SS^2} \cdot S_{VG} = g_m^2 \cdot S_{VG} \quad \text{com } \beta = k \cdot T \quad (4.1)$$

$$S_{VG} = \frac{q^2 k T N_{ot}}{C_{ox}^2 W L_{eff} \alpha f^\gamma} \quad (4.2)$$

$$I_{DS} = I_{tunneling} = A_{BTBT} \cdot F^2 \exp\left(\frac{-B_{BTBT}}{F}\right) \quad (4.3)$$

onde, C_{ox} é a capacitância do óxido, α o parâmetro de tunelamento ($\approx 10^{-8}$ cm), W a largura do transistor, L_{eff} o comprimento efetivo de canal, f a frequência, F o campo elétrico, A_{BTBT} e B_{BTBT} os parâmetros de ajuste da taxa de geração de tunelamento.

A figura 4.11 apresenta as curvas de S_{ID} para baixas frequências ($f < 10$ K Hz) para dois TFETs com fonte de Ge e diferentes espessuras de HfO_2 (2 nm e 3 nm) e um com fonte de Si. Para que a comparação seja válida, a densidade espectral de corrente (S_{ID}) para cada um foi extraída considerando um valor fixo de corrente ($I_{DS} = 10^{-11}$ A/ μ m), garantindo assim, que todos estejam em uma região dominada pelo TAT.

Figura 4.11 – Curvas de $S_{ID} \times f$ para os três diferentes NW-TFETs estudados

Fonte: Autor

Conforme já observado para o dispositivo de referência nesta condição de polarização, os outros dois transistores também apresentam S_{ID} com um comportamento de $1/f^\gamma$, com γ variando de 0,7 a 1,3.

Quando comparado os transistores com fonte Ge e Si, os dois com $t_{HfO_2} = 3\text{nm}$, observa-se que a presença de Ge na fonte elevou o nível de S_{ID} , indicando um aumento na densidade de armadilhas no óxido (N_{ot}), ocorrendo devido a segregação de germânio na camada de Si do óxido de porta durante o processo de fabricação. Entretanto, nota-se que devido a diminuição da espessura de HfO_2 , ocorre a diminuição de N_{ot} , resultando em um menor nível de S_{ID} .

Com o intuito de verificar se os resultados experimentais seguem o modelo de ruído, foi obtido o S_{ID} para frequência de 25 Hz em função da corrente de dreno e plotado na figura 4.12. Nota-se que o S_{ID} de todos os dispositivos segue a tendência de I_{DS}^2 , estando em acordo com a equação 4.1.

Figura 4.12 – Curvas de $S_{ID} \times I_{DS}$ extraídas em $f=25\text{ Hz}$ e $V_{DS}=0,9\text{V}$ para os diferentes NW-TFETs estudados

Fonte: Autor

A figura 4.13 apresenta a curva do S_{ID} normalizado por I_{DS}^2 (S_{ID}/I_{DS}^2), em função de SS , de acordo com a equação 4.1 o (S_{ID}/I_{DS}^2) deve seguir a tendência de $1/SS^2$. É possível observar que para o TFET com fonte de Ge e $t_{HfO_2} = 3nm$, o S_{ID}/I_{DS}^2 apresenta uma variação de $1/SS^2$ para valores mais altos de SS . Entretanto o TFET com fonte de Ge e $t_{HfO_2} = 2nm$, devido ao melhor acoplamento eletrostático, e como consequência, melhora da corrente de tunelamento (BTBT), apresentou uma variação seguindo a tendência de $1/SS^2$ para quase toda faixa de SS analisada.

Figura 4.13 – Curvas de S_{ID} normalizados por I_{DS}^2 x inclinação de sublimar (SS) para NW-TFETs com fonte de Ge

Fonte: Autor

A figura 4.14 apresenta o S_{ID} normalizado por I_{DS}^2 (S_{ID}/I_{DS}^2) e a curva de $(g_m/I_{DS})^2$, ambas com $f = 25$ Hz e em função de I_{DS} . Nos estudos de ruído em MOSFETs, o S_{ID} normalizado por I_{DS}^2 é um parâmetro importante, sendo utilizado para identificar a origem do comportamento do ruído. Observa-se nesta figura que S_{ID}/I_{DS}^2 diminui continuamente com o aumento de I_{DS} , indicando que a origem deste ruído pode ser atribuída a flutuações no número de portadores.

Comparando com o comportamento conhecido dos MOSFETs, a curva de S_{ID}/I_{DS}^2 deveria seguir a mesma tendência que a curva de $(g_m/I_{DS})^2$, porém nota-se que, $(g_m/I_{DS})^2$ não apresenta a mesma tendência de diminuição de forma linear, reduzindo proporcionalmente mais para maiores valores de I_{DS} .

Figura 4.14 – Curvas experimentais de S_{ID} normalizada por I_{DS}^2 e de $(g_m/I_{DS})^2 \times I_{DS}$ para os diferentes NW-TFETs estudados

Fonte: Autor

Diferentemente dos MOSFETs, os transistores TFET não apresentam degradação da transcondutância, mesmo para altos valores de V_{GS} , devido ao mecanismo de condução predominante ser o BTBT, como pode ser observado na figura 4.15, explicando a diferença no comportamento $(g_m/I_{DS})^2$ para os TFETs.

Figura 4.15 – Curvas de $g_m \times V_{GS}$ para os diferentes NW-TFETs

Fonte: Autor

Outro parâmetro importante para o estudo de ruído nos MOSFETs é a densidade espectral de ruído referenciado a entrada (*input referred noise power spectral density* – S_{VG}). Este parâmetro é utilizado para extrair a densidade efetiva de armadilhas no oxido de porta (N_{ot}), sendo dado pela equação 4.2.

A ausência da degradação de g_m afeta diretamente o S_{VG} , determinado pela relação S_{ID}/g_m^2 . Para um MOSFET a curva $S_{VG} \times V_{GS}$, apresenta tipicamente um valor constante para baixos valores de V_{GS} , seguido por um aumento para V_{GS} mais altos. Para os TFETs um comportamento totalmente oposto foi observado, como pode ser visto na figura 4.16. Este comportamento inverso pode ser explicado pelos diferentes mecanismos de condução do TFET.

Figura 4.16 – Curvas de $S_{VG} \times V_{GS}$ para $f = 25$ Hz e $V_{DS} = 0,9$ V para três diferentes dispositivos estudados

Fonte: Autor

Todos os três dispositivos apresentam uma curva de S_{VG} composta por uma região inclinada, em uma região onde o mecanismo de condução predominante é o TAT, seguido por um platô onde o mecanismo predominante é o BTBT. Considerando os regimes definidos através das curvas de energia de ativação (E_A), apresentada na figura 4.9, observa-se que este comportamento concorda com o observado na curva de S_{VG} , onde a região de platô para os dispositivos com fonte de Ge inicia-se para $V_{GS} > 1,3$ e no dispositivo com fonte de Si para $V_{GS} > 1,5$ V.

Além disso, nota-se na equação 4.2 que S_{VG} apresenta uma dependência direta com g_m , levando a uma inversão nos níveis de ruído quando analisado, onde o TFET com fonte de Si apresenta valores mais altos quando comparado com o de fonte de Ge, enquanto o dispositivo com fonte de Ge e menor t_{HfO_2} mantém-se com menor nível de ruído.

4.4.1 Modelamento do ruído

Em uma primeira aproximação o modelo de S_{ID} para MOSFET será usado para TFET. A fim de torna-lo compatível, o comprimento efetivo do canal (L_{eff}) da equação 4.1 será substituído pelo comprimento efetivo de tunelamento (L_T). O L_T foi obtido através de simulações numéricas realizadas no TCAD Silvaco, seguindo o modelo proposto em (53)

A figura 4.17 apresenta a curva de I_{DS} em função de V_{GS} para o TFET referência. Os resultados simulados foram obtidos através do ajuste empírico dos parâmetros A_{BTBT} e B_{BTBT} da equação 4.3, sendo eles, $1,22 \cdot 10^{20} \text{ cm}^{-1} \text{ V}^{-2} \text{ s}^{-1}$ e $1,64 \cdot 10^7 \text{ V/cm}$, respectivamente (53).

Figura 4.17 –Curvas de I_{DS} x V_{GS} obtidas de forma experimental e simuladas para um NW-TFET com fonte de Ge

Fonte: Autor

A partir dessas simulações, foi extraído o perfil da taxa de geração e recombinação de elétrons devido ao BTBT ao longo do dispositivo e plotado na figura 4.18. Considerando L_T o espalhamento desses elétrons na interface fonte/canal, foi obtido $L_T = 7,5$ nm.

Figura 4.18 – Perfil de geração e recombinação devido à BTBT obtido por simulação ao longo do dispositivo

Fonte: Autor

Para a extrair o valor de N_{OT} , um transistor NW-MOSFET fabricado com um processo similar ao TFET de referência foi utilizado.

O S_{ID} em função da frequência para esse MOSFET está apresentado na figura 4.19. É possível observar que para valores de V_{GS} mais baixos o espectro é composto com comportamento $1/f$ (ruído flicker) seguido por um ruído com comportamento constante, conhecido como ruído branco (*white noise*).

Conforme o esperado, a curva de S_{ID} em função de I_{DS} para um MOSFET apresenta uma tendência de I_{DS}^2 , como pode ser visto na figura 4.20.

A partir das medidas obtidas experimentalmente e usando as equações para o MOSFET (53), foi obtido $N_{ot} = 5.10^{20} \text{ eV}^{-1}\text{cm}^{-3}$.

Figura 4.19 – Curva de $S_{ID} \times f$ para um transistor NW-MOSFET

Fonte: Autor.

Figura 4.20 – Curva experimental de $S_{ID} \times I_{DS}$ para um transistor NW-MOSFET

Fonte: Autor

Finalmente, inserindo os valores de L_T e N_{OT} extraídos na equação 4.1, o S_{ID} foi calculado e o seu resultado plotado na figura 4.21, demonstrando boa concordância com os resultados experimentais para $I_{DS} \geq 10^{-7}$ A/ μ m. Este resultado sugere que é possível realizar um modelo de ruído em baixa frequência para TFETs usando como princípio o modelo já existente para MOSFETs.

Figura 4.21 Curvas de S_{ID} x I_{DS} para um NW-TFET com fonte de Ge obtidas de experimentalmente e o modelo proposto

Fonte: Autor

4.4.2 Estudo de ruído em baixa temperatura

Na figura 4.22, estão plotadas as curvas de I_{DS} em função de V_{GS} em temperatura ambiente ($T = 300$ K) e 77 K para um TFET com fonte de Ge e $t_{HfO_2} = 3$ nm.

Em baixas temperaturas os mecanismos termicamente dependentes, como TAT e geração e recombinação SRH são minimizados, chegando a serem desprezíveis em temperaturas mais baixas. Dessa forma, ocorre o aumento da influência do BTBT para tensões mais baixas. Conforme apresentado, para este dispositivo quando $V_{GS} < 1,3$ V os mecanismos de condução predominante são o TAT

e o SRH, que apresentam uma relação direta com temperatura, resultando na redução de I_{DS} na região de desligamento do transistor (I_{OFF}) em temperaturas mais baixas.

Porém, para $V_{GS} > 1,3$ V, o mecanismo de condução predominante é o BTBT, que possui uma relação indireta com a temperatura através de E_g , apresentando assim, uma diminuição relativamente menor na corrente I_{ON} do dispositivo para temperaturas mais baixas.

Figura 4.22 Curva experimental de I_{DS} x V_{GS} para um NW-TFET com $T = 300$ K e 77 K

Fonte: Autor

A figura 4.23 apresenta as curvas de S_{ID} e S_{ID} normalizado por I_{DS}^2 , ambas em função de I_{DS} e com $T = 77$ K e 300 K. A faixa de I_{DS} apresentado nesta figura varia de 10^{-12} A/ μ m à 10^{-6} A/ μ m, que em temperatura ambiente compreende as regiões de TAT e BTBT.

Nota-se nesta figura que nenhuma variação significativa com a redução de temperatura foi observada. Considerando que ruído em TFET deve-se ao armadilhamento e desarmadilhamento no dielétrico de porta e isso ocorre devido à presença de N_{OT} , este resultado indica que a variação de N_{OT} com a temperatura (55), não é grande o suficiente para influenciar nos níveis de ruído deste transistor.

Figura 4.23 – Curvas de S_{ID} e S_{ID} normalizado por I_{DS}^2 para um NW-TFET com fonte de Ge

Fonte: Autor

As curvas de S_{VG} em função de I_{DS} para $T = 77K$ e $300 K$ estão plotadas na figura 4.24. Desta figura, é possível observar que devido a redução da contribuição do TAT na componente da corrente, o S_{VG} é fortemente reduzido para baixos valores de I_{DS} , onde este mecanismo de condução é predominante. Observa-se também que a região de S_{VG} constante se entende para valores mais baixos de I_{DS} em $T = 77 K$, demonstrando o aumento da influência de BTBT nesta região, estando de acordo com a interpretação anterior.

Figura 4.24 – Curvas experimentais de $S_{VG} \times I_{DS}$ para um NW-TFET com fonte de Ge

Fonte: Autor

4.5 Estudo de histerese em TFETs com fonte de Ge

A densidade de armadilhas de interface (N_{it}) e a densidade de armadilhas no óxido (N_{ot}) são efeitos indesejados nos transistores TFETs e um dos impedimentos para que este dispositivo atinja valores de inclinação de sublimiar (SS) abaixo do limite teórico, por isso seu estudo torna-se necessário.

Com o intuito de verificar a influência da densidade de armadilhas no óxido (N_{ot}) no comportamento dos TFETs, foi realizado um estudo para verificar se estes dispositivos apresentavam comportamento de histerese. Para a realização deste estudo foram utilizados TFETs com fonte de Ge (lâminas 5 e 7), sendo eles com diferentes espessuras de HfO_2 (3nm e 2nm) já apresentados e com duas dimensões descritas na tabela 4.1.

A comparação das curvas de $I_{DS} \times V_{GS}$ em temperatura ambiente ($T = 300$ K) para estes dois dispositivos estão apresentadas nas figuras 4.3 e 4.8.

Para baixas temperaturas a influência do TAT e da geração e recombinação SRH são minimizados, fazendo com que o BTBT prevaleça sobre estes mecanismos de condução e assim permitindo que o TFET atinja valores ainda menores de SS.

A influência da redução de temperatura no comportamento destes transistores pode ser observada nas figuras 4.25 (A) e (B), onde estão plotadas as curvas de I_{DS} em função de V_{GS} , com T variando de 300 K a 78 K, para os transistores com t_{HfO_2} de 3 nm (referência) e 2 nm.

Considerando o gráfico de $E_A \times V_{GS}$, apresentado na figura 4.9, observa-se mais uma vez que para V_{GS} maior que 1,3 V a corrente de dreno é dominada por BTBT, e conforme esperado, apresentando uma pequena variação relativa de I_{DS} devido a fraca dependência com a temperatura. Entretanto, para a região de baixo campo elétrico ($V_{GS} < 1,3$ V), o mecanismo predominante é o TAT, sendo este diretamente dependente da temperatura, resultando em uma redução relativamente maior de I_{DS} para menores temperaturas.

Figura 4.25 – Curvas experimentais de I_{DS} x V_{GS} em função da temperatura para transistores NW-TFET com espessuras de HfO_2 de 3nm (A) e 2nm (B)

Fonte: Autor

Quando uma varredura dupla (*double sweep*) é realizada no TFET de referência, observa-se o fenômeno de histerese. Quando a tensão de porta é variada de forma crescente (de -0,5 V à 2,0 V), as armadilhas no oxido são carregadas com elétrons e quando V_{GS} é variado de forma decrescente (de 2,0 V à -0,5 V), ocorre a descarga destes elétrons armadilhados no óxido, ocasionando o deslocamento de I_{DS} na curva, como pode ser observado na figura 4.26 (a). Entretanto, nota-se na figura 4.26 (b) que o TFET com 2 nm de HfO_2 não apresentou histerese.

Figura 4.26 - Curvas experimentais com dupla varredura de I_{DS} x V_{GS} em função da temperatura para transistores NW-TFET com espessuras de HfO_2 de 3nm (A) e 2nm (B)

Fonte: Autor

Os defeitos no óxido são geralmente estados de armadilhas lentas (*slow-state-traps*), são sensíveis à temperatura em baixo campo elétrico e sua densidade tende a aumentar conforme são resfriados (55), resultando no aumento de ΔV_{GS} em baixas temperaturas. Os valores de ΔV_{GS} em $I_{DS} = 10^{-12}$ A/ μ m obtidos para as diferentes temperaturas estão apresentados na figura 4.27 e sumarizados na tabela 4.4.

Figura 4.27 – Curva de ΔV_{GS} x T para o NW-TFET com 3nm de HfO_2

Fonte: Autor

Tabela 4-3 – Valores de ΔV_{GS} e N_{OT} em diferentes temperaturas para o NW-TFET com 3nm de HfO_2

Temperatura	ΔV_{GS}	$N_{OT} = \frac{\Delta V_{GS} \cdot C_{ox}}{q}$
300 K	10 mV	$1,47 \cdot 10^{11} \text{ cm}^{-2}$
200 K	80 mV	$1,18 \cdot 10^{12} \text{ cm}^{-2}$
100 K	90 mV	$1,32 \cdot 10^{12} \text{ cm}^{-2}$
78 K	90 mV	$1,32 \cdot 10^{12} \text{ cm}^{-2}$

Fonte: Autor

A figura 4.28 apresenta a dependência de I_{DS} com a variação da temperatura. Para a condição de polarização adotada, $V_{GS} = 0,9$ V e $V_{DS} = 0,9$ V e em temperatura ambiente, o mecanismo de condução predominante é o TAT.

Com a redução de temperatura, observa-se a diminuição de I_{DS} até que para $T < 100$ K, I_{DS} atinge um platô. Nesta região de platô a influência de TAT é praticamente desprezível, fazendo com que o BTBT seja o mecanismo predominante.

Conforme pode ser observado nas figuras 4.26 (a) e melhor ressaltado na figura 4.28, quando a varredura dupla de V_{GS} é realizada, o ciclo de histerese é mais pronunciado para temperaturas mais baixas ($T < 100$ K), comprovando a dependência do N_{OT} com a temperatura, sugerindo que a histerese não depende de TAT e ainda, demonstrando que não existe uma clara relação entre TAT e N_{OT} .

Figura 4.28 – Curva de $I_{DS} \times 1/T$ para o NW-TFET com HfO_2 de 3nm

Fonte: Autor

5 COMPARAÇÃO DO COMPORTAMENTO ANALÓGICO DOS NW-TFETS COM FONTE DE Ge, Si_{1-x}Ge_x e Si.

Conforme apresentado nas seções 3 e 4, os transistores estudados neste trabalho vieram de diferentes processos de fabricação, sendo os com fonte de Si_{1-x}Ge_x realizados em 2013 e os com fonte de Ge em 2014, onde foram realizadas modificações nas dimensões e no processo com o intuito de melhorar a performance desses transistores. A tabela 5.1 mostra essas modificações.

Apesar de todas essas diferenças nas dimensões e no processo, nesse capítulo serão reapresentadas algumas curvas do capítulo 3.5 e acrescentas as curvas do transistor com fonte de germânio (lâmina 5). Todas as discussões acerca da influência da concentração de Ge na liga Si_{1-x}Ge_x dos transistores NW-TFET em função da temperatura, já foram realizadas neste mesmo capítulo (3.5).

Tabela 5-1: Dimensões dos NW-TFET provenientes de diferentes processos de fabricação

	Lâmina 5	Lâmina 2	Lâmina 3	Lâmina 4
Material da fonte	Ge	Si _{0,73} Ge _{0,27}	Si _{0,54} Ge _{0,46}	Si
Comprimento de canal (L _{CH})	220nm		160 nm	
Comprimento de porta (L _G)	250nm		150 nm	
Sobreposição da porta/fonte (L _{GS})	85nm		30 nm	
Subposição de porta/dreno (L _{GD})	50nm		40 nm	
Dopagem de fonte	1.10 ²⁰ cm ⁻³		1.10 ²⁰ cm ⁻³	
Dopagem de canal	1.10 ¹⁶ cm ⁻³		1.10 ¹⁵ cm ⁻³	
Dopagem de dreno	2.10 ¹⁹ cm ⁻³		1.10 ²⁰ cm ⁻³	
Espessura de HfO ₂ (t _{HfO2})	3 nm		3 nm	
Diâmetro (D)	200nm		200 nm	

Fonte: Autor

A figuras 5.1, apresenta as curvas de I_{DS} x V_{GS} e I_{DS} x V_{DS} para os transistores com diferentes composições de fonte.

Conforme já discutido, é possível observar o maior nível de I_{DS} para valores mais altos de V_{GS} (figura 5.1 (A)) e V_{DS} (figura 5.1(B)) para os transistores com fonte puramente de Ge. Isso deve-se à diminuição da banda de energia proibida (E_g),

resultando no aumento da corrente de tunelamento. Além disso, o transistor com fonte de Ge apresenta maior sobreposição de porta e um perfil de junção fonte/canal aproximadamente abrupto, o que também contribui para valores mais altos de corrente.

Figura 5.1: Curvas experimentais de I_{DS} x V_{GS} (A) e I_{DS} x V_{DS} (B) para transistores NW-TFET com diferentes composições de fonte

Fonte: Autor

O aumento da corrente I_{ON} , sem piorar a degradação de I_{OFF} , faz com que o transistor com fonte de Ge apresente uma melhor relação I_{ON}/I_{OFF} e consequentemente menor inclinação de sublimiar (SS).

A partir da figura 5.1(B), nota-se mais uma vez que todos os dispositivos apresentam uma região de I_{DS} contínuo, muito similar a região de saturação de um transistor MOSFET, podendo ser relacionado à saturação de tunelamento.

A figura 5.2 apresenta as curvas de g_m (A) e g_d (B) em função da porcentagem de Ge na fonte. Considerando $Si_{1-x}G_x$, quando $x=0$ obtemos 0% de Ge, representando apenas Si e quando $x=1$, obtemos 100% de Ge.

Figura 5.2: Curvas experimentais de g_m (A) e g_d (B) em função da porcentagem de Ge na fonte

Fonte: Autor

Conforme o esperado e já discutido, é possível observar na figura 5.2(A) o aumento de g_m para os transistores com fonte puramente de Ge, quando comparados aos outros dispositivos. Isto ocorre devido ao aumento da corrente de tunelamento direto de banda para banda (BTBT). Além disso, nota-se a baixa influência da temperatura em todos os dispositivos, induzindo apenas um pequeno aumento relativo de g_m devido a dependência indireta de BTBT com a temperatura através de E_g .

A partir da figura 5.2 (B) nota-se a degradação da condutância de saída com o aumento de Ge, isso ocorre devido a dependência de BTBT com o campo elétrico. Ou seja, altos valores de V_{DS} induzem altos valores de campo elétrico, resultando em maiores degradações de g_d . Além disso, é possível observar que g_d tende a saturar para $x=0,5$ (50% de Ge). Quando observado a influência da temperatura, todos os dispositivos tendem a exibir um aumento muito similar com a variação positiva de temperatura.

E por fim, a figura 5.3 apresenta a curva do ganho intrínseco de tensão (A_v) em função da porcentagem de Ge na fonte.

Figura 5.3: Curvas experimentais de A_v em função da porcentagem de Ge na fonte

Fonte: Autor

Desta figura, nota-se uma pequena melhora no ganho A_v dos transistores com fonte de Ge em relação aos com fonte de Si. Essa variação de A_v decorre da competição entre o aumento de g_m e a degradação de g_d .

Conforme apresentado no capítulo 3.5, os dispositivos com fonte de Ge apresentam melhores ganhos de A_v quando comparado ao com fonte de Si devido à melhora no g_m . Porém, à maior degradação de g_d , resulta em piores valores de A_v para o NW-TFET com 46% de Ge quando comparado ao com 27% de Ge.

Para o dispositivo com fonte de Ge (100%), quando comparado aos outros dispositivos, ocorre a melhora do A_v devido ao maior aumento relativo de g_m em relação ao aumento de g_d ,

Quando analisado a influência da temperatura, observa-se a degradação de A_v com o aumento da temperatura. E essa influência é ainda maior para os dispositivos com fonte de Ge, apresentando maior redução no valor de A_v , devido à maior degradação de g_d com a temperatura.

6 CONCLUSÕES E PROPOSTAS DE TRABALHOS FUTUROS

6.1 Conclusões

Com base em simulações numéricas realizadas, foi possível observar e entender a influência dos principais mecanismos de transporte de portadores em diversas faixas de polarização dos dispositivos NW-TFET.

A partir dos diagramas de banda de energia, verificou-se que a corrente de desligamento (I_{OFF}) deve-se principalmente ao mecanismo de geração e recombinação SRH. E quando considerado um nTFET, para tensão de porta positiva ocorre o aparecimento de duas regiões, uma intermediária dominada pelo mecanismo de tunelamento induzido por armadilhas (TAT) e para V_{GS} mais altos, acima de 1,0 V, outra predominada pelo tunelamento direto de banda para banda (BTBT).

Conhecendo-se da literatura a dependência (forte ou fraca) de cada um desses mecanismos com a temperatura e levando em conta o observado através das simulações, foi possível verificar experimentalmente a influência da temperatura no comportamento do NW-TFET.

Constatou-se que a geração e recombinação SRH é diretamente dependente da temperatura, resultando na degradação da corrente de desligamento (I_{OFF}) do dispositivo com o aumento da temperatura. Além disso, o SRH ocorre devido aos elétrons armadilhados em níveis energéticos intermediários da banda proibida, portanto, foi observado que um pequeno aumento na densidade de armadilhas de interface também causando a degradação de I_{OFF} , sendo estas degradações somadas quando analisado os dois efeitos simultaneamente. Para um NW-TFET com fonte de $Si_{0,73}Ge_{0,27}$ e 200nm de diâmetro, a relação I_{ON}/I_{OFF} foi de $2 \cdot 10^6$ em temperatura ambiente ($T=300$) para $5 \cdot 10^3$ em 420K.

Assim como o SRH, o tunelamento induzido por armadilhas (TAT) também é diretamente dependente da temperatura e da densidade de armadilhas de interface, sendo observado que um pequeno aumento de ambos, resulta no aumento da corrente de dreno para baixas tensões de porta, além do aparecimento de uma região de platô devido ao aumento de N_{it} .

Foi possível determinar a polarização de porta em que a corrente de tunelamento direto de banda para banda (BTBT) é predominante em cada um dos dispositivos. Para isso foram utilizadas medidas experimentais em função da temperatura, e calculado através do método de Arrhenius. Esta região dominada por BTBT demonstrou-se pouco dependente com T e N_{it} . Porém demonstrou-se ser bastante dependente do estreitamento da banda proibida (E_g). Para um transistor NW-TFET com fonte de Ge e SiGe, o mecanismo de condução BTBT é predominante para V_{GS} maiores que 1,3 V, enquanto os NW-TFET com fonte de Si apresentam essa predominância para valores de V_{GS} próximo ou maior que 2,0V.

O uso de diferentes materiais de fonte com menor E_g , ou seja, maior porcentagem de Ge, resultou no aumento da corrente I_{ON} em até 4 ordens de grandeza quando comparado dispositivos com fonte de puramente de Ge e Si. Em contrapartida, essa substituição pode resultar no aumento de imperfeições, resultando no aumento da densidade de armadilhas de interface (N_{it}), piorando a corrente I_{OFF} .

Observou-se que apesar dessa degradação de I_{OFF} , os transistores com fonte de Ge ou SiGe ainda assim, apresentaram melhor relação I_{ON}/I_{OFF} e menores valores de SS quando comparados aos com fonte de Si.

Com isso concluiu-se que devido à degradação da corrente I_{OFF} com a temperatura, resultou na degradação da relação I_{ON}/I_{OFF} e da inclinação de sublimiar, fazendo com que este dispositivo seja pouco interessante para aplicações digitais em altas temperaturas. Porém apresentou um comportamento muito constante para altos valores de tensão de dreno e devido à baixa influência da temperatura na corrente de tunelamento, demonstrando potencial para aplicações analógicas.

Foram obtidos experimentalmente as principais figuras de mérito para análise dos parâmetros analógicos, como (transcondutância) g_m , condutância de saída (g_d) e ganho intrínseco de tensão (A_v). Para garantir que os transistores estivessem operando na região onde o BTBT é predominante, foram utilizados V_{DS} e V_{GS} acima de 1 V.

O aumento da corrente de tunelamento propiciado pelo uso de Ge na fonte resultou no aumento de g_m em até 3 décadas quando comparado à um dispositivo com fonte de Si. Além disso, foi observado a baixa influência da temperatura, onde

para altas temperaturas foi notado apenas um pequeno aumento relativo, devido a dependência indireta de BTBT com a temperatura através de E_g . Entretanto, BTBT é fortemente dependente do campo elétrico, sendo observado o aumento de g_d , ou seja, piora, para tensões mais altas de V_{DS} .

Sendo o ganho intrínseco de tensão proveniente da relação g_m/g_d , notou-se que a predominância do aumento de g_m , resultando em melhores resultados para os NW-TFET com maior porcentagem de Ge na fonte, $A_v = 66$ dB em temperatura ambiente ($T = 300$ K) e $A_v = 50$ dB para $T = 425$ K, enquanto o NW-TFET com fonte de Si apresentou $A_v = 49$ dB para $T = 300$ K e 42 dB para $T = 425$ K.

Além do aumento das armadilhas de interface, o uso de diferentes materiais pode gerar defeitos no óxido, como introdução de impurezas. Para estudar a influência dessas impurezas no comportamento dos transistores, foi realizado o estudo de ruído em baixa frequência.

Para os TFETs os ruídos em baixa frequência ocorrem devido ao armadilhamento e desarmadilhamento de elétrons no óxido. Os transistores com fonte de Ge e 3 nm de HfO_2 no dielétrico de porta, apresentaram níveis de ruído flicker uma década maior quando comparado ao puramente de Si.

Entretanto, a redução da espessura para 2 nm de HfO_2 no dielétrico de porta, demonstrou reduzir a densidade de armadilhas no óxido, resultando na redução de aproximadamente 2 décadas nos níveis de ruído flicker, quando comparado ao dispositivo com 3 nm de HfO_2 . Além disso, o uso de espessura reduzida de HfO_2 resultou no melhor acoplamento eletrostático do dispositivo, menor degradação de I_{OFF} , aumento da região onde BTBT é predominante. E assim, resultando em melhor relação I_{ON}/I_{OFF} , menores valores de SS, menor degradação de g_d e maior ganho A_v .

Neste trabalho foi proposto o uso do modelo de ruído em baixa frequência do MOSFET para TFET, fazendo-se apenas algumas alterações para manter a compatibilidade, como a troca do comprimento efetivo de canal (L_{eff}) pelo comprimento de tunelamento (L_T). Concluiu-se que este modelo pode ser usado como base para um futuro modelo de TFET.

6.2 Propostas de trabalhos futuros

Como proposta de trabalhos futuros existe a possibilidade de realizar a caracterização elétrica de dispositivos com novos materiais de fonte como III-V, que até o presente momento encontra-se em processo de fabricação no Imec, Bélgica.

Durante o estudo de ruído flicker em baixa frequência, também foi observado a presença de ruído RTN (*Random Telegraph Noise*), abrindo margem para o estudo desse tipo de ruído no domínio do tempo.

Além disso, o modelamento de ruído apresentado neste trabalho foi um estudo inicial. Este modelo pode ser aprofundado e a partir dos resultados aqui apresentados, gerar um modelo específico para TFETs.

PUBLICAÇÕES GERADAS DURANTE O DOUTORADO

Publicações em revistas

AGOPIAN, P. G. D.; MARTINO, M. D. V.; SANTOS, S. D.; NEVES, F. S.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Influence of the Source Composition on the Analog Performance Parameters of Vertical Nanowire-TFETs. **IEEE Transactions on Electron Devices**, v. 62, n. 1, p. 16-22, 2015.

MARTINO, M. D.; NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Analog Performance of Vertical Nanowire TFETs as a Function of Temperature and Transport Mechanism. **Solid State Electronics**, v. 112, p. 51-55, 2015.

MARTINO, M. D.; NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Nanowire Tunnel Field Effect Transistors at High Temperature. **JICS. Journal of Integrated Circuits and Systems**, v. 8, p. 110-115, 2013.

Publicações em congressos

NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Study of Hysteresis in Vertical Ge-Source Heterojunction Tunnel-FETs at Low Temperature. **IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference**, 2015, Berkeley.

NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Study of Hysteresis in Vertical Ge-Source Heterojunction Tunnel-FETs at Low Temperature. In: **227th ECS Meeting - Advanced Semiconductor-On-Insulator Technology and Related Physics**, Illinois, Chicago, v. 66, p 179-185, 2015.

MARTINO, J. A.; AGOPIAN, P. G. D.; NEVES, F. S.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. The Impact of the Ge Concentration in the Source for Vertical Tunnel-FETs. In: **227th ECS Meeting - Advanced Semiconductor-On-Insulator Technology and Related Physics**, Illinois, Chicago, v. 66, p. 79-86, 2015.

NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Study of Low Frequency Noise in Vertical NW-Tunnel FETs with Different Source Compositions. In: **Joint International EUROSOI Workshop and International Conference on...– EUROSOI-ULIS 2015**, Bologna, v. 1, p. 149-152, 2015.

NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; CRETU, B., ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A., CLAEYS, C. Influence of the gate oxide thickness on the Analog Performance of vertical NWTFTs with Ge Source. In: **10th Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits – EUROSOI, 2014**, Tarragona. Proceedings..., v. 1, p. 1-2., 2014.

MARTINO, M. D.; NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Transport mechanism influence on Vertical Nanowire-TFET analog performance as a function of temperature. In: **10th Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits – EUROSIO 2014**, Tarragona. Proceedings..., v. 1, p. 1-2, 2014.

MARTINO, M. D.; NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Early Voltage and Intrinsic Voltage Gain in Vertical Nanowire-TFETs as a function of Temperature. In: **Ninth International Caribbean Conference on DEVICES, CIRCUITS and SYSTEMS - ICCDCS 2014**, Playa Del Carmem. Proceedings ... v. 1, p. 78-81, 2014.

NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; CLAEYS, C. Influence of interface trap density on vertical NW-TFETs with different source composition. In: **Ninth Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits – EuroSIO 2013**, Paris. Proceedings... v. 1, p. 1-2, 2013.

AGOPIAN, P. G. D.; NEVES, F. S.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; CLAEYS, C. Back bias influence on analog performance of pTFET. In: **IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference**, 2013, Monterey. Proceedings... v. 1, p. 1-2, 2013.

AGOPIAN, P. G. D.; SANTOS, S. D.; NEVES, F. S.; MARTINO, J. A.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; CLAEYS, C. NW-TFET analog performance for different Ge source compositions. In: **IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference**, 2013, Monterey. Proceedings... v. 1, p. 1-2, 2013.

NEVES, F. S.; MARTINO, M. D. V.; AGOPIAN, P. G. D.; MARTINO, J. A.; ROOYACKERS, R.; LEONELLI, D.; CLAEYS, C.; Temperature Influence on Nanowire Tunnel Field Effect Transistors In: **27th Symposium on Integrated Circuits and Systems Design**, SBMicro 2012, Brasilia, DF, Brasil, 2012, v. 49, p223-230, 2012.

Artigo de revista em processo de submissão

NEVES, F. S.; AGOPIAN, P. G. D.; MARTINO, J. A.; CRETU, B.; ROOYACKERS, R.; VANDOOREN, A.; SIMOEN, E.; THEAN, A.; CLAEYS, C. Modeling Low Frequency Noise in Vertical GAA Tunnel FETs with Ge Source, **IEEE Transactions on Electron Devices**.

Premiações

Best Paper Award - **27th Symposium on Microelectronics Technology and Devices**, SBMicro 2012, Brasilia, DF, Brasil, 2012.

Title of work: Temperature Influence on Nanowire Tunnel Field Effect Transistors.

REFERÊNCIAS

- (1) MOORE, G. E. Cramming more components onto integrated circuits. **Electronics Magazine**, n. 4, p.114, 1965.
- (2) COLINGE, J. P. **Silicon-On-Insulator Technology: materials to VLSI**, 3rd ed., Massachusetts. Kluwer Academic Publishers, 2004.
- (3) COLINGE, J. P. Thin-Film SOI Technology: the solution to many submicron CMOS problems. **Technical Digest of EDM**, p. 817-820, 1989.
- (4) COLINGE, J. P. **Thin-film SOI devices: a perspective**, **Microelectronic Engineering**, v. 8, n. 3-4, p. 127-147, 1988.
- (5) NAVARRO, C.; BAWEDIN, M.; ANDRIEU, F.; CRISTOLOVEANU, S. Overestimation of Short-Channel Effects Due to Intergate Coupling in Advanced FD-SOI MOSFETs. In: **IEEE Transactions on Electron Devices**, v. 61, n. 9, p. 3274-3281, 2014.
- (6) NAVARRO, C.; BAWEDIN, M.; ANDRIEU, F.; SAGNES, B.; CRISTOLOVEANU, S. Why are SCE overestimated in FD-SOI MOSFETs? In: **Solid-State Device Research Conference (ESSDERC)**, 2010, Proceedings..., p. 304-307, 2013.
- (7) CLAEYS, C.; LEONELLI, D.; ROOYACKERS, R.; VANDOOREN, A.; VERHULST, A.; HEYNS, M.; GROESENEKEN, G.; DE GENDT, S. Fabrication and characterization of Si and hetero-junction tunnel field effect transistors. In: **G-COE PICE International Symposium**, Tóquio, 2009.
- (8) REDDICK W. M.; AMARATUNGA G. A. J. Silicon surface tunnel transistor. **Applied. Physics. Letter**, v. 67, n.4, p. 494–496, 1995.
- (9) NIRSCHL T. et al. The tunneling field effect transistor (TFET) as an add-on for ultra-low-voltage analog and digital processes. **Electron Devices Meeting, 2004.**, p. 195-198, 2004.
- (10) WANG P. F. et al. Complementary tunneling transistor for low power application. **Solid State Electron**, v. 48, n. 12, p. 2281–2286, 2004.

- (11) APPENZELLER, J.; LIN, Y.; KNOCH, J.; AVOURIS, P.; Band-to-band tunneling in carbon nanotube field-effect transistors, **Physical Review Letters**, v. 93, n. 19, p. 196805-1-4, 2004.
- (12) BHUWALKA, K.; SCHULZE, J.; EISELE, I.; Performance enhancement of vertical tunnel field-effect transistor with SiGe in the p+ layer. In: **Japanese Journal of Applied Physics**, v. 43, n. 7A, p. 4073-4078, 2004.
- (13) CHOI W.Y. et al. Tunneling field-effect transistors (TFETs) with subthreshold swing (SS) less than 60 mV/dec. **IEEE Electron Device Letter** 2007; v. 28, n. 8, p. 743–745, 2007.
- (14) BOUCART, K. ; IONESCU A. M. Length scaling of the double gate tunnel FET with a high-K gate dielectric. **Solid State Electron**, v. 51, n. 11-12, p. 1500–1507, 2007.
- (15) KNOCH, J.; MANTL S.; APPENZELLER, J. Impact of the dimensionality on the performance of tunneling FETs: Bulk versus onedimensional devices. **Solid State Electron**, v. 51, n. 4, p. 572–578, 2007.
- (16) SEABAUGH, A.; ZHANG, Q. Low-voltage tunnel transistors for beyond CMOS logic. **Proceedings of the IEEE**, v. 28, n. 12, p. 2095-2110, 2010.
- (17) FISCHER W. Field Induced Tunnel Diode, **IBM Technical Disclosure Bulletin**, 1973.
- (18) VERHULST, A. S.; VANDENBERGHE W. G.; MAEX, K.; GROESENEKEN, G. Tunnel field-effect transistor without gate-drain overlap. **Applied Physics Letters**, vol. 91, n. 5, 2007.
- (19) CLAEYS, C. et al. Fabrication and Characterization of Si and Hetero-junction Tunnel Field Effect Transistors. In: **G-COE PICE International Symposium**, Tokyo, 2009.
- (20) VERHULST, A. et al. Boosting the on-current of Si-based tunnel field-effect transistors. Abstract in: **218th ECS Meeting. 2010**, Las Vegas, NV, USA, v. 2, p.1893, 2010.

- (21) ANGHEL C.; CHILAGANI, P.; AMARA, A.; VLADIMIRESCU, A. Tunnel field effect transistor with increased ON current, low-k spacer and high-k dielectric. **Applied Physics Letters**, v. 96, n 12, 2010.
- (22) VANDOOREN, A. et al. Impact of process and geometrical parameters on the electrical characteristics of vertical nanowire silicon n-TFETs. **Solid State Electron**, v. 72, p. 82-87, 2012.
- (23) ROOYACKERS, R., VANDOOREN, A., VERHULST, A. S., WALKE A., DEVRIENDT K., LOCOROTONDO S., DEMAND M., BRYCE G., LOO R., HIKAVYY A., VANDEWEYER T., HUYGHEBAERT C., COLLAERT N. e THEAN, N. A new complementary hetero-junction vertical TunnelFET integration scheme. **IEEE International Electron Devices Meeting**, p. 4.2.1–4.2.4, Dec. 2013.
- (24) ESAKI, L. New Phenomenon in Narrow Germanium p-n Junctions. In: **Physical Review**, vl. 109, p. 603, 1958.
- (25) HOFSTEIN, S. R.; WARFIELD, G. The insulated gate tunnel junction triode. In: **IEEE Transactions on Electron Devices**, v. 12, p. 66-76, 1965.
- (26) QUINN, J. J.; KAWAMOTO, G.; MCCOMBE, B. D. Subband spectroscopy by surface channel tunneling. In: **Surface Science**, v. 73, p. 190-196, 1978.
- (27) BANERJEE, S.; RICHARDSON, W.; COLEMAN, J.; CHATTERJEE, A. A new three-terminal tunnel device. In: **IEEE Electron Device Letters**, v. 8, p. 347-349, 1987.
- (28) TAKEDA, E.; MATSUOKA, H.; IGURA, Y.; ASAI, S.; A band to band tunneling MOS device (B2T-MOSFET). In: **IEDM Technical Digest**, p. 402-405, 1988.
- (29) BABA, T. Proposal for Surface Tunnel Transistors. In: **Japanese Journal of Applied Physics**, v. 31, p. L455-L457, 1992.
- (30) KANE, E. O. Theory of Tunneling. **Journal of Applied Physics**, v. 32, n. 1, p. 83–91, 1961.
- (31) STREETMAN, B. G. **Solid States Electronic Devices**, 4th ed., New Jersey, EUA, Prentice-Hall, 1995.

- (32) COLINGE, J. P.; COLINGE, C.A. **Physics of Semiconductor Devices**. Massachusetts (EUA), Kluwer Academic Publishers, 2002.
- (33) HALL, R.N. Electron-hole recombination in Germanium. **Physical Review**, v. 87, p. 387, 1952.
- (34) SHRODER, D. K. **Semiconductor Material and Devices Characterization**, New York, John Wiley & Sons, 2006.
- (35) SCHENK, A. Rigorous Theory and Simplified Model of the Band-to-Band Tunneling in Silicon. **Solid-State Electronics**, v. 36, n. 1, p. 19–34, 1993.
- (36) HURKX, G. A. M.; KLAASSEN, D. B. M.; KNUVERS, M. P. G. A New Recombination Model for Device Simulation Including Tunneling. **IEEE Transactions on Electron Devices**, v. 39, n. 2, p. 331–338, 1992.
- (37) DUKE, C. B. Tunneling in solids. In: **Solid State Physics Supplement**: Academic Press, v. 10, 1969.
- (38) SELBERHERR, S. MOS Device Modeling at 77K. **IEEE Transactions on Electron Devices**, v. 36, n. 8, p. 1464-1474, 1989.
- (39) SZE, S. M. **Physics of semiconductor devices**, 2nd ed. New York, John Wiley & Sons, 1981
- (40) SCHRODER, D. K. **Semiconductor material and device characterization**, 3rd ed. New York, John Wiley & Sons, 2006.
- (41) ENEMAN, G., WIOT, M., BRUGÈRE, A., SICART, O., CASAIN, I., SONDE, S. Impact of donor concentration, electric field, and temperature effects on the leakage current in germanium p+/n junctions. **IEEE Transaction Electron Devices**, v. 55, n. 9, p 2287–2294, 2008.
- (42) HAARTMAN, M. V. e OSTLING, M. **Low-frequency noise in advanced MOS devices**, Netherlands: Springer, 2007.
- (43) MCWHORTER, A. L. 1/f noise and related surface effects in germanium. **MIT Lincoln Laboratory, Tech Report**. n.80, p. 1–122, 1955.

- (44) HOOGE, F. N. 1/f noise sources. **IEEE Transaction Electron Devices**, v. 41, n. 11, p.1926–1935, 1994.
- (45) VANDOOREN, A. et al. Electrical results of vertical Si N-Tunnel FETs. **Solid-State Device Research Conference (ESSDERC)**, p. 255-258, 2011.
- (46) ENEMAN, G. et al. Impact of Donor Concentration, Electric Field, and Temperature Effects on the Leakage Current in Germanium p+/n Junctions. **IEEE Transactions on Electron Devices**, v. 55, n. 9, 2008.
- (47) KRISHNAMOHAN, T.; KIM, D.; RAGHUNATHAN, S.; SARASWAT, K. Double-gate strained-Ge heterostructure tunneling FET (TFET) with record high drive currents and <60mV/dec subthreshold slope. **IEDM Technical Digest**, p. 947, 2008.
- (48) LEONELLI, D.; VANDOOREN, A.; ROOYACKERS, R.; GENDT, S.; HEYNS, M. M.; GROESENEKEN, G. Drive current enhancement in p-tunnel FETs by optimization of the process conditions. **Solid-State Electronics**, v. 65-66, p. 28, 2011.
- (49) LEONELLI, D. et al. Optimization of Tunnel FETs: Impact of Gate Oxide Thickness, Implantation and Annealing Conditions. In: **Solid State Device Research Conference (ESSDERC)**, 2010, Proceeding..., p. 170-173, 2010.
- (50) SCHULZE, A. et al. Observation of diameter dependent carrier distribution in nanowire-based transistors. **IOP PUBLISHING, Nanotechnology**, v. 22, n. 18, 2011.
- (51) MALLIK, A. et al. Tunnel field-effect transistors for analog/mixed-signal system-on-chip applications. **IEEE Trans. Electron Devices**, v. 59, n. 4, p. 888–894, Apr. 2012.
- (52) GLAS, F. Critical dimensions for the plastic relaxation of strained axial heterostructures in free-standing nanowires. **Physics. Review**, v. B 74, p. 121-302 2006
- (53) BIJESH, R.; MOHATA, D. e DATTA, S. Flicker noise characterization and analytical modeling of homo and hetero-junction III-V tunnel FETs. **DRC 2012**, v. 37, n. 1990, p. 6-7, 2012.
- (54) Silvaco, Inc. Atlas User's Manual: DEVICE SIMULATIONS SOFTWARE. Santa Clara, CA, USA, 2014.

- (55) ROSAYE, J.-Y., YASUDA, Y, SAKAI, A., MIALHE, P., CHARLES, J.-P., WATANABE, Y. Fast and slow-state traps at the MOSFET oxide interface with a temperature dependent C-V method. **IEEE Journal of Electron Devices**, v.1, p. 1-6, 2003.
- (56) KLAASSEN, D. B. M. A Unified Mobility Model for Device Simulation – I. Model Equations and Concentration Dependence, **Solid-State Electronics**, v. 35, n. 7, p. 953-959, 1992.
- (57) LOMBARDI, C. et al. A Physically Based Mobility Model for Numerical Simulation of Nonplanar Devices. **IEEE Transactions on Computer-Aided Design**, v. 7, n. 11, p. 1164–1171, 1988.
- (58) CANALI, C. et al. Electron and Hole Drift Velocity Measurements in Silicon and Their Empirical Relation to Electric Field and Temperature. **IEEE Transactions on Electron Devices**, v. ED-22, n. 11, p. 1045–1047, 1975.

ANEXO A

Simulador numérico de dispositivos

Com o intuito de melhor entender o funcionamento dos dispositivos foram utilizadas ferramentas como Technology CAD (*Computer-Aided Design*), ou simplesmente TCAD.

As ferramentas TCAD englobam um amplo pacote de programas que permitem simular processos de fabricação de um dispositivo, simular a operação de dispositivos bidimensionais ou tridimensionais, visualizar estruturas geradas, curvas, parâmetros físicos e elétricos dos dispositivos e também calibrar os simuladores para melhor aproximação com a realidade.

Neste trabalho foram utilizados o TCAD Sentaurus, desenvolvido pela Synopsys® e o TCAD Silvaco, desenvolvido pela Silvaco®.

Modelos utilizados

A tabela seguinte apresenta o conjunto de modelos adotado com o objetivo aproximar o funcionamento do dispositivo simulado com um dispositivo real, seguido da descrição de cada um deles.

Tabela A-1 – Modelos utilizados no TCAD Sentaurus e TCAD Silvaco

Sentaurus	Silvaco
Phumob	Kla
Enormal	CVT
HighFieldSaturation	FLDMOB
SRH	SRH
Avalanche	Impact Selb
BandGapNarrowing	BGN
Band2Band	BBT.Kane
SRH (hurkx)	Trap.tunnel

Fonte: Autor

PhuMob (Philips Unified Mobility Model) / Kla: Modelo de mobilidade unificado Philips, proposto por Klaasen (56). Descreve de forma unificada a mobilidade dos portadores minoritários e majoritários. Também descreve a dependência da mobilidade com a temperatura considerando os mecanismos de degradação da mobilidade devido ao espalhamento por impurezas e portador-portador.

Enormal / CVT: Modelo de degradação da mobilidade nas interfaces proposto por Lombardi (57). Este modelo considera o efeito do alto campo elétrico transversal, que aumenta a interação dos portadores com a interface semiconductor-isolante, aumentando a degradação devido aos mecanismos de espalhamento por fônons acústicos e pela rugosidade na superfície. Além disso, inclui dependências com a temperatura e com a concentração de dopantes.

HighFieldSaturation / FLDMOB: Modelo de mobilidade proposto por Canali (58) que considera o alto campo elétrico, onde a mobilidade não é mais proporcional ao campo elétrico devido a velocidade de saturação dos portadores. Este modelo também considera a dependência com a temperatura.

BandGapNarrowing / BGN: Este é um modelo dependente da temperatura que considera o estreitamento da banda proibida devido ao alto campo elétrico.

SRH (Shockley–Read–Hall): Modelo de geração-recombinação de portadores, este processo envolve a troca de portadores entre a banda de condução e de valência descrito pela equação 2.1 (33). Foi utilizado com dois sub modelos, *DopingDep* e *TempDep*, que consideram, respectivamente os efeitos da concentração de dopantes e o efeito da temperatura em conjunto com tempo de vida dos portadores na recombinação.

SRH (Hurkx) / Trap.tunnel: O tunelamento induzido por armadilhas é implementado matematicamente por uma correção do modelo de recombinação e geração SRH, conforme apresentado no capítulo 2.3.2.1, dado pela equação 2.2.

Band2Band / BBT.Kane: Modelo que considera o tunelamento direto de banda para banda, conforme descrito no capítulo 2.3.2.2, dado pela equação 2.7.

ANEXO B

Exemplo de um script utilizado para gerar uma estrutura em TCAD Sentaurus

```
(sde:clear)
```

```
.....
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
;;;DEFINIÇÕES
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
.....
```

```
;NOME
(define nome      "TFET")
```

```
;DOPAGEM
(define NFonte    5e+19)
(define NCanal    5e+15)
(define NDreno    1e+20)
```

```
(define DopFonte "BoronActiveConcentration")
(define DopDreno "ArsenicActiveConcentration")
(define DopCanal "ArsenicActiveConcentration")
```

```
;MATERIAL
(define MatFonte "SiliconGermanium")
(define MatCanal "Silicon")
(define MatDreno "Silicon")
(define MatOxido "SiO2")
```

```
.....
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
;;;DIMENSÕES
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
.....
```

```
;Comprimento de canal
(define D 0.2)
```

```
;Comprimento de canal
(define lch 0.2)
```

```
;Extensões de fonte e dreno
(define lfd 0.1)
```

```
;Espessura do Óxido de porta
(define tox 0.0015)
```

```
;Overlap/Autoalinhado Fonte
(define loxf 0.025)
```

```
;Under/Autoalinhado Dreno
(define loxd -0.1)
```

```
;Angulo de corte da fatia
(define ft 10)
```

```
.....
;.....
;::Cálculos
;.....
;.....
```

```
(define xp (+ (/ D 4)))
(define xn (- (/ D 4)))
```

```
(define yp (+ (/ lch 2)))
(define yn (- (/ lch 2)))
```

```
.....
;.....
;::ESTRUTURA
;.....
;.....
```

```
(sdegeo:create-rectangle (position xn 0 0.0 )
                          (position xp yp 0.0 )
                          MatCanal "canal1" )
```

```
(sdegeo:create-rectangle (position xn yn 0.0 )
                          (position xp 0 0.0 )
                          MatCanal "canal2" )
```

```
(sdegeo:create-rectangle (position xn (- yn lfd) 0.0 )
                          (position xp yn 0.0 )
                          MatDreno "dreno" )
```

```
(sdegeo:create-rectangle (position xn yp 0.0 )
                          (position xp (+ yp lfd) 0.0 )
                          MatFonte "fonte" )
```

```
(sdegeo:create-rectangle (position xp (+ yp lfd) 0.0 )
                          (position (+ xp tox) (- yn lfd) 0.0 )
                          MatOxido "oxido" )
```

```
;(sdegeo:create-rectangle (position xp (- yn loxd) 0.0 )
;                          (position (+ xp 0.005) yn 0.0 )
;                          MatOxido "oxido" )
```

```
(sdegeo:create-rectangle (position xp (- yn loxd) 0.0 )
                          (position (+ xp tox) (+ yp loxf) 0.0 )
                          MatOxido "OxidoContato" )
```

```

.....
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
:::REFERENCIA
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,

```

```

;(sdedr:define-refeval-window "RefEvalWin_CanalFonte" "Rectangle"
;
;      (position 0  (- yp 0.01)  0)
;      (position xp (+ yp 0.01 loxf) 0))
;
;
;(sdedr:define-refeval-window "RefEvalWin_CanalDreno" "Rectangle"
;
;      (position 0  (+ yn 0.01)  0)
;      (position xp (- yn 0.01)  0))
;
;
;(sdedr:define-refeval-window "RefEvalWin_Canal" "Rectangle"
;
;      (position 0.025 yp 0)
;      (position xp  yn 0))
;
;
;(sdegeo:sweep (list
;
;      (car (find-face-id-drs (position xp (+ yp 0.01 loxf) 0)))
;      (car (find-face-id-drs (position xp 0 0)))
;      (car (find-face-id-drs (position 0 (+ yn 0.01) 0))) )
;      (position xn 0 0)
;      (gvector 0 -1 0)
;      (sweep:options "solid" #t "sweep_angle" ft "rigid" #f "miter_type"
"default"))

```

```

.....
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
::: SWEEP
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,

```

```

(sdegeo:sweep (list
;
;      (car (find-face-id (position 0 0.01 0)))
;      (car (find-face-id (position 0 -0.01 0)))
;      (car (find-face-id (position xn (+ yp 0.01) 0)))
;      (car (find-face-id (position xn (- yn 0.01) 0)))
;      (car (find-face-id (position (+ xp 0.001) yp 0)))
;      (car (find-face-id (position (+ xp 0.001) yn 0)))
;      (car (find-face-id (position (+ xp 0.001) (+ yp lfd) 0)))
;
;      (position xn 0 0)
;      (gvector 0 -1 0)
;      (sweep:options "solid" #t "sweep_angle" ft "rigid" #f "miter_type"
"default"))

```

```

.....
;;;;;;;;;;
...DOPAGEM
...
.....
;;;;;;;;;;

```

```

(sdedr:define-constant-profile "ConstantProfileDefinition_Fonte" DopFonte NFonte)
(sdedr:define-constant-profile-region "ConstantProfilePlacement_Fonte"
"ConstantProfileDefinition_Fonte" "fonte")

```

```

(sdedr:define-constant-profile "ConstantProfileDefinition_Canal" DopCanal NCanal)
(sdedr:define-constant-profile-region "ConstantProfilePlacement_Canal1"
"ConstantProfileDefinition_Canal" "canal1")

```

```

(sdedr:define-constant-profile "ConstantProfileDefinition_Canal" DopCanal NCanal)
(sdedr:define-constant-profile-region "ConstantProfilePlacement_Canal2"
"ConstantProfileDefinition_Canal" "canal2")

```

```

(sdedr:define-constant-profile "ConstantProfileDefinition_Dreno" DopDreno NDreno)
(sdedr:define-constant-profile-region "ConstantProfilePlacement_Dreno"
"ConstantProfileDefinition_Dreno" "dreno")

```

```

.....
;;;;;;;;;;
...CONTATOS
...
.....
;;;;;;;;;;

```

```

(sdegeo:define-contact-set "contato_fonte" 4 (color:rgb 1 0 0 ) "##" )
(sdegeo:define-contact-set "contato_dreno" 4 (color:rgb 1 0 0 ) "##" )
(sdegeo:define-contact-set "contato_porta" 4 (color:rgb 1 0 0 ) "##" )

```

```

(sdegeo:set-current-contact-set "contato_fonte")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (+ yp lfd) 0.004))))
"contato_fonte")

```

```

(sdegeo:set-current-contact-set "contato_dreno")
(sdegeo:define-3d-contact (list (car (find-face-id (position 0 (- yn lfd) 0.004))))
"contato_dreno")

```

```

(sdegeo:set-current-contact-set "contato_porta")
(sdegeo:define-3d-contact (list (car (find-face-id (position (+ xp tox) (+ yp loxf)
0.0001)))) "contato_porta")

```

```

.....
;INTERFACE
.....

```

```

(sdenoffset:create-noffset-interface "region" "canal1" "fonte" "hlocal" 0.001 "factor"
1.0)
(sdenoffset:create-noffset-interface "region" "fonte" "canal1" "hlocal" 0.001 "factor"
1.3)

```

```

(sdenoffset:create-noffset-interface "region" "canal2" "dreno" "hlocal" 0.001 "factor"
1.0)
(sdenoffset:create-noffset-interface "region" "dreno" "canal2" "hlocal" 0.001 "factor"
1.3)

```

```

(sdenoffset:create-noffset-interface "region" "canal1" "canal2" "hlocal" 0.0004 "factor"
1.4)
(sdenoffset:create-noffset-interface "region" "canal2" "canal1" "hlocal" 0.0004 "factor"
1.4)

```

```

(sdenoffset:create-noffset-interface "region" "OxidoContato" "canal1" "hlocal" 0.0002
"factor" 1.01)
(sdenoffset:create-noffset-interface "region" "canal1" "OxidoContato" "hlocal" 0.001
"factor" 1.15)

```

```

(sdenoffset:create-noffset-interface "region" "oxido_lump_1" "canal2" "hlocal" 0.0002
"factor" 1.01)
(sdenoffset:create-noffset-interface "region" "canal2" "oxido_lump_1" "hlocal" 0.001
"factor" 1.15)

```

```

(sdenoffset:create-noffset-block "region" "canal1" "maxedgelength" 0.005 "maxlevel"
50)
(sdenoffset:create-noffset-block "region" "canal2" "maxedgelength" 0.005 "maxlevel"
50)

```

```

(sdedit:unizer:set-parameters "type" "conforming" "maxPoints" 40000)

```


Exemplo de um script de simulação em TCAD Sentaurus

```

File { * input files:
      Grid = "TFET_msh_pof.tdr"
      Doping = "TFET_F_msh_pof.tdr"
      * output files:
      Plot = "TFET_idvg.tdr"
      Current = "TFET_idvg.plt"
      Output = "TFET_idvg"
}

Electrode {
  { Name="contato_fonte" Voltage= 0.00 }
  { Name="contato_dreno" Voltage= 0.00 }
  { Name="contato_porta" Voltage=-0.4 Workfunction=4.7}
}

Physics (Material= "SiliconGermanium"){
  MoleFraction(XFraction = 0.2 Grading = 0.0)
}

Physics (MaterialInterface="Silicon/SiliconGermanium"){
  Recombination(SRH (ElectricField(Lifetime=Schenk))
    Band2Band(model=Schenk))
}

Physics (Material= "Silicon"){
  Mobility(PhuMob
    HighFieldSaturation
  )

  Recombination(SRH (DopingDep TempDependence
    ElectricField(Lifetime=Schenk)
  )
    Avalanche(vanOverstraeten)
    Band2Band(model=Schenk)
  )

  EffectiveIntrinsicDensity(BandGapNarrowing (OldSlotboom))

  Fermi

  Temperature = 300
}

```

```

Plot{
  eDensity hDensity
  TotalCurrent/Vector eCurrent/Vector hCurrent/Vector
  eMobility hMobility
  eVelocity hVelocity
  eQuasiFermi hQuasiFermi
  eTemperature Temperature hTemperature
  ElectricField/Vector Potential SpaceCharge
  Doping DonorConcentration AcceptorConcentration
  SRH Band2Band Auger
  AvalancheGeneration eAvalancheGeneration hAvalancheGeneration
  eGradQuasiFermi/Vector hGradQuasiFermi/Vector
  eEparallel hEparallel eENormal hENormal
  BandGap
  BandGapNarrowing
  Affinity
  ConductionBand ValenceBand
  eBarrierTunneling hBarrierTunneling * BarrierTunneling
  eTrappedCharge hTrappedCharge
  eGapStatesRecombination hGapStatesRecombination
  eDirectTunnel hDirectTunnel
}

Math {
  Extrapolate
  RelErrControl
  Iterations = 50
  Method = pardiso
  Number_Of_Threads = maximum
  StackSize = 200000000
  wallclock
}

Solve {
  #-initial solution:
  Poisson
  Coupled { Poisson Electron hole }
  #-ramp gate:

  Quasistationary ( InitialStep=0.02 Maxstep=0.02 Minstep=1e-5
    Goal{ Name="contato_dreno" Voltage=0.9 } )
    { Coupled { Poisson Electron hole} }

  Quasistationary ( InitialStep=0.004167 Maxstep=0.004167 Minstep=1e-5
    Goal{ Name="contato_porta" Voltage=2.0 } )
    { Coupled { Poisson Electron hole} }
}

```

Exemplo de um script de simulação em TCAD Silvaco

GO ATLAS

#

MESH SPACE.MULT=1.0

#

X.MESH LOC=-0.215 SPAC=0.005

X.MESH LOC=-0.210 SPAC=0.005

X.MESH LOC=-0.110 SPAC=0.001

X.MESH LOC=-0.05 SPAC=0.001

X.MESH LOC=-0.025 SPAC=0.005

X.MESH LOC=0 SPAC=0.005

X.MESH LOC=0.025 SPAC=0.0005

X.MESH LOC=0.055 SPAC=0.001

X.MESH LOC=0.075 SPAC=0.001

X.MESH LOC=0.09 SPAC=0.001

X.MESH LOC=0.210 SPAC=0.005

X.MESH LOC=0.215 SPAC=0.005

Y.MESH LOC=-0.103 SPAC=0.002

Y.MESH LOC=-0.100 SPAC=0.001

Y.MESH LOC=-0.095 SPAC=0.002

Y.MESH LOC=-0.085 SPAC=0.002

Y.MESH LOC=-0.07 SPAC=0.005

Y.MESH LOC=0 SPAC=0.005

Y.MESH LOC=0.07 SPAC=0.005

Y.MESH LOC=0.085 SPAC=0.002

Y.MESH LOC=0.095 SPAC=0.002

Y.MESH LOC=0.100 SPAC=0.001

Y.MESH LOC=0.103 SPAC=0.002

REGIONS OF STRUCTURE

#

REGION NUM=1 X.MIN=-0.215 X.MAX=0.215 Y.MIN=-0.105 Y.MAX=-0.100
OXIDE

#

REGION NUM=2 X.MIN=-0.210 X.MAX=0.210 Y.MIN=-0.100 Y.MAX=0.100
SILICON

REGION NUM=3 X.MIN=-0.215 X.MAX=0.215 Y.MIN=0.100 Y.MAX=0.105
OXIDE

#

#***** DEFINE THE ELECTRODES *****

#1-GATE #2-SOURCE #3-DRAIN #4-SUBSTRATE(BELOW OXIDE)

#

ELECTRODE NAME=GATE X.MIN=-0.110 X.MAX=0.040 Y.MIN=-0.103
Y.MAX=-0.103

ELECTRODE NAME=SOURCE X.MIN=-0.215 X.MAX=-0.210 Y.MIN=-0.100
Y.MAX=0.100

ELECTRODE NAME=DRAIN X.MIN=0.210 X.MAX=0.215 Y.MIN=-0.100
Y.MAX=0.100

ELECTRODE NAME=GATE2 X.MIN=-0.110 X.MAX=0.040 Y.MIN=0.103
Y.MAX=0.103

#

#***** DEFINE DOPING CONCENTRATIONS *****

#

#CANAL

DOPING UNIFORM CONC=1E15 N.TYPE REGION=2 X.MIN=-0.080
X.MAX=0.080 Y.MIN=-0.100 Y.MAX=0.100

FONTE E DRENO

DOPING UNIFORM P.TYPE CONC=6E18 REGION=2 X.MIN=-0.210 X.MAX=-
0.080 Y.MIN=-0.100 Y.MAX=0.100

DOPING UNIFORM N.TYPE CONC=6E18 REGION=2 X.MIN=0.080
X.MAX=0.210 Y.MIN=-0.100 Y.MAX=0.100

```
#STRUCTURE OUTF=TFET.STR
```

```
# SET WORKFUNCTION OF GATE
```

```
CONTACT NAME=GATE N.POLY WORKFUNC=4.7
```

```
CONTACT NAME=GATE2 N.POLY COMMON=GATE WORKFUNC=4.7
```

```
#
```

```
# SELECT MODELS
```

```
MODELS KLA SHI BGN KLAAUG FLDMOB FERMI DRIFT.DIFF PRINT BBT.KANE  
SRH TEMP=300 TRAP.TUNNEL
```

```
#
```

```
SOLVE INIT
```

```
#
```

```
# DO IDVG CHARACTERISTIC
```

```
#
```

```
METHOD NEWTON AUTONR TRAP MAXTRAP=10
```

```
SOLVE PREV
```

```
SOLVE VDRAIN=0.05
```

```
SOLVE VDRAIN=0.1
```

```
SOLVE VDRAIN=0.4
```

```
SOLVE VDRAIN=0.6
```

```
SOLVE VDRAIN=0.9
```

```
#
```

```
# RAMP GATE VOLTAGE
```

```
#
```

```
LOG OUTF=TFET.LOG
```

```
SOLVE VGATE=0 VSTEP=0.05 NAME=GATE VFINAL=2
```