• JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
  • JoomlaWorks Simple Image Rotator
 
  Bookmark and Share
 
 
Dissertação de Mestrado
DOI
10.11606/D.3.2005.tde-06082005-105902
Documento
Autor
Nome completo
Claudia Almerindo de Souza Oliveira
E-mail
Unidade da USP
Área do Conhecimento
Data de Defesa
Imprenta
São Paulo, 2005
Orientador
Banca examinadora
Soares Junior, Joao Navarro (Presidente)
Saez, Richard Titov Lara
Vale Neto, Jose Vieira do
Título em português
Estudo e projeto de um conversor D/A de alta velocidade em tecnologia CMOS.
Palavras-chave em português
circuitos integrados MOS
conversores A/D e D/A
microeletrônica
Resumo em português
Neste trabalho é descrito o projeto e testes de um conversor digital/analógico de alta velocidade fabricado em tecnologia CMOS. O conversor pojetado possui resolução de 6 bits, trabalha em freqüência de 200 MSample/s, e foi fabricado na tecnologia CMOS de 0,35 µm da AMS (Austriamicrosystems), com quatro níveis de metal e 2 de silício policristalino. Uma das principais aplicações dos conversores D/A de alta velocidade é no processamento digital de sinais de vídeo, utilizado em sistemas de vídeo tais como os de TV digital e TVs de alta definição. Nestes sistemas, conversores D/A em tecnologia CMOS possuem vantagens tais como baixo consumo, baixo custo e a capacidade de sua integração com outros circuitos. O conversor D/A projetado é composto por uma matriz de células de corrente que são ativadas por dois decodificadores: um decodificador de colunas e outro decodificador de linhas. Estes recebem como entrada o sinal digital que deve ser convertido. As células de corrente são compostas por portas lógicas OR e NAND,inversores, latches, fontes de corrente e chaves que conectam ou não cada fonte individual a saída. Simulações do conversor D/A foram realizadas a partir de netlists extraídos do layout do circuito e através dos softwares HSPICE e ELDO. Para estas simulações foi utilizado o modelo BSIM3v3 com parâmetros típicos, worst speed e worst power. Através de simulação foi verificado o desempenho do conversor pela avaliação do número efetivo de bits. Os resultados demonstraram que o conversor possui uma boa resolução com uma freqüência de amostragem de 200 MHz, consumo de potência de 70 mW (corrente de saída variando de 0 a 19,8 mA) e tensão de alimentação VDD = 3,3 V. Nos testes experimentais, o conversor implementado apresentou erros de não linearidade integral menores que 0,46 LSB e erros de não linearidade diferencial menores que 0,22 LSB, o que assegura a monotonicidade do circuito. O chip implementado possui uma área ativa de 0,4 mm x ,31 mm.
Título em inglês
Study and design of high speed D/A converter in CMOS tecnology.
Palavras-chave em inglês
A/D and D/A converters
MOS integrated circuits
Resumo em inglês
In this work is described the design and tests of a high speed digital/analog converter fabricated in CMOS technology. The digital/analog converter has 6 bits of resolution, 200 MSample/s, and it was fabricated in the AMS (Austriamicrosystems) 0.35 µm CMOS process, with four metal levels and double-polysilicon. The main applications of high speed converters D/A is in digital processing of video signals, used in video systems such as digital TV and high-definition TV. In these systems, D/A converters in CMOS technology have advantages such as low power consumption, low cost, and the capability of being integrated with other circuits. The designed D/A converter are composed of a matrix of current cells that are activated by two decoders: a column decoder and a row decoder. These decoders receive as input the digital signal to be converted. The current cells are composed of logic OR and NAND, inverters, latches, current sources and switch transistors that connect or not each individual current source to the output. Simulations results were obtained from the extracted netlist of the circuit layout using the HSPICE and ELDO software. For these simulations the BSIM3v3 transistor model was used with typical, worst speed and worst power parameters. Simulation tests were applied to check the performance through the effective number of bits, and the results show that the converter can reach 200 MSample/s with 70 mW power consumption (the output current ranging from 0 mA to 19.8 mA) and 3.3 V power supply. In the experimental measurements, the converter presented DC integral non linearity errors lower than 0.46 LSB and DC differential non linearity errors lower than 0.22 LBS, what ensures the monotonicity of the converter. The implemented chip active area is 0.4 mm x 0.31 mm.
 
AVISO - A consulta a este documento fica condicionada na aceitação das seguintes condições de uso:
Este trabalho é somente para uso privado de atividades de pesquisa e ensino. Não é autorizada sua reprodução para quaisquer fins lucrativos. Esta reserva de direitos abrange a todos os dados do documento bem como seu conteúdo. Na utilização ou citação de partes do documento é obrigatório mencionar nome da pessoa autora do trabalho.
texto.pdf (4.43 Mbytes)
Data de Publicação
2005-08-11
 
AVISO: Saiba o que são os trabalhos decorrentes clicando aqui.
Todos os direitos da tese/dissertação são de seus autores
Centro de Informática de São Carlos
Biblioteca Digital de Teses e Dissertações da USP. Copyright © 2001-2018. Todos os direitos reservados.