MURILLO FRAGUAS FRANCO NETO

**TÉCNICA PARA O PROJETO DE UM AMPLIFICADOR
OPERACIONAL *FOLDED CASCODE*, CLASSE AB, EM
TECNOLOGIA CMOS.**

Dissertação apresentada à Escola
Politécnica da Universidade de São
Paulo para obtenção do título de Mestre
em Engenharia.

São Paulo
2006

MURILLO FRAGUAS FRANCO NETO

**TÉCNICA PARA O PROJETO DE UM AMPLIFICADOR
OPERACIONAL *FOLDED CASCODE*, CLASSE AB, EM
TECNOLOGIA CMOS.**

Dissertação apresentada à Escola
Politécnica da Universidade de São
Paulo para obtenção do título de Mestre
em Engenharia.

Área de Concentração:
Microeletrônica

Orientador:
Prof. Dr. João Navarro Soares Jr.

São Paulo
2006

Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, 10 de Julho de 2006.

Assinatura do autor

Assinatura do orientador

Franco Neto, Murillo F.

Técnica para o Projeto de um Amplificador Operacional *Folded Cascode*, Classe AB, em Tecnologia *CMOS*. São Paulo, 2006.

100 p.

Dissertação (Mestrado) – Escola Politécnica da Universidade de São Paulo. Departamento de Sistemas Eletrônicos.

1. Circuitos Integrados CMOS 2. Amplificadores I. Universidade de São Paulo. Escola Politécnica. Departamento de Sistemas Eletrônicos. II t.

Agradecimentos

Ao meu orientador *Prof. Dr. João Navarro Soares Jr.* e ao *Prof. Dr. Wilhelmus Van Noije*, pela insistência, paciência e pelas inúmeras críticas, sempre me levando ao máximo. Aos amigos *Gustavo Vásquez* e *Andrés Farfán*, doutorandos do LSI, por estarem sempre presentes quando mais precisei. Aos meus pais *Murillo Franco Filho* e *Margarida Franco*, meu irmão *Marcelo Franco*, à minha namorada *Paula Goulart*, à minha avó *Maria Emília* e meus tios *José Augusto Taveira* e *José Geraldo Taveira*, por me darem força e apoio, algo inestimável. Sem eles este trabalho não existiria.

*“Toda tristeza humana provém da
diferença entre o mundo real e o
mundo imaginário”*

- Platão

Sumário

Lista de Figuras.....	iii
Lista de Tabelas	v
Lista de Símbolos	vi
Resumo	vii
Abstract.....	viii
1. Introdução	1
2. O Amplificador Operacional Simples.....	3
2.1. Projeto do Amplificador Operacional Simples	3
3. O Amplificador Operacional Folded Cascode.....	14
3.1. Descrição Funcional do ampOp Folded Cascode	19
3.1.1. Análise de pequenos sinais	19
3.1.2. Análise de grandes sinais.....	21
3.2. Projeto	25
3.2.1. Projeto dos transistores MN e MP do estágio de saída.....	25
3.2.2. Cálculo das tensões $V_{GS_{MN}}$ e $V_{GS_{MP}}$ (quiescentes) nos terminais de porta dos transistores de saída.....	26
3.2.3. Projeto dos capacitores, C_C , e resistores, R_C , de compensação.....	27
3.2.4. Projeto dos transistores de entrada M1 e M2	29
3.2.5. Projeto de M5 e M7 / M6 e M8.....	31
3.2.6. Projeto do circuito de controle AB, composto por M15 e M16.....	33
3.2.7. Projeto das fontes de corrente M3-M4, M9-M10 e M11-M12	36
3.2.8. Projeto do estágio de polarização	37
4. Software de Auxílio ao Projeto.....	42
4.1 Análise do Software de auxílio ao projeto.....	45
4.1.1 Análise da rotina <code>designCheck(Amplifier *thisAmplifier)</code>	47

5.	Resultados de Simulações.....	52
5.1	Input Common Mode Range – ICMR	52
5.2	Excursão do Sinal de Saída.....	53
5.3	Resposta em Frequência	55
5.4	Common Mode Rejection Ratio – CMRR.....	56
5.5	Power Supply Rejection Ratio – PSRR	57
5.6	Slew Rate	59
6.	Medidas e Resultados Experimentais	61
6.1	Caracterização DC	63
6.1.1	Medida da tensão de Offset.....	63
6.1.2	Medida de Input Common Mode Range - ICMR	64
6.1.3	Medida de Excursão do Sinal de Saída	66
6.2	Caracterização AC	67
6.2.1	Medida do Ganho de tensão de malha aberta – A_V	67
6.2.2	Medida CMRR e PSRR	75
6.3	Caracterização Transiente	75
6.3.1	Medida do Slew Rate	75
6.3.2	Medida da Margem de Fase	77
7.	Conclusões.....	79
8.	Referências	82
	Apêndice A – Rotinas do Software.....	85

Lista de Figuras

Figura 2.1. Esquemático do amplificador simples.....	3
Figura 2.2. Disposição dos transistores do amplificador simples, para realização do layout.....	13
Figura 3.1. Topologia completa do amplificador operacional <i>folded cascode</i>	16
Figura 3.2. <i>Testbench</i> utilizado para a simulação do amplificador operacional <i>folded cascode</i>	17
Figura 3.3. Circuito simplificado que modela o amplificador operacional <i>folded cascode</i>	17
Figura 3.4. <i>Testbench</i> utilizado para simulação de <i>grandes sinais</i>	21
Figura 3.5. a) Degrau aplicado à entrada <i>IN</i> do ampOp e b) sinal na saída do ampOp.	22
Figura 3.6. a) Corrente injetada pela fonte <i>M3-M4</i> que polariza o par diferencial de entrada b) Corrente de dreno do transistor <i>M7</i>	23
Figura 3.7. a) Corrente de dreno de <i>M8</i> . b) Tensão no terminal de fonte de <i>M15</i> (terminal de porta de <i>MN</i>). c) Tensão no terminal de fonte de <i>M16</i> (terminal de porta de <i>MP</i>). d) Corrente injetada pela fonte formada por <i>M11-M12</i>	24
Figura 4.1. Objeto AO composto de outros objetos.....	42
Figura 4.2. Hierarquia entre os objetos criados na linguagem C para modelar o Amplificador Operacional <i>Folded Cascode</i>	43
Figura 4.3. Trecho extraído da rotina <i>design.c</i>	45
Figura 4.4. Trecho extraído da rotina <i>design.c</i>	46
Figura 4.5. Diagrama de estados da rotina <i>designCheck()</i>	48
Figura 5.1. <i>Testbench</i> utilizado para simulação e medida de <i>ICMR</i>	52
Figura 5.2. Simulação de <i>ICMR</i> do amplificador <i>folded cascode</i> para o caso típico, 40 °C, $I_{BIAS} = 1,5\mu A$	53
Figura 5.3. <i>Testbench</i> utilizado para simulação e medida de excursão do sinal de saída.	54
Figura 5.4. Simulação da excursão de sinal de saída para o caso típico, 40 °C, $I_{BIAS} =$ $1,5\mu A$	54
Figura 5.5. <i>Testbench</i> utilizado para simulação da resposta em frequência do amplificador.	55
Figura 5.6. Resultado da simulação AC do circuito da <i>figura 5.5</i> , para o caso típico, 40 °C, $I_{BIAS} = 1,5\mu A$	56
Figura 5.7. <i>Testbench</i> utilizado para simulação de <i>CMRR</i>	56
Figura 5.8. Resultado da simulação para verificação de <i>CMRR</i> , para o caso típico, 40 °C, $I_{BIAS} = 1,5\mu A$	57
Figura 5.9. <i>Testbench</i> utilizado para simulação de <i>PSRR</i>	58
Figura 5.10. Resultado da simulação de <i>PSRR</i> , para o caso típico, 40 °C, $I_{BIAS} =$ $1,5\mu A$	58
Figura 5.11. <i>Testbench</i> utilizado para simulação e medida de <i>slew rate</i>	59
Figura 5.12. Pulso de entrada e resposta do circuito, para verificação do <i>SR</i> , para o caso típico, 40 °C, $I_{BIAS} = 1,5\mu A$	60
Figura 6.1. Fotomicrografia do ampOp <i>folded cascade</i> fabricado.	61
Figura 6.2. <i>Layout</i> do ampOp <i>folded cascode</i> . Os transistores estão identificados.	62

Figura 6.3. <i>Testbench</i> utilizado para medida da tensão de <i>offset</i> de entrada do ampOp.	63
Figura 6.4. <i>Testbench</i> utilizado para medida de <i>ICMR</i> .	65
Figura 6.5. <i>ICMR</i> medido do amplificador <i>folded cascode</i> .	65
Figura 6.6. <i>Testbench</i> utilizado para medida de excursão do sinal de saída.	66
Figura 6.7. Medida da excursão de sinal de saída do amplificador.	67
Figura 6.8. Tensões necessárias para o cálculo do ganho de malha aberta do amplificador operacional.	67
Figura 6.9. <i>Testbench</i> utilizado para medida do ganho de malha aberta.	68
Figura 6.10. Amplificador de Instrumentação (<i>in-amp</i>) utilizado para amplificação do sinal diferencial v_e .	68
Figura 6.11. Ganho do amplificador de instrumentação em função da frequência do sinal de entrada.	70
Figura 6.12. Capacitor C introduzido para possibilitar a amplificação de v_e , eliminando o <i>offset</i> da medida realizada.	72
Figura 6.13. Simulação do módulo da resposta em frequência do amplificador, utilizando um capacitor de 220 μ F de acoplamento na entrada negativa, conforme a <i>figura 6.12</i> .	73
Figura 6.14. Módulo da resposta em frequência do circuito da <i>figura 6.12</i> .	74
Figura 6.15. <i>Testbench</i> utilizado para medida de <i>slew rate</i> e margem de fase.	76
Figura 6.16. Resposta transiente, ilustrativa, do circuito à um pulso quadrado na entrada.	76

Lista de Tabelas

Tabela 2.1. Limites de operação de um transistor MOS.....	7
Tabela 2.2. Estimativa do parâmetro λ , que representa o inverso da tensão de <i>Early</i>	11
Tabela 2.3. Comparação entre projeto e simulação do amplificador operacional simples.	12
Tabela 3.1. Especificações para o projeto do amplificador operacional <i>folded cascode</i>	14
Tabela 3.2. Constantes Físicas.	34
Tabela 3.3. Transistores projetados para o ampOp <i>folded cascode</i>	41
Tabela 4.1. Relação entre os objetos que formam o amplificador e os arquivos de código.....	44
Tabela 4.2. Características escolhidas para serem modificados durante o reprojeo do amplificador.	49
Tabela 5.1. Parâmetros retirados do gráfico da simulação AC do amplificador.	55
Tabela 5.2. Valores de <i>CMRR</i> extraídos do gráfico da <i>figura 5.8</i>	57
Tabela 5.3. Valores de <i>PSRR</i> extraídos do gráfico da <i>figura 5.10</i>	59
Tabela 5.4. Valores de <i>SR</i> extraídos do gráfico da <i>figura 5.12</i>	60
Tabela 6.1. Valores medidos das tensões do circuito para cálculo da tensão de <i>offset</i> do <i>chip A</i>	64
Tabela 6.2. Tensão de <i>offset</i> dos <i>chips A, B, C, D e E</i>	64
Tabela 6.3. Resistores utilizados na montagem do <i>testbench</i> da <i>figura 6.6</i>	66
Tabela 6.4. Valores dos resistores que formam o amplificador de instrumentação. ...	69
Tabela 6.5. Valores medidos para o ganho do <i>in-amp</i> em função da frequência.	70
Tabela 6.6. Valores escolhidos para os componentes da <i>figura 6.12</i>	72
Tabela 6.7. Valores retirados da <i>figura 6.13</i> , caracterizando o módulo da resposta em frequência do amplificador com capacitor de acoplamento na entrada negativa.	74
Tabela 6.8. Medidas retiradas do gráfico da <i>figura 6.14</i>	75
Tabela 7.1. Comparação entre os resultados projetados, simulados e medidos do ampOp.	79

Lista de Símbolos

gm_{Mi}	transcondutância do transistor i
gmb_{Mi}	transcondutância devido ao efeito de corpo do transistor i
gm_O	transcondutância do estágio de saída
gds_{Mi}	condutância do transistor i
R_{Oi}	impedância total no nó i
C_i	capacitância total no nó i
C_{gdi}	capacitância entre os terminais de porta e dreno do transistor i
C_{gsi}	capacitância entre os terminais de porta e fonte do transistor i
C_{dbi}	capacitância entre os terminais de dreno e corpo do transistor i
$C_{Sidewalli}$	capacitância das paredes laterais do terminal de dreno do transistor i
$C_{Junctioni}$	capacitância de junção do terminal de dreno do transistor i
C_{ox}	capacitância do óxido de porta do transistor MOS
$MF = \Phi_M$	margem de fase
fp_i	frequência do pólo i
fz_i	frequência do zero i
W_i	largura de canal do transistor i
L_i	comprimento de canal do transistor i
dB	decibel
Ω	Ohm
F	Faraday

Resumo

A tendência mundial em torno de sistemas *SoC* – *System on Chip* – baseados em processo *CMOS* – *Complementary Metal Oxide Semiconductor* – digital, apresenta cada vez mais desafios aos projetistas de circuitos integrados. Em especial se observa que enquanto os projetistas de circuitos digitais podem contar com bibliotecas cada vez mais completas de células digitais semi-prontas e ferramentas cada vez mais poderosas para o aprimoramento do projeto, os projetistas analógicos não contam com tais facilidades, sendo necessário realizar o projeto de novas células analógicas para cada especificação recebida.

Este trabalho apresenta uma contribuição para a automatização do projeto de blocos analógicos e, para isso, foi escolhido um bloco essencial em muitos projetos analógicos: o amplificador operacional – ampOp.

A idéia inicial por trás dessa escolha foi um conjunto de especificações fornecido pela empresa *Freescale Semiconductors*, para o projeto um pré-amplificador de áudio realizado no âmbito do *Programa Nacional de Microeletrônica* – *PNM*.

A topologia escolhida para o amplificador operacional, retirada de [1], foi analisada e utilizada para projeto do amplificador para áudio. Além disso, um *software de auxílio ao projeto* para este amplificador foi escrito em linguagem *C*, e seu objetivo é auxiliar no reprojeto do ampOp para atender à especificações diversas. Para isso o *software* recebe como entradas as próprias especificações e um primeiro projeto do ampOp, realizado com equações simplificadas de projeto. O *software* então, em conjunto com um simulador elétrico, reprojeta o amplificador, retirando alguns parâmetros relevantes dos arquivos de simulação e utilizando equações de projeto mais completas.

Ao final do trabalho, um exemplo de ampOp foi fabricado e caracterizado, sendo os resultados obtidos analisados.

Abstract

The world trend towards *SoC – System on Chip* – based on digital *CMOS – Complementary Metal Oxide Semiconductor* – process presents more and more challenges to the IC designer. One can observe that while digital designers may rely on digital core libraries that are more and more complete, and design tools that are increasingly powerful and capable of optimizing the digital design, analog designers do not have such privileges available, becoming necessary to design such analog cores each time a new set of specifications is received.

This work presents a contribution to the automatization of the design of analog cores and, in order to do that, an essential core was chosen: the operational amplifier.

The choice for the operational amplifier was made in order to attend to a set of specifications provided by *Freescale Semiconductors*. This set was applied in the design of an audio pre-amplifier performed in the scope of the *National Microelectronics Program – PNM*.

A topology chosen for the amplifier, extracted from [1], was analysed and applied to design the audio pre-amplifier. Additionally, a software for this specific amplifier was written, and its goal is to aid the redesign of the amplifier to comply with a set of specifications. In order to do this, the software receives, as input parameters, the set of specifications and the results of a first amplifier design, done by the analog designer using simplified equations. Then, together with an electrical simulator, the software redesigns the amplifier, reading some relevant information from the output file of the simulation and using more complete relations.

At the end of this work, an example of amplifier was manufactured and characterized, and the final results were analyzed.

Capítulo 1

Introdução

Os projetistas de circuitos integrados digitais têm, como um grande auxílio ao projeto, a disponibilidade de células digitais prontas para uso. Por exemplo, os *FPGAs (Field Programmable Gate Arrays)* são dispositivos de lógica programável que oferecem inúmeras funcionalidades semi-prontas, como contadores, registradores de deslocamento e até mesmo células de memória *RAM*. Isso facilita e agiliza o projeto de sistemas uma vez que basta ao projetista escolher quais células atendem melhor aos seus requisitos, realizando, se necessário, pequenas modificações às suas funcionalidades, e elas estarão prontas para serem utilizadas.

O projetista de circuitos analógicos também pode contar com algumas células prontas, mas não conta com as mesmas facilidades. Por exemplo, ao modificar uma característica de um amplificador operacional (ampOp), como o ganho em malha aberta, alterando a transcondutância dos transistores do par diferencial de entrada, outras características do circuito estarão também sendo modificadas, como banda, ruído e consumo, para indicar algumas. Dessa maneira, o projetista analógico constantemente depara com situações onde, ao se melhorar uma característica do circuito, outras são degradadas. Na literatura, a relação entre a troca é conhecida como *trade-off*.

Uma outra diferença importante, que deve ser levado em conta pelo projetista analógico, diz respeito à redução das dimensões mínimas dos transistores fabricados em uma dada tecnologia. Conforme o comprimento do canal de transistores *CMOS* diminui, efeitos de segunda ordem, como modulação de canal, começam a se tornar mais relevantes e as equações quadráticas, que descrevem o comportamento do transistor em primeira aproximação, começam a fornecer resultados muito imprecisos [4].

Com a tendência mundial de integração de sistemas completos em um mesmo *chip (SoC – System on Chip)*, se torna essencial que os diversos blocos, tanto digitais como analógicos, possam ser obtidos da forma mais simples e rápida possível. Além disso, no caso analógico, é importante que os resultados do projeto levem em conta os efeitos de segunda ordem, para que os valores projetados de banda, margem de fase, ganho, etc. se aproximem ao máximo dos valores encontrados na simulação e no circuito real.

Por essas razões, torna-se importante a existência de ferramentas computacionais que auxiliem o projetista no projeto inicial do circuito, bem como blocos analógicos prontos, que possam ser utilizados no mundo analógico de maneira semelhante a aquela que blocos digitais já são utilizados no mundo digital. Este trabalho irá apresentar uma tentativa de se utilizar a metodologia do mundo digital no mundo analógico. Para tal, será projetado um amplificador operacional, ampOp., *folded cascode*, com estágio de saída classe AB. Este amplificador de dois estágios será parametrizado e, junto com essa tarefa, será desenvolvido um *software* de auxílio ao projeto deste amplificador, cujo objetivo é aumentar a velocidade de projeto do ampOp. Para a utilização deste *software*, o projetista deverá entrar com as especificações de projeto, e o *software*, em conjunto com um simulador elétrico, realizará a determinação das dimensões do circuito, entregando um arquivo de *netlist* do amplificador. O amplificador operacional projetado será também fabricado na tecnologia CMOS 0.35 μ m, da AMS, e caracterizado.

Este trabalho de mestrado se encontra dividido da seguinte maneira: o *Capítulo 2* apresenta o projeto de um amplificador operacional simples, amplamente conhecido na literatura, onde se aplica a metodologia de projeto proposta de forma a se identificar eventuais problemas (como por exemplo extração de parâmetros de pequenos sinais dos transistores MOS) e corrigi-los, uma vez que os resultados obtidos podem ser prontamente analisados.

O *Capítulo 3* analisa a topologia *folded cascode* extraída de [1], apresentando uma sequência para o projeto do ampOp e fornece as dimensões W/L (W = largura, L = comprimento do canal) dos transistores projetados.

O *Capítulo 4* apresenta o *software de auxílio ao projeto*, numa primeira tentativa de se implementar a sequência proposta no *capítulo 3* numa linguagem de programação, e a máquina de estados finita (*FSM – Finite State Machine*) que descreve os estados pelos quais o reprojeito do ampOp passará até atender às especificações.

O *Capítulo 5* mostra os resultados de simulação do amplificador *folded cascode* projetado, enquanto que o *Capítulo 6* apresenta os resultados de medidas realizadas no circuito fabricado.

Finalmente o *Capítulo 7* consolida os resultados de projeto, simulação e medidas, apresentando algumas comparações e conclusões. Seguem-se então a bibliografia utilizada e um apêndice contendo as rotinas computacionais implementadas para o *software de auxílio ao projeto*.

Capítulo 2

O Amplificador Operacional Simples

A técnica aplicada ao projeto do amplificador operacional *folded cascode* foi, inicialmente, aplicada ao projeto de um amplificador operacional mais simples, o que é apresentado neste capítulo.

2.1. Projeto do Amplificador Operacional Simples

O amplificador simples é apresentado na *figura 2.1*. Ele é composto de um par diferencial com transistores tipo *NMOS* na entrada, tendo como carga um espelho de corrente com transistores tipo *PMOS* [3]. A fonte de corrente é implementada através de um espelho *NMOS*, que espelha uma corrente de polarização fornecida por algum circuito externo. Finalmente, foi considerada uma capacitância de carga $C_L = 10\text{pF}$.

Figura 2.1. Esquemático do amplificador simples.

O projetista deve utilizar as expressões mais próximas possível das expressões utilizadas pelo simulador sem, no entanto, torná-las complexas demais a ponto de dificultar um primeiro projeto. Infelizmente, com a diminuição do tamanho do canal dos transistores na tecnologia *CMOS*, diversos efeitos de segunda ordem começam a se tornar cada vez mais importantes, o que faz com que a expressão quadrática dos transistores *MOS* seja cada vez mais uma aproximação grosseira [4]. Entretanto, para um primeiro projeto, normalmente o projetista não tem como estimar *com precisão* alguns termos importantes, como por exemplo g_{ds} ou g_m , que são necessários para se utilizar expressões mais completas. Por essa razão, neste capítulo o projeto do ampOp simples será realizado utilizando-se expressões simplificadas e, quando necessário, os parâmetros de pequenos sinais serão estimados. No *Capítulo 3* uma metodologia mais elaborada será apresentada, onde esses parâmetros não são estimados, mas sim retirados dos arquivos de simulação.

Alguns termos utilizados nas equações de projeto abaixo são definidos a seguir:

g_{m_i} é a transcondutância do transistor i ;

g_{mb_i} é a transcondutância devido ao efeito de corpo do transistor i ;

g_{m_o} é a transcondutância do estágio de saída;

g_{ds_i} é a condutância do transistor i ;

R_{O_i} é a impedância total no nó i ;

C_i é a capacitância total no nó i ;

C_{gdi} é a capacitância entre os terminais de porta e dreno do transistor i ;

C_{gsi} é a capacitância entre os terminais de porta e fonte do transistor i ;

C_{dbi} é a capacitância entre os terminais de dreno e corpo do transistor i ;

$C_{Sidewall_i}$ é a capacitância das paredes laterais do terminal de dreno do transistor i ;

$C_{Junction_i}$ é a capacitância de junção do terminal de dreno do transistor i ;

C_{ox} é a capacitância do óxido de porta do transistor MOS;

$MF = \Phi_M$ é a margem de fase;

f_{p_i} é a frequência do pólo devido ao nó i ;

f_{z_i} é a frequência do zero devido ao nó i ;

W_i é a largura de canal do transistor i ;

L_i é a comprimento de canal do transistor i .

Vamos determinar as expressões simplificadas que serão utilizadas no projeto do amplificador simples. A corrente de dreno dos transistores na região de saturação pode ser aproximada pela relação quadrática,

$$I_D = \frac{1}{2} \cdot K \cdot \frac{W}{L} \cdot (V_{GS} - V_{TH})^2 \cdot (1 + \lambda \cdot V_{DS})$$

onde,

K é o fator de ganho do transistor MOS, em $\mu A/V^2$;

W e L são o largura e o comprimento do canal;

V_{GS} é a tensão porta fonte;

V_{TH} é a tensão de limiar do transistor MOS;

V_{DS} é a tensão dreno fonte;

λ é o inverso da tensão de *Early*.

Essa expressão leva em consideração o efeito de modulação de canal, bastante importante em transistores de canal curto. Ela apresenta, porém, o termo λ que é difícil de ser estimado, conforme será explicado neste capítulo. Por esse motivo, a expressão acima será reduzida e o termo $(1 + \lambda \cdot V_{DS})$ não será considerado, o que fornece,

$$I_D = \frac{1}{2} \cdot K \cdot \frac{W}{L} \cdot (V_{GS} - V_{TH})^2 \quad (2.1)$$

Outra expressão importante é a que modela a tensão de saturação dos transistores, dada pela relação,

$$V_{DSAT} = \sqrt{\frac{2 \cdot I_D}{K \cdot \frac{W}{L}}} \quad (2.2)$$

Podemos verificar que a resistência total vista a partir do nó 1 do circuito da *figura 2.1* é dada por,

$$R_{o1} = \frac{1}{g_{ds_{M4}}} \parallel \frac{1}{g_{ds_{M2}}} \quad (2.3)$$

e a resistência vista a partir do nó 2 pode ser expressa por,

$$R_{o2} = \frac{1}{g_{m_{M3}}} \parallel \frac{1}{g_{ds_{M1}}} \approx \frac{1}{g_{m_{M3}}} \quad (2.4)$$

A capacitância total, vista a partir do nó 1, pode ser aproximada por,

$$C_1 \approx C_L \quad (2.5)$$

pois a capacitância de carga C_L de 10 pF é muito maior que eventuais capacitâncias internas. Porém, a capacitância total no nó 2 é formada exclusivamente por capacitâncias internas, podendo ser expressa através de,

$$C_2 = C_{gd1} + C_{db1} + C_{gs3} + C_{db3} + C_{gs4} + A_{VM4} \cdot C_{gd4} \quad (2.6)$$

onde A_{VM4} representa o ganho de tensão do transistor $M4$, e o termo $A_{VM4} \cdot C_{gd4}$ se deve ao *efeito Miller* (a capacitância entre os terminais de porta e dreno do transistor é refletida para seu terminal de porta, multiplicada pelo fator $(1 + A_{VM4}) \approx A_{VM4}$) [8], [9], [14]. Na saturação, as capacitâncias de um transistor *MOS* são dadas, aproximadamente, por,

$$C_{gs} = \frac{2}{3} \cdot C_{ox} \cdot W \cdot L \quad \text{e} \quad C_{gd} = 0 \quad (2.7)$$

sendo C_{gd} a capacitância intrínseca. Logo, substituindo $C_{gd} = 0$ em (2.6):

$$C_2 = C_{db1} + C_{gs3} + C_{db3} + C_{gs4} \quad (2.8)$$

Essas capacitâncias podem ser estimadas e são, a princípio, muito menores do que a capacitância de carga C_L . Dessa maneira, vamos assumir que o pólo devido ao nó 2 está numa frequência muito elevada e o amplificador simples tem um pólo dominante dado por,

$$fp_1 = \frac{1}{2 \cdot \pi \cdot R_{o1} \cdot C_1} \approx \frac{1}{2 \cdot \pi \cdot R_{o1} \cdot C_L} \quad (2.9)$$

Já o pólo não dominante é determinado por,

$$fp_2 = \frac{1}{2 \cdot \pi \cdot R_{o2} \cdot C_2} \quad (2.10)$$

onde C_2 é dado por (2.8).

O ganho DC do circuito é dado pela transcondutância do transistor de entrada, $M1$, multiplicada pela impedância total do nó 1, dada por (2.3). Assim,

$$A_V = gm_{M1} \cdot R_{o1} \quad (2.11)$$

Uma vez que o transistor *MOS* esteja operando na região de saturação, sua transcondutância gm pode ser calculada de acordo com a quantidade de portadores presentes no canal, formado sob o terminal de porta. Devemos levar em consideração, portanto, se o transistor está operando em *inversão forte*, *inversão fraca* ou *inversão moderada*, sendo elas:

- **Inversão Forte (*Strong Inversion*):** a tensão V_{GS} (*porta-fonte*) é superior à tensão de limiar, o que permite que um canal bem definido seja formado na região de depleção abaixo do terminal de porta. A corrente obedece a relação quadrática (2.1) (sem considerar efeitos de canal curto);
- **Inversão Fraca (*Weak Inversion*):** a tensão V_{GS} (*porta-fonte*) está em torno da tensão de limiar, sendo suficiente para formar uma região de depleção

mas insuficiente para formar um canal bem definido. A corrente obedece uma relação exponencial;

- **Inversão Moderada (*Moderate Inversion*):** é a região de transição, não muito bem demarcada, entre a região de inversão forte e a região de inversão fraca.

Um critério para determinar em qual região o transistor está operando é dado pela *tabela 2.1* [5]:

Tabela 2.1. Limites de operação de um transistor MOS.

Região de Operação	Condição
Inversão Forte	$LIM > 8$
Inversão Fraca	$LIM < 0,125$
Inversão Moderada	$0,125 < LIM < 8$

O parâmetro LIM é calculado através de,

$$LIM = \frac{I_D}{I_{D\lim}} \quad (2.12)$$

e,

$$I_{D\lim} = K \cdot \frac{W}{L} \cdot 2n \cdot U_T^2 \quad (2.13)$$

onde,

I_D é a corrente de dreno do transistor MOS.

n é o fator de inclinação de inversão fraca, que pode ser aproximado por

$$n = \left(1 + \frac{1}{K}\right) [5], \text{ onde } K \text{ é dado em } \mu A/V^2.$$

$$U_T = \frac{k \cdot T}{q} \approx 27mV, \text{ considerando a temperatura ambiente igual à } 40^\circ C.$$

k é a constante de Boltzmann = $1,38 \times 10^{-23}$ joules/kelvin.

T é a temperatura absoluta em kelvin = $273 + \text{temperatura em } (^\circ C)$.

q é a magnitude da carga do elétron = $1,60 \times 10^{-19}$ coulomb.

Uma vez determinada a região de operação do transistor de entrada, a transcondutância é definida pelas relações abaixo:

- **Inversão Forte ($LIM > 8$)**

$$gm \approx \sqrt{2 \cdot I_D \cdot K \cdot \frac{W}{L}} = \frac{2 \cdot I_D}{V_{GS} - V_{TH}} \quad (2.14)$$

- **Inversão Fraca ($LIM < 0,125$)**

$$gm \approx \frac{I_D}{n \cdot U_T} \quad (2.15)$$

- **Inversão Moderada ($0,125 < LIM < 8$)**

$$gm \approx \frac{I_D}{n \cdot U_T \cdot \sqrt{1 + LIM}} \quad (2.16)$$

Como foi visto anteriormente, o segundo pólo, dado por (2.10), se encontra numa frequência muito maior do que a do primeiro pólo (2.9). Assim, a banda de ganho unitário do circuito, *GBW* (*Gain-Bandwidth product*), pode ser determinada [14] através da expressão:

$$GBW = A_v \cdot fp_1 \quad (2.17)$$

Um outro parâmetro importante do amplificador é a *margem de fase* (*MF*). Ela é responsável pela estabilidade do sistema, influenciando diretamente no *settling time* da resposta transiente [8]. O *settling time* é o tempo que o sinal na saída levará para se estabilizar em torno do valor final de tensão. Valores muito baixos de margem de fase implicam em um tempo de subida pequeno e em um *settling time* grande, onde o sinal de saída pode até oscilar. Por outro lado, valores elevados de margem de fase implicam em um tempo de subida grande e em um *settling time* pequeno.

De forma genérica, a margem de fase de um sistema pode ser calculada da seguinte maneira:

$$\Phi_M = 180^\circ + \arctan\left(\frac{f}{fz_1}\right) + \dots + \arctan\left(\frac{f}{fz_n}\right) - \arctan\left(\frac{f}{|fp_1|}\right) - \dots - \arctan\left(\frac{f}{|fp_n|}\right) \quad (2.18)$$

onde $fz_1 \dots fz_n$ e $fp_1 \dots fp_n$ representam as frequências dos zeros e pólos, respectivamente, do sistema, e f representa uma frequência onde o ganho do circuito é 1 (0 db).

Para a determinação da margem de fase do amplificador aqui considerado é importante levar em consideração a posição dos dois pólos. Dessa maneira, de (2.18) teremos:

$$\Phi_M = 180^\circ - \arctan\left(\frac{f}{|fp_1|}\right) - \arctan\left(\frac{f}{|fp_2|}\right) \quad (2.19)$$

Considerando agora que a frequência f é a frequência onde o ganho é unitário,

$$f = GBW \quad (2.20)$$

e, de (2.17),

$$fp_1 = \frac{GBW}{A_v} \quad (2.21)$$

substituindo (2.20) e (2.21) em (2.19):

$$\Phi_M = 180^\circ - \arctan(A_v) - \arctan\left(\frac{GBW}{|fp_2|}\right)$$

Para um ganho A_v grande, podemos considerar $\arctan(A_v)$ aproximadamente igual a 90° e, portanto,

$$\Phi_M = 90^\circ - \arctan\left(\frac{GBW}{fp_2}\right)$$

que é equivalente à:

$$\Phi_M = \arctan\left(\frac{fp_2}{GBW}\right) \quad (2.22)$$

A expressão (2.22) pode ser utilizada para “amarrar” a frequência de ganho unitário GBW com a frequência do segundo pólo fp_2 para uma dada *margem de fase*. Consideremos, como exemplo, a seguinte especificação para o amplificador da figura 2.1:

$$A_v = 45 \text{ dB} \quad MF > 80^\circ \quad GBW > 30 \text{ MHz} \quad I_{TAIL} = 500 \mu\text{A}$$

sendo I_{TAIL} a corrente de polarização do circuito.

O projeto do amplificador simples foi realizado utilizando rotinas implementadas na ferramenta *MATLAB*, que aplicam as equações apresentadas anteriormente. A seguir é mostrada a sequência de projeto e uma breve descrição dessas rotinas.

1- Determinação do Espelho de Polarização: O primeiro passo é adotar um valor para a tensão V_{DSAT} do transistor $M5$. Essa escolha deve levar em consideração a mínima tensão de modo comum a ser aplicada nos transistores de entrada. Para o nosso caso, será escolhida uma tensão $V_{DSAT} = 0,38 \text{ V}$. Dessa forma, a relação W/L dos transistores do espelho de polarização (transistores $M5$ e $M6$) pode ser calculada. De (2.2) teremos:

$$0,38 = \sqrt{\frac{2 \cdot 500 \mu}{170 \mu \cdot \frac{W}{L}}}$$

Obtendo-se uma relação $\left(\frac{W}{L}\right)_{M5,M6} = \frac{40}{1} \left[\frac{\mu m}{\mu m} \right]$.

- 2- Determinação da tensão porta-fonte no espelho de corrente:** Foi escrita a rotina **vgs_n_mirror()** no *MATLAB* para determinar essa tensão. Essa rotina recebe como parâmetros a corrente de dreno I_D de *M6*, a tensão de limiar V_{TH} de *M6*, e as dimensões W e L , que foram calculadas para o espelho de corrente no *passo 1*, e retorna o valor da tensão entre os terminais porta-fonte de *M6*. Para nosso caso temos:

```
>> vgs_n_mirror(500e-6,0.4979,40,1)
```

resultando

```
>> VGS = 0,97 V
```

- 3- Determinação da tensão dreno-fonte no transistor *M5* do espelho de corrente:** Para uma primeira tentativa, será adotada para a tensão V_{DS} de *M5* o valor de V_{GS} do espelho de corrente, calculado no *passo 2*. Essa tensão V_{DS} é importante pois ela irá determinar qual será a nova tensão de limiar, V_{TH} , dos transistores do par diferencial de entrada (transistores *M1* e *M2*). Logo,

```
>> VDS = 0,97 V
```

- 4- Determinação da tensão de limiar para os transistores do par diferencial da entrada:** Foi escrita a rotina **vt()** no *MATLAB* para tal. Essa rotina recebe o valor da tensão fonte-substrato, V_{BS} , do transistor *M1* ou *M2*, e retorna o valor da nova tensão de limiar V_{TH} . Para nosso caso temos:

```
>> vt(0,97)
```

resultando

```
>> VTH = 0,7738 V
```

- 5- Determinação das dimensões dos transistores *M1*, *M2*, *M3* e *M4*:** Para isso, a rotina **dsgn()** foi escrita no *MATLAB*. Essa rotina recebe como parâmetros a corrente de dreno I_D que passa pelo transistor *M1*, a tensão de limiar V_{TH} de *M1*, calculada no *passo 4*, o ganho desejado para o amplificador (em dB) e a margem de fase desejada para o circuito. Ela retorna a relação W/L dos transistores *M1*, *M2*, *M3* e *M4*, a banda do circuito (em MHz), a tensão V_{GS} dos transistores *M1* e *M2*, a posição do primeiro e do segundo

pólos, fp_1 e fp_2 em Hz, e o parâmetro LIM , que indica em qual região de operação que os transistores estão trabalhando (tabela 2.1). Para o cálculo da dimensão dos transistores $M1$ e $M2$, são utilizados o valor do ganho fornecido e a impedância de saída, no nó 1, da figura 2.1. Essa impedância, para o caso deste circuito, é dada pela expressão (2.3), onde a condutância do transistor i pode ser aproximada por:

$$g_{ds} \approx \lambda \cdot I_D \quad (2.23)$$

e o termo λ representa o inverso da tensão de Early, V_A ,

$$\lambda = \frac{1}{|V_A|} \quad (2.24)$$

Para se estimar os termos $g_{ds_{M2}}$ e $g_{ds_{M4}}$ de (2.3), pode-se extrapolar a curva $I_D \times V_{DS}$ dos transistores PMOS e NMOS em saturação e determinar o ponto onde ela cruza o eixo horizontal. Neste ponto temos a tensão de Early (ou mais corretamente, $-V_A$). Essa caracterização foi realizada, tanto para o PMOS quanto para o NMOS, e os resultados estão na tabela 2.2.

Tabela 2.2. Estimativa do parâmetro λ , que representa o inverso da tensão de Early

Parâmetro	Valor	Comprimento de canal (L)
λ_{PMOS}	0,047 V ⁻¹	1 μm
λ_{NMOS}	0,016 V ⁻¹	1 μm

Os valores de λ estimados foram inseridos no corpo da rotina **dsgn()**. Agora já é possível efetuar os cálculos:

```
>> dsgn(250e-6,0.7738,45,81)
```

resultando

$$>> \left(\frac{W}{L} \right)_{M1,M2} = \frac{95}{1} \left[\frac{\mu m}{\mu m} \right]$$

$$>> \left(\frac{W}{L} \right)_{M3,M4} = \frac{96}{1} \left[\frac{\mu m}{\mu m} \right]$$

```
>> fp1 = 250 kHz
```

```
>> fp2 = 281,4 MHz
```

```
>> GBW = 44.5 MHz
```

```
>> VGS = 0,95 V
```

```
>> LIM = 9.1
```


6- Determinação da tensão mínima de modo comum da entrada: A tensão mínima de modo comum da entrada deve ser calculada levando-se em consideração a tensão V_{DSAT} de $M5$, utilizada no *passo 1*, e a tensão V_{GS} de $M1$, calculada no *passo 5*. Assim,

$$V_{CMmin} = V_{DSAT_M5} + V_{GS_M1} = 0,38 \text{ V} + 0,95 \text{ V} = 1,33 \text{ V}$$

Foi realizada uma simulação AC do circuito projetado, e o resultado dessa simulação é apresentado *tabela 2.3*.

Tabela 2.3. Comparação entre projeto e simulação do amplificador operacional simples.

Parâmetro	Projeto	Simulação	Unidade
I_{TAIL}	500	500	μA
VDD	3	3	V
$(W/L)_{1,2}$	95/1	95/1	$\mu\text{m}/\mu\text{m}$
$(W/L)_{3,4}$	96/1	96/1	$\mu\text{m}/\mu\text{m}$
Ganho DC	45	42,3	dB
fp1	250	275	kHz
GBW	44,5	35,7	MHz
MF	81	86,5	°

Os resultados apresentados na *tabela 2.3* mostram que é possível realizar o projeto utilizando um *software* e a sequência aqui proposta. Os resultados simulados são próximos dos resultados desejados, com excessão do parâmetro *GBW*. A razão para essa diferença, de aproximadamente 20% entre os valores projetado e simulado, se deve à estimativa do parâmetro λ , em (2.24), e consequentemente, de g_{ds} em (2.23). O simulador calcula e utiliza o valor de g_{ds} no ponto de operação DC do circuito, e não um valor médio, como o que se obtém ao se utilizar a tangente da curva $I_D \times V_{DS}$, como foi feito na caracterização dos transistores. Os valores de g_{ds} estimados e aqueles usados na simulados são muito diferentes, o que acarreta erros consideráveis no cálculo da banda. Uma forma de se tentar estimar com maior precisão o valor de g_{ds} é a partir das equações do modelo utilizado para os

transistores, neste caso o **BSIM3v3**. Entretanto, as relações utilizadas neste modelo são bastante complexas o que dificulta saber como, a partir delas, se pode calcular g_{ds} . Uma outra alternativa para se obter um valor mais preciso de g_{ds} é retirá-lo do arquivo de saída da simulação, alternativa que será adotada no capítulo 3.

Para o *layout* do amplificador simples, alguns pontos importantes devem ser considerados [12]:

- Os transistores do par diferencial de entrada deverão ser colocados na configuração par cruzado, *common-centroid*. Além disso, sua vizinhança imediata deve ser simétrica, para melhorar o casamento entre $M1$ e $M2$;
- Os transistores do espelho de corrente $M3$ e $M4$, também devem ser colocados na configuração par cruzado, *common-centroid*. Entretanto, devido ao espelho de polarização formado por $M5$ e $M6$, sua vizinhança imediata não será simétrica. A figura 2.2 ilustra o posicionamento dos transistores, para o *layout*.

Figura 2.2. Disposição dos transistores do amplificador simples, para realização do *layout*.

Capítulo 3

O Amplificador Operacional Folded Cascode

O projeto do amplificador operacional *folded cascode* com estágio de saída classe AB será apresentado nesta seção. Este é um circuito bem mais complexo do que o anterior e nele concentraremos maior atenção e esforço. A *figura 3.1* mostra a topologia do amplificador.

A *tabela 3.1* apresenta um conjunto de especificações que procuramos atingir para este amplificador como exemplo.

Tabela 3.1. Especificações para o projeto do amplificador operacional *folded cascode*.

Especificação	Valor	Unidade
GBW	5	MHz
MF	60	°
$V_{OUT (PP)}$	2,4	V
$Slew Rate$	2	$V/\mu s$
R_L	4	k Ω
C_L	30	pF
I_{BIAS}	$1,5 \pm 20\%$	μA
VDD	2,8	V

A *figura 3.2* mostra como o amplificador será utilizado, em conjunto com outros componentes externos. Ele se encontra realimentado, na configuração de ganho unitário, com inversão de fase, onde $V_{agnd}=1,4V$. O ganho dessa configuração é dado por:

$$A_{Feedback} = -\frac{R_1}{R_2} = -1$$

Também estão ilustradas a resistência de carga R_L e a capacitância de carga C_L . Alguns fatores que tornam o amplificador *folded cascode* mais complexo que o amplificador simples são:

- Estágio de polarização mais complexo;
- Estágio de saída classe AB;
- Circuito de controle de corrente mínima na saída;
- Espelhos *cascode*;
- Compensação *Miller* com resistor de anulamento de zero (*nulling resistor*);
- Baixo consumo;
- Baixa tensão de alimentação;
- Carga capacitiva elevada.

Além de ser mais complexo que o ampOp anterior, a literatura existente para o ampOp *folded cascode* se restringe a apenas alguns trabalhos publicados, como artigos e dissertações, que tratam de alguma característica específica do circuito. Por essa razão, algumas expressões encontradas nesses trabalhos são muito simples e não fornecem resultados adequados de projeto. Assim, para se encontrar uma expressão mais completa para, por exemplo, *GBW*, foi necessário o uso de uma ferramenta computacional chamada *Derive 5*, capaz de solucionar analiticamente o sistema de equações formado por (3.1) e (3.2), que modelam o amplificador. A *figura 3.3* mostra o circuito simplificado que representa o ampOp.

Figura 3.1. Topologia completa do amplificador operacional *folded cascode*.

Figura 3.2. *Testbench* utilizado para a simulação do amplificador operacional *folded cascode*.

Figura 3.3. Circuito simplificado que modela o amplificador operacional *folded cascode*.

$$\left\{ \begin{array}{l} gm_{M8} \cdot v_y = (v_x - v_y) \cdot gds_{M8} + \frac{v_x \cdot (A_{V_{OUT}} + 1)}{R + \frac{1}{s \cdot C}} \\ (gds_{M7} + gds_{M2}) \cdot v_y + gm_{M1} \cdot v_{IN} = -gm_{M8} \cdot v_y + (v_x - v_y) \cdot gds_{M8} \end{array} \right. \quad (3.1)$$

$$(3.2)$$

onde v_x e v_y são tensões intermediárias, v_{IN} é o sinal aplicado na entrada do amplificador, e

$A_{V_{OUT}}$ é o ganho do estágio de saída do amplificador;

$R = \frac{R_C}{2}$, onde R_C é a resistência de compensação;

$C = 2 \cdot C_C$, onde C_C é a capacitância de compensação;

Resolvendo o sistema de equações (3.1) e (3.2), em v_x , teremos,

$$v_x = - \frac{gm_{M1} \cdot v_{IN} \cdot (gm_{M8} + gds_{M8}) \cdot (s \cdot R_C \cdot C_C + 1)}{s \cdot (2 \cdot C_C) \cdot \left[(A_{V_{OUT}} + 1) \cdot (gm_{M8} + (gds_{M7} + gds_{M2}) + gds_{M8}) + \frac{R_C}{2} \cdot (gds_{M7} + gds_{M2}) \cdot gds_{M8} \right]}$$

Pode-se notar que, dividindo os dois lados da equação anterior por v_{IN} e multiplicando por $A_{V_{OUT}}$, teremos,

$$\begin{aligned} A_{V_{OUT}} \cdot \frac{v_x}{v_{IN}} &= \\ &= A_V = - \frac{A_{V_{OUT}} \cdot gm_{M1} \cdot (gm_{M8} + gds_{M8}) \cdot (s \cdot R_C \cdot C_C + 1)}{s \cdot (2 \cdot C_C) \cdot \left[(A_{V_{OUT}} + 1) \cdot (gm_{M8} + (gds_{M7} + gds_{M2}) + gds_{M8}) + \frac{R_C}{2} \cdot (gds_{M7} + gds_{M2}) \cdot gds_{M8} \right]} \end{aligned}$$

onde A_V = ganho total do amplificador;

Para se obter a expressão de GBW , consideraremos que o zero introduzido pela compensação em frequência se encontra numa frequência muito elevada, conforme será mostrado na seção 3.2.3. Assim, substituindo $s=2\pi f$, e considerando que na frequência GBW o ganho total do circuito é unitário, $A_V = 1$, vem,

$$GBW = \frac{A_{V_{OUT}} \cdot gm_{M1} \cdot (gm_{M8} + gds_{M8})}{2\pi \cdot (2C_C) \cdot \left[(A_{V_{OUT}} + 1) \cdot (gm_{M8} + (gds_{M7} + gds_{M2}) + gds_{M8}) + \frac{R_C}{2} \cdot (gds_{M7} + gds_{M2}) \cdot gds_{M8} \right]} \quad (3.3)$$

Mais uma vez a expressão de GBW engloba os termos gds , que são inversamente proporcionais à tensão de *Early*, (2.24). Conforme dito na seção 2.1, há dificuldade em estimar, com precisão, o valor de gds . Por hora, o projeto será realizado de uma maneira onde não se faz necessário conhecer os valores de gds . O simulador será, por sua vez, utilizado como ferramenta efetiva de auxílio ao projeto.

Vamos, então, desprezar o termo ($gds_{M7} + gds_{M2}$) em (3.3), supondo que ele seja muito menor que gm_{M8} , o que é razoável na maior parte dos casos pois, normalmente, $gm \gg gds$. Com isto vários outros termos de (3.3) se cancelam, e a expressão (3.4) é obtida.

$$GBW \approx \frac{A_{V_{OUT}} \cdot gm_{M1}}{2 \cdot \pi \cdot (2 \cdot C_C) \cdot (A_{V_{OUT}} + 1)} \approx \frac{gm_{M1}}{2 \cdot \pi \cdot (2 \cdot C_C)} \quad (3.4)$$

É importante ressaltar que, caso ($gds_{M7} + gds_{M2}$) não seja desprezível frente à gm_{M8} , essa simplificação acarreta um erro no cálculo da banda de ganho unitário. A expressão completa de GBW , (3.3), será aplicada para correção da banda a partir dos resultados obtidos com a simulação. Neste caso, os parâmetros gds_{M7} , gds_{M2} e gds_{M8} necessários serão extraídos do arquivo de saída da simulação.

3.1. Descrição Funcional do ampOp *Folded Cascode*

Uma descrição detalhada do funcionamento em pequenos e grandes sinais do amplificador *folded cascode* será apresentada aqui, de modo a facilitar o entendimento dos resultados de projeto.

3.1.1. Análise de pequenos sinais

A análise de pequenos sinais do circuito consiste em supor que os transistores estão polarizados com suas respectivas tensões e correntes DC e que há uma pequena variação do sinal de entrada, suficiente para causar uma excursão do sinal na saída do circuito mas *não suficiente para modificar o ponto de operação DC do circuito*. Dessa forma, os parâmetros para pequenos sinais dos transistores, como a transcondutância gm , a condutância gds , etc., permanecerão aproximadamente constantes e, em consequência, também os parâmetros do amplificador que dependem destas grandezas, como o ganho DC , GBW , margem de fase, etc., serão mantidos constantes. Obviamente que, ao assumirmos que o ponto DC de polarização não muda, estamos simplificando a análise.

Uma vez que o amplificador esteja polarizado com as devidas tensões e correntes *DC*, vamos imaginar que um pequeno sinal *AC* seja inserido em uma das entradas do circuito da *figura 3.1*, utilizando a topologia da *figura 3.2*. Dessa forma, como o ganho da topologia é unitário, o sinal de saída irá “seguir” o sinal da fonte de entrada com inversão de fase. Se observarmos as duas entradas do ampOp, a entrada positiva *IP* se encontra no potencial de “*Terra AC*”, enquanto que a entrada negativa *IN*, devido ao enorme ganho do amplificador em malha aberta, tende a ter o mesmo potencial da entrada positiva, o que na literatura é chamado de *curto virtual*.

Porém, como o ganho de malha aberta não é infinito, a entrada *IN* apresentará um sinal muito pequeno que será amplificado pelo ampOp. Se esse sinal for maior que o sinal na entrada *IP*, pela *figura 3.1* podemos verificar que o transistor *M1* começará a conduzir menos corrente, enquanto que o transistor *M2* passará a conduzir mais corrente. Essa corrente (que pode ser considerada um sinal) será injetada no terminal de fonte do transistor *M8*, o que tenderá a aumentar a tensão neste ponto. Como o terminal de porta de *M8* está polarizado com uma tensão constante, *M8* tenderá a conduzir menos corrente. Porém, lembrando que estamos tratando de pequenos sinais, a fonte de corrente formada pelos transistores *M11* e *M12* continuará injetando uma corrente constante. Dessa forma, a corrente que *M8* deixa de conduzir começa a carregar os capacitores de compensação, e a tensão no terminal de dreno de *M8* começará a subir. Logo, a tensão no terminal de porta do transistor *MN* de saída começará a subir. Por se tratar de um sinal muito pequeno, essa excursão no terminal de porta de *MN* também é pequena.

Vamos agora analisar o que acontecerá no terminal de porta do transistor de saída *MP*. Como a tensão no terminal de porta de *MN*, ou terminal de fonte de *M15*, sobe, podemos verificar que a corrente que passa por *M15* tende a diminuir, já que seu terminal de porta está polarizado com uma tensão *DC* constante. Uma vez que *M15* passa a conduzir menos corrente, e a corrente injetada pela fonte formada por *M11* e *M12* é constante, a corrente que deixa de ser conduzida por *M15* começa a carregar o capacitor de compensação, aumentando a tensão no terminal de porta de *MP*, que é também o terminal de fonte de *M16*. Dessa forma, vemos que quando o terminal de porta de *MN* sobe, o mesmo acontece para o terminal de porta de *MP*. Por essa razão, numa análise *AC*, consideramos que os terminais de porta de *MN* e *MP* estão curto-circuitados. Finalmente, analisando o sinal de saída, vemos que *MN* passa a conduzir mais corrente enquanto que *MP* passa a conduzir menos corrente. Essa corrente extra

que MN conduz é fornecida pela resistência de carga, o que faz o sinal no terminal de saída baixar. Isso já era esperado, pois a pequena senóide de entrada, cuja derivada era positiva, estava aplicada no terminal de entrada negativa.

Analogamente à análise realizada para o caso acima, pode-se analisar o comportamento do circuito quando o sinal na entrada IN é menor do que a tensão na entrada IP .

3.1.2. Análise de grandes sinais

A análise de pequenos sinais realizada serve para termos uma idéia de como o circuito opera dinamicamente, e ajudar na decisão de como modificar seu projeto para atender algumas especificações.

A análise de grandes sinais vem para completar a análise de pequenos sinais, ajudando a entender o que ocorre quando um sinal muito grande é injetado na entrada do ampOp. Para realizar essa análise, vamos abrir a realimentação negativa da topologia da *figura 3.2*, e vamos injetar um degrau na entrada IN do ampOp, conforme indicado na *figura 3.4*.

Figura 3.4. Testbench utilizado para simulação de grandes sinais.

Para essa análise, a amplitude do degrau será relativamente “grande” (por exemplo, 1V pico-a-pico). O sinal de entrada e o sinal de saída são apresentados na *figura 3.5*.

Figura 3.5. a) Degrau aplicado à entrada IN do ampOp e b) sinal na saída do ampOp.

Vamos iniciar a análise supondo que o sinal de entrada seja nulo. Ao mudar de 1,4V, V_{agnd} , para 2,4V, *figura 3.5-a*, toda a corrente de polarização do par diferencial de entrada passa a ser conduzida pelo transistor $M2$, e o transistor $M1$ é cortado. A corrente conduzida por $M2$ é injetada no terminal de fonte de $M8$, o que faz o potencial nesse ponto subir, tirando $M2$ da saturação e cortando $M8$, uma vez que seu terminal de porta está polarizado com uma tensão constante, *figura 3.7-a*. Isso faz com que o potencial no terminal de fonte de $M2$ suba e, como a fonte de corrente formada por $M3$ - $M4$ não é ideal, a corrente injetada para a polarização do par diferencial irá diminuir, conforme ilustrado na *figura 3.6-a*, onde a corrente inicial era $I_D=12\mu A$ e após o degraú passa a ser $I_D=3\mu A$.

No outro ramo do *folded*, a corrente que $M1$ deixa de injetar no terminal de fonte de $M6$ faz com que o potencial neste ponto caia. Como a corrente conduzida por $M6$ é constante, o potencial no seu terminal de dreno deve cair, tirando $M6$ da saturação e mantendo constante a corrente que ele conduz. Como o terminal de dreno de $M6$ polariza os terminais de porta de $M5$ e $M7$, a corrente conduzida por estes transistores deve diminuir. A corrente conduzida por $M5$ passa a ser a mesma que é conduzida por

$M6$, enquanto que no caso de $M7$, apesar de sua tensão V_{GS} ser a mesma de $M5$, sua tensão V_{DS} subiu o suficiente para que ele conduza a corrente injetada por $M2$, uma vez que $M8$ está cortado.

Como $M8$ está cortado, toda a corrente injetada no ramo pela fonte formada por $M11$ - $M12$ passará a carregar o capacitor de compensação conectado ao terminal de porta de MN (através do resistor de compensação).

Figura 3.6. a) Corrente injetada pela fonte $M3$ - $M4$ que polariza o par diferencial de entrada b) Corrente de dreno do transistor $M7$.

Assim, a tensão no terminal de fonte de $M15$ começa a subir, *figura 3.7-b*, e o transistor começa a cortar. A corrente que $M15$ deixa de conduzir passa a carregar o capacitor de compensação conectado ao terminal de porta de MP , *figura 3.7-c*. $M16$ também irá cortar, pois o potencial de seu terminal de dreno (fonte de $M15$) subirá, chegando à V_{DD} . Como o capacitor conectado à fonte de $M16$ está sendo carregado, aumentando o potencial neste ponto, a fonte $M11$ - $M12$ tenderá a ser cortada, pois sua tensão V_{SD} , entre os terminais fonte-dreno, diminuirá, diminuindo sua corrente, *figura*

3.7-d. Ao final deste processo, os capacitores de polarização estarão carregados, não haverá corrente fluindo pelo ramo (com excessão do transistor $M7$ que conduzirá toda a corrente de polarização do par diferencial injetada pelo transistor $M2$, figura 3.6-b), pois a fonte $M11$ - $M12$ estará cortada, uma vez que a tensão no terminal de porta de MP chega à VDD . Na saída, como MN está conduzindo corrente máxima e MP está praticamente cortado, toda a corrente solicitada por MN é fornecida pela carga, e o sinal de tensão na saída será mínimo, ou seja, o inverso do sinal de entrada, conforme ilustrado na figura 3.5-b.

Figura 3.7. a) Corrente de dreno de $M8$. b) Tensão no terminal de fonte de $M15$ (terminal de porta de MN). c) Tensão no terminal de fonte de $M16$ (terminal de porta de MP). d) Corrente injetada pela fonte formada por $M11$ - $M12$.

3.2. Projeto

Nesta seção será descrito o projeto do amplificador operacional *folded cascode*. Ele foi realizado de uma forma sequencial, visando a construção posterior de um *software* de projeto.

Primeiramente será projetado o estágio de saída, utilizando como ponto de partida as especificações de GBW e margem de fase. Dessa forma é possível determinar a transcondutância desse estágio, dada por $gm_O = gm_{MP} + gm_{MN}$, onde gm_{MP} e gm_{MN} representam as transcondutâncias dos transistores de saída, MP e MN .

Uma restrição adotada é que $gm_{MP} = gm_{MN}$ pois assim as tensões nos terminais de porta de MP e MN terão, aproximadamente, a mesma excursão.

3.2.1. Projeto dos transistores MN e MP do estágio de saída

Admitindo que o amplificador tem apenas dois pólos importantes, $fp_1 < fp_2$, e considerando que os demais pólos estão numa frequência muito maior do que fp_2 , temos então, ao substituir os valores de GBW e MF da *tabela 3.1*, na expressão (2.22),

$$\Phi_M = \arctan\left(\frac{fp_2}{GBW}\right) \Rightarrow 60^\circ = \arctan\left(\frac{fp_2}{5MHz}\right) \Rightarrow fp_2 = 1,732 \cdot GBW$$

$$fp_2 = 8,66 MHz$$

Na seção 3.2.3 é explicado o posicionamento dos pólos fp_1 e fp_2 antes e depois da compensação em frequência. Utilizando o resultado (3.10) e substituindo o valor calculado de fp_2 , podemos determinar gm_O ,

$$fp_2 = \frac{gm_O}{2 \cdot \pi \cdot C_L} \Rightarrow gm_O = 2 \cdot \pi \cdot 8,66 MHz \cdot 30 pF$$

$$gm_O = 1,63 mS \quad (3.5)$$

Como

$$gm_O = gm_{MP} + gm_{MN} \quad e \quad gm_{MP} = gm_{MN}$$

então,

$$gm_{MP} = gm_{MN} = \frac{gm_O}{2} = 816,2 \mu S$$

A corrente quiescente do estágio de saída deve ser escolhida levando-se em conta alguma especificação de consumo e o *trade-off* com a área dos transistores. Para

o nosso caso, como não temos uma especificação de consumo, vamos escolher uma corrente de forma que a área dos transistores de saída não seja muito grande. Após algumas considerações, uma escolha razoável foi $I_Q = 80\mu A$. Supondo condição de inversão forte dos transistores, de (2.14) teremos,

$$gm_{MP} = \sqrt{2 \cdot I_D \cdot K_P \cdot \left(\frac{W}{L}\right)_{MP}} \Rightarrow 816,2\mu = \sqrt{2 \cdot 80\mu \cdot 58\mu \cdot \left(\frac{W}{L}\right)_{MP}}$$

$$\left(\frac{W}{L}\right)_{MP} = \frac{85,3}{1} \left[\frac{\mu m}{\mu m} \right]$$

Como as transcondutâncias dos transistores *PMOS* e *NMOS* de saída são iguais, a relação entre suas dimensões deve ser, aproximadamente,

$$\left(\frac{W}{L}\right)_{MP} = \left(\frac{K_P}{K_N}\right) \cdot \left(\frac{W}{L}\right)_{MN} \Rightarrow \left(\frac{W}{L}\right)_{MP} = \left(\frac{170\mu}{58\mu}\right) \cdot \left(\frac{W}{L}\right)_{MN} = 2,93 \cdot \left(\frac{W}{L}\right)_{MN} \quad (3.6)$$

Logo,

$$\left(\frac{W}{L}\right)_{MN} = \frac{29,1}{1} \left[\frac{\mu m}{\mu m} \right]$$

Uma vez projetados os transistores de saída, vamos calcular as tensões V_{GS} de *MN* e *MP* pois, na sequência, elas serão utilizadas no projeto dos transistores *M5*, *M6*, *M7* e *M8*.

3.2.2. Cálculo das tensões $V_{GS_{MN}}$ e $V_{GS_{MP}}$ (quiescentes) nos terminais de porta dos transistores de saída

Utilizando a corrente quiescente $I_Q = 80\mu A$, e as relações W/L calculadas na seção 3.2.1, teremos:

$$80\mu = \frac{1}{2} \cdot 170\mu \cdot \frac{29,1}{1} \cdot (V_{GS_{MN}} - 0,5)^2 \Rightarrow V_{GS_{MN}} \approx 0,68V$$

$$V_{G_{MN}} \approx 0,68 - 0 \Rightarrow V_{G_{MN}} \approx 0,68V \quad (3.7)$$

$$80\mu = \frac{1}{2} \cdot 58\mu \cdot \frac{85,3}{1} \cdot (V_{GS_{MP}} - 0,7)^2 \Rightarrow V_{GS_{MP}} \approx 0,88V$$

$$V_{G_{MP}} \approx 2,80 - 0,88 \Rightarrow V_{G_{MP}} \approx 1,92V \quad (3.8)$$

3.2.3. Projeto dos capacitores, C_C , e resistores, R_C , de compensação

O próximo passo é projetar os componentes utilizados na compensação em frequência do amplificador, C_C e R_C . Para o projeto de C_C , será estimada a capacitância parasita, C_P , no nó 1 da *figura 3.1*, sendo que C_C deve ser escolhido de tal forma que C_P não influa na operação. Na sequência, o resistor de anulamento de zero, R_C , é projetado para colocar o zero introduzido pela compensação, z_C , no infinito, pois este zero se encontra, a princípio, no semiplano direito do plano complexo, o que pode vir a degradar a margem de fase [9].

Antes da compensação em frequência, as posições do primeiro e segundo pólos podem ser expressas por:

$$fp_1 = \frac{1}{2 \cdot \pi \cdot R_{o1} \cdot C_P}$$

$$fp_2 = \frac{gds_{MP} + gds_{MN} + g_L}{2 \cdot \pi \cdot C_L}$$

onde R_{o1} representa a impedância equivalente no nó 1, e C_P representa a somatória das capacitâncias parasitas também no nó 1 da *figura 3.1*. Com relação ao segundo pólo, que ocorre no nó 2, os termos gds_{MP} e gds_{MN} representam as condutâncias dos transistores MP e MN , respectivamente, g_L representa a condutância de carga, que é o inverso de R_L , e C_L representa a capacitância de carga.

Após a compensação, as expressões dos pólos são dadas [8], aproximadamente, por,

$$fp_1 = \frac{1}{2 \cdot \pi \cdot R_{eq} \cdot (A_{V_{OUT}} \cdot C + C_P)} \quad (3.9)$$

$$fp_2 = \frac{gm_O}{2 \cdot \pi \cdot C_L} \quad (3.10)$$

sendo fp_1 o pólo dominante, fp_2 o pólo não-dominante e $C = 2 \cdot C_C$. A escolha do capacitor de compensação deve ser feita de tal forma que,

$$A_{V_{OUT}} \cdot C \gg C_P \quad (3.11)$$

para que a posição do primeiro pólo não dependa de componentes parasitas. Também se encontra na literatura [11] que o capacitor de compensação é, usualmente, escolhido como sendo igual à capacitância de carga, C_L . Neste caso teríamos,

$$C \approx C_L = 30pF$$

Este valor para o capacitor de compensação acarretaria a utilização de área excessiva do *chip*, e não adotaremos este caminho.

Para determinar o valor da capacitância de compensação vamos estimar o valor de C_P . Esta capacitância parasita é formada principalmente por C_{GS} dos transistores *MN* e *MP*. Para os transistores de saída trabalhando na saturação, de (2.7) teremos:

$$C_{GS_{MN}} \approx \frac{2}{3} \cdot C'_{OX} \cdot W \cdot L = \frac{2}{3} \cdot 4,6 \text{ fF} \cdot 29,1 \cdot 1 \Rightarrow C_{GS_{MN}} \approx 90 \text{ fF} \quad (3.12)$$

$$C_{GS_{MP}} \approx \frac{2}{3} \cdot C'_{OX} \cdot W \cdot L = \frac{2}{3} \cdot 4,6 \text{ fF} \cdot 85,3 \cdot 1 \Rightarrow C_{GS_{MP}} \approx 260 \text{ fF} \quad (3.13)$$

onde $C'_{OX} = 4,6 \left[\frac{\text{fF}}{\mu\text{m}^2} \right]$. Por fim, chegamos ao valor de C_P , que é a soma de (3.12) e (3.13):

$$C_P \approx C_{GS_{MN}} + C_{GS_{MP}} = 350 \text{ fF} \quad (3.14)$$

Podemos aplicar a relação (3.11) para determinar o valor mínimo de capacitância de compensação. Para tanto devemos determinar o ganho do estágio de saída,

$$A_{V_{OUT}} \approx g_{m_O} \cdot R_L = 1,63 \text{ m} \cdot 4 \text{ k} \Rightarrow A_{V_{OUT}} \approx 6,5 \left[\frac{V}{V} \right] \quad (3.15)$$

substituindo (3.14) e (3.15) em (3.11) vem,

$$A_{V_{OUT}} \cdot C \gg C_P \Rightarrow 6,5 \cdot C \gg 0,35 \text{ pF}$$

$$C \gg 0,05 \text{ pF}$$

Como $C = 2 \cdot C_C$, então $C_C \gg 0,025 \text{ pF}$.

Considerando que existem outras capacitâncias parasitas que não foram consideradas em C_P , uma escolha razoável para C_C , tanto em termos de área como de precisão com relação à posição do pólo, é

$$C_C = 0,75 \text{ pF}$$

que representa 30 vezes o valor estimado da capacitância parasita no nó 1.

O resistor da compensação em frequência utilizada, compensação *Miller* com resistor de anulamento de zero, é utilizado para compensar o zero introduzido por C_C , uma vez que ele aparece no semiplano direito do plano complexo [8], sendo dado pela expressão,

$$Z_C = \frac{1}{2 \cdot \pi \cdot C \cdot \left(\frac{1}{g_{m_O}} - R \right)}$$

onde $R = \frac{R_C}{2}$. Esse zero degrada a margem de fase, pois faz o ganho subir com 20 dB/dec e a fase cair 90°. O resistor de compensação R_C deve ser projetado de forma a colocar este zero no infinito, ou seja, devemos garantir que,

$$R = \frac{1}{g_{m_O}} \Rightarrow R_C = \frac{2}{g_{m_O}} \quad (3.16)$$

Substituindo (3.5) em (3.16) podemos calcular facilmente o valor de R_C :

$$R_C = \frac{2}{1,63m} = 1,227 \text{ k}\Omega$$

Na sequência, serão projetados os transistores do par diferencial de entrada. A expressão simplificada de GBW será utilizada para isso. Será, primeiramente, calculado o valor da transcondutância dos transistores $M1$ e $M2$. Depois os transistores serão projetados para trabalhar na região de inversão forte pois, nesta região, o ruído *flicker* gerado é menor do que nas regiões de inversão moderada ou inversão fraca [13]. Além disso, os valores de W e L serão dobrados, o que implica que a área do transistor é multiplicada por quatro, para, também, diminuir o ruído *flicker*.

Finalmente, será determinada a corrente de polarização I_{TAIL} que irá polarizar os transistores $M1$ e $M2$.

3.2.4. Projeto dos transistores de entrada $M1$ e $M2$

Utilizando a expressão simplificada de GBW , (3.4), vamos substituir o valor calculado de C_C , e o valor especificado de GBW :

$$5MHz = \frac{g_{m_{M1}}}{2 \cdot \pi \cdot (2 \cdot 0,75p)} \Rightarrow g_{m_{M1}} = 47 \mu S \quad (3.17)$$

Em termos de ruído, transistores operando em inversão forte geram menos ruído *flicker* do que operando em inversão moderada ou fraca [13]. Logo, o par de entrada será projetado para operar na região de inversão forte. De acordo com (2.13),

$$I_{Dlim} = K_P \cdot \left(\frac{W}{L} \right)_{M1} \cdot 2n \cdot U_T^2 \Rightarrow I_{Dlim} = 58 \mu \cdot \left(\frac{W}{L} \right)_{M1} \cdot 2 \cdot \left(1 + \frac{1}{58} \right) \cdot (27m)^2$$

$$I_{D\lim} = 0,114 \cdot \left(\frac{W}{L}\right)_{M1} \mu A \quad (3.18)$$

Substituindo (3.18) em (2.12), teremos,

$$I_D > 0,91 \cdot \left(\frac{W}{L}\right)_{M1} \mu A \quad (3.19)$$

Finalmente, substituindo (3.17) e (3.19) em (2.14) (utilizando a mínima corrente que já garanta o transistor em forte inversão),

$$gm_{M1} \approx \sqrt{2 \cdot \left(0,91\mu \cdot \frac{W}{L}\right) \cdot K_p \cdot \frac{W}{L}} \Rightarrow \left(\frac{W}{L}\right)_{M1} = \frac{gm_{M1}}{\sqrt{1,82\mu \cdot K_p}} = \frac{47\mu}{\sqrt{1,82\mu \cdot 58\mu}}$$

$$\left(\frac{W}{L}\right)_{M1,M2} = \frac{4,6}{1} = \frac{9,2}{2} \left[\frac{\mu m}{\mu m} \right]$$

Ao invés de se utilizar $L=1\mu m$, será utilizado $L=2\mu m$, e o valor de W será dobrado, para que a relação W/L se mantenha constante. Com isso, a área dos transistores de entrada foi multiplicada por quatro e, de acordo com (3.20), quanto maior esta área menor o ruído *flicker* causado por eles. Também, problemas com descasamento de transistores são reduzidos.

$$\frac{-2}{v} = \frac{K_f}{W \cdot L \cdot Cox} \cdot \frac{1}{f} \quad (3.20)$$

onde,

K_f é uma constante dependente da tecnologia [8], [9].

$\frac{-2}{v}$ é a densidade espectral de ruído *flicker* [8], [9].

O par diferencial de entrada é polarizado através de uma fonte de corrente, que fornece uma corrente $I_{TAIL} = m \cdot I_{BIAS}$, onde m representa o fator de espelhamento.

Assim, para cada transistor de entrada a corrente será $I_D = \frac{m \cdot I_{BIAS}}{2}$.

De acordo com (3.19), e considerando o pior caso de I_{BIAS} da *tabela 3.1*, onde ocorre uma variação de -20% no seu valor nominal, temos que garantir que os transistores estejam trabalhando em inversão forte. Assim, substituindo os valores de

$I_{BIAS} - 20\%$ e $\left(\frac{W}{L}\right)_{M1}$, e resolvendo para o fator m ,

$$I_D = \frac{m \cdot I_{BIAS}}{2} > 0,91 \cdot \left(\frac{W}{L}\right)_{M1} \Rightarrow m > \frac{1,82\mu}{1,2\mu} \cdot \frac{9,2}{2}$$

Logo, devemos ter um fator de espelhamento $m > 6,93$. Escolhendo $m=8$, e considerando agora o caso nominal de I_{BIAS} ,

$$I_{TAIL} = 8 \cdot 1,5\mu \Rightarrow I_{TAIL} = 12\mu A$$

Vamos dar início ao projeto dos ramos do amplificador *folded cascode*, escolhendo uma corrente de polarização, I_{FOLDED} , para cada ramo. O projeto de $M5$ e $M7$ é feito rapidamente, o que não acontece para $M6$ e $M8$ pois estes sofrem de efeito de corpo. É escolhida então uma tensão de *overdrive*, diferença entre V_{GS} e V_{TH} , para $M6$ e $M8$ igual à tensão de *overdrive* de $M5$ e $M7$.

3.2.5. Projeto de $M5$ e $M7$ / $M6$ e $M8$

Primeiramente devemos calcular qual deve ser a corrente de polarização dos ramos do estágio *folded cascode*. Para isso, essa corrente deve ser projetada levando-se em consideração a especificação de *Slew Rate* (SR) do amplificador. Para este circuito, o nó responsável pelo *Slew Rate* é o nó 1, *figura 3.1*, e

$$SR = \frac{I}{C} \approx \frac{I_{FOLDED}}{2 \cdot C_C}$$

Esta expressão é aproximada pois não foram consideradas as capacitâncias parasitas mas apenas a capacitância de compensação. Assim, utilizando o resultado da *seção 3.2.3*, onde foi calculada a capacitância de compensação, e o SR da *tabela 3.1* teremos, $I_{FOLDED} = 3\mu A$.

Dessa forma, verifica-se que a corrente total nos transistores $M5$ e $M7$ será:

$$I_{M5,M7} = \frac{I_{TAIL}}{2} + 3\mu = 9\mu A$$

As dimensões de $M5$ e $M7$ podem ser determinadas substituindo (3.7) em (3.21), já que $V_{GS_{M5}} = V_{GS_{MN}}$,

$$9\mu = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M5} \cdot (V_{GS_{M5}} - 0,5)^2 = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M5} \cdot (0,68 - 0,5)^2 \quad (3.21)$$

$$\text{Como } \left(\frac{W}{L}\right)_{M5} = \left(\frac{W}{L}\right)_{M7},$$

$$\left(\frac{W}{L}\right)_{M5,M7} = \frac{6,6}{2} \left[\frac{\mu m}{\mu m} \right]$$

Para projetar $M6$ e $M8$, verifica-se que ambos os transistores sofrem de efeito de corpo, já que seus terminais de fonte não se encontram no mesmo potencial que seus terminais de corpo. Isso acarreta em mudanças na tensão de limiar, o que representa um problema, pois não temos como avaliar, de início, qual será seu valor já que não sabemos qual a tensão no terminal de fonte. Por essa razão, será adotada uma tensão de *overdrive* para $M6$ e $M8$, igual à tensão de *overdrive* dos transistores $M5$ e $M7$.

$$V_{GS_{M6}} - V_{TH_{M6}} = V_{GS_{M5}} - V_{TH_{M5}} = 0,18 \text{ V} \quad (3.22)$$

Logo, substituindo (3.22) em (3.23), vem,

$$3\mu = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M6} \cdot (V_{GS_{M6}} - V_{TH_{M6}})^2 = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M6} \cdot (0,18)^2 \quad (3.23)$$

$$\left(\frac{W}{L}\right)_{M6,M8} = \frac{2,2}{2} \left[\frac{\mu\text{m}}{\mu\text{m}} \right]$$

A última parte compreende o projeto dos transistores $M13$, $M14$, $M15$ e $M16$. Os transistores $M15$ e $M16$ formam o circuito de controle da característica AB do estágio de saída, enquanto que os transistores $M13$ e $M14$ são colocados no circuito para melhorar a simetria entre os dois ramos do amplificador, minimizando o *offset* sistemático (que se deve, basicamente, à assimetrias do circuito).

Para o projeto de $M15$ ($M13$) e $M16$ ($M14$), serão consideradas duas situações distintas: a primeira é a situação quiescente de operação do circuito, onde não há sinal aplicado e as duas entradas do amplificador têm valor igual a V_{agnd} , e os transistores de saída conduzem a corrente quiescente $I_Q = 80 \mu\text{A}$; a segunda situação considera a condição em que há um sinal aplicado na entrada do circuito, e o sinal de saída se encontra ou no seu valor máximo ou no seu valor mínimo. Dessa maneira, um dos transistores de saída estará conduzindo a corrente máxima, enquanto que o outro transistor estará conduzindo uma corrente mínima.

A corrente mínima deve ser projetada de forma a manter o transistor que a conduz com uma tensão V_{GS} ligeiramente superior à tensão de limiar V_{TH} . Dessa forma, quando o sinal estiver sendo chaveado entre os transistores de saída, teremos uma transição suave de condução entre ambos, evitando distorção *cross-over* [2], [8], [9].

3.2.6. Projeto do circuito de controle AB, composto por M15 e M16

De [2], vemos que uma escolha razoável para a corrente mínima é $I_{MIN} = \frac{I_Q}{2}$.

Assim, $I_{MIN} = \frac{I_Q}{2} = 40\mu A$.

Condição quiescente: não há sinal aplicado nas entradas do amplificador

Na condição quiescente, vamos projetar M15 e M16 para que passe, por cada um deles, metade da corrente do ramo, ou seja, $\frac{I_{FOLDED}}{2} = 1,5\mu A$. De acordo com (3.7), a tensão no terminal de fonte do transistor M15 é:

$$V_{S_{M15}} = V_{GS_{MN}} = 0,68V \quad (3.24)$$

Verifica-se que M15 sofre de efeito de corpo, já que os potenciais dos terminais de substrato e fonte são diferentes. Vamos chamar sua tensão de limiar de V_{THN1} e assim, temos uma primeira equação:

$$1,5\mu = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M15} \cdot (V_{G_{M15}} - 0,68 - V_{THN1})^2 \quad (3.25)$$

Condição de excursão de pico máximo do sinal de saída

Nesta situação, o transistor de saída MP conduz a corrente máxima, composta pela corrente que vai para a carga R_L , somada à corrente mínima, $I_{MIN} = 40\mu A$, que vai para o transistor MN. A tensão no terminal de porta de MN será:

$$40\mu = \frac{1}{2} \cdot 170\mu \cdot \frac{29,1}{1} \cdot (V_{GS_{MN}} - 0,5)^2 \Rightarrow V_{GS_{MN}} = 0,63V \quad (3.26)$$

Nesta condição, em que passa pelo transistor MN a corrente mínima de $40\mu A$, verifica-se que a corrente I_{FOLDED} passa quase totalmente pelo transistor M15. Além disso, vemos que o potencial no terminal de fonte de M15 mudou em relação ao caso quiescente e, por esse motivo, também a tensão de limiar deste transistor, que será chamada agora V_{THN2} . Lembrando que a tensão do terminal de porta de MN é a tensão no terminal de fonte de M15 (3.26), encontramos a segunda expressão:

$$3\mu = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M15} \cdot (V_{G_{M15}} - 0,63 - V_{THN2})^2 \quad (3.27)$$

Temos duas equações, (3.25) e (3.27), e quatro incógnitas: $V_{G_{M15}}$, $\left(\frac{W}{L}\right)_{M15}$, V_{THN1} e V_{THN2} . As tensões de limiar, para as equações (3.25) e (3.27), podem ser calculadas através de

$$V_{TH} = V_{TH0} + \gamma \cdot \left(\sqrt{2 \cdot |\phi_F| + V_{SB}} - \sqrt{2 \cdot |\phi_F|} \right) \quad (3.28)$$

onde

$$\gamma = \frac{\sqrt{2 \cdot \epsilon_{Si} \cdot q \cdot N_{SUB}}}{C_{ox}} \quad \phi_F = \frac{k \cdot T}{q} \cdot \ln \left(\frac{N_{SUB}}{n_i} \right) \quad (3.29)$$

V_{TH0} é a tensão de Limiar quando $V_{SB} = 0$

V_{SB} é a tensão entre corpo e fonte [V]

$2\phi_F$ é o potencial da superfície em inversão forte;

γ é um parâmetro de efeito de corpo;

q é a carga do elétron;

n_i é a concentração intrínseca de portadores no silício;

ϵ_{Si} é permissividade do Si;

$\frac{k \cdot T}{q} \approx 27mV$, considerando a temperatura ambiente igual à 40 °C.

N_{SUB} é a dopagem do substrato

- $N_{SUB} \text{ (NMOS)} = 2,611E17 \text{ At/cm}^3$
- $N_{SUB} \text{ (PMOS)} = 9,24E16 \text{ At/cm}^3$

Tabela 3.2. Constantes Físicas.

Constante	Descrição	Valor	Unidade
ϵ_0	Permitividade do vácuo	8,854E-14	F/cm
ϵ_{Si}	Permitividade do Si	$11\epsilon_0$	F/cm
n_i	Concentração intrínseca de portadores (40°C)	3,93E10	cm^{-3}

Substituindo os valores dados nas expressões em (3.29), teremos,

$$\phi_F = \frac{k \cdot T}{q} \cdot \ln\left(\frac{N_{SUB}}{n_i}\right) = 0,43 \text{ V} \quad (3.30)$$

$$\gamma = \frac{\sqrt{2 \cdot \epsilon_{Si} \cdot q \cdot N_{SUB}}}{C_{ox}} = 0,64 \text{ V}^{1/2} \quad (3.31)$$

Substituindo agora (3.24), (3.30) e (3.31) em (3.28), podemos calcular qual será a tensão de limiar V_{THN1} para $M15$, no caso quiescente:

$$V_{THN1} = 0,5 + 0,64 \cdot \left(\sqrt{2 \cdot 0,43 + 0,68} - \sqrt{2 \cdot 0,43} \right) \\ V_{THN1} = 0,7 \text{ V} \quad (3.32)$$

De (3.26), na condição de corrente mínima na saída, verificamos que a tensão entre os terminais de substrato e fonte do transistor $M15$ será,

$$V_{SB_{M15}} = V_{GS_{MN}} - 0 = 0,63 \text{ V} \quad (3.33)$$

Substituindo (3.30), (3.31) e (3.33) em (3.28), podemos calcular qual será a tensão de limiar V_{THN2} para $M15$:

$$V_{THN2} = 0,5 + 0,64 \cdot \left(\sqrt{2 \cdot 0,43 + 0,63} - \sqrt{2 \cdot 0,43} \right) \\ V_{THN2} = 0,69 \text{ V} \quad (3.34)$$

Substituindo os valores de V_{THN1} (3.32) e V_{THN2} (3.34) nas expressões (3.25) e (3.27), teremos duas expressões e duas incógnitas. Essas expressões são repetidas abaixo:

$$\left\{ \begin{array}{l} 1,5\mu = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M15} \cdot (V_{G_{M15}} - 0,68 - 0,7)^2 \\ 3\mu = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M15} \cdot (V_{G_{M15}} - 0,63 - 0,69)^2 \end{array} \right.$$

Resolvendo para $\left(\frac{W}{L}\right)_{M15}$,

$$3\mu = \frac{1}{2} \cdot 170\mu \cdot \left(\frac{W}{L}\right)_{M15} \cdot \left(\sqrt{\frac{3\mu}{170\mu \cdot \left(\frac{W}{L}\right)_{M15}}} + 0,06 \right)^2$$

$$\left(\frac{W}{L}\right)_{M15} = \frac{1,7}{2} \left[\frac{\mu m}{\mu m} \right]$$

O projeto do transistor *PMOS*, *M16*, será realizado utilizando-se a relação (3.6),

$$\left(\frac{W}{L}\right)_{M16} = 2,93 \cdot \left(\frac{W}{L}\right)_{M15}$$

$$\left(\frac{W}{L}\right)_{M16} = \frac{5}{2} \left[\frac{\mu m}{\mu m} \right]$$

Finalmente, fazemos *M13* igual a *M15* e *M14* igual a *M16*:

$$\left(\frac{W}{L}\right)_{M13} = \frac{1,7}{2} \left[\frac{\mu m}{\mu m} \right] \quad \left(\frac{W}{L}\right)_{M14} = \frac{5}{2} \left[\frac{\mu m}{\mu m} \right]$$

3.2.7. Projeto das fontes de corrente *M3-M4*, *M9-M10* e *M11-M12*

Para o espelho de corrente formado por *MP1*, *MP2* e *MP3*, será escolhido o valor

$$\left(\frac{W}{L}\right)_{MP1} = \left(\frac{W}{L}\right)_{MP2} = \frac{10}{2} \left[\frac{\mu m}{\mu m} \right] \text{ e } \left(\frac{W}{L}\right)_{MP3} = \frac{20}{2} \left[\frac{\mu m}{\mu m} \right]$$

Para o transistor *MP3* a relação W/L foi dobrada, pois verificou-se que em um dos *corners* de projeto ele deixava a região de saturação e entrava na região linear de operação. Dessa forma, ao dobrarmos sua relação W/L , por (2.2) verifica-se que V_{DSAT} diminui, o que nos dá uma margem maior para que *MP3* continue na região de saturação.

De forma imediata, de acordo com o cálculo de I_{TAIL} realizado na seção 3.2.4 , teremos, ao considerar o caso nominal de I_{BIAS} da *tabela 3.1*, $\frac{I_{TAIL}}{I_{BIAS}} = 8$ e portanto,

$$\left(\frac{W}{L}\right)_{M4} = 8 \cdot \left(\frac{W}{L}\right)_{MP3} \Rightarrow \left(\frac{W}{L}\right)_{M3} = \left(\frac{W}{L}\right)_{M4} = \frac{160}{2} \left[\frac{\mu m}{\mu m} \right]$$

Observemos que é fixado que os transistores *M3* e *M4* têm as mesmas dimensões. Em geral é uma escolha razoável e facilita o projeto do circuito.

Na seção 3.2.5 foi determinado $I_{FOLDED} = 3\mu A$, que fornece $\frac{I_{FOLDED}}{I_{BIAS}} = 2$, logo,

$$\left(\frac{W}{L}\right)_{M12} = \left(\frac{W}{L}\right)_{M10} = 2 \cdot \left(\frac{W}{L}\right)_{MP3} \Rightarrow \left(\frac{W}{L}\right)_{M12} = \left(\frac{W}{L}\right)_{M10} = \frac{40}{2} \left[\frac{\mu m}{\mu m} \right]$$

Escolhemos ainda $M10 = M9$ e $M11 = M12$.

3.2.8. Projeto do estágio de polarização

Os transistores $MP8$, $MP12$, $MP13$, $MP18$ e $MP19$ são espelhos de corrente que repetem I_{BIAS} , e terão a mesma relação W/L de $MP3$. Para a tensão de polarização de $M6$ e $M8$, observemos que a seguinte equação deve valer se o transistor $M5$ estiver saturado:

$$(V_{GS_{M5}} - V_{TH_{M5}}) + V_{GS_{M6}} = V_{GS_{MP11}} + V_{GS_{MP10}} - V_{GS_{MP9}}$$

Escolhemos as dimensões dos transistores $MP9$, $MP10$ e $MP11$ para que $V_{GS_{MP10}} \approx V_{GS_{M6}}$, $V_{GS_{MP11}} = V_{GS_{M5}}$ e que $V_{GS_{MP9}} \approx V_{TH_{M5}}$. Primeiro $MP8$ é dimensionado para que a corrente que passa por $MP10$ e $MP11$ seja metade da corrente de $M6$ (ou um sexto da corrente de $M5$ ($I_{D_{M5}} = I_{TAIL}/2 + I_{FOLDED} = 6 \cdot I_{D_{MP11}}$)). Assim, para que as tensões V_{GS} de $MP10$ e $MP11$ sejam aproximadamente iguais às tensões V_{GS} de $M5$ e $M6$, devemos ter,

$$\left(\frac{W}{L}\right)_{MP10} = \left(\frac{W}{L}\right)_{MP11} = \frac{1}{2} \left(\frac{W}{L}\right)_{M6} = \frac{1}{6} \left(\frac{W}{L}\right)_{M5}$$

Facilmente se obtém ,

$$\left(\frac{W}{L}\right)_{MP10} = \left(\frac{W}{L}\right)_{MP11} = \frac{1,1}{2} \left[\frac{\mu m}{\mu m} \right]$$

Para que tensão V_{GS} de $MP9$ seja aproximadamente igual à tensão de limiar, $MP9$ deve ser projetado para trabalhar na região de inversão fraca. Assim, como a corrente que passa por $MP9$ é $1,5 \mu A$, de (2.12) devemos ter $I_D = 1,5 \mu A < I_{D_{lim}}$ e $LIM < 0,125$, de forma a garantir a operação na região de inversão fraca. Logo, $I_D \leq 0,125 \cdot I_{D_{lim}} \Rightarrow I_{D_{lim}} \geq 12 \mu A$. Utilizando (2.12) e calculando $n=1,2$ [5], teremos, $\left(\frac{W}{L}\right)_{MP9} \geq 40,3$. Vamos trabalhar com o valor de $L=0,35 \mu m$, para diminuir a área ocupada

pelo transistor. Finalmente, será escolhido $\left(\frac{W}{L}\right)_{MP9} = \frac{70}{0,35} \left[\frac{\mu m}{\mu m} \right]$, o que fornece um valor para o parâmetro $LIM=0,025$.

Determinemos agora as dimensões dos transistores $MP4$, $MP5$, $MP6$ e $MP7$. $MP7$ espelha I_{BIAS} e tem a mesma relação W/L de $MP1$ e $MP2$, ou seja,

$$\left(\frac{W}{L}\right)_{MP1} = \left(\frac{W}{L}\right)_{MP2} = \left(\frac{W}{L}\right)_{MP7} = \frac{10}{2} \left[\frac{\mu m}{\mu m} \right]$$

Estes transistores geram a tensão de polarização para os transistores *cascode* $M3$, $M9$, $M11$, $MP13$ e $MP19$. Vamos polarizá-los de forma a manter a tensão de dreno dos transistores $M10$, $M12$, $MP12$ e $MP18$ o mais próximo de V_{DD} e que ainda estejam saturados. Com isso aumentamos a excursão dos sinais. Nessas condições podemos escrever que:

$$(V_{GS_{M10}} - V_{TH_{M10}}) + V_{GS_{M9}} = V_{GS_{MP4}} + V_{GS_{MP5}} - V_{GS_{MP6}}$$

Escolhemos as dimensões dos transistores $MP4$, $MP5$ e $MP6$ para que $V_{GS_{MP4}} = V_{GS_{M10}}$, $V_{GS_{MP5}} \approx V_{GS_{M9}}$ e que $V_{GS_{MP6}} \approx V_{TH_{M10}}$. Como a corrente de polarização que passa por $MP5$ e $MP4$ é metade da corrente que passa por $M9$ e $M10$, para que as tensões V_{GS} de $MP4$ e $MP5$ sejam aproximadamente iguais às tensões V_{GS} de $M9$ e $M10$, devemos ter,

$$\left(\frac{W}{L}\right)_{MP4} = \left(\frac{W}{L}\right)_{MP5} = \frac{1}{2} \left(\frac{W}{L}\right)_{M9} = \frac{1}{2} \left(\frac{W}{L}\right)_{M10}$$

obtendo-se,

$$\left(\frac{W}{L}\right)_{MP4} = \left(\frac{W}{L}\right)_{MP5} = \frac{20}{2} \left[\frac{\mu m}{\mu m} \right]$$

A tensão V_{GS} de $MP6$ deve ser aproximadamente igual à tensão de limiar, V_{TH} , de $M10$, e para isso $MP6$ deve ser projetado para trabalhar na região de inversão fraca. Assim, como a corrente que passa por $MP6$ é $1,5 \mu A$, de (2.12) devemos ter $I_D = 1,5 \mu A < I_{Dlim}$ e $LIM < 0,125$. Logo, $I_D \leq 0,125 \cdot I_{Dlim} \Rightarrow I_{Dlim} \geq 12 \mu A$.

Utilizando (2.12) e calculando $n=3,1$ [5], teremos $\left(\frac{W}{L}\right)_{MP6} \geq 110,5$. Vamos trabalhar com o valor de $L=0,35 \mu m$, para diminuir a área ocupada pelo transistor.

Finalmente, será escolhido $\left(\frac{W}{L}\right)_{MP6} = \frac{120}{0,35} \left[\frac{\mu m}{\mu m} \right]$, o que fornece um valor para o parâmetro $LIM=0,033$.

Os transistores $MP16$ e $MP17$ são projetados para espelhar a corrente I_{BIAS} e têm a mesma relação W/L de $MP1$ e $MP2$.

As tensões de polarização VGA e VGB , nos terminais de porta de $M16$ e $M15$, respectivamente, são geradas pelos transistores de polarização $MP14$ e $MP15$ (VGA), e $MP20$ e $MP21$ (VGB). A equação para VGA é obtida através da malha formada pelos transistores MP , $M16$, $MP14$ e $MP15$, e pode ser expressa da seguinte maneira [5] [6],

$$V_{GS_{MP}} + V_{GS_{M16}} = V_{GS_{MP14}} + V_{GS_{MP15}}$$

O circuito de polarização garante que

$$V_{GS_{M16}} = V_{GS_{MP14}} \text{ e } V_{GS_{MP}} = V_{GS_{MP15}}$$

Para garantir que V_{GS} de $M16$ e $MP14$ sejam iguais, os transistores e a corrente de dreno I_D são iguais, então $MP14 = M16$. O mesmo vale para MP e $MP15$.

$$\left(\frac{W}{L}\right)_{MP14} = \left(\frac{W}{L}\right)_{M16} = \frac{5,2}{2} \left[\frac{\mu m}{\mu m} \right]$$

para o caso de $MP15$, na seção 3.2.1 o transistor de saída MP foi calculado como sendo, $\left(\frac{W}{L}\right)_{MP} = \frac{85,3}{1} \left[\frac{\mu m}{\mu m} \right]$. Para o layout do circuito os transistores de saída serão implementados como 60 transistores em paralelo, para minimizar o consumo de corrente do estágio de polarização, o que fornece uma relação

$$\left(\frac{W}{L}\right)_{\text{unitário}_{MP}} = \frac{\left(\frac{W}{L}\right)_{MP}}{60} = \frac{1,4216}{1} \left[\frac{\mu m}{\mu m} \right]. \text{ Assim, por cada um dos transistores de saída}$$

unitários passará uma corrente de $\frac{I_Q}{60} \approx 1,3333 \mu A$. Como pelo transistor $MP15$ passa uma corrente de $1,5 \mu A$, a relação entre essas correntes será $\frac{1,5}{1,3333} \approx 1,1253$, que deve ser a mesma relação entre os transistores MP e $MP15$. Logo,

$$\left(\frac{W}{L}\right)_{MP15} = 1,1253 \cdot \left(\frac{W}{L}\right)_{\text{unitário_MP}} = \frac{1,6}{1} \left[\frac{\mu m}{\mu m} \right]$$

Analogamente para a tensão V_{GB} , a malha de polarização é formada pelos transistores MN , $M15$, $MP20$ e $MP21$ e a equação é dada por,

$$V_{GS_{MN}} + V_{GS_{M15}} = V_{GS_{MP20}} + V_{GS_{MP21}}$$

Foram escolhidas,

$$V_{GS_{MN}} = V_{GS_{MP20}} \quad \text{e} \quad V_{GS_{M15}} = V_{GS_{MP21}}$$

Como a tensão V_{GS} de $M15$ e $MP21$ e a corrente de dreno I_D são iguais, $MP21 = M15$. O mesmo vale para MN e $MP20$.

$$\left(\frac{W}{L}\right)_{MP21} = \left(\frac{W}{L}\right)_{M15} = \frac{1,7}{2} \left[\frac{\mu m}{\mu m} \right]$$

para o caso de $MP20$, na seção 3.2.1 o transistor de saída MN foi calculado como

sendo $\left(\frac{W}{L}\right)_{MN} = \frac{29,1}{1} \left[\frac{\mu m}{\mu m} \right]$. O layout do transistor de saída MN também será realizado

como 60 transistores em paralelo, para minimizar o consumo de corrente do estágio de

polarização, fornecendo uma relação $\left(\frac{W}{L}\right)_{\text{unitário_MN}} = \frac{\left(\frac{W}{L}\right)_{MN}}{60} = \frac{0,49}{1} \left[\frac{\mu m}{\mu m} \right]$. Assim, por

cada um dos transistores de saída unitários passará uma corrente de $\frac{I_Q}{60} \approx 1,3333 \mu A$.

Como pelo transistor $MP20$ passa uma corrente de $1,5 \mu A$, a relação entre essas

correntes será $\frac{1,5}{1,3333} \approx 1,1253$, que deve ser a mesma relação entre os transistores MN e

$MP20$. Logo,

$$\left(\frac{W}{L}\right)_{MP20} = 1,1253 \cdot \left(\frac{W}{L}\right)_{\text{unitário_MN}} = \frac{0,55}{1} \left[\frac{\mu m}{\mu m} \right]$$

Finalmente, a *tabela 3.3* apresenta a relação W/L de todos os transistores projetados para o amplificador *folded cascode*.

Tabela 3.3. Transistores projetados para o ampOp *folded cascode*.

TRANSISTOR	Projeto (W/L)	TRANSISTOR	Projeto (W/L)
$M1, M2$	$\frac{9,2}{2}$	$MP1, MP2, MP7$	$\frac{10}{2}$
$M3, M4$	$\frac{160}{2}$	$MP3, MP4, MP5, MP8$	$\frac{20}{2}$
$M5, M7$	$\frac{6,6}{2}$	$MP6$	$\frac{120}{0,35}$
$M6, M8$	$\frac{2,2}{2}$	$MP9$	$\frac{70}{0,35}$
$M9, M10, M11, M12$	$\frac{40}{2}$	$MP10, MP11$	$\frac{1,1}{2}$
$M13, M15$	$\frac{1,7}{2}$	$MP12, MP13$	$\frac{20}{2}$
$M14, M16$	$\frac{5}{2}$	$MP14$	$\frac{5,2}{2}$
MP	$\frac{85,3}{1}$	$MP15$	$\frac{1,6}{1}$
MN	$\frac{29,1}{1}$	$MP16, MP17$	$\frac{10}{2}$
		$MP18, MP19$	$\frac{20}{2}$
		$MP20$	$\frac{0,55}{1}$
		$MP21$	$\frac{1,7}{2}$

Capítulo 4

Software de Auxílio ao Projeto

O *software* de auxílio ao projeto do amplificador operacional *folded cascode* foi escrito em linguagem de programação C, utilizando-se ao máximo a técnica de orientação à objetos. Nesta técnica o programa é dividido em pequenas partes e cada uma destas executa uma tarefa bem definida. A *figura 4.1* apresenta o objeto amplificador *folded cascode* (AO) subdividido em outros objetos menores, que são: estágio de entrada, estágio de polarização, estágio de saída, etc.

Figura 4.1. Objeto AO composto de outros objetos.

Além disso, cada objeto que compõe o AO também é composto de objetos menores, formados pelos transistores, resistores e capacitores. Essa estruturação do *software*, que segue as mesmas regras de estruturação de um circuito físico (*hardware*), permite que o *software* possa ser escrito como se estivéssemos montando um circuito numa *protoboard*. Esse é o grande benefício da programação orientada à objetos.

Para a implementação do *software* utilizando esta técnica, alguns *tipos* de variáveis foram criados. A *figura 4.2* apresenta os objetos criados e a hierarquia entre eles.

Figura 4.2. Hierarquia entre os objetos criados na linguagem C para modelar o Amplificador Operacional *Folded Cascode*.

O *nível 1* representa a vista de mais alto nível do amplificador e é representado pelo objeto *Amplifier*. Cada objeto *Amplifier* é composto pelos objetos do *nível 2* e, por sua vez, cada objeto do *nível 2* é composto por objetos do *nível 3*.

Realizando o projeto do *software* da maneira proposta, será possível, futuramente, acrescentar novos objetos do tipo *Amplifier* que tenham uma topologia diferente da topologia *Folded Cascode* aqui estudada.

Para tornar o projeto do *software* ainda mais modularizado, cada objeto definido na *figura 4.2* foi escrito como um arquivo “.c” próprio. Isso é ilustrado na *tabela 4.1*.

Tabela 4.1. Relação entre os objetos que formam o amplificador e os arquivos de código.

Objeto	Arquivo de Código
<i>Bias Stage</i>	<i>biasstage.c</i>
<i>Current Sources Stage</i>	<i>currentsourcesstage.c</i>
<i>Input Stage</i>	<i>inputstage.c</i>
<i>Folded Stage</i>	<i>foldedstage.c</i>
<i>AB Control Stage</i>	<i>abcontrolstage.c</i>
<i>Frequency Compensation Stage</i>	<i>freqcompensationstage.c</i>
<i>Output Stage</i>	<i>outputstage.c</i>

Para a compilação do *software*, foi escrita uma rotina principal chamada ***design.c***, que contém a rotina *main*, e um arquivo chamado *Makefile* utilizado para compilar todas as rotinas escritas na sequência correta. Para a correta compilação e utilização do *software*, é necessário ter instalados no computador uma versão do sistema operacional *Linux* com as bibliotecas de desenvolvimento para a linguagem *C*, além do compilador *gcc* e do programa *make*. Com o ambiente preparado para compilar este *software*, basta digitar o seguinte comando na linha de comando de uma *shell*:

```
>> make
```

O comando “*make*” gera um arquivo executável chamado “*design*”. Adicionalmente, é necessário ter instalado o simulador elétrico *Eldo*, da empresa *Mentor Graphics*, pois o simulador será chamado para verificar alguns parâmetros dos transistores, e se as especificações fornecidas pelo projetista são atingidas.

4.1 Análise do Software de auxílio ao projeto

A rotina principal, *design.c*, será analisada a seguir. Trechos dessa rotina serão reproduzidos no decorrer do texto, e a rotina completa pode ser encontrada no *apêndice A* desta dissertação.

A *figura 4.3* apresenta um trecho extraído da rotina *design.c*, que mostra a sequência utilizada para se realizar o projeto do amplificador operacional *folded cascode*.

```
/* declara um amplificador */  
struct Amplifier *folded_cascode;  
  
/* Seta valores especificados para o amplificador */  
readSpecification(folded_cascode);  
  
/* Projeto do estágio de saída */  
folded_cascode->output_stage->outputStageDesign(folded_cascode);  
  
/* Projeto do estágio de compensação em frequência */  
folded_cascode->freqcompensation_stage->  
->freqcompensationStageDesign(folded_cascode);  
  
/* Projeto do estágio de entrada */  
folded_cascode->input_stage->inputStageDesign(folded_cascode);  
  
/* Projeto dos ramos do amplificador folded cascode */  
folded_cascode->folded_stage->foldedStageDesign(folded_cascode);  
  
/* Projeto do estágio de controle AB */  
folded_cascode->abcontrol_stage->abcontrolStageDesign(folded_cascode);  
  
/* Projeto das fontes de corrente do amplificador */  
folded_cascode->currentsources_stage->  
->currentsourcesStageDesign(folded_cascode);  
  
/* Projeto do estágio de polarização */  
folded_cascode->bias_stage->biasStageDesign(folded_cascode);  
  
/* Cria um arquivo .spi para simulação */  
writeSimulationFile(folded_cascode);  
  
/* Cria um arquivo .cir que descreve o tipo de análise a ser realizada */  
writeAnalysisFile(folded_cascode);  
  
/* Chama o simulador Eldo para uma simulação AC do circuito projetado */  
system("eldo output.cir");
```

Figura 4.3. Trecho extraído da rotina *design.c*.

Primeiramente um objeto do tipo *Amplifier* é declarado, sendo este objeto o ponteiro ****folded_cascode***. Este ponteiro é um endereço de memória que “aponta” para outro local de memória onde se encontra armazenada a estrutura *Amplifier*. A seguir, as especificações introduzidas pelo usuário são lidas e armazenadas no local de memória onde se encontra a estrutura *Amplifier*. Utilizando a sequência de projeto definida no capítulo 3, o projeto do amplificador é iniciado pelo estágio de saída, seguido pelo projeto do estágio de compensação em frequência, e assim por diante. Após o término do primeiro projeto do amplificador, a função *writeSimulationFile(folded_cascode)* é chamada para escrever um arquivo *netlist*, contendo os componentes projetados e as suas ligações. A seguir, a função *writeAnalysisFile(folded_cascode)* é chamada para escrever um arquivo “.cir”, que contém o tipo de análise a ser realizada pelo simulador elétrico. Finalmente, a função *system(“eldo output.cir”)* passa para o sistema operacional a linha de comando “*eldo output.cir*” que inicia a simulação elétrica do circuito projetado. Depois da simulação ser concluída, a execução volta ao *software* de projeto.

Até este momento foi feito um primeiro projeto do amplificador operacional, utilizando-se equações simplificadas conforme explicado no capítulo 3. O próximo passo, após a simulação do circuito, é extrair os parâmetros de pequenos sinais que são relevantes para o nosso projeto, como por exemplo a condutância *gds* ou a transcondutância *gm*, e verificar se os resultados de simulação estão de acordo com as especificações do projeto. Isso é apresentado na figura 4.4 que mostra outro trecho extraído da rotina *design.c*.

```
/* Lê os parâmetros gds do arquivo de saída do simulador */
folded_cascode->gds_M7 = getGds("M7");
folded_cascode->gds_M8 = getGds("M8");
folded_cascode->gm_M1 = getGm("M1");

/* Calcula a banda GBW com os parâmetros extraídos do arquivo de saída */
folded_cascode->setGbwFull(folded_cascode);

/* Lê a Margem de Fase e GBW do Arquivo de Saída */
folded_cascode->phase_margin_sim = getPhaseMargin("PHASE_MARGIN");
folded_cascode->gbw_sim = getPhaseMargin("GBW");

/* Verifica se há a necessidade de reprojetar o ampOp, e faz o reprojeto */
designCheck(folded_cascode);
```

Figura 4.4. Trecho extraído da rotina *design.c*.

Logo após a simulação, os parâmetros de pequenos sinais podem ser lidos através da função *getGds()* ou *getGm()*, que recebem como parâmetro uma *string* especificando o transistor a ser lido. A seguir, a função *setGbwFull(folded_cascode)* calcula a banda do circuito utilizando a expressão completa de *GBW*. Esse cálculo serve apenas para confirmar que a expressão completa é mais próxima da banda real do que a expressão simplificada (*capítulo 3*) pois, como temos o arquivo de resultados de simulação, a banda e a margem de fase do circuito são retirados diretamente desse arquivo, permitindo realizar um projeto com maior precisão. Esses parâmetros se encontram disponíveis no arquivo de saída da simulação “*output.chi*”, já que no arquivo que descreve a simulação a ser realizada, “*simulation.cir*”, foi utilizado o comando *.PRINT* e especificado como parâmetros o ganho, em dB, e a fase, em graus, do amplificador. A margem de fase e a banda do circuito são lidos através das funções *getPhaseMargin(“PHASE_MARGIN”)* e *getPhaseMargin(“GBW”)*.

Finalmente, é chamada a função *designCheck(folded_cascode)*, que irá verificar os resultados de simulação, comparar com a especificação, e reprojetar o amplificador, caso seja necessário. Serão feitos tantos reprojetos quanto necessários para que as especificações sejam atendidas.

4.1.1 Análise da rotina *designCheck(Amplifier *thisAmplifier)*

A rotina *designCheck* recebe como parâmetro um ponteiro para um objeto *Amplifier*, que contém os resultados do projeto do amplificador, as especificações fornecidas pelo projetista e os resultados da simulação elétrica. A função primeiramente verifica se as especificações foram atendidas e, caso contrário, dará início às tentativas de reprojetar o amplificador até atendê-las. A *figura 4.5* apresenta a máquina de estados finita que será utilizada para reprojetar o ampOp. Em cada estado, determinado pela figura do losango, é realizada uma chamada ao simulador elétrico, que realiza uma simulação AC do amplificador. São retirados os parâmetros *GBW* e *MF* do arquivo de saída da simulação e eles são comparados às especificações. Dependendo do resultado da comparação, o *software* tomará uma decisão sobre qual caminho deverá seguir. As ações de reprojetar estão identificadas pela figura do retângulo.

Figura 4.5. Diagrama de estados da rotina *designCheck()*.

Para realizar o reprojeito do amplificador, foram restringidas *quais* as características do circuito são alteradas e *como* são alteradas. Com isso desejamos manter o controle sobre o que estamos modificando e o que não queremos modificar no circuito. Como um exemplo do que não desejamos, imaginemos que GBW obtido seja menor do que o especificado. Para aumentá-lo, poderíamos, entre outras opções, aumentar a corrente de polarização dos transistores do par diferencial de entrada. Isso acarretaria no aumento da transcondutância g_m desses transistores, no aumento do ganho do circuito, e, por (2.17), no aumento esperado de GBW [8] [9]. Porém, ocorre que, ao aumentarmos a corrente de polarização dos transistores de entrada, estaríamos também aumentando a corrente de polarização dos transistores $M5$ e $M7$, dos ramos do *folded cascode*. Ao aumentar sua corrente, seus parâmetros de pequenos sinais seriam modificados e, conseqüentemente, a posição de alguns dos pólos do circuito seria indesejadamente alterada.

Por essa razão, para uma primeira versão deste *software*, foram escolhidos apenas algumas características do circuito para serem trabalhadas. A *tabela 4.2* apresenta estas características.

Tabela 4.2. Características escolhidas para serem modificados durante o reprojeito do amplificador.

Características Modificadas	Modificação	Resultado
I_{OUT}	↑	$GBW \uparrow$, $MF \uparrow$
$(W/L)_{OUT}$	↑	Equilibrar o ponto DC
I_{FOLDED}	↑	Jogar pólos internos para altas frequências
C_C	↑	$GBW \downarrow$, $MF \uparrow$
C_C	↓	$GBW \uparrow$, $MF \downarrow$

A modificação de cada uma das características apontadas na *tabela 4.2* acarreta numa modificação controlada de algum parâmetro do circuito, sem modificar outros parâmetros. São elas:

- **I_{OUT} :** Ao se analisar a expressão completa de GBW (3.3), verifica-se que a banda de ganho unitário aumenta com o aumento do ganho do estágio de saída, Av_{OUT} , mantendo-se todos os outros parâmetros constantes. Sendo o ganho Av_{OUT} diretamente proporcional à raiz quadrada da corrente de polarização do estágio de saída (3.15), I_{OUT} , seu aumento acarreta num aumento de GBW . Além de aumentar GBW , ao se aumentar I_{OUT} , aumenta-se também a margem de fase do circuito (supondo que o amplificador tenha apenas dois pólos dominantes), pois de acordo com (3.10), ao se aumentar a transcondutância dos transistores de saída, gm_O , o segundo pólo é jogado para frequências mais elevadas. Porém, como ocorre também o aumento de GBW , a margem de fase não aumenta tanto quanto aumentaria se GBW fosse constante;
- $\left(\frac{W}{L}\right)_{OUT}$: Em certas circunstâncias, ao se aumentar a corrente de saída sem aumentar o tamanho dos transistores, o ponto de operação DC da saída sai do ponto médio entre as tensões de alimentação (resultado observado através de simulações). Dessa forma, para balancear novamente o circuito, a relação $\left(\frac{W}{L}\right)_{OUT}$ deve ser modificada;
- **I_{FOLDED} :** Algumas vezes, quando se deseja aumentar a margem de fase, não é suficiente jogar o segundo pólo para frequências mais elevadas, pois outros pólos internos do amplificador começam a influenciar na resposta em frequência do circuito. Para também deslocar estes outros pólos, a corrente de polarização dos ramos do *folded cascode*, I_{FOLDED} , é aumentada. Isso faz com que a impedância dos transistores diminua, já que estamos injetando mais corrente nos ramos. Ao diminuir a impedância, os pólos se movimentam para frequências maiores. Deve-se atentar que isso eleva o *Slew Rate* do circuito;
- **C_C :** A capacitância de compensação exerce influência direta sobre a banda e a margem de fase do circuito. Isso ocorre porque, devido ao efeito *Miller*, a capacitância que determina o primeiro pólo depende fortemente deste capacitor. Logo, ao aumentarmos seu valor, o primeiro pólo se movimenta para frequências mais baixas, diminuindo GBW mas aumentando a margem de fase. Por outro lado, ao diminuirmos C_C , o primeiro pólo se movimenta

para frequências mais elevadas, aumentando GBW mas diminuindo a margem de fase.

Ao modificar esse conjunto de características de forma organizada e sequencial, podemos realizar o reprojeto do amplificador e atender às especificações iniciais. Obviamente que outros conjuntos de características podem ser escolhidas quando se deseja reprojetar o amplificador; pode-se também reprojetar o amplificador como um todo, seguindo a sequência realizada para o primeiro projeto. Entretanto, ao se escolher esta última alternativa, o projetista terá menor controle sobre os parâmetros do circuito e pode ter dificuldades para atingir seus objetivos.

A elaboração do *software* foi realizada da seguinte maneira: inicialmente, ele foi escrito tendo-se como referência o primeiro projeto do ampOp, apresentado no capítulo 3. Os valores de W/L dos transistores dados pelo *software* eram comparados com os valores do projeto de referência, até que fossem relativamente próximos. Uma vez concluída esta fase inicial, deu-se início à elaboração da rotina utilizada pelo *software* para reprojetar o ampOp (de forma a atender novas especificações), onde foi implementada a máquina de estados descrita na seção 4.1.1. Como forma de validar o reprojeto do amplificador, algumas especificações foram modificadas, como por exemplo $GBW=20\text{ MHz}$, $MF=80^\circ$, etc., sendo que esses novos resultados foram validados através de simulações.

Capítulo 5

Resultados de Simulações

Este capítulo tem por finalidade apresentar as simulações realizadas para verificação das características do amplificador projetado no capítulo 3. Após essa verificação, deu-se início à realização do *layout* e, posteriormente, à sua fabricação. Todas as simulações apresentadas correspondem ao caso *típico*, 40 °C, $I_{BIAS} = 1,5\mu A$. Porém, os *corners* que englobam os casos *Worst Case Power* e *Worst Case Speed* também foram simulados, considerando a faixa de temperatura (-25 °C, 40 °C e 120 °C) e a variação de I_{BIAS} especificada na tabela 3.1.

5.1 Input Common Mode Range – ICMR

O parâmetro *ICMR* objetiva identificar os limites de operação do amplificador com relação à tensão de porta dos transistores do par diferencial de entrada (tensão de modo comum). O *testbench* da figura 5.1 foi utilizado para realizar essa simulação.

Figura 5.1. *Testbench* utilizado para simulação e medida de *ICMR*.

Foi realizada uma simulação *DC*, com variação da tensão da fonte V_{in} entre [-1 ; 3] V, e o resultado dessa simulação é apresentado na figura 5.2.

Figura 5.2. Simulação de *ICMR* do amplificador *folded cascode* para o caso típico, 40 °C, $I_{BIAS} = 1,5\mu A$.

Podemos verificar que a região linear de operação se encontra entre os limites $[0 ; 2,3]$ V.

5.2 Excursão do Sinal de Saída

A excursão do sinal de saída se mostra bastante importante no que diz respeito à linearidade do sinal fornecido pelo amplificador. Quanto mais próximo das tensões de alimentação, V_{DD} e V_{SS} , estiver o sinal de saída, mais os transistores deixarão a região de saturação, acarretando em distorção harmônica. A *figura 5.3* apresenta o *testbench* utilizado para as medidas de excursão do sinal de saída.

Os resistores R_1 e R_2 foram escolhidos de igual valor de forma a fornecer um ganho de malha fechada igual à 1. Vale ressaltar que nesta simulação a tensão da entrada positiva do ampOp está fixada e é igual à tensão de referência V_{REF} . Dessa forma, apenas a tensão na entrada negativa do ampOp irá variar. Um outro ponto a destacar é que a excursão do sinal de saída varia de forma linear praticamente até atingir os *rails*, o que caracteriza o estágio de saída do ampOp como *rail-to-rail*.

A simulação foi realizada através de uma varredura *DC* da fonte de entrada V_{in} entre $[-0,3 ; 3]$ V.

Figura 5.3. Testbench utilizado para simulação e medida de excursão do sinal de saída.

Figura 5.4. Simulação da excursão de sinal de saída para o caso típico, $40\text{ }^{\circ}\text{C}$, $I_{BIAS} = 1,5\mu\text{A}$.

O gráfico da *figura 5.4* identifica os dois extremos que limitam a faixa de operação linear do sinal na saída, sendo estes $[0,06 ; 2,74]\text{ V}$, quase atingindo os *rails*.

5.3 Resposta em Frequência

A resposta em frequência do amplificador é, em muitos casos, a mais importante caracterização do circuito, pois fornece o ganho de malha aberta, a banda *GBW* e a margem de fase responsável pela estabilidade do amplificador.

A figura 5.5 apresenta o *testbench* utilizado para realização da simulação AC do circuito. Vale a pena destacar que essa topologia é adequada apenas para simulação, sendo necessário aprimorá-la para realizar as medidas experimentais no circuito fabricado, o que será apresentado no próximo capítulo.

Figura 5.5. *Testbench* utilizado para simulação da resposta em frequência do amplificador.

Foi realizada uma simulação AC do circuito e a resposta em frequência do amplificador é apresentada na figura 5.6. Os parâmetros mais importantes desse gráfico são apresentados na tabela 5.1.

Tabela 5.1. Parâmetros retirados do gráfico da simulação AC do amplificador.

Parâmetro	Valor	Unidade
A_V	81,4	dB
f_{p1}	310	Hz
<i>GBW</i>	3,3	MHz
MF	61,5	°

Figura 5.6. Resultado da simulação AC do circuito da figura 5.5, para o caso típico, 40 °C, $I_{BIAS} = 1,5\mu A$.

5.4 Common Mode Rejection Ratio – CMRR

A Rejeição de Modo Comum (*Common Mode Rejection Ratio – CMRR*) representa o quanto o circuito projetado amplifica a entrada diferencial e não a de modo comum. Assim ruídos que ocorram na tensão de modo comum devem ser rejeitados. A figura 5.7 apresenta o *testbench* utilizado para simulação dessa característica [8].

Figura 5.7. *Testbench* utilizado para simulação de CMRR.

Colocando uma fonte de sinal nas duas entradas do amplificador, pode-se mostrar que [8],

$$\frac{v_{out}}{v_{in}} \cong \frac{|A_{CM}|}{A_V} = \frac{1}{CMRR}$$

A figura 5.8 apresenta o resultado da simulação acima.

Figura 5.8. Resultado da simulação para verificação de $CMRR$, para o caso típico, $40\text{ }^{\circ}\text{C}$, $I_{BIAS} = 1,5\mu\text{A}$.

Os parâmetros mais importantes desse gráfico são apresentados na tabela 5.2.

Tabela 5.2. Valores de $CMRR$ extraídos do gráfico da figura 5.8.

Parâmetro	Valor	Unidade
$CMRR$ (baixas freq.)	137	dB
$CMRR$ (GBW)	53	dB

5.5 Power Supply Rejection Ratio – PSRR

Nesta seção será verificado qual o valor para a Rejeição de Fonte de Alimentação (*Power Supply Rejection Ratio* – $PSRR$) do amplificador *folded cascode*. Da literatura [6] [8] sabemos que os transistores de saída, através das capacitâncias parasitas C_{gs} , são os maiores responsáveis pela transmissão de ruídos, presentes nas fontes de alimentação, para a saída, principalmente em altas frequências. Dessa forma, pensando em maximizar o $PSRR$, deve-se realizar o *layout* dos transistores

de saída de modo a minimizar essas capacitâncias, utilizando-se para isso a menor área $w \cdot L$ possível e *layout* tipo *finger* [12].

A figura 5.9 apresenta o *testbench* utilizado para simulação do *PSRR*. Foi introduzido um sinal na alimentação do circuito, V_{DD} , e realizada uma simulação AC.

O resultado dessa simulação é apresentado na figura 5.10.

Figura 5.9. *Testbench* utilizado para simulação de *PSRR*.

Figura 5.10. Resultado da simulação de *PSRR*, para o caso típico, $40\text{ }^{\circ}\text{C}$, $I_{BIAS} = 1,5\mu\text{A}$.

Os parâmetros mais importantes desse gráfico são apresentados na *tabela 5.3*.

Tabela 5.3. Valores de *PSRR* extraídos do gráfico da *figura 5.10*.

Parâmetro	Valor	Unidade
<i>PSRR</i> (B.F.)	118,6	dB
<i>PSRR</i> (GBW)	29,8	dB

5.6 Slew Rate

A medida do *slew rate*, *SR*, determina qual a maior taxa de variação a tensão de saída pode ter. Normalmente é dado em $V/\mu s$. A resposta do circuito será distorcida quando for exigido que sua variação seja maior do que o *SR*, pois não é possível carregar e descarregar as capacitâncias associadas aos nós tão rapidamente quanto o necessário.

A *figura 5.11* apresenta o *testbench* utilizado para simulação do *slew rate* do circuito.

Figura 5.11. *Testbench* utilizado para simulação e medida de *slew rate*.

O sinal introduzido pela fonte v_{pulse} deve ser suficientemente grande para que o amplificador não consiga acompanhar essa variação e possa ser verificada a

distorção causada no sinal de saída. A *figura 5.12* apresenta o resultado da simulação em conjunto com o pulso de entrada, que variou de 1,4 V à 1,8 V. Pode-se notar claramente a distorção do sinal de saída. O valor do *SR* está apresentado na *tabela 5.4*.

Figura 5.12. Pulso de entrada e resposta do circuito, para verificação do *SR*, para o caso típico, 40 °C, $I_{BIAS} = 1,5\mu A$.

Tabela 5.4. Valores de *SR* extraídos do gráfico da *figura 5.12*.

Parâmetro	Valor	Unidade
<i>SR</i> (positivo)	2,86	$V/\mu s$
<i>SR</i> (negativo)	1,75	$V/\mu s$

Capítulo 6

Medidas e Resultados Experimentais

Uma vez finalizado o projeto do amplificador operacional *folded cascode*, deu-se início ao seu *layout*. Alguns cuidados devem ser tomados durante a realização do *layout*, que são [8] [12]:

- Minimizar os erros randômicos, inerentes ao processo de fabricação, através do correto posicionamento dos transistores;
- Melhorar o casamento de transistores importantes, como o par diferencial de entrada, utilizando a técnica *common-centroid*, o que também visa minimizar eventuais gradientes que possam existir (como por exemplo, de temperatura);
- Utilizar transistores unitários para melhorar casamento de espelhos de corrente;
- Manter o projeto e o desenho o mais simétrica possível, minimizando o *offset* sistemático;
- Atentar para os componentes que compõe as redondezas dos transistores, utilizando transistores *dummy* para melhorar o casamento.

Figura 6.1. Fotomicrografia do ampOp *folded cascade* fabricado.

Figura 6.2. Layout do ampOp folded cascode. Os transistores estão identificados.

A figura 6.1 apresenta a fotomicrografia do circuito projetado e a posição dos *pads*. A área total do circuito, incluindo os *pads*, é de $675\mu\text{m} \times 590\mu\text{m}$. Sem considerar os *pads* a área é de $212\mu\text{m} \times 127\mu\text{m}$. Já a figura 6.2 apresenta o *layout* do ampOp, onde é possível verificar a posição dos transistores e a técnica *common-centroid* utilizada para melhorar o casamento entre, por exemplo, os transistores de entrada *M1* e *M2*. Não estão representadas as trilhas de metais utilizadas para o roteamento do circuito, de forma a permitir uma melhor visualização dos transistores.

A caracterização completa do amplificador envolve medidas *DC*, *AC* e transiente. A seguir os resultados dessas medidas serão apresentados.

6.1 Caracterização DC

6.1.1 Medida da tensão de Offset

A tensão de *offset* é proveniente de assimetrias no circuito projetado (*offset* sistemático) e proveniente dos erros estatísticos referentes ao processo de fabricação (*offset* randômico). O sistemático pode ser bastante minimizado ao se fazer um projeto simétrico do circuito. Já o randômico sempre existirá e pode ser, na melhor das hipóteses, reduzido, mas nunca eliminado. Gradientes de temperatura, de forças de *stress* no material, variações no crescimento do óxido dos terminais de porta, entre outros, sempre existirão e causarão tais erros.

A figura 6.3 mostra o *testbench* utilizado para medida do *offset* do ampOp fabricado.

Figura 6.3. *Testbench* utilizado para medida da tensão de *offset* de entrada do ampOp.

Como o *offset* esperado é bastante pequeno, foi necessário utilizar fontes de referência bastante precisas e estáveis, com precisão de *miliVolt*. Além disso, foram encapsulados cinco *chips*, e foram medidos o *offset* dos cinco. A *tabela 6.1* apresenta os resultados das medidas realizadas para o *chip A*, utilizando-se um multímetro, em temperatura ambiente.

Tabela 6.1. Valores medidos das tensões do circuito para cálculo da tensão de *offset* do *chip A*.

Parâmetro	Medida	Unidade
V_{REF}	1,39973	V
V_{OUT}	1,40140	V

O valor da tensão de *offset* pode ser calculada como a diferença entre os valores medidos,

$$V_{OS} = V_{OUT} - V_{REF} = -1,7 \text{ mV}$$

A exemplo do cálculo efetuado acima para o *chip A*, o mesmo foi realizado para os demais *chips*, e os resultados estão consolidados na *tabela 6.2*.

Tabela 6.2. Tensão de *offset* dos *chips A, B, C, D e E*.

Chip	Offset	Unidade
A	-1,7	V
B	8	
C	-22	
D	40	
E	63	

Percebe-se uma variação significativa entre os valores medidos. Não foi encontrada nenhuma razão para valores tão altos de *offset*, sendo que o cálculo das variações randômicas do processo fornece um resultado para o desvio padrão de $\sigma \approx 5 \text{ mV}$ [17], [21]. Considerando que 99% das amostras se encontram, estatisticamente, dentro de um intervalo de $3 \cdot \sigma \approx 15 \text{ mV}$ em torno da média, essa variação randômica ainda não justifica tal problema.

As demais medidas foram realizadas apenas para o *chip A*.

6.1.2 Medida de Input Common Mode Range - ICMR

O *testbench* da *figura 6.4* foi utilizado para medição do ICMR do amplificador. Nessa montagem foi realizada uma varredura DC da fonte de entrada V_{in} entre $[-0,5 ; 2,8] \text{ V}$, verificando-se o valor de tensão na saída do circuito. A faixa de operação de interesse corresponde à parte linear do gráfico da *figura 6.5*.

Figura 6.4. Testbench utilizado para medida de ICMR.

Figura 6.5. ICMR medido do amplificador *folded cascode*.

6.1.3 Medida de Excursão do Sinal de Saída

A figura 6.6 apresenta o *testbench* utilizado para as medidas de excursão do sinal de saída. Os resistores R_1 e R_2 foram escolhidos de mesma magnitude de forma a fornecer um ganho de malha fechada igual à 1. A tabela 6.3 apresenta os valores dos resistores utilizados.

Figura 6.6. *Testbench* utilizado para medida de excursão do sinal de saída.

Tabela 6.3. Resistores utilizados na montagem do *testbench* da figura 6.6.

Grandeza	Valor	Unidade
R_1	100	$k\Omega$
R_2	100	$k\Omega$

Foi realizada uma varredura *DC* da fonte de entrada V_{in} entre $[-0,8 ; 3]$ V, e os resultados das medidas são apresentados no gráfico da figura 6.7.

Figura 6.7. Medida da excursão de sinal de saída do amplificador.

6.2 Caracterização AC

6.2.1 Medida do Ganho de tensão de malha aberta – A_v

Dentre todas as medidas necessárias para a caracterização do amplificador operacional, a medida do ganho de malha aberta talvez a mais complicada de realizar, especialmente se o ganho do amplificador for alto como em nosso caso.

Para se obter o ganho do circuito é necessários medir os valores de (figura 6.8):

- v_o : tensão de saída, geralmente da ordem de *Volt*, sendo facilmente medida;
- v_e : tensão diferencial de entrada, da ordem de μVolt , que apresenta grande dificuldade para ser obtida.

Figura 6.8. Tensões necessárias para o cálculo do ganho de malha aberta do amplificador operacional.

Pelo fato da tensão diferencial de entrada, v_e , ser muito pequena, torna-se inviável medi-la diretamente, sendo, portanto, necessário amplificá-la. As figuras 6.9 e 6.10 apresentam a topologia de medida utilizada para a caracterização do ganho de malha aberta do operacional.

Figura 6.9. Testbench utilizado para medida do ganho de malha aberta.

Figura 6.10. Amplificador de Instrumentação (*in-amp*) utilizado para amplificação do sinal diferencial v_e .

A topologia da *figura 6.9* apresenta o ampOp realimentado, com ganho de malha fechada dado pela relação entre os resistores R_1 e R_2 , com inversão de fase. Para que a malha de realimentação não carregue a saída do amplificador, foi utilizado um operacional adicional, o CA3140A, na configuração seguidor de tensão.

A *figura 6.10* apresenta o amplificador de instrumentação, *in-amp*, que será utilizado para amplificar o sinal diferencial v_e do circuito da *figura 6.9*. Foi escolhido este tipo de amplificador, pois sua impedância de entrada é muito grande (entrada MOS), o que contribui para isolar o circuito medido do circuito medidor. Outra característica importante é que ele amplifica tensões diferenciais, o que é necessário para o nosso caso [14] [16]. Vale a pena ressaltar que todos os operacionais utilizados CA3140A tiveram suas tensões de *offset* canceladas através de potenciômetros.

Vamos agora analisar e projetar o *in-amp*. Supondo um ganho para o ampOp fabricado de 80 dBs (resultado proveniente da simulação), e uma excursão de $2 V_{pp}$ na saída, o sinal diferencial na entrada do operacional seria de $0,2 mV_{pp}$, que se encontra abaixo da resolução de grande parte dos equipamentos de medidas. Logo, admitindo um ganho de $500 \frac{V}{V}$ para o *in-amp*, teríamos na sua saída o sinal v_e amplificado para $0,1 V_{pp}$, que pode ser facilmente medido. O ganho do amplificador de instrumentação é dado por [14] [16],

$$\frac{v_{out}}{(v_2 - v_1)} = 2 \cdot \frac{R_1 \cdot R_3}{R \cdot R_2}$$

No lugar de R é utilizado um potenciômetro para que se possa ajustar o ganho com precisão. Ele é ajustado para que o amplificador forneça o ganho de $500 \frac{V}{V}$. A *tabela 6.4* mostra os valores usados.

Tabela 6.4. Valores dos resistores que formam o amplificador de instrumentação.

Resistor	Valor	Unidade
R1	9,1	kΩ
R2	1	kΩ
R3	24	kΩ
R	935	Ω

Uma vez estabelecido o ganho do *in-amp*, devemos caracterizá-lo para obter seu ganho em função da frequência do sinal de entrada. Essa caracterização foi realizada, e o gráfico do ganho do amplificador de instrumentação em função da frequência de entrada é apresentado na *figura 6.11*.

Figura 6.11. Ganho do amplificador de instrumentação em função da frequência do sinal de entrada.

A *tabela 6.5* apresenta os valores medidos do ganho do amplificador de instrumentação. Como o ganho não é constante e varia com a frequência, as medidas amplificadas do sinal v_e devem ser corrigidas através dessa curva. Por exemplo, na frequência de 100 kHz , se $v_{out} = 50\text{ mV}_{pp}$ então $v_e = \frac{v_{out}}{\text{ganho}(f)} = \frac{50m}{353} = 0,14\text{ mV}$, onde o valor de $\text{ganho}(f) = \text{ganho}(100\text{kHz})$ foi retirado da *tabela 6.5*.

Tabela 6.5. Valores medidos para o ganho do *in-amp* em função da frequência.

Frequência (Hz)	Ganho (V/V)
50 – 40k	448 (médio)
45k	438
50k	420,2
60k	410,5
70k	385,3
80k	372
90k	363,3
100k	353
150k	293,3
200k	228
300k	140
400k	87

500k	60,8
800k	28
1M	17,3
1,2M	11,8
1,5M	7,8
2M	4,4
2,5M	2,8
3M	1,9
3,5M	1,3

Um outro problema que surge é o efeito da tensão de *offset* do ampOp nas medições através do *in-amp*. Conforme apresentado na seção 6.1.1, a tensão de *offset* medida se encontra na faixa de 1,7 mV. Essa tensão *diferencial* é amplificada pelo *in-amp*, com ganho de $448 \frac{V}{V}$, alterando o sinal a ser medido na sua saída.

Vale ainda observar que se essa tensão de *offset* aumentar, com a temperatura por exemplo, a saída do *in-amp* poderá inclusive saturar em *VDD* ou *VSS*.

Para contornar esse problema, foi introduzido um capacitor de acoplamento no circuito, e a topologia final utilizada para a caracterização do ampOp é apresentada na figura 6.12. A função do capacitor é desacoplar o sinal *DC* entre a entrada negativa do ampOp e o resistor R_2 . Assim, na saída de R_2 teremos a tensão *DC* de 1,4 V (referência) somado ao sinal *AC* presente na entrada negativa do ampOp, eliminando da medida, portanto, o *offset*. A tensão aplicada ao *in-amp* para avaliar o ganho será agora v_e .

É importante ressaltar que com a medida sendo feita a partir de v_e , não estamos mais apenas com o amplificador, mas sim com o conjunto amplificador e capacitor. O capacitor altera a resposta em frequência do sistema, pois introduz um novo pólo dado por [14],

$$f_p = \frac{1}{2 \cdot \pi \cdot R_1 \cdot C}$$

O circuito passa a apresentar em baixas frequências a característica de um diferenciador. Logo, para que as medidas do ganho sejam úteis para obtermos o ganho *DC* do amplificador, devemos escolher a constante $\frac{1}{2 \cdot \pi \cdot R_1 \cdot C}$ com valor máximo A_v vezes menor do que o primeiro pólo do ampOp [8]. Através das simulações, verifica-se que o primeiro pólo do ampOp está em torno de 350 Hz.

Com um ganho de 80 dBs, temos que,

$$\frac{A_V}{2 \cdot \pi \cdot R_1 \cdot C} > f_{P_1} \Rightarrow R_1 \cdot C > 4,6 \text{ } [\Omega \cdot F] \quad (6.1)$$

Figura 6.12. Capacitor C introduzido para possibilitar a amplificação de v_e , eliminando o *offset* da medida realizada.

Logo, foram escolhidos os componentes mostrados na *tabela 6.6*, o que fornece uma relação $R_1 \cdot C \cong 22 > 4,6$.

Tabela 6.6. Valores escolhidos para os componentes da *figura 6.12*.

Componente	Valor	Unidade
R_1	100	kΩ
R_2	100	kΩ
C	200	μF

A interpretação física deste resultado é a seguinte: ao ser introduzido o capacitor C , os sinais em baixas frequências são bastante atenuados, pois $Z_C = \frac{1}{j\omega C}$. Portanto, o sinal que é efetivamente amplificado pelo ampOp (que aparece entre as entradas positiva e negativa) é bem menor do que o sinal introduzido pela fonte v_{in} . Conforme a frequência do sinal aumenta, a impedância imposta pelo capacitor começa a diminuir, e a transferência do sinal entre os

terminais do capacitor começa a aumentar até o momento em que a impedância do capacitor seja desprezível. Neste instante pode-se determinar o verdadeiro ganho do ampOp, sem influência do pólo introduzido pelo capacitor. É por esta razão que a constante " R_1C " deve satisfazer a relação (6.1), pois quando Z_C for desprezível, é necessário que o sinal ainda não tenha atingido a frequência do primeiro pólo do ampOp. Caso a frequência do sinal já seja maior ou igual à frequência do primeiro pólo do circuito, não conseguiremos observar o ganho DC de malha aberta.

A figura 6.13 apresenta duas curvas obtidas através de simulações. A primeira, chamada A_V , representa o ganho de malha aberta do amplificador sem o capacitor de acoplamento. A segunda, denominada A_{V_dif} , representa o ganho de malha aberta do amplificador com o capacitor de acoplamento. Podemos observar que em baixas frequências a curva A_{V_dif} se aproxima da curva A_V , desde que a relação (6.1) seja respeitada. Isso é muito importante pois a curva que mediremos será A_{V_dif} .

Os valores importantes do gráfico acima se encontram na tabela 6.7.

Figura 6.13. Simulação do módulo da resposta em frequência do amplificador, utilizando um capacitor de 220µF de acoplamento na entrada negativa, conforme a figura 6.12.

Assim, obedecendo a condição (6.1), e fazendo uma varredura em frequência da fonte v_{in} , obtém-se os valores de v_e e v_{out} . O módulo de $\frac{v_{out}}{v_e}$ é

apresentado na *figura 6.14* e é igual ao módulo da resposta em frequência do ampOp mais a influência do pólo causado pelo capacitor de entrada.

Tabela 6.7. Valores retirados da *figura 6.13*, caracterizando o módulo da resposta em frequência do amplificador com capacitor de acoplamento na entrada negativa.

Parâmetro	Valor	Unidade
A_v	81,3	dB
f_{p_1}	381	Hz
GBW	3,3	MHz

Figura 6.14. Módulo da resposta em frequência do circuito da *figura 6.12*.

A tensão v_{in} é um sinal senoidal de amplitude suficiente para que a saída do *in-amp* não sature e se encontre aproximadamente no meio da excursão entre as duas fontes de alimentação. É importante verificar, para cada medida, se essa condição é válida, pois em determinados momentos o sinal na saída do *in-amp* começa a oscilar em direção à V_{DD} ou V_{SS} e é ceifado. Isso algumas vezes é mascarado pelo ruído presente no sinal.

A tabela 6.8 apresenta os principais pontos do gráfico acima.

Tabela 6.8. Medidas retiradas do gráfico da figura 6.14.

Parâmetro	Medida	Unidade
Ganho DC (A_V)	76,8	dB
Primeiro Pólo (f_{p1})	400	Hz
GBW	2,9	MHz

Apenas para verificação dos resultados, vamos calcular a posição do primeiro pólo. De acordo com (2.17),

$$GBW = A_V \cdot f_{p1} \Rightarrow f_{p1} = \frac{GBW}{A_V} \Rightarrow \text{sendo } A_V = 76,8 \text{ dBs} = 6920 \left[\frac{V}{V} \right]$$

$$f_{p1} = \frac{GBW}{A_V} = \frac{2,9M}{6920}$$

$$f_{p1} = 419 \text{ Hz}$$

O resultado mostra que a frequência medida do primeiro pólo (419 Hz) está próxima da frequência simulada (350 Hz), o que ajuda a validar os resultados medidos.

6.2.2 Medida CMRR e PSRR

As medidas de *CMRR* e *PSRR* não foram realizadas pois, de acordo com os resultados de simulação, isso não é possível tanto para frequências baixas com para médias. Apenas como ilustração, e utilizando os valores das tabelas 5.2 e 5.3, o valor de *CMRR* em baixas frequências é 137 dBs. Assim, para ter sinal na saída do ampOp de apenas 1 mV, deveremos ter como entrada um sinal de amplitude maior do que 7.000 V! Fazendo o raciocínio inverso, supondo que a fonte de entrada introduza um sinal de 1V de modo comum, teremos na saída do ampOp um sinal de 0,14 μV, o que torna a medida impraticável. Consideração semelhante se aplica à medida de *PSRR*.

6.3 Caracterização Transiente

6.3.1 Medida do Slew Rate

A figura 6.15 apresenta o *testbench* utilizado para medição do *slew rate* do circuito.

Figura 6.15. Testbench utilizado para medida de *slew rate* e margem de fase

A figura 6.16 ilustra a forma de onda esperada na saída e como deve ser medido o *SR*. Dados do *testbench*:

- $V_{in\ pp}$: 1 V, onda quadrada;
- Frequência: 640 kHz
- $V_{médio}$: 1,4 V.

Figura 6.16. Resposta transiente, ilustrativa, do circuito à um pulso quadrado na entrada.

Cálculo do SR positivo:

$$SR = \frac{\Delta V}{\Delta t} = \frac{185 \text{ mV}}{72 \text{ ns}} = 2,57 \text{ V}/\mu\text{s}$$

Cálculo do SR negativo:

$$SR = \frac{\Delta V}{\Delta t} = \frac{-150 \text{ mV}}{72 \text{ ns}} = -2,08 \text{ V}/\mu\text{s}$$

6.3.2 Medida da Margem de Fase

A margem de fase do circuito deve ser medida através da resposta transiente do ampOp à um degrau na entrada. Porém, diferentemente da caracterização de *slew rate*, onde é importante que o sinal tenha uma “grande” amplitude (da ordem de *Volt*), pois se trata de uma característica de grandes sinais, a caracterização da margem de fase se dá através de um pulso de pequena amplitude na entrada (da ordem de *miliVolt*), de forma que o circuito permaneça operando sob a suposição de pequenos sinais, para que suas características de polarização não se alterem.

Para calcular a margem de fase do circuito será medido o *overshoot* do sinal de saída. Intuitivamente podemos perceber que quanto maior o *overshoot* menor será a margem de fase, pois o sistema, neste caso, tende a oscilar. Entretanto, mais rápida será a resposta do sistema. Por outro lado, quanto menor o *overshoot*, maior será a margem de fase pois o sistema é mais estável. Observemos que com uma margem de fase pequena temos um circuito com respostas mais rápidas.

O mesmo *testbench* utilizado para medida de *slew rate* será utilizado para verificação da margem de fase, apenas modificando a amplitude do sinal de entrada.

Dados do *testbench*:

- $V_{in\ pp}$: 346,1 mV, onda quadrada;
- Frequência: 350,8 kHz
- $V_{médio}$: 1,411 V.

Cálculo do fator de amortecimento ξ [8]:

- Tensão de pico (ΔV_1 na *figura 6.16*) do *overshoot*: 1,501 V;
- Valor final de tensão (ΔV_2 na *figura 6.16*): 1,499 V.

$$\frac{(\text{valor de pico}) - (\text{valor final})}{(\text{valor final})} = e^{\frac{-\pi \cdot \xi}{\sqrt{1-\xi^2}}} \Rightarrow \frac{1,501 - 1,499}{1,499} = e^{\frac{-\pi \cdot \xi}{\sqrt{1-\xi^2}}}$$

$$\xi = 0,9034$$

Cálculo da margem de fase:

$$\Phi_M = \arctan \left(2 \cdot \xi \cdot \frac{1}{\sqrt{4 \cdot \xi^4 + 1 - 2 \cdot \xi^2}} \right)$$

substituindo o valor de ξ calculado,

$$\Phi_M = 73,6^\circ$$

Capítulo 7

Conclusões

Vamos iniciar este capítulo apresentando uma comparação entre os resultados projetados do capítulo 3, os resultados simulados do capítulo 5 e os resultados medidos do capítulo 6. A tabela 7.1 consolida esses dados.

Tabela 7.1. Comparação entre os resultados projetados, simulados e medidos do ampOp.

Parâmetro	Projeto	Simulação	Medida	Unidade
Offset	-----	-----	-1,7	mV
ICMR	-----	[0,0 ; 2,3]	[0,1 ; 2,2]	V
Excursão Saída	-----	[0,06 ; 2,74]	[0,0 ; 2,6]	V
A_v	-----	81,4	76,8	dB
GBW	3,5	3,3	2,9	MHz
f_{p1}	-----	310	419	Hz
MF	60	62	73,6	°
CMRR (B.F.)*	-----	137	-----	dB
CMRR (GBW)	-----	53	-----	dB
PSRR (B.F.)*	-----	118,6	-----	dB
PSRR (GBW)	-----	29,8	-----	dB
Slew Rate (pos.)	2	2,86	2,57	$V/\mu s$
Slew Rate (neg.)**	-2	-1,75	-2,08	$V/\mu s$

* B.F. = Baixas Frequências.

** Admitiu-se, para projeto, que o Slew Rate negativo seria igual, em módulo, ao Slew Rate positivo.

A tabela mostra que os valores medidos estão relativamente próximos dos valores simulados. Obviamente que a comparação desses resultados com os

resultados de projeto devem apresentar uma diferença maior pois, para o projeto, foram utilizadas expressões simplificadas, conforme explicado no decorrer do texto.

Nota-se uma pequena variação entre os ganhos A_V medido e simulado, o que pode ser justificado por duas razões: a dificuldade de se realizar as medidas de ganho com maior precisão e a dependência natural desse parâmetro com as variações inerentes ao processo de fabricação, as variações de temperatura e polarização.

A diferença observada na banda de ganho unitário, GBW , pode ser atribuída às eventuais capacitâncias parasitas existentes no circuito, e ao próprio fato do ganho A_V ser menor do que o ganho simulado.

A margem de fase, MF , apresenta uma variação considerável no sentido de estabilizar ainda mais o circuito, o que pode se justificar pela diminuição de GBW , e pela frequência do segundo pólo praticamente não ter mudado, ou seja, GBW diminuiu proporcionalmente mais do que o segundo pólo.

Já o parâmetro SR (*positivo*) medido se aproxima bastante dos resultados simulados, apresentando uma pequena diminuição de seu valor, o que pode ser justificado, mais uma vez, por capacitâncias parasitas que não foram consideradas durante o projeto. Porém, o SR (*negativo*) medido apresentou um valor maior, em módulo, do que o resultado simulado, o que, apesar de representar uma melhoria na performance do circuito fabricado, não era um resultado esperado. Um ponto importante a ser ressaltado é a diferença existente entre o SR (*positivo*) e o SR (*negativo*). Durante a fase de projeto foi assumido que os dois valores seriam iguais, o que não se observou durante a simulação e as medidas. Uma explicação para essa diferença pode estar na diferença de capacidade de fornecer e absorver corrente das fontes formadas por $M11$ - $M12$ (fornecedora de corrente) e $M7$ - $M8$ (absorvedora de corrente).

Os demais parâmetros, $CMRR$ e $PSRR$, não foram medidos, por razões práticas, sendo apenas simulados. Seus valores, porém, são bastante elevados, o que significa que o circuito apresenta uma boa rejeição tanto à sinais na fonte de alimentação quanto à variações na tensão de modo comum da entrada.

Após o projeto do amplificador *folded cascode* deu-se início à implementação do *software de auxílio ao projeto*, que foi escrito tendo como referência este primeiro projeto do ampOp. Os resultados obtidos através do software eram comparados com os resultados projetados anteriormente, até que os valores de W/L dos transistores fossem relativamente próximos. Concluída esta etapa, o *software* foi utilizado para reprojeter o ampOp de forma a atender novas especificações, como por exemplo

$GBW=20\text{ MHz}$, $MF=80^\circ$, etc., sendo que esses novos resultados foram validados através de simulações. O reprojeto foi realizado seguindo a máquina de estados definida no capítulo 4, valendo a pena ressaltar alguns pontos importantes:

1. Como não há restrição quanto aos tamanhos mínimos de comprimento de canal, ou máximo de largura de canal, alguns resultados de reprojeto forneceram $L < L_{MIN}$, onde L_{MIN} é o menor comprimento de canal permitido na tecnologia. Ou então alguns transistores foram reprojetados com um valor de W bastante elevado, aumentando muito a área ocupada do *chip*;
2. Não foi introduzido no *software* nenhum algoritmo que otimizasse alguma característica do circuito, como consumo máximo, área máxima, etc;
3. Outras formas de reprojetar o ampOp devem ser estudadas e implementadas, de forma a se escolher a que atenda melhor às necessidades do projetista.

Neste trabalho se mostrou viável a implementação de um *software* para projetos de *cores* analógicos. As maiores dificuldades para isso foram identificadas e algumas soluções foram propostas, como por exemplo a utilização do *software* em conjunto com um simulador elétrico, de forma a se extrair parâmetros de pequenos sinais com a precisão necessária; a utilização da técnica de orientação à objetos na implementação deste *software*, de forma a torná-lo modular, flexível, e possibilitando acrescentar novos blocos analógicos. Há também a questão do procedimento utilizado no reprojeto realizado pelo *software*: como dito, é possível escolher procedimentos diferentes para reprojetar um bloco analógico, cada um com suas vantagens e desvantagens. O escolhido neste trabalho tem a vantagem de possibilitar ao projetista um controle maior sobre as variações dos parâmetros do circuito.

Espera-se que futuramente outros projetistas possam dar continuidade à este trabalho, introduzindo novos *cores* analógicos. Assim o tempo de projeto e os erros podem ser minimizados, melhores resultados podem ser obtidos e, também, torna-se possível avaliar rapidamente as características de um determinado *core*, verificando se atende às especificações ou se outra solução é necessária. Em um momento em que as janelas para o lançamento de novos produtos no mercado se tornam cada vez mais estreitas, a utilização de *softwares* para projetos de *cores* analógicos pode permitir que uma empresa chegue ao mercado algumas semanas antes da concorrência, tornando-se líder no seu segmento, o que é a diferença entre sucesso e fracasso.

Referências

- [1] HOGERVORST, R., TERO, J.P., ESCHAUZIER, R.G.H., HUIJSING, J.H., "A Compact Power-Efficient 3V CMOS Rail-to-Rail Input/Output Operational Amplifier for VLSI Cell Libraries", **IEEE Journal of Solid-State Circuits**, v. 29, p. 1505-1512, December, 1994.
- [2] LANGEN, K., HUIJSING J.H., "Compact Low-Voltage Power-Efficient Operational Amplifier Cells for VLSI", **IEEE Journal of Solid-State Circuits**, v. 33, n.10, p. 1482-1496, October, 1998.
- [3] STEYAERT, M., SANSEN, W., HUIJSING J.H., PLASSCHE, R. "Opamp Design towards Maximum Gain-Bandwidth". In: **Analog circuit design. Operational amplifiers, analog to digital converters, analog computer aided design**, 1st ed, Delft: Kluwer Academic Publishers, March 1993. p. 63-85.
- [4] CRAIN, E., PERROTT, M.H., "A numerical Design Approach for High-Speed, Differential, Resistor-Loaded, CMOS Amplifiers". In: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2004, Vancouver, Canada.
- [5] PARDOEN, M., "A Simple and Pretty Accurate MOS Model for Hand Calculations", **Internet**, <http://rfsilicon.com/home/modeling/mos/mosmodel.PDF>, 1999.
- [6] GRAY, P.R., MEYER, R.G., "MOS Operational Amplifier Design - A Tutorial Overview," **IEEE Journal Solid-State Circuits**, v. SC-17, n. 6, p. 969-983, December, 1982.
- [7] CAPELLI, A., "Amplificadores Operacionais Aplicados à Indústria", **Saber Eletrônica**, v. 37, n. 324, p.4-14, Julho, 2001.
- [8] ALLEN, P.E., HOLBERG, D.R., "CMOS Analog Circuit Design", 2nd ed, New York: Oxford University Press, 2002.
- [9] GRAY, P.R., HURST, P.J., LEWIS, S.H., MEYER, R. G., "Analysis and Design of Analog Integrated Circuits", 4th ed, New York: John Wiley & Sons, 2001.

- [10] RAZAVI, B., "Design of Analog CMOS Integrated Circuits", 1st ed, New York: McGraw-Hill, 2001.
- [11] GREGORIAN, R., TEMES, G.C., "Analog Integrated Circuits for Signal Processing", 1st ed, USA: John Wiley & Sons, 1986.
- [12] HASTINGS, A., "The Art of Analog Layout", 1st ed, Prentice Hall, 2000.
- [13] CHANG, J., ABIDI, A.A., VISWANATHAN, C.R., "Flicker Noise in CMOS Transistors from Subthreshold to Strong Inversion at Various Temperatures", **IEEE Transactions on Electron Devices**, v. 41, n. 11, p. 1965-1971, November, 1994.
- [14] SEDRA, A. S., SMITH, K. C., "Microelectronic Circuits", 4TH ed, New York: Oxford University Press, 1998.
- [15] Li, H., "Characterization of a Two-Stage Opamp", **Internet**, www.mrc.uidaho.edu/mrc/people/harry/ee415.
- [16] KESTER, W., JUNG, W. HASTINGS, A., "Section 2-1: Instrumentation Amplifiers". In: **Operational Amplifiers**, National Devices, 2002. p. 2.1 – 2.29.
- [17] PELGROM M., DUINMAJER A., WELBERS A., "Matching properties of MOS transistors", **IEEE J. Solid-State Circuits**, v. 24, n. 5, p. 1433-1439, 1989.
- [18] KINGET P., "Device Mismatch and Tradeoffs in the Design of Analog Circuits", **IEEE J. Solid-State Circuits**, v. 40, n. 6, p. 1212-1224, June 2005.
- [19] AUSTRIAMICROSYSTEMS, "0.35 μm CMOS C35 process parameters", Eng-182, rev. 2.0, March 2003.
- [20] AUSTRIAMICROSYSTEMS, "0.35 μm CMOS C35 Design Rules", Eng-183, rev. 3.0, August 2003.

- [21] AUSTRIAMICROSYSTEMS, “0.35 μm CMOS C35 Matching Parameters”, Eng-228, rev. 1.0, March 2003.
- [22] LACERDA F., “Projeto de um Amplificador Operacional CMOS de Baixa Tensão do tipo Rail-to-Rail”. Campinas: Unicamp, 2001, 147p.

Apêndice A – Rotinas do Software

Nesta seção serão apresentadas as rotinas principais do *software de auxílio ao projeto*. Inicialmente será apresentado o arquivo de cabeçalho (*header*) que define a estrutura do amplificador e os objetos *inputstage*, *biasstage*, etc. que foram apresentados no *capítulo 4*. Depois é apresentada a rotina completa do arquivo *design.c*, que contém a rotina principal do programa e mostra a sequência utilizada para o projeto do ampOp.

DESIGN.H

```
#ifndef DESIGN_H
#define DESIGN_H

typedef struct Amplifier Amplifier;
typedef struct OutputStage OutputStage;
typedef struct FreqCompensationStage FreqCompensationStage;
typedef struct InputStage InputStage;
typedef struct FoldedStage FoldedStage;
typedef struct ABControlStage ABControlStage;
typedef struct CurrentSourcesStage CurrentSourcesStage;
typedef struct BiasStage BiasStage;
typedef struct Transistor Transistor;

struct OutputStage
{
    Transistor *MP;    // transistor PMOS de saída
    Transistor *MN;    // transistor NMOS da saída
    float VG_MN;       // tensão de gate do transistor NMOS
    float VG_MP;       // tensão de gate do transistor PMOS
    float AVout;       // Módulo do ganho do estágio de saída
    float gmo;         // Tanscondutância do estágio de saída

    /* Operações do objeto OutputStage */
    // Projeta os transistores do estágio de saída
    void (*outputStageDesign)(Amplifier *thisAmplifier);
};

struct FreqCompensationStage
{
    float Cc;          // Capacitor de compensação em frequência
    float Rc;          // Resistor de compensação em frequência
    float Zc;          // Zero introduzido pela compensação em
                        // frequência
    float CGS_MN;       // Capacitância parasita no gate do
                        // transistor de saída NMOS
    float CGS_MP;       // Capacitância parasita no gate do
                        // transistor de saída PMOS
    float CP;          // Capacitância Parasita

    /* Operações do objeto FreqCompensationStage */
    // Projeta os componentes do estágio de compensação em
    // frequência;
    void (*freqcompensationStageDesign)(Amplifier *thisAmplifier);
};

struct InputStage
{
    float gmi;         // Transcondutância dos transistores de
                        // entrada
    Transistor *M1;     // Transistor PMOS de entrada
    Transistor *M2;     // Transistor PMOS de entrada
    float Itail;        // Corrente de Polarização do par diferencial
                        // de entrada

    /* Operações do objeto InputStage */
    // Projeta os transistores do Estágio de entrada
    void (*inputStageDesign)(Amplifier *thisAmplifier);
};
```

```

struct FoldedStage
{
    float Ifolded;           // Corrente de polarização dos ramos do
                             // folded;
    Transistor *M5, *M7;     // Transistores dos ramos do folded;
    Transistor *M6, *M8;     // Transistores dos ramos do folded;

    /* Operações do objeto FoldedStage */
    // Projeta os transistores dos ramos do folded cascode
    void (*foldedStageDesign)(Amplifier *thisAmplifier);
};

struct ABControlStage
{
    Transistor *M13; // Transistores do estágio de controle AB
    Transistor *M14; // Transistores do estágio de controle AB
    Transistor *M15; // Transistores do estágio de controle AB
    Transistor *M16; // Transistores do estágio de controle AB

    /* Operações do objeto ABControlStage */
    // Projeta os transistores do controle AB
    void (*abcontrolStageDesign)(Amplifier *thisAmplifier);
};

struct CurrentSourcesStage
{
    Transistor *MP1, *MP2;
    Transistor *MP3, *M3, *M4;
    Transistor *M10, *M9;
    Transistor *M11, *M12;

    /* Operações do objeto CurrentSourcesStage */
    // Projeta os transistores das fontes de corrente do
    // amplificador
    void (*currentsourcesStageDesign)(Amplifier *thisAmplifier);
};

struct BiasStage
{
    Transistor *MP8; // Transistores do estágio de Polarização
    Transistor *MP12; // Transistores do estágio de Polarização
    Transistor *MP13; // Transistores do estágio de Polarização
    Transistor *MP18; // Transistores do estágio de Polarização
    Transistor *MP19; // Transistores do estágio de Polarização
    Transistor *MP10; // Transistores do estágio de Polarização
    Transistor *MP11; // Transistores do estágio de Polarização
    Transistor *MP9; // Transistores do estágio de Polarização
    Transistor *MP4; // Transistores do estágio de Polarização
    Transistor *MP5; // Transistores do estágio de Polarização
    Transistor *MP6; // Transistores do estágio de Polarização
    Transistor *MP7; // Transistores do estágio de Polarização
    Transistor *MP14; // Transistores do estágio de Polarização
    Transistor *MP15; // Transistores do estágio de Polarização
    Transistor *MP16; // Transistores do estágio de Polarização
    Transistor *MP17; // Transistores do estágio de Polarização
    Transistor *MP20; // Transistores do estágio de Polarização
    Transistor *MP21; // Transistores do estágio de Polarização

    /* Operações do objeto BiasStage */
    // Projeta os transistores do estágio de polarização
    void (*biasStageDesign)(Amplifier *thisAmplifier);
};

```

```
};

struct Transistor
{
    float W;    // W do transistor
    float L;    // L do transistor
};

struct Amplifier
{
    float Kp, Kn;    // Fator de ganho dos transistores
    float Vtp, Vtn;    // Tensão de threshold dos transistores
                    // PMOS e NMOS
    float VDD;    // Tensão de alimentação
    float IBIAS;    // Corrente de polarização externa
    float dc_gain;    // ganho em dB
    float gbw;    // GBW
    float phase_margin;    // margem de fase
    float slew_rate;    // slew rate
    float output_current;    // corrente de polarização do estágio
                    // de saída
    float CL;    // Capacitor de carga CL
    float RL;    // Resistência de carga RL
    float UT;    // tensão térmica
    float gbw_full;    // GBW full, calculada através da
                    // expressão completa

    float gds_M7;    // Condutância de M7,extraída do arquivo
                    // de saída da simulação, utilizada para
                    // calcular GBW Full
    float gds_M8;    // Condutância de M8,extraída do arquivo
                    // de saída da simulação, utilizada para
                    // calcular GBW Full
    float gm_M1;    // Transcondutância de M1,extraída do
                    // arquivo de saída da simulação,
                    // utilizada para calcular GBW Full
    float gm_M8;    // Transcondutância de M8,extraída do
                    // arquivo de saída da simulação,
                    // utilizada para calcular GBW Full
    float gm_MP;    // Transcondutância de MP,extraída do
                    // arquivo de saída da simulação,
                    // utilizada para calcular GBW Full
    float gm_MN;    // Transcondutância de MN,extraída do
                    // arquivo de saída da simulação,
                    // utilizada para calcular GBW Full

    float phase_margin_sim;    // Margem de Fase extraída da simulação
                    // do circuito projetado
    float gbw_sim;    // GBW extraída da simulação do
                    // circuito projetado
    float dc_gain_sim;    // Ganho DC extraído da simulação do
                    // circuito projetado

    /* Estágio de Saída */
    OutputStage *output_stage;

    /* Estágio de Compensação em Frequência */
    FreqCompensationStage *freqcompensation_stage;
};
```

```

/* Estágio de Entrada */
InputStage *input_stage;

/* Ramos do Folded Cascode */
FoldedStage *folded_stage;

/* Estágio do Controle AB */
ABControlStage *abcontrol_stage;

/* Fontes de Corrente do Amplificador */
CurrentSourcesStage *currentsources_stage;

/* Estágio de Polarização */
BiasStage *bias_stage;

/* Operações do objeto Amplifier */
// seta o Kp
void (*setKp) (Amplifier *thisAmplifier, float Kp);

// seta o Kn
void (*setKn) (Amplifier *thisAmplifier, float Kn);

// seta o Vtp
void (*setVtp) (Amplifier *thisAmplifier, float Vtp);

// seta o Vtn
void (*setVtn) (Amplifier *thisAmplifier, float Vtn);

// seta dc_gain
void (*setDCGain) (Amplifier *thisAmplifier, float gain);

// seta gbw
void (*setGBW) (Amplifier *thisAmplifier, float gbw);

// seta phase_margin
void (*setPhaseMargin) (Amplifier *thisAmplifier, float
                        phase_margin);

// seta slew_rate
void (*setSlewRate) (Amplifier *thisAmplifier, float
                    slew_rate);

// seta output_current
void (*setOutputCurrent) (Amplifier *thisAmplifier, float
                        output_current);

// seta a capacitância de carga
void (*setCL) (Amplifier *thisAmplifier, float CL);

// seta a resistência de carga
void (*setRL) (Amplifier *thisAmplifier, float RL);

// seta a tensão de alimentação
void (*setVDD) (Amplifier *thisAmplifier, float VDD);

// seta a corrente de polarização externa
void (*setIBIAS) (Amplifier *thisAmplifier, float IBIAS);

// seta a Tensão Térmica
void (*setUT) (Amplifier *thisAmplifier, float UT);

// Calcula GBW Full, utilizando a expressão completa
void (*setGbwFull) (Amplifier *thisAmplifier);

```

```
};

void _setVDD (Amplifier *thisAmplifier, float VDD);
void _setIBIAS (Amplifier *thisAmplifier, float IBIAS);
void _setKp (Amplifier *thisAmplifier, float Kp);
void _setKn (Amplifier *thisAmplifier, float Kn);
void _setVtp (Amplifier *thisAmplifier, float Vtp);
void _setVtn (Amplifier *thisAmplifier, float Vtn);
void _setDCGain (Amplifier *thisAmplifier, float dc_gain);
void _setGBW (Amplifier *thisAmplifier, float gbw);
void _setPhaseMargin (Amplifier *thisAmplifier, float phase_margin);
void _setSlewRate (Amplifier *thisAmplifier, float slew_rate);
void _setOutputCurrent (Amplifier *thisAmplifier, float
                        output_current);
void _setCL (Amplifier *thisAmplifier, float CL);
void _setRL (Amplifier *thisAmplifier, float RL);
void _setUT (Amplifier *thisAmplifier, float UT);
void _setGbwFull (Amplifier *thisAmplifier);

#endif
```

DESIGN.C

```
#include <stdio.h>
#include <stdlib.h>
#include <math.h>
#include "design.h"
#include "parser.h"
#include "outputstage.h"
#include "freqcompensationstage.h"
#include "inputstage.h"
#include "foldedstage.h"
#include "abcontrolstage.h"
#include "currentsourcesstage.h"
#include "biasstage.h"
#include "simulation.h"
#include "designcheck.h"

#define PARAMETER_NMOS "TOX"
#define PARAMETER_PMOS "CDSC"

void _setDCGain(Amplifier *thisAmplifier, float dc_gain)
{
    thisAmplifier->dc_gain = dc_gain;
}

void _setGBW(Amplifier *thisAmplifier, float gbw)
{
    thisAmplifier->gbw = gbw;
}

void _setPhaseMargin(Amplifier *thisAmplifier, float phase_margin)
{
    thisAmplifier->phase_margin = phase_margin;
}

void _setSlewRate(Amplifier *thisAmplifier, float slew_rate)
{
    thisAmplifier->slew_rate = slew_rate ;
}

void _setOutputCurrent(Amplifier *thisAmplifier, float
output_current)
{
    thisAmplifier->output_current = output_current;
}

void _setCL(Amplifier *thisAmplifier, float CL)
{
    thisAmplifier->CL = CL;
}

void _setRL(Amplifier *thisAmplifier, float RL)
{
    thisAmplifier->RL = RL;
}

void _setKp(Amplifier *thisAmplifier, float Kp)
{
    thisAmplifier->Kp = Kp;
}
```

```

void _setKn(Amplifier *thisAmplifier, float Kn)
{
    thisAmplifier->Kn = Kn;
}

void _setVtp(Amplifier *thisAmplifier, float Vtp)
{
    thisAmplifier->Vtp = Vtp;
}

void _setVtn(Amplifier *thisAmplifier, float Vtn)
{
    thisAmplifier->Vtn = Vtn;
}

void _setVDD(Amplifier *thisAmplifier, float VDD)
{
    thisAmplifier->VDD = VDD;
}

void _setUT(Amplifier *thisAmplifier, float UT)
{
    thisAmplifier->UT = UT;
}

void _setIBIAS(Amplifier *thisAmplifier, float IBIAS)
{
    thisAmplifier->IBIAS = IBIAS;
}

void _setGbwFull(Amplifier *thisAmplifier)
{
    float gmo, RL, gmp, gmn, gm1, gm8, gds8, gds7, Cc, Rc;
    float GBW, Avo, AV, ro7, ro8;

    float GBW_p, gds7_p, gds8_p, gm8_p, gmo_p, i;

    FILE *f;

    /* Mapeamento local dos parâmetros utilizados para calcular GBW
                                                                    Full */
    gds7 = thisAmplifier->gds_M7;
    gds8 = thisAmplifier->gds_M8;
    gm1 = thisAmplifier->gm_M1;
    gm8 = thisAmplifier->gm_M8;
    gmp = 60*thisAmplifier->gm_MP;
    gmn = 60*thisAmplifier->gm_MN;
    RL = thisAmplifier->RL;
    Rc = thisAmplifier->freqcompensation_stage->Rc;
    Cc = thisAmplifier->freqcompensation_stage->Cc;

    gmo = gmp + gmn;

    Avo = gmo * RL;

    GBW =
        (Avo*gm1*(gm8+gds8)+gds7*gds8) /
        (2*M_PI*(2*Cc)*((Avo+1)*
        (gm8+gds7+gds8)+(Rc/2)*
        gds7*gds8));

```

```

ro7 = 1/gds7;
ro8 = 1/gds8;

AV = Avo*gm1*ro7*(gm8*ro8+1)/
                                     (Avo*Cc*(gm8*ro8*ro7+ro7+ro8)+
                                     +Cc*(Rc+gm8*ro8*ro7+ro7+ro8)+1);

AV = 20*log10f(AV);

printf("\n GBW Full = %.2f\n",GBW);
printf("\n??????????? GBW COPLETO ??????????\n");
printf("\n AV = %.2f [dB]\n",AV);
printf("\n??????????? AV ??????????\n");

if(!(f = fopen("gbw_analysis.txt","w+")))
{
    printf("\n\nEERRROOO\n\n");
}
gds7_p = gds7/100;
gds8_p = gds8/100;
gm8_p = gm8/100;
gmo_p = gmo/10;
GBW_p = GBW;

for(i=0; i<500; i++)
{
    fprintf(f,"gds7 = %.08f [U]          GBW = %.08f
[MHz]\n",gds7_p*1e6,GBW_p/1e6);
    gds7_p *= 1.1;
    GBW_p = (Avo*gm1*(gm8+gds8)+gds7_p*gds8)/
            (2*M_PI*(2*Cc)*((Avo+1)*(gm8+gds7_p+gds8)
            + (Rc/2)*gds7_p*gds8));
}
GBW_p = GBW;

for(i=0; i<500; i++)
{
    fprintf(f,"gds8 = %.12f [N]          GBW = %.08f
[MHz]\n",gds8_p*1e9, GBW_p/1e6);
    gds8_p *= 1.1;
    GBW_p = (Avo*gm1*(gm8+gds8_p)+gds7*gds8_p)/
            (2*M_PI*(2*Cc)*((Avo+1)*(gm8+gds7+gds8_p)
            + (Rc/2)*gds7*gds8_p));
}
GBW_p = GBW;

for(i=0; i<500; i++)
{
    fprintf(f,"gm8 = %.08f [U]          GBW = %.08f
[MHz]\n",gm8_p*1e6,GBW_p/1e6);
    gm8_p *= 1.1;
    GBW_p = (Avo*gm1*(gm8_p+gds8)+gds7*gds8)/
            (2*M_PI*(2*Cc)*((Avo+1)*(gm8_p+gds7+gds8)
            + (Rc/2)*gds7*gds8));
}
GBW_p = GBW;

for(i=0; i<500; i++)
{
    fprintf(f,"gmo = %.08f [M]          GBW = %.08f
[MHz]\n",gmo_p*1e3,GBW_p/1e6);
    gmo_p *= 1.1;

```

```

        GBW_p = ((gmo_p*RL)*gm1*(gm8+gds8)+gds7*gds8)/
            (2*M_PI*(2*Cc)*((gmo_p*RL)+1)*(gm8+gds7+gds8)
            +(Rc/2)*gds7*gds8));
    }
    fclose(f);
}

void readSpecification(Amplifier *thisAmplifier)
{
    float gain, gbw, slew_rate, phase_margin;
    float output_current, CL, RL;
    float Kp, Kn;
    float VDD, IBIAS;

    printf("Gain Factor PMOS (KP) [uA/V^2]: ");
    scanf("%f",&Kp);
    thisAmplifier->setKp(thisAmplifier, Kp/1e6);

    printf("Gain Factor NMOS (KN) [uA/V^2]: ");
    scanf("%f",&Kn);
    thisAmplifier->setKn(thisAmplifier, Kn/1e6);

    printf("VDD [V]: ");
    scanf("%f",&VDD);
    thisAmplifier->setVDD(thisAmplifier,VDD);

    printf("IBIAS [uA]: ");
    scanf("%f",&IBIAS);
    thisAmplifier->setIBIAS(thisAmplifier,IBIAS*1e-6);

    printf("DC Gain [dB]: ");
    scanf("%f",&gain);
    thisAmplifier->setDCGain(thisAmplifier,gain);

    printf("Unit Gain BandWidth (GBW) [MHz]: ");
    scanf("%f",&gbw);
    thisAmplifier->setGBW(thisAmplifier,gbw*1e6);

    printf("Phase Margin [degrees]: ");
    scanf("%f",&phase_margin);
    thisAmplifier->setPhaseMargin(thisAmplifier,phase_margin);

    printf("Slew Rate [V/us]: ");
    scanf("%f",&slew_rate);
    thisAmplifier->setSlewRate(thisAmplifier,slew_rate);

    printf("Output Current [uA]: ");
    scanf("%f",&output_current);
    thisAmplifier->setOutputCurrent(thisAmplifier,
                                    output_current/1e6);

    printf("Load Capacitance [pF]: ");
    scanf("%f",&CL);
    thisAmplifier->setCL(thisAmplifier,CL/1e12);

    printf("Load Resistence [kOHM]: ");
    scanf("%f",&RL);
    thisAmplifier->setRL(thisAmplifier,RL*1000);

    /* seta a tensão térmica UT */
    thisAmplifier->setUT(thisAmplifier,25*1e-3);
}

```

```

    /* seta as tensões de threshold dos transistores PMOS e NMOS */
    thisAmplifier->setVtp(thisAmplifier, 0.6915);
    thisAmplifier->setVtn(thisAmplifier, 0.4975);
}

void setMethods(Amplifier *thisAmplifier)
{
    /* Mapeamento dos métodos do amplificador */
    thisAmplifier->setDCGain          = _setDCGain;
    thisAmplifier->setGBW              = _setGBW;
    thisAmplifier->setPhaseMargin      = _setPhaseMargin;
    thisAmplifier->setSlewRate         = _setSlewRate;
    thisAmplifier->setOutputCurrent    = _setOutputCurrent;
    thisAmplifier->setCL               = _setCL;
    thisAmplifier->setRL               = _setRL;
    thisAmplifier->setKp               = _setKp;
    thisAmplifier->setKn               = _setKn;
    thisAmplifier->setVtp              = _setVtp;
    thisAmplifier->setVtn              = _setVtn;
    thisAmplifier->setVDD              = _setVDD;
    thisAmplifier->setIBIAS             = _setIBIAS;
    thisAmplifier->setUT               = _setUT;
    thisAmplifier->setGbwFull          = _setGbwFull;

    /* Mapeamento dos métodos de Projeto do Estágio de Saída do
    amplificador */
    thisAmplifier->output_stage->outputStageDesign =
        _outputStageDesign;

    /* Mapeamento dos métodos de Projeto do Estágio de Compensação
    em Frequência */
    thisAmplifier->freqcompensation_stage->
    freqcompensationStageDesign = _freqcompensationStageDesign;

    /* Mapeamento dos métodos de Projeto do Estágio de Entrada */
    thisAmplifier->input_stage->inputStageDesign =
        _inputStageDesign;

    /* Mapeamento dos métodos de Projeto dos Ramos do Amplificador
    Folded Cascode */
    thisAmplifier->folded_stage->foldedStageDesign =
        _foldedStageDesign;

    /* Mapeamento métodos de Projeto do Estágio de Controle AB */
    thisAmplifier->abcontrol_stage->abcontrolStageDesign =
        _abcontrolStageDesign;

    /* Mapeamento dos métodos de Projeto das Fontes de Corrente do
    Amplificador */
    thisAmplifier->currentsources_stage->currentsourcesStageDesign
        = _currentsourcesStageDesign;

    /* Mapeamento métodos de Projeto do Estágio de Polarização */
    thisAmplifier->bias_stage->biasStageDesign = _biasStageDesign;
}

```

```

int main (void)
{
    printf("\nEntrou na main de design\n");

    double vth0n=0, vth0p=0;
    printf("Declarou as vars double\n");

    /* declara um amplificador */
    struct Amplifier *folded_cascode;
    printf("declarou o Amplifier *folded_cascode\n");

    /* Aloca espaco em memória para o amplificador */

    folded_cascode = (Amplifier *)malloc(sizeof(Amplifier));
    printf("Alocou memória para o Amplifier\n");

    folded_cascode->output_stage = (OutputStage
                                    *)malloc(sizeof(OutputStage));
    folded_cascode->output_stage->MP = (Transistor
                                       *)malloc(sizeof(Transistor));
    folded_cascode->output_stage->MN = (Transistor
                                       *)malloc(sizeof(Transistor));
    printf("Alocou memória para o output_stage\n");

    folded_cascode->freqcompensation_stage = (FreqCompensationStage
                                             *)malloc(sizeof(FreqCompensationStage));
    printf("Alocou memória para o freqcompensation_stage\n");

    folded_cascode->input_stage = (InputStage
                                  *)malloc(sizeof(InputStage));
    printf("Alocou memória para o input_stage\n");

    folded_cascode->folded_stage = (FoldedStage
                                  *)malloc(sizeof(FoldedStage));
    printf("Alocou memória para o folded_stage\n");

    folded_cascode->abcontrol_stage = (ABControlStage
                                     *)malloc(sizeof(ABControlStage));

    folded_cascode->abcontrol_stage->M15 = (Transistor
                                           *)malloc(sizeof(Transistor));
    printf("Alocou memória para o abcontrol_stage\n");

    folded_cascode->currentsources_stage = (CurrentSourcesStage
                                           *)malloc(sizeof(CurrentSourcesStage));
    printf("Alocou memória para o currentsources_stage\n");

    folded_cascode->bias_stage = (BiasStage
                                *)malloc(sizeof(BiasStage));
    printf("Alocou memória para o bias_stage\n");

    /* Seta os ponteiros do Objeto Amplifier para funções */
    setMethods(folded_cascode);

    /* Abre o arquivo de modelo dos transistores */
    openFile();

    /* Lê do arquivo de modelo os parâmetros requisitados */
    vth0n = getParameter(PARAMETER_NMOS, "MODN");
}

```

```

vth0p = getParameter(PARAMETER_Pmos, "MODP");

/* Imprime no terminal os parâmetros lidos anteriormente */
printParameter(PARAMETER_Nmos, vth0n, PARAMETER_Pmos, vth0p);

/* Seta valores especificados para o amplificador */
readSpecification(folded_cascode);

/* Projeto do estágio de saída */
folded_cascode->output_stage->
    outputStageDesign(folded_cascode);

/* Projeto do estágio de compensação em frequência */
folded_cascode->freqcompensation_stage->
    freqcompensationStageDesign(folded_cascode);

/* Projeto do estágio de entrada */
folded_cascode->input_stage->inputStageDesign(folded_cascode);

/* Projeto dos ramos do amplificador folded cascode */
folded_cascode->folded_stage->
    foldedStageDesign(folded_cascode);

/* Projeto do estágio de controle AB */
folded_cascode->abcontrol_stage->
    abcontrolStageDesign(folded_cascode);

/* Projeto das fontes de corrente do amplificador */
folded_cascode->currentsources_stage->
    currentsourcesStageDesign(folded_cascode);

/* Projeto do estágio de polarização */
folded_cascode->bias_stage->biasStageDesign(folded_cascode);

/* Cria um arquivo .spi para simulação */
writeSimulationFile(folded_cascode);

/* Cria um arquivo .cir que descreve o tipo de análise a ser
realizada */
writeAnalysisFile(folded_cascode);

/* Chama o simulador Eldo para uma simulação AC do circuito
projetado */
system("eldo output.cir");

/* Lê os parâmetros gds do arquivo de saída do simulador */
folded_cascode->gds_M7 = getGds("M7");
folded_cascode->gds_M8 = getGds("M8");
folded_cascode->gm_M1  = getGm("M1");
folded_cascode->gm_M8  = getGm("M8");
folded_cascode->gm_MP  = getGm("MP_OUT1");
folded_cascode->gm_MN  = getGm("MN_OUT1");

printf("\ngds_M7  = %.12f\n", folded_cascode->gds_M7);
printf("gds_M8   = %.12f\n", folded_cascode->gds_M8);
printf("gm_M1    = %.12f\n", folded_cascode->gm_M1);
printf("gm_M8    = %.12f\n", folded_cascode->gm_M8);
printf("gm_MP    = %.12f\n", folded_cascode->gm_MP);
printf("gm_MN    = %.12f\n", folded_cascode->gm_MN);
printf("gmo      = %.12f\n", folded_cascode->output_stage->
gmo);

```



```

/* Calcula a banda GBW real com os parâmetros extraídos do
arquivo de saída da simulação */
folded_cascode->setGbwFull(folded_cascode);

/* Lê a Margem de Fase e GBW do Arquivo de Saída */
folded_cascode->phase_margin_sim =
    getPhaseMargin("PHASE_MARGIN");
folded_cascode->gbw_sim
    = getPhaseMargin("GBW");

printf("\nPhase Margin (sim) = %f\n", folded_cascode->
    phase_margin_sim);
printf("GBW (sim) = %f\n", folded_cascode->gbw_sim);
printf("fp2 (sim) = %f\n", 60*(folded_cascode->
    gm_MP+folded_cascode->
    gm_MN)/(2*M_PI*30e-12));
printf("gmo (sim) = %f\n", 60*(folded_cascode->
    gm_MP+folded_cascode->
    gm_MN));

/* Verifica se há a necessidade de reprojetar o amp op, e faz o
reprojeto */
designCheck(folded_cascode);

/* Libera a memória alocada para o amplificador */
free(folded_cascode);

return 0;
}

```