Fabián Leonardo Cabrera Riaño

**Projeto de um Sintetizador de Frequência
Multipadrão em Tecnologia CMOS**

Dissertação apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do
Título de Mestre em Ciências.

São Paulo
31 de agosto de 2010

Fabián Leonardo Cabrera Riaño

Projeto de um Sintetizador de Frequência Multipadrão em Tecnologia CMOS

Dissertação apresentada à Escola Politécnica da
Universidade de São Paulo para obtenção do
Título de Mestre em Ciências.

Área de concentração:
Microeletrônica

Orientador:
Prof. Dr. Wilhelmus A. M. Van Noije

São Paulo
31 de agosto de 2010

Ficha Catalográfica

Cabrera Riaño, Fabián Leonardo

Projeto de um Sintetizador de Frequência Multipadrão em Tecnologia CMOS /
Fabián Leonardo Cabrera Riaño - São Paulo, 31 de agosto de 2010.

84 p.

Dissertação (Mestrado) – Escola Politécnica da Universidade de São Paulo.
Engenharia de Sistemas Eletrônicos.

1. Sintetizador de frequência. 2. Multipadrão. 3. Circuitos integrados MOS. I.
Universidade de São Paulo. Escola Politécnica. Engenharia de Sistemas Eletrônicos.
II.t.

*Dedicado a mi madre Carmen Rosa,
a mis hermanos Karina y Yesid,
y a André Luiz.*

Agradecimentos

Ao professor Dr. Wilhelmus Van Noije pela orientação e ajuda na pesquisa desenvolvida. Também ao Dr. João Navarro pelas importantes discussões sobre o projeto e testes do sintetizador de frequência.

Ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) pela bolsa que serviu de suporte econômico para meus estudos de mestrado. Também à Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP) que financiou a fabricação dos circuitos integrados.

Aos amigos do *Grupo de Investigación en Diseño de Circuitos Integrados* (CIDIC) da Colômbia e do Laboratório de Sistemas Integráveis (LSI), especialmente ao Professor Elkim, ao Armando, ao Juan José, ao Sergio, ao Johanny e ao Tiago.

Ao Jair Pereira de Souza do Laboratório de Microeletrônica (LME) pela ajuda com os testes do chip fabricado.

Resumo

Nesta dissertação é apresentado o projeto de um sintetizador de frequência atingindo as especificações dos padrões de comunicação sem-fio GSM e *Bluetooth*. O sintetizador é baseado em um PLL (*Phase Locked Loop*) de arquitetura N-fracionário com modulador $\Sigma\Delta$. No primeiro estágio do projeto do sintetizador é proposto um algoritmo para o plano de frequências, o qual considera a característica multipadrão do sintetizador. O projeto dos blocos que compõem o PLL (VCO, divisores de frequência, modulador $\Sigma\Delta$, PFD e bomba de carga) é apresentado junto com o *layout* e algumas simulações. A programação geométrica é aplicada ao projeto do VCO. Finalmente, é proposta uma estratégia para o projeto do filtro atingindo as especificações do sintetizador de frequência. O circuito projetado foi fabricado no processo CMOS $0,35\mu\text{m}$ da AMS (*Austria Micro Systems*). Todos os componentes do PLL foram integrados no chip incluindo o VCO e o filtro, e a área total foi de $0,9\text{mm}^2$ incluindo os *pads*. O circuito projetado tem um baixo consumo de potência de 14mW usando uma tensão de alimentação de 3V . O ruído de fase medido foi $-114\text{dBc/Hz}@400\text{kHz}$ no caso de GSM ($F_{OUT}=902,6\text{MHz}$) e $-121\text{dBc/Hz}@3\text{MHz}$ no caso de *Bluetooth* ($F_{OUT}=2,44\text{GHz}$). A resposta transiente do PLL quando muda desde o primeiro até o último canal para cada padrão foi testada, o *lock time* medido em GSM foi de $208\mu\text{s}$ e $157\mu\text{s}$ em *Bluetooth*. O objetivo principal do funcionamento multipadrão, que é o uso compartilhado da maioria dos blocos por todos os padrões, foi atingido. As características de desempenho medidas mostram excelente concordância com os valores simulados, indicando o êxito das estratégias usadas no projeto, simulação e teste do sintetizador de frequência. Os resultados foram comparados com outros trabalhos publicados mostrando que o sintetizador projetado neste trabalho tem menor consumo de potência e pequena ocupação de área.

Palavras-chave: Sintetizador de frequência. Multipadrão. Circuitos integrados MOS.

Abstract

This work presents the design of a frequency synthesizer achieving the specifications of the GSM and Bluetooth standards. The frequency synthesizer is based on a PLL (Phase Locked Loop) of N-fractional architecture using a $\Sigma\Delta$ modulator. In the first step of the frequency synthesizer design an algorithm for the frequency plan, considering the multistandard characteristic of the synthesizer, was proposed. The design of the building blocks of the PLL (VCO, frequency dividers, $\Sigma\Delta$ modulator, PFD and charge pump) is presented together with the layout and some simulation results. Geometric programming was applied to the VCO design. Finally, an strategy for the filter design achieving the frequency synthesizer specifications was proposed. The designed synthesizer was fabricated in the $0.35\mu\text{m}$ CMOS process of AMS (Austria Micro Systems). All the PLL components were integrated on-chip including the VCO and the filter, the occupied area was 0.9mm^2 with the pads. The designed circuit has a low power consumption of 14mW using a 3V voltage supply. The phase noise measured for GSM ($F_{OUT}=902.6\text{MHz}$) was $-114\text{dBc/Hz}@400\text{kHz}$ and for Bluetooth ($F_{OUT}=2.44\text{GHz}$) was $-121\text{dBc/Hz}@3\text{MHz}$. The transient response of the PLL when switching from the first to the last channel for each standard was tested, the lock time measured in GSM was $208\mu\text{s}$ and $157\mu\text{s}$ in Bluetooth. The main objective of the multistandard operation sharing most of the blocks between all the standards was achieved. The measured performance characteristics show excellent agreement with the simulated values, implying that the strategies used in the design, simulation and testing of the frequency synthesizer were successful. The results were compared with other published works showing that the synthesizer designed in this work has a lower power consumption and smaller area.

Keywords: Frequency synthesizer. Multistandard. MOS integrated circuits.

Lista de Figuras

1.1	Transceptor com arquitetura genérica [1].	20
1.2	Esquema de transmissão de pacotes em GSM.	22
1.3	Máscara de densidade espectral de ruído para o oscilador local em GSM.	22
1.4	Esquema de transmissão de pacotes em <i>Bluetooth</i>	23
1.5	Máscara de densidade espectral de ruído para o oscilador local em <i>Bluetooth</i>	23
2.1	Esquema básico de um PLL.	25
2.2	Divisão de frequência na realimentação do PLL.	26
2.3	Detector de fase: (a) Senoidal, (b) ideal. (c) Formas de onda para PD típico.	26
2.4	(a) Modelo linearizado do PLL. (b) Implementação do filtro usado no modelo.	27
2.5	PFD e bomba de carga.	28
2.6	Estabilidade do PLL: (a) Implementação típica de um zero estabilizador; (b) Efeito do zero no lugar das raízes do PLL.	29
2.7	Arquitetura N-fracionário.	30
2.8	(a) Filtro passivo de segunda ordem. (b) Modelo linearizado do PLL com filtro de segunda ordem.	31
2.9	Análise de estabilidade do PLL: (a) Lugar das raízes; (b) Magnitude da função de transferência.	32
2.10	Fontes de ruído no PLL.	32
2.11	Efeito dos polos: (a) Na resposta transiente do PLL; (b) No <i>lock time</i>	34
2.12	Arquitetura usada para o divisor de frequência multimódulo.	35
2.13	Algoritmo usado para calcular os módulos de divisão.	36
2.14	Efeitos da variação de B_P : (a) no módulo de divisão, (b) na frequência de referência, (c) no número de bits do modulador, e (d) no módulo do prescaler.	37
2.15	Diagrama de blocos do PLL, resultado do plano de frequências.	38
3.1	O circuito VCO é composto por: (a) núcleo LC complementar, (b) bloco de transcondutância adicional, e, (c) Conjunto de capacitores chaveados.	40

3.2	(a) Indutor quadrado simétrico. (b) Modelo do indutor. (c) Modelo simplificado. .	42
3.3	Diodo varactor diferencial.	44
3.4	Modelo usado por ASITIC para o indutor.	45
3.5	(a) <i>Layout</i> do VCO ($370\mu\text{m} \times 530\mu\text{m}$). (b) Distribuição de componentes no VCO. .	48
3.6	Frequência do VCO vs tensão de controle: (a) GSM1. (b) GSM2. (c) <i>Bluetooth</i> . .	49
3.7	Ruído de fase na saída do VCO: (a) GSM1. (b) GSM2. (c) <i>Bluetooth</i>	49
3.8	(a) Divisor de frequência módulo 2. (b) <i>Balun</i> e <i>Buffer</i>	50
3.9	<i>Layout</i> do divisor de frequência de módulo 2, do <i>balun</i> e do <i>buffer</i> ($130\mu\text{m} \times 85\mu\text{m}$). .	51
3.10	Sinais de saída do VCO (<i>oscn</i>), do divisor de módulo 2 (<i>div2n</i>), do <i>buffer</i> para testes (<i>OUT</i>) e do <i>buffer</i> que gera o relógio (<i>CK</i>): (a) GSM1; (b) GSM2; (c) <i>Bluetooth</i>	51
3.11	(a) Divisor de módulos 8/9/10. (b) Lógica de seleção.	52
3.12	Sinais no divisor 8/9/10 para os quatro valores possíveis de MC_1 e MC_2	53
3.13	(a) <i>Flip-flop</i> com lógica TSPC. (b) <i>Flip-flop</i> com função lógica OR na entrada. .	53
3.14	(a) Divisor de frequência principal e lógica de seleção. (b) Registro de sincronia. .	54
3.15	Sinais MC_1, MC_2 e <i>DIV</i> no divisor de módulo P e lógica de seleção ($1 \sim P$).	54
3.16	<i>Flip-flop</i> estático: (a) Com <i>reset</i> e $D=1$. (b) Sem <i>reset</i>	55
3.17	<i>Layout</i> do divisor de frequência multimódulo ($115\mu\text{m} \times 53\mu\text{m}$).	55
3.18	Divisor da frequência de referência: (a) Esquemático; (b) Formas de onda.	55
3.19	Modulador $\Sigma\Delta$	56
3.20	PFD: (a) Esquemático; (b) <i>Flip-flop</i> usado; (c) <i>Layout</i> ($48\mu\text{m} \times 15\mu\text{m}$).	57
3.21	(a) Diagrama esquemático da bomba de carga. (b) Amplificador usado na bomba de carga do circuito em a. Dimensões dos transistores em μm	58
3.22	<i>Layout</i> da bomba de carga ($80\mu\text{m} \times 60\mu\text{m}$).	59
3.23	(a) Limites na largura de banda do PLL. (b) Variação de parâmetros sobre o valor escolhido.	61
3.24	Filtro implementado.	61
3.25	(a) <i>Layout</i> do chip mostrando os blocos ($970\mu\text{m} \times 930\mu\text{m}$). (b) Fotografia do chip. .	62
4.1	Placa para teste em alumina: (a) Diagrama esquemático; (b) <i>Layout</i> (1 polegada x 1,5 polegadas).	63

4.2	Circuito de proteção de ESD dos <i>pads</i>	64
4.3	(a) Entrada de dados digitais. (b) Bloco <i>Serial-Input Parallel-Output</i> integrado.	65
4.4	(a) Interface de saída de RF. (b) <i>Balun</i> e <i>buffer</i> para a saída de RF.	65
4.5	(a) Interface para medir a tensão de controle do VCO. (b) <i>Buffer</i> para baixa frequência. As dimensões dos transistores estão em μm	66
4.6	Corrente de polarização: (a) do VCO; (b) da bomba de carga.	67
4.7	Polarização do divisor de módulo 2: (a) Configuração na placa de teste; (b) Bloco interno para polarizar o divisor.	67
4.8	Diagrama esquemático usado para as simulações no nível de sistema.	68
4.9	Tensão de controle simulada quando o PLL muda do primeiro ao último canal: (a) em GSM, e (b) em <i>Bluetooth</i>	69
4.10	Fotografia da placa 1.	70
4.11	Fotografia da configuração para os testes no domínio do tempo.	70
4.12	Fotografia da configuração para os testes no domínio da frequência.	71
4.13	Configuração de teste no domínio do tempo.	72
4.14	Saída de RF experimental: (a) No caso de GSM (903,2MHz); (b) No caso de <i>Bluetooth</i> (1,214GHz).	72
4.15	Resposta transiente experimental do PLL: (a) No caso de GSM; (b) No caso de <i>Bluetooth</i>	73
4.16	Configurações de teste: (a) Para medir a frequência de cada canal; (b) Para medir os <i>spurs</i> e o ruído de fase.	73
4.17	Frequência medida (linhas sólidas) e simulada (linhas tracejadas) do VCO para várias configurações do conjunto de capacitores chaveados: (a) em GSM; (b) em <i>Bluetooth</i>	74
4.18	Espectro do sinal RF medido: (a) No caso de GSM; (b) No caso de <i>Bluetooth</i>	75
4.19	Ruído de fase na saída de RF medido (linha sólida) e simulado (linha tracejada), no caso de GSM.	76
4.20	Ruído de fase na saída de RF medido (linha sólida) e simulado (linha tracejada), no caso de <i>Bluetooth</i>	77

Lista de Tabelas

1.1	Resumo das especificações do sintetizador de frequência.	24
2.1	Funções de transferência para as diferentes fontes de ruído no PLL.	33
3.1	Resumo de variáveis no PG para o projeto do VCO.	41
3.2	Resultados para o indutor.	46
3.3	Dimensões e características dos transistores no VCO.	47
3.4	Valores da lógica de seleção.	52
3.5	Codificação da saída do modulador $\Sigma\Delta$ C(1..0).	56
4.1	Valores de tensão e corrente DC medidos e simulados.	71
4.2	Valores experimentais e simulados para o <i>lock time</i>	72
4.3	Resumo de desempenho do sintetizador de frequência.	79
4.4	Comparação dos resultados experimentais com outros trabalhos.	79

Lista de símbolos

$A_1(t)$	Amplitude do sinal $x_1(t)$.
$A_2(t)$	Amplitude do sinal $x_2(t)$.
A_{BC}, B_{BC}	Nós internos na bomba de carga.
A, B, C, D	Constantes da decomposição em frações parciais.
α	Relação entre as larguras de M_{b2} e M_{b1} .
A_{tk}	Amplitude da oscilação em cada faixa de frequência.
$b_1..b_h$	Bits de configuração para o conjunto de capacitores chaveados no VCO.
B_C	Número de bits necessários para representar todos os canais.
B_D	Número de bits do divisor de frequência em seguida do VCO.
b_{dk}	Módulos de divisão em seguida do VCO para obter a frequência de cada faixa.
$\beta_{DN}, \alpha_{DN1/DN2}$	Constantes obtidas no ajuste de curvas para o valor de g_{dsn} .
$\beta_{GN}, \alpha_{GN1/GN2}$	Constantes obtidas no ajuste de curvas da transcondutância.
$\beta_L, \alpha_{L1}.. \alpha_{L4}$	Constantes obtidas no ajuste de curvas para a indutância.
$\beta_R, \alpha_{R1}.. \alpha_{R4}$	Constantes obtidas no ajuste de curvas para a resistência série.
$\beta_S, \alpha_{S1}.. \alpha_{S4}$	Constantes obtidas no ajuste de curvas da frequência de autorressonância.
β_{V1}, α_{V11}	Constantes obtidas no ajuste de curvas da menor capacitância no varactor.
$\beta_{V2}, \alpha_{V21}, \alpha_{V22}$	Constantes do ajuste de curvas para o inverso da capacitância máxima.
$\beta_{V3}, \alpha_{V31}.. \alpha_{V33}$	Constantes do ajuste de curvas para o inverso da capacitância máxima.
b_G	Bit de configuração para o bloco de transcondutância adicional no VCO.
B_m	Número de bits do modulador $\Sigma\Delta$.
B_P	Número de bits do contador principal no divisor multimódulo.
C_1	Capacitor 1 do filtro.
$C_1[n]$	Saída do primeiro estágio do modulador $\Sigma\Delta$.
C_2	Capacitor 2 do filtro.
$C_2[n]$	Saída do segundo estágio do modulador $\Sigma\Delta$.
C_3	Capacitor 3 do filtro.
C	Capacitância equivalente entre os nós $oscn$ e $oscp$ devida ao indutor.
C_{cenk}	Valor central da capacitância equivalente do tanque em cada faixa.
C_{dbn}	Capacitância entre o dreno e o corpo do transistor NMOS.
C_{dsn}	Capacitância entre o dreno e a fonte do transistor NMOS.
C_f	Capacitância usada no filtro de primeira ordem.
C_{fixk}	Capacitância fixa no tanque (independente da tensão de controle) em cada faixa.
C_{gsn}	Capacitância entre a porta e a fonte do transistor NMOS.
χ_n	Fator de segurança para a transcondutância dos transistores NMOS.

χ_p	Fator de segurança para a trancondutância dos transistores PMOS.
χ_s	Fator de segurança para a frequência de autorressonância do indutor.
C_{ik}	Valor da i-ésima capacitância na k-ésima faixa de frequência.
C_{jn}	Capacitância da união p-n por unidade de área.
CK	Sinal de entrada do divisor multimódulo.
$CK1$	Pino para o relógio da interface serial do chip.
C_{maxk}	Maior valor da capacitância equivalente do tanque em cada faixa.
C_{mink}	Menor valor da capacitância equivalente do tanque em cada faixa.
$C[n]$	Sequência digital na saída do modulador .
C_{OX}	Capacitância do óxido entre o indutor e o substrato.
C_{ox}	Capacitância do óxido de porta por unidade de área.
C_{Si}	Capacitância do substrato.
C_{Tk}	Capacitância total no tanque para cada faixa de frequência.
C_{un}	Valor unitário de capacitância no conjunto de capacitores chaveados do VCO.
C_{var}	Capacitância do varactor (Se $V_d=0$).
$D_0..D_2$	Sinais internos do divisor de módulos 8/9/10.
DAT	Pino para a entrada serial de dados digitais ao chip.
d_{avg}	Diâmetro médio do indutor.
DEC	Saída 2 do PFD.
Δf	Variação na frequência de saída do PLL.
$\Delta\phi$	Diferença de fase entre $x_1(t)$ e $x_2(t)$ (se $\omega_1 = \omega_2$).
Δt	Intervalo de tempo em que a corrente passa pelo capacitor C_1 .
ΔV_{ctrl}	Variação na tensão de controle.
$\Delta\omega$	Variação na frequência angular de saída do PLL.
DIV	Sinal de saída do divisor de frequência.
$div2n, div2p$	Saída balanceada do divisor de módulo 2.
$ED_0..ED_{21}$	Bits de configuração do sintetizador de frequência.
$E_{sd}[n]$	Entrada do modulador $\Sigma\Delta$ no modelo de ruído.
$E_{spur}(t)$	Sinal injetada na bomba de carga para modelar o <i>spur</i> de referência.
F	Parte fracionária do módulo de divisão.
$F_0..F_{BD}$	Frequências da saída para cada faixa.
f_{bd}	Menor valor de F_k .
F_{BLUE}	Frequência de saída do PLL usada para <i>Bluetooth</i> .
F_{cenk}	Frequência central de cada faixa.
F_{GSM}	Frequência de saída do PLL usada para GSM.
$f_i(x)$	Função de restrição com forma de igualdade no PG.
F_k	Vetor com as frequências centrais de cada faixa.
F_{maxk}	Frequência máxima de cada faixa.
F_{mink}	Frequência mínima de cada faixa.

f_{o1}	Largura de banda máxima para atingir a especificação de ruído de fase.
f_{o2}, f_{o3}	Largura de banda mínima para atingir a especificação de <i>lock time</i> .
$f_{obj}(x)$	Função objetivo no programa geométrico.
F_{offk}	Frequência de <i>offset</i> na qual é medido o ruído de fase em cada padrão.
F_{REF}	Frequência de referência do PLL.
F_{VCO}	Frequência na saída do VCO.
F_{XTAL}	Frequência do cristal.
γ_n	Fator de ruído para o transistor NMOS.
γ_p	Fator de ruído para o transistor PMOS.
G_C	Transcondutância equivalente entre <i>oscn</i> e <i>oscp</i> devida a R_{Si} , a C_{Si} e a C_{OX} .
g_{dsn}	Transcondutância de saída do transistor NMOS.
G	Transcondutância equivalente no tanque devida a R e a L .
$g_j(x)$	Função de restrição com forma de desigualdade no PG.
g_{mn}	Transcondutância do transistor NMOS.
$GND1..GND5$	Pinos do chip ligados a terra.
G_{Tk}	Transcondutância equivalente às perdas resistivas no tanque para cada faixa.
H	Palavra de 4 bits que escolhe o módulo do divisor multimódulo.
$H_1(f)$	Função de transferência para o ruído do VCO.
$H_2(f)$	Função de transferência para todas as fontes de ruído no PLL exceto o VCO.
h	Número de bits de configuração para o conjunto de capacitores chaveados.
I	Parte inteira do módulo de divisão.
I_{BC}	Magnitude da corrente da bomba de carga.
I_{bias}	Corrente de polarização do VCO.
I_{buf}	Corrente de polarização do <i>buffer</i> para o teste da tensão de controle.
ICP	Pino do chip para a corrente de polarização da bomba de carga.
I_{filtro}	Corrente injetada no filtro.
I_m	Corrente através de cada malha diferencial do VCO.
INC	Saída 1 do PFD.
$I_{RBC}(t)$	Corrente de ruído na bomba de carga.
I_{ref}	Corrente de polarização da bomba de carga.
$I_{ruído}$	Corrente de ruído devida à bomba de carga e ao PFD.
$IVCO$	Pino do chip para a corrente de polarização do VCO.
k	Índice que vai desde 1 até o número de faixas de frequência.
K_B	Constante de <i>Boltzman</i> .
K_{PD}	Ganho do detector de fase.
K_{PFD}	Ganho do PFD.
K_{VCO}	Ganho do VCO.
$L(f)$	Densidade espectral de ruído de fase.
L	Valor de indutância em série.

$LOAD$	Pino para o sinal de carga da interface serial do chip.
L_T	Especificação para o <i>lock time</i> .
m	Ordem do modulador $\Sigma\Delta$.
M_{b1}, M_{b2}	Transistores de polarização do VCO.
MC	Palavra de 2 bits que escolhe o módulo do prescaler.
$\overline{MC_0}$	Sinal para escolher o módulo no divisor de módulos 2/3.
MC_1, MC_2	Sinais para escolher o módulo no divisor de módulos 8/9/10.
m_f	Número de restrições com forma de igualdade no PG.
M_j	Parâmetro de processo do diodo.
M	Módulo de divisão do <i>prescaler</i> no divisor multimódulo.
$M_{n1}..M_{n4}$	Transistores NMOS para compensar as perdas resistivas no VCO.
$M_{p1}..M_{p4}$	Transistores PMOS para compensar as perdas resistivas no VCO.
$M_{s1}..M_{s3}$	Transistores usados para chavear o bloco de transcondutância adicional.
N	Módulo de divisão total.
$N1, N2$	Nós no espelho de corrente da bomba de carga.
nc	Número de capacitâncias associadas ao tanque excluindo o varactor.
n_{fx}	Número de faixas de frequência aplicadas no sintetizador.
n_{ind}	Número de espiras do indutor.
N_{maxk}	Vetor com os valores de divisão máximos de cada faixa.
N_{mink}	Vetor com os valores de divisão mínimos de cada faixa.
$OSC1/2$	Pinos do chip para o oscilador de cristal.
$oscn_b, oscp_b$	Entrada balanceada do divisor de módulo 2.
$oscn, oscp$	Saída balanceada do VCO.
OUT	Pino para testar o sinal RF.
$\bar{V}_{PD}(t)$	Valor médio da saída do comparador de fase.
P	Módulo de divisão principal no divisor multimódulo.
$P_0..P_2$	Sinais internos do contador de módulo P.
P_B	Potencial de união no diodo.
p_g	Número de restrições com forma de desigualdade no PG.
ϕ_e	Erro de fase no PLL.
$\Phi_{JIT}[n]$	Ruído injetado pelo divisor de frequência e pelo sinal de referência.
$\Phi_n[n]$	Saída do modulador $\Sigma\Delta$ no modelo de ruído.
Φ_{REF}	Fase do sinal de referência do PLL.
$\Phi_{RVCO}(t)$	Ruído de fase intrínseco do VCO.
Φ_{VCO}	Fase do sinal na saída do VCO.
$P_{Nespeck}$	Especificação de ruído de fase para cada padrão.
Q_{c1}	Carga acumulada no capacitor C_1 .
Q_o	Relação entre a parte imaginária e a parte real dos polos complexos no PLL.
r_{0k}	Vetor com a distância entre canais para cada faixa.

R_1	Resistor 1 do filtro.
R_2	Resistor 2 do filtro.
$C_{A1..A10}$	Capacitores usados na placa de teste.
$R_{A1..A9}$	Resistores usados na placa de teste.
REF	Sinal de referência do PLL.
R_f	Resistência usada no filtro de primeira ordem.
R	Resistência em série do metal usado no indutor.
R_{Si}	Resistência do substrato.
R_{un}	Valor unitário de resistência no conjunto de capacitores chaveados do VCO.
R_{VCO}	Ruído de fase medido na frequência de <i>offset</i> F_V .
$S_0..S_2$	Sinais internos no divisor de multimódulo.
S_{BF}	Densidade espectral de ruído devido ao PFD e a bomba de carga.
S_{ind}	Separação entre as espiras do indutor.
$S_{MOD}(f)$	Densidade espectral de ruído devido ao modulador $\Sigma\Delta$.
$S_{PLL}(f)$	Densidade espectral de ruído de fase na saída do PLL.
S_R	Bit para seleção da frequência de referência.
SRF_k	Frequência de autorressonância estimada para cada faixa.
$S_{VCO}(f)$	Densidade espectral de ruído devido ao VCO.
tol	Tolerância no valor da frequência.
T_R	Período do sinal de referência.
T_s	<i>Lock time</i> .
T	Temperatura.
$VB2$	Pino do chip para a tensão de polarização do divisor de módulo 2.
V_{b2}	Tensão de polarização do divisor de módulo 2.
V_{BC}	Tensão na saída bomba de carga.
V_{c1}	Tensão no capacitor C_1 .
$VCTL$	Pino para testar a tensão de controle do VCO.
V_{ctrl}	Tensão de controle do VCO.
V_d	Tensão entre os terminais do diodo.
V_{dd}	Tensão de alimentação.
$VDD1..VDD4$	Pinos para a tensão de alimentação no chip.
V_{fonte}	Tensão mínima na saída da fonte de corrente.
V_{ovn}	Tensão de <i>overlap</i> dos transistores NMOS.
$V_{PD}(t)$	Saída do comparador de fase.
v_s	Nó onde é injetada a corrente de polarização do VCO.
V_{tn}	Tensão de limiar dos transistores NMOS.
V_{tp}	Tensão de limiar dos transistores PMOS.
ω_1	Frequência do sinal $x_1(t)$.
ω_2	Frequência do sinal $x_2(t)$.

ω_{cp}	Frequência angular do polo real de malha fechada no PLL.
ω_{fr}	Frequência angular na saída do VCO quando V_{ctrl} é '0'.
w_{ind}	Largura de cada espira no indutor.
w_n	Largura de $M_{n1/2}$.
w_{nt}	Largura de $M_{n1/2} + M_{n3/4}$.
ω_o	Magnitude dos polos complexos de malha fechada no PLL.
ω_p	Frequência angular do polo no filtro de segunda ordem.
w_p	Largura de $M_{p1/2}$.
w_{pt}	Largura de $M_{p1/2} + M_{p3/4}$.
w_{un}	Valor unitário da largura dos transistores no conjunto de capacitores chaveados.
ω_{VCO}	Frequência angular na saída do VCO.
ω_z	Frequência angular do zero no filtro de segunda ordem.
$x_1(t)$	Sinal de entrada ao comparador de fase 1.
$x_2(t)$	Sinal de entrada ao comparador de fase 2.
$Z(f)$	Função de transferência do filtro no modelo de ruído.

Sumário

1	Introdução	20
1.1	Motivação	20
1.2	Objetivos	21
1.3	Especificações	21
1.3.1	GSM	21
1.3.2	<i>Bluetooth</i>	22
1.4	Organização do documento	23
2	Projeto no nível de sistema	25
2.1	Conceitos básicos sobre PLL	25
2.2	Análise da arquitetura	30
2.2.1	Estabilidade	31
2.2.2	Ruído de fase	32
2.2.3	<i>Lock time</i>	33
2.3	Plano de frequências	35
3	Projeto dos blocos	39
3.1	Oscilador controlado por tensão	39
3.1.1	Programa Geométrico	40
3.1.2	Implementação	45
3.1.3	Simulações	48
3.2	Divisores de frequência	48
3.2.1	Divisor de módulo 2	48
3.2.2	Divisor multimódulo	51
3.2.3	Divisor da frequência de referência	55

3.3	Modulador $\Sigma\Delta$	56
3.4	Detector de Fase e Frequência	57
3.5	Bomba de carga	57
3.6	Filtro	58
3.6.1	Máxima largura de banda	59
3.6.2	Mínima largura de banda	60
4	Resultados experimentais	63
4.1	Componentes usados nos testes	63
4.1.1	Placa em alumina	63
4.1.2	Circuito de proteção de ESD (Descargas Eletroestáticas)	64
4.1.3	Entradas digitais	64
4.1.4	Interfaces de saída	65
4.1.5	Polarização	66
4.2	Simulações	67
4.3	Testes	69
4.3.1	Testes da placa 1	69
4.4	Resumo dos resultados	77
5	Conclusões e recomendações	80
5.1	Conclusões	80
5.2	Recomendações para trabalhos futuros	81

1 Introdução

1.1 Motivação

A necessidade de implementar circuitos eletrônicos cada vez mais complexos tem estimulado o crescente desenvolvimento dos circuitos integrados. Na atualidade, a tendência é que todos os componentes de um sistema eletrônico sejam integrados no mesmo chip. Nesse sentido, um desafio assumido pelos projetistas de equipamentos de comunicação sem-fio é integrar os blocos de radiofrequência (RF) com os blocos de processamento digital. Os circuitos RF foram fabricados inicialmente com tecnologias de melhor desempenho em altas frequências (Bipolar, GaAs e BiCMOS), enquanto a tecnologia CMOS tem sido preferida para os circuitos digitais, devido ao baixo consumo de potência, baixo custo e alta capacidade de integração. No entanto, por causa do contínuo aumento na frequência de operação dos dispositivos MOS, a tecnologia CMOS é uma solução para integrar circuitos RF com circuitos digitais.

Nas comunicações sem-fio são usados sistemas de transmissão e recepção (transceptores) que servem como interface entre o usuário e o meio de comunicação. Na figura 1.1 é mostrado um transceptor com arquitetura genérica [1], no qual está ressaltado o sintetizador de frequência. A função do sintetizador de frequência é gerar um sinal de oscilador local com frequência única e estável, que serve para deslocar o sinal RF para baixas frequências, no caso do receptor, e deslocar o sinal de baixa frequência para RF, no transmissor. Em ambos os casos, o ruído de fase do sinal de

Figura 1.1: Transceptor com arquitetura genérica [1].

oscilador local é transferido como ruído ao sinal de saída do misturador, portanto o sintetizador de frequência é um bloco crítico no desempenho de ruído do transceptor. Por outro lado, o consumo de potência e a ocupação de área do sintetizador são significativos dentro do transceptor, portanto, devem ser otimizados para ter portabilidade e baixo custo.

Outra tendência no desenvolvimento de sistemas de comunicação é o uso de várias faixas de frequência no mesmo dispositivo. De acordo com esta tendência, é importante o projeto de sintetizadores de frequência multipadrão [2–7], nos quais a maior parte dos blocos deve ser compartilhada entre os padrões de comunicação usados, visando diminuir o consumo de potência e a ocupação de área.

Considerando o exposto anteriormente, este trabalho mostra o projeto de um sintetizador de frequência que pode ser usado nos padrões de comunicação sem-fio GSM-900 e *Bluetooth*. O sintetizador de frequência é baseado em um PLL (*Phase Locked Loop*) N-fracionário com modulador $\Sigma\Delta$ e foi fabricado em um processo CMOS 0,35 μm , 4 metais e 2 *Si-poli*.

1.2 Objetivos

- Projetar um sintetizador de frequência em tecnologia CMOS, considerando as especificações dadas pelos padrões de comunicação sem-fio GSM a 900MHz e *Bluetooth* a 2,4GHz.
- Fazer o *layout* do sintetizador de frequência projetado.
- Verificar o desempenho do circuito através de simulação.
- Fabricar o circuito projetado e fazer testes experimentais.

1.3 Especificações

1.3.1 GSM

O Sistema Global para comunicações Móveis (GSM) é um sistema de comunicação celular digital. O GSM tem duas faixas de frequência de 25 MHz, uma para transmissão de dados desde a estação base até a estação móvel (890-915 MHz) e outra para o processo inverso (935-960 MHz). Para o acesso múltiplo é usado TDMA (*Time Division Multiple Acces*) dentro de uma estrutura FDMA (*Frequency Division Multiple Acces*). Com relação a FDMA, cada uma das faixas é dividida em 124 canais separados 200kHz entre si [8]. O uso de TDMA consiste na transferência de pacotes de 120ms, denominados *multiframe*s devido a que cada pacote contém 26 *frames*, cada *frame* contém 8 unidades de tempo de 577 μs de duração denominadas *bursts*, sendo transmitidos 156 bits em cada *burst*. O anterior é ilustrado na figura 1.2.

A rapidez com que o sintetizador deve mudar de canal e a precisão em frequência podem ser deduzidas da especificação GSM 05.10 [9]. Segundo esta especificação a precisão em frequência

Figura 1.2: Esquema de transmissão de pacotes em GSM.

deve ser de 0,1 ppm. A mudança de frequência acontece entre *multiframes* consecutivos. Os *multiframes* são transmitidos com uma separação em tempo equivalente a 1,5 *bursts*, isto é, $1,5(577\mu s) = 865\mu s$. A especificação de ruído de fase é mostrada na figura 1.3 [10]. $L(f)$ é a densidade espectral do ruído de fase medida a diferentes frequências de *offset* com relação à portadora.

Figura 1.3: Máscara de densidade espectral de ruído de fase para o oscilador local em GSM.

1.3.2 Bluetooth

O *Bluetooth* é um padrão de comunicação sem-fio de curto alcance, criado pelo grupo SIG [11]. *Bluetooth* opera na faixa de frequências não licenciada *ISM* (*Industrial, Scientific and Medical*) entre 2,4GHz e 2,48GHz e usa a técnica denominada espectro disperso por saltos de frequência (FHSS), a qual consiste em mudar de canal cada vez que é transmitido um pacote. O tempo de transmissão é dividido em intervalos de 625μs, denominados *slots*. Um pacote pode ocupar desde 1 até 5 *slots*. No caso máximo de 5 *slots*, pode-se transmitir 2871 bits (72 bits de código de acesso, 54 bits de cabeceira e 2745 bits de dados), cada bit tem uma duração de 1μs porque a taxa

de símbolos é de 1Mbps. Dessa forma, o sintetizador tem $5(625\mu s)-2871(1\mu s)$ para mudar de um canal a outro, portanto o tempo de estabelecimento do sintetizador deve ser menor que $254\mu s$. O formato de transmissão dos pacotes em *Bluetooth* é mostrado na figura 1.4, e a máscara de ruído calculada a partir das especificações *Bluetooth* é apresentada na figura 1.5.

Figura 1.4: Esquema de transmissão de pacotes em *Bluetooth*.

Figura 1.5: Máscara de densidade espectral de ruído para o oscilador local em *Bluetooth*.

Para concluir esta seção, na tabela 1.1 mostra-se um resumo de especificações do sintetizador de frequência.

1.4 Organização do documento

O capítulo 1 apresentou a importância do sintetizador de frequência dentro de um transceptor, também foram expostos os objetivos deste trabalho de mestrado e as especificações que se espera atingir.

No capítulo 2 são resumidos os conceitos básicos sobre o PLL e é analisada a arquitetura N-fracionário que será usada no projeto do sintetizador multipadrão. Após de estabelecer o

Tabela 1.1: Resumo das especificações do sintetizador de frequência.

	GSM		<i>Bluetooth</i>
	Base	Móvel	
Faixa de frequências	890MHz - 915MHz	935MHz - 960MHz	2402MHz - 2480MHz
Número de canais	124	124	79
Separação entre canais	200kHz	200kHz	1MHz
Tolerância em frequência	90Hz	90Hz	75kHz
<i>Lock time</i>	865 μ s	865 μ s	254 μ s
Ruído de fase	-113 dBc/Hz @ 400kHz	-113 dBc/Hz @ 400kHz	-121 dBc/Hz @ 3MHz

compromiso entre as especificações de projeto, é mostrado o plano de frequências como primeiro passo da estratégia de projeto.

O capítulo 3 apresenta o projeto de cada bloco que compõe o sintetizador de frequência: o VCO projetado com programação geométrica, os divisores de frequência, o modulador $\Sigma\Delta$, o detector de fase, a bomba de carga e o filtro. Nesse capítulo também é mostrada a estimativa de desempenho de alguns blocos obtida em simulação, assim como as considerações adotadas para fazer o *layout*.

O capítulo 4 mostra como foi feita a preparação para os testes e também expõe os resultados obtidos nos testes. Os problemas encontrados no teste e os objetivos atingidos são discutidos também nesse capítulo. Um resumo de desempenho do sintetizador de frequência é apresentado e os resultados são comparados com outros trabalhos, mostrando que além de cumprir com as especificações de ruído de fase e *lock time* o sintetizador de frequência multipadrão teve um baixo consumo de potência e uma baixa ocupação de área.

Finalmente, no capítulo 5 são apresentadas as conclusões sobre o trabalho feito e as recomendações para futuros trabalhos.

2 Projeto no nível de sistema

O projeto do sintetizador de frequências foi dividido em três estágios: elaboração do plano de frequências, projeto dos blocos e projeto do filtro. Neste capítulo é apresentada a arquitetura usada para o sintetizador e também é feita uma análise resumida das características desta arquitetura que devem ser consideradas durante todo o processo de projeto. Finalmente, é mostrada a estratégia usada para desenvolver o plano de frequências.

2.1 Conceitos básicos sobre PLL

Os sintetizadores de frequência são implementados tipicamente com PLL. A utilização dos PLL para esta função nasce da necessidade de combinar a pureza espectral dos osciladores de cristal com as altas frequências atingidas pelos osciladores LC. Um PLL é um sistema realimentado negativamente com a fase como variável a controlar, ao ajustar a fase também é ajustada a frequência. Na figura 2.1 é mostrado o diagrama básico de um PLL. A fase do sinal na saída do VCO é comparada com a fase do sinal de referência, como resultado se tem o sinal de erro que depois é filtrado para gerar a tensão necessária para controlar o VCO.

Segundo a figura 2.1 a frequência do VCO é ajustada para ser igual à frequência do cristal. No entanto, uma das vantagens do PLL é que é possível multiplicar a frequência de entrada colocando um divisor de frequência entre a saída do VCO e a entrada do comparador como mostrado na figura 2.2. Com o uso do divisor de módulo N , a frequência de referência é igual a $F_{REF} = F_{VCO}/N$, então a frequência de saída é $F_{VCO} = NF_{REF}$. Outra vantagem dessa configuração é que a frequência de saída pode ser escolhida variando o módulo de divisão N .

O PLL pode ser classificado como N-inteiro ou N-fracionário. No caso N-inteiro a distância entre canais é múltiplo inteiro da frequência de referência, o qual limita o projeto porque a frequência de referência tem que ser a maior possível para diminuir o ruído de fase na saída do

Figura 2.1: Esquema básico de um PLL.

Figura 2.2: Divisão de frequência na realimentação do PLL.

Figura 2.3: Detector de fase: (a) Senoidal, (b) ideal. (c) Formas de onda para PD típico.

PLL. Por outro lado nos PLL N-fracionário não existe o mesmo compromisso entre a frequência de referência e a distância entre canais porque o valor de N pode mudar em passos fracionários.

Sobre a implementação do comparador de fase podem ser definidos dois tipos de PLL, o primeiro que usa detector de fase e outro que usa PFD (Detector de Fase e Frequência) e bomba de carga. O filtro é diferente nos dois casos, o qual leva a características em tempo e frequência diferentes. Em seguida são explicadas as principais características de cada tipo de PLL.

2.1.0.1 PLL com Detector de Fase

Detector de Fase - O detector de fase pode ser implementado com um misturador. Se os sinais de entrada no misturador são $x_1(t) = A_1 \cos(\omega_1 t)$ e $x_2(t) = A_2 \cos(\omega_2 t + \Delta\phi)$, onde A_1 e A_2 são as amplitudes, ω_1 e ω_2 são as frequências angulares e $\Delta\phi$ é a diferença de fase (se $\omega_1 = \omega_2$) entre x_1 e x_2 ; então a saída do misturador é aquela da equação 2.1 onde aparecem duas componentes: a primeira está em frequências altas devido a que é a soma das duas frequências de entrada, e a segunda corresponde à subtração entre as duas frequências. As frequências altas ($\omega_1 + \omega_2$) serão desprezadas pois serão filtradas. Assim, nos interessa a diferença ($\omega_1 - \omega_2$). Se $\omega_1 = \omega_2$ o valor médio de $V_{PD}(t)$ é $(A_1 A_2 \cos \Delta\phi)/2$; supondo que $\Delta\phi$ tem valores entorno de $-\pi/2$ a função $\cos \Delta\phi \approx \Delta\phi + \pi/2$, então $\bar{V}_{PD}(t) \approx K_{PD}(\Delta\phi + \pi/2)$ onde $K_{PD} = A_1 A_2/2$ é o ganho do detector em V/rad. Na figura 2.3a é mostrado o valor médio de $V_{PD}(t)$ quando $\omega_1 = \omega_2$. Para

Figura 2.4: (a) Modelo linearizado do PLL. (b) Implementação do filtro usado no modelo.

erros de fase pequenos a saída do misturador é proporcional à diferença de fase entre as entradas, parecido ao comportamento ideal mostrado na figura 2.3b. A figura 2.3c apresenta as formas de onda do detector de fase quando as entradas são sinais quadrados.

$$V_{PD} = A_1 \cos(\omega_1 t) \cdot A_2 \cos(\omega_2 t + \Delta\phi) = \frac{A_1 A_2}{2} \cos[(\omega_1 + \omega_2)t + \Delta\phi] + \frac{A_1 A_2}{2} \cos[(\omega_1 - \omega_2)t - \Delta\phi] \quad (2.1)$$

onde V_{PD} é a saída do comparador de fase, $x_1(t)$ é o sinal de entrada (REF) ao comparador de fase, $A_1(t)$ é a amplitude do sinal $x_1(t)$, ω_1 é a frequência do sinal $x_1(t)$, $x_2(t)$ é o sinal de entrada (DIV) ao comparador de fase, $A_2(t)$ é a amplitude do sinal $x_2(t)$, ω_2 é a frequência do sinal $x_2(t)$, e $\Delta\phi$ é a diferença de fase entre $x_1(t)$ e $x_2(t)$ (se $\omega_1 = \omega_2$).

Filtro Passa-baixas - Como foi explicado anteriormente, a informação na saída do detector de fase está em baixas frequências, então a função do filtro é eliminar as componentes de alta frequência geradas pelo detector mantendo a tensão DC que faz o VCO oscilar na frequência desejada. No entanto, se a diferença entre as frequências de entrada é maior que a largura de banda do filtro, o PLL não consegue ajustar a frequência do VCO. Portanto a faixa de captura desse tipo de PLL está limitada pela largura de banda do filtro.

VCO - Um VCO ideal está caracterizado pela equação $\omega_{VCO} = \omega_{fr} + K_{VCO} V_{ctrl}$, onde ω_{fr} é a frequência de oscilação quando a tensão de controle é igual a '0', K_{VCO} é o ganho do VCO em Hz/V e V_{ctrl} é a tensão de controle. O VCO pode ser visto como um sistema linear onde a fase é a saída e a tensão de controle é a entrada. A fase está dada por $\Phi_{VCO} = K_{VCO} \int V_{ctrl} dt$, portanto a função de transferência é: $\Phi_{VCO}(s)/V_{ctrl}(s) = K_{VCO}/s$.

Comportamento Dinâmico do PLL - Embora o PLL seja um sistema altamente não-linear, seu comportamento pode ser linearizado para pequenas mudanças de sinal como mostrado na figura 2.4a. O filtro usado é mostrado na figura 2.4b; a função de transferência total baseada nesse modelo é apresentada na equação 2.2.

$$\frac{\Phi_{VCO}(s)}{\Phi_{REF}(s)} = \frac{K_{PD} K_{VCO}}{R_f C_f s^2 + s + K_{PD} K_{VCO}} \quad (2.2)$$

A equação 2.2 corresponde à função de transferência de um sistema de segunda ordem. Quando a frequência de entrada varia instantaneamente uma quantidade igual a $\Delta\omega$ na forma de degrau, a

Figura 2.5: PFD e bomba de carga.

fase varia em forma de rampa $\Delta\omega/s^2$. Pode-se calcular a função de erro no domínio de s usando a equação 2.4. Segundo o teorema do valor final, o erro de fase em estado estável é expresso na equação 2.4 [1].

$$\phi_e(s) = \left(\frac{s(R_f C_f s + 1)}{R_f C_f s^2 + s + K_{PD} K_{VCO}} \right) \frac{\Delta\omega}{s^2} = \frac{\Delta\omega(R_f C_f s + 1)}{s(R_f C_f s^2 + s + K_{PD} K_{VCO})} \quad (2.3)$$

$$\phi_e(t)|_{t \rightarrow \infty} = \lim_{s \rightarrow 0} s\phi_e(s) = \frac{\Delta\omega}{K_{PD} K_{VCO}} \quad (2.4)$$

onde ϕ_e é o erro de fase, $\Delta\omega$ é a diferença entre a frequência final e a frequência inicial do PLL, K_{PD} é o ganho do detector de fase e K_{VCO} é o ganho do VCO.

Conforme à equação 2.4 o erro de fase na resposta do PLL ao degrau é $\Delta\omega/(K_{PD} K_{VCO})$. O fato do erro ser diferente de ‘0’ em estado estável é uma característica não desejada. Uma modificação ao PLL que soluciona esse problema é o uso de PFD e bomba de carga no lugar do detector de fase.

2.1.0.2 PLL com PFD e bomba de carga

Neste tipo de PLL a faixa de captura não depende da largura de banda do filtro e o erro em estado estável é idealmente ‘0’. Um PFD é um sistema tri-estado com lógica sequencial que detecta a diferença de fase entre suas duas entradas, também atua como discriminador de frequência. O PFD gera duas saídas (INC e DEC) como resposta à comparação das entradas. Na figura 2.5 é mostrado o diagrama geral do PFD e a bomba de carga junto com as formas de onda correspondentes. As saídas do PFD normalmente estão em ‘0’; quando uma borda de subida acontece primeiro no sinal REF, a saída INC muda para um nível lógico ‘1’ e mantém esse valor até a borda de subida do sinal DIV. No caso contrário, quando o sinal DIV muda para ‘1’ antes que o sinal REF, a saída DEC muda para ‘1’ permanecendo nesse valor até a borda de subida do sinal REF. Idealmente os dois sinais de saída não são ‘1’ ao mesmo tempo. Como resultado, nas saídas o tempo ativo do pulso é proporcional à diferença de fase entre REF e DIV.

A estrutura básica da bomba de carga tem duas fontes de corrente chaveadas que injetam, extraem ou mantém carga em um capacitor (C_1) como mostrado na figura 2.5. Quando os sinais

Figura 2.6: Estabilidade do PLL: (a) Implementação típica de um zero estabilizador; (b) Efeito do zero no lugar das raízes do PLL.

de entrada estão em ‘0’ não circula corrente por (C_1) e a tensão no capacitor é constante. Se o sinal INC muda para ‘1’ é ativada a chave superior fazendo com que a corrente I_{BC} passe por C_1 , injetando uma quantidade de carga proporcional ao tempo em que o sinal estiver ativo, o qual causa um aumento proporcional na tensão de C_1 como indicado na equação 2.5, onde ΔQ_{c1} é o aumento na carga de C_1 . No caso contrário, se for ativado o sinal DEC então a chave inferior conduz e subtrai carga de C_1 diminuindo a tensão V_{ctrl} .

$$\Delta V_{ctrl} = \frac{\Delta Q_{c1}}{C_1} = \frac{I_{BC} \Delta t}{C_1} \quad (2.5)$$

onde ΔV_{ctrl} é a variação na tensão de controle, ΔQ_{c1} é a quantidade de carga injetada ou extraída do capacitor C_1 , I_{BC} é a corrente da bomba de carga e Δt é o tempo em que a bomba de carga é ativada.

O PFD, a bomba de carga e o capacitor podem ser modelados com a função de transferência $V_{c1}(s)/\Phi_e(s) = K_{PFD}/s$ onde V_{c1} é a tensão no capacitor C_1 e $K_{PFD} = I_{BC}/2\pi C_1$ é o ganho do PFD. A função de transferência de malha fechada no PLL pode ser escrita como:

$$\frac{\Phi_{VCO}(s)}{\Phi_{REF}(s)} = \frac{K_{PFD}/s \cdot K_{VCO}/s}{1 + K_{PFD}/s \cdot K_{VCO}/s} = \frac{K_{PFD} K_{VCO}}{s^2 + K_{PFD} K_{VCO}} \quad (2.6)$$

A equação 2.6 tem dois polos imaginários em $\omega = \pm j\sqrt{K_{PFD} K_{VCO}}$ que fazem o PLL instável, portanto deve ser colocado um zero na função de transferência; a forma mais simples é colocando uma resistência em série com C_1 como é mostrado na figura 2.6a. O efeito do zero sobre a estabilidade do PLL pode ser visto na figura 2.6b. O polo na origem é devido ao capacitor C_1 , este somado com o polo do VCO fazem que o erro em estado estável seja ‘0’, o erro pode ser calculado de forma parecida com a equação 2.4.

Figura 2.7: Arquitetura N-fracionário.

2.2 Análise da arquitetura

O sintetizador de frequência projetado neste trabalho está baseado em um PLL N-fracionário como mostrado na figura 2.7. A arquitetura N-fracionário é preferida, pois permite que a frequência de referência seja maior, o que causa um melhor desempenho no ruído de fase e no *lock time* [12]. No entanto, nesta arquitetura aparecem componentes de frequência ao redor da portadora em valores fracionários da frequência de referência, estes componentes são denominados *spurs* fracionários e seus efeitos sobre o sinal de oscilador local podem ser vistos como ruído de fase.

O modulador $\Sigma\Delta$ é usado para conseguir valores de divisão fracionários enquanto desloca a potência até os *spurs* de frequências maiores, onde a atenuação do filtro é maior. Esse deslocamento depende da ordem do modulador (m), quanto maior for a ordem maior será o deslocamento de potência para os *spurs* de altas frequências. Além disso, o número de bits do modulador (B_m) define a magnitude da divisão fracionária.

O divisor de módulo 2^{B_D} é usado para diminuir a frequência de entrada do divisor multimódulo, também serve para obter sinais de oscilador local em frequências menores da frequência do VCO, essa propriedade é importante no caso de sintetizadores multipadrão. Na figura 2.7 as frequências de saída são indicadas como $F_0..F_{B_D}$.

Considerando os divisores de módulo 2^{B_D} e multimódulo, junto com o modulador $\Sigma\Delta$, o valor de divisão total (N) está dado pela equação 2.7, onde $F/2^{B_m}$ é o valor médio da sequência digital $C[n]$.

$$N = (I + F/2^{B_m})2^{B_D} \quad (2.7)$$

onde N é o módulo de divisão total, I é a parte inteira do módulo, F é a parte fracionária do módulo, B_m é o número de bits do modulador e B_D é o número de bits do divisor de frequência anterior ao divisor multimódulo.

Nas próximas sub-seções são feitas análises de estabilidade, do ruído de fase e do *lock time*

para o PLL da figura 2.7.

2.2.1 Estabilidade

Figura 2.8: (a) Filtro passivo de segunda ordem. (b) Modelo linearizado do PLL com filtro de segunda ordem.

Para fazer a análise de estabilidade é importante definir as características do filtro usado. A figura 2.8a apresenta um filtro passivo de uso típico no PLL com bomba de carga (BC). O filtro tem um zero em ω_z e polos em '0' e em ω_p . Com esse filtro o modelo linear do PLL é aquele mostrado na figura 2.8b. O capacitor C_2 foi agregado para ter maior atenuação do filtro em altas frequências. A função de transferência total no domínio da frequência obtida com base nesse modelo é:

$$A(s) = \frac{\Phi_{VCO}(s)}{\Phi_{REF}(s)} = \frac{N(1 + s/\omega_z)}{(1 + s/\omega_{cp})(1 + s/(\omega_o Q_o) + s^2/\omega_o^2)} \quad (2.8)$$

onde ω_z é o zero introduzido pelo filtro, ω_{cp} é o polo real de malha fechada do PLL, ω_o é a magnitude dos dois polos complexos de malha fechada do PLL e Q_o representa a relação entre a parte imaginária e a parte real dos polos complexos de malha fechada do PLL.

A função de transferência 2.8 está composta por um zero e três polos. Para observar a localização do zero e dos polos, a figura 2.9a apresenta o lugar das raízes do PLL em situação estável ($\omega_p \gg \omega_z$). Para valores altos no ganho de malha, a função 2.8 tem um polo real que tende a cancelar o zero, e dois polos complexos. A magnitude da função de transferência é desenhada na figura 2.9b.

Os itens a serem considerados para a estabilidade do PLL são os seguintes: (i) a largura de banda do PLL deve ser menor que a décima parte da frequência de referência [13], caso contrário a operação discreta do PFD pode afetar a estabilidade; (ii) o valor de ω_p deve ser maior que ω_z , dessa forma o lugar das raízes do PLL tem a forma estável mostrada na figura 2.9a; (iii) o valor de Q_o não pode ser muito grande porque a resposta transitória seria oscilatória. Um valor típico para Q_o é $1/\sqrt{2}$.

Figura 2.9: Análise de estabilidade do PLL: (a) Lugar das raízes; (b) Magnitude da função de transferência.

2.2.2 Ruído de fase

O ruído de fase é uma característica importante do sintetizador de frequência, portanto devem ser considerados os efeitos de cada bloco refletidos na saída do PLL. A maioria das expressões nesta seção pertencem ao modelo para o PLL exposto em [14]. A figura 2.10 apresenta as diferentes fontes de ruído no sintetizador e dela pode ser deduzida a função de transferência para cada fonte, tal como resumido na tabela 2.1.

Figura 2.10: Fontes de ruído no PLL.

O ruído de fase do VCO é atenuado em baixas frequências de *offset*, enquanto o ruído do modulador e as outras fontes de ruído no PLL são atenuados em altas frequências de *offset*. O ruído do PFD geralmente domina o ruído de fase total para frequências menores que a largura de banda do PLL. Esse ruído é multiplicado pelo módulo de divisão N , portanto valores de N menores representam menor ruído de fase na saída do PLL.

Tabela 2.1: Funções de transferência para as diferentes fontes de ruído no PLL.

Ruído no bloco	Função de transferência	Contribuição ao ruído de fase
$S_{\Phi RVC O}(f)$	$ 1 - A(j2\pi f)/N $	VCO
$S_{\Phi RVC O}(f)$ [dBc/Hz]	$20 \log 1 - A(j2\pi f)/N $	$S_{\Phi VCO}(f)$ [dBc/Hz]
$S_{\Phi_q}(f) = \frac{1}{12} \frac{1}{T_R} (2\pi)^2 (2 \text{sen}(\pi f T_R))^{2(m-1)}$ $S_{\Phi_q}(f)$ [dBc/Hz]	$ T_R A(j2\pi f) $ $20 \log T_R A(j2\pi f) $	$S_{\Phi VCO}(f)$ [dBc/Hz]
$S_{\Phi}(f)$ $S_{\Phi}(f)$ [dBc/Hz]	$ A(j2\pi f) $ $20 \log A(j2\pi f) $	PFD, bomba de carga, referência $S_{\Phi VCO}(f)$ [dBc/Hz]

2.2.3 Lock time

O tempo que demora para o sintetizador de frequência mudar de um canal para outro depende, em primeiro lugar, da magnitude da variação na frequência (Δf). Para valores de Δf pequenos, aplica-se o modelo linear da figura 2.8b. Por outro lado, a variação do ganho do VCO e a limitação na faixa de detecção do PFD afetam o *lock time* para valores maiores de Δf . Particularmente no caso do PFD, pode acontecer o efeito denominado *cycle slip*, devido a que o PFD só detecta diferenças de fase entre -2π e 2π por causa da natureza periódica da fase [15].

Supondo que uma variação unitária no valor de N causa uma variação na frequência de saída Δf , esta variação pode ser referida à entrada como $\Delta f/N$. Nesse caso, a frequência de saída do

Figura 2.11: Efeito dos polos: (a) Na resposta transiente do PLL; (b) No *lock time*.

PLL no domínio de s está dada pela expressão 2.9. Então, a transformada inversa de Laplace de $F_{VCO}(s)$ mostrada na equação 2.10 corresponde à resposta do sistema no domínio do tempo.

$$\begin{aligned}
 F_{VCO}(s) = A(s)F_{REF}(s) &= \frac{N(1 + s/w_z)}{(1 + s/w_{cp})(1 + s/(w_o Q_o) + s^2/w_o^2)} \cdot \frac{\Delta f}{Ns} \\
 &= \Delta f \left(\frac{A}{s} + \frac{Bs + C}{1 + s/(w_o Q_o) + s^2/w_o^2} + \frac{D}{1 + s/w_{cp}} \right)
 \end{aligned} \quad (2.9)$$

$$\begin{aligned}
 f_{vco}(t) = \mathcal{L}^{-1}\{F_{VCO}(s)\} &= \Delta f(A + \\
 &e^{-w_o t/2Q_o} \left[w_o^2 B \cos \left(\sqrt{1 - \frac{1}{4Q_o^2}} w_o t \right) + \frac{2Q_o w_o C - w_o^2 B}{\sqrt{4Q_o^2 - 1}} \sin \left(\sqrt{1 - \frac{1}{4Q_o^2}} w_o t \right) \right] + w_{cp} D e^{-w_{cp} t})
 \end{aligned} \quad (2.10)$$

onde A, B, C, e D resultam da decomposição em frações parciais.

A figura 2.11a corresponde à equação 2.10, onde podem ser distinguidos dois termos: um oscilatório causado pelos polos complexos de malha fechada e outro exponencial decrescente devido ao polo real w_{cp} . Geralmente é desprezado o polo real por sua tendência a cancelar-se com o zero w_z . Esta aproximação é válida quando o valor de $\Delta f w_{cp} D$ é pequeno comparado com a tolerância em frequência (tol) especificada em cada padrão de comunicação. Nesse caso, o *lock time* é mostrado na equação 2.11.

$$T_s \approx -\frac{2Q_o}{w_o} \ln \left(\frac{tol}{B_0 \Delta f} \right) \quad (2.11)$$

onde B_0 é o máximo valor da expressão entre colchetes da equação 2.10, tol é a tolerância em frequência definida em cada padrão, e Δf é a diferença entre a frequência final e a frequência inicial do PLL.

Quando a condição para a aproximação feita anteriormente não é cumprida, pode-se desprezar o termo devido aos polos complexos, assim a resposta transitória é uma exponencial com coeficiente $\Delta f w_{cp} D$ e constante de tempo $1/(w_{cp})$. O valor de $w_{cp} D$ diminui quando w_{cp}/w_z tende a 1, mas o *lock time* aumenta, pois a constante de tempo $1/w_{cp}$ aumenta. Segundo esta aproximação o

Figura 2.13: Algoritmo usado para calcular os módulos de divisão.

entrada e a saída do divisor multimódulos.

4. Se o resultado obtido no passo anterior não é satisfatório, deve-se escolher outra arquitetura para o divisor multimódulo. Isto implica repetir os passos 2 e 3.

Para escolher os módulos de divisão, devem-se considerar os seguintes critérios:

- I. O número de valores de divisão possíveis no sintetizador deve ser aproximadamente o mesmo número de canais requeridos, pois os valores de divisão não usados geralmente representam complexidade desnecessária.
- II. Frequências de referência pequenas implicam em três situações: (i) largura de banda reduzida, uma vez que a largura de banda deve ser no mínimo dez vezes menor que a frequência de referência; (ii) valores de *lock time* maiores como consequência da largura de banda estreita; (iii) $F_{VCO} = NF_{REF}$, então se F_{REF} diminui, N aumenta e consequentemente o ruído de fase aumenta.
- III. Quando o sintetizador de frequência é multipadrão, um dos principais objetivos do plano de frequências é que os padrões aplicados compartilhem o maior número de blocos possíveis, levando em conta que é preciso usar o mesmo oscilador de cristal.
- IV. A frequência de referência não pode ser aumentada indefinidamente, devido à limitação na frequência dos cristais comerciais.

Figura 2.14: Efeitos da variação de B_P : (a) no módulo de divisão, (b) na frequência de referência, (c) no número de bits do modulador, e (d) no módulo do prescaler.

O algoritmo da figura 2.13 foi implementado em um programa de *Matlab* com as especificações resumidas na tabela 1.1. O resultado é apresentado na figura 2.14 para vários valores de B_P . Cada faixa de GSM tem 124 canais e no caso do *Bluetooth* são 79 canais, então é necessário usar no mínimo 7 bits para representar os 124 canais em GSM e os 79 canais em *Bluetooth*, portanto $B_C=7$. B_C é um valor inicial para o cálculo dos módulos de divisão. Entretanto, no sintetizador projetado o número de bits para escolher o canal nos dois padrões foi igual a 10.

Na figura 2.14b se mostra a frequência de referência necessária para GSM e *Bluetooth*. Como deve ser usado o mesmo cristal nos dois padrões então é aplicada a função de mínimo múltiplo comum, por sua vez este valor é dividido pela metade devido à possibilidade de que o módulo de divisão R seja múltiplo de 0,5 (i. e. 1; 1,5; 2; 2,5; etc). A frequência do cristal está representada com esquadros na figura 2.14b. A partir das considerações feitas nos parágrafos anteriores, foi escolhida como frequência de cristal 32MHz, o que corresponde a $B_P = 3$. O diagrama de blocos resultante para o PLL é mostrado na figura 2.15, onde se mostra o número de bits necessários para escolher o canal igual a 10 (4 bits para escolher a parte inteira (I) do módulo e 6 bits para escolher a parte fracionária (F)).

Este capítulo apresentou a arquitetura usada para a implementação do PLL junto com as considerações necessárias para o projeto do mesmo. Depois foi proposta uma estratégia para definir

Figura 2.15: Diagrama de blocos do PLL, resultado do plano de frequências.

o plano de frequências. A estratégia proposta envolve as considerações analisadas no começo do capítulo e inclui a característica multipadrão do sintetizador. No caso dos padrões aplicados a este trabalho, GSM e *Bluetooth*, a estratégia proposta encontrou uma solução para que cada bloco seja usado pelos dois padrões. Isto é objetivo fundamental do projeto multipadrão. No próximo capítulo será apresentado o projeto de cada bloco que compõe o sintetizador de frequência.

3 Projeto dos blocos

Neste capítulo será apresentado o projeto de cada bloco no PLL, também são expostas as considerações de *layout* e alguns resultados de simulação. Inicialmente é mostrado o projeto do VCO usando programação geométrica. Depois é mostrado o projeto dos divisores de frequência, do modulador $\Sigma\Delta$, do PFD e da bomba de carga. Finalmente, é proposta uma estratégia para definir os valores dos componentes do filtro atingindo as especificações do sintetizador. A tensão de alimentação escolhida foi de 3V para facilitar a alimentação com baterias nos testes.

3.1 Oscilador controlado por tensão

O oscilador controlado por tensão (VCO) é um bloco importante no projeto do sintetizador de frequência, pois seu desempenho (ruído de fase, consumo de potência e ocupação de área) afeta fortemente o desempenho do sintetizador. No caso de operação em várias faixas de frequência, o projeto do VCO fica mais exigente uma vez que aumenta a faixa de sintonia requerida [16].

A figura 3.1a apresenta o diagrama de um oscilador LC complementar. O oscilador LC é preferido em circuitos de rádio frequência porque exibe menor ruído de fase que outros osciladores se é mantido o mesmo consumo de potência. No entanto, a faixa de sintonia dos osciladores LC é baixa devido a que o indutor integrado é otimizado para uma determinada frequência, e o fator de qualidade diminui a medida que o indutor se distancia dessa frequência. Além disso, a faixa de sintonia está limitada à faixa de variação do sinal de controle e à seletividade do varactor.

Dois blocos são adicionados à arquitetura básica do VCO para aumentar a faixa de sintonia: O primeiro é um conjunto de capacitores que podem ser ligados ou desligados do tanque (usando os bits de configuração $b_1..b_h$) como ilustrado na figura 3.1c. Os transistores de larguras w_{un} até $2^h w_{un}$ são usados para escolher o valor total de capacitância no tanque, enquanto os resistores (R_{un} a $2^h R_{un}$) são usados para polarizar em V_{dd} o dreno e a fonte dos transistores quando estão desativados, isto é feito para diminuir as capacitâncias parasitas [16]. O segundo é o bloco de transcondutância mostrado na figura 3.1b que pode ser ligado (ativando o bit b_G) para compensar as perdas do tanque nas faixas de frequência menores, onde o fator de qualidade do indutor é menor. O circuito da figura 3.1b é desligado nas frequências maiores para diminuir as capacitâncias parasitas do tanque, pois estas capacitâncias implicam um maior consumo de potência.

Neste trabalho foi usada a Programação Geométrica para calcular as dimensões do indutor

Figura 3.1: O circuito VCO é composto por: (a) núcleo LC complementar, (b) bloco de transcondutância adicional, e, (c) Conjunto de capacitores chaveados.

e as outras variáveis do circuito de forma a atingir a especificação de ruído de fase, um baixo consumo de potência e menor ocupação de área. Em seguida, explica-se o programa geométrico usado.

3.1.1 Programa Geométrico

Um programa geométrico (PG) é um problema matemático que tem a seguinte forma padrão [17]:

$$\begin{aligned}
 & \text{minimizar} : f_{obj}(x) \\
 & \text{sujeito a} : f_i(x) \leq 1, i = 1, \dots, m_f \\
 & \quad \quad g_j(x) = 1, j = 1, \dots, p_g
 \end{aligned}$$

onde f_{obj} é a função objetivo, f_i e g_j são as restrições em forma de igualdade e desigualdade respectivamente, m_f e p_g representam o número de funções f_i e g_j . A programação geométrica é aplicada ao projeto de circuitos incluindo uma ou mais medidas de desempenho (consumo de potência, ruído, largura de banda, ganho, etc) na função objetivo e colocando as especificações de projeto e leis elétricas como restrições f_i e g_j . No entanto, a dificuldade está no fato que as funções f_{obj} e f_i devem ter forma de posinômios e as funções g_j devem ter forma de monômios [17]. Algumas equações usadas no projeto de circuitos podem ser adaptadas a formas monomiais ou posinomiais com uma adequada seleção das variáveis. Nos casos em que as funções não cumprem com a forma padrão do PG, essas funções podem ser aproximadas para um intervalo no qual as funções que cumprem com a forma padrão mediante um ajuste de curvas [17]. Novamente, um bom ajuste depende de uma boa seleção das variáveis. Em seguida, explica-se as partes que compõem o PG usado para projetar o VCO. O exemplo de projeto de VCO incluído no CVX [18] foi usado como referência para o programa geométrico desenvolvido neste trabalho.

Tabela 3.1: Resumo de variáveis no PG para o projeto do VCO.

Indutor			
d_{avg}	Diâmetro médio	w_{ind}	Largura de cada espira
n_{ind}	Número de espiras		
Transistores			
W_n	Largura de $M_{n1/2}$	W_p	Largura de $M_{p1/2}$
W_{nt}	Largura de $M_{n1/2} + M_{n3/4}$	W_{pt}	Largura de $M_{p1/2} + M_{p3/4}$
Capacitâncias			
C_{mink}	Capacitância equivalente do tanque para a frequência maior (F_{maxk}), central (F_{cenk}) e menor (F_{mink}) de cada faixa	C_{var}	Capacitância do varactor (Se $V_d = 0$)
C_{cenk}		C_{fixk}	Capacitância fixa (independente da tensão de controle) em cada faixa
C_{maxk}			
Corrente			
I_m	Corrente através de cada malha diferencial	I_{bias}	Corrente de polarização $I_{bias} = 2I_m$

3.1.1.1 Variáveis no PG

Como foi dito nos parágrafos anteriores, a seleção de variáveis é importante na formulação do PG. A tabela 3.1 apresenta as variáveis usadas. O subscrito k nas variáveis indica que existe uma variável para cada faixa de frequência desejada, então $k=1,...,n_{fx}$ onde n_{fx} é o número de faixas de frequência aplicadas. Neste trabalho foram implementadas as faixas de frequência GSM1 (890MHz-915MHz), GSM2 (935MHz-960MHz) e *Bluetooth* (2400-2480MHz).

3.1.1.2 Função objetivo

O projeto do VCO visa atingir a especificação de ruído de fase com o menor consumo de potência, portanto a função objetivo é o consumo de potência como se mostra na expressão 3.1.

$$\text{minimizar : } V_{dd} \cdot I_{bias} \quad (3.1)$$

3.1.1.3 Indutor Integrado

A figura 3.2a apresenta o indutor quadrado simétrico usado no projeto do VCO. Foi escolhido um indutor simétrico para manter o funcionamento diferencial do VCO sem a necessidade de 2 indutores. O indutor é quadrado devido a dificuldade para modelar em ASITIC indutores com outras geometrias. Para a separação entre espiras foi escolhido o menor valor permitido na tecnologia ($S_{ind}=0,8\mu m$) para obter uma melhor relação entre indutância, resistência e área. O indutor foi implementado na camada de metal mais alta (METAL 4) oferecida na tecnologia CMOS C35B4 da AMS. No cruzamento das espiras foi usado METAL 3. O indutor pode ser modelado como mostrado na figura 3.2b, onde R é a resistência em série do metal, L é a indutância em série, C_{OX} é a capacitância do óxido entre o indutor e o substrato, R_{Si} é a resistência do substrato, e C_{Si} é a capacitância do substrato. Um modelo simplificado pode ser obtido como mostrado na figura 3.2c, onde G é aproximadamente $R/(wL)^2$ e G_C é a transcondutância equivalente entre os nós $oscn$ e $oscp$ devida a R_{Si} , a C_{Si} e a C_{OX} .

Figura 3.2: (a) Indutor quadrado simétrico. (b) Modelo do indutor. (c) Modelo simplificado.

O conjunto de equações 3.2 a 3.8 são definições relativas ao indutor usando o modelo da figura 3.2c. As equações que contêm constantes com letras iniciais β e α são obtidas por ajustes de curvas para diferentes indutores modelados com ASITIC [19]. É importante notar que as equações 3.2 a 3.7 são monômios enquanto a equação 3.8 é um posinômio.

$$L_k = \beta_L d_{avg}^{\alpha_{L1}} w_{ind}^{\alpha_{L2}} n_{ind}^{\alpha_{L3}} F_{cenk}^{\alpha_{L4}} \quad (3.2)$$

$$R_k = \beta_R d_{avg}^{\alpha_{R1}} w_{ind}^{\alpha_{R2}} n_{ind}^{\alpha_{R3}} F_{cenk}^{\alpha_{R4}} \quad (3.3)$$

$$G_k = R_k / (2\pi F_{cenk} L_k)^2 \quad (3.4)$$

$$C_k = C_a d_{avg} w_{ind} n_{ind} \quad (3.5)$$

$$G_{Ck} = G_a d_{avg} w_{ind} n_{ind} \quad (3.6)$$

$$SRF_k = \beta_S d_{avg}^{\alpha_{S1}} w_{ind}^{\alpha_{S2}} n_{ind}^{\alpha_{S3}} F_{cenk}^{\alpha_{S4}} \quad (3.7)$$

$$Area = (d_{avg} + w_{ind} n_{ind})^2 \quad (3.8)$$

onde L_k é a indutância série para cada faixa, R_k é a resistência série para cada faixa, G_k é a transcondutância equivalente devida à resistência do metal, C_k é a capacitância paralela equivalente do indutor para cada faixa, G_{Ck} é a transcondutância equivalente devida ao óxido e ao substrato para cada faixa, SRF_k representa a frequência de autorressonância estimada para o indutor em cada faixa, a variável $Area$ corresponde a área do indutor integrado. $\beta_L, \alpha_{L1}.. \alpha_{L4}$, são constantes obtidas no ajuste de curvas para o valor da indutância. $\beta_R, \alpha_{R1}.. \alpha_{R4}$, são constantes obtidas no ajuste de curvas para o valor da resistencia série. $\beta_S, \alpha_{S1}.. \alpha_{S4}$, são constantes obtidas no ajuste de curvas para o valor da frequência de autorressonância. As constantes C_a e G_a dependem do processo e da conversão do modelo da figura 3.2b para o modelo da figura 3.2c.

As desigualdades 3.9 a 3.12 são restrições impostas ao indutor:

$$Area / (1,6 \cdot 10^{-7}) \leq 1 \quad (3.9)$$

$$5 \cdot 10^{-6} / w_{ind} \leq 1 \quad (3.10)$$

$$1 / n_{ind} \leq 1 \quad (3.11)$$

$$2n_{ind} w_{ind} / d_{avg} \leq 1 \quad (3.12)$$

$$\chi_s F_{maxk} / SRF_k \leq 1 \quad (3.13)$$

onde χ_s é um fator de segurança que varia entre 2 e 3. As desigualdades 3.9 a 3.12 são restrições impostas às dimensões do indutor. A desigualdade 3.9 obriga a que a área do indutor seja menor que $400\mu\text{m} \times 400\mu\text{m}$. A desigualdade 3.13 limita a frequência de autoressonância do indutor a χ_s vezes a maior frequência F_{max} .

3.1.1.4 Bloco de transcondutância

As equações 3.14 a 3.19 descrevem o comportamento em pequeno sinal do transistor NMOS em saturação. Todas as equações nesse conjunto são monômios. O mesmo conjunto de equações deve ser considerado para o bloco de transcondutância adicional. Também existe um conjunto de equações análogo para os transistores PMOS. O comprimento de todos os transistores é fixo no mínimo valor permitido na tecnologia $0,35\mu\text{m}$.

$$V_{ovn} = V_a W_n^{-0,5} I_m^{0,5} \quad (3.14)$$

$$g_{mn} = \beta_{GN} W_n^{\alpha_{GN1}} V_{ovn}^{\alpha_{GN2}} \quad (3.15)$$

$$g_{dsn} = \beta_{DN} W_n^{\alpha_{DN1}} V_{ovn}^{\alpha_{DN2}} \quad (3.16)$$

$$C_{gsn} = 2C_{ox} W_n L_n / 3 \quad (3.17)$$

$$C_{gdsn} = C_{ox} W_n L_n / 3 \quad (3.18)$$

$$C_{dbn} = C_{jn}(0,5 \cdot 10^{-6}) W_n \quad (3.19)$$

onde V_{ovn} é a tensão de *overlap* dos transistores NMOS, V_a é uma constante obtida em simulação, g_{mn} é a transcondutância do transistor NMOS, g_{dsn} é a transcondutância de saída do transistor NMOS. $\beta_{GN}, \alpha_{GN1}, \alpha_{GN2}$, são constantes obtidas no ajuste de curvas para a transcondutância. $\beta_{GD}, \alpha_{GD1}, \alpha_{GD2}$, são constantes obtidas no ajuste de curvas para o valor de g_{dsn} . C_{gsn} é a capacitância entre a porta e a fonte do transistor NMOS. C_{gdsn} é a capacitância entre o dreno e a fonte do transistor NMOS. C_{ox} é a capacitância de óxido de porta por unidade de área. C_{dbn} é a capacitância entre o dreno e o corpo do transistor NMOS. C_{jn} é a capacitância da união p-n por unidade de área.

A equação 3.14 é o modelo quadrático para a corrente do transistor MOS, no qual o valor de V_a é obtido da simulação de vários transistores. As constantes nas equações 3.15 e 3.16 são calculadas por ajuste de curvas para diferentes transistores simulados.

3.1.1.5 Varactor

É usado o diodo varactor formado entre difusão P e poço N como mostrado na figura 3.3, o motivo para usar o diodo em vez do varactor MOS é que com o diodo é obtida uma faixa maior na tensão de controle. A capacitância total do tanque para cada faixa de frequência é dada pela equação 3.20:

$$C_{Tk} = C_{fixk} + \frac{C_{var}}{(1 + V_d/P_B)^{M_j}} \quad (3.20)$$

Figura 3.3: Diodo varactor diferencial.

onde C_{Tk} é a capacitância total no tanque para cada faixa de frequência, V_d é a tensão entre os terminais do diodo, P_B e M_j são parâmetros de processo do diodo. Os valores de capacitância mínima e máxima podem ser calculados substituindo a tensão V_d pelos seus valores máximo ($V_{dd} - V_{ovnk}$) e mínimo (A_{tk}), onde A_{tk} é a amplitude da oscilação para cada faixa de frequência e é igual a $4I_{bias}/(\pi G_{Tk})$ [16], G_{Tk} é a transcondutância equivalente às perdas resistivas no tanque para cada faixa de frequência. Como a equação 3.20 não tem forma posinomial, deve ser feito um ajuste de curvas para obter as restrições 3.22 e 3.23. Tais restrições obrigam a que a faixa de capacitância implementada inclua a faixa de capacitância necessária para atingir as frequências especificadas em cada padrão.

$$\sum_{i=1}^{nc} C_{ik} \leq C_{fixk} \quad (3.21)$$

$$(C_{fixk} + C_{var}\beta_{V1}V_{ovnk}^{\alpha_{V11}})/C_{mink} \leq 1 \quad (3.22)$$

$$C_{maxk}(\beta_{V2}C_{fixk}^{\alpha_{V21}}C_{var}^{\alpha_{V22}} + \beta_{V3}C_{fixk}^{\alpha_{V31}}C_{var}^{\alpha_{V32}}A_{tk}^{\alpha_{V33}}) \leq 1 \quad (3.23)$$

onde nc é o número de capacitâncias associadas ao tanque excluindo o varactor, C_{ik} é o valor da i -ésima capacitância na k -ésima faixa de frequência. β_{V1}, α_{V11} são constantes obtidas no ajuste de curvas para o menor valor de capacitância do varactor. $\beta_{V2}, \alpha_{V21}, \alpha_{V22}, \beta_{V3}, \alpha_{V31}, \alpha_{V32}, \alpha_{V33}$, são constantes obtidas no ajuste de curvas para o inverso da capacitância máxima do tanque.

A desigualdade 3.21 indica que a capacitância fixa do tanque deve ser no mínimo igual à soma de todas as capacitâncias associadas ao tanque excluindo o varactor. Nessa soma estão incluídas as capacitâncias parasitas dos transistores, as capacitâncias parasitas das interconexões, a capacitância parasita do indutor e a capacitância de carga. Cada valor de C_{ik} tem forma monomial, portanto a soma das capacitâncias tem forma de posinômio.

3.1.1.6 Restrições e condições Gerais

A inequação 3.24 representa o cumprimento da especificação de ruído de fase para cada faixa de frequência. Para esse cálculo, é usado o modelo de ruído de fase apresentado em [16]. As equações 3.25 a 3.27 expresam a condição de ressonância para cada frequência. As expressões 3.28 e 3.29 são condições para que o circuito oscile, χ_n e χ_p são fatores de segurança para a transcondutância do bloco NMOS ($M_{n1}..M_{n4}$) e PMOS ($M_{p1}..M_{p4}$) respectivamente. Normalmente o valor de $\chi_n + \chi_p$ é escolhido entre 2 e 3 [20]. Neste trabalho foram escolhidos $\chi_n=4/3$ e $\chi_p=2/3$, considerando que para dimensões iguais a transcondutância do transistor NMOS é aproximadamente o dobro da

transcondutância do transistor PMOS. Finalmente, a expressão 3.30 limita a soma das tensões em série ao valor da alimentação V_{dd} .

$$\frac{K_B T (1 + (\gamma_n + \gamma_p)/2)}{(8I_{bias} C_{Tk} F_{offk})^2} G_{Tk}^3 \leq P_{Nespeck} \quad (3.24)$$

$$(2\pi F_{mink})^2 L_k C_{maxk} = 1 \quad (3.25)$$

$$(2\pi F_{cenk})^2 L_k C_{cenk} = 1 \quad (3.26)$$

$$(2\pi F_{maxk})^2 L_k C_{mink} = 1 \quad (3.27)$$

$$2(\chi_n) G_{Tk} / g_{mnk} \leq 1 \quad (3.28)$$

$$2(\chi_p) G_{Tk} / g_{mpk} \leq 1 \quad (3.29)$$

$$V_{fonte} + V_{ovn} + V_{tn} + V_{ovp} + V_{tp} \leq V_{dd} \quad (3.30)$$

onde K_B é a constante de *Boltzman*, T é a temperatura, γ_n é o fator de ruído para o transistor NMOS, γ_p é o fator de ruído para o transistor PMOS, F_{offk} é a frequência de *offset* na qual é medido o ruído de fase em cada padrão, $P_{Nespeck}$ é a especificação de ruído de fase em cada padrão, χ_n é o fator de segurança para a transcondutância dos transistores NMOS, χ_p é o fator de segurança para a transcondutância dos transistores PMOS, V_{fonte} é a tensão mínima requerida na saída da fonte de corrente, V_{tn} e V_{tp} são as tensões de limiar dos transistores NMOS e PMOS.

3.1.2 Implementação

O programa descrito anteriormente foi implementado usando CVX [18]. Em seguida, mostra-se os resultados do PG e se compara com os valores implementados e simulados.

3.1.2.1 Indutor

As dimensões do indutor obtidas através do PG são mostradas na tabela 3.2. O indutor foi simulado com o programa *Asitic*, o modelo usado pelo *Asitic* é apresentado na figura 3.4, este modelo tem equivalencia com os modelos das figuras 3.2b e 3.2c. Os resultados simulados em *Asitic* são comparados com os dados obtidos com o PG na tabela 3.2. Todos os valores obtidos com o *Asitic* são similares aos obtidos no PG exceto os valores de C_{s1} e C_{s2} . O erro produzido nesses dois últimos parâmetros é devido ao modelo analítico utilizado. A comparação feita na

Figura 3.4: Modelo usado por ASITIC para o indutor.

Tabela 3.2: Resultados para o indutor.

	PG			Asitic		
	GSM1	GSM2	<i>Bluetooth</i>	GSM1	GSM2	<i>Bluetooth</i>
F_{cen} [GHz]	1,805	1,895	2,44	1,805	1,895	2,44
d_{avg} [μm]	250			250		
n_{ind}	4			4		
w_{ind} [μm]	17,5			17,5		
L [nH]	3,81	3,82	3,88	3,84	3,84	3,88
R [Ω]	11,1	11,4	13,2	11,1	11,4	13,2
R_{s1} [k Ω]	1,31	1,31	1,26	1,22	1,22	1,17
R_{s2} [k Ω]	1,31	1,31	1,26	1,24	1,23	1,19
C_{s1} [fF]	196	185	131	108	104	85
C_{s2} [fF]	196	185	131	107	103	84

tabela 3.2 mostra que os modelos usados no PG são adequados.

3.1.2.2 Transistores

Alguns resultados do PG sobre o bloco de transcondutância são mostrados na tabela 3.3. As dimensões dos transistores foram arredondadas e os valores implementados são mostrados na mesma tabela 3.3. Quando não indicado, o comprimento dos transistores é o mínimo permitido pela tecnologia que é $0,35\mu\text{m}$. Foram comprovados através de simulação usando *Spectre*, as tensões DC dos transistores e o valor da transcondutância. O resultado mostra concordância com os dados gerados pelo PG.

As dimensões da fonte de corrente e dos transistores M_{s1} , M_{s2} e M_{s3} não foram incluídas no PG. Foi escolhida uma fonte de corrente PMOS pois introduz menos ruído ao circuito que uma fonte NMOS. A largura do transistor M_{b2} é a maior possível de acordo com as limitações de área para diminuir o acréscimo do ruído *flicker* ao ruído de fase do VCO [21].

3.1.2.3 Capacitores

O valor de C_{var} gerado pelo PG foi 579fF, este valor foi aplicado inicialmente ao varator e foi ajustado após as simulações do VCO para obter as frequências desejadas. Finalmente, o valor de C_{var} implementado foi de 430fF. Seria possível ter melhor precisão no cálculo da capacitância melhorando o modelo das capacitâncias parasitas e ainda das capacitâncias nas interconexões. O conjunto de capacitores chaveados foi projetado considerando a diferença entre o valor de C_{fix} na faixa de frequência maior (*Bluetooth*) e C_{fix} na faixa menor (GSM1).

3.1.2.4 Layout

Na figura 3.5a é apresentado o *layout* do VCO e a organização dos blocos é mostrada do lado, na figura 3.5b. Os aspectos considerados para realizar o *layout* são expostos a seguir:

Tabela 3.3: Dimensões e características dos transistores no VCO.

	PG		Implementado/ simulado	
	GSM	<i>Bluetooth</i>	GSM	<i>Bluetooth</i>
W_{n1}, W_{n2} [μm]	101,4	101,4	100	100
W_{p1}, W_{p2} [μm]	109,9	109,9	100	100
W_{n3}, W_{n4} [μm]	99,3	99,3	100	100
W_{p3}, W_{p4} [μm]	108	108	100	100
V_{ovn} [V]	0,18	0,26	0,16	0,24
V_{ovp} [V]	0,35	0,53	0,38	0,5
$g_{mn} + g_{mp}$ [mA/V]	13,57	8,89	13,81	8,35
I_{bias} [mA]	3,43		3,43	
W_{b1}/L_{b1} [$\mu\text{m}/\mu\text{m}$]			20/4	
W_{b2}/L_{b2} [$\mu\text{m}/\mu\text{m}$]			800/4	
W_{s1}, W_{s2} [μm]			210	
W_{s3} [μm]			200	

- Tentou-se manter a simetria do circuito, pois isto é importante para o funcionamento diferencial do VCO.
- A capacidade de corrente das trilhas de metal deve ser considerada no dimensionamento das mesmas.
- Deixou-se um espaço de $40\mu\text{m}$ ao redor do indutor para evitar interferência do mesmo com outros circuitos e também para não alterar o comportamento simulado com o *Asititc*. Após o espaço deixado, foram colocados contatos ao substrato formando um anel ligado à terra elétrica do circuito. É importante mencionar que o anel foi aberto nas laterais para evitar a circulação de corrente, pois isto poderia afetar o campo magnético do indutor.
- Os transistores do bloco de transcondutância foram implementados em dedos de $5\mu\text{m}$ de largura. Não foi possível fazer o *layout* interdigitado por causa da limitação nos modelos RF fornecidos pelo fabricante. Porém, cada transistor foi dividido em duas partes para colocar uma de cada lado do VCO, minimizando o *mismatch* entre eles.
- O *layout* do varactor foi dividido em dedos de $0,7\mu\text{m}$ de largura, a largura foi escolhida no mínimo valor possível para diminuir a resistência série associada ao capacitor variável.
- Os capacitores chaveados foram implementados com capacitores CPOLY. Foram usadas duas técnicas para melhorar o desempenho desses capacitores. A primeira técnica consiste em fazer estruturas com forma de pente usando os 4 níveis de metal e colocando a maior quantidade de vias possível. Tais estruturas foram ligadas aos dois terminais do capacitor CPOLY para aproveitar a capacitância lateral entre as vias e a capacitância entre os metais, assim é aumentada a capacitância efetiva. A segunda técnica visa diminuir a capacitância parasita entre a placa inferior do capacitor e terra. Para isto é colocado um poço-N abaixo do capacitor, e esse poço-N é polarizado a V_{dd} através de um resistor.

Figura 3.5: (a) *Layout* do VCO ($370\mu\text{m} \times 530\mu\text{m}$). (b) Distribuição de componentes no VCO.

3.1.3 Simulações

Os resultados da simulação pós-*layout* do VCO são mostrados nesta seção. A figura 3.6 apresenta a curva de frequência de saída do VCO vs tensão de controle nas diferentes faixas de frequência usando modelos para o transistor no caso típico fornecido pela AMS. O número binário escrito junto a cada curva corresponde à palavra digital que controla o conjunto de capacitores chaveados. O ruído de fase é mostrado na figura 3.7, as curvas superiores representam o ruído de fase na saída do VCO, enquanto as curvas inferiores mostram o ruído de fase na saída do divisor de módulo 2.

3.2 Divisores de frequência

3.2.1 Divisor de módulo 2

O uso de um divisor de módulo 2 tem por objetivo neste trabalho gerar o sinal de oscilador local na faixa de 900MHz (GSM), permitindo a operação multipadrão do sintetizador sem a necessidade de que o VCO cubra todas as frequências. Para a implementação do divisor foi escolhida a topologia mostrada na figura 3.8a que é uma modificação do divisor proposto em [22]. Essa topologia foi

Figura 3.6: Frequência do VCO vs tensão de controle: (a) GSM1. (b) GSM2. (c) *Bluetooth*.

Figura 3.7: Ruído de fase na saída do VCO: (a) GSM1. (b) GSM2. (c) *Bluetooth*.

preferida à topologia de ILFD (*Injection Locked Frequency Divider*) [23], pois o ILFD tem um consumo de potência maior, ocupação de área maior por causa do uso de indutores, os quais também causam uma faixa de sintonia estreita.

Uma variação do circuito da figura 3.8a em relação ao circuito proposto em [22] é que não foi necessário colocar transistores PMOS em paralelo aos transistores M_4 e M_5 devido a que à amplitude dos sinais de entrada não ser completa (os sinais não variam entre 0 e V_{dd}). Por esse motivo, também foi adicionado o circuito dentro da linha tracejada na figura 3.8a, o qual é usado para impor um nível de DC (V_{b2}) nas entradas do divisor. O valor de V_{b2} é 1,45V, esse valor foi ajustado através de simulações para obter a maior amplitude na saída do divisor. Outros detalhes sobre a polarização do divisor de frequência serão discutidos na seção 4.1.5.2.

O divisor da figura 3.8a é um *flip-flop* de lógica SCL (*Source Coupled Logic*) modificado para diminuir o consumo de potência. As dimensões dos transistores são escolhidas segundo a máxima frequência de operação, sendo que a largura dos transistores M_1, M_2 e M_3 deve ser três vezes maior que a largura dos transistores M_6, M_7 e M_8 respectivamente [22]. A largura de cada transistor está indicada na figura 3.8a, o comprimento de todos os os transistores é o mínimo

Figura 3.8: (a) Divisor de frequência módulo 2. (b) *Balun* e *Buffer*.

(0,35 μ m).

A seguir será explicado o funcionamento do divisor de frequência. Supondo que inicialmente a tensão na porta do transistor M_2 está no seu valor mínimo ($V_{g2} = div2p = V_{min}$) e a tensão na porta de M_3 está no seu valor máximo ($V_{g3} = div2n = V_{max}$), se o valor de $oscn_b$ passa a um valor “alto” então M_4 e M_5 conduzem, carregando as portas de M_2 e M_3 com o valor armazenado em $div2n$ e $div2p$ respectivamente. O valor de $div2n$ e $div2p$ é mantido devido a que M_6 conduz enquanto M_1 está cortado. Quando o valor de $oscn_b$ passa para “baixo” o transistor M_1 é ativado fazendo com que os sinais $div2n$ e $div2p$ sejam invertidos. Como os sinais de saída $div2n/p$ são invertidos em cada ciclo de $oscn/p$ então a frequência de $div2n/p$ é a metade da frequência de $oscn/p$.

A saída do divisor de módulo 2 serve como sinal de relógio para o divisor digital posterior, esse sinal do relógio deve variar entre 0 e V_{dd} , e no caso ideal deve ter uma forma de onda quadrada com *duty cycle* de 50%. É esse requerimento que gera a necessidade de um *buffer* com um alto consumo de potência [24]. Neste trabalho, foi usado o *balun* (*balanced to unbalanced*) mostrado na figura 3.8b [22] que gera um sinal *single-ended* de maior amplitude e é pouco dependente do valor DC na saída do divisor de módulo 2. São essas características que permitem o projeto de um *buffer* de baixo consumo de potência.

As larguras dos transistores no *balun* e no *buffer* foram escolhidas de forma a atingir os requerimentos do sinal que serve como relógio para o divisor de frequência posterior. No caso do *balun* ambos tipos de transistores tem a mesma largura dos canais apesar da diferença entre as mobilidades dos transistores. Essa diferença é compensada pelo fato de que a tensão porta-fonte dos transistores PMOS é maior pois o nível DC nas saídas do divisor é aproximadamente 0,9V.

Os capacitores no divisor de frequência de módulo 2 e no *buffer* foram implementados com CPOLY e os resistores com RPOLYH (*Si-poli* altamente resistivo). A densidade de corrente foi considerada para o desenho do *layout* dos resistores. O *layout* do divisor de módulo 2 junto com o *balun* e o *buffer* é mostrado na figura 3.9. A figura 3.10 apresenta as formas de onda obtidas

em simulação para vários nós do divisor de frequência e o *buffer*. O primeiro sinal de cima para baixo é um dos nós de saída do VCO, o segundo é um dos nós de saída do divisor de módulo 2, o terceiro é o nó que vai ser testado com o equipamento de 50Ω , e o último é a saída do *buffer* que serve de relógio para o divisor multimódulo. O *buffer* para suportar 50Ω é parecido com o *buffer* da figura 3.8b e será explicado na seção 4.1.4.1.

Figura 3.9: Layout do divisor de frequência de módulo 2, do balun e do *buffer* ($130\mu\text{m} \times 85\mu\text{m}$).

Figura 3.10: Sinais de saída do VCO (*oscn*), do divisor de módulo 2 (*div2n*), do *buffer* para testes (*OUT*) e do *buffer* que gera o relógio (*CK*): (a) GSM1; (b) GSM2; (c) Bluetooth.

3.2.2 Divisor multimódulo

O diagrama de blocos do divisor multimódulo foi apresentado na figura 2.12. O *prescaler* de módulos 8/9/10 requer maior atenção no projeto porque opera à metade da frequência de saída do VCO. Isto o torna um bloco crítico no consumo de potência. A figura 3.11a mostra o esquemático

Figura 3.12: Sinais no divisor 8/9/10 para os quatro valores possíveis de MC_1 e MC_2 .

função OR entre D_A e D_B . O bloco *NMOS-like* foi usado neste caso para diminuir o atraso neste nó que foi considerado crítico para a máxima frequência de operação do divisor. As larguras dos transistores são mostradas nas figuras 3.13a e 3.13b, as larguras são pequenas para reduzir o consumo de potência. O comprimento de canal dos transistores é $0,35\mu\text{m}$.

Figura 3.13: (a) *Flip-flop* com lógica TSPC. (b) *Flip-flop* com função lógica OR na entrada.

O divisor de frequência de módulo P é implementado com um contador de 3 bits como mostrado na figura 3.14a. Na figura também aparece o diagrama da lógica de seleção de módulo ($1 \sim P$). O funcionamento desses dois blocos pode ser visto na figura 3.15, onde são mostrados os valores de MC_1 e MC_2 para todas as possíveis combinações de $H(3,0)$. O registro de sincronia mostrado na figura 3.14b é usado para garantir que o valor de H seja mantido durante o ciclo completo do sinal DIV . O valor de MC_2 é o mesmo valor de $H(3)$, bit que configura o divisor de

módulos 8/9/10 para operar no conjunto de módulos 8/9 ou 9/10. O valor de MC_1 é '1' durante $H(2..0)$ ciclos de D_2 e é '0' no tempo restante de cada ciclo do sinal DIV . O módulo de divisão em cada ciclo de DIV , medido entre a saída do VCO e a entrada do PFD, é mostrado na figura 3.15 e pode ser calculado como $N = 2(64 + H)$. O fator 2 incluído no cálculo corresponde ao divisor de módulo 2 que foi colocado na saída do VCO, enquanto o número 64 corresponde ao mínimo módulo do divisor multimódulo.

Figura 3.14: (a) Divisor de frequência principal e lógica de seleção. (b) Registro de sincronia.

Figura 3.15: Sinais MC_1 , MC_2 e DIV no divisor de módulo P e lógica de seleção ($1 \sim P$).

Os *flip-flops* usados no contador de módulo P são os mesmos da figura 3.13a, enquanto o *flip-flop* com *reset* na parte inferior da figura 3.14a foi implementado com lógica estática como mostrado na figura 3.16a. As demais portas lógicas no circuito da figura 3.14a foram implementadas com lógica estática. No caso do registro da figura 3.14b foi usado o *flip-flop* da figura 3.16b. A largura dos transistores nos dois tipos de *flip-flop* é de $1\mu m$, considerando que os transistores NMOS devem ter a capacidade de corrente suficiente para mudar o estado de cada *latch* ainda com o transistor PMOS conduzindo. O *layout* do divisor de frequência multimódulo é mostrado na figura 3.17, os nomes de alguns nós estão marcados na figura. O circuito foi extraído e seu funcionamento foi verificado em simulação para frequências de CK entre 800MHz e 1,3GHz. Foram usados os modelos do transistor fornecidos pela AMS para o pior caso de velocidade e para o pior caso de consumo de potência.

Figura 3.16: *Flip-flop* estático: (a) Com *reset* e $D='1'$. (b) Sem *reset*.

Figura 3.17: *Layout* do divisor de frequência multimódulo ($115\mu m \times 53\mu m$).

3.2.3 Divisor da frequência de referência

Como foi indicado no plano de frequências, o sinal de referência do PLL é obtido dividindo a frequência do cristal por 2 e 2,5 para *Bluetooth* e GSM respectivamente. Esse divisor implementado é apresentado na figura 3.18a. O módulo de divisão 2,5 é conseguido aproveitando as bordas de subida e descida do sinal do cristal como mostrado na figura 3.18b. As portas são implementadas com lógica estática enquanto os *flip-flops* usam a mesma topologia da figura 3.16b.

Figura 3.18: Divisor da frequência de referência: (a) Esquemático; (b) Formas de onda.

3.4 Detector de Fase e Frequência

O PFD (Detector de Fase e Frequência) implementado é mostrado na figura 3.20a [27]. Os *flip-flops* usados são uma modificação do *flip-flop* TSPC como mostrado na figura 3.20b. Foram colocados inversores nas entradas do PFD para garantir que os tempos de subida e descida dos sinais de entrada sejam adequados para o funcionamento dos *flip-flops* dinâmicos. O *layout* do PFD é mostrado na figura 3.20c.

Figura 3.20: PFD: (a) Esquemático; (b) *Flip-flop* usado; (c) *Layout* (48 μ m $\times$ 15 μ m).

3.5 Bomba de carga

A bomba de carga está formada por duas fontes de corrente controladas pelos sinais *INC* e *DEC* [24]. No projeto da bomba de carga é importante que a magnitude da corrente injetada no filtro seja igual à magnitude da corrente extraída, pois a potência dos *spurs* na saída do PLL depende da diferença entre as duas correntes. A figura 3.21a apresenta o circuito da bomba de carga. A corrente de referência (I_{ref}) é espelhada para obter as fontes de corrente PMOS e NMOS. A corrente é conduzida até o filtro através das chaves controladas pelos sinais *INC*, *DEC* e seus complementos. Foram colocados transistores com o dreno e a fonte ligados após as chaves de corrente para diminuir a injeção de carga no filtro devida ao chaveamento.

O circuito dentro da linha tracejada na figura 3.21a visa diminuir o *mismatch* entre as fontes de corrente PMOS e NMOS, igualando a tensão no nó A_{BC} com a tensão V_{BC} . Resaltamos que no

Figura 3.22: *Layout* da bomba de carga ($80\mu\text{m} \times 60\mu\text{m}$).

2. Calcular os limites nos valores de f_o e f_z/f_{cp} para cumprir com as especificações de ruído de fase e tempo de estabelecimento.
3. Escolher um valor de f_o e f_z/f_{cp} .
4. Variar os parâmetros que afetam a localização dos polos como o ganho do VCO, corrente da bomba de carga e módulo de divisão.
5. Verificar se as especificações são atingidas após as variações feitas no ponto 4, caso contrário repetir os pontos 3, 4 e 5.

O valor de Q_o é escolhido tipicamente como $1/\sqrt{2}$ porque representa um compromisso adequado entre a estabilidade e o *lock time*. Os limites nos valores de f_o e f_z/f_{cp} são calculados em seguida.

3.6.1 Máxima largura de banda

As equações que representam as três principais componentes do ruído de fase no PLL são:

$$S_{BF} = 20\log(2\pi N \frac{I_{ruído}}{I_{BC}}) \quad (3.32)$$

$$S_{MOD}(f) = 10\log \left[\frac{1}{12} \frac{1}{F_{REF}} (2\pi)^2 \left(2\text{sen} \left(\frac{\pi f}{F_{REF}} \right) \right)^{2m-2} \right] \quad (3.33)$$

$$S_{VCO}(f) = R_{VCO} - 20\log(f/F_V) \quad (3.34)$$

onde S_{BF} , $S_{MOD}(f)$ e $S_{VCO}(f)$ são as densidades espectrais de ruído devidas à bomba de carga, ao modulador $\Sigma\Delta$ e ao VCO, respectivamente; $I_{ruído}$ é a corrente de ruído na bomba de carga, na qual é incluído o ruído do PFD e do oscilador de referência; R_{VCO} é o ruído de fase do VCO medido na frequência de *offset* (F_V); f é a frequência de *offset* na qual é calculado o ruído de

fase do PLL.

As funções de transferência para o ruído do VCO e das outras fontes no PLL são:

$$H_1(f) = \begin{cases} 20\log(f_{cp}/f_o) + 40\log(f/f_{cp}) & \text{Se } f < f_{cp} \\ 20\log(f/f_o) & \text{Se } f_{cp} < f < f_o \\ 0 & \text{Se } f > f_o \end{cases} \quad (3.35)$$

$$H_2(f) = \begin{cases} 0 & \text{Se } f < f_z \\ 20\log(f/f_z) & \text{Se } f_z < f < f_{cp} \\ 20\log(f_{cp}/f_z) & \text{Se } f_{cp} < f < f_o \\ 20\log(f_{cp}/f_z) - 40\log(f/f_o) = 20\log\left(\frac{f_{cp}f_o^2}{f_zf^2}\right) & \text{Se } f > f_o \end{cases} \quad (3.36)$$

onde $H_1(f)$ é a função de transferência para o ruído do VCO, $H_2(f)$ é a função de transferência para o ruído das outras fontes no PLL, f_{cp} é a frequência do polo real de malha fechada no PLL, f_o é a magnitude dos polos complexos de malha fechada no PLL, e f_z é a frequência do zero do PLL.

Se f_o é menor que a frequência na qual é medido o ruído de fase, a densidade espectral de ruído na saída do PLL está dada pela equação 3.37.

$$\begin{aligned} S_{PLL}(f) &= 20\log\left(10^{(S_{BF}+H_2(f))/20} + 10^{(S_{MOD}(f)+H_2(f))/20} + 10^{(S_{VCO}(f)+H_1(f))/20}\right) \\ &= 20\log\left(\frac{f_{cp}f_o^2}{f_zf^2}(10^{S_{BF}/20} + 10^{S_{MOD}(f)/20}) + 10^{S_{VCO}(f)/20}\right) \end{aligned} \quad (3.37)$$

onde $S_{PLL}(f)$ é a densidade espectral de ruído de fase na saída do PLL.

Se a especificação de ruído de fase dada para um padrão é P_{Nespec} medido na frequência F_{off} , então a largura de banda limite f_{o1} é calculada com base na equação 3.37, e resulta em:

$$f_{o1} = \sqrt{F_{off}^2 \left(\frac{10^{P_{Nespec}/20} - 10^{S_{VCO}(F_{off})/20}}{10^{S_{BF}/20} - 10^{S_{MOD}(F_{off})/20}} \right) \cdot \frac{f_z}{f_{cp}}} \quad (3.38)$$

onde f_{o1} é a maior largura de banda para atingir a especificação de ruído de fase, P_{Nespec} é a especificação de ruído de fase medido na frequência de *offset* (F_{off}).

3.6.2 Mínima largura de banda

Na seção 2.2.3 foram feitas duas aproximações para calcular o *lock time*. A primeira aproximação considera unicamente os polos complexos de malha fechada, segundo a qual a largura de banda f_{o2} necessária para atingir uma especificação de *lock time* é expressada pela equação 3.39. A segunda aproximação considera unicamente o polo real de malha fechada, então a largura de banda limite para esta aproximação está dada pela equação 3.40.

$$f_{o2} = -\frac{Q_o}{\pi L_T} \ln\left(\frac{tol}{B_0 \Delta F}\right) \quad (3.39)$$

Figura 3.23: (a) Limites na largura de banda do PLL. (b) Variação de parâmetros sobre o valor escolhido.

$$f_{o3} = -\frac{1}{2\pi Q_o(f_{cp}/f_z - 1)L_T} \ln \left(\frac{(1 - (f_{cp}/f_z - 1) + (f_{cp}/f_z - 1)^2 Q_o^2 tol)}{(f_{cp}/f_z - 1)\Delta F} \right) \quad (3.40)$$

onde f_{o2} é a menor largura de banda para atingir a especificação de *lock time* considerando somente os polos complexos, f_{o3} é a menor largura de banda considerando somente o polo real, L_T é a especificação de *lock time*, tol é a tolerância no valor da frequência, e ΔF é a variação em frequência do PLL desde o primeiro até o último canal de cada padrão.

Na figura 3.23a, são mostrados os valores de f_{o1} , f_{o2} e f_{o3} e também está marcado o valor escolhido: $f_z/f_{cp} = 0,85$ e $f_o = 62kHz$. A figura 3.23b apresenta o resultado de variar o ganho do VCO, a corrente da bomba de carga e o módulo de divisão N. Pode ser visto que ainda com as variações o PLL atinge as especificações de ruído de fase e tempo de estabelecimento.

Com os valores escolhidos de Q_o , f_z/f_{cp} e f_o , foram calculados os valores dos componentes do filtro: $C_1 = 618pF$, $C_2 = 46pF$ e $R_1 = 39k\Omega$. O diagrama do filtro implementado é mostrado na figura 3.24, foram adicionados R_2 e C_3 para dar maior atenuação à frequência de referência.

Figura 3.24: Filtro implementado.

A figura 3.25 apresenta o *layout* completo do sintetizador de frequência. A área do chip é $0,9mm^2$ incluindo os *pads*. A maior parte da área é ocupada pelo capacitor C_1 e pelo indutor do

VCO.

(a)

(b)

Figura 3.25: (a) Layout do chip mostrando os blocos ($970\mu\text{m} \times 930\mu\text{m}$). (b) Fotografia do chip.

4 Resultados experimentais

O sintetizador de frequência projetado foi enviado para fabricação na AMS (*Austria Micro Systems*). O chip fabricado foi montado em uma placa de alumina projetada para os testes. Assim, foram medidas as diferentes características de desempenho do sintetizador. Neste capítulo, descrevem-se os componentes usados nos testes tanto internos como externos ao chip. Também, mostra-se as simulações pós-layout do sintetizador que servem como referência para comparar com os resultados dos testes. Finalmente, são mostrados os resultados obtidos nos testes.

4.1 Componentes usados nos testes

4.1.1 Placa em alumina

As figuras 4.1a e 4.1b apresentam o diagrama esquemático e o layout da placa em alumina, respectivamente. As placas de alumina usadas têm área de 1 polegada x 2 polegadas, no entanto, a área efetiva usada foi somente 1 polegada x 1,5 polegadas por causa de limitação no equipamento de gravação da placa.

Figura 4.1: Placa para teste em alumina: (a) Diagrama esquemático; (b) *Layout* (1 polegada x 1,5 polegadas).

Foram usados capacitores de $33\mu\text{F}$ e de 100nF para diminuir o ruído nas tensões de alimentação e polarização. Foi usado um conector SMA para o teste do sinal em RF. Os resistores R_{A1} , R_{A2} e

R_{A9} são opcionais no caso de ter fontes de alimentação separadas para medir o consumo de potência em cada fonte. As interfaces presentes no circuito serão apresentadas nas seções seguintes.

4.1.2 Circuito de proteção de ESD (Descargas Eletroestáticas)

Foi colocado o circuito de proteção eletroestática (ESD) conforme dada na figura 4.2 em cada *pad* para proteger as entradas e saídas do chip. Somente o *pad* com o sinal de saída RF foi deixado sem proteção ESD, pois não se tinha estruturas caracterizadas nessas frequências (800 MHz - 1,3 GHz). No caso dos *pads* de alimentação foi usado apenas um diodo reversamente polarizado entre *GND* e *Vdd*.

Figura 4.2: Circuito de proteção de ESD dos *pads*.

4.1.3 Entradas digitais

Uma vez que o sintetizador tem 22 bits de configuração (2 para o bloco de transcondutância adicional no VCO, 4 para a conjunto de capacitores chaveados do VCO, 6 para a parte fracionária do módulo, 4 para a parte inteira do módulo, 3 para escolher a corrente da bomba de carga, 1 para a frequência de referência, 2 para o oscilador de cristal), foi implementada uma interface *Serial-Input Parallel-Output* (SIPO) como mostrado na figura 4.3. Três bits são enviados usando a porta paralela do computador: um sinal de relógio (CK1), os dados enviados de forma serial (DAT) e um sinal para carregar o registro de configuração quando todos os dados foram enviados (LOAD). Foram usados resistores de $2k\Omega$ entre a porta paralela e o chip que, junto com os diodos do bloco ESD, protegem o circuito no caso que existam tensões maiores que 3,6V nos pinos da porta paralela.

O diagrama do bloco SIPO é apresentado na figura 4.3b. Foram colocados inversores em cascata nas entradas para diminuir a dependência do bloco com os tempos de subida e descida dos sinais de entrada. Para cada bit, tem um *flip-flop* encarregado de deslocar o dado serial e um *latch* que carrega cada bit de configuração quando todos os dados foram introduzidos no registro de deslocamento. Estes *flip-flops* e *latch* são implementados com portas lógicas estáticas.

Figura 4.3: (a) Entrada de dados digitais. (b) Bloco *Serial-Input Parallel-Output* integrado.

4.1.4 Interfaces de saída

4.1.4.1 *Buffer* para a saída de RF

Foi projetado um *balun* e um *buffer* para a saída de RF parecido com o *balun* e o *buffer* mostrado na seção 3.2.1 [22]. Este bloco tem duas funções: converter o sinal diferencial em *single-ended* e suportar a carga de 50Ω do analisador de espectro. A interface de RF é mostrada na figura 4.4a, onde os elementos parasitas incluem a capacitância do *pad* e a impedância do *bonding*, da trilha, dos conectores e do cabo. O cabo e os conectores tem impedância de 50Ω, enquanto a impedância do *bonding* não pode ser ajustada. A trilha na placa de alumina não foi dimensionada para 50Ω devido ao seu pequeno comprimento.

Figura 4.4: (a) Interface de saída de RF. (b) *Balun* e *buffer* para a saída de RF.

O diagrama esquemático do *balun* e do *buffer* é apresentado na figura 4.4b, onde os dois primeiros estágios de amplificação são iguais ao circuito usado para gerar o relógio digital do *prescaler*, enquanto o transistor NMOS e o transistor PMOS do último estágio foram projetados para fornecer a potência desejada na saída do circuito. O capacitor colocado na saída serve para desacoplar o nível de DC do sinal RF, o qual é um requerimento para usar o analisador de espectro. A potência de saída deve ser escolhida de acordo com as características do analisador de espectro. Um valor bom no caso do analisador E4440A da Agilent seria um pouco menos de -10dBm. Dessa

forma, o sinal pode ser medido sem o uso de atenuadores. A potência também não deve ser muito menor que -10 dBm porque aumenta o ruído de piso medido em dBc/Hz (referenciado ao nível da portadora), o qual pode atrapalhar a medida de ruído de fase para altas frequências de *offset*.

4.1.4.2 *Buffer* para medir a tensão de controle do VCO

Foi projetado um *buffer* para medir a tensão de controle do VCO sem afetar o funcionamento do sintetizador. Esse *buffer* é necessário dado que a impedância do filtro é maior que a impedância do osciloscópio ou do multímetro. Além disso, o uso do *buffer* evita possíveis interferências externas no sinal de controle do VCO. A interface para medir a tensão de controle é o *buffer* usado são mostrados nas figuras 4.5a e 4.5b, respectivamente. Foi usado um par diferencial com a saída e a entrada inversora ligadas para obter um ganho de tensão de aproximadamente 1. A corrente de polarização I_{buf} é obtida espelhando a corrente de polarização da bomba de carga $I(ICP)$.

Figura 4.5: (a) Interface para medir a tensão de controle do VCO. (b) *Buffer* para baixa frequência. As dimensões dos transistores estão em μm .

4.1.5 Polarização

4.1.5.1 Polarização do VCO e da bomba de carga

Foram utilizados dois *pads* para as correntes de polarização do VCO e da bomba de carga. Os circuitos usados são mostrados nas figuras 4.6a e 4.6b respectivamente. Os resistores que geram as correntes de polarização foram divididos em uma parte interna e uma parte externa para diminuir a sensibilidade do nó de polarização à interferência e ruído externos. Com esse objetivo, também foram integrados capacitores em cada nó de polarização. Os valores desses capacitores dependem do espaço entre blocos.

Figura 4.6: Corrente de polarização: (a) do VCO; (b) da bomba de carga.

4.1.5.2 Polarização do divisor de módulo 2

Foi projetado um circuito para polarizar o divisor de módulo 2 como mostrado na figura 4.7b, no entanto, a tensão de polarização também foi ligada a um *pad* para ser colocada externamente como mostrado na figura 4.7a. Portanto, existem 3 opções para a polarização do divisor de módulo 2:

- Dois potenciômetros externos, colocados para variar a tensão de polarização, como mostrado na figura 4.7a.
- Pino do chip denominado *VB2* não ligado externamente, então a polarização é estabelecida pelo circuito de polarização da figura 4.7b.
- Pino do chip denominado *VB2* ligado a uma fonte de tensão externa.

Figura 4.7: Polarização do divisor de módulo 2: (a) Configuração na placa de teste; (b) Bloco interno para polarizar o divisor.

4.2 Simulações

Após se verificar o correto funcionamento de cada bloco, a simulação do sintetizador de frequência completo é bastante difícil devido à grande diferença entre as constantes de tempo no circuito: o período do sinal na saída do VCO é ao redor de 400ps, o período do sinal de referência é aproximadamente 62ns, no modulador $\Sigma\Delta$ tem sinais com períodos até 4μs enquanto o tempo que demora o sintetizador para atingir o estado estável está na ordem de centenas de microssegundos.

Uma simulação transiente diretamente do circuito extraído após o *layout* pode demorar vários dias ou até várias semanas dependendo do computador usado. Para diminuir os tempos de simulação e conseguir simular o ruído de fase do sintetizador tem sido propostas várias estratégias que incluem o uso de modelos comportamentais. Nesta seção é mostrado o método usado para simular a resposta no domínio do tempo e o ruído de fase do sintetizador.

A figura 4.8 apresenta o diagrama esquemático usado para as simulações com *SpectreRF* da *Cadence* [28]. O bloco denominado *OSC_REF* é um modelo comportamental de um oscilador que inclui ruído de fase e está escrito em *Verilog-A* [28], o qual representa o oscilador de cristal e o divisor de frequência de referência. O bloco *PFD_BC_filtro* é uma descrição elétrica (transistores, resistores e capacitores) do PFD, da bomba de carga e do filtro. Finalmente, o bloco denominado *OSC_DIV* é um modelo comportamental similar ao modelo do bloco *OSC_REF* que corresponde ao VCO e ao divisor de frequência juntos.

Figura 4.8: Diagrama esquemático usado para as simulações no nível de sistema.

A figura 4.9a apresenta a tensão de controle (V_{ctrl}) quando o PLL muda desde o primeiro canal da faixa GSM1 ($F_{VCO}=1,78\text{GHz}$) até o último canal da faixa GSM2 ($F_{VCO}=1,92\text{GHz}$). A palavra digital usada para configurar o conjunto de capacitores chaveados do VCO no primeiro canal foi ‘1001’ e no último foi de ‘0101’. A figura 4.9b apresenta a tensão de controle (V_{ctrl}) quando o PLL muda desde o primeiro canal ($F_{VCO}=2,4\text{GHz}$) até o último canal ($F_{VCO}=2,48\text{GHz}$) de *Bluetooth*. Nesse caso a palavra digital usada para configurar o conjunto de capacitores chaveados no VCO foi ‘0010’. Os resultados das figuras 4.9a e 4.9b foram obtidos em simulação com *SpectreRF* usando o esquemático da figura 4.8. As oscilações na tensão de controle, antes do PLL atingir o estado estável, correspondem ao efeito denominado *cycle slip* que é causado pela limitação na detecção de fase do PFD [15].

Para calcular o valor do *lock time* assume-se que depois do pico maior na tensão de controle, esta decresce exponencialmente com uma constante de tempo dominante. Essa constante de tempo seria $1/\omega_{cp}$ segundo a análise feita na seção 2.2.3. Fazendo um ajuste de curvas para a figura 4.9a após o pico máximo encontramos que a constante de tempo é $18,7\mu\text{s}$, esse resultado é bastante próximo do valor de $1/\omega_{cp}$ definido no projeto do filtro ($20,6\mu\text{s}$). Sendo assim, o *lock time* para GSM simulado é $234\mu\text{s}$. Já no caso de *Bluetooth* a constante de tempo obtida da figura 4.9b é $19,5\mu\text{s}$, então o *lock time* simulado é $126\mu\text{s}$. Para o cálculo do *lock time* foram considerados os valores de tolerância em frequência (*tol*) especificados em cada padrão, os quais são 90Hz para GSM e 75kHz para *Bluetooth*.

Figura 4.9: Tensão de controle simulada quando o PLL muda do primeiro ao último canal: (a) em GSM, e (b) em *Bluetooth*.

4.3 Testes

4.3.1 Testes da placa 1

Nesta seção são mostrados os resultados dos testes feitos na placa 1. A soldagem de componentes nessa placa foi difícil, pois o ouro se desprendia da placa assim que tinha contato com o ferro de solda, então algumas soldas ficaram fracas. Somente depois de feitas as medidas percebeu-se que a resistência de folha do metal da placa era muito alta ($1,5 \Omega/\square$ medido em trilhas que não tinham se desprendido da placa), possivelmente devido a contaminação no processo de fabricação da placa. Já nas trilhas com o problema de desprendimento a resistência era maior. O pior caso de desprendimento da trilha foi no V_{DD3} onde a tensão caiu de 3V (na fonte) para 2,4V (na entrada ao chip).

Outro problema encontrado nos testes foi a qualidade do sinal de referência de 32MHz. Desta forma, analisou-se várias opções, que foram:

- Oscilador de cristal HC49 usando um inversor integrado para compensar as perdas do oscilador. O cristal foi ligado entre os pinos *OSC1* e *OSC2*. O circuito oscilou a uma frequência de 10,7 MHz, que é um terço da frequência esperada.
- Gerador de sinais HP 3200B: o ruído de fase é suficientemente baixo para medir o ruído de fase do sintetizador, no entanto, o valor da frequência varia com o tempo o qual dificulta as medidas.
- Gerador de sinais HP 83650L: a frequência é bastante estável, no entanto, o ruído de fase é maior que o ruído de fase do circuito testado. Esse gerador foi usado para testar o valor da frequência de saída para diferentes valores de divisão de frequência.
- Oscilador de cristal MTH305048AH-32.000MHZ fabricado por *MMD Components*: possui

frequência estável e ruído de fase suficientemente baixo para testar o ruído de fase do sintetizador de frequência.

As figuras 4.10 a 4.12 são fotografias correspondentes aos testes feitos na placa 1. A figura 4.10 apresenta a fotografia da placa usada para os testes. A figura 4.11 mostra a configuração usada para fazer as medidas no domínio do tempo e a figura 4.12 mostra a configuração para os testes no domínio da frequência. Os detalhes sobre os testes feitos são apresentados em seguida.

Figura 4.10: Fotografia da placa 1.

Figura 4.11: Fotografia da configuração para os testes no domínio do tempo.

Figura 4.12: Fotografia da configuração para os testes no domínio da frequência.

4.3.1.1 Medidas DC

As tensões e correntes de alimentação e polarização do chip foram medidas com o multímetro *Agilent 34410A*, os resultados obtidos são mostrados na tabela 4.1. É importante destacar a queda de tensão na alimentação da parte digital do PLL (V_{DD3}) de 3V para 2,4V, a qual é devida à soldagem fraca que foi mencionada no começo desta seção. Essa queda de tensão em V_{DD3} também faz com que a corrente $I(V_{DD3})$ seja menor que o valor esperado.

Tabela 4.1: Valores de tensão e corrente DC medidos e simulados.

Tensão			Corrente					
				GSM		Bluetooth		Descrição
Nó	Medida	Simulada	Nome	Medida	Simulada	Medida	Simulada	Alimentação:
V_{DD1}	3,0 V	3,0 V	$I(V_{DD1})$	4,1 mA	4,3 mA	4,1mA	4,3mA	VCO e divisor módulo 2
V_{DD2}	3,0 V	3,0 V	$I(V_{DD2})$	3,6 mA		3,7mA		Circuitos de teste
V_{DD3}	2,4 V	3,0 V	$I(V_{DD3})$	0,6 mA	1,0 mA	0,7mA	1,2mA	Parte digital do PLL
V_{DD4}	3,0 V	3,0 V	$I(V_{DD4})$	2,2 mA		3,4mA		Circuitos de teste
								Polarização:
V_{B2}	1,45 V	1,45 V						Divisor de módulo 2
			I_{VCO}	86 μ A	86 μ A	86 μ A	86 μ A	VCO
			I_{CP}	8,7 μ A	8,4 μ A	8,7 μ A	8,4 μ A	Bomba de carga

4.3.1.2 Medidas no domínio do tempo

Para os testes feitos no domínio do tempo foi usada a configuração mostrada na figura 4.13. Uma vez que o sinal de *trigger* e o canal de medida no osciloscópio 11801B são independentes, foi usado um *Power Divider* para ligar o sinal RF ao canal de medida e ao *trigger*. O resultado observado no osciloscópio *tektronics 11801B* é mostrado nas figuras 4.14a e 4.14b para um canal de GSM e

um canal de *Bluetooth* respectivamente. A amplitude medida é a metade da amplitude que seria vista se o *Power Divider* não fosse usado.

Figura 4.13: Configuração de teste no domínio do tempo.

Figura 4.14: Saída de RF experimental: (a) No caso de GSM (903,2MHz); (b) No caso de *Bluetooth* (1,214GHz).

Utilizando a mesma configuração da figura 4.13, foi testada a resposta transiente do sintetizador de frequência. Para isso, foi feito um programa em *Matlab* que muda periodicamente desde o primeiro canal de frequência de cada padrão até o último e vice-versa. Um terceiro pino de saída da porta paralela do computador foi usado como *trigger* do osciloscópio 11801B. Para obter uma medida mais clara, foi utilizada a função *average* do osciloscópio com um valor de 32. Os resultados são apresentados nas figuras 4.15a e 4.15b para GSM e *Bluetooth*, respectivamente. Foi aplicado o mesmo procedimento da seção para medir o *lock time* na resposta transiente das figuras 4.13a e 4.13b. Na tabela 4.2 são comparados os valores de *lock time* e constantes de tempo experimentais com os valores obtidos na simulação. Os valores experimentais mostram excelente concordância com os valores da simulação.

Tabela 4.2: Valores experimentais e simulados para o *lock time*.

Padrão	$1/\omega_{cp}$ [μ s]			<i>Lock time</i> [μ s]	
	Projetado	Simulado	Medido	Simulado	Medido
GSM	20,6	18,7	12,9	234	208
<i>Bluetooth</i>	20,6	19,5	20	126	157

Figura 4.15: Resposta transiente experimental do PLL: (a) No caso de GSM; (b) No caso de *Bluetooth*.

4.3.1.3 Medidas no espectro

Figura 4.16: Configurações de teste: (a) Para medir a frequência de cada canal; (b) Para medir os *spurs* e o ruído de fase.

As configurações usadas para as medidas no domínio da frequência (como a frequência de cada canal, os *spurs*, e o ruído de fase) são mostradas nas figuras 4.16a e 4.16b. A frequência do sinal $V(\text{OUT})$ foi verificada com o analisador de espectro para diferentes módulos do divisor de frequência e foi medida a tensão de controle do VCO com um multímetro. Do experimento anterior conclui-se que o divisor de frequência funciona corretamente. Também foi obtida a característica frequência vs. tensão de controle do VCO, como mostrado nas figuras 4.17a e 4.17b. A figura 4.17a corresponde ao VCO com o bloco de transcondutância adicional ligado (operação no padrão GSM), enquanto na figura 4.17b o bloco de transcondutância está desligado (operação no padrão *Bluetooth*). Como o sinal testado é a saída do divisor de módulo 2, então os valores de frequência medidos foram multiplicados por 2 para obter a frequência do VCO.

Algumas curvas de frequência vs. tensão obtidas da simulação (caso típico) são comparadas com os valores medidos. A palavra de 4 bits associadas às curvas das figuras 4.17a e 4.17b é a palavra de controle do bloco de capacitores chaveados do VCO. Da comparação do medido com o simulado conclui-se que:

Figura 4.17: Frequência medida (linhas sólidas) e simulada (linhas tracejadas) do VCO para várias configurações do conjunto de capacitores chaveados: (a) em GSM; (b) em *Bluetooth*.

- As características do diodo varactor simulado diferem levemente do comportamento medido. Isto é normal considerando que não são fornecidos modelos RF para o diodo. Isto pode ser visto nas figuras 4.17a e 4.17b, uma vez que a inclinação das curvas medidas é menor que a inclinação das curvas simuladas.
- A curva medida 0000 (quando todos os capacitores estão desligados) é bastante parecida com a curva simulada 0000.
- Para as faixas de frequência menores é possível ver que a frequência medida foi maior que a esperada da simulação em caso típico. Na figura 4.17a, foi necessário ligar todos os capacitores (curva medida 1111) para obter frequências parecidas com a curva simulada 1001, o que significa que houve um erro na estimativa da capacitância de aproximadamente

$100 \cdot (15-9)/15 = 40\%$. No caso da figura 4.17b, a curva medida 1111 é próxima da curva simulada 1011, o que representa um erro no valor da capacitância de aproximadamente 27%.

Os erros mencionados no último item podem ser atribuídos a 3 fatores: (i) variação no valor da indutância; (ii) desvio com relação ao caso típico da capacitância CPOLY, que pode variar 10% segundo a documentação do processo; (iii) superestimação das capacitâncias parasitas.

As figuras 4.18a e 4.18b apresentam o espectro medido do sinal V(OUT) para dois canais diferentes. A primeira figura corresponde a um canal que está na faixa de GSM, onde o marcador número 1 indica que o *spur* de referência (12,8MHz) tem potência de -50,38 dBc. A segunda figura corresponde a um canal na faixa de *Bluetooth* na qual pode ser medida a potência do *spur* de referência -51,78 @ 16MHz. Nos dois casos foi medido um *spur* a 32MHz. A alta potência desse *spur* é devida à interferência externa ao chip vinda do cristal.

(a)

(b)

Figura 4.18: Espectro do sinal RF medido: (a) No caso de GSM; (b) No caso de *Bluetooth*.

O espectro mostrado nas figuras 4.18a e 4.18b foi medido para um SPAN (largura da janela de medida no analisador de espectro) de 100MHz e 80MHz, respectivamente. Além disso, foi medido o espectro para diferentes valores de SPAN no analisador de espectro, variando entre 600Hz e 10MHz entorno da portadora. A portadora é 902,6MHz no caso da figura 4.18a e 1,22 GHz no caso da figura 4.18b. Os valores do RBW (*Resolution BandWidth*) são diferentes para cada valor de SPAN, por exemplo, para o SPAN de 600Hz o RBW foi 4Hz e para o SPAN de 10MHz o RBW foi 91kHz. Os dados para cada medida foram salvos no analisador de espectro em formato CSV (*Comma-Separated Values*) e depois foram graficados em *Matlab* de acordo com a equação 4.1.

$$L(f) = data(f) - P_c - 10\log(RBW) \quad (4.1)$$

onde: $data(f)$ são os dados obtidos do analisador de espectro medidos em dBm, P_c é a potência da portadora em dBm, e $L(f)$ é o ruído de fase em dBc/Hz.

O ruído de fase medido pode ser visto nas figuras 4.19 e 4.20, onde o ruído de fase está em função da frequência relativa (F_{offset}) para GSM e *Bluetooth*, respectivamente.

Figura 4.19: Ruído de fase na saída de RF medido (linha sólida) e simulado (linha tracejada), no caso de GSM.

Sobre o teste de ruído de fase se tem as seguintes conclusões:

- Para frequências de *offset* menores a 1kHz, o ruído de fase é dominado pelo ruído de fase do cristal acrescentado $20\log(N)$. Esse ruído não tinha sido considerado na simulação;
- Para frequências de *offset* entre 1kHz e 1MHz, o ruído de fase medido é bastante parecido ao valor simulado;
- Nas frequências de *offset* maiores a 1MHz é difícil medir o ruído de fase devido ao ruído de piso do analisador de espectro;

Figura 4.20: Ruído de fase na saída de RF medido (linha sólida) e simulado (linha tracejada), no caso de *Bluetooth*.

- Foram detectados *spurs* em frequências múltiplas de aproximadamente 1,3kHz. A frequência desses *spurs*, no caso de GSM, é a mesma que no caso de *Bluetooth*. Portanto, esses *spurs* não dependem da frequência de referência, então não estão sendo gerados pelo sintetizador de frequência. É possível que esses *spurs* sejam originados na fonte de alimentação ou no oscilador de cristal;
- Os *spurs* fracionários devidos ao modulador $\Sigma\Delta$ podem ser vistos nas frequências múltiplas de 100kHz na figura 4.19, e nas frequências múltiplas de 250kHz na figura 4.20. A potência dos *spurs* fracionários foi maior que a esperada por causa que o número de bits do modulador (6 bits) é baixo, e portanto, o ruído de quantização não é randômico.

4.4 Resumo dos resultados

A tabela 4.3 apresenta o resumo dos resultados do sintetizador de frequência. A tabela 4.3 mostra em detalhe o consumo de potência de cada bloco simulado, sendo que o consumo total foi de 15,9mW e 16,5mW para GSM e *Bluetooth*, e seus respectivos valores medidos foram 14,1mW e 14,4mW, respectivamente. Na tabela 4.4 são comparados os resultados experimentais obtidos neste trabalho com outros trabalhos em sintetizadores multipadrão. Nas duas referências [29] e [30] foi usado um modulador $\Sigma\Delta$, o qual é comum em sintetizadores multipadrão. No caso da referência [29] foram implementados dois VCO para gerar as duas faixas de frequência desejadas. Já na referência [30] a estratégia para a obtenção das duas faixas de frequência foi similar à utilizada neste trabalho, uma faixa de frequências foi obtida na saída do VCO e para a outra faixa foi dividida por 2 a frequência do VCO. Embora o sintetizador deste trabalho foi projetado para as faixas (890MHz~960MHz) e (2,4GHz~2,48GHz), qualquer uma das quatro faixas de frequência

de saída apresentadas na tabela 4.4 pode ser usada.

O baixo consumo de potência e a baixa ocupação de área conseguidos neste trabalho podem ser vistos na tabela 4.4. Isto se deve principalmente ao fato de que todos os blocos projetados são compartilhados pelos padrões implementados, sendo que todos os componentes do sintetizador de frequência foram integrados, incluindo o filtro e o VCO.

O ruído de fase na saída do divisor de módulo 2 foi extraído da figura 4.19. Já para o ruído de fase na saída do VCO, foi adicionado 6dB ao ruído medido na figura 4.20. Essa diferença de 6dB entre o ruído de fase do VCO e o ruído mostrado na figura 4.20 é mantida para frequências menores a 1MHz, nas frequências maiores a diferença não é mantida, pois o ruído de piso é dominante. O sintetizador de frequência operando na faixa de GSM tem um ruído de fase de -114dBc/Hz@400kHz o qual atinge a especificação que era -113dBc/Hz@400kHz. No caso do *Bluetooth* o ruído de fase é aproximadamente -121dBc/Hz@3MHz (esse valor foi referido a 1MHz na tabela 4.4 para facilitar a comparação com os outros trabalhos), o qual atinge a especificação de -121dBc/Hz@3MHz. Na referência [29] é atingido um ruído de fase baixo devido ao uso dos *bondings* como indutores, cujo fator de qualidade é muito maior que nos indutores integrados. Já comparando este trabalho com a referência [30] tem pouca diferença no ruído de fase medido a 1MHz.

Outra característica relevante do sintetizador de frequência é o ruído de fase *close-in*, ou seja, o ruído de fase para frequências menores à largura de banda do PLL. Na tabela 4.4 pode ser visto que o ruído de fase *close-in* medido neste trabalho é baixo comparado com os outros trabalhos. Esse tipo de ruído é devido ao ruído do cristal, dos divisores de frequência, do PFD e da bomba de carga. O valor medido dos *spurs* é relativamente alto, portanto deverá ser diminuído em futuros trabalhos.

O *lock time* medido para GSM foi 208 μ s, que é bem melhor que o padrão de 865 μ s. No caso de *Bluetooth* o *lock time* medido foi 157 μ s, o qual atinge a especificação de 254 μ s.

Como conclusão deste capítulo, foram obtidas experimentalmente as características de desempenho do sintetizador de frequência multipadrão fabricado. As especificações de ruído de fase e *lock time* propostas inicialmente foram atingidas com um baixo consumo de potência e pequena ocupação de área.

Tabela 4.3: Resumo de desempenho do sintetizador de frequência.

Especificação		GSM	<i>Bluetooth</i>
Tecnologia		0,35 μm -CMOS	0,35 μm -CMOS
Tensão de alimentação		3V	3V
Frequência de referência		12,8MHz	16MHz
Frequência de saída	MS	890-915MHz	2,4-2,48GHz
	BS	935-960MHz	
Largura de banda		62kHz	62kHz
Distância entre canais		200kHz	1MHz
Consumo de potência	Divisor de frequência	0,9mW	1,2mW
	PFD e bomba de carga	0,5mW	0,4mW
	Modulador	0,2mW	0,2mW
	VCO	10,5mW	10,5mW
	Divisor módulo 2	2,3mW	2,3mW
	<i>Buffer</i> digital	1,5mW	1,9mW
	Total	15,9mW	16,5mW
Ruído de fase [dBc/Hz]		-114 @ 400kHz	-121 @ 3MHz
<i>Lock time</i>		208 μs	157 μs

Tabela 4.4: Comparação dos resultados experimentais com outros trabalhos.

Caraterística	Ref. [29]		Ref. [30]	Este trabalho	
Padrão	PCS	Cellular	WLAN a,b,g <i>Bluetooth</i>	GSM	<i>Bluetooth</i>
Tecnologia	CMOS 0,35 μm		CMOS 0,18 μm	CMOS 0,35 μm	
Tensão de alimentação [V]	2,7		1,8	3	
Frequência referência [MHz]	19,68		20	12,8**	16**
Frequência de saída [MHz]	1480~1880	860~1090	4900~5630 2450~2815*	1772~1996 886~998*	2080~2496 1040~1248*
Largura de banda [kHz]	5		3	62	
Distância entre canais [kHz]	10		10*	200*	500
Consumo de Potência [mW]	37,8		19,5	14,1	14,4
Ruído de fase [dBc/Hz] @ F_{offset}	-138 @ 1MHz	-121,5 @ 100kHz	-116* @ 1MHz	-114* @ 400kHz	-112 @ 1MHz
Ruído de fase [dBc/Hz] @ F_{offset} (<i>close-in</i>)	-78 @ 1kHz		-45* @ 1kHz	-90* @ 1kHz	-84 @ 1kHz
<i>Lock time</i> [μs] @ tolerância	650 @ 1kHz		67	208* @ 90Hz	157 @ 75kHz
<i>Spurs</i> [dBc] @ F_{offset}	-54,5 @ 10kHz		-61* @ 20MHz	-50,4* @ 12,8MHz	-45,8 @ 16MHz
Área [mm^2] (com <i>pads</i>)	4,4		2	0,9	

* Valores referidos à saída do divisor de módulo 2.

** As duas frequências são obtidas de um oscilador de cristal de 32MHz.

5 Conclusões e recomendações

5.1 Conclusões

Foi projetado um sintetizador de frequência para ser usado nos padrões de comunicação sem-fio GSM-900 e *Bluetooth*. O sintetizador projetado é baseado em um PLL N-fracionário com modulador $\Sigma\Delta$. O sintetizador foi fabricado no proceso CMOS C35B4 da AMS (*Austria MicroSystems*). Todos os componentes foram integrados no chip incluindo o filtro e o VCO, ocupando uma área de $0,9\text{mm}^2$ incluindo os PADs. O ruído de fase medido no caso de GSM ($F_{OUT}=902,6\text{MHz}$) foi de $-114\text{dBc/Hz}@400\text{kHz}$ e no caso de Bluetooth ($F_{VCO}=2,44\text{GHz}$) foi $-121\text{dBc/Hz}@3\text{MHz}$. O consumo de potência é 14mW . Os resultados das medidas concordam com o esperado da simulação, e atendem basicamente as especificações dos dois padrões.

A estratégia proposta para o projeto do sintetizador de frequência começa no nível de sistema com o plano de frequências, que é baseado na relação aritmética entre as frequências dos canais desejados e as possíveis combinações dos módulos de divisão, esse processo também considera os compromissos entre as características de desempenho do sintetizador; tais como ruído de fase, *lock time*, estabilidade, área e consumo de potência.

Descendo na hierarquia, foram projetados os blocos que compõem o sintetizador de frequência até chegar no nível de transistores. Após projetados os blocos e verificado seu correto funcionamento, foi projetado o filtro para garantir o cumprimento das especificações.

Foi atingido o principal objetivo do projeto multipadrão, o qual consistia em que cada bloco fosse comum a todos os padrões aplicados. Por exemplo, todos os padrões usam o mesmo cristal, o mesmo VCO, o mesmo PFD, a mesma bomba de carga, o mesmo filtro, etc. O uso compartilhado dos blocos foi possível mediante um bom plano de frequências.

Aplicou-se a programação geométrica (PG) no projeto do VCO. Os modelos usados para o indutor, os transistores, os diodos e o ruído de fase na PG mostraram excelente concordância com os valores simulados e medidos. O uso da PG não elimina as iterações no projeto do VCO, mas diminui o número de iterações e a complexidade de cada iteração.

Durante os testes, o VCO gerou as frequências da forma esperada, o qual faz pensar que para o fator $(\chi_n + \chi_p)$ que representa a relação entre a transcondutância dos elementos ativos e as perdas resistivas do tanque, o valor de 2 escolhido foi suficiente para garantir o início e manutenção da

oscilação.

Implementou-se um divisor de frequência diferencial de módulo 2 com poucos componentes. O fato de ter poucos componentes permite atingir uma maior frequência de operação e um menor consumo de potência. Entretanto, esse divisor tem a desvantagem de não fornecer saídas em quadratura.

O *buffer* que precede aos divisores de frequência *TSPC* inclui um *balun* (*balanced-to-unbalanced*), o qual é importante porque aproveita a potência nos dois nós diferenciais diminuindo o consumo de potência do buffer e aumentando a rejeição a sinais de modo comum.

O divisor de frequência projetado na sua maior parte com lógica *TSPC* apresenta um baixo consumo de potência, o qual contribui junto com o VCO para que o sintetizador de frequência completo tenha um baixo consumo de potência.

Desenvolveu-se uma estratégia para simular o sintetizador de frequência. Na estratégia de simulação foram usados modelos comportamentais de alguns blocos com o intuito de reduzir os tempos de simulação. Os resultados da simulação estão bastante próximos dos resultados medidos.

Elaborou-se o *layout* do sintetizador projetado tentando evitar interferência entre blocos, com esse objetivo foram feitas conexões entre substrato e terra em cada espaço livre entre blocos. Para a largura das trilhas foi considerada sua densidade de corrente. Foram integrados capacitores entre terra e as tensões de alimentação e polarização, esses capacitores integrados são muito importantes para diminuir a sensibilidade do circuito a interferências externas e também para diminuir a variação da tensão de alimentação devido à corrente consumida pelo circuito.

Foram projetadas as interfaces para testes do chip, as quais incluem componentes integrados e componentes externos ao chip, embora tentou-se integrar a maior parte dos componentes. Apesar dos problemas apresentados na placa de alumina, as características do sintetizador de frequência foram medidas.

Realizou-se um projeto completo desde a definição das especificações até o teste do chip fabricado, mostrando os pontos fortes e as dificuldades do trabalho feito. Isso será muito útil para futuros projetos envolvendo sintetizadores de frequência e principalmente, circuitos multipadrão, os quais complicam muito o projeto dos sintetizadores.

5.2 Recomendações para trabalhos futuros

As recomendações para futuros trabalhos são discutidas em seguida:

- É importante fazer um estudo em nível de sistema do transceptor completo usando software especializado como ADS (*Agilent*). O estudo das especificações do transceptor permitirá a dedução das especificações para cada bloco que o compõe incluindo o oscilador local.
- Para futuros testes é recomendado colocar o chip em um empacotamento com o mínimo

de elementos parasitas (por exemplo QFN), com o objetivo de poder usar uma placa FR4. Dessa forma podem ser colocados todos os componentes de teste e conectores na mesma placa, sem as dificuldades apresentadas na placa de alumina. Além disso, seria bom colocar o sistema em uma caixa metálica blindando o circuito.

- Para o teste do sintetizador de frequência é importante usar um oscilador de cristal de excelente qualidade para não afetar o ruído de fase do circuito. É difícil encontrar o mesmo desempenho do cristal nos equipamentos geradores de sinais do laboratório.
- O pino correspondente ao sinal do cristal deve ficar longe de outros pinos sensíveis no chip para diminuir a potência do *spur* na frequência do oscilador de cristal.
- Os *spurs* de referência devem ser diminuídos. Uma possibilidade é melhorar o *layout* para diminuir o acoplamento de sinais no substrato. Outro possível motivo é o *mismatch* na bomba de carga.
- Para diminuir os *spurs* fracionários uma solução é aumentar o número de bits do modulador $\Sigma\Delta$ e fixar o valor de bit menos significativo em ‘1’. Entretanto, outras soluções para randomizar o ruído de quantização devem ser estudadas.
- A potência de saída para o sinal RF testado deve ser escolhida de acordo com as características do analisador de espectro, de tal forma que não seja necessário o uso de atenuadores. O anterior permite aproveitar o equipamento para medir valores de ruído de fase baixos. Se a potência do sinal for muito baixa, o ruído de piso do equipamento (relativo à potência da portadora) aumenta.
- O uso da capacitância lateral entre vias e entre metais, assim como a capacitância vertical entre metais pode melhorar o desempenho de circuitos que usam capacitores em modo diferencial, ainda em tecnologias de baixo custo onde não são oferecidas camadas especiais para a implementação desses capacitores. Seria bom estudar a forma de maximizar a capacitância efetiva por unidade de área usando as vias, metais e contatos, e verificar seu valor usando simulação eletromagnética.
- A estratégia de projeto apresentada neste trabalho deve ser validada para outros padrões de comunicação e outras tecnologias de fabricação.

Referências

- [1] RAZAVI, B. *RF microelectronics*. Upper Saddle River, NJ, USA: Prentice-Hall, Inc., 1998.
- [2] TANG, Y.; AKTAS, A.; ISMAIL, M.; BIBYK, S. *A fully integrated dual-mode frequency synthesizer for GSM and Wideband CDMA in 0.5 μm CMOS*. In *Proceedings of the 44th IEEE 2001 Midwest Symposium on Circuits and Systems, MWSCAS 2001*, v. 2, p. 866–869, Aug. 2001.
- [3] TERROVITIS, M.; MACK, M.; SINGH, K.; ZARGARI, M. *A 3.2 to 4 GHz, 0.25 μm CMOS frequency synthesizer for IEEE 802.11a/b/g WLAN*. *IEEE International Solid-State Circuits Conference, Digest of Technical Papers, ISSCC 2004*, v. 1, p. 354–355, Feb. 2004.
- [4] AHN, H. J. *A Frequency Synthesizer for Multi-Standard Wireless Applications*. Tese (Doutorado) — The Ohio State University, USA, 2003.
- [5] JIA, H.; REN, T.; LIN, M.; CHEN, F.; SHI, Y.; DAI, F. *A 5.6-mW power dissipation CMOS frequency synthesizer for L1/L2 dual-band GPS application*. *9th International Conference on Solid-State and Integrated-Circuit Technology, ICSICT 2008*, p. 1637–1640, Oct. 2008.
- [6] LEE, J.-Y.; KIM, K.; KWON, J.; LEE, S.-C.; KIM, J.; LEE, S.-H. *A 3.8-5.5-GHz Multi-Band CMOS Frequency Synthesizer for WPAN/WLAN Applications*. *IEEE Custom Integrated Circuits Conference, CICC 2006*, p. 377–380, Sept. 2006.
- [7] LU, L.; YUAN, L.; MIN, H.; TANG, Z. *A fully integrated 1.175-to-2GHz frequency synthesizer with constant bandwidth for DVB-T applications*. *IEEE Radio Frequency Integrated Circuits Symposium, RFIC 2008*, p. 303–306, June 2008.
- [8] EUROPEAN TELECOMMUNICATIONS STANDARDS INSTITUTE. *European digital cellular telecommunications system (Phase 2); Radio transmission and reception (GSM 05.05)*. Second. France, July 1995.
- [9] EUROPEAN TELECOMMUNICATIONS STANDARDS INSTITUTE. *European digital cellular telecommunications system (Phase 2); Radio subsystem synchronisation (GSM 05.10)*. Second. France, July 1995.
- [10] MNIF, H.; FAKHFAKH, M.; KROUT, I.; BARHOUMI, M.; LOULOU, M. *A $\Sigma\Delta$ fractional- N synthesizer for GSM standard specifications*. *13th IEEE International Conference on Electronics, Circuits and Systems, ICECS 2006*, p. 1121–1124, Dec. 2006.
- [11] BLUETOOTH SIG. *Specification of the Bluetooth System*. Version 2.0, Nov. 2004.
- [12] RHEE, W.; SONG, B.-S.; ALI, A. *A 1.1-GHz CMOS fractional- N frequency synthesizer with a 3-b third-order $\Sigma\Delta$ modulator*. *IEEE Journal of Solid-State Circuits*, v. 35, n. 10, p. 1453–1460, Oct. 2000.
- [13] GARDNER, F. *Charge-Pump Phase-Lock Loops*. *IEEE Transactions on Communications*, v. 28, n. 11, p. 1849–1858, Nov. 1980.
- [14] PERROTT, M.; TROTT, M.; SODINI, C. *A modeling approach for $\Sigma\Delta$ fractional- N frequency synthesizers allowing straightforward noise analysis*. *IEEE Journal of Solid-State Circuits*, v. 37, n. 8, p. 1028–1038, Aug. 2002.

- [15] CABRERA, F.; ROA, E.; NOIJE, W. V. *Cycle Slip Cancellation by Increasing the PFD Detection Range in PLL Circuits. XXIII Conference on Design of Circuits and Integrated Systems, DCIS 2008*, Grenoble, France, Nov. 2008.
- [16] FARD, A. *Analysis and Design of Low-Phase-Noise Integrated Voltage-Controlled Oscillators for Wide-Band RF Front-Ends*. Tese (Doutorado) — Mälardalen University, 2006.
- [17] OLIVEROS, J.; CABRERA, D.; ROA, E.; NOIJE, W. V. *An Improved and Automated Design Tool for the Optimization of CMOS OTAs using Geometric Programming*. In: *SBCCI '08: Proceedings of the 21st annual symposium on Integrated circuits and system design*. New York, NY, USA: ACM, 2008. p. 146–151.
- [18] GRANT, M. C.; BOYD., S. P. *CVX: A system for disciplined convex programming*. Disponível em: www.stanford.edu/~boyd/cvx.
- [19] NIKNEJAD, A. M. *Asitic: Analysis and Simulation of Inductors and Transformers in Integrated Circuits*. Disponível em: www.eecs.berkeley.edu/~niknejad/asitic.
- [20] CRANINCKX, J.; STEYAERT, M. *Wireless CMOS frequency synthesizer design*. Norwell, MA, USA: Kluwer Academic Publishers, 1998.
- [21] FIORELLI, R. *Low Power Integrated LC Voltage Controlled Oscillator in CMOS Technology at 900MHz*. Dissertação (Mestrado) — Universidad de la República, Uruguay, 2005.
- [22] CHEN, C.-S.; CHANG, R. C. *A New Prescaler for Fully Integrated 5-GHz CMOS Frequency Synthesizer*. in *Proc. IEEE ISCAS*, v. 4, p. 245–248, 2004.
- [23] RATEGH, H.; SAMAVATI, H.; LEE, T. *A CMOS Frequency Synthesizer with an Injection-Locked Frequency Divider for a 5-GHz Wireless LAN Receiver*. *IEEE Journal of Solid-State Circuits*, v. 35, n. 5, p. 780–787, may 2000.
- [24] GÓMEZ, A. M. *Estudo e Projeto de um Sintetizador de Frequência para RF em tecnologia CMOS de 0,35 μ m*. Dissertação (Mestrado) — Universidade de São Paulo, 2004.
- [25] YUAN, J.; SVENSSON, C. *High-speed CMOS circuit technique*. *IEEE Journal of Solid-State Circuits*, v. 24, n. 1, p. 62–70, Feb. 1989.
- [26] NAVARRO, J.; NOIJE, W. V. *A 1.6-GHz Dual Modulus Prescaler using the Extended True-Single-Phase-Clock CMOS Circuit Technique (E-TSPC)*. *IEEE Journal of Solid-State Circuits*, v. 34, n. 1, p. 97–102, Jan. 1999.
- [27] LEE, W.-H.; CHO, J.-D.; LEE, S.-D. *A High Speed and Low Power Phase-Frequency Detector and Charge-Pump*. *Design Automation Conference, 1999. Proceedings of the ASP-DAC '99. Asia and South Pacific*, v. 1, p. 269–272, Jan. 1999.
- [28] CADENCE Design Systems. Disponível em: www.cadence.com.
- [29] HUH, H.; KOO, Y.; LEE, K.-Y.; OK, Y.; LEE, S.; KWON, D.; LEE, J.; PARK, J.; LEE, K.; JEONG, D.-K.; KIM, W. *Comparison Frequency Doubling and Charge Pump Matching Techniques for Dual-Band $\Delta\Sigma$ Fractional-N Frequency Synthesizer*. *IEEE Journal of Solid-State Circuits*, v. 40, n. 11, p. 2228–2236, Nov. 2005.
- [30] CHEN, W.-Z.; YU, D.-Y. *A Dual-Band Four-Mode $\Delta\Sigma$ Frequency Synthesizer*. *IEEE Radio Frequency Integrated Circuits (RFIC) Symposium*, June 2006.