Wilmar Carvajal Ossa

Projeto de um conversor analógico-digital para um receptor Bluetooth em tecnologia CMOS

Dissertação apresentada à **Escola Politécnica**
da **Universidade de São Paulo** para obtenção
do Título de Mestre em Ciências.

São Paulo
2011

Wilmar Carvajal Ossa

Projeto de um conversor analógico-digital para um receptor Bluetooth em tecnologia CMOS

Dissertação apresentada à **Escola
Politécnica** da **Universidade de São
Paulo** para obtenção do Título de
Mestre em Ciências.

Área de concentração:
Microeletrônica

Orientador:
Prof. Dr. Wilhelmus A. M. Van
Noije

São Paulo
2011

Este exemplar foi revisado e alterado em relação à versão original, sob responsabilidade única do autor e com a anuência de seu orientador.

São Paulo, 21 de Janeiro de 2011

Assinatura do autor _____

Assinatura do orientador _____

Ficha Catalográfica

Ossa, Wilmar Carvajal

Projeto de um conversor analógico-digital para um receptor Bluetooth em tecnologia CMOS / W.C. Ossa - ed. rev. - São Paulo, 2011.

106 p.

Dissertação (Mestrado) – Escola Politécnica da Universidade de São Paulo. Departamento de Engenharia de Sistemas Eletrônicos.

1. Microeletrônica. 2. Conversores A/D e D/A. 3. Programação geométrica. I. Universidade de São Paulo. Escola Politécnica. Departamento de Engenharia de Sistemas Eletrônicos. II.t.

*A mis dos primeros sobrinos: la
hermosa Juliana y una nueva vida
que viene en camino.*

AGRADECIMENTOS

À minha família pelo apoio constante durante este meu caminho. Eles são a razão primordial pela que hoje eu sou o que sou, e pela que no futuro serei aquilo que poderei chegar a ser.

À Maria Eugênia por aparecer em um momento importante da minha vida, no que sem seu apoio, brincadeiras, conversas, tempo e carinho, tudo teria sido muito mais difícil.

Não posso deixar de agradecer a todos meus amigos e amigas nos diferentes cenários que a minha vida vai acontecendo. Tanto na Colômbia quanto no Brasil recentemente, e nas mais diversas circunstâncias, cada uma dessas pessoas tem participado e me acompanhado nesta experiência longa e difícil, porém de conquistas muito gratificantes.

Ao professor Dr. Wilhelmus Van Noijs pela orientação, ajuda e discussões na pesquisa desenvolvida. Embora as conversas e a interação profissional tenham diminuído pela ausência, também agradeço ao professor Elkim Roa pela valiosa e motivante experiência inicial no campo da microeletrônica.

A todos meus amigos e colegas do *Grupo de Investigación en Diseño de Circuitos Integrados (CIDIC)* na Colômbia e no México, e do Laboratório de Sistemas Integráveis (LSI) no Brasil, pela sua colaboração, motivação e suporte constante. Uma grande parte dos resultados deste trabalho não teria sido conseguida sem nosso tradicional e valioso trabalho em equipe.

Ao Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) pela bolsa que serviu de suporte econômico para meus estudos de mestrado. Também à Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP) que financiou a fabricação dos circuitos integrados. Finalmente, à Divisão de Qualificação e Análise de Produtos Eletrônicos do CTI Campinas, especialmente ao Rodrigo Farias de Sousa pela ajuda e tempo dedicado aos testes do *OTA* fabricado.

Resumo

Neste trabalho aborda-se o projeto de um conversor analógico-digital (*ADC*) que deve atingir as especificações do padrão *Bluetooth*. Este bloco faz parte do estágio de recepção de um transceptor sem fio integrado em tecnologia *CMOS*.

Inicialmente é feita a análise do *ADC* como sistema, ao mesmo tempo que as especificações nesse nível são desenvolvidas. A arquitetura adaptada da literatura é conhecida como *time-interleaved pipeline*. Os seus principais blocos, o *S&H* e o estágio básico incluindo o *sub-ADC* e o *MDAC*, são explicados posteriormente junto com a estratégia de correção digital através do bit de redundância entre estágios consecutivos. Seguindo essa ordem de ideias, é estudada a implementação com portas digitais da estratégia anterior e da geração das fases de relógio necessárias para os blocos da cadeia *pipeline*. Os dois circuitos mais elementares, o amplificador operacional de transcondutância (*OTA*) e o comparador de tensão, também são apresentados antes de introduzir a programação geométrica como ferramenta de projeto auxiliar. Tal ferramenta permite otimizar o consumo de potência desses circuitos básicos e, portanto, descobrir uma nova perspectiva no projeto de circuitos analógicos do estado da arte.

Finalmente, os resultados obtidos e as simulações dos diferentes blocos e circuitos que constituem o *ADC* são mostrados. Esses resultados também incluem as medições e testes feitos em um *OTA* projetado com PG e fabricado em tecnologia *CMOS* 0,35 μm . A conclusão mais importante deste trabalho se deriva da aplicação simultânea da programação geométrica e a análise cuidadosa dos requisitos reais dos circuitos, levando portanto à otimização do desempenho global do *ADC* projetado.

Palavras-chave: Microeletrônica. Conversores A/D e D/A. Programação geométrica.

Abstract

In this work, an Analog to Digital Converter (ADC) fulfilling the Bluetooth standard specifications is designed. This block stays at the reception side of an integrated wireless transceiver in CMOS technology.

Initially, an analysis of the ADC as a system is carried out, at the same time that the specifications at that level are developed. The architecture adapted from the literature is known as time-interleaved pipeline. Its main blocks, the S&H and the basic cell including sub-ADC and MDAC circuits, are then explained together with the digital correction strategy based on the bit of redundancy between consecutive stages. Furthermore, digital gate implementation of previous strategy and generation of the different clock phases required by pipeline chain blocks, are covered. The two most elementary circuits, operational transconductance amplifier (OTA) and voltage comparator, are also presented before introducing geometric programming (*PG*) as an auxiliary design tool. Such a tool allows the power consumption optimization of these basic circuits and thus leads to a new perspective in analog circuit design for the state of the art.

Finally, the reached results and the different ADC block simulations are presented. Those results include tests and measurements of an OTA designed using *PG* and fabricated in a CMOS 0,35 μ m technology. The most important conclusion of this work is derived from the joint application of geometric programming and careful analysis of the real circuit requirements, allowing the global performance optimization in the designed ADC.

Keywords: Microelectronic, A/D and D/A Converters, Geometric programming.

Lista de símbolos

A_o	Ganho DC do OTA .
B	Largura de banda absoluta do filtro.
$\mathbf{B}$	Saída digital de 7 bits em código binário.
C_i	$Carry$ de entrada no esquema de soma $Carry-Lookahead Adder$.
C_o	$Carry$ de saída no esquema de soma $Carry-Lookahead Adder$.
C_S	Capacitor de amostragem.
C_u	Capacitor unitário no banco de amostragem do $MDAC$.
$\mathbf{D}$	Saída digital termométrica do $sub-ADC$ de 3 bits.
Δ	Tamanho de passo em tensão (1 LSB) do conversor.
D_{out}	Saída digital do estágio $pipeline$.
e	Tensão de erro.
f_s	Frequência de amostragem total do ADC .
G	Ganho do amplificador do estágio $pipeline$.
γ	Constante de efeito de corpo.
$\mathbf{H}$	Varáveis $Generate$ no esquema de soma $Carry-Lookahead Adder$.
k	Constante de Boltzman.
M	Número de canais $time-interleaved$ no ADC .
m	Número de estágios da cadeia $pipeline$ no ADC .
n	Resolução ou número de bits de um estágio na cadeia $pipeline$.
N	Resolução ou número total de bits do ADC .
P	Potência.
ϕ	Fase de relógio.
ϕ_f	Potencial de Fermi.
$\mathbf{P}$	Varáveis $Propagate$ no esquema de soma $Carry-Lookahead Adder$.
RSD_{offset}	$Offset$ digital introduzido no estágio $pipeline$ para aplicar RSD .
$\mathbf{S}$	Código digital final de saída do ADC de 6 bits.
T	Duração de símbolo.
$\mathbf{T}$	Saída digital termométrica do $sub-ADC$ de 4 bits.
T	Temperatura dos portadores no canal do transistor.
$\mathbf{U}$	Saída digital de 7 bits em código Gray.

V_{cm}	Tensão em modo comum.
V_{DD}	Tensão da fonte de alimentação.
V_{DS}	Tensão entre o dreno (D) e a fonte (S) do transistor.
V_{FS}	Faixa de excursão do sinal em escala total na entrada do <i>ADC</i> .
V_{LATCH}	Sinal de controle dos comparadores.
$\overline{v_{n,out}^2}$	Potência de ruído total na saída do <i>SEH</i> .
$\overline{v_{n,amp}^2}$	Ruído equivalente na saída do amplificador.
V_{ref}	Tensão de referência, equivalente a $V_{FS}/2$.
V_{SB}	Tensão entre a fonte (S) e o corpo (B) do transistor.
V_T	Tensão de limiar do transistor.
V_{T0}	Tensão de limiar do transistor sem efeito de corpo ($V_{SB} = 0V$).
$V_{T_{noRSD}}$	Tensão reconstruída a partir de um código digital sem usar <i>RSD</i> .
$V_{T_{RSD}}$	Tensão reconstruída a partir de um código digital usando <i>RSD</i> .
ζ	Fator de excesso de ruído.

Sumário

1	Introdução	1
1.1	Motivação	1
1.2	O padrão <i>Bluetooth</i>	3
1.3	Objetivos	4
1.4	Levantamento bibliográfico	4
1.5	Organização do documento	7
2	O sistema e a arquitetura	9
2.1	Linearidade	10
2.2	Relação sinal ruído (SNR), faixa dinâmica (DR) e resolução	11
2.3	Largura de banda e frequência de amostragem	15
2.4	Consumo de potência	15
2.5	Generalidades da arquitetura <i>time-interleaved</i>	16
2.6	O canal com arquitetura <i>pipeline</i>	19
2.6.1	Princípio de funcionamento	19
2.6.2	Descrição da arquitetura	19
2.6.3	Formação de códigos digitais	21
2.7	Otimização do consumo de potência da arquitetura	22
2.7.1	Escolha do número de canais	23
2.7.2	Escolha da resolução por estágio	23
2.8	Não idealidades e extração das especificações por estágio	24

3	Os blocos da arquitetura	27
3.1	Circuito de amostragem e retenção (SEH)	28
3.1.1	Generalidades sobre os circuitos SEH	28
3.1.2	Descrição da arquitetura do SEH	29
3.1.3	Especificações para o SEH	31
3.2	Estágio básico <i>pipeline</i>	32
3.2.1	Correção digital	33
3.2.2	O <i>sub-ADC</i> com arquitetura <i>flash</i>	37
3.2.3	O <i>MDAC</i>	41
3.3	Circuitos digitais	45
3.3.1	Gerador de fases de relógio	45
3.3.2	Conversões e correções de códigos digitais	45
4	Circuitos básicos e resultados	51
4.1	Programação Geométrica	51
4.2	Amplificador Operacional de Transcondutância	53
4.2.1	O <i>CMFB</i>	57
4.3	Comparador	58
4.4	Simulações	60
4.4.1	<i>OTAs</i>	63
4.4.2	Comparadores	66
4.4.3	SEH	69
4.4.4	Canal <i>pipeline</i>	70
4.4.5	<i>ADC</i>	72
4.5	Fabricação e testes	77
5	Conclusões e recomendações	81

5.1	Conclusões	81
5.2	Observações e recomendações	83
Apêndice A – PG no projeto do <i>OTA</i>		87
A.1	Polarização, condições de operação e geometria.	88
A.1.1	Leis de Kirchhoff	88
A.1.2	Potência em estado estável	89
A.1.3	Transistores ativos e saturados	89
A.1.4	Faixas de excursão de tensão	90
A.1.5	Limite inferior para a corrente	90
A.1.6	Dimensões dos transistores	91
A.1.7	Relação geométrica no <i>cascode</i>	91
A.2	Parâmetros de desempenho.	92
A.2.1	Ganho	93
A.2.2	Função de transferência	93
A.2.3	Frequência de ganho unitário (<i>GBW</i>)	93
A.2.4	Margem de fase	94
A.2.5	<i>Slew Rate</i>	95
A.3	Estratégia de projeto e modificações.	95
A.3.1	Limites para V_{DS9}	97
A.3.2	Limites para V_{DS11}	98
A.3.3	Inclusão dos V_{DS} resultantes do processo iterativo	98
A.3.4	Formulação padrão do programa geométrico	98

1 Introdução

1.1 Motivação

Dois fatores do ambiente que o homem contemporâneo desenvolve e interage são a tecnologia e a comunicação, os quais avançam de forma convergente e rápida em busca de conforto tanto quanto de progresso. Nesse mesmo sentido, as comunicações sem fio fazem parte das tecnologias de vanguarda, e portanto, continuamente são desenvolvidos novos padrões que visam viabilizá-las. Assim sendo, os transceptores com compatibilidade multipadrão têm ganhado atenção e importância na fabricação de dispositivos versáteis e configuráveis nesse campo tecnológico.

As especificações e desafios propostos nos padrões de comunicação sem fio têm dirigido durante anos a inovação no projeto de transceptores. Com o sucesso das Redes de Área Pessoal (*PAN*) *Bluetooth*, os esforços dos projetistas e fabricantes de sistemas sem fio se focam na otimização do custo, desempenho e compatibilidade entre padrões e aplicações diferentes. Esses três critérios têm criado um novo enfoque na integração de sistemas portáteis sem fio, no qual é desejável que o estágio encarregado da recepção tenha a adaptabilidade necessária para processar eficientemente sinais de diferentes padrões. Esse processamento deve ser realizado sem precisar de grandes modificações nos parâmetros de circuito dos blocos analógicos que conformam o receptor.

Atualmente, os esquemas de modulação e os protocolos digitais são dominantes no cenário das comunicações sem fio. Por isso, faz-se necessário que o processamento da informação em banda base (nos níveis acima da camada física neste tipo de sistema) seja efetuado no domínio digital mediante *DSPs*¹ reconfiguráveis. No entanto, o sinal recebido na antena de radiofrequência e seu processo inicial de adequação e conversão a *IF*², bem

¹Abreviatura do inglês para Processador Digital de Sinais (*Digital Signal Processor*). Para diferenciar os termos em inglês, neste documento eles serão escritos em letra itálica.

²*IF* é a abreviatura de Frequência Intermediária. Dependendo da aplicação e padrão utilizados pode ser *DC* (0 Hz, como no caso do receptor de conversão direta) ou um valor específico de frequência (menor que a frequência da portadora) que ofereça vantagens na recepção do sinal.

Figura 1.1: Modelo geral dos receptores sem fio de conversão direta.

como todos os blocos envolvidos nele, encontram-se geralmente no domínio analógico. Pela razão acima, é necessária a existência de um Conversor Analógico-Digital (*ADC*), que assume o papel de interface ou ponte entre esses dois tipos de sinais de natureza diferente dividindo o sistema receptor sem fio, conforme mostra a figura 1.1 [1].

A configurabilidade do *ADC* é uma das principais contribuições na adaptabilidade dos receptores multipadrão. Além disso, este bloco permite a integração da parte analógica e o processamento digital em um mesmo chip, mantendo a filosofia *SoC*³ para os sistemas portáteis modernos. Como bloco fundamental dentro do processamento em banda base do receptor, o Conversor Analógico-Digital projetado para as condições de operação expostas acima tem se tornado uma área ativa de pesquisa e desenvolvimento nos últimos anos. Essas considerações fazem com que o projeto do *ADC* seja um ponto chave para os receptores multipadrão.

A partir dos argumentos anteriores, o foco inicial deste trabalho foi o projeto de um *ADC* configurável integrado em tecnologia *CMOS* que iria satisfazer as especificações de dois padrões de comunicações sem fio: *Bluetooth* e *GSM*. Sob o ponto de vista dessa ideia inicial, foram produzidos dois artigos aceitos em eventos internacionais: [2] para o *Iberchip* em Puebla, México e [3] para o *DCIS* em Grenoble, França; e também foi concluído um trabalho de formatura [4] que ainda levou à publicação de um livro para consulta universitária [5]. Apesar dos resultados anteriores, durante o desenvolvimento deste projeto se determinou que a complexidade da proposta inicial estava além do escopo de um trabalho de mestrado. Assim sendo, o trabalho foi reespecificado apenas para um dos padrões, mas as decisões em nível de sistema e de arquitetura foram mantidas para já preparar um possível trabalho futuro na versão multipadrão do *ADC*. Devido a sua grande popularidade e preferência no mercado atual para *PANs*, a banda de frequências livre em que opera e sua compatibilidade com os processos de fabricação *CMOS* de baixo custo, o padrão *Bluetooth* foi o escolhido para esta aplicação.

Como ferramenta auxiliar na definição e otimização de projeto dos circuitos mais

³*System on Chip*. Uma das tendências da eletrônica cuja ideia principal é que todo sistema analógico-digital possa ser projetado e implementado dentro de uma mesma pastilha de silício.

elementares do conversor, a Programação Geométrica (PG) [6, 7] é apresentada e aplicada conforme a função e posição deles dentro do sistema. Assim, o resultado da estratégia adotada é um conversor analógico-digital que satisfaz as especificações do padrão sob o qual opera, e que ainda segue as tendências do estado da arte por conceber circuitos integrados com baixo consumo de potência, especialmente para aplicações portáteis.

1.2 O padrão *Bluetooth*

Adaptado do padrão *IEEE 802.15.1, Bluetooth* foi desenvolvido originalmente para redes de área pessoal. É uma interface universal de rádio que tem sido desenvolvida visando permitir a comunicação sem fio de curto alcance entre dispositivos eletrônicos através de conexões de rádio *ad hoc*⁴. Tem ampla aplicação em sensores e configuração de *PANs*, bem como na conexão de telefones celulares e *laptops* com seus respectivos periféricos, tais como fones de ouvido *handsfree* e impressoras.

Os sistemas *Bluetooth* funcionam na banda *ISM*⁵ de 2,4GHz. Dentre as características mais atrativas desta tecnologia, encontram-se seu baixo custo, integração em um único chip e seu reduzido consumo de potência. Porém, um sistema *Bluetooth* necessita se apoiar sobre outra rede sem fio, por exemplo de telefonia celular ou *Wi-Fi*, para aproveitar ao máximo sua funcionalidade. Isto é necessário porque seu cenário operacional se expande quando combinado com outros sistemas sem fio de alcance maior [1, 8].

Finalmente, os processos *CMOS* são geralmente preferidos no projeto de sistemas *Bluetooth* por causa do seu alto nível de integração e baixo custo de implementação, quando comparados com de outras tecnologias de fabricação. Além disso, seu desenvolvimento e avanços permitem que as tecnologias *CMOS* atuais produzam circuitos em *RF* com bom desempenho e altas velocidades na faixa de GHz.

⁴Uma rede sem fio *ad hoc* é uma conexão que não precisa de um nó central ou *AP (Access Point)* entre dois ou mais aparelhos. Ao invés disso, cada um dos dispositivos tem as mesmas condições.

⁵*Industrial, Scientific and Medical band*: banda de frequências de uso público disponibilizada mundialmente para diversas aplicações como a pesquisa espacial, exploração da terra e serviço fixo por satélite, radioamadores, radiolocalização, radionavegação e aeronáutica. Também é usada por sistemas de baixa potência e curto alcance.

Figura 1.2: Arquitetura básica do *ADC* a ser seguida.

1.3 Objetivos

Os principais objetivos deste trabalho de mestrado são:

- Projetar um Conversor Analógico-Digital integrado em tecnologia *CMOS*, para ser usado dentro do estágio de recepção de um transceptor no padrão *Bluetooth*.
- Usar a programação geométrica como ferramenta auxiliar no projeto dos circuitos elementares do *ADC*: o *OTA* e o comparador.
- Desenvolver uma estratégia de simulação para o *ADC* completo.
- Implementar e fazer testes experimentais sobre um dos circuitos fundamentais do *ADC*: o *folded cascode OTA* e seu circuito *SC-CMFB*.

1.4 Levantamento bibliográfico

Na mesma área de aplicação deste trabalho, [9] propõe uma arquitetura configurável composta por duas topologias chamadas de *pipeline* e *time-interleaved*, conforme ilustra a figura 1.2. A primeira versão dela foi publicada dois anos antes em [10]. Este *ADC* é focado para receptores de modo dual (2 padrões), sendo um deles o padrão *Bluetooth*. A arquitetura é composta por dois canais *pipeline* idênticos que funcionam paralelamente, igual a um esquema *time-interleaved*. O uso dessas duas configurações permite atingir altas velocidades com resoluções moderadas. Aliás, a possibilidade de desligar blocos em cada canal ou um canal completo, permite variar a resolução e a velocidade do *ADC*, além de ajudar a diminuir o consumo de potência. Os benefícios descritos são obtidos em troca do aumento na área de silício e na complexidade do *ADC* projetado.

Figura 1.3: Árvore de referências do artigo guia.

Pelas características anteriores, além do interesse por explorar, estudar e aproveitar a flexibilidade dessa arquitetura, ela é a proposta escolhida para o *ADC*. O intuito é aprofundar nos detalhes da topologia para facilitar a futura implementação de uma versão multipadrão, que está além do escopo deste trabalho de mestrado. Portanto, esta dissertação aborda o projeto do *time-interleaved pipeline ADC* para atender as especificações de apenas um padrão de comunicação sem fio: *Bluetooth*.

A figura 1.3 apresenta o desenvolvimento feito sobre o trabalho publicado em [9]. O significado dos diferentes tipos de setas usadas nessa figura para assinalar algumas das referências do artigo base é apresentado a seguir:

- I - Contribuições à implementação, desde o nível de sistema até os transistores.
- II - Contextualização e área de aplicação no estado da arte.
- III - Trabalhos com os quais se comparam os resultados obtidos.
- IV - Guia e raiz da união de arquiteturas utilizada.
- V - Referências não derivadas do artigo base.

Os padrões *Bluetooth* e *Wi-Fi* aparecem na coletânea de artigos referidos na figura 1.3, o que é resultado da sua grande popularidade no mercado atual das comunicações sem fio. Além disso, a sua frequente coexistência e campos de aplicação comuns têm chamado a atenção dos projetistas de receptores multipadrão nos últimos anos.

Em [21], os autores divulgam que se trata da primeira vez que as arquiteturas *time-interleaved* e *pipeline* são associadas, o que permite contornar as tradicionais desvantagens do paralelismo nos *ADCs*, como o *mismatch*⁶ nos ganhos, *offsets* e temporização. Isso é conseguido mediante a reutilização das cadeias de resistores, circuitos de polarização e de sincronismo nos *MDACs*⁷, os quais fazem parte dos blocos que compõem uma cadeia *pipeline*. No entanto, [21] está focado em aplicações de alto desempenho da sua época, como *HDTV*, comunicações digitais e instrumentação. Dessa forma, o artigo apresenta o *ADC* mais rápido referido nessa data, ultrapassando o patamar de 50MS/s de trabalhos anteriores com tecnologia *CMOS*.

Alguns anos depois, o trabalho [19] expõe um estudo em detalhe sobre a forma de escolher a resolução por estágio de um *ADC pipeline*. Esse artigo contrasta com a ideia de trabalhos anteriores que preferem a minimização do número de bits por estágio. Com esse objetivo, demonstra-se através da análise automatizada de um exemplo de projeto o seguinte: quando desejadas resoluções superiores a 10 bits e altas velocidades, a solução ótima é a combinação de resoluções altas e médias por estágio. Dessa forma se consegue diminuir a dissipação de potência e a área, respectivamente.

O *ADC* implementado em [9] é um dos blocos que fazem parte do receptor referido em [28]. Esse projeto contrasta com a tendência de trabalhos em campos de aplicação similares, como [12] e [13], nos quais o *ADC* não é incluso no estágio da recepção.

⁶Termo em inglês para se referir ao descasamento existente entre elementos ou parâmetros de circuito, que em princípio deveriam ser iguais, devido às limitações e imperfeições dos processos de fabricação.

⁷*Multiplying Digital to Analog Converter*

1.5 Organização do documento

Com o intuito de oferecer uma visão geral da abrangência do presente documento, segue uma apresentação da estrutura do seu conteúdo.

Logo após a introdução, o capítulo 2 apresenta uma primeira perspectiva do *ADC* como sistema. Sua arquitetura e as variações que dela podem ser concebidas constituem o enfoque principal dessa parte. Em seguida, é completada a descrição dos blocos funcionais que compõem o sistema de conversão analógico-digital, acompanhando o estudo que vai da identificação das não idealidades à especificação dos parâmetros que as compensam.

A arquitetura usada no *ADC* deste trabalho é conhecida na literatura como *time-interleaved pipeline*. A porta de acesso dessa arquitetura constitui a primeira seção do capítulo 3: o bloco de amostragem e retenção (*S&H*). A descrição e especificação são desenvolvidas de forma progressiva, visando elucidar a ideia básica do funcionamento dos circuitos com capacitores chaveados (*SC*). Esses últimos, além de serem fundamentais para implementação do *S&H*, fornecem o princípio de operação primário para quase toda a arquitetura do *ADC*, assim como para muitas outras aplicações que estão além do escopo desta dissertação. A segunda seção do capítulo 3 expõe a composição da cadeia de conversão *pipeline*. Os tópicos tratados em ela são a correção digital através de um bit de redundância e as topologias selecionadas para implementação dos grandes blocos que estão dentro do estágio básico: o *sub-ADC* e o *MDAC*. Além desses tópicos, explora-se a interdependência que existe entre estes blocos, ressaltando o impacto que têm as estratégias e decisões sobre os mesmos.

O conteúdo apresentado nos capítulos anteriores permite identificar dois circuitos analógicos que são a base de toda a arquitetura do *ADC*. Tais blocos básicos são o comparador de tensão e o amplificador operacional de transcondutância (*OTA*), cuja contextualização e projeto são tratados ao longo do capítulo 4. Como ferramenta auxiliar de valiosa contribuição neste trabalho, a programação geométrica (PG) também é introduzida para desvendar uma nova perspectiva no projeto analógico. Encerrando o capítulo 4, os resultados obtidos são explicados desde as simulações da operação dos blocos individuais projetados ao longo do trabalho, até o sistema conversor completo. Alguns resultados de teste do *OTA* fabricado também são apresentados.

Finalmente, no capítulo 5 se condensam as experiências, resultados obtidos e conhecimentos adquiridos em forma de observações, conclusões e recomendações para trabalhos futuros.

2 O sistema e a arquitetura

O principal tpico de interesse deste captulo a especificao geral do *ADC* abstrado como sistema que converte sinais analgicos em digitais. Continuando com a caracterizao do conversor, a topologia escolhida explorada e compreendida. Atravs de um percurso detalhado e focado em forma gradual nas diferentes caractersticas e sees que constituem a arquitetura *time-interleaved pipeline*, exibe-se a natureza do processo da converso analgico-digital de sinais eltricos. Paralelamente, as especificaes gerais so distribudas e atribudas aos diferentes blocos que compem o *ADC* a ser projetado.

O primeiro passo o conhecimento em detalhe do padro de comunicaes sem fio escolhido. Portanto, a tabela 2.1 apresenta um resumo das principais especificaes de operao do padro *Bluetooth*. Essas especificaes so determinadas pensando na cadeia receptora completa, desde a antena at a entrada do processador digital de dados banda base. O passo seguinte a traduo e utilizao dos parmetros da tabela 2.1 para caracterizao do conversor analgico-digital, inicialmente em nvel de sistema. A fim de conseguir isto, este bloco deve ser enxergado mediante seu conceito bsico: uma caixa

Tabela 2.1: Especificaes do padro *Bluetooth*.

Par�metro	Valor
Banda de frequ�ncias	2400 – 2483,5 MHz
M�todo de acesso	<i>TDD/FHSS</i>
Modula��o de amplitude constante	<i>GFSK</i>
Produto BT*	0,5
N�mero de canais	79
Separa��o entre canais	1 MHz
M�xima largura de banda de sinal	500 kHz
Sensibilidade (<i>BER</i> requerida)	-70 dBm (10^{-3})
M�ximo n�vel de pot�ncia recebido	-20 dBm
Dura��o total dos pacotes de dados (canal)	625 μ s
Dura��o do pre�mbulo dos pacotes de dados	4 μ s
N� <i>frames</i> /Intervalo de tempo (Dura��o)	1 (625 μ s)
Tempo de assentamento	254 μ s
Taxa de saltos de frequ�ncia	1600 saltos/s

* BT o produto da largura de banda absoluta do filtro (B) e a durao de smbolo (T).

Figura 2.1: Função de transferência do ADC junto com os erros *INL* e *DNL*.

preta cujas entradas são sinais analógicos, os quais são amostrados em tempo (a uma frequência determinada) e amplitude (com uma resolução determinada) e codificadas em níveis binários, para ser finalmente entregues na saída.

Algumas das especificações na tabela 2.1 são relevantes para o projeto do ADC. Dentre elas, cabe ressaltar o esquema de modulação utilizado, a largura ou separação entre canais e a sensibilidade, definida como aquele nível de potência mínimo requerido para cumprir certo desempenho, avaliado geralmente através da taxa de erro de bits (*BER*). A seguir, as principais especificações de projeto relacionadas com o ADC serão brevemente explicadas. Para uma revisão mais profunda e em detalhe, pode referir-se a [29].

2.1 Linearidade

A faixa de excursão em escala total do sinal na entrada do ADC é expressada em Volts, e denota-se como V_{FS} . O tamanho do passo em tensão Δ na função de transferência do ADC (figura 2.1) corresponde também ao valor do bit menos significativo (*LSB*). Assumindo que o sinal varia entre $-V_{FS}/2$ e $+V_{FS}/2$, determina-se que $\Delta = 1 \text{ LSB} = V_{FS}/2^N$, onde N é o número de bits ou a resolução do conversor.

Os erros estáticos na função de transferência do ADC são descritos pela não linearidade diferencial (*DNL*) e a não linearidade integral (*INL*). Ambos os erros são mostrados na figura 2.1 e relacionam-se conforme a equação (2.1), onde k representa qualquer um dos degraus da função de transferência do ADC. O *DNL* mede o grau de

desvio dos degraus de tensão reais quando comparados ao valor nominal de 1 *LSB*. Já o *INL* corresponde ao acúmulo do *DNL*, e representa a diferença entre o valor ideal analógico do sinal (mostrado na linha reta de inclinação 1, sem erros de ganho e de *offset*) e o valor real da saída do *ADC* (associado com a função de transferência escalonada real).

$$INL_k = \sum_{i=1}^k DNL_i \quad (2.1)$$

Esses dois parâmetros indicam a precisão real de um conversor e incluem os erros de quantização, não linearidades, ruído, erros de *offset* e ganho. Eles podem ser representados graficamente como função do código digital de saída, ou através do seu valor máximo, que é um simples número em unidades de *LSB*. Sendo assim, para garantir que o *ADC* seja monotônico¹, deve-se cumprir que $INL_k < 0,5 \text{ LSB}$, o que implica então que $DNL_k < 1 \text{ LSB}$.

2.2 Relação sinal ruído (*SNR*), faixa dinâmica (*DR*) e resolução

Uma análise exaustiva para determinação da resolução mínima necessária em um *ADC* que faz parte de um receptor em banda ultralarga (*UWB*) é apresentado em [30]. Esse estudo, bem como outras referências da literatura, explica a grande dependência do requisito da resolução sobre o esquema de modulação, as características do canal utilizado, a natureza das interferências não desejadas dentro e fora da banda, a arquitetura de receptor usada e a maioria dos blocos que a constituem, desde o *LNA* na entrada até o filtro que precede o *ADC*, incluindo ainda a participação do sintetizador de frequência.

Sendo assim, na referência [30] demonstra-se que se for considerado o verdadeiro impacto de todos os fatores citados, pode-se achar um requisito real de resolução do *ADC* menos superdimensionado que aquele obtido quando aplicada a estratégia tradicional da maioria dos projetos. Um estudo assim aprofundado está além dos objetivos deste trabalho, razão pela que aqui se usa o método tradicional que será explicado nos próximos parágrafos.

A resolução do *ADC* está ligada ao seu requisito de faixa dinâmica (*DR*), que é derivado das especificações de sensibilidade, máximo nível de potência recebida e perfis de

¹Um *ADC* é monotônico quando se cumpre que para incrementos no valor do sinal analógico de entrada, igualmente se incrementa o valor do sinal digital na saída. A monotonicidade de um *ADC* evita a perda de códigos digitais na saída.

Figura 2.2: Especificação da faixa dinâmica do *ADC* (adaptado de [31]).

*blockers*² para um padrão e uma arquitetura de receptor específicos. O esquema conceitual da figura 2.2 mostra a distribuição da *DR* em outras quatro especificações, as quais são definidas agora para o padrão *Bluetooth*.

O primeiro requisito que deve cumprir a *DR* é cobrir o erro irreversível de quantização introduzido pelo *ADC* no processo de atribuição de valores discretos ao sinal analógico da entrada. Esse erro impõe um limite inferior para *DR* do *ADC*, e seu impacto é quantificado mediante a *SNR*. A extração da *SNR* está muito relacionada ao desempenho exigido para o esquema de modulação utilizado em um determinado padrão de comunicações sem fio.

Para entender os seguintes modelos, deve-se esclarecer que para a recepção de sinais modulados digitalmente, há a opção de fazê-lo em forma coerente ou não coerente. A primeira delas envolve a disponibilidade de réplicas exatas do sinal transmitido no demodulador, o qual as correlaciona com o sinal recebido para fazer escolhas quando comparado com limiares definidos. Por outro lado, a demodulação não coerente não precisa de tal conhecimento do sinal transmitido. A complexidade do receptor na última opção é menor, mas o preço a pagar é a degradação do desempenho do sistema.

O requisito de *BER* na tabela 2.1 determina o desempenho exigido pelo padrão *Bluetooth*. Para satisfazer esse parâmetro, um mínimo nível de *SNR* deve ser atingido, tal como mostrado na figura 2.4. Essa figura está baseada nos resultados de simulação de dois modelos: o primeiro, de um demodulador ótimo não coerente implementado especificamente para *Bluetooth*, que é reportado em [1]; e o outro, implementado nesta dissertação, que é apresentado na figura 2.3.

O próximo componente da *DR*, chamado de razão entre potência média e pico,

²Na documentação de um padrão de comunicações sem fio [8], chamam-se de *blockers* os fortes sinais modulados de interferência em canais adjacentes ao canal desejado. Essas interferências devem ser toleradas pelo receptor mantendo um nível mínimo de desempenho (*BER*).

Figura 2.3: Modelo utilizado para análise de desempenho do padrão *Bluetooth*.

Figura 2.4: *BER* vs. *SNR* para o esquema de modulação utilizado por *Bluetooth*.

visa evitar o recorte de picos ou incrementos no sinal analógico de entrada, que geraria distorção harmônica. De [31] sabe-se que no caso de esquemas de modulação de envelope constante, por exemplo *GFSK* no padrão *Bluetooth*, um mínimo de 3 dB pode ser usado para este componente, que acaba sendo de certa forma outra restrição de projeto.

Em um receptor de conversão direta não existe um filtro seletivo de canal em *RF* e apenas as interferências fora de banda são rejeitadas pelos elementos passivos do filtro externo. Portanto, o deslocamento para banda base feito pelo circuito misturador de sinal (um bloco passa tudo) traz consigo os grandes *blockers* que estão ao lado de um determinado canal desejado. Um filtro banda base *anti-aliasing*³ que precede o *ADC* é utilizado quando a escolha de canal é feita no domínio analógico.

A forma mais fácil de enxergar o exposto acima é através da figura 2.5, que mostra

³Chama-se de *aliasing* a superposição que pode acontecer entre as componentes espectrais de um sinal analógico amostrado quando não é obedecido o teorema de Nyquist. Esse teorema diz que a frequência de amostragem deve ser no mínimo o dobro da máxima frequência presente no sinal original.

Figura 2.5: Perfis de *blockers* e máscara de atenuação do filtro banda base.

os perfis de *blockers* para o padrão *Bluetooth* junto a um desenho ideal da máscara de atenuação de um filtro já projetado para o transceptor do que fará parte o *ADC* deste trabalho [32]. Os perfis de *blockers* são apenas a interpretação gráfica da correspondente especificação extraída do padrão [8]. Visando dar um exemplo para comparação, o padrão de telefonia móvel *GSM* (com 200 kHz de separação entre seus canais [33]) também é exibido na figura 2.5. Enquanto o *blocker* mais forte de *GSM* dentro da banda de passagem do filtro pode estar até 56 dB⁴ por cima da referência do sinal desejado, *Bluetooth* tem a vantagem adicional de que o canal adjacente encontra-se no mesmo nível do canal escolhido. Portanto, este componente da *DR* não acrescenta a especificação, como mostrado na figura 2.2.

A última componente da *DR* na figura 2.2 é mais um patamar superior de projeto, que visa compensar erros de *offset*, de ganho e transientes na amplitude do sinal de entrada. Em [1] sugere-se que seu valor pode variar entre 4 e 10 dB.

A *SNR* no *ADC* devido ao erro de quantização pode ser formulada como:

$$SNR = 6,02 \cdot N + 1,76 \text{ dB} \quad (2.2)$$

onde N é o número de bits ou a resolução do *ADC* [1, 29, 31].

⁴Usando o filtro da figura 2.5 e fazendo as contas da figura 2.2, o *ADC* para o padrão *GSM* precisa de 12 bits de resolução. Essa maior complexidade tanto para o projeto quanto para futuros testes é uma das razões pelas que o conversor multipadrão é considerado além do escopo deste trabalho de mestrado.

O número de bits no *ADC* é escolhido normalmente para garantir que a contribuição do ruído de quantização à *SNR* total na entrada do demodulador implementado dentro do *DSP*, seja desprezível quando comparada com o ruído introduzido pelo estágio inicial de *RF*. Juntando isso à definição da *SNR* como uma medida da máxima faixa dinâmica do *ADC*, o requisito de resolução do conversor pode ser derivado usando a *DR* e a equação (2.2). Então, a partir da figura 2.2, o *ADC* operando sob o padrão *Bluetooth* precisa de uma *DR* de 34 dB ou 6 bits.

2.3 Largura de banda e frequência de amostragem

O teorema de Nyquist é o principal critério para escolha da mínima frequência de amostragem necessária nos *ADCs*. No entanto, fatores adicionais fazem com que este parâmetro seja maior que esse patamar inferior. No caso do padrão *Bluetooth*, análises e simulações em nível de sistema em [1] levam à conclusão que uma taxa de amostragem mínima de 11MHz é necessária para atingir uma sincronização suficiente no demodulador. A especificação anterior é consequência do preâmbulo muito curto (tabela 2.1) no pacote de dados deste padrão. A importância desta seção do pacote de dados *Bluetooth* surge a partir de que o receptor (e o *ADC* fazendo parte dele) a utiliza para ajustar e corrigir seus desvios e transientes.

2.4 Consumo de potência

Os dispositivos sem fio visam oferecer mobilidade ao usuário final. Portanto, usualmente são alimentados por baterias, as quais são geralmente as partes mais volumosas, pesadas e caras desses sistemas. Nessas condições, aumentar o tempo de duração da bateria

Tabela 2.2: Especificações de projeto do *ADC*.

Parâmetro	Valor
Arquitetura	<i>Time Interleaved Pipeline</i>
Tecnologia	<i>CMOS</i> 0,35 μm
Tensão de alimentação	3,3 V
Máxima largura de banda de sinal	500 kHz
Frequência de amostragem	11MHz
Faixa Dinâmica na entrada	34 dB
Resolução	6 bits
Excursão total na entrada (V_{FS})	$2 V_{pp}$
<i>INL</i>	$< 0,5 \text{ LSB}$
<i>DNL</i>	$< 1 \text{ LSB}$

ou otimizar o consumo de potência é e será sempre o alvo de maior prioridade em todos os níveis da hierarquia de projeto dos sistemas sem fio. O *ADC* como um dos principais blocos do receptor, usualmente contribui com mais do que 2/3 do gasto de energia dele. Então, o projeto do *ADC* deve procurar o menor consumo de potência, e qualquer economia na especificação desse bloco será valiosa na otimização de potência do receptor completo. Além disso, um menor consumo de corrente ajuda a manter a temperatura de operação do *ADC* em um nível adequado.

A fim de fornecer uma visão geral do projeto do *ADC*, um resumo das especificações extraídas até agora é apresentado na tabela 2.2. Os parâmetros relacionados com a tecnologia de fabricação, a tensão de alimentação e a excursão de tensão esperada na entrada do *ADC*, foram determinados a partir das condições de projeto do transceptor completo.

2.5 Generalidades da arquitetura *time-interleaved*

Um dos principais atrativos da aplicação de técnicas *time-interleaving* consiste na possibilidade de aumentar a velocidade de operação de um conversor, mediante o funcionamento alternado de vários *ADCs* controlados por diferentes fases de um sinal de

Figura 2.6: Esquema conceitual de *time-interleaving* e sua sequência temporal.

Figura 2.7: Limitações de desempenho da arquitetura *time-interleaved*: (a) erro de ganho; (b) erro de *offset*; (c) erro por desvios de fase.

relógio. Além disso, sob um ponto de vista diferente, a grande vantagem desta arquitetura consiste na redução da frequência de operação dos canais em paralelo dada uma taxa de amostragem específica.

O conceito de *time-interleaving* é mostrado na figura 2.6, onde os conversores podem usar qualquer arquitetura e funcionam a uma taxa de amostragem de f_s/M , com f_s denotando a frequência de amostragem total do *ADC* e M o número de canais revezando conversões. Todos os canais paralelos têm a mesma resolução do *ADC* completo e igual estrutura entre eles. Os bits de saída dos diferentes canais são multiplexados para formar a palavra digital correspondente a uma amostra do sinal analógico. Depois, ou simultaneamente, um algoritmo de correção digital pode ser aplicado aos bits de saída.

Conforme o esquema de temporização da figura 2.6, enquanto o *ADC* do canal i captura amostras e segura o valor do sinal analógico na sua entrada, os outros conversores estão ocupados convertendo amostras anteriores e posteriores. De forma similar, o multiplexador é controlado também por uma combinação das fases do relógio, de tal forma que ele escolhe a saída do canal i quando o respectivo *ADC* acabou a conversão da amostra.

Enquanto a operação revezada de cadeias *pipeline* permite diminuir a velocidade de amostragem de cada canal, o *mismatch* ou descasamento entre parâmetros dos canais faz esta arquitetura suscetível à degradação da sua precisão e desempenho. É o caso dos erros por descasamento nos ganhos, *offsets* e desvios de fase, os quais são de especial relevância para o projeto do *ADC* porque influenciam nas suas características espectrais, conforme mostrado na figura 2.7 para $M = 2$ [29].

A estratégia mais simples para reduzir os erros por desvios de fase ou sincronização entre canais é o uso de um circuito de amostragem-retenção (*S&H* - *Sample and Hold*) global na entrada do *ADC*, como é mostrado na figura 2.8. Após o *S&H* que opera com a taxa de amostragem total do conversor, f_s , o sinal de entrada não é mais contínuo. Portanto, quando os primeiros estágios de cada cadeia *pipeline* tomarem amostras deste novo sinal de entrada idealmente constante, e com velocidade menor que f_s , o instante de amostragem deixa de ser crítico.

Se além do dito acima, técnicas de amostragem dupla (*double sampling*) são usadas de tal forma que o *opamp* no *S&H* da entrada possa ser reutilizado e compartilhado entre as duas cadeias *pipeline* paralelas, a mudança entre as fases de amostragem e retenção será idêntica para ambos canais, minimizando então os desvios de fase. Os descasamentos de ganho e *offset* também podem ser atenuados mediante o reuso de *opamps*, tornando o *mismatch* de capacitores no *S&H* praticamente na fonte mais importante de erros.

A clara desvantagem da amostragem dupla surge a partir de que o *S&H* na entrada do *ADC* deve ser operado com a taxa de conversão total f_s . Por isto, o projeto dos seus circuitos em tecnologia *CMOS* é bastante exigente devido à alta velocidade e precisão com que devem funcionar. Sendo assim, as qualidades e as falhas do *S&H* influenciam de forma importante o desempenho do *ADC*. Portanto, a arquitetura *time-interleaved pipeline* é melhor que a mais simples e rápida *flash*, apenas se a velocidade de aquisição do *S&H* na entrada é suficientemente maior que a conversão A/D dos *ADCs* em cada canal.

Figura 2.8: Arquitetura *time-interleaved pipeline* com circuito *S&H* na entrada.

2.6 O canal com arquitetura *pipeline*

Já havendo identificado as vantagens e limitações do paralelismo na arquitetura *time-interleaved*, é o momento de aprofundar mais na exploração da estrutura do *ADC*. Em vista disso, no restante desta seção será apresentado o estudo de um dos canais revezando funções no conversor, que usa a arquitetura *pipeline* pela sua inerente flexibilidade derivada dos seus estágios com diferentes especificações.

2.6.1 Princípio de funcionamento

A ideia básica por trás da conversão analógico-digital na cadeia *pipeline* consiste em encontrar um número de tensões de referência cuja soma seja igual ao valor da amostra do sinal contínuo original. Associando essas tensões de referência aos símbolos binários (0 e 1) conforme um sistema de codificação determinado, constrói-se a palavra digital de saída do *ADC*. Porém, tais códigos binários precisam de certo tratamento digital adicional para multiplexar, alinhar e corrigir os bits (a partir das tensões de referência) de saída de cada estágio.

O procedimento de conversão de sinais analógicos em códigos digitais é feito subtraindo as tensões de referência da amostra através dos diferentes estágios da cadeia *pipeline*. O resíduo de cada estágio, que usualmente é amplificado para melhorar a precisão, é aplicado na entrada do estágio seguinte. O objetivo é fazer o resíduo se aproximar de zero, indicando que a soma total dos níveis de referência ao longo do *ADC* iguala ao valor analógico da amostra em conversão.

2.6.2 Descrição da arquitetura

Em um *ADC* com estrutura *pipeline* a quantização dos sinais analógicos é distribuída ao longo de estágios operando sequencialmente, o que permite a implementação de conversores de moderada velocidade e considerável resolução com menor área. Um esquema geral da topologia *pipeline* é mostrado na figura 2.9. A cadeia inclui m estágios em cascata e um bloco *S&H* que pode ser acrescentado na entrada visando evitar descasamentos de temporização nos dois caminhos de sinal até o subtrator do primeiro estágio, para sinais de entrada com variação rápida.

Cada um dos estágios exceto o último (o estágio m é apenas um *sub-ADC*), inclui um circuito *S&H*, um *sub-ADC*, um conversor digital-analógico (*DAC*), um subtrator que

Figura 2.9: A arquitetura *pipeline*.

detecta o resíduo e um estágio de ganho, como mostra a figura 2.9. Cada estágio processa o sinal entrante em duas fases. Na primeira delas, é tomada uma amostra da tensão na entrada pelo bloco $S\&H$, ao mesmo tempo que é digitalizada pelo *sub-ADC*. Na segunda fase, o resultado da conversão A/D é levado de volta ao domínio analógico pelo *DAC* e subtraído da amostra armazenada no passo anterior, terminando com a amplificação do resíduo e sua retenção como sinal de entrada ao estágio seguinte na cadeia [19].

Em implementações com circuitos *SC* (*Switched Capacitors*), a operação de amostragem e retenção ($S\&H$), a conversão D/A, a subtração e a amplificação do resíduo, são todas realizadas por apenas um bloco chamado de *MDAC* (*Multiplying DAC*), que é composto por um *opamp* e um arranjo de capacitores e chaves *MOS*. Por outro lado, os quantizadores de baixa resolução geralmente são construídos usando a arquitetura *flash*, devido à forma rápida e direta da sua conversão. Esses *sub-ADCs* consistem em alguns comparadores, geradores de tensões de referência e portas lógicas. É comum utilizar as mesmas tensões de referência ao longo de todos os estágios na cadeia *pipeline*, a fim de diminuir descasamentos, área e consumo de potência do *ADC*.

Devido ao funcionamento da arquitetura *pipeline* baseado em circuitos $S\&H$, os estágios básicos na cadeia operam em forma concorrente para conseguir altas *throughputs*⁵,

⁵O termo *throughput* refere-se à taxa de bits efetivos ou informação útil transmitida - ou convertida no caso particular do *ADC*.

Figura 2.10: O sinal de resíduo em um estágio *pipeline*.

embora isso seja obtido em troca de um compromisso com a latência⁶ do sistema. Estágios consecutivos funcionam em fases opostas, pelo que uma amostra atravessa dois estágios em um ciclo de relógio. Desse modo, os bits dos diferentes estágios são produzidos em diferentes instantes, precisando-se então de blocos extras de circuitos digitais para atrasar, misturar, e finalmente corrigir os códigos digitais na saída da cadeia *pipeline*, como mostrado na figura 2.9.

2.6.3 Formação de códigos digitais

A função de transferência de cada estágio na cadeia *pipeline* antes da amplificação do resíduo tem a forma de dente de serra, indo de $+V_{FS}/2^{n_k}$ a $-V_{FS}/2^{n_k}$, onde V_{FS} e n_k representam a faixa em escala completa de excursão em tensão na entrada do *ADC* e a resolução em bits do estágio k , conforme mostrado na figura 2.10. A amplificação do resíduo é necessária para aproveitar a faixa de excursão total na entrada do estágio seguinte, e portanto conseguir características uniformes nos circuitos e as tensões de referência ao longo da cadeia. O estágio seguinte digitaliza novamente essa tensão amplificada, atribuindo níveis de amplitude discretos a cada um dos segmentos do sinal com forma de serra. Esse processo de formação de palavras digitais é apresentado na figura 2.11, para dois estágios adjacentes com 2 bits de resolução [29].

Cada estágio tem uma resolução de n_k bits que não precisa ser igual. O estágio 1 produz os bits mais significativos (*MSB*), enquanto o estágio m produz os bits menos significativos (*LSB*). Aliás, frequentemente existe uma superposição entre os bits de saída de estágios adjacentes na cadeia *pipeline*. Sendo assim, a resolução efetiva de cada estágio é menor, mas a quantidade de bits redundantes é constante entre eles [1]. É usual escolher um bit de redundância ao longo da cadeia, exceto no último estágio, cuja resolução efetiva

⁶Tempo requerido para a conversão AD, desde o instante de amostragem até a disponibilização da palavra digital de saída. Normalmente é medida em ciclos de relógio.

Figura 2.11: Formação de códigos digitais de saída entre estágios adjacentes.

corresponde aos n_m bits de saída do seu *sub-ADC*. Desse modo, a resolução total de um *ADC* que usa a arquitetura *pipeline* com 1 bit de redundância entre estágios, está dada pela equação (2.3).

$$N = \sum_{k=1}^{m-1} (n_k - 1) + n_m \quad (2.3)$$

Um nível mínimo de redundância correspondente a um bit entre estágios vizinhos é suficiente para aplicar a correção digital aos códigos de saída do *ADC* mediante algoritmos como *RSD* (*Redundant Sign Digit*), que será abordado em 3.2.1. Esta estratégia reduz os erros causados pelas não idealidades dos *sub-ADCs* e as diferentes fontes de *mismatch* ao longo da cadeia *pipeline*. Para introduzir tal nível de redundância, o ganho de amplificação do resíduo de cada estágio deve ser diminuído, e portanto, ocupar apenas uma parte da faixa de excursão em tensão na entrada do seguinte estágio [29]. Logo, o ganho aplicado ao resíduo de cada estágio é $2^{(n_k-1)}$, conforme mostrado na figura 2.9.

2.7 Otimização do consumo de potência da arquitetura

Seguindo a tendência atual de minimização do consumo de potência dos circuitos integrados, os requisitos em nível de sistema da arquitetura do *ADC* são avaliados dentro desse mesmo cenário. Então, foi feita uma análise aproximada do impacto do número de canais *time-interleaved* (ou número de cadeias *pipeline*) e da resolução por estágio *pipeline* no consumo de potência do conversor analógico-digital. Os principais resultados e conclusões são apresentados nas seguintes subseções.

Figura 2.12: Resoluções por estágio do ADC proposto.

2.7.1 Escolha do número de canais

A relação inversa entre o número de canais paralelos e o consumo de corrente do ADC é devida principalmente à utilização de técnicas como a amostragem dupla e o reuso de amplificadores. Por outro lado, é bom usar a menor quantidade de canais *time-interleaved* devido às desvantagens associadas ao *mismatch* entre eles. Aliás, a partir da análise gráfica de variações paramétricas desenvolvidas em MATLAB, foi determinado que na faixa de frequências (dezenas de MHz) que vai operar o ADC deste trabalho, o sacrifício em potência por utilizar menos canais paralelos é pequeno. Sendo assim, neste trabalho se escolhem 2 canais com ADCs utilizando a arquitetura *pipeline*. Cada uma dessas cadeias *pipeline* opera a $5,5\text{MS/s}$, para atingir em conjunto a taxa de 11MS/s requerida pelo padrão Bluetooth.

2.7.2 Escolha da resolução por estágio

Quanto menor a resolução nos estágios, a quantidade necessária deles é maior para atingir uma resolução total determinada para o ADC proposto. Isso conduz a um maior número de amplificadores que incrementam o consumo de potência, mas também alguns requisitos menos exigentes para os comparadores de cada *sub-ADC*. Por outro lado, cada bit a mais em um estágio *pipeline* duplica o número de comparadores e reduz pela metade o *offset* permitido no *sub-ADC*, incrementando ainda sua capacitância de entrada, e portanto, a carga vista pelos estágios anteriores.

Em cenários de moderada e alta resolução, incrementar o número de bits do primeiro estágio ajuda a relaxar os requisitos de projeto e tolerâncias de erro nos últimos estágios, conforme a equação de erro total referido na entrada em (2.4) [31, 34], onde e_k e G_k representam a tensão de erro e ganho do estágio k , respectivamente. Essas tensões de erro são devidas principalmente ao ruído térmico e ao *mismatch* nos capacitores. Desse

modo, também é possível aplicar a técnica de escalonamento para reduzir o tamanho dos capacitores dos últimos estágios, e portanto, diminuir a área e a dissipação de potência de amplificadores menos carregados e mais velozes ao final da cadeia *pipeline*.

$$e_{TOTAL}^2 = e_1^2 + \left(\frac{e_2}{G_1}\right)^2 + \left(\frac{e_3}{G_1 \cdot G_2}\right)^2 + \dots + \left(\frac{e_m}{\prod_{k=1}^{m-1} G_k}\right)^2 \quad (2.4)$$

Os *MDACs* fazem a principal contribuição ao consumo de potência do *ADC*. Então, outra vantagem de usar estágios com maiores resoluções é a diminuição do número de *MDACs*, como consequência da redução do número de estágios na cadeia *pipeline*. O dito anteriormente é válido mesmo que os *MDACs* dos estágios multibit consumam mais corrente que aqueles dos estágios de baixa resolução [1]. Além dos benefícios anteriores, a utilização de uma quantidade menor de estágios com maiores resoluções resulta em uma menor latência do sistema.

A partir das ideias apresentadas nos parágrafos anteriores, além de simulações em nível de sistema, escolhe-se uma estrutura de 2 estágios para as 2 cadeias *pipeline* paralelas do *ADC*. O primeiro estágio tem uma resolução de 4 bits (3 bits efetivos), e o segundo (formado apenas por um *sub-ADC*) trabalha com uma resolução de 3 bits (efetivos). A arquitetura descrita é mostrada na figura 2.12.

2.8 Não idealidades e extração das especificações por estágio

Neste ponto, o *ADC* ainda é visualizado em nível de sistema, e desde essa mesma perspectiva, são extraídas as especificações de cada um dos estágios ou subsistemas que o constituem. O ponto inicial para determinação dos requisitos mínimos da arquitetura em estudo é o reconhecimento daqueles fatores que desviam o *ADC* do seu desempenho ideal. Quando essa avaliação for feita, ressaltam-se as características do conversor que ajudam

Tabela 2.3: Especificações para os estágios na cadeia *pipeline* do *ADC*.

Especificação	<i>S&H</i> na entrada	Estágio 1 4 bits	Estágio 2 3 bits
Erro no <i>sub-ADC</i> e_{ADC} (bits)		6	3
Tensão de <i>offset</i> v_{offset} (mV)	16	31.25	125
Erro de ganho e_G (%)	1,6	12,5	
Erro no <i>DAC</i> e_{DAC} (bits)		6	
Nível de ruído (dBc)	-34	-34	-25
<i>Clock jitter</i>	226 ps		

a suprimir o efeito das não idealidades, como por exemplo, a resolução dos estágios, a precisão do ganho dos amplificadores, as tensões de *offset* e os níveis de ruído, entre outras. Continuando no procedimento de projeto, determinam-se valores e limites para alguns desses parâmetros, a fim de garantir certo grau de desempenho exigido desde os padrões de comunicação sem fio.

Para sintetizar os resultados da análise descrita acima, a tabela 2.3 apresenta as especificações de cada um dos estágios e/ou blocos que fazem parte da arquitetura escolhida para o *ADC*, cujo procedimento de projeto é o tema deste documento. Nos capítulos seguintes, essas especificações são levadas ao nível de circuito para cada estágio básico da cadeia *pipeline*, ao mesmo tempo que se exploram as não idealidades derivadas desse novo cenário.

3 Os blocos da arquitetura

Com o estudo da arquitetura do *ADC* realizado no capítulo anterior, finaliza a análise sob o ponto de vista de sistema. Agora serão descritos em nível de circuito cada um dos blocos que constituem o conversor, apresentando as técnicas de projeto aplicadas para cumprir com as especificações e diminuir os efeitos das não idealidades. Na figura 3.1 é apresentado um esquemático completo do conversor proposto neste trabalho, incluindo todos os blocos.

Figura 3.1: Esquema geral em nível de blocos do *ADC time-interleaved pipeline*.

3.1 Circuito de amostragem e retenção (SEH)

Nesta seção se aborda a análise do circuito de amostragem e retenção (*sample and hold*, SEH) na entrada do conversor analógico-digital. Devido à importância desse circuito para enfrentar algumas das não idealidades derivadas do paralelismo, as suas características e desempenho são determinantes para a operação do sistema completo. De maneira semelhante, a função do SEH como interface entre os sinais de natureza contínua e discreta na entrada do conversor, faz com que sua compreensão e correta especificação sejam fundamentais para o projeto do ADC .

3.1.1 Generalidades sobre os circuitos SEH

A função principal de um circuito SEH é tomar amostras de um sinal entrante, e depois segurar ou armazenar o resultado em um elemento de memória até o instante seguinte de amostragem. Os sinais amostrados são frequentemente armazenados como tensões em capacitores, devido a sua maior facilidade e integrabilidade em circuitos monolíticos quando comparado com o armazenamento de correntes em indutores. Além disso, as amostras são adquiridas em intervalos de tempo uniformes, determinados pela frequência de operação do sistema global.

Os circuitos SEH operam em dois modos: modo amostragem (ou modo de aquisição) e modo retenção, cuja duração não precisa ser a mesma. Na fase de retenção, a saída do circuito é igual ao valor da amostra tomada previamente. No modo de amostragem, a saída pode seguir o sinal entrante ou ser fixada em algum valor de tensão. No primeiro caso, trata-se de um bloco de seguimento e retenção (*track and hold*, TEH), enquanto o segundo representa o anteriormente citado SEH , conforme mostrado na figura 3.2. Aliás, em alguns casos a tensão de saída amostrada do circuito SEH é segurada durante o ciclo completo do relógio, eliminando dessa maneira o *reset* durante a fase de aquisição.

No entanto, na prática um sinal não pode ser amostrado instantaneamente (figura 3.2), o qual cria a necessidade de uma janela temporária para aquisição. Então, em sistemas de alta velocidade, as saídas dos blocos SEH e TEH são muito similares por causa da redução relativa do tempo em modo de amostragem quando comparado com essa janela de aquisição. Pela razão anterior, é comum achar na literatura o uso indistinguível de ambas denominações para os circuitos de amostragem em geral, enquanto neste documento prefere-se o termo SEH .

Figura 3.2: Modo de operação dos circuitos de amostragem.

3.1.2 Descrição da arquitetura do $S\&H$

Na figura 3.3 se mostra o diagrama esquemático do $S\&H$ na entrada do ADC com arquitetura *time-interleaved pipeline*, bem como o esquema de temporização das diferentes fases de relógio que controlam sua operação. Neste ponto é importante lembrar que este bloco é o primeiro na cadeia do conversor, e portanto recebe o sinal analógico de entrada na sua faixa completa de excursão em tensão diferencial e montada sobre um nível de tensão fixa, que neste caso é $V_{cm} = 1,65\text{ V}$. O $S\&H$ adquire essas variações contínuas em níveis discretos de amplitude e tempo, antes de entregá-las em forma alternada a cada uma das duas cadeias *pipeline* que funcionam em paralelo e à metade da frequência total de conversão, f_s , que é a mesma na que opera o amostrador.

A figura 3.3 apresenta uma arquitetura diferencial baseada em capacitores chaveados (SC) com amostragem dupla, insensível a descasamentos de temporização e que utiliza *bottom-plate sampling* e chaves $CMOS$. Deve notar-se que o uso de transistores $PMOS$ e $NMOS$ controlados por fases de relógio complementares é exclusivo daquelas chaves presentes na trajetória de transferência do sinal e que podem gerar limitações na faixa de excursão de tensão, sendo o caso de $S1N - S4N$ e $S1P - S4P$. O restante das chaves são implementadas com transistores $NMOS$.

Continuando com a exploração do circuito da figura 3.3, as chaves que definem os instantes de amostragem ($S7N, S8N, S7P, S8P$) aplicam a estratégia de *bottom-plate sampling* usando fases de relógio apenas um pouco adiantadas na borda de descida ϕ_{1e} e ϕ_{2e} . Por outro lado, as chaves compartilhadas pelos dois circuitos de amostragem, $S9N$ e $S9P$, controladas pelos pulsos de ϕ à frequência f_s , tornam a arquitetura de amostragem dupla insensível a desvios de fase. O fato de que essas chaves conectem uma das placas dos capacitores ao nível de tensão comum V_{cm} durante a fase e o instante de amostragem,

Figura 3.3: Arquitetura do $\mathcal{S}\mathcal{C}\mathcal{H}$ para o ADC e seus sinais de controle.

Figura 3.4: Circuito equivalente do $S\mathcal{E}H$ durante qualquer uma das fases (ϕ_1 ou ϕ_2).

elimina a componente DC no sinal entrante e atribui valores discretos só às variações contínuas do sinal adquirido em forma diferencial pelos capacitores de amostragem.

O esquema comum que opera em cada fase de relógio é mostrado na figura 3.4, onde foi estabelecido que $C_{S1N} = C_{S2N} = C_{S1P} = C_{S2P} = C_S$ para favorecer a simetria e casamento do circuito. Dependendo do sinal de relógio (ϕ_1 ou ϕ_2) ativo, cada par diferencial de capacitores C_S troca sua função entre amostragem e retenção, ao mesmo tempo que um dos canais *pipeline* é habilitado para adquirir a saída diferencial $V_{out}^+ - V_{out}^-$ do $S\mathcal{E}H$. Como cada instante de amostragem envolve apenas um par de capacitores C_S , além de que o amplificador também acrescenta ruído térmico proveniente dos seus dispositivos ativos (que pode ser representado em uma fonte simples $\overline{v_{n,amp}^2}$), a potência de ruído total na saída (e na entrada, pois é um sistema de ganho unitário) pode quantificar-se com a equação (3.1). Nessa equação, k é a constante de Boltzman, T é a temperatura dos portadores no canal dos transistores funcionando como chaves e ζ é um fator de excesso de ruído. Este último fator é aproximadamente igual a $2/3$ para transistores de canal longo e toma maiores valores dependendo da polarização para transistores de canal curto [34]. A expressão (3.1) é utilizada para especificar o tamanho mínimo do capacitor permitido segundo os requisitos de ruído para este projeto.

$$\overline{v_{n,out}^2} = 2\zeta \frac{kT}{C_S} + \overline{v_{n,amp}^2} \quad (3.1)$$

3.1.3 Especificações para o $S\mathcal{E}H$

Já havendo compreendido a função de cada elemento no circuito da figura 3.3, é o momento de determinar as características requeridas nesses elementos. O ponto de partida para essa

tarefa são as especificações em nível de sistema para o SEH na tabela 2.3. A mínima capacitância de amostragem para cumprir com o nível de ruído requerido nessa tabela pode ser calculada a partir da expressão (3.1). Para isso, deve se assumir que o OTA é projetado para que sua contribuição de ruído térmico seja desprezível na frequência de operação do SEH . A condição anterior torna C_S o único elemento de controle para garantir os -34 dBc de ruído permitidos na entrada do circuito de amostragem. Então, utilizando as quantidades certas na equação (3.1), determina-se que uma capacitância menor que 1 fF pode cumprir com a especificação. Porém, um valor maior de capacitância deve ser especificado através de limitações derivadas de componentes parasitas e *mismatch*. Já no caso do amplificador, a tabela 3.1 apresenta os requisitos do OTA extraídos a partir de considerações de velocidade e precisão.

3.2 Estágio básico *pipeline*

O bloco SEH na seção anterior segura na sua saída níveis de tensão DC como amostras do sinal analógico entrante, os quais estão disponíveis para cada um dos canais que funcionam de forma paralela, a cada par de ciclos da frequência total do conversor, f_s . Isto reduz os requisitos de largura de banda e velocidade dos seguintes blocos constituindo o verdadeiro núcleo do conversor com arquitetura *pipeline*, cujo estudo é o tema principal desta seção.

Conforme mostrado na figura 3.5, cada estágio básico na cadeia *pipeline* inclui um *sub-ADC* e um *MDAC*, exceto o último, que prescinde do segundo circuito e não precisa de redundância nos seus bits de saída. Para compreender esses estágios, são apresentados ao longo desta seção cada um dos seus componentes, as respectivas técnicas de circuito e a descrição detalhada tanto do processo de quantização quanto da correção digital desenvolvidos no interior deles.

Tabela 3.1: Especificações do OTA dentro do SEH .

Especificação	Valor
Ganho DC , A_o (dB)	40
Frequência de ganho unitário, GBW (MHz)	22
<i>Slew rate</i> , SR (V/ μ s)	20
Margem de fase, PM ($^\circ$)	60
Fonte de alimentação, V_{DD} (V)	3,3

Figura 3.5: O estágio básico da arquitetura *pipeline*.

3.2.1 Correção digital

Conforme apresentado na subseção 2.6.3, o uso da correção digital mediante um bit de redundância (*RSD*) permite relaxar as especificações de projeto do *sub-ADC* no estágio básico *pipeline*. Ainda a análise sobre a resolução por estágios desenvolvida na subseção 2.7.2 levou à escolha de uma configuração 4-3, com o primeiro estágio usando um bit de redundância. Então, a fim de estudar as implicações no projeto de circuitos a partir da utilização de *RSD* se usará como guia visual a função de transferência da figura 3.6.

A figura 3.6(a), que usa o bit de redundância, mostra que um desvio significativo de qualquer um dos níveis de referência no *sub-ADC*₁ pode fazer a curva com forma de serra exceder a faixa de excursão em tensão permitida (V_{FS}) para o seguinte estágio. Se isto acontecer, provavelmente a saída do *sub-ADC*₂ estará saturada para faixa $-V_{FS}/2 > V_{out,1} = V_{in,2} > V_{FS}/2$, o que pode gerar grandes erros na conversão por perda de códigos e redução da resolução total efetiva do *ADC* [29]. Por outro lado, em um estágio com um bit de redundância, o ganho é reduzido a $G_1 = 2^{(n_1-1)}$, onde n_1 é a resolução do estágio 1. Dessa forma utiliza-se apenas a metade da faixa de excursão em tensão ($V_{FS}/2$) permitido na entrada do estágio 2, conforme mostrado na função de transferência da figura 3.6(b).

Como consequência do explicado no parágrafo anterior, enquanto não acontecerem desvios nos limiares do *sub-ADC*₁ que gerem excursões maiores do que $V_{FS}/2$ na figura 3.6(b), os códigos 0,1,6 e 7 do estágio 2 não são utilizados. Essas palavras digitais servem como reserva para aplicação da correção digital mediante algoritmos como *RSD*. Sendo assim, o máximo desvio permitido das linhas de decisão ou referências na figura 3.6(b) corresponde a $LSB_1/2 = V_{FS}/2^{(n_1+1)}$. Portanto, o máximo *offset* permitido nos comparadores do *sub-ADC*₁ é também $LSB_1/2 = 2/2^{(4+1)} = 62,5\text{ mV}$. Esta especificação aplica para todos os comparadores do primeiro estágio da cadeia *pipeline*, a partir de que ele usa 4 bits, incluso um bit de redundância.

A palavra digital de saída de uma configuração 4-3 sem bit de redundância é construída conforme mostrado na figura 3.7. Como pode ser visto, é necessário o deslocamento em

$$\begin{array}{rcccccccc}
 D_{out,1} & \longrightarrow & X & X & X & X & 0 & 0 & 0 \\
 & + & & & & & X & X & X \longleftarrow D_{out,2} \\
 \hline
 & & X & X & X & X & X & X & X
 \end{array}$$

Figura 3.7: Geração da saída digital sem *RSD*.

$$\begin{array}{rcccccccc}
 D_{out,1} & \longrightarrow & X & X & X & \textcircled{X} & 0 & 0 \\
 & + & & & & \textcircled{X} & X & X \longleftarrow D_{out,2} \\
 \hline
 & & X & X & X & X & X & X
 \end{array}$$

Figura 3.8: Geração da saída digital com *RSD*.

soma, esse par de bits não pode ser simultaneamente 1 quando o resto de $D_{out,1}$ também é 1, quer dizer, quando $D_{out,1} = 15$. Conferindo na figura 3.6(b), é claro que no caso dos níveis máximos de $V_{in,1}$ e $V_{in,2}$, ou seja, $V_{FS}/2$ e $V_{FS}/4$ respectivamente, as combinações de $D_{out,1} = 15$ e $D_{out,2} = 4$ ou 5 infringem a restrição anterior. No outro caso, isto é, para os níveis mínimos de $V_{in,1} = -V_{FS}/2$ e $V_{in,2} = -V_{FS}/4$, observa-se na figura 3.6(b) que o mínimo código digital de saída é 2, obtido como resultado de combinar $D_{out,1} = 0$ e $D_{out,2} = 2$ conforme o esquema na figura 3.8. É claro então que existe um *offset* digital que deve ser eliminado.

Uma estratégia para resolver o problema apresentado anteriormente é introduzir *offset* nos estágios *pipeline*, conforme mostrado na figura 3.9. Se for aplicado só um dos *offsets* mostrados na figura 3.9, a construção da palavra digital precisaria de somas e subtrações (em complemento de 2). Em vez disso, quando aplicados os dois *offsets*, tal construção pode ser resolvida usando apenas somas e deslocamentos, como mostrado na figura 3.8. Devido à modificação anterior no estágio básico, a sua função de transferência se desloca para direita em $LSB/2$, como exibido na figura 3.10(a). Sendo assim, agora o mínimo código digital de saída é 0, e $D_{out,1} = 15$ combina-se só com $D_{out,2} = 2$ ou 3, o que não produz nenhum transbordamento na palavra digital de saída. Mais uma vantagem desta

Figura 3.9: Modelo de um estágio básico *pipeline* com *offset* digital.

Figura 3.10: Função de transferência com *RSD*: (a) assimétrica com desvio de $LSB_1/2$; (b) simétrica com um nível de quantização e um comparador menos.

mudança é que o limiar de decisão em zero também se deslocou, melhorando a linearidade para sinais pequenos na entrada [29].

No entanto, a nova curva com forma de serra na figura 3.10(a) agora não é mais simétrica. Para resolver essa dificuldade a mais, o último nível de quantização à direita, correspondente a $D_{out,1} = 15$, é suprimido. Dessa forma, agora há apenas 14 níveis de quantização, mas a faixa de excursão na saída foi expandida, conforme mostrado na figura 3.10(b). Da explicação anterior, fica claro que o número total de códigos é o mesmo que antes. Finalmente, a aplicação da correção digital mediante 1 bit de redundância (*RSD*), faz com que a distribuição dos limiares de decisão para os dois estágios *pipeline* do *ADC*

Figura 3.11: Efeito da correção digital na quantização dos *sub-ADCs*.

seja conforme apresentado em detalhe na figura 3.11.

3.2.2 O *sub-ADC* com arquitetura *flash*

O processo de quantização apresentado na subseção anterior, é realizado no interior de cada estágio mediante um conversor analógico-digital de baixa resolução ou *sub-ADC*. Conforme a figura 3.5, este bloco recebe diretamente o sinal de entrada de um estágio e opera simultaneamente com a função *S&H* do *MDAC*. Portanto, o atraso entre esse par de blocos deve ser minimizado para evitar erros de conversão dependentes do sinal. Ainda, para maximizar o tempo disponível que permita o estabelecimento da saída do *MDAC*, e dessa maneira incrementar a velocidade da conversão, o *sub-ADC* deve ser capaz de entregar sua saída digital tão logo seja possível ao componente *DAC* do *MDAC*. Então, é usual encontrar que o *sub-ADC* dos estágios básicos em uma cadeia *pipeline* utiliza a arquitetura *flash* [31].

Conceitualmente a mais simples, e potencialmente a mais rápida, a arquitetura *flash* usa o paralelismo e a quantização distribuída para atingir uma alta velocidade de conversão. Essa topologia inclui um banco de comparadores de tensão, os quais comparam o sinal de entrada do estágio com suas respectivas tensões de referência, para estabelecer em conjunto cada um dos degraus de quantização da função de transferência do estágio. Os limiares de quantização são gerados dentro dos comparadores a partir da tensão de

referência ($V_{ref} = V_{FS}/2$). A aplicação desta técnica no *sub-ADC* do segundo estágio com 3 bits efetivos, e no primeiro estágio com 4 bits (3 efetivos e 1 de redundância), é apresentada nas figuras 3.12 e 3.13, respectivamente.

Esses circuitos determinam os níveis de quantização na figura 3.11. A utilização de 14 comparadores para o *sub-ADC* de 4 bits permite a aplicação da correção digital mediante *RSD*. Entretanto, o *sub-ADC* de 3 bits usa 7 comparadores. O sinal de controle V_{LATCH} é fundamental para estabelecer os bits no instante certo e impedir o ruído *kickback* dos comparadores de degradar a saída do estágio anterior. Já o banco de registradores controlados pelas fases ϕ_1 e ϕ_2 sincronizam os bits gerados com o resto do sistema.

A comparação paralela realizada nos *sub-ADCs* das figuras 3.12 e 3.13 produz os códigos termômetros $\mathbf{D}$ de 7 bits e $\mathbf{T}$ de 14 bits, os quais são detalhados nas tabelas 3.2 e 3.3, respectivamente. Os registradores na saída dos comparadores são necessários para capturar adequadamente os bits gerados durante o sinal de *latch* V_{LATCH} . Ainda,

Tabela 3.2: Detalhe do código termômetro para 3 bits.

Nível de entrada diferencial [V]		Saída digital em código binário	Saída digital em código Gray	Código termômetro $D_7 \dots D_1$
0	$-1,00 \Rightarrow -0,75$	000	000	0000000
1	$-0,75 \Rightarrow -0,50$	001	001	0000001
2	$-0,50 \Rightarrow -0,25$	010	011	0000011
3	$-0,25 \Rightarrow 0,00$	011	010	0000111
4	$0,00 \Rightarrow 0,25$	100	110	0001111
5	$0,25 \Rightarrow 0,50$	101	111	0011111
6	$0,50 \Rightarrow 0,75$	110	101	0111111
7	$0,75 \Rightarrow 1,00$	111	100	1111111

Tabela 3.3: Detalhe do código termômetro para 4 bits.

Nível de entrada diferencial [V]		Saída digital em código binário	Saída digital em código Gray	Código termômetro $T_{14} \dots\dots\dots T_1$
0	$-1,0000 \Rightarrow -0,8125$	0000	0000	00000000000000
1	$-0,8125 \Rightarrow -0,6875$	0001	0001	00000000000001
2	$-0,6875 \Rightarrow -0,5625$	0010	0011	00000000000011
3	$-0,5625 \Rightarrow -0,4375$	0011	0010	00000000000111
4	$-0,4375 \Rightarrow -0,3125$	0100	0110	00000000011111
5	$-0,3125 \Rightarrow -0,1875$	0101	0111	00000000111111
6	$-0,1875 \Rightarrow -0,0625$	0110	0101	00000001111111
7	$-0,0625 \Rightarrow 0,0625$	0111	0100	00000011111111
8	$0,0625 \Rightarrow 0,1875$	1000	1100	00000111111111
9	$0,1875 \Rightarrow 0,3125$	1001	1101	00001111111111
10	$0,3125 \Rightarrow 0,4375$	1010	1111	00011111111111
11	$0,4375 \Rightarrow 0,5625$	1011	1110	00111111111111
12	$0,5625 \Rightarrow 0,6875$	1100	1010	01111111111111
13	$0,6875 \Rightarrow 0,8125$	1101	1011	11111111111111
14	$0,8125 \Rightarrow 1,0000$	1110	1001	11111111111111

Figura 3.13: O *sub-ADC* de 4 bits com bit de redundância.

3.2.3 O MDAC

O outro bloco que faz parte do estágio básico *pipeline*, e cujo desempenho é o mais crítico para a arquitetura completa do *ADC*, é o *multiplying digital-to-analog converter (MDAC)*, mostrado com o esquema de blocos na figura 3.5. A sua função é retornar ao domínio analógico a saída digital do *sub-ADC* e logo depois subtraí-la do sinal amostrado e retido na entrada do estágio, para finalmente amplificar o resíduo que será utilizado como entrada do estágio seguinte na cadeia *pipeline*. Do mesmo modo que o circuito de amostragem e retenção, a implementação do *MDAC* está baseada normalmente em topologias de capacitores chaveados (*SC*) [31], e portanto não precisa de uma cadeia resistiva. Pela razão anterior, o *MDAC* não consome potência estática e sua operação em função da redistribuição de cargas complementa de forma natural o princípio de funcionamento da arquitetura básica do *SC-ΣΔH*.

Para analisar a forma como o resíduo amplificado é gerado a partir da saída do *ΣΔH* e a saída digital do *sub-ADC*, a tabela 3.4 apresenta as relações que descrevem a geração de V_{out} para cada um dos 15 valores possíveis do código $\mathbf{T}$. Entretanto, estabelece-se que $n = 4$ bits, $V_{ref} = V_{ref}^+ - V_{ref}^- = V_{FS}/2 = 1\text{ V}$, $V_{\mathbf{T}_{noRSD}}$ representa os limiares de comparação do *sub-ADC* de 4 bits sem *RSD* (figura 3.11) e o *offset* digital introduzido na saída do *DAC* na figura 3.9 é igual a $RSD_{offset} = V_{ref}/2^n$. Usando as definições anteriores, na expressão (3.2) se descreve a função de transferência para o *MDAC*.

$$V_{out} = 2^{n-1} \cdot \left[V_{in} - \left(-\frac{V_{ref}}{2^n} + V_{\mathbf{T}_{noRSD}} \right) \right] = 2^{n-1} \cdot \left[V_{in} - \frac{\mathbf{T}V_{ref}}{2^n} \right] \quad (3.2)$$

Tabela 3.4: Detalhe da operação do *MDAC* de 4 bits utilizando *RSD*.

Entrada digital em código binário	Código termômetro $T_{14} \dots T_1$	Função de transferência do <i>MDAC</i> $V_{out} = G \cdot (V_{in} + RSD_{offset} - V_{\mathbf{T}_{noRSD}})$
0000	00000000000000	$V_{out} = 8 \cdot (V_{in} + 0,875) = 8 \cdot (V_{in} + 1/16 + 13/16)$
0001	00000000000001	$V_{out} = 8 \cdot (V_{in} + 0,750) = 8 \cdot (V_{in} + 1/16 + 11/16)$
0010	00000000000011	$V_{out} = 8 \cdot (V_{in} + 0,625) = 8 \cdot (V_{in} + 1/16 + 9/16)$
0011	00000000000111	$V_{out} = 8 \cdot (V_{in} + 0,500) = 8 \cdot (V_{in} + 1/16 + 7/16)$
0100	00000000001111	$V_{out} = 8 \cdot (V_{in} + 0,375) = 8 \cdot (V_{in} + 1/16 + 5/16)$
0101	00000000011111	$V_{out} = 8 \cdot (V_{in} + 0,250) = 8 \cdot (V_{in} + 1/16 + 3/16)$
0110	00000000111111	$V_{out} = 8 \cdot (V_{in} + 0,125) = 8 \cdot (V_{in} + 1/16 + 1/16)$
0111	00000001111111	$V_{out} = 8 \cdot (V_{in} + 0,000) = 8 \cdot (V_{in} + 1/16 - 1/16)$
1000	00000011111111	$V_{out} = 8 \cdot (V_{in} - 0,125) = 8 \cdot (V_{in} + 1/16 - 3/16)$
1001	00000111111111	$V_{out} = 8 \cdot (V_{in} - 0,250) = 8 \cdot (V_{in} + 1/16 - 5/16)$
1010	00001111111111	$V_{out} = 8 \cdot (V_{in} - 0,375) = 8 \cdot (V_{in} + 1/16 - 7/16)$
1011	00011111111111	$V_{out} = 8 \cdot (V_{in} - 0,500) = 8 \cdot (V_{in} + 1/16 - 9/16)$
1100	00111111111111	$V_{out} = 8 \cdot (V_{in} - 0,625) = 8 \cdot (V_{in} + 1/16 - 11/16)$
1101	01111111111111	$V_{out} = 8 \cdot (V_{in} - 0,750) = 8 \cdot (V_{in} + 1/16 - 13/16)$
1110	11111111111111	$V_{out} = 8 \cdot (V_{in} - 0,875) = 8 \cdot (V_{in} + 1/16 - 15/16)$

Figura 3.14: O circuito MDAC do primeiro estágio *pipeline*.

Figura 3.15: Circuito equivalente do *MDAC* do primeiro estágio *pipeline*: operação durante a fase ϕ_1 (a); e durante a fase ϕ_2 (b).

quantidade de capacitores do que a alternativa anterior, porém com valores unitários (C_u). Evidentemente esta arquitetura possui a menor capacitância total de amostragem (C_S), mas precisa de mais uma codificação especial da saída digital do *sub-ADC*, que não é nem binária nem termométrica. Em [31] apresenta-se em detalhe esta operação, que inerentemente acrescenta uma latência extra na conversão A/D e D/A em cada estágio.

Neste trabalho se escolhe então uma arquitetura que utiliza 2^n capacitores unitários (C_u) para amostrar o sinal de entrada, conforme mostrado na figura 3.14 e no seu equivalente para as fases de amostragem (ϕ_1) e de amplificação (ϕ_2) na figura 3.15. A utilização direta do código termômetro $\mathbf{T}$ gerado pelo *sub-ADC* permite atingir maior linearidade devido ao menor valor de *DNL*, além de evitar atrasos na sincronização por codificações extras [1, 9]. Após estudar em detalhe o funcionamento desta topologia, pode-se demonstrar que ela consegue implementar a função de transferência na equação (3.2).

Seguindo uma estratégia similar à apresentada na seção anterior para o *S&H*, extraem-se as especificações para os diferentes componentes presentes no *MDAC*, incluindo capacitores, chaves *MOS* e o amplificador. Nesse procedimento, novamente as especificações em nível de sistema resumidas na tabela 2.3 constituem a ferramenta inicial, junto a uma modelagem adequada das condições de operação na figura 3.15.

3.3 Circuitos digitais

Os blocos e as funções descritas nas seções anteriores executam as principais tarefas para a conversão A/D na arquitetura *time-interleaved pipeline*. Porém, ainda são necessárias algumas funções auxiliares executadas no domínio digital, que mesmo sem ser o núcleo de operação da arquitetura, contribuem de forma fundamental para o objetivo global do sistema.

3.3.1 Gerador de fases de relógio

A primeira tarefa auxiliar é a geração das diversas fases de relógio usadas para o correto funcionamento do *SEH* na figura 3.3, os sinais de controle dos comparadores nas figuras 3.12 e 3.13, e também para as fases do *MDAC* na figura 3.14. A figura 3.16 mostra o circuito para implementar esses sinais a partir de um único sinal de relógio externo de frequência $11MHz$.

O gerador de fases de relógio da figura 3.16 é uma arquitetura padrão baseada em um circuito síncrono divisor por 2 construído com um *D-flipflop* [35]. Para gerar as duas fases complementares se usa uma estrutura de portas *NAND* cruzadas. O *duty cycle* das fases, bem como os tempos de não-superposição entre elas, são determinados pelos atrasos na cadeia de inversores e as portas *NAND*. O último inversor de cada canal foi modificado para alinhar as bordas de subida das fases complementares e suas versões adiantadas. Isto aumenta a porção do período disponível para a estabilização das saídas dos amplificadores.

As versões adiantadas ϕ_{1e} e ϕ_{2e} das fases complementares foram apresentadas em seções anteriores para aplicação da técnica de *bottom plate sampling* nos blocos *SEH* (figura 3.3) e *MDAC*. O atraso desses sinais deve ser escolhido cuidadosamente, levando em conta os tempos requeridos pelos transientes e os amplificadores funcionando em determinada fase para garantir amostras corretas e estáveis. Além disso, as cadeias de elementos de atraso não devem ser muito compridas para diminuir o *jitter* dos relógios [36, 31, 34].

3.3.2 Conversões e correções de códigos digitais

Os códigos digitais termométricos gerados pelos *sub-ADCs* das figuras 3.12 e 3.13 devem ser convertidos em códigos binários **B**. Um problema relacionado a esta tarefa é a possibilidade de *glitches* nas transições termométricas, os quais podem levar a grandes

Figura 3.16: Esquema gerador das fases de relógio usadas no *ADC* .

Figura 3.17: Processamento digital do código termómetro após o *sub-ADC*.

erros e até perda de códigos. A fim de reduzir os erros causados por esses *glitches* provenientes de entradas com mudanças rápidas e descasamentos de temporização nos bancos de comparadores, uma conversão intermediária ao código digital Gray **U** é utilizada [1]. As conversões apresentadas em detalhe nas tabelas 3.2 e 3.3 são executadas pela primeira seção do circuito na figura 3.17, que basicamente desenvolve as seguintes operações lógicas:

$$\begin{aligned} U_1 &= \overline{\overline{(D_1 \overline{D_3})} \cdot \overline{(D_5 \overline{D_7})}} & B_1 &= U_3 \oplus U_2 \oplus U_1 \\ U_2 &= \overline{(D_2 \overline{D_6})} & B_2 &= U_3 \oplus U_2 \\ U_3 &= D_4 & B_3 &= U_3 \end{aligned}$$

$$\begin{aligned} U_4 &= \overline{\overline{(T_1 \overline{T_3})} \cdot \overline{(T_5 \overline{T_7})} \cdot \overline{(T_9 \overline{T_{11})}} \cdot \overline{T_{13}}} & B_4 &= U_7 \oplus U_6 \oplus U_5 \oplus U_4 \\ U_5 &= \overline{(T_2 \overline{T_6}) \cdot (T_{10} \overline{T_{14}})} & B_5 &= U_7 \oplus U_6 \oplus U_5 \\ U_6 &= \overline{(T_4 \overline{T_{12}})} & B_6 &= U_7 \oplus U_6 \\ U_7 &= T_8 & B_7 &= U_7 \end{aligned}$$

Além da conversão termômetro-Gray-binário, o circuito da figura 3.17 realiza outras duas funções. A primeira delas é a sincronização dos códigos digitais gerados pelo primeiro (**T**) e segundo (**D**) estágio *pipeline*, logo após a conversão para o código Gray **U**. Isto é necessário porque eles são gerados em fases complementares e consecutivas do relógio. O estágio extra de registros na figura 3.17 se encarrega desse trabalho.

A segunda função conclui a aplicação da técnica de correção digital usando o bit de redundância (*RSD*), que foi explicada em detalhe em seções anteriores. A correção digital é efetuada para gerar a palavra digital **S** de 6 bits segundo a figura 3.8, que é repetida aqui para o caso específico dos bits da palavra binária **B**:

$$\begin{array}{cccc|cc} B_7 & B_6 & B_5 & B_4 & 0 & 0 \\ + & 0 & 0 & 0 & B_2 & B_1 \\ \hline S_6 & S_5 & S_4 & S_3 & S_2 & S_1 \end{array}$$

Da operação anterior, já pode se estabelecer que $S_1 = B_1$ e $S_2 = B_2$, enquanto o resto dos bits da palavra **S** devem ser obtidos pela soma com dígitos “vai um” indicada à

esquerda da linha vertical. Dentre as alternativas para realizar esta soma, neste trabalho foi escolhida a estratégia básica do *Carry-Lookahead Adder* [37]. Para isso, são definidos os vetores **H** e **P** como variáveis intermediárias na operação, conhecidas na literatura como *Generate* e *Propagate* respectivamente, e os símbolos C_i e C_o como dígitos “vai um” ou *Carry*. Assim, a operação soma é descrita em detalhe nas seguintes equações:

$$\begin{aligned} H_3 &= B_4 \cdot B_3 & P_3 &= B_4 \oplus B_3 \\ H_4 &= B_5 \cdot 0 = 0 & P_4 &= B_5 \oplus 0 = B_5 \\ H_5 &= B_6 \cdot 0 = 0 & P_5 &= B_6 \oplus 0 = B_6 \\ H_6 &= B_7 \cdot 0 = 0 & P_6 &= B_7 \oplus 0 = B_7 \end{aligned}$$

$$C_{i,3} = 0$$

$$C_{o,3} = C_{i,4} = H_3 + P_3 \cdot C_{o,2} = H_3 + P_3 \cdot C_{i,3} = H_3 = B_4 \cdot B_3$$

$$C_{o,4} = C_{i,5} = H_4 + P_4 \cdot C_{o,3} = 0 + B_5 \cdot B_4 \cdot B_3 = B_5 \cdot B_4 \cdot B_3$$

$$C_{o,5} = C_{i,6} = H_5 + P_5 \cdot C_{o,4} = 0 + B_6 \cdot B_5 \cdot B_4 \cdot B_3 = B_6 \cdot B_5 \cdot B_4 \cdot B_3$$

$$C_{o,6} = C_{i,7} = H_6 + P_6 \cdot C_{o,5} = 0 + B_7 \cdot B_6 \cdot B_5 \cdot B_4 \cdot B_3 = B_7 \cdot B_6 \cdot B_5 \cdot B_4 \cdot B_3 = 0$$

Logo, os bits resultantes da soma na saída do canal serão:

$$S_1 = B_1$$

$$S_2 = B_2$$

$$S_3 = P_3 \oplus C_{i,3} = B_4 \oplus B_3 \oplus 0 = B_4 \oplus B_3$$

$$S_4 = P_4 \oplus C_{i,4} = B_5 \oplus (B_4 \cdot B_3)$$

$$S_5 = P_5 \oplus C_{i,5} = B_6 \oplus (B_5 \cdot B_4 \cdot B_3)$$

$$S_6 = P_6 \oplus C_{i,6} = B_7 \oplus (B_6 \cdot B_5 \cdot B_4 \cdot B_3)$$

O *carry* $C_{o,6} = B_7 \cdot B_6 \cdot B_5 \cdot B_4 \cdot B_3$ é sempre igual a “zero” porque esses 5 bits de **B** nunca são “um” simultaneamente, devido à aplicação do *offset* digital explicado nas figuras 3.9 e

3.10. Em nível de circuito, as operações acima foram implementadas como mostrado na seção final da figura 3.17. Usaram-se as propriedades complementares das portas *NAND* e *NOR*, bem como da porta *XOR*: $B_X \oplus B_Y = \overline{B_X} \oplus \overline{B_Y}$. Todas as portas lógicas na figura 3.17 foram realizadas com lógica estática, assim como os registros implementados com *D-flipflops*.

Com o estudo anterior dos circuitos digitais finaliza este capítulo. A maior parte dos blocos na figura 3.1 foram apresentados e abordados em detalhe, descrevendo sequencialmente o processo de conversão do sinal analógico de entrada em uma palavra digital de saída. Portanto, agora é o momento de descer mais um nível na hierarquia do *ADC*, o que será feito no próximo capítulo.

4 Circuitos básicos e resultados

Os resultados do procedimento de extração de especificações desenvolvido nas seções anteriores, são utilizados agora no projeto dos circuitos mais elementares do *ADC*: o amplificador operacional de transcondutância (*OTA*, do inglês *operational transconductance amplifier*) e o comparador. O primeiro deles faz parte do bloco *SEH* na entrada e do *MDAC* no primeiro estágio das duas cadeias *pipeline* em paralelo. Por outro lado, os *sub-ADCs* com arquitetura *flash* em cada estágio usam comparadores com tensões de referência para estabelecer seus limiares e/ou níveis de quantização. Frequentemente, este par de circuitos básicos constitui o primeiro cenário onde o projetista enfrenta diretamente as limitações tecnológicas do processo de fabricação utilizado, como na hora de tentar incrementar a velocidade ou reduzir a dissipação de potência deles. O projeto é feito mediante o uso da programação geométrica (PG), ferramenta *CAD* (*Computer-Aided Design*) que é aplicada neste trabalho para minimizar o consumo de potência estático dos circuitos. Da mesma forma, a PG permite a otimização do desempenho desses circuitos conforme os requisitos específicos do bloco a que pertencem [6, 7].

Além do dito acima, este capítulo exhibe também os resultados conseguidos durante o processo de projeto do sistema conversor A/D. Para começar, uma coletânea de simulações é apresentada junto com alguns esquemáticos e *testbenches* desenvolvidos na plataforma *Cadence*[38]. Na sequência, são mostrados os testes de um dos blocos básicos que foi fabricado durante o desenvolvimento deste projeto. Essa parte representa uma importante experiência prática deste trabalho, embora não tenha sido com o sistema completo devido à complexidade do mesmo

4.1 Programação Geométrica

A PG é um tipo de problema de otimização matemática, onde a função objetivo e as restrições pertencem a um conjunto de funções com uma forma especial, e portanto, cumprem com algumas condições específicas. Um programa geométrico é por si mesmo

um problema complexo de otimização não linear. O diferencial é que um programa geométrico pode se tornar um problema convexo através de mudanças de variáveis e transformações das funções envolvidas. Desse modo, aproveita-se as três melhores qualidades da otimização convexa quando comparada com outros tipos de otimização matemática [6]:

- Capacidade de encontrar o ótimo global da função objetivo, sempre que o problema seja factível;
- Convergência na solução do problema muito rápida através de algoritmos de pontos interiores;
- Capacidade de identificar, sem possibilidade de erro, se o problema não tem solução factível.

Um programa geométrico é um problema de otimização da forma:

$$\begin{aligned} &\textbf{minimizar} && f_0(x) \\ &\textbf{sujeito a} && f_i(x) \leq 1, \quad i = 1, \dots, m \\ &&& g_i(x) = 1, \quad i = 1, \dots, p \end{aligned} \tag{4.1}$$

onde f_0 é chamada de função objetivo, f_i função de restrição do tipo desigualdade e g_i função de restrição do tipo igualdade. Em um programa geométrico da forma (4.1), as funções $g_1, \dots, g_p$ são monômios (equação (4.2)), as funções $f_0, \dots, f_m$ são posinômios (equação (4.3)) e $x = (x_1, \dots, x_i, \dots, x_n)$ são as variáveis de otimização, com os x_i sendo variáveis reais e positivas (domínio do problema: $x_i > 0$). É importante ressaltar que em um programa geométrico na forma padrão, as restrições tipo igualdade devem ser apenas monômios, enquanto as restrições tipo desigualdade podem ser tanto monômios quanto posinômios [6].

$$g(x) = cx_1^{a_1} x_2^{a_2} \dots x_n^{a_n} \mid c \geq 0 \therefore a_i \in \mathbb{R} \tag{4.2}$$

$$f(x) = \sum_{k=1}^K c_k x_1^{a_{1k}} x_2^{a_{2k}} \dots x_n^{a_{nk}} \mid c_k > 0 \therefore a_{ik} \in \mathbb{R} \tag{4.3}$$

A solução de um programa geométrico é baseada em algoritmos muito eficientes, projetados para otimização convexa. Atualmente existem diferentes empresas e grupos de pesquisa e desenvolvimento que disponibilizam *software* para resolver problemas de PG. A transformação de um programa geométrico para um problema convexo é uma tarefa tediosa, porém o *software* disponível faz esse procedimento internamente. Desse modo, a

entrada de dados para o otimizador é feita diretamente na estrutura padrão do programa geométrico.

A formulação matemática de um projeto via PG implica representar todo o funcionamento do circuito mediante expressões matemáticas simbólicas. Portanto, a aplicação da PG precisa que os modelos do transistor utilizados levem a expressões matemáticas que possam ser implementadas dentro da ferramenta. Como os resultados finais das variáveis de projeto dependerem das especificações, é difícil prever as regiões adequadas para modelagem, e dessa forma diminuir o erro. Para satisfazer este requisito são aplicadas técnicas de ajuste para funções multi-variáveis aos dados gerados pelo simulador. O procedimento anterior é feito dentro de uma estratégia para obter projetos ótimos com PG, e que é sintetizada a seguir:

1. Formulação matemática do circuito na forma padrão de um programa geométrico.
2. Identificação e modelagem dos parâmetros necessários do transistor.
3. Aplicação de PG usando a ferramenta de otimização.
4. Verificação de resultados usando o simulador.
5. Identificação das novas regiões de modelagem a partir da solução do programa geométrico e volta ao passo 2.

A estratégia acima precisa de algumas modificações a fim de contornar incompatibilidades referentes à formulação do programa geométrico. Os resultados da aplicação desta estratégia ao projeto do *OTA* e do comparador apresentados neste capítulo foram obtidos mediante o uso de um pacote de funções escritas em **MATLAB** interagindo com a ferramenta de otimização **CVX** [7].

4.2 Amplificador Operacional de Transcondutância

A determinação das especificações para os amplificadores desenvolvida anteriormente, estabelece uma tendência similar entre os níveis de desempenho requeridos desses circuitos. Portanto, é evidente que para atingir a precisão e velocidade dos estágios do *ADC*, precisa-se de amplificadores com valores significativos de ganho, *GBW* e *SR*, simultaneamente. Aliás, deve-se ressaltar a natureza capacitiva das cargas na saída desses circuitos. A melhor forma de conseguir essas características é mediante amplificadores de estágio único ou *OTAs*, como as configurações telescópica e *folded cascode* [31, 34].

Figura 4.1: O *folded cascode* OTA com o bloco *SC-CMFB*.

Figura 4.2: Circuito de polarização para o *folded cascode* OTA da figura 4.1.

Neste trabalho foi escolhida a topologia *folded cascode*, mostrada na figura 4.1, que é utilizada tanto para o bloco *S&H* quanto para o *MDAC* no primeiro estágio *pipeline*. Já a figura 4.2 mostra o circuito para gerar as tensões de polarização do amplificador. A preferência por esta configuração está baseada nas suas faixas dinâmicas maiores quando comparadas com as do *OTA* telescópico, tanto para entrada (DR_{IN}) quanto para saída (DR_{OUT}) em modo comum. Essas faixas de excursão são críticas para esta aplicação devido à presença de sinais diferenciais com amplitudes da ordem de grandeza de $V_{FS}/2 = 1V$, especialmente no *S&H* na entrada do conversor. Entretanto, a resposta em frequência do *folded cascode* *OTA* é inferior a do telescópico, porém superior a dos *opamps* de dois estágios. Além disso, o consumo de potência da arquitetura escolhida é maior que o da telescópica, já que precisa de uma corrente extra para polarizar os transistores do *cascode* [31, 29].

Antes de aplicar PG ao projeto do *OTA* (apêndice A), o espaço de projeto foi delimitado a partir de considerações de *offset*. Desse modo, foi feita uma estimativa teórica do *offset* randômico na topologia, que aparece na equação (4.4).

$$v_{offset} = \Delta V_{th1} + \frac{g_{m3}}{g_{m1}} \Delta V_{th3} + \frac{g_{m9}}{g_{m1}} \Delta V_{th9} + \frac{V_{GS1} - V_{th1}}{2} \Delta K \quad (4.4)$$

Figura 4.3: Estudo da tensão v_{offset} do OTA em função dos tamanhos de $M1-M2$, $M3-M4$ e $M9-M10$.

onde os símbolos ΔV_{th} e ΔK representam os parâmetros de *mismatch* da tensão de limiar e do fator de ganho, respectivamente; g_m representa a transcondutância e V_{GS} a tensão entre porta e fonte do transistor.

Os parâmetros de *mismatch* são descritos na documentação do processo de fabricação segundo o modelo de Pelgrom na equação (4.5).

$$\sigma(\Delta P) = \frac{A_P}{\sqrt{W \cdot L}} \quad (4.5)$$

onde σ é o desvio padrão do parâmetro do transistor caracterizado, A_P é uma constante do processo de fabricação, W é a largura e L o comprimento de canal do dispositivo.

Variações paramétricas foram feitas na equação (4.4), como mostrado na figura 4.3, explorando diversas combinações de geometrias para os transistores que contribuem ao *offset* do OTA. Assim, foram estabelecidos limites nas dimensões dos dispositivos para satisfazer as restrições decorrentes das análises em nível de sistema: $v_{offset} \leq 16 \text{ mV}$ (tabela 2.3). Essas restrições são representadas na figura 4.3 mediante planos de tensão.

4.2.1 O *CMFB*

Os amplificadores com arquiteturas completamente diferenciais como a da figura 4.1, processam sinais diferenciais sem exercer nenhum controle sobre o nível de tensão em modo comum nos nós de alta impedância da saída. Sem o controle adequado a tensão $V_{CM,OUT}$ tende a se deslocar para os extremos da fonte de alimentação em *DC* (neste caso, 0 V e V_{DD}), devido a variações das fontes de polarização, do processo e de *offsets*, entre outras. A partir disso, usualmente é necessário acrescentar um laço de realimentação em modo comum ou *CMFB*.

Existem vários fatores que são críticos no projeto do circuito *CMFB*. O número de pólos parasitários no laço em modo comum deve ser minimizado, enquanto a velocidade e o ganho do mesmo devem ser suficientemente grandes para atingir o $V_{CM,OUT}$ desejado com da precisão adequada. Ainda, o *CMFB* não deve representar uma carga significativa a mais para o *OTA* diferencial, e a interação entre os laços de modo comum e diferencial deve ser mínima. Enfim, o circuito *CMFB* não deve degradar o desempenho do amplificador que o utiliza [29].

As principais vantagens da realimentação em modo comum com capacitores chaveados (*SC-CMFB*) são: alta linearidade e ausência tanto de pólos parasitários adicionais quanto de restrições na máxima excursão diferencial do sinal de saída do *OTA*, já que está composta apenas por elementos passivos (capacitores) e chaves¹. No entanto, o *SC-CMFB* injeta ruído nos nós de saída do amplificador, que é decorrente do *clock-feedthrough* não linear das suas chaves. Além disso, incrementa a carga capacitiva vista pelo *OTA* [39]. A aplicação desta topologia de *CMFB* ao *OTA* projetado com PG pode ser vista na figura 4.1.

A arquitetura *SC-CMFB* mostrada na figura 4.1 é composta pelo par de capacitores C_{2U} e C_{2D} que capturam o nível de saída em modo comum do *OTA*, e outros dois capacitores C_{1U} e C_{1D} que fazem o *refresh* do circuito, controlados pelas fases de relógio não superpostas ϕ_1 e ϕ_2 . Nesta topologia, os capacitores $C_{2U,2D}$ calculam a média das tensões de saída, $V_{CM,OUT} = (V_{out+} + V_{out-})/2$, que é usada para gerar o sinal de controle V_{CMFB} que é aplicada na porta das fontes de corrente $M9$, $M10$ do *OTA*. A tensão *DC* em $C_{2U,2D}$ é determinada pelos capacitores $C_{1U,1D}$, os quais são chaveados periodicamente das fontes V_{POLAR} e V_{CMREF} para os capacitores de captura. A fonte V_{CMREF} representa

¹Se as chaves *MOS* são implementadas com transistores complementares (*CMOS*) ou portas de transmissão dupla, as variações em tensão permitidas são próximas à excursão chamada de *rail-to-rail* ($0 \leq V_{in,switch} \leq V_{DD}$).

a tensão em modo comum desejada, enquanto V_{POLAR} é a tensão de controle necessária para ajustar $V_{CM,OUT}$ a V_{CMREF} . A operação deste circuito é em essência a de um filtro SC passa-baixas com um nível DC na entrada [29].

A amplitude dos degraus que levam as tensões $V_{CM,OUT}$ e V_{CMFB} a se estabilizarem nos seus valores finais desejados, é influenciada pela proporção C_1/C_2 . Quanto maior for a proporção mais rápida é a convergência. Sendo assim, a escolha desta razão de capacitâncias representa um compromisso entre velocidade do $SC-CMFB$ e degradação do desempenho do OTA , devido ao incremento da carga capacitiva [39]. Além disso, a escolha de $C_1 \gg C_2$ também produz menores erros em estado estável por injeção de carga e corrente de fuga. No entanto, se a capacitância C_1 aumentar, deve-se incrementar simultaneamente o tamanho das chaves MOS para facilitar a carga dos capacitores.

4.3 Comparador

Quando a redundância é aplicada para relaxar os requisitos de *offset* nos comparadores, as arquiteturas dinâmicas são preferidas em estágios de moderada resolução pela baixa potência e área consumida. O comparador dinâmico é desligado quando está inativo, e os transistores com dimensões mínimas são preferidos na sua implementação para minimizar área e potência. As condições anteriores fazem esse tipo de comparador ter maior *offset*. Isto é por causa do *mismatch* de transistores e dos transientes no chaveamento [31].

Além do explicado no parágrafo anterior, a implementação de um comparador com geração interna do limiar de comparação é importante porque evita a escada resistiva usada normalmente para gerar as referências em uma arquitetura *flash*, eliminando dessa forma outra fonte de consumo de potência estática no conversor. Na literatura existem diferentes circuitos para incorporação do limiar, nos quais se procura gerar de forma intencional um *offset* que determine o limiar desejado. A partir da experiência e dos resultados obtidos em [40], neste trabalho escolhe-se uma arquitetura de comparador de par diferencial, cujo esquemático é mostrado na figura 4.4 [31].

O comparador tem dois modos de operação. Quando o sinal de *latch* V_{LATCH} está no nível baixo, $M5$ e $M6$ estão na região de corte e portanto, após a resposta transiente, não tem mais fluxo de corrente através do circuito. Ao mesmo tempo, as chaves $PMOS$ $M9$ e $M12$ forçam os nós de saída a V_{DD} , e por sua vez, $M7$ e $M8$ no *latch* impõem essa tensão também nos drenos dos pares diferenciais, assim estabelecendo-se o estado de *reset*. Quando V_{LATCH} vai para o nível alto, as saídas são desconectadas de V_{DD} ,

Figura 4.4: Circuito do comparador com par diferencial.

as fontes de corrente $M5$ e $M6$ são ligadas e $M1-M4$ comparam $V_{in} = (V_{in}^+ - V_{in}^-)$ com $V_{ref} = (V_{ref}^+ - V_{ref}^-)$. A forte realimentação positiva amplifica a diferença até o *latch* determinar o resultado da comparação. O consumo de corrente se interrompe de novo após estabilizar a saída [31].

Neste trabalho se aproveita a fase de relógio $\bar{\phi}$ gerada pelo circuito da figura 3.16 para o sinal de *latch* na figura 4.4. Esse sinal tem frequência igual à frequência total do sistema, e seu *duty cycle* menor que 50% (o nível alto é a parte mais estreita), porém suficiente para estabelecer as saídas dos comparadores. Os *D-flipflops* [35] que seguem aos comparadores nas figuras 3.12 e 3.13 sincronizam os bits com a fase que controla o estágio dentro da cadeia *pipeline* e evitam que o *reset* passe ao *MDAC* do estágio seguinte.

A tensão de limiar do comparador é determinada pela divisão de corrente nos pares diferenciais e entre os ramos interligados. A transição de um estado para outro na saída como resultado da comparação força também a variação em sentido oposto das correntes $I_{o1} = I_{D2} + I_{D4}$ e $I_{o2} = I_{D1} + I_{D3}$. Usando as equações de corrente do transistor para grandes sinais, atendendo as convenções da figura 4.4 e assumindo razões de tamanhos entre os pares diferenciais cruzados $W_3 = W_4 = f \cdot W_1 = f \cdot W_2$, entre as correntes $I_{D5} = d \cdot I_{D6}$ e para a tensão de limiar $V_{in} = e \cdot V_{ref}$, obtém-se a expressão (4.6).

$$2de^2I_{D6}\frac{W_1}{L} - Ke^4V_{ref}^2\left(\frac{W_1}{L}\right)^2 = 2I_{D6}\frac{W_3}{L} - KV_{ref}^2\left(\frac{W_3}{L}\right)^2 \quad (4.6)$$

onde $K = \mu \cdot C_{ox}$ é o fator de ganho dos transistores.

A aplicação de PG ao projeto do comparador aparece em [40]. Os resultados desse

Figura 4.5: Variações do limiar de comparação em função de descasamentos.

trabalho foram usados para determinar as dimensões do comparador básico, com tensão de limiar V_{ref} estabelecida externamente. Posteriormente, a equação (4.6) é utilizada para estudar as variações dos limiares dependendo dos três parâmetros d , e e f , conforme mostrado na figura 4.5. A partir da análise anterior, são introduzidos os desbalançamentos necessários no comparador básico para gerar os limiares indicados na figura 3.11.

Neste ponto, a estrutura completa do *ADC* já foi descrita desde as especificações envolvidas do padrão de comunicações sem fio até os detalhes mais particulares nos circuitos básicos. Consequentemente, resta verificar a funcionalidade desses circuitos e blocos, tanto isolados quanto interligados constituindo o *ADC*, de acordo com o apresentado nos capítulos anteriores. Para realizar essa verificação, os diversos resultados deste trabalho serão exibidos a seguir.

4.4 Simulações

A ordem de apresentação dos resultados de simulação será de certa maneira oposta daquela em que o *ADC* foi estudado ao longo dos capítulos anteriores. Assim, em primeiro lugar serão mostradas as funções mais básicas e gradualmente se subirá na hierarquia até chegar às simulações de topo do conversor. Visando esclarecer o processo de conversão A/D, também será exibida a trajetória feita pelos sinais analógicos durante a transformação na palavra digital de saída.

As simulações foram feitas usando diversas ferramentas, incluindo o ambiente **AMS** para simulações iniciais com modelos comportamentais em **verilogA**, e os simuladores

Figura 4.6: Hierarquia de esquemáticos no *time-interleaved pipeline ADC*.

Figura 4.7: Hierarquia de esquemáticos nos estágios *pipeline*.

Figura 4.8: Esquema do *folded cascode OTA*.

UltraSim e Spectre para verificações rápidas e completas em nível de transistor, respectivamente. Junto às simulações, algumas considerações de geometria já são comentadas pensando na elaboração do *floorplan* e leiautes.

As figuras 4.6 e 4.7 mostram os esquemáticos desenvolvidos no projeto do ADC. A hierarquia começa no *testbench* final do conversor que aparece no topo da figura 4.6 e vai sendo estendida verticalmente para baixo, até chegar nos estágios *pipeline*. A partir desses dois estágios, na figura 4.7 continua o desdobramento da hierarquia, até chegar no comparador. Já o OTA é mostrado em separado fazendo parte de um *testbench* da figura 4.8. Deve se notar que o símbolo do OTA inclui tanto o amplificador quanto os circuitos de polarização e realimentação em modo comum.

4.4.1 OTAs

Os resultados de simulação dos dois OTAs projetados para o ADC são apresentados na tabela 4.1. O projeto foi baseado na aplicação da PG, conforme explicado em seções

anteriores e no apêndice A. As dimensões mostradas nessa tabela não são exatamente as geradas pela PG, as quais foram aproximadas e arredondadas para facilitar a aplicação de técnicas para diminuir o *mismatch* nos transistores, como o leiaute baseado em dedos para dispositivos grandes e o centroide comum para espelhos de corrente e *cascodes*.

As diferentes polarizações que aparecem na tabela 4.1 são geradas internamente pelo circuito da figura 4.2, como mostrado nos esquemáticos da figura 4.8. Dessa forma, os amplificadores só precisam de uma corrente, duas fases de relógio e a fonte de alimentação V_{DD} para funcionarem. A partir do observado durante a aplicação da PG, a especificação que determinou em ambos os casos a geometria e o consumo de potência dos amplificadores foi a frequência de ganho unitário. Pelo exposto antes, esse foi o parâmetro que ficou mais limitado, enquanto os outros ganharam folga nos seus valores. A corrente I_{core} quantifica apenas o consumo do amplificador propriamente dito, enquanto I_{total} inclui também o consumo do circuito de polarização e do *SC-CMFB*.

As figuras 4.9 e 4.10 mostram alguns dos resultados das simulações realizadas para medir os parâmetros da tabela 4.1. As simulações da figura 4.9 foram realizadas com o *OTA* em laço aberto, fazendo análises transientes para observar a operação do *SC-CMFB*, a forma de onda com *slewing* nas saídas e os consumos *rms* de corrente; análises em frequência para conferir o ganho e a fase final de saída do circuito; e análises em *DC* para determinar a faixa de excursão em tensão na saída. A análise *AC* mostra que

Tabela 4.1: Resultados de simulação dos *OTAs* projetados com PG.

Parâmetro	$OTA_{S\&H}$	OTA_{MDAC}
$W_{1,2}/L_{1,2}$	20/3	20/1,75
$W_{3,4}/L_{3,4}$	20,3/3,1	14,5/3,4
$W_{5,6}/L_{5,6}$	20,3/1	14,5/0,5
$W_{7,8}/L_{7,8}$	96/0,5	86/0,5
$W_{9,10}/L_{9,10}$	32/3,4	86/3,2
W_{11}/L_{11}	101,5/0,6	87/0,7
V_{DD}	3,3 V	3,3 V
V_{B1}	0,85 V	1,05 V
V_{B2}	1,70 V	1,86 V
V_{B3}	1,20 V	1,45 V
V_{B4}	0,63 V	0,67 V
C_L	1,5 pF	1,5 pF
v_{offset}	$< 7mV$	$< 6mV$
A_o	70 dB	67 dB
GBW	28 MHz	46 MHz
SR	65 V/ μs	98 V/ μs
PM	87°	85°
DR_{IN}, DR_{OUT}	$> 1,5$ V	$> 1,5$ V
I_{core}	210 μA	321 μA
I_{total}	350 μA	538 μA

Figura 4.9: Simulações de desempenho do *OTA* em laço aberto.

o amplificador se comporta como um sistema com um polo dominante, comprovando a suposição feita para algumas das aproximações e simplificações feitas durante a formulação da PG no apêndice A. Além disso, a figura 4.9 também permite verificar que a margem de fase é bastante ampla para garantir a estabilidade do *OTA* quando for realimentado. Já com respeito a simulação da DR_{OUT} , foi observado que esta especificação é determinada pelos limiares de saturação dos transistores *cascode* $M5$, $M6$, $M7$ e $M8$ da figura 4.1.

O amplificador é configurado em realimentação unitária para as medidas de *offset* e faixa de excursão em tensão na entrada, apresentadas na figura 4.10. Devido à presença do bloco *CMFB*, os resultados da figura 4.10 não podem ser obtidos com simples análises em *DC*, como é feito tradicionalmente. Em vez disso, cada valor obtido deve ser medido no final da resposta transiente do *CMFB*, após estabilizarem os nós de saída. Dessa vez, foi observado que a DR_{IN} é determinada pelas fronteiras da região de triodo dos transistores *cascode* $M7$, $M8$ e da fonte de corrente $M11$, na figura 4.1.

Entretanto, a tensão de *offset* do *OTA* é determinada a partir dos parâmetros da distribuição Gaussiana obtida da análise de Monte Carlo incluindo variações de processo

Figura 4.10: Simulações de desempenho do *OTA* em malha fechada.

e *mismatch*, mostrada na esquerda da figura 4.10. O valor da especificação reportado na tabela 4.1 é calculado assim: $v_{offset} \leq \mu \pm 3 \cdot \sigma$, onde μ e σ são a média e o desvio padrão da distribuição Gaussiana na figura 4.10, respectivamente. É importante esclarecer que a análise Monte Carlo feita também inclui as variações dos circuitos de polarização e *SC-CMFB* (principalmente os capacitores), devido a eles estarem dentro do circuito do *OTA*, como apresentado na figura 4.8.

4.4.2 Comparadores

Com a aplicação da PG, em [40] se projeta um circuito comparador base, cujas propriedades são apresentadas na tabela 4.2. A nomenclatura dessa tabela está relacionada com a figura 4.4. Nesse trabalho, o objetivo da estratégia foi diminuir os tempos de atraso do circuito. Já nesta aplicação, esse resultado é adaptado como ponto de partida para implementar os diferentes comparadores que vão gerar internamente os limiares dos *sub-ADCs*, conforme foi explicado em seções anteriores. As figuras 4.11 e 4.12 mostram esse funcionamento para os dois estágios. Em ambas as figuras alguns dos bits gerados podem ser vistos.

O valor da tensão de *offset* reportado na tabela 4.2 foi determinado mediante a figura 4.13. Nessa figura são mostrados os desempenhos de 4 dos comparadores projetados a

Figura 4.11: Saída do *sub-ADC* de 3 bits, antes do banco de registradores.

partir de [40] para os limiares de comparação indicados também na figura. Cada ponto nessa figura corresponde a 100 simulações de Monte Carlo dos comparadores funcionando com as tensões fixas de entrada que aparecem no eixo x . Dependendo do limiar de comparação, o desempenho ilustrado corresponde à porcentagem de decisões corretas do circuito. Na figura 4.13 pode ser visto que enquanto mais próxima esteja a tensão de entrada do limiar do comparador, a probabilidade de errar se aproxima a $1/2$. Ao invés disso, quando a tensão de entrada se afasta do limiar, a quantidade de acertos se incrementa até 100 %.

A tensão de *offset* de um comparador se define como a tensão que tem que ser aplicada

Tabela 4.2: Características do comparador básico projetado com PG [40].

Dimensão	Valor	Parâmetro	Valor
$W_{7,8}$	$1\ \mu\text{m}$	L_{1-12}	$0,35\ \mu\text{m}$
$W_{10,11}$	$1\ \mu\text{m}$	v_{offset}	$< 62,5\text{mV}$
$W_{1,2,3,4}$	$3,3\ \mu\text{m}$	t_{latch}	$266\ \text{ps}$
$W_{9,12}$	$3,1\ \mu\text{m}$	t_{reset}	$345\ \text{ps}$
$W_{5,6}$	$3,3\ \mu\text{m}$	P_{dyn}	$544\ \mu\text{W}$

Figura 4.12: Saída do *sub-ADC* de 4 bits, após o banco de registradores.

Figura 4.13: Desempenho e probabilidade de *offset* dos comparadores.

na entrada para levá-lo à metaestabilidade. Do ponto de vista teórico, o desempenho da figura 4.13 é igual à probabilidade de que a tensão de *offset* do comparador seja menor que $V_{in} - V_{limiar}$ [41]. Então, a partir do exposto anteriormente e dos resultados da figura 4.13, pode se estabelecer que os comparadores irão apresentar uma tensão de *offset* menor que $\Delta_{4b}/2$, como é permitido pela correção digital *RSD*.

Figura 4.14: Fases de relógio necessárias para o funcionamento do *ADC*.

4.4.3 *S&H*

O primeiro bloco que o sinal analógico encontra na entrada do *ADC* é o *S&H*. Como foi explicado no capítulo 3, a função dele é discretizar esse sinal de entrada tanto em amplitude quanto em tempo. E para executar essa tarefa, o *S&H* precisa de um conjunto de fases de relógio devido ao uso de algumas técnicas para reduzir suas imperfeições. Esses sinais de sincronização são gerados internamente a partir de um único relógio de entrada de 11 MHz, como mostrado na figura 4.14. Já o funcionamento do bloco de amostragem e retenção é apresentado na figura 4.15, para o caso de uma rampa de entrada.

Focando a atenção na parte direita da figura 4.15, as especificações de *GBW* e *SR* obtidas para os amplificadores são as responsáveis das amostras de saída do *S&H* se estabilizarem com uma precisão menor que $\pm LSB/2$ dentro da faixa de tempo disponível para essa tarefa. Entretanto, os *glitches* ali observados são causados pela variação não linear da resistência das chaves *CMOS*. Outra possível causa desses transientes é a diminuição da resistência dos transistores *cascade* na saída do *OTA*, devido ao funcionamento próximo da fronteira da região de triodo quando $V_{in} = \pm V_{FS}/2$. Por essa razão o amplificador precisa de grandes faixas de excursão em tensão, DR_{IN} e DR_{OUT} .

Figura 4.15: Funcionamento do bloco $S\&H$ com um sinal de entrada rampa.

4.4.4 Canal *pipeline*

A figura 4.16 apresenta em detalhe uma parte da conversão A/D através de um dos canais da arquitetura. O sinal de entrada amostrado aparece no topo (sh_out), sendo uma rampa que abrange a faixa completa de excursão na entrada, V_{FS} . Logo após a entrada, os sinais mostrados estão agrupados em quatro categorias de cima para baixo: a palavra de saída **S** do canal completo, a palavra de 4 bits **B₇₋₄** gerada pelo primeiro estágio, a palavra de 3 bits **B₃₋₁** na saída do segundo estágio, e finalmente alguns dos sinais digitais termométricos na saída do *sub-ADC* de 3 bits. Pela natureza do sinal de entrada, espera-se também um comportamento monotônico crescente nos bits gerados pelos blocos da cadeia *pipeline*.

Comparando os sinais da parte inferior da figura 4.16 com os bits em **B₃₋₁**, pode ser visualizada a transformação de 7 sinais em código termômetro para 3 sinais em código binário. Outro detalhe a ser ressaltado é a diferença das codificações entre o estágio de 4 bits e o de 3 bits: enquanto o primeiro se encarrega de codificar as variações grossas do sinal

Figura 4.16: Aplicação de correção digital *RSD* em um dos canais *pipeline*.

de entrada, o segundo digitaliza as variações finas. A razão disso é que, como explicado nos capítulos anteriores, o segundo estágio processa o resíduo da operação do primeiro. A seção final do bloco digital mostrado na figura 3.17 é o responsável de combinar e corrigir a palavra digital **B** de 7 bits resultante dos dois estágios, para gerar o código digital **S** de 6 bits na saída do canal. Nessa conversão, um bit é usado para aplicar a técnica de correção digital *RSD*.

As conversões na figura 4.16 seguem as sequências mostradas na figura 3.10(b), comprovando a aplicação da correção *RSD*. Por essa razão, a palavra *st2_out* só apresenta os códigos 2, 3, 4 e 5. Quando a anterior sequência é alterada, como mostrado no marcador ***RSD Correction*** próximo a $t = 26\mu\text{s}$ na figura 4.16, a técnica *RSD* é aplicada. Antes do marcador, os valores de *st1_out* e *st2_out* eram 5 e 12, gerando o código 53 na saída, segundo a operação da figura 3.8. Por causa de um erro no sinal *d2p*, o código *st2_out* passa a representar o valor 1 em vez de 2. No entanto, o comportamento monotônico do *ADC* é conservado porque a combinação do novo valor correto de *st1_out* (13) e o novo valor errado de *st2_out* (1) continua produzindo o código 53 na saída do canal, de acordo com o esquema da figura 3.8.

4.4.5 *ADC*

Agora, para finalizar a exploração ao longo do conversor AD, o funcionamento dos dois canais paralelos é apresentado na figura 4.17. Dessa vez o sinal de entrada corresponde ao caso mais exigente do padrão *Bluetooth*, sendo um tom sinusoidal com frequência equivalente à máxima frequência presente em um canal banda base: 500 kHz. Descendo na figura 4.17, logo após o sinal de entrada, pode ser vista a saída diferencial do *S&H*. As duas fases de relógio principais do *ADC* aparecem na parte inferior da figura. A aplicação da técnica de amostragem dupla no *S&H* permite aproveitar cada uma dessas fases, fornecendo amostras de forma alternada aos dois canais *time interleaved*.

A seguir, os nomes usados para os sinais das figuras 4.17 e 4.19 são explicados e relacionados com as convenções utilizadas ao longo dos capítulos anteriores:

- *IN*: tensão diferencial analógica de entrada para o *ADC*: $V_{in} = V_{in}^+ - V_{in}^-$;
- *shOUT*: saída diferencial do bloco *S&H*;
- *ch1(2)RES*: saída diferencial do primeiro estágio em cada canal do *ADC*. Esse sinal corresponde também ao resíduo amplificado na saída do bloco *MDAC*;

Figura 4.17: Simulação do funcionamento do ADC completo.

- *adc_out*: valor decimal da palavra digital de saída **S** (6 bits) do conversor completo;
- *ch1(2)_out*: valor decimal das saídas digitais (6 bits) de cada canal;
- *digOUT*: saída digital do *ADC* reconvertida ao domínio analógico mediante um *DAC* ideal de 6 bits descrito por um modelo comportamental em **verilogA**.

Como introduzido acima, o revezamento dos canais na conversão A/D da arquitetura também pode ser visualizado nos sinais de resíduo do primeiro estágio de cada canal. Além disso, os próprios códigos de saída de cada canal na figura 4.17, bem como a construção da saída final do *ADC* a partir da multiplexação dessas saídas parciais, também esclarecem o modo de funcionamento *time interleaved*. É dessa maneira que o conversor consegue fornecer códigos digitais na frequência total do relógio externo ($11MHz$), distribuindo os requisitos de velocidade para não impôr restrições fortes nos circuitos elementares. A condição anterior leva consequentemente a um consumo de potência menor.

A tabela 4.3 apresenta um resumo das características do conversor AD projetado neste trabalho. Os valores desses parâmetros foram obtidos a partir de simulações pre-leiaute, usando dispositivos (transistores *NMOS*, *PMOS* e capacitores *CMIM*) da tecnologia *CMOS C35B4* $0,35\mu m$ da *AMS* [42]. Os parâmetros de linearidade do conversor podem ser calculados a partir dos resultados na figura 4.18. Nessa figura, o sinal *digOUT-IN* é a subtração analógica entre a entrada e a conversão D/A ideal da palavra de saída do *ADC*, após sincronização para tirar a latência do sistema. A análise desses resultados sob variações em simulações de Monte Carlo exige um tempo de simulação muito grande. Entretanto, a transformada rápida de Fourier (*FFT*) mostrada na figura 4.19 permite medir os valores de *SNR* apresentados na tabela 4.3. O valor da frequência de entrada f_{in} foi escolhido segundo critérios de precisão na aplicação da *FFT*.

A área estimada do conversor completo é de $0,013mm^2$, sendo distribuída como

Tabela 4.3: Especificações do *ADC* simulado pre-leiaute.

Parâmetro	Valor
Tensão de alimentação	3,3 V
Consumo de corrente (<i>rms</i>)	3,64 mA
Máxima largura de banda de sinal	500 kHz
Frequência de amostragem	11MHz
Resolução	6 bits
Latência	5 ciclos de relógio
Excursão total na entrada (V_{FS})	2 V_{pp}
<i>SNR</i> (dentro do canal)	59.4 dB
<i>SNR</i> (até $f_s/2$)	46.5 dB
Estimativa de área	$0,013mm^2$

Figura 4.18: Simulação para observar a linearidade do *ADC*.

Figura 4.19: Espectro do sinal *digOUT* para $f_{in} = 494$ kHz e $f_s = 11$ MHz.

Figura 4.20: Distribuição da área estimada ($0,013\text{mm}^2$) do *ADC*.

Figura 4.21: Distribuição da potência obtida da simulação do *ADC*.

mostrado na figura 4.20, que permite concluir que os maiores blocos são aqueles compostos pelos amplificadores e os capacitores. Já a distribuição do consumo de corrente total do *ADC* obtido em simulação e reportado na tabela 4.3 é mostrada na figura 4.21. Neste caso, os *sub-ADCs* representam a maior contribuição com o banco de *latches* que seguem aos comparadores, devido ao consumo de potência dinâmica nas transições das fases de relógio. Isto pode ser modificado através da seleção adequada da arquitetura e da fase de relógio que controla esses *latches*.

Figura 4.22: Leiaute (a) e microfotografias (b,c) do *OTA* fabricado.

4.5 Fabricação e testes

Dentro de desenvolvimento deste trabalho, um dos circuitos elementares foi fabricado e parcialmente testado. O protótipo implementado foi o do *OTA* junto com seu bloco *SC-CMFB*, mostrado na figura 4.1, porém sem geração interna das tensões de polarização, porque o circuito da figura 4.2 não tinha sido escolhido nesse momento. O leiaute e algumas fotografias do chip aparecem na figura 4.22. A disponibilidade de vários pinos de polarização, dentre eles a tensão interna de controle V_{CMFB} , permite experimentar e testar diversas características para conhecer melhor as topologias implementadas. Os capacitores (a maior área quadrada do leiaute) foram construídos com *CPOLY*, usando estruturas baseadas em células unitárias com um centroide comum.

Figura 4.23: Medições em *DC*: saída negativa (a) e positiva (b) sem *CMFB*; saída negativa (c) e positiva (d) com *CMFB*.

Figura 4.24: Medição da DR_{IN} no *OTA* fabricado.

O amplificador fabricado não corresponde exatamente aos projetados para o *ADC* porque essas versões foram concebidas para operarem dentro de um circuito integrado maior e não para teste, onde os instrumentos de medição impõem grandes cargas nos nós testados. Assim, os *OTAs* usados no *S&H* e no *MDAC* são carregados por capacitâncias internas pequenas, decorrentes de comparadores, chaves e portas lógicas. Pela razão anterior, foi feito um projeto de *OTAs* para condições de teste, resultando em um circuito com maior área e consumo de potência, porém mais robusto a cargas capacitivas grandes. Nesta tarefa, novamente foi aproveitado o poder da PG para gerar diversas versões da mesma topologia com especificações diferentes.

O primeiro passo nos testes do *OTA* foi a polarização. Como explicado no início deste capítulo, o grande desafio desta arquitetura diferencial é estabelecer a tensão em modo comum na saída, devido à alta sensibilidade desses nós a qualquer tipo de variações. A

característica anterior pode ser claramente observada nas figuras 4.23(a) e 4.23(b), onde o amplificador foi testado com o bloco *CMFB* desligado, impondo manualmente uma tensão de polarização no pino V_{CMFB} . A transição abrupta dos nós de saída impede esse controle de ser feito desse modo na prática. É por isso que um bloco *CMFB* deve ser utilizado.

As figuras 4.23(c) e 4.23(d) mostram os testes feitos com o *CMFB* ligado, o que é conseguido através dos pinos que recebem os sinais de relógio complementares, ϕ_1 e ϕ_2 . Devido à natureza transiente da resposta do *SC-CMFB*, cada ponto mostrado nesses resultados não corresponde a uma simples varredura em *DC*, como no parágrafo anterior. Em vez disso, deve-se esperar que o bloco *CMFB* faça sua função estabilizando os nós de saída ao valor de modo comum determinado pelo pino V_{CMREF} , que neste caso corresponde a 1,65V. Portanto, dessa vez o controle do modo comum é feito automaticamente, ajustando V_{CMFB} a V_{POLAR} (eixo x), conseguindo assim um resultado equivalente ao mostrado nas figuras 4.23(a) e 4.23(b). Caso os nós de saída se desloquem de V_{CMREF} por alguma razão, como o descasamento de tensões e parâmetros ou pelo ruído, o *CMFB* sempre tentará puxá-los de volta. Os testes descritos anteriormente foram aplicados em 3 amostras, e os resultados são apresentados na tabela 4.4.

Assim que o *OTA* foi corretamente polarizado com a ajuda do *CMFB*, os parâmetros de desempenho especificados na PG podem ser testados e medidos. A faixa de excursão em tensão na entrada pode ser observada na figura 4.24. Porém, nos testes em frequência do amplificador surgiram alguns inconvenientes que dificultaram sua realização. A topologia implementada é diferencial e foi projetada para fornecer um ganho muito alto (80 dB). Portanto, esses testes precisam de instrumentos que forneçam sinais diferenciais de entrada em uma faixa de frequências ampla e com precisão na ordem de grandeza de μV , e assim evitar a saturação das saídas, lembrando que $V_{DD} = 3,3V$. Além do mais, essa fonte de sinais deve ainda fornecer a tensão de polarização em modo comum na entrada, $V_{CM,IN} = 1,65V$, que é necessária para o funcionamento do *OTA*.

Os inconvenientes descritos acima também aplicam no caso dos testes das respostas transientes para caracterizar o *slew rate* do *OTA*. Pelas razões anteriores, esses testes não tinham sido realizados até o momento da entrega deste documento.

Tabela 4.4: Polarização em 3 amostras do *OTA* fabricado.

Caso	$V_{POLAR,CMFB}$	V_{out+}	V_{out-}	I_{DD}
Simulado	2,09	1,65	1,65	2,99
Amostra 1	2,073	1,676	1,620	3,11
Amostra 2	2,004	1,697	1,584	3,91
Amostra 3	2,025	1,654	1,706	3,53

5 Conclusões e recomendações

Visando fornecer o conteúdo mais formativo desta dissertação, recopila-se as conclusões geradas, as observações que merecem ser ressaltadas e as sugestões para motivar e levar em conta na realização de trabalhos futuros relacionados com o tema.

5.1 Conclusões

Neste trabalho foi projetado um conversor analógico digital para ser usado no padrão de comunicação sem fio *Bluetooth*. O *ADC* projetado é baseado na arquitetura *time-interleaved pipeline*, com 2 canais e 2 estágios básicos. Cada canal opera a $5,5\text{MHz}$ para gerar códigos digitais a uma frequência total de amostragem $f_s = 11\text{MHz}$. O primeiro estágio básico em cada cadeia *pipeline* é formado por um *sub-ADC* e um *MDAC* de 4 bits, enquanto o segundo tem apenas um *sub-ADC* de 3 bits. Assim sendo, o *ADC* completo tem uma resolução de 6 bits, usando um bit de redundância para aplicar correção digital utilizando a estratégia *RSD*.

Uma análise completa e exaustiva da verdadeira resolução requerida ou número de bits de um *ADC* é uma tarefa complexa, influenciada por diversos fatores e compromissos, dependendo do esquema de modulação usado pelo padrão de comunicação sem fio que é processado pelo receptor completo. Isto leva à aplicação tradicional, tanto na literatura quanto neste trabalho, de procedimentos que envolvem diversas margens de projeto e suposições. A estratégia anterior provavelmente superestima a especificação do conversor.

A escolha e projeto de uma topologia de *CMFB* de acordo com as características de operação do *OTA* que vai usá-lo, é fundamental para o bom desempenho dos blocos funcionais do *ADC*, como é o caso do *S&H* e o *MDAC*. A justificativa da afirmação anterior é que este circuito ajusta o $V_{CM,OUT}$ projetado mediante PG, o que garante a correta operação do amplificador e o bloco que o usa.

A especificação correta dos parâmetros determinantes no consumo de corrente do

OTA, como o *SR*, tem um grande impacto na dissipação de potência total do *ADC*. Levando em conta o dito anteriormente, este trabalho conseguiu implementar um circuito *S&H* de baixo consumo de potência através da análise cuidadosa do verdadeiro requisito de *SR* no amplificador central do bloco. Mediante esta estratégia, evita-se o superdimensionamento comum na literatura, onde tradicionalmente se assume que a saída do *S&H* deve acompanhar degraus de tensão tão grandes como V_{FS} . Os benefícios decorrentes da solução anterior são ainda mais valiosos se o *S&H* na entrada da arquitetura é reconhecido como o principal consumidor de potência individual do *ADC*, devido a suas fortes restrições de velocidade e resolução, além do seu *OTA* ser o foco de tal consumo. Ou seja, esta é uma contribuição real deste trabalho de mestrado comparado com outros da literatura.

A contribuição anterior está fundamentada em boa parte na aplicação da PG. Uma das características mais interessantes do projeto formulado como um programa geométrico é que oferece a possibilidade de conhecer o circuito e ganhar experiência e domínio sobre o comportamento do mesmo. Isto faz com que o projetista possa prestar mais atenção na interação entre as especificações dos circuitos e as tendências das suas variáveis de projeto. Finalmente, e mais importante ainda, o dito acima leva à identificação de possíveis focos para a otimização do desempenho global dos sistemas, como o *ADC* que concerne a este trabalho.

Apesar da automatização do projeto inicial mediante a ferramenta da programação geométrica, o conhecimento e análise cuidadosa dos circuitos, da mesma forma que no método tradicional de projeto, continuam representando uma parte fundamental do trabalho e da solução. Sendo assim, a PG apenas complementa e auxilia a tarefa do projetista. Isto suporta a ideia de que o projeto de circuitos analógicos não pode ser totalmente programável, uma vez que sempre será preciso se valer da criatividade e experiência do projetista, para resolver detalhes e especificações particulares.

A exploração da programação geométrica permite a este projeto se afastar da estratégia comum que é aplicada discretamente em outros trabalhos similares de *ADCs* com a arquitetura *pipeline*. Tal estratégia necessita de um tempo considerável apenas para o projeto cuidadoso do primeiro estágio, que tem as especificações mais exigentes. Já os estágios restantes da cadeia são implementados a partir de simples cópias do primeiro, porém com alguns ajustes de escalonamento.

Neste trabalho foi seguida uma estratégia para simular o conversor analógico-digital. Nessa estratégia usou-se ferramentas de simulação de circuitos de sinal de modo misto,

implementando modelos comportamentais em **verilogA** (Cadence) da maioria dos blocos com o intuito de reduzir os tempos de simulação. Posteriormente, blocos e circuitos específicos iam sendo substituídos com suas versões em nível de transistores, até completar o sistema completo do *ADC*. Após ter definido e conseguido um sistema completamente funcional, e vindo a avaliar os parâmetros de desempenho do *ADC*, foram usados todos os esquemáticos com os respectivos dispositivos da tecnologia disponível apenas nas simulações finais.

É importante tomar cuidado com os modelos **verilogA** implementados. Dependendo da natureza analógica ou digital dos circuitos, e também das funções executadas por eles, pode ser fundamental a inclusão ou omissão de não idealidades e descrições comportamentais além da simples transmissão e operação de sinais da entrada para a saída. As condições anteriores influenciam diretamente os resultados e ainda as interpretações das simulações globais do conversor.

O *OTA* do bloco *SEH* foi projetado e fabricado no processo *CMOS C35B4* 0,35 μm de *Austria MicroSystems (AMS)*. Inicialmente, quando a topologia do *folded cascode OTA* foi projetada mediante PG, a tensão de saída de modo comum $V_{CM,OUT}$ era ajustada manualmente com alguma tensão de polarização durante as simulações de verificação dos parâmetros de desempenho. A fabricação e testes realizados neste trabalho, do *SC-CMFB* junto ao amplificador, permitiram validar a eficiência do circuito para fazer esse controle automaticamente, e desse modo garantir o ponto de operação correto como condição necessária para o desempenho esperado.

5.2 Observações e recomendações

As observações feitas durante o desenvolvimento deste trabalho e algumas sugestões para trabalhos futuros são discutidas a seguir:

O artigo base deste trabalho [9] emprega tecnologia *BiCMOS* para a implementação do *ADC*. Um processo de fabricação desse tipo fornece algumas vantagens quando comparado com o *CMOS* convencional. Por exemplo, tem-se um menor nível de *offset* e ruído nos transistores bipolares que podem ser aproveitados quando eles são usados como estágio de entrada nos amplificadores. Com essa tecnologia também pode-se implementar *opamps BiCMOS* de maior velocidade e ganho, com um consumo de potência similar aos fabricados em *CMOS*, devido ao valor inerente maior de transcondutância e menores capacitâncias parasitas dos transistores bipolares [1]. Porém, como desvantagem, o

custo de fabricação é maior. Neste trabalho se contornam as limitações dos transistores *MOSFET* mediante a aplicação estratégica de técnicas de circuito, e se aproveita da maior integrabilidade e menor custo que fazem a tecnologia *CMOS* convencional mais acessível.

A análise para determinar a *SNR* requerida pelo nível de desempenho (*BER*) do padrão de comunicação, foi desenvolvida neste trabalho (figura 2.3) usando o modelo mais simples para o canal de transmissão, conhecido como o canal de ruído branco aditivo Gaussiano (*AWGN*). Por outro lado, na literatura são abordadas diversas análises similares baseadas em modelos mais complexos e realistas, porém que estão fora do escopo deste trabalho. Todavia, é importante ressaltar que esses estudos são realizados apenas em nível de sistema, e não aplicados a implementações práticas como o projeto de circuitos integrados. Desse modo, alguns casos envolvem interferências por canais adjacentes, efeito Doppler, multi-trajetórias com linha de vista e sem ela (urbanos), os quais são caracterizados por diversas distribuições e séries probabilísticas como Gram-Charlier e Nakagami, da que se deriva um dos seus casos especiais mais conhecido: Rayleigh de multi-trajetória.

A obtenção do número real de bits por estágio em uma cadeia *pipeline* também é uma tarefa complexa e área de ativa pesquisa. Mesmo que neste trabalho se faça uma tentativa de otimizar este parâmetro prestando atenção ao consumo de potência do *ADC*, uma estratégia mais completa deve incluir fatores como a possibilidade de diferentes resoluções por estágio e também a redução da área, como apresentado em [19]. No entanto, um método como esse precisaria da ajuda de ferramentas informáticas por ser um problema multivariável complexo.

A falta de informação detalhada na literatura sobre a implementação dos diferentes blocos funcionais do *ADC* foi um obstáculo constante durante o desenvolvimento do trabalho. Dessa forma, pormenores relativamente simples, porém fundamentais para a compreensão e adaptação das técnicas de circuitos, dificultaram a realização de alguns detalhes. Três exemplos específicos foram: a) intervalos de tempo e atrasos relativos das diferentes fases de relógio usadas ao longo da cadeia *pipeline*; b) a forma na que a saída digital do *sub-ADC* controla o chaveamento do banco de capacitores no *MDAC*; c) as diversas alternativas (nem sempre ótimas e convenientes) para implementar uma mesma função de transferência incluindo o *offset* digital no estágio básico requerido pela correção mediante *RSD*. Como recomendação para trabalhos futuros, aconselha-se procurar essas informações em referências mais antigas, pois alguns desses detalhes já foram estudados no passado.

Partindo de um dos exemplos no parágrafo anterior, sugere-se a investigação detalhada das diversas opções para a implementação da função de transferência do *MDAC* (tabela 3.4). O foco de um estudo dessa natureza seria descobrir uma arquitetura que use o menor banco de capacitores possível. Derivado do anterior, o fator de realimentação β aumentaria e as especificações do *OTA* ficariam menos exigentes.

Investigar a possível redução de potência e área que pode ser conseguida compartilhando-se o *OTA* dos *MDACs* em estágios consecutivos.

Investigar os benefícios derivados da reutilização do *OTA* no *MDAC* do primeiro estágio básico *pipeline*, compartilhando-o entre os dois canais operando paralelamente sob o padrão *Bluetooth*. Isto pode ser conseguido aplicando-se a técnica de amostragem dupla, como no caso do *S&H* na entrada do *ADC*.

A aplicação da amostragem dupla favorece a extração mais realista do requisito de *SR* no *OTA* do *S&H* porque a tensão na saída do mesmo sempre está definida independente da fase de relógio ativa. Entretanto, o anterior não aplica no caso do *OTA* núcleo do *MDAC*, já que ele usa *auto-zeroing* durante a fase de amostragem. Se as alternativas apresentadas nos dois parágrafos acima forem aplicadas, as novas condições de operação facilitam a análise detalhada da especificação de *SR* no amplificador do *MDAC* de forma semelhante como foi feita no bloco *S&H* na entrada do *ADC*.

A não linearidade da chave *CMOS* é compensada na literatura com outras técnicas que não são abordadas neste trabalho, pela complexidade e incremento notável do *hardware* e do consumo de potência associado. Duas delas são conhecidas como *gate voltage boosting*, que basicamente é a utilização de uma tensão de porta maior que V_{DD} ; e *bootstrapped switches* que usa como tensão de porta o mesmo sinal de entrada deslocado em um nível *DC* igual a V_{DD} [31, 34].

As chaves *CMOS* são dimensionadas para evitar a deteriorização da resposta em frequência e atingir outros requisitos como *clock feedthrough* e linearidade dos circuitos nos quais elas são usadas. Entretanto, frequentemente é necessário redimensionar essas chaves para suprimir eficientemente transientes e *glitches* indesejados que aparecem durante as simulações dos circuitos projetados.

Visando aplicar a programação geométrica de forma mais eficiente, precisa-se também automatizar a geração e disponibilização de modelos para os transistores. A razão disso é que essa atividade, além de ser tediosa e desgastante para o projetista ou usuário da ferramenta, não contribui muito para o entendimento do circuito.

O programa geométrico usado para o projeto do *OTA* neste trabalho faz uma tentativa para incluir, de certa forma, o efeito de corpo dos transistores *NMOS* M_1 , M_2 e M_5 , M_6 durante o equacionamento. Para isto, as respectivas tensões de limiar V_T são determinadas pela expressão $V_T = V_{T0} + \gamma(\sqrt{2\phi_f + V_{SB}} - \sqrt{2\phi_f})$, onde os parâmetros V_{T0} , γ e ϕ_f dependem da tecnologia de fabricação e a tensão V_{SB} é dada pela combinação das tensões V_{DS} adequadas na figura 4.1.

O programa geométrico para o projeto do *folded cascode OTA* pode ser complementado acrescentando a equação de ruído térmico referido na entrada, junto com sua respectiva restrição. Isto permite reforçar a hipótese de que as fontes ruidosas dominantes nos circuitos *SC* são os capacitores de amostragem e as chaves *CMOS*. Além disso, se for requerido por alguma aplicação particular, o programa geométrico pode ser ampliado mediante a inclusão de expressões para outros parâmetros de desempenho, como são o *CMRR* e o *PSRR*. Porém, sempre se deve levar em conta o formato restrito das expressões, que deve ser compatível com o programa geométrico padrão.

Pela complexidade do sistema completo do conversor A/D, a elaboração do seu leiaute, bem como a fabricação de um protótipo e seus respectivos testes, não foram incluídos na execução deste trabalho de mestrado. Porém, recomenda-se a realização dessas atividades fundamentais para validar toda a estratégia apresentada neste documento, constituindo a próxima fase do desenvolvimento deste projeto.

Apêndice A – PG no projeto do *OTA*

Como se trata do projeto de um circuito diferencial simétrico idealmente casado, isso significa que os diversos pares de transistores na figura 4.1 são iguais: $M1 \rightleftharpoons M2$, $M3 \rightleftharpoons M4$, $M5 \rightleftharpoons M6$, $M7 \rightleftharpoons M8$ e $M9 \rightleftharpoons M10$. A igualdade desses transistores é equivalente a dizer que suas variáveis tanto elétricas quanto geométricas são similares. Por isso, a maior parte da análise seguinte só leva em conta as variáveis e nomenclatura relacionadas aos dispositivos $M1$, $M3$, $M5$, $M7$, $M9$, e também $M11$. A partir disso, a metade do circuito em modo comum que será usado para a formulação matemática do *folded cascode OTA* é mostrado na figura A.1.

O primeiro passo da estratégia é equacionar a operação do *OTA* de forma compatível com a PG. Para isso, devem ser atendidas as considerações a seguir:

- O efeito de corpo de $M7$, $M8$ é ignorado por se tratar de transistores *PMOS*, os quais permitem $v_{bs} = 0V$ nesta tecnologia mediante a construção de poços N isolados conectados a difusão da fonte.
- Inicialmente se deixa de lado o circuito de *CMFB*, e por causa disso é necessário ajustar manualmente o nível de modo comum na saída ($V_{CM,OUT}$) mediante a tensão V_{CMFB} para verificar os resultados do projeto com PG no simulador.
- As variáveis e constantes envolvidas nas equações são apenas avaliadas em magnitude, e portanto, transistores *NMOS* e *PMOS* não se diferenciam desde essa perspectiva no equacionamento.
- O efeito de corpo de $M1$, $M2$ é omitido decorrente da condição $v_s \simeq 0V$ para pequenos sinais, pelo fato deles formarem um par diferencial idealmente casado. Portanto, pode se assumir $v_{sb} \simeq 0V$ supondo o corpo de $M1$, $M2$ conectado à menor fonte de tensão do circuito (neste caso $0V$).

Figura A.1: Meio circuito em modo comum do *folded cascode* OTA.

- A conexão entre a entrada e a saída do meio circuito na figura A.1 é apenas considerada para identificar o pior caso no cálculo de DR_{IN} . Esta especificação é medida com o OTA em configuração de realimentação unitária.

A.1 Polarização, condições de operação e geometria.

A.1.1 Leis de Kirchhoff

$$V_{DD} = V_{DS9} + V_{DS7} + V_{DS5} + V_{DS3} = V_{DS9} + V_{DS7} + V_{CM,OUT} \quad (\text{A.1})$$

$$V_{DD} = V_{DS9} + V_{DS1} + V_{DS11} \quad (\text{A.2})$$

$$V_{CM,IN} = V_{G1} = V_{GS1} + V_{DS11} \quad (\text{A.3})$$

$$V_{CM,OUT} = V_{DS5} + V_{DS3} \quad (\text{A.4})$$

$$I_{M9} = I_{M1} + I_{M7} \quad (\text{A.5})$$

$$I_{M11} = 2 \cdot I_{M1} \quad (\text{A.6})$$

As equações (A.1), (A.2), (A.3), (A.4), (A.5) e (A.6) determinam a distribuição de tensões e correntes DC no circuito da figura A.1. Essas expressões são elementares

e fundamentais, embora todas sejam posinômios tipo igualdade, exceto (A.6). Pela exposto acima, é necessário procurar alternativas para aproximar o comportamento do circuito visando a inclusão dessas expressões no programa geométrico. Para superar estas incompatibilidades, mais adiante serão apresentadas as modificações feitas à estratégia de projeto com PG.

Nas equações anteriores, V_{DS} e V_{GS} representam as tensões entre os terminais dreno e fonte, e porta e fonte dos transistores, respectivamente. De modo similar, I_M é a corrente passando através de um dispositivo e V_{DD} é a fonte de alimentação do *OTA*, sendo a mesma que a do *ADC*. Finalmente, $V_{CM,IN}$ e $V_{CM,OUT}$ fazem referência às tensões em modo comum na entrada e na saída, respectivamente.

A.1.2 Potência em estado estável

O consumo de potência do circuito é o parâmetro a ser otimizado, e está dado pela equação (A.7), que claramente é um monômio de uma variável para a PG. Essa expressão quantifica a potência total do *folded cascode OTA*, e não apenas a dissipada pelo meio circuito da figura A.1. Por essa razão, aparece o fator 2 na equação (A.7).

$$P = 2 \cdot V_{DD} \cdot I_{M9} \quad (\text{A.7})$$

A.1.3 Transistores ativos e saturados

O conjunto seguinte de restrições deve ser satisfeito para garantir que cada um dos dispositivos na figura A.1 esteja ligado. Dentro dessas expressões, ($\Delta = 100\text{mv}$) simboliza uma margem de tensão adicional para impedir os transistores de funcionarem próximos à região de corte. Ainda, V_T representa a tensão de limiar dos transistores.

$$V_{GS1} \geq V_{TN1} + \Delta$$

$$V_{GS3} \geq V_{TN3} + \Delta$$

$$V_{GS5} \geq V_{TN5} + \Delta$$

$$V_{GS7} \geq V_{TP7} + \Delta$$

$$V_{GS9} \geq V_{TP9} + \Delta$$

$$V_{GS11} \geq V_{TN11} + \Delta$$

Continuando com a formulação matemática do *OTA*, as seguintes restrições são

necessárias para garantir que os transistores estejam na região de saturação. Dessa vez a margem de projeto Δ impede os dispositivos de funcionarem próximo da fronteira da região de triodo.

$$\begin{aligned} V_{DS1} &\geq V_{GS1} - V_{TN1} + \Delta & V_{DS7} &\geq V_{GS7} - V_{TP7} + \Delta \\ V_{DS3} &\geq V_{GS3} - V_{TN3} + \Delta & V_{DS9} &\geq V_{GS9} - V_{TP9} + \Delta \\ V_{DS5} &\geq V_{GS5} - V_{TN5} + \Delta & V_{DS11} &\geq V_{GS11} - V_{TN11} + \Delta \end{aligned}$$

A.1.4 Faixas de excursão de tensão

A equação (A.8) descreve o cálculo da faixa de excursão de tensão na entrada colocando o OTA em realimentação unitária, como mostrado na figura A.1. É importante lembrar que esta especificação é crítica para o $\mathcal{SEH}$, pois esse bloco deve alocar a excursão total esperada na entrada do ADC, ou seja $V_{FS} = 2V_{pp}$. As tensões identificadas como V_{OV} ($V_{OVERDRIVE}$) representam os V_{DS} mínimos dos transistores, isto é, na fronteira entre as regiões de saturação e triodo.

$$\begin{aligned} V_{CM,INmax} &= V_{DD} - V_{OV9} - V_{OV7} & \therefore & V_{CM,INmin} = V_{GS1} + V_{OV11} \\ \Rightarrow DR_{IN} &\leq V_{CM,INmax} - V_{CM,INmin} = V_{DD} - V_{OV9} - V_{OV7} - V_{GS1} - V_{OV11} & (A.8) \\ \Rightarrow DR_{IN} &\leq V_{DD} - V_{GS1} - V_{GS7} - V_{GS9} - V_{GS11} + V_{TP7} + V_{TP9} + V_{TN11} \end{aligned}$$

A faixa de excursão em tensão na saída em laço aberto é calculada de acordo com as expressões em (A.9). A excursão de saída é definida como a faixa de tensões que pode estar no nó de saída com todos os dispositivos ainda saturados. No *folded cascode* OTA, DR_{OUT} é determinado pelas tensões V_{DS} mínimas dos transistores $M3 \rightleftharpoons M4$, $M5 \rightleftharpoons M6$, $M7 \rightleftharpoons M8$ e $M9 \rightleftharpoons M10$. Para obter a maior excursão, estabelece-se que a polarização seja $V_{CM,OUT} = V_{DD}/2$.

$$\begin{aligned} V_{CM,OUTmax} &= V_{DD} - V_{OV9} - V_{OV7} & \therefore & V_{CM,OUTmin} = V_{OV5} + V_{OV3} \\ \Rightarrow DR_{OUT} &\leq V_{CM,OUTmax} - V_{CM,OUTmin} = V_{DD} - V_{OV9} - V_{OV7} - V_{OV5} - V_{OV3} & (A.9) \\ \Rightarrow DR_{OUT} &\leq V_{DD} - V_{GS3} - V_{GS5} - V_{GS7} - V_{GS9} + V_{TN3} + V_{TN5} + V_{TP7} + V_{TP9} \end{aligned}$$

A.1.5 Limite inferior para a corrente

No intuito de minimizar a função objetivo escrita em (A.7), a corrente I_{M9} tentará atingir seu valor mínimo permitido. Caso não existir um limite inferior para ela, o programa geométrico não teria solução porque o otimizador forçaria I_{M9} ao seu menor valor possível

e nunca encontraria um critério de parada para a função objetivo. Essa característica é comum na solução da PG, razão pela que sempre é recomendável impôr patamares às variáveis de projeto [6], como mostrado na restrição (A.10). O limite I_{MIN} é definido pelo projetista.

$$I_{M9} \geq I_{MIN} \quad (A.10)$$

A.1.6 Dimensões dos transistores

A partir da tecnologia de fabricação, dimensões mínimas são estabelecidas para os diversos dispositivos. No caso deste trabalho, usando a tecnologia *AMS* $0,35\mu\text{m}$, os valores mínimos são exibidos no seguinte grupo de restrições. Também se estabelecem valores máximos visando controlar o aumento da área do *OTA*, e portanto, do *ADC* completo.

$$\begin{array}{llll} L_{offA} \leq L_1 & L_1 \leq L_{offB} & W_{offA} \leq W_1 & W_1 \leq W_{offB} \\ L_{offC} \leq L_3 & L_3 \leq L_{offD} & W_{offC} \leq W_3 & W_3 \leq W_{offD} \\ L_{MIN} \leq L_5 & L_5 \leq L_{MAX} & W_{MIN} \leq W_5 & W_5 \leq W_{MAX} \\ L_{MIN} \leq L_7 & L_7 \leq L_{MAX} & W_{MIN} \leq W_7 & W_7 \leq W_{MAX} \\ L_{offE} \leq L_9 & L_9 \leq L_{offF} & W_{offE} \leq W_9 & W_9 \leq W_{offF} \\ L_{MIN} \leq L_{11} & L_{11} \leq L_{MAX} & W_{MIN} \leq W_{11} & W_{11} \leq W_{MAX} \end{array}$$

Nas expressões acima, as variáveis L e W representam o comprimento e a largura de canal dos transistores, respectivamente. A continuidade nos valores numéricos destas dimensões físicas é determinada pela tecnologia de fabricação utilizada. No caso da tecnologia *AMS* $0,35\mu\text{m}$, a mínima resolução do *grid* é $0,05\mu\text{m}$. Já as constantes L_{offA-F} e W_{offA-F} são derivadas da análise do *offset* do *OTA* realizada no capítulo 4.

A.1.7 Relação geométrica no *cascade*

Visando facilitar a realização de um *layout* simétrico e robusto frente ao *mismatch* para os transistores $M3$, $M4$ e $M5$, $M6$, é incluída a condição de geometrias (A.11).

$$W_3 = W_5 \quad (A.11)$$

Figura A.2: Meio circuito diferencial do *folded cascode* OTA para pequenos sinais.

A.2 Parâmetros de desempenho.

A figura A.2 é usada como guia para a extração das especificações de desempenho do *folded cascode* OTA. Tanto nessa figura, quanto nas equações apresentadas nesta seção, os símbolos g_m , g_{mb} , r_o representam a transcondutância da porta do transistor, a transcondutância do corpo (ou segunda porta), e a resistência de saída para pequenos sinais do dispositivo, respectivamente. Esse último símbolo é utilizado mais frequentemente como o inverso dele, $g_{ds} = 1/r_o$. Neste trabalho se enfatiza aqueles parâmetros que são de especial relevância para a aplicação sob estudo, que envolve circuitos de capacitores chaveados (*SC*).

Além do dito acima, os elementos C_{gs} , C_{gd} , C_{db} na figura A.2 fazem referência às capacitâncias parasitas do transistor entre seus terminais porta-fonte, porta-dreno, e dreno-corpo, respectivamente. As expressões (A.12), (A.13) e (A.14) descrevem a dependência destas capacitâncias com as dimensões geométricas dos transistores, e com outras constantes próprias da tecnologia do processo de fabricação (*AMS* 0,35 μm). Essas constantes são representadas pelos símbolos C_{ox} , C_{GSDL} , C_J , P_B , M_J , C_{JSW} , M_{JSW} , enquanto V indica a tensão *DC* entre os terminais do transistor nos que aparece a respectiva capacitância parasita.

$$C_{gs} = \frac{2}{3}WLC_{ox} + C_{ol} = \frac{2}{3}WLC_{ox} + WL_{ov}C_{ox} = \frac{2}{3}WLC_{ox} + C_{GSDL}W \quad (A.12)$$

$$C_{gd} = C_{ol} = WL_{ov}C_{ox} = C_{GSDL}W \quad (A.13)$$

$$C_{db}, C_{sb} = \frac{C_J}{(1 + \frac{V}{P_B})^{M_J}} \cdot WL + \frac{2 \cdot C_{JSW}}{(1 + \frac{V}{P_B})^{M_{JSW}}} \cdot (W + L) \quad (A.14)$$

A.2.1 Ganho

O ganho de laço aberto é dado pela expressão (A.15). No entanto, ela deve ser transformada em (A.16) para fazê-la compatível com a PG. Nota-se ainda que uma restrição $|A_{Vd}| \geq A_{Vdmin}$ pode ser implementada dentro de um programa geométrico.

$$|A_{Vd}| = g_{m1}R_{out} = g_{m1} \left[((g_{m5} + g_{mb5})r_{o3}r_{o5}) \parallel (g_{m7}r_{o7}(r_{o1} \parallel r_{o9})) \right] \geq |A_{Vdmin}| \quad (A.15)$$

$$|A_{Vd}| = \frac{g_{m1}}{(g_{m5} + g_{mb5})^{-1}g_{ds3}g_{ds5} + g_{m7}^{-1}g_{ds7}(g_{ds1} + g_{ds9})} \geq |A_{Vdmin}| \quad (A.16)$$

A.2.2 Função de transferência

Quando assumidos dois polos suficientemente separados e determinados pelos capacitores C_1 e C_2 na figura A.2, a resposta em frequência pode ser aproximada como a de um circuito com dois polos. Portanto, a função de transferência teria a forma de (A.17), onde ρ_1 e ρ_2 são os polos, e suas respectivas equações aparecem em (A.18) e (A.19).

$$|H(s)| \simeq \frac{|A_{Vd}|}{\left(1 + \frac{s}{\rho_1}\right) \left(1 + \frac{s}{\rho_2}\right)} \quad (A.17)$$

$$\rho_1 = \frac{g_{m1}}{|A_{Vd}|C_2} \quad (A.18)$$

$$\rho_2 = \frac{g_{m7}}{C_1} \quad (A.19)$$

A.2.3 Frequência de ganho unitário (GBW)

$$\omega_0 = \rho_1 \Big|_{|A_{Vd}|=1} = \frac{g_{m1}}{C_2} = \frac{g_{m1}}{C_L + C_{gd7} + C_{gd5} + C_{db5}} \geq \omega_{0min} \quad (A.20)$$

Supõe-se que o polo de ordem superior não dominante (ρ_2) está acima de w_0 . Dessa forma, w_0 é dada apenas pelo efeito do polo dominante ρ_1 . Contudo, deve-se comprovar a veracidade da hipótese $\rho_1 \ll \rho_2$ após o projeto usando PG. A equação (A.20) mostra que uma restrição do estilo $w_0 \geq w_{0min}$ pode ser introduzida na PG.

A.2.4 Margem de fase

A especificação de margem de fase (PM) deve garantir que o segundo polo ρ_2 esteja suficientemente afastado de ω_0 , e dessa forma ρ_1 domine a resposta em frequência. Além disso, a PM é muito importante para a estabilidade do circuito quando estiver em realimentação. A margem de fase para o amplificador é quantificada na equação (A.21), onde ρ_i é o polo i .

$$PM = \pi - \angle H(j\omega_0) = \pi - \sum_{i=1}^2 \arctan\left(\frac{\omega_0}{\rho_i}\right) \quad (\text{A.21})$$

A equação (A.21) não tem forma posinomial, e portanto, para incluí-la na PG, deve ser simplificada e/ou aproximada. Para isso, usa-se a contribuição de aproximadamente 90° ($\pi/2$) em fase, por parte do primeiro polo, na frequência w_0 . Isto é verdade para amplificadores com ganhos de laço aberto maior que 20 dB, e com polos de ordem superior. No projeto de amplificadores operacionais é comum encontrar margens de fase por volta de 60° , garantindo dessa forma que o *OTA* se comporta como um circuito de um polo dominante.

Conforme já dito acima, e supondo uma margem de fase desejada superior a 60° e uma contribuição do polo dominante de 90° em ω_0 , a fase total que os restantes polos de ordem superior contribuem deve ser menor a 30° . Por consequência, é possível usar a aproximação $\arctan(x) \simeq x$, que faz um bom ajuste para ângulos menores a 30° [6]. Sendo assim, uma expressão para a margem de fase compatível com a PG pode ser obtida, como mostrado nas equações (A.22), onde PM_{min} é a especificação de entrada.

$$\begin{aligned} PM &= \pi - \sum_{i=1}^2 \arctan\left(\frac{\omega_0}{\rho_i}\right) \geq PM_{min} \\ \Rightarrow \quad \pi - \arctan\left(\frac{\omega_0}{\rho_1}\right) - \arctan\left(\frac{\omega_0}{\rho_2}\right) &\geq PM_{min} \\ &\text{Aplicando as aproximações} \dots \\ \Rightarrow \quad \pi - \frac{\pi}{2} - \frac{\omega_0}{\rho_2} &\geq PM_{min} \\ \Rightarrow \quad \frac{\pi}{2} - PM_{min} &\geq \frac{\omega_0}{\rho_2} \\ \Rightarrow \quad \frac{\pi}{2} - PM_{min} &\geq \frac{g_{m1}}{C_2} \frac{C_1}{g_{m7}} \end{aligned} \quad (\text{A.22})$$

Conferindo com cuidado o resultado de (A.22), pode se perceber que quando for levada ao formato padrão da PG, $f_i(x) \leq 1$, a expressão não terá forma posinomial porque C_2 é

um posinômio de algumas variáveis de projeto. Com o intuito de incluir esta restrição no programa geométrico, usa-se a aproximação $C_2 \simeq C_L$. Finalmente, a restrição da margem de fase é formulada na expressão (A.23).

$$\frac{\pi}{2} - PM_{min} \geq \frac{g_{m1}}{C_L} \frac{C_{gd1} + C_{db1} + C_{gd9} + C_{db9} + C_{gs7}}{g_{m7}} \quad (\text{A.23})$$

A.2.5 Slew Rate

Este parâmetro é muito importante para o tempo de estabelecimento do *OTA* e pode ser formulado como mostrado na equação (A.24). O *slew rate* tem um compromisso forte com ω_0 , e por causa disso não é possível incrementar cada um deles independentemente. Portanto, é normal que uma especificação mais forte de *SR* leve também a um maior valor de *GBW* no circuito [29]. Além disso, visando garantir um efeito de *slewing* simétrico, a corrente do ramo de saída (I_{M7}) se faz usualmente igual àquela dos transistores de entrada (I_{M1}) [29, 31].

$$SR = \frac{I_{M11}}{C_2} = \frac{I_{M11}}{C_L + C_{gd7} + C_{gd5} + C_{db5}} \geq SR_{min} \quad (\text{A.24})$$

A.3 Estratégia de projeto e modificações.

Como apresentado ao longo das seções anteriores, a formulação matemática do problema de projeto pode ser classificada em duas partes: a descrição das considerações de operação, polarização e geométricas, e a caracterização dos parâmetros de desempenho. Geralmente, os parâmetros de desempenho estão em função de parâmetros do transistor, e as considerações de operação, polarização e geométricas em função de variáveis elétricas ou geométricas dos dispositivos. A partir dessas últimas variáveis se escolhem as variáveis de projeto do circuito [6].

Continuando a estratégia de projeto, geram-se os modelos dos parâmetros do transistor necessários, a partir das expressões obtidas na formulação matemática dos parâmetros de desempenho. A escolha do ajuste de dados com funções tipo monômio para V_{GS} (expressões (A.25) e (A.26)) está fundamentada nos resultados de [6], obtendo erros menores com esse modelo simples. Outra justificativa é a presença de termos como V_{GS}^{-1} em algumas condições de operação, forçando V_{GS} a ter forma monomial.

De modo similar, estudando as expressões (A.16), (A.20) e (A.23), nota-se que quando elas forem levadas ao formato padrão da PG, aparecerão termos como g_m^{-1} e g_{ds} . Em [6] se conclui que esses parâmetros se ajustam bem tanto a modelos posinomiais quanto a

funções convexas $-pwl$. Porém, a principal justificativa para escolher o tipo de modelagem pwl é a velocidade e a disponibilidade do *software*. Enquanto os modelos pwl podem ser obtidos com algumas funções escritas em **MATLAB**, os modelos posinomiais precisam de algoritmos para programação não linear difíceis de encontrar [6].

$$V_{GS,modN} = f(I_M, V_{DS}, W, L) = K_{NX} \cdot I_M^{AN} \cdot V_{DS}^{BN} \cdot W^{CN} \cdot L^{DN} \quad (\text{A.25})$$

$$V_{GS,modP} = f(I_M, V_{DS}, W, L) = K_{PX} \cdot I_M^{AP} \cdot V_{DS}^{BP} \cdot W^{CP} \cdot L^{DP} \quad (\text{A.26})$$

Finalmente, a revisão de (A.23) contém um termo g_{m1} . Como g_{m1}^{-1} já foi modelado anteriormente com funções convexas- pwl , esse mesmo ajuste não pode ser aplicado para g_{m1} porque o inverso de um posinômio não é um posinômio. Portanto, é necessário gerar um modelo monomial a mais para g_{m1} (equação (A.27)), e conferir que os parâmetros obtidos mediante dois ajustes diferentes coincidem no final em resultados similares.

$$g_{m1,modN} = f(I_{M1}, V_{DS1}, W_1, L_1) = K_{N1g} \cdot I_{M1}^{AN1g} \cdot V_{DS1}^{BN1g} \cdot W_1^{CN1g} \cdot L_1^{DN1g} \quad (\text{A.27})$$

Com o parágrafo anterior termina a primeira e segunda etapa do processo de projeto, enquanto a terceira é a implementação do programa geométrico. Como o formato das leis de Kirchhoff não é compatível com o padrão da PG, é necessário incluir as relações apresentadas nas equações (A.1), (A.2), (A.3), (A.4), e (A.5) de uma maneira indireta. Uma alternativa é estabelecer tensões V_{DS} constantes, porém cumprindo com as leis de Kirchhoff. Entretanto, a equação (A.5) pode ser incluída fixando o valor de I_{M1} e I_{M7} , mas, visando diminuir o número de variáveis fixadas, assume-se que I_{M9} é α vezes I_{M7} . Isto introduz a nova variável de projeto α e (A.5) é substituída pelo resultado em (A.28).

$$I_{M9} = I_{M1} + I_{M7} \implies I_{M1} = I_{M9} - I_{M7} = I_{M7} \cdot (\alpha - 1), I_{M9} = \alpha \cdot I_{M7} \quad (\text{A.28})$$

Como existem diversas possibilidades para combinar as tensões V_{DS} na figura A.1, é proposta uma modificação na estratégia de projeto. A ideia é variar recursivamente V_{DS9} e V_{DS11} entre um valor mínimo e máximo que dependem de outras constantes de polarização, enquanto V_{DS1} e V_{DS7} também mudam seu valor de acordo com (A.1) e (A.2). No interior dessas variações, V_{DS3} e V_{DS5} são combinados iterativamente para satisfazer

(A.4), com $V_{CM,OUT} = V_{DD}/2$. Para cada possível combinação dos anteriores pontos de operação em DC , um programa geométrico é resolvido e se itera novamente, visando encontrar o melhor ótimo, que neste caso corresponde ao projeto com menor consumo de potência. As restrições de saturação são também revisadas em cada iteração. Certamente o resultado é válido porque todas as restrições de projeto estão sendo atendidas [6].

Como não é prático analisar todas as possíveis combinações dos V_{DS} , não pode se afirmar que esta estratégia encontra o ótimo global do projeto, desde a definição matemática estrita. Porém, com certeza o resultado final está muito perto desse ótimo. Embora os valores de V_{DS} sejam fixados em cada otimização, enfatiza-se que V_{DS} ainda é mais uma variável de projeto, dentro do contexto geral da metodologia proposta.

A excursão em tensão na saída constitui uma das especificações críticas para a aplicação do OTA a ser projetado. Portanto, tenta-se forçar os transistores $M3$ e $M9$ a funcionar próximos da fronteira da região de triodo. Para isto se retomam as condições de saturação desses dois dispositivos para serem modificadas e incluídas na PG como restrições em igualdade. As novas expressões são apresentadas em (A.29) e (A.30).

$$V_{DS3} = V_{GS3} - V_{TN3} + \Delta \quad (\text{A.29})$$

$$V_{DS9} = V_{GS9} - V_{TP9} + \Delta \quad (\text{A.30})$$

Os limites das varreduras em tensão para V_{DS9} e V_{DS11} são apresentados a seguir. Nessas operações, assume-se que os valores $V_{CM,IN}$, $V_{CM,IN,MIN}$, $V_{CM,IN,MAX}$ e $V_{OV,MIN}$ são constantes, e a especificação deles é critério do projetista.

A.3.1 Limites para V_{DS9}

Se $V_{GD1} > V_{TN1}$, o transistor $M1$ na entrada do OTA pode entrar na região de triodo, que deve ser evitado.

$$\begin{aligned} V_{DS9} = V_{DD} - (V_{CM,IN} - V_{GD1}) &\implies V_{GD1} = V_{DS9} + V_{CM,IN} - V_{DD} \leq V_{TN1} \\ &\implies V_{GD1,MAX} = V_{DS9,MAX} + V_{CM,IN,MAX} - V_{DD} = V_{TN1} \\ &\implies V_{DS9,MAX} = V_{DD} + V_{TN1} - V_{CM,IN,MAX} \\ \therefore V_{DS9,MIN} &= V_{OV,MIN} \end{aligned}$$

A.3.2 Limites para V_{DS11}

Se $V_{GS1} < V_{TN1}$, o transistor $M1$ na entrada do OTA pode entrar na região de corte, que deve ser evitado.

$$\begin{aligned}
 V_{GS1} = V_{CM,IN} - V_{DS11} \geq V_{TN1} + \Delta &\implies V_{GS1,MIN} = V_{CM,IN,MIN} - V_{DS11,MAX} = V_{TN1} + \Delta \\
 &\implies V_{DS11,MAX} = V_{CM,IN,MIN} - (V_{TN1} + \Delta) \\
 \therefore V_{DS11,MIN} &= V_{OV,MIN}
 \end{aligned}$$

A.3.3 Inclusão dos V_{DS} resultantes do processo iterativo

Para poder conferir a combinação de tensões V_{DS} que levou ao melhor ótimo selecionado pela metodologia de projeto, elas mesmas são incluídas na PG como restrições em igualdade. Essas condições são representadas pelas identidades a seguir, onde os diferentes V_X indicam os valores em cada iteração. Mais uma vez se enfatiza que embora os V_{DS} sejam constantes para o programa geométrico, eles ainda representam variáveis de projeto sob o ponto de vista do circuito real.

$$V_{DS1} = V_1 \quad V_{DS3} = V_3 \quad V_{DS5} = V_5 \quad V_{DS7} = V_7 \quad V_{DS9} = V_9 \quad V_{DS11} = V_{11}$$

A.3.4 Formulação padrão do programa geométrico

Agora toda a formulação matemática desenvolvida até este ponto, é transformada ao formato padrão da PG. Sendo assim, o primeiro elemento para apresentar é a função objetivo, que corresponde à potência total em estado estável dissipada pelo OTA . Esse é o valor que o programa geométrico visa minimizar.

$$(2 \cdot V_{DD}) \cdot I_{M9}$$

Daqui em diante se apresentam as restrições que compõem o programa geométrico.

$$\begin{aligned}
 \alpha \cdot I_{M9}^{-1} I_{M7} &= 1 & (\alpha - 1) \cdot I_{M7} I_{M1}^{-1} &= 1 & 2 \cdot I_{M1} I_{M11}^{-1} &= 1 \\
 (V_{CM,IN} - V_{DS11})^{-1} \cdot V_{GS1} &\leq 1 & I_{MIN} I_{M9}^{-1} &\leq 1 & W_3 W_5^{-1} &= 1
 \end{aligned}$$

$$\begin{aligned}
(V_{DS1} + V_{TN1} - \Delta)^{-1} \cdot V_{GS1} &\leq 1 & (V_{DS7} + V_{TP7} - \Delta)^{-1} \cdot V_{GS7} &\leq 1 \\
(V_{DS3} + V_{TN3} - \Delta) \cdot V_{GS3}^{-1} &= 1 & (V_{DS9} + V_{TP9} - \Delta) \cdot V_{GS9}^{-1} &= 1 \\
(V_{DS5} + V_{TN5} - \Delta)^{-1} \cdot V_{GS5} &\leq 1 & (V_{DS11} + V_{TN11} - \Delta)^{-1} \cdot V_{GS11} &\leq 1
\end{aligned}$$

$$\begin{aligned}
(V_{DD} + V_{TP7} + V_{TP9} + V_{TN11} - DR_{IN})^{-1} \cdot (V_{GS1} + V_{GS7} + V_{GS9} + V_{GS11}) &\leq 1 \\
(V_{DD} + V_{TN3} + V_{TN5} + V_{TP7} + V_{TP9} - DR_{OUT})^{-1} \cdot (V_{GS3} + V_{GS5} + V_{GS7} + V_{GS9}) &\leq 1
\end{aligned}$$

$$V_1^{-1}V_{DS1} = 1 \quad V_3^{-1}V_{DS3} = 1 \quad V_5^{-1}V_{DS5} = 1 \quad V_7^{-1}V_{DS7} = 1 \quad V_9^{-1}V_{DS9} = 1 \quad V_{11}^{-1}V_{DS11} = 1$$

$$\begin{array}{cccc}
L_{offA}L_1^{-1} \leq 1 & L_{offB}^{-1}L_1 \leq 1 & W_{offA}W_1^{-1} \leq 1 & W_1W_{offB}^{-1} \leq 1 \\
L_{offC}L_3^{-1} \leq 1 & L_{offD}^{-1}L_3 \leq 1 & W_{offC}W_3^{-1} \leq 1 & W_3W_{offD}^{-1} \leq 1 \\
L_{MIN}L_5^{-1} \leq 1 & L_{MAX}^{-1}L_5 \leq 1 & W_{MIN}W_5^{-1} \leq 1 & W_5W_{MAX}^{-1} \leq 1 \\
L_{MIN}L_7^{-1} \leq 1 & L_{MAX}^{-1}L_7 \leq 1 & W_{MIN}W_7^{-1} \leq 1 & W_7W_{MAX}^{-1} \leq 1 \\
L_{offE}L_9^{-1} \leq 1 & L_{offF}^{-1}L_9 \leq 1 & W_{offE}W_9^{-1} \leq 1 & W_9W_{offF}^{-1} \leq 1 \\
L_{MIN}L_{11}^{-1} \leq 1 & L_{MAX}^{-1}L_{11} \leq 1 & W_{MIN}W_{11}^{-1} \leq 1 & W_{11}W_{MAX}^{-1} \leq 1
\end{array}$$

$$\begin{aligned}
(V_{TN1} + \Delta) \cdot V_{GS1}^{-1} &\leq 1 & (K_{N1} \cdot I_{M1}^{AN1} \cdot V_{DS1}^{BN1} \cdot W_1^{CN1} \cdot L_1^{DN1})^{-1} \cdot V_{GS1} &= 1 \\
(V_{TN3} + \Delta) \cdot V_{GS3}^{-1} &\leq 1 & (K_{N3} \cdot I_{M7}^{AN3} \cdot V_{DS3}^{BN3} \cdot W_3^{CN3} \cdot L_3^{DN3})^{-1} \cdot V_{GS3} &= 1 \\
(V_{TN5} + \Delta) \cdot V_{GS5}^{-1} &\leq 1 & (K_{N5} \cdot I_{M7}^{AN5} \cdot V_{DS5}^{BN5} \cdot W_5^{CN5} \cdot L_5^{DN5})^{-1} \cdot V_{GS5} &= 1 \\
(V_{TN7} + \Delta) \cdot V_{GS7}^{-1} &\leq 1 & (K_{P7} \cdot I_{M7}^{AP7} \cdot V_{DS7}^{BP7} \cdot W_7^{CP7} \cdot L_7^{DP7})^{-1} \cdot V_{GS7} &= 1 \\
(V_{TN9} + \Delta) \cdot V_{GS9}^{-1} &\leq 1 & (K_{P9} \cdot I_{M9}^{AP9} \cdot V_{DS9}^{BP9} \cdot W_9^{CP9} \cdot L_9^{DP9})^{-1} \cdot V_{GS9} &= 1 \\
(V_{TN11} + \Delta) \cdot V_{GS11}^{-1} &\leq 1 & (K_{N11} \cdot I_{M11}^{AN11} \cdot V_{DS11}^{BN11} \cdot W_{11}^{CN11} \cdot L_{11}^{DN11})^{-1} \cdot V_{GS11} &= 1
\end{aligned}$$

$$|A_{Vdmin}| \cdot g_{m1}^{-1} (g_{m5} + g_{mb5})^{-1} g_{ds3} g_{ds5} + |A_{Vdmin}| \cdot g_{m1}^{-1} g_{m7}^{-1} g_{ds1} g_{ds7} + |A_{Vdmin}| \cdot g_{m1}^{-1} g_{m7}^{-1} g_{ds7} g_{ds9} \leq 1$$

$$\omega_{0min} \cdot g_{m1}^{-1} \left[C_L + C_{GSDLP} \cdot W_7 + C_{GSDLN} \cdot W_5 + \right. \\ \left. + \frac{C_{JN}}{(1 + \frac{V_{DB5}}{P_{BN}})^{M_{JN}}} \cdot W_5 L_5 + \frac{2 \cdot C_{JSWN}}{(1 + \frac{V_{DB5}}{P_{BN}})^{M_{JSWN}}} \cdot (W_5 + L_5) \right] \leq 1$$

$$\frac{1}{C_L(\frac{\pi}{2} - PM_{min})} \cdot g_{m1} g_{m7}^{-1} \left[C_{GSDLN} \cdot W_1 + \frac{C_{JN}}{(1 + \frac{V_{DB1}}{P_{BN}})^{M_{JN}}} \cdot W_1 L_1 + \right. \\ + \frac{2 \cdot C_{JSWN}}{(1 + \frac{V_{DB1}}{P_{BN}})^{M_{JSWN}}} \cdot (W_1 + L_1) + C_{GSDLP} \cdot W_9 + \\ + \frac{C_{JP}}{(1 + \frac{V_{DB9}}{P_{BP}})^{M_{JP}}} \cdot W_9 L_9 + \frac{2 \cdot C_{JSP}}{(1 + \frac{V_{DB9}}{P_{BP}})^{M_{JSP}}} \cdot (W_9 + L_9) + \\ \left. + \frac{2}{3} C_{oxP} \cdot W_7 L_7 + C_{GSDLP} \cdot W_7 \right] \leq 1$$

$$SR_{min} \cdot I_{M11}^{-1} \left[C_L + C_{GSDLP} \cdot W_7 + C_{GSDLN} \cdot W_5 + \right. \\ \left. + \frac{C_{JN}}{(1 + \frac{V_{DB5}}{P_{BN}})^{M_{JN}}} \cdot W_5 L_5 + \frac{2 \cdot C_{JSWN}}{(1 + \frac{V_{DB5}}{P_{BN}})^{M_{JSWN}}} \cdot (W_5 + L_5) \right] \leq 1$$

$$(K_{N1g} \cdot I_{M1}^{AN1g} \cdot V_{DS1}^{BN1g} \cdot W_1^{CN1g} \cdot L_1^{DN1g})^{-1} \cdot g_{m1} = 1$$

A tabela A.1 mostra as 38 variáveis de projeto que participam no programa geométrico apresentado anteriormente. A variável g_{mT5}^{-1} faz referência ao inverso da soma das transcondutâncias do transistor $M5$, isto é, $g_{mT5}^{-1} = 1/g_{mT5} = 1/(g_{m5} + g_{mb5})$. Essa declaração permite incluir o efeito de corpo do transistor $M5$, conforme necessário pela restrição de ganho na equação (A.16).

As restrições anteriores são permanentes no programa geométrico do OTA. Conferindo

Tabela A.1: Variáveis de projeto na PG para o *folded cascode* OTA.

V_{GS1}	W_1	L_1	V_{DS1}	g_{ds1}	I_{M9}	g_{mT5}^{-1}
V_{GS3}	W_3	L_3	V_{DS3}	g_{ds3}	I_{M7}	g_{m7}^{-1}
V_{GS5}	W_5	L_5	V_{DS5}	g_{ds5}	I_{M1}	
V_{GS7}	W_7	L_7	V_{DS7}	g_{ds7}	I_{M11}	
V_{GS9}	W_9	L_9	V_{DS9}	g_{ds9}	g_{m1}	
V_{GS11}	W_{11}	L_{11}	V_{DS11}	g_{ds11}	g_{m1}^{-1}	

com cuidado, todas as considerações de operação, polarização e geometria, bem como os parâmetros de desempenho e os modelos monomiais foram incluídos. Só estão faltando as restrições relacionadas com a modelagem dos parâmetros g_m^{-1} e g_{ds} mediante ajustes com funções convexas-*pwl*. A razão dessa omissão é a quantidade variável de termos nesses modelos, decorrente dos níveis de erros aceitáveis.

Referências

- [1] XIA, B. **Analog-to-Digital Interface Design for Wireless Receivers**. Tese (Doutorado) — Texas and A&M University, Dec. 2004.
- [2] CARVAJAL, W.; ROA, E.; NOIJE, W. M. V. Diseño de un OTA Cascodo Doblado a 23 MHz GBW / 460 μ W para un S&H. In: **XIV Iberchip Workshop**. Puebla, Mexico: [s.n.], 2008. CD-ROM.
- [3] CARVAJAL, W.; ROA, E.; NOIJE, W. M. V. A 23 MHz GBW 460 μ W Folded Cascode OTA for a Sample and Hold Circuit Using Double Sampling Technique. In: **Conference on Integrated Circuits and Systems DCIS**. Grenoble, France: [s.n.], 2008. CD-ROM.
- [4] CARVAJAL, W. **Diseño de un Conversor Analógico-Digital Configurable Integrado en Tecnología CMOS**. Trabalho de formatura da Universidad Industrial de Santander: [s.n.], 2007.
- [5] HERNÁNDEZ, H.; CARVAJAL, W.; ROA Élkim. **Conversores: Digital-Analógico y Analógico-Digital. Una Perspectiva del Diseño de Sistemas Inalámbricos**. 1. ed. Carrera 27 con calle 29, Ciudad Universitaria, Bucaramanga, Colombia: División de Publicaciones UIS, 2009.
- [6] CABRERA, D. J.; OLIVEROS, J. A. **Aplicación de la Programación Geométrica en el Diseño de Amplificadores Operacionales Integrados en Tecnología CMOS**. Trabalho de formatura da Universidad Industrial de Santander: [s.n.], 2006.
- [7] GRANT, M.; BOYD, S. **CVX: Matlab Software for Disciplined Convex Programming, version 1.21**. Oct. 2010. <http://cvxr.com/cvx>.
- [8] BLUETOOTH SIG. **Specification of the Bluetooth System, Version 2.0 + EDR**. Nov. 2004. <http://www.bluetooth.com>.
- [9] XIA, B.; VALDES-GARCIA, A.; SÁNCHEZ-SINENCIO, E. A 10-bit 44-MSs 20mW Configurable Time-Interleaved Pipeline ADC for a Dual-Mode 802.11b/Bluetooth Receiver. **IEEE J. Solid-State Circuits**, v. 41, n. 3, p. 530–539, Mar. 2006.
- [10] XIA, B.; VALDES-GARCIA, A.; SÁNCHEZ-SINENCIO, E. A Configurable Time-Interleaved Pipeline ADC for Multi-Standard Wireless Receivers. In: **Proc. European Solid-State Circuits Conf. IEEE**. [S.l.: s.n.], 2004. p. 259 – 262.
- [11] AHMED, I.; JOHNS, D. A 50 MS/s (35 mW) to 1 kS/s (15 μ W) Power Scaleable 10b Pipelined ADC with Minimal Bias Current Variation. In: **IEEE ISSCC**. [S.l.: s.n.], 2005. p. 280–281.

- [12] PERRAUD, L. et al. A Direct-Conversion CMOS Transceiver for the 802.11a/b/g WLAN Standard Utilizing a Cartesian Feedback Transmitter. **IEEE J. Solid-State Circuits**, v. 39, n. 12, p. 2226 – 2238, Dec. 2004.
- [13] JUNG, Y.-J. et al. A 2.4-GHz 0.25- μ m CMOS Dual-Mode Direct-Conversion Transceiver for Bluetooth and 802.11b. **IEEE J. Solid-State Circuits**, v. 39, n. 7, p. 1185 – 1190, Jul. 2004.
- [14] VAZ, B.; GOES, J.; PAULINO, N. A 1.5-V 10-b 50 MS/s Time-Interleaved Switched-Opamp Pipeline CMOS ADC with High Energy Efficiency. In: **Symposium on VLSI Circuits**. [S.l.: s.n.], 2004. p. 432–435.
- [15] MILLER, M. R.; PETRIE, C. S. A Multibit Sigma-Delta ADC for Multimode Receivers. **IEEE J. Solid-State Circuits**, v. 38, n. 3, p. 475 – 482, Mar. 2003.
- [16] SALO, T.; LINDFORS, T. H. S.; HALONEN, K. A Dual-Mode 80 MHz Bandpass Delta-Sigma Modulator for a GSM/WCDMA IF-Receiver. In: **IEEE ISSCC**. [S.l.: s.n.], 2002. p. 218–461.
- [17] LEE, S. W. A Single-Chip 2.4 GHz Direct-Conversion CMOS Transceiver with GFSK Modem for Bluetooth Application. In: **IEEE Symp. VLSI Circuits Dig. Tech. Papers**. [S.l.: s.n.], 2001. p. 245–246.
- [18] RAZAVI, B. A 2.4-GHz CMOS Receiver for IEEE 802.11 Wireless LANs. **IEEE J. Solid-State Circuits**, v. 34, p. 1382–1385, Oct. 1999.
- [19] GOES, J.; VITAL, J.; FRANCA, J. Systematic Design for Optimization of High-Speed Self-Calibrated Pipelined A/D Converters . **IEEE Trans. Circuits Syst. II**, v. 45, n. 12, p. 1513 – 1526, Dec. 1998.
- [20] LIN, C.-H.; BULT, K. A 10-b, 500-MSample/s CMOS DAC in 0.6 mm². **IEEE J. Solid-State Circuits**, v. 33, n. 12, p. 1948 – 1958, Dec. 1998.
- [21] CONROY, C.; CLINE, D.; P.R.GRAY. An 8-b 85-MS/s Parallel Pipeline A/D Converter in 1- μ m CMOS. **IEEE J. Solid-State Circuits**, v. 28, n. 4, p. 447 – 454, Apr. 1993.
- [22] VALBURG, J. van; PLACE, R. van de. An 8b 650 MHz Folding ADC. In: **IEEE ISSCC Dig. Tech. Papers**. [S.l.: s.n.], 1992. p. 30–31.
- [23] YOTSUYANAGI, M.; ETOH, T.; HIRATA, K. A 10b 50 Msample/sec Pipelined CMOS A/D Converter with S/H. In: **Proc. Custom Integrated Circuits Conf**. [S.l.: s.n.], 1992. p. 16.7.1–16.7.4.
- [24] LEE, S.-H.; SONG, B.-S. Digital-Domain Calibration of Multistep Analog-to-Digital Converters. **IEEE J. Solid-State Circuits**, v. 27, n. 12, p. 1679 – 1688, Dec. 1992.
- [25] YIN, G.; EYNDE, F.; SANSEN, W. A High-Speed CMOS Comparator with 8-b Resolution. **IEEE J. Solid-State Circuits**, v. 27, n. 2, p. 208 – 211, Feb. 1992.
- [26] KARANICOLAS, A. et al. A High-Frequency Fully Differential BiCMOS Operational Amplifier. **IEEE J. Solid-State Circuits**, v. 26, n. 3, p. 203 – 208, Mar. 1991.

- [27] ISHIKAWA, M.; TSUKAHARA, T. An 8-bit 50-MHz CMOS Subranging A/D Converter with Pipelined Wide-Band S/H. **IEEE J. Solid-State Circuits**, v. 24, n. 6, p. 1485–1491, Dec. 1989.
- [28] XIA, B. et al. A Dual-Mode 802.11b/Bluetooth Receiver in 0.25- μ m BiCMOS. In: **IEEE ISSCC**. [S.l.: s.n.], 2004. p. 270 – 527.
- [29] GUSTAVSSON, M.; WIKNER, J. J.; TAN, N. N. **CMOS Data Converters for Communications**. New York, Boston, Dordrecht, London, Moscow: Kluwer Academic Publishers, 2002.
- [30] NEWASKAR, P. P.; BLAZQUEZ, R.; CHANDRAKASAN, A. P. **A/D Precision Requirements for an Ultra-Wideband Radio Receiver**. Microsystems Technology Laboratory, Massachusetts Institute of Technology: [s.n.], 2002.
- [31] SUMANEN, L. **Pipeline Analog-to-Digital Converters for Wide-Band Wireless Communications**. Tese (Doutorado) — Helsinki University of Technology, December 2002.
- [32] REY, E. V. **Diseño de un Amplificador y un Filtro Banda Base Integrado en Tecnología CMOS**. Trabalho de formatura da Universidad Industrial de Santander: [s.n.], 2006.
- [33] EUROPEAN TELECOMMUNICATIONS STANDARDS INSTITUTE, SECOND ED. **European Digital Cellular Telecommunications System (Phase 2), Radio Transmission and Reception (GSM 05.10)**. Jul.
- [34] WALTARI, M. **Circuit Techniques for Low-Voltage and High Speed A/D Converters**. Tese (Doutorado) — Helsinki University of Technology, June 2002.
- [35] YUAN, J.; SVENSSON, C. New Single-Clock CMOS Latches and Flipflops with Improved Speed and Power Savings. **IEEE J. Solid-State Circuits**, v. 32, n. 1, p. 62 – 69, Jan. 1997.
- [36] KHOO, K. B.-H. **Programmable, High-Dynamic Range Sigma-Delta A/D Converters for Multistandard, Fully-Integrated RF Receivers**. Tese (Doutorado) — University of California at Berkeley, December 1998.
- [37] RABAEY, J. M. **Digital Integrated Circuits, A Design Perspective**. Prentice Hall Electronics and VLSI Series, Upper Saddle River, NJ: Prentice Hall, Inc, 1996.
- [38] CDNS. **Cadence Design Systems**. 1988. <http://www.cadence.com>.
- [39] CHOKSI, O.; CARLEY, L. R. Analysis of Switched-Capacitor Common-Mode Feedback Circuit. **IEEE Trans. Circuits Syst. II**, v. 50, n. 12, p. 906 – 917, Dec. 2003.
- [40] ORTIZ, H. I. G.; DELGADO, J. A. S. **Diseño de un Comparador Integrado en Tecnología CMOS**. Trabalho de formatura da Universidad Industrial de Santander: [s.n.], 2009.

-
- [41] WICHT, B.; NIRSCHL, T.; SCHMITT-LANDSIEDEL, D. Yield and Speed Optimization of a Latch-Type Voltage Sense Amplifier. **IEEE J. Solid-State Circuits**, v. 39, n. 7, p. 1148–1158, Jul. 2004.
- [42] AMS. austriamicrosystems, a leap ahead in analog. <http://www.austriamicrosystems.com>.